JP2016085576A - ディジタルシグナルプロセッサシステム及びdspカード - Google Patents
ディジタルシグナルプロセッサシステム及びdspカード Download PDFInfo
- Publication number
- JP2016085576A JP2016085576A JP2014217499A JP2014217499A JP2016085576A JP 2016085576 A JP2016085576 A JP 2016085576A JP 2014217499 A JP2014217499 A JP 2014217499A JP 2014217499 A JP2014217499 A JP 2014217499A JP 2016085576 A JP2016085576 A JP 2016085576A
- Authority
- JP
- Japan
- Prior art keywords
- dsp
- signal processing
- processing program
- bus
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【課題】DSPシステム内、あるいはDSPカード内における各DSPの処理負担を増大させることなく、信号処理プログラムの流出時等においてもそのセキュリティを十分確保することのできるDSPシステム、及びDSPカードを得る。【解決手段】各DSPカード31の信号処理プログラムを更新するにあたって、対象の信号処理プログラムを、ホストCPU2からDSPカード31内の符号化復号化処理装置34に転送し、この符号化復号化処理装置34の有効化・無効化を制御しつつ、あらかじめ設定された秘とくキーを用いて所定の手順により符号化処理を行って、フラッシュROM35に書き込む。また、信号処理プログラムを実行するにあたっては、実行に先立ってフラッシュROM35から各DSP31に信号処理プログラムをロードする際に、符号化復号化処理装置34で復号化処理し、各DSP31の内部メモリにロードする。【選択図】 図1
Description
本発明の実施形態は、複数枚のDSPカードを有するディジタルシグナルプロセッサシステム、及びこれに用いるDSPカードに関する。
ディジタルシグナルプロセッサ(以下、DSPと表す)は、信号処理に特化されたプロセッサであり、従来はハードウェアを用いて実現していた各種の信号処理機能をソフトウェア化してきた。また、DSPは、ワンチップでは使用可能なメモリ資源が必ずしも十分ではなく、汎用OS(Operating System)等の基本ソフトウェアを利用したり、多機能化することが困難なため、複数個のDSPを専用の高速バス等で接続して1枚の基板に搭載したDSPカードが構成される。そして、カード内の各DSPには、例えばディジタルフィルタ処理やFFT処理といった単機能化された信号処理が割り付けられ、1枚のDSPカードとして所望の機能が実現される。さらに、対象とする信号処理の規模に応じて、複数枚のDSPカードと、これらのDSPカードを管理・制御するためのホストCPUとにより、ディジタルシグナルプロセッサシステム(以下、DSPシステムと表す)が構成される。
このようなDSPシステムにおいては、各DSPで実行される信号処理プログラムは、このDSPシステムの外部で生成され、各DSPに転送される。すなわち、例えば、このDSPシステムとLAN接続された遠隔端末装置等で生成され、DSPシステム内のホストCPUに転送された後、ホストCPUから各DSPカードに設けられたフラッシュROMに転送されて記憶される。そして、DSPシステムによる信号処理動作の開始が指示されると、各DSPカード内でフラッシュROMから各DSPに信号処理プログラムがロードされ、ロード完了とともに実行が開始される。
ところで、上述のように構成されたDSPシステムにおいては、信号処理プログラムが記憶されるDSPカード内のフラッシュROMは、例えば複数個の集積回路パッケージとしてDSPカードに実装されている。これらのフラッシュROMには、各DSPで実行される信号処理プログラムが、実行形式のプログラムコードそのままで記憶されている。このため、これらのフラッシュROMをパッケージごとDSPカードから取り外され、信号処理プログラムの内容がそのまま外部に流出して内容を解析される虞があり、情報漏洩を防止する観点から、信号処理プログラムに対するセキュリティの向上策が求められていた。
このような事象に対処する手法としては、例えば、信号処理プログラムをフラッシュROMに転送・記憶する際に、あらかじめ所定の手順により符号化して記憶させることによって、その内容の解析を困難にするとともに、各DSPで実行時には、信号処理プログラムの復号化を行う手法等が考えられる。
しかしながら、フラッシュROMへの書き込みの際には、書き込みコマンド、及び書き込みデータを順次送出する必要があるため、符号化された信号処理プログラムを転送・記憶するには、符号化を外部から制御しながら順次転送する必要がある。すなわち、フラッシュROMに対する書き込みコマンドは符号化せずにフラッシュROMに送出し、書き込みデータ(信号処理プログラム)は符号化してフラッシュROMに送出する必要がある。一方、フラッシュROMからの読み出し時には、常に復号化を行う。
このように、DSPシステム、あるいはDSPカード内において、各DSPがこのように信号処理プログラムの符号化・復号化を制御しつつ動作することは、例えばDSPの特性やリソース等を考慮すると極めて困難であった。このため、各DSPのリソースを消費することなく、処理プログラムに対するセキュリティの向上をはかる手法が望まれていた。
本発明の実施形態は、上述の事情を考慮してなされたものであり、DSPシステム内、あるいはDSPカード内で、各DSPの処理負担を増大させることなく、信号処理プログラムの流出時等においてもそのセキュリティを十分確保することのできるDSPシステム、及びDSPカードを提供することを目的とする。
上記目的を達成するために、本実施形態のディジタルシグナルプロセッサシステムは、複数枚のDSP(ディジタルシグナルプロセッサ)カードとこれらDSPカードを管理・制御するホストCPUとが、複数のスロットを有する同一のバックプレーンに実装されて第1のバスに共通に接続されたディジタルシグナルプロセッサシステムにおいて、前記DSPカードは、互いにこのDSPカード内の第2のバスに共通に接続された複数個のDSPと、この第2のバスと前記第1のバスとの間のプロトコル変換を行うバスプロトコル変換機能と、自カード内の前記各DSPで実行される信号処理プログラムを、あらかじめ設定された秘とくキーを適用して所定の手順により符号化処理するとともに、この符号化処理された信号処理プログラムを復号化処理する符号化復号化処理部と、前記符号化処理された信号処理プログラムを記憶する不揮発性記憶部とを備え、前記各DSPカードの信号処理プログラムを更新する際は、前記ホストCPUは、前記バックプレーンの各スロットに実装されているDSPカードの種別情報を収集し、収集したDSPカードの種別情報をこのホストCPUに接続された遠隔端末に送出し、前記遠隔端末から前記DSPカードの種別情報に対応した信号処理プログラムと、その更新指令を受け取って一時保持し、前記複数のスロットに実装されているDSPカードを順次前記第1のバスに接続し、接続したDSPカードの前記種別情報に対応した信号処理プログラムを、このDSPカード内の前記符号化復号化処理部に転送して符号化処理しつつ、前記不揮発性記憶部に順次書き込み、前記DSPカード内の各DSPが信号処理プログラムを実行する際は、前記DSPのそれぞれは、前記不揮発性記憶部から読み出され前記符号化復号化処理部にて復号化処理された、自DSP用の前記信号処理プログラムを、前記第2のバス経由で受け取って自DSP内のメモリにロードし実行を開始することを特徴とする。
また、本実施形態のDSPカードは、複数のスロットを有するバックプレーンにホストCPUとともに複数枚実装され、互いに第1のバスに共通に接続されてなるディジタルシグナルプロセッサシステムに用いられるDSP(ディジタルシグナルプロセッサ)カードであって、第2のバスに共通に接続された複数個のDSPと、前記第1のバスと第2のバスとの間のプロトコル変換を行うバスプロトコル変換機能と、前記第1のバス経由で送られてくる、前記各DSPで実行される信号処理プログラムを受け取って、あらかじめ設定された秘とくキーを適用して所定の手順により符号化処理するとともに、この符号化処理された信号処理プログラムを受け取って復号化処理する符号化復号化処理部と、前記符号化処理された信号処理プログラムを記憶する不揮発性記憶部とを備え、前記不揮発性記憶部に記憶された、信号処理プログラムを更新する際は、前記ホストCPUからの制御に従って前記第1のバス経由で送られてくる信号処理プログラムを前記符号化復号化処理部にて符号化処理しつつ、前記不揮発性記憶部に順次書き込み、前記信号処理プログラムを実行する際は、前記各DSPは、前記不揮発性記憶部から読み出され前記符号化復号化処理部にて復号化処理された、自DSP用の前記信号処理プログラムを、前記第2のバス経由で受け取って自DSP内のメモリにロードし実行を開始することを特徴とする。
以下に、本実施形態に係るディジタルシグナルプロセッサシステム及びDSPカードを実施するための最良の形態について、図1〜図4を参照して説明する。
図1は、本実施形態に係るDSPシステムの構成の一例を示すブロック図である。図1に例示したように、このDSPシステム1は、カード形状に構成されたホストCPU2、及び同一に構成された複数(m)枚のDSPカード3(#1)〜3(#m)を備えており、これらは図示しない複数のスロットを有する同一のバックプレーンの各スロットに実装されている。そして、バックプレーンに実装された状態において、これらホストCPU2、及びDSPカード3(#1)〜3(#m)は、共通のデータバス4に接続されている。本実施例においては、この共通のデータバス4は、VMEバスとしている。また、ホストCPU2には、遠隔端末5がLAN経由で接続されている。遠隔端末5は、このDSPシステム1に接続して、その起動・停止や信号処理プログラムの生成等を含み、DSPシステム1全体を維持・管理する機能を有する。
ホストCPU2は、演算制御を行うCPUに加え、大容量の記憶装置21を含む各種記憶部や、各種入出力デバイスとのインターフェイス部を備えたコンピューティング装置であり、このDSPシステム1内の各DSPカード3を含む各部を管理・制御するための各種の応用プログラム等がインストールされている。
また、後述するDSPカード3の信号処理プログラムを更新する際は、データバス4経由での各DSPカードの種別情報の収集、遠隔端末5で生成された更新版の信号処理プログラムの授受、そして各DSPカードへの信号処理プログラムの書き込みといった一連の動作を実行する。本実施例においては、これらの動作は、上記した応用プログラムを含むソフトウェアによって実現されるものとしている。
複数(m)枚のDSPカード3(#1)〜3(#m)は、いずれも同一に構成されており、各DSPカード3は、ディジタル信号処理を行う複数(n)個のDSP31(#1)〜31(#n)、外部記憶装置32、バスプロトコル変換機能33、符号化復号化処理装置34、フラッシュROM35、及びデータバス36を備えている。複数(n)個のDSP31(#1)〜31(#n)はそれぞれに、小容量の記憶領域を有する内部メモリ、及びDMAコントローラ(DMAC)を備えており、DSPカード3内のデータバス36に共通に接続されている。そして、後述するが、動作開始時には、データバス36上に送られてきた信号処理プログラムをDMAC経由で内部メモリに取り込むとともに、これを実行する。
外部記憶装置32は、例えばページメモリのような大容量の記憶装置であり、信号処理対象のデータ等、各種のデータを記憶する。バスプロトコル変換機能33は、データバス4(VMEバス)、DSPカード内のデータバス36、外部記憶装置32のメモリバス、及び符号化復号化処理装置34の相互間を接続するためのプロトコル変換を行う。本実施例においては、例えばFPGA等のプログラマブルロジックデバイスを用いてこれらの変換機能を実現するように構成されているものとしている。
符号化復号化処理装置34は、当該DSPカードの信号処理プログラムの更新時に、ホストCPUから送られてくる更新版の信号処理プログラムを受け取って、これをあらかじめ設定された秘とくキー331を用いて所定の手順により符号化処理し、不揮発性の記憶装置であるフラッシュROM35に送出する。また、フラッシュROM35に記憶された、符号化処理された信号処理プログラムを所定の手順により復号化し、データバス36上に送出する。本実施例においては、符号化処理の際に適用される秘とくキー331は、あらかじめバスプロトコル変換機能33内に設定されているものとしている。
さらに、本実施例においては、この符号化復号化処理装置34に対して、符号化処理の有効化、または無効化の設定を可能にしている。フラッシュROMにデータを書き込む際には、書き込みコマンドと書き込みデータとを、順次繰り返して送出するが、このように、符号化処理の有効または無効化の設定を可能にすることによって、フラッシュROM35内の信号処理プログラムを更新するにあたり、フラッシュROM35に対する内容の消去や指定アドレスへの書き込み開始等のコマンドは、符号化処理せずに送出し、書き込みデータである信号処理プログラム本体は符号化処理して送出することができる。
フラッシュROM35は、不揮発性の記憶装置であり、符号化復号化処理装置34で符号化処理された信号処理プログラムを記憶する。
次に、前出の図1、ならびに図2〜図4のフローチャートを参照して、上述のように構成された本実施形態のDSPシステム1の動作について説明する。なお、以下の説明においても、データバス4にはVMEバスを用いているものとして説明する。図2及び図3は、DSPシステム1において、ホストCPU2が各DSPカード3内のフラッシュROM35に記憶された信号処理プログラムを更新する際の動作の一例を示すフローチャートであり、図4は、DSPカード3内の各DSP31の動作の一例を示すフローチャートである。
はじめに、図2を参照して、ホストCPU2による信号処理プログラムの更新時の動作について説明する。ホストCPU2が動作を開始すると、まずホストCPU2は、バックプレーンの各スロットに実装されているDSPカード3の種別情報を収集する。カードの種別情報としては、本実施例においては、ANSI/VITA1−1994 VME64によって定義された手法により、各DSPカードの種別に対応した特定の値が収集され、ホストCPU2内に保持されるものとしている(ST201)。
次いで、ホストCPU2は、収集したDSPカードの種別情報を遠隔端末5に送出し、遠隔端末5で、DSPカードの種別に対応した更新版の信号処理プログラムが生成されるのを待つ(ST202)。そして、遠隔端末5において、種別情報毎に更新版の信号処理プログラムの生成が完了すると、ホストCPU2は、これら全種別情報分の信号処理プログラムとその更新指令とを受け取って、記憶装置21内の該当するデータ領域に一時保持する(ST203〜ST204)。
次いで、ホストCPU2は、実装されている複数(m)枚のDSPカード3(#1)〜3(#m)の信号処理プログラムを更新するために、それぞれのDSPカード毎に順次、
信号処理プログラムを書き込むためのステップである、ST205〜ST217を繰り返す。すなわち、1枚のDSPカード3を対象に、その動作ステータスを調べ(ST206)、フラッシュROM35の更新が可能であれば(ST207のY)、ホストCPU2は、対象のDSPカードの種別情報に対応した信号処理プログラムを記憶装置21から読み出して、DSPカード3への転送に備える(ST208)。
信号処理プログラムを書き込むためのステップである、ST205〜ST217を繰り返す。すなわち、1枚のDSPカード3を対象に、その動作ステータスを調べ(ST206)、フラッシュROM35の更新が可能であれば(ST207のY)、ホストCPU2は、対象のDSPカードの種別情報に対応した信号処理プログラムを記憶装置21から読み出して、DSPカード3への転送に備える(ST208)。
次いで、あらかじめVMEバスで定義された手法を用いて、ホストCPU2からDSPカード3内のフラッシュROM35に信号処理プログラムを転送する。すなわち、対象のDSPカード3内のフラッシュROM35をVMEアドレスPに割り付け(ST209)、割り付けたフラッシュROM35をVMEバスに開放した上で(ST210)、信号処理プログラムの転送を開始し、符号化復号化処理装置34にて符号化処理しつつ、フラッシュROM35の更新処理を実行する(ST211)。この更新処理の詳細なフローチャートを、図3に例示する。
図3は、ホストCPU2によるフラッシュROM35の更新処理を詳細に説明するためのフローチャートである。更新処理においては、ホストCPU2から送られてきた信号処理プログラムを、あらかじめバスプロトコル変換機能33内に設定された秘とくキー331を適用して、符号化復号化処理装置34において所定の手順により符号化処理しながら、フラッシュROM35に書き込んで記憶させる。ここで、書き込みにあたっては、フラッシュROM35に書き込むデータである信号処理プログラムは符号化するが、フラッシュROM35の書き込み等を制御するコマンドについては、符号化復号化処理装置34による符号化処理を無効化し、符号化しないままフラッシュROM35に送出する。
図3を参照して、まず、ホストCPU2は、DSPカード3内の符号化復号化処理装置34を無効化する(ST31)。そして、その上で、符号化復号化処理装置34経由で、フラッシュROM35に記憶内容の消去コマンドを送出し、対象の領域全体の記憶内容を消去する(ST32)。次いで、信号処理プログラムを符号化処理しながら、フラッシュROM35の対象領域に順次書き込む。本実施例では、順次1バイトずつ書き込みを繰り返すものとしている(ST33〜ST38)。
すなわち、符号化復号化処理装置34を無効化したまま、フラッシュROM35に対して1バイト分の書き込みを行うコマンドを送出する(ST35)。次いで、符号化復号化処理装置34を有効化し(ST36)、符号化復号化処理装置34において秘とくキー331を適用した所定の手順により信号処理プログラムを1バイト分、符号化処理してフラッシュROM35に送出し書き込む(ST37)。
一連の更新処理が完了すると、再び図2を参照し、更新後のフラッシュROM35の記憶内容を読み出して(ST212)、正常に更新されたか否かを判定する(ST213)。そして、正常に更新されていない場合には(ST213のN)、例えば遠隔端末5にその旨を通知するなど、エラー処理を実行する(ST214)。なお、フラッシュROM35の記憶内容は符号化処理されており、ST212の動作ステップでは、フラッシュROM35の記憶内容は符号化復号化処理装置34で復号化処理されて読み出される。
次いで、ST210の動作ステップで行ったフラッシュROM35のVMEバスへの開放を解除し(ST215)、続けてST209の動作ステップで行ったフラッシュROM35のVMEアドレスPへの割り付けを解除する(ST216)。そして、上記したST206〜ST216の動作ステップを、複数(m)枚のDSPカード3(#1)〜3(#m)に対して繰り返す。
次に、図4を参照して、DSPカード3内の各DSP31の動作について説明する。DSPシステム1の動作開始が指示されると、DSPカード3内の各DSP31(#1)〜31(#n)は、自DSPカード内のフラッシュROM35から自DSPの内部メモリに、信号処理プログラムをロードする。各DSP31の信号処理プログラムは、フラッシュROM35内に符号化処理されて記憶されている。このため、信号処理プログラムをロードする際は、フラッシュROM35の記憶内容が符号化復号化処理装置34において所定の手順によって復号化処理され、データバス36上に送出された後に、DMAコントローラを経由して内部メモリの所定のアドレスに格納する(ST41)。
信号処理プログラムのロードが完了すると、各DSP31は、ロードした信号処理プログラムを内部メモリの所定のアドレスからスタートし、それぞれに信号処理を実行する。なお、これらの信号処理プログラムには、処理開始に先だっての自己診断や各種の設定等を含めてもよい(ST42)。また、信号処理プログラムの実行中には、自DSP31の動作状態等示す動作ステータスを、バスプロトコル変換機能33送出してその内部に設定し、動作の終了指令を受けとるまで、信号処理を継続しながら更新する(ST43)。そして、例えば遠隔端末5等から動作の終了指令が発せられると、各DSP31は、動作ステータスの設定を含む各種の終了処理を行って動作を停止する(ST45)。
以上説明したように、本実施例のDSPシステムにおいては、各DSPカード31のフラッシュROM35に記憶された信号処理プログラムを更新するにあたって、各DSPカード31に対応した更新版の信号処理プログラムを、ホストCPU2からDSPカード内の符号化復号化処理装置34に転送し、この符号化復号化処理装置34の有効化・無効化を制御しつつ、あらかじめ設定された秘とくキーを用いて所定の手順により符号化処理を行って、フラッシュROM35に書き込んでいる。これにより、フラッシュROM35には符号化処理後の信号処理プログラムが記憶され、例えば、DSPカード31に実装されたフラッシュROM35の抜き取り等によって、信号処理プログラムが外部に漏洩した際にも、その内容の解析は困難であるので、対象の信号処理プログラムのセキュリティを維持することができる。
また、信号処理プログラムを実行するにあたっては、実行に先立ってフラッシュROM35から各DSP31に信号処理プログラムをロードする際に、符号化復号化処理装置34で復号化処理し、各DSP31の内部メモリにロードしている。これにより、信号処理プログラムの実行中を含め、信号処理プログラムの復号化処理にはDSP31のリソースを消費することはない。従って、各DSPの処理負担を増大させることなく、各DSPで実行される信号処理プログラムの流出時におけるセキュリティを向上させたDSPシステム、及びDSPカードを得ることができる。
なお、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 DSPシステム
2 ホストCPU
3 DSPカード
4 データバス
5 遠隔端末
21 記憶装置
31 DSP
32 外部記憶装置
33 バスプロトコル変換機能
34 符号化復号化処理装置
35 フラッシュROM
36 データバス
331 秘とくキー
2 ホストCPU
3 DSPカード
4 データバス
5 遠隔端末
21 記憶装置
31 DSP
32 外部記憶装置
33 バスプロトコル変換機能
34 符号化復号化処理装置
35 フラッシュROM
36 データバス
331 秘とくキー
Claims (6)
- 複数枚のDSP(ディジタルシグナルプロセッサ)カードとこれらDSPカードを管理・制御するホストCPUとが、複数のスロットを有する同一のバックプレーンに実装されて第1のバスに共通に接続されたディジタルシグナルプロセッサシステムにおいて、
前記DSPカードは、
互いにこのDSPカード内の第2のバスに共通に接続された複数個のDSPと、
この第2のバスと前記第1のバスとの間のプロトコル変換を行うバスプロトコル変換機能と、
自カード内の前記各DSPで実行される信号処理プログラムを、あらかじめ設定された秘とくキーを適用して所定の手順により符号化処理するとともに、この符号化処理された信号処理プログラムを復号化処理する符号化復号化処理部と、
前記符号化処理された信号処理プログラムを記憶する不揮発性記憶部とを備え、
前記各DSPカードの信号処理プログラムを更新する際は、
前記ホストCPUは、
前記バックプレーンの各スロットに実装されているDSPカードの種別情報を収集し、
収集したDSPカードの種別情報をこのホストCPUに接続された遠隔端末に送出し、
前記遠隔端末から前記DSPカードの種別情報に対応した信号処理プログラムと、その更新指令を受け取って一時保持し、
前記複数のスロットに実装されているDSPカードを順次前記第1のバスに接続し、接続したDSPカードの前記種別情報に対応した信号処理プログラムを、このDSPカード内の前記符号化復号化処理部に転送して符号化処理しつつ、前記不揮発性記憶部に順次書き込み、
前記DSPカード内の各DSPが信号処理プログラムを実行する際は、
前記DSPのそれぞれは、
前記不揮発性記憶部から読み出され前記符号化復号化処理部にて復号化処理された、自DSP用の前記信号処理プログラムを、前記第2のバス経由で受け取って自DSP内のメモリにロードし実行を開始する
ことを特徴とするディジタルシグナルプロセッサシステム。 - 前記符号化復号化処理部は、符号化処理の有効化または無効化を設定制御され、前記不揮発性記憶部に信号処理プログラムを書き込む際は、この不揮発性記憶部に対する制御コマンドについては前記符号化処理を無効化し、書き込みデータについては前記符号化処理を有効化することを特徴とする請求項1に記載のディジタルシグナルプロセッサシステム。
- 前記秘とくキーは、前記バスプロトコル変換機能内にあらかじめ設定されていることを特徴とする請求項1または請求項2に記載のディジタルシグナルプロセッサシステム。
- 複数のスロットを有するバックプレーンにホストCPUとともに複数枚実装され、互いに第1のバスに共通に接続されてなるディジタルシグナルプロセッサシステムに用いられるDSP(ディジタルシグナルプロセッサ)カードであって、
第2のバスに共通に接続された複数個のDSPと、
前記第1のバスと第2のバスとの間のプロトコル変換を行うバスプロトコル変換機能と、
前記第1のバス経由で送られてくる、前記各DSPで実行される信号処理プログラムを受け取って、あらかじめ設定された秘とくキーを適用して所定の手順により符号化処理するとともに、この符号化処理された信号処理プログラムを受け取って復号化処理する符号化復号化処理部と、
前記符号化処理された信号処理プログラムを記憶する不揮発性記憶部とを備え、
前記不揮発性記憶部に記憶された、信号処理プログラムを更新する際は、
前記ホストCPUからの制御に従って前記第1のバス経由で送られてくる信号処理プログラムを前記符号化復号化処理部にて符号化処理しつつ、前記不揮発性記憶部に順次書き込み、
前記信号処理プログラムを実行する際は、
前記各DSPは、前記不揮発性記憶部から読み出され前記符号化復号化処理部にて復号化処理された、自DSP用の前記信号処理プログラムを、前記第2のバス経由で受け取って自DSP内のメモリにロードし実行を開始する
ことを特徴とするDSPカード。 - 前記符号化復号化処理部は、符号化処理の有効化または無効化を設定制御され、前記不揮発性記憶部に信号処理プログラムを書き込む際は、この不揮発性記憶部に対する制御コマンドについては前記符号化処理を無効化し、書き込みデータについては前記符号化処理を有効化することを特徴とする請求項4に記載のDSPカード。
- 前記秘とくキーは、前記バスプロトコル変換機能内にあらかじめ設定されていることを特徴とする請求項4または請求項5に記載のDSPカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014217499A JP2016085576A (ja) | 2014-10-24 | 2014-10-24 | ディジタルシグナルプロセッサシステム及びdspカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014217499A JP2016085576A (ja) | 2014-10-24 | 2014-10-24 | ディジタルシグナルプロセッサシステム及びdspカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016085576A true JP2016085576A (ja) | 2016-05-19 |
Family
ID=55973749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014217499A Pending JP2016085576A (ja) | 2014-10-24 | 2014-10-24 | ディジタルシグナルプロセッサシステム及びdspカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016085576A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111324427A (zh) * | 2018-12-14 | 2020-06-23 | 深圳云天励飞技术有限公司 | 一种基于dsp的任务调度方法及装置 |
-
2014
- 2014-10-24 JP JP2014217499A patent/JP2016085576A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111324427A (zh) * | 2018-12-14 | 2020-06-23 | 深圳云天励飞技术有限公司 | 一种基于dsp的任务调度方法及装置 |
CN111324427B (zh) * | 2018-12-14 | 2023-07-28 | 深圳云天励飞技术有限公司 | 一种基于dsp的任务调度方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10642596B2 (en) | Embedded device and program updating method | |
CN100446126C (zh) | 使用多个命令周期的闪存存储器访问 | |
US20090094450A1 (en) | Firmware image update and management | |
US20140304487A1 (en) | Information processing apparatus, memory control device, and data transfer control method | |
CN107908417B (zh) | 固件升级方法及电子设备 | |
JP4074620B2 (ja) | メモリ管理ユニット | |
US8914587B2 (en) | Multi-threaded memory operation using block write interruption after a number or threshold of pages have been written in order to service another request | |
US20100169546A1 (en) | Flash memory access circuit | |
KR101112666B1 (ko) | 디스크립터 전송 장치, i/o 컨트롤러, 및 디스크립터 전송 방법 | |
WO2015154538A1 (zh) | 存储器的启动方法及装置 | |
JP2016501417A (ja) | リードライトメモリデバイスのデータ画像中の仮想境界コード | |
JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
CN106919865B (zh) | 非易失性存储器数据加密系统 | |
CN110134423B (zh) | 固件的更新方法、装置及计算机可读存储介质 | |
JP2016085576A (ja) | ディジタルシグナルプロセッサシステム及びdspカード | |
WO2023240941A1 (zh) | 下载数据的方法、装置和安全元件 | |
US9934045B1 (en) | Embedded system boot from a storage device | |
EP2194458A2 (en) | Request processing device, request processing system, and access testing method | |
CN114528141A (zh) | 一种嵌入式系统内核态下程序缺陷修复的方法和装置 | |
US11269703B2 (en) | Information processing system and storage device control method to determine whether data has been correctly written into a storage device | |
US9400758B2 (en) | Reset method and network device | |
CN107844405B (zh) | 日志处理方法及装置、服务器 | |
CN111915475A (zh) | 绘制命令的处理方法、gpu、主机、终端和介质 | |
KR20210108466A (ko) | 시퀀스 프로세싱 유닛이 있는 메모리 제어 시스템 | |
CN111159123A (zh) | 一种嵌入式可靠参数储存文件系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160422 |