JP2016081344A - Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 - Google Patents
Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 Download PDFInfo
- Publication number
- JP2016081344A JP2016081344A JP2014212876A JP2014212876A JP2016081344A JP 2016081344 A JP2016081344 A JP 2016081344A JP 2014212876 A JP2014212876 A JP 2014212876A JP 2014212876 A JP2014212876 A JP 2014212876A JP 2016081344 A JP2016081344 A JP 2016081344A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- command
- card
- unit
- completion information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】一連の処理の途中から処理を再開することができるＩＣカード、携帯可能電子装置、及び、ＩＣカード処理装置を提供する。
【解決手段】
実施形態によれば、ＩＣカードは、通信部と、記憶部と、送信処理部と、実行部と、更新部と、を備える。通信部は、外部装置とデータを送受信する。記憶部は、所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する。送信処理部は、前記通信部を通じて、前記処理完了済情報を要求するコマンドを受信した場合に、受信された前記コマンドに応じて、前記通信部を通じて、前記記憶部が格納する前記処理完了済情報を含むレスポンスを送信する。実行部は、前記通信部を通じて、前記所定の一連の処理に関する処理コマンドを受信した場合に、受信された前記処理コマンドを実行する。更新部は、前記実行部が前記処理コマンドの実行に成功した場合に、前記記憶部が格納する前記処理完了済情報を更新する。
【選択図】図１
【解決手段】
実施形態によれば、ＩＣカードは、通信部と、記憶部と、送信処理部と、実行部と、更新部と、を備える。通信部は、外部装置とデータを送受信する。記憶部は、所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する。送信処理部は、前記通信部を通じて、前記処理完了済情報を要求するコマンドを受信した場合に、受信された前記コマンドに応じて、前記通信部を通じて、前記記憶部が格納する前記処理完了済情報を含むレスポンスを送信する。実行部は、前記通信部を通じて、前記所定の一連の処理に関する処理コマンドを受信した場合に、受信された前記処理コマンドを実行する。更新部は、前記実行部が前記処理コマンドの実行に成功した場合に、前記記憶部が格納する前記処理完了済情報を更新する。
【選択図】図１
Description
本発明の実施形態は、ＩＣカード、携帯可能電子装置、及び、ＩＣカード処理装置に関する。
ＩＣカードなどの携帯可能電子装置は、上位端末からコマンドを受信し、コマンドに応じた処理を実行する。ＩＣカードは、発行時などにおいて一連の処理を実行するために、上位端末から、一度の通信中に複数のコマンドを受信することがある。しかしながら、従来、ＩＣカードは、一連の処理が途中で中断した場合、最初の処理からやり直す必要がある。
上記の課題を解決するために、一連の処理の途中から処理を再開することができるＩＣカード、携帯可能電子装置、及び、ＩＣカード処理装置を提供する。
実施形態によれば、ＩＣカードは、通信部と、記憶部と、送信処理部と、実行部と、更新部と、を備える。通信部は、外部装置とデータを送受信する。記憶部は、所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する。送信処理部は、前記通信部を通じて、前記処理完了済情報を要求するコマンドを受信した場合に、受信された前記コマンドに応じて、前記通信部を通じて、前記記憶部が格納する前記処理完了済情報を含むレスポンスを送信する。実行部は、前記通信部を通じて、前記所定の一連の処理に関する処理コマンドを受信した場合に、受信された前記処理コマンドを実行する。更新部は、前記実行部が前記処理コマンドの実行に成功した場合に、前記記憶部が格納する前記処理完了済情報を更新する。
以下、実施形態について、図面を参照して説明する。
（第１実施形態）
まず、第１実施形態について説明する。
図１は、実施形態に係る携帯可能電子装置としてのＩＣカード２と、ＩＣカード２と通信を行う外部装置としてのＩＣカード処理装置１とを備えるＩＣカード処理システム１０の構成例について説明するためのブロック図である。
（第１実施形態）
まず、第１実施形態について説明する。
図１は、実施形態に係る携帯可能電子装置としてのＩＣカード２と、ＩＣカード２と通信を行う外部装置としてのＩＣカード処理装置１とを備えるＩＣカード処理システム１０の構成例について説明するためのブロック図である。
図１が示す構成例において、ＩＣカード処理装置１（外部装置）は、基本的な構成として、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、ＮＶＭ１４、カードリーダライタ１５、操作部１６、及び、ディスプレイ１７などを有する。これらの各部は、データバスを介して互いに接続されている。なお、ＩＣカード処理装置１は、図１が示すような構成の他に、必要に応じた構成を具備したり特定の構成を除外したりしてもよい。
ＣＰＵ１１は、ＩＣカード処理装置１全体の動作を制御する機能を有する。ＣＰＵ１１は、内部キャッシュおよび各種のインターフェースなどを備えても良い。ＣＰＵ１１は、内部メモリ、ＲＯＭ１２あるいはＮＶＭ１４に予め記憶したプログラムを実行することにより種々の処理を実現する。
ＣＰＵ１１は、カードリーダライタ１５によりＩＣカード２へコマンドを送信する機能、ＩＣカード２から受信するレスポンスなどのデータを基に種々の処理を行う機能などを有する。たとえば、ＣＰＵ１１は、カードリーダライタ１５を介して、操作部１６などに入力されたデータ又は所定のデータなどを含む書き込みコマンドをＩＣカード２に送信することにより、ＩＣカード２に当該データの書き込み処理を要求する制御を行う。
なお、ＣＰＵ１１がプログラムを実行することにより実現する各種の機能のうちの一部は、ハードウエア回路により実現されるものであっても良い。この場合、ＣＰＵ１１は、ハードウエア回路により実行される機能を制御する。
ＲＯＭ１２は、予め制御用のプログラム及び制御データなどが記憶された不揮発性のメモリである。ＲＯＭ１２に記憶される制御プログラム及び制御データは、予めＩＣカード処理装置１の仕様に応じて組み込まれる。ＲＯＭ１２は、たとえば、ＩＣカード処理装置１の回路基板を制御するプログラム（例えば、ＢＩＯＳ）などを格納している。
ＲＡＭ１３は、揮発性のメモリである。ＲＡＭ１３は、ＣＰＵ１１の処理中のデータなどを一時的に格納する。ＲＡＭ１３は、ＣＰＵ１１からの命令に基づき種々のアプリケーションプログラムを格納している。また、ＲＡＭ１３は、アプリケーションプログラムの実行に必要なデータ及びアプリケーションプログラムの実行結果などを格納してもよい。
ＮＶＭ１４は、データの書き込み及び書き換えが可能な不揮発性のメモリである。ＮＶＭ１４は、例えば、ハードディスク、ＳＳＤ、ＥＥＰＲＯＭ又はフラッシュメモリなどにより構成される。ＮＶＭ１４は、ＩＣカード処理装置１の運用用途に応じて制御プログラム、アプリケーション、及び種々のデータを格納する。
カードリーダライタ１５（請求項１１乃至１３の通信部に対応）は、ＩＣカード２との通信を行うためのインターフェース装置である。カードリーダライタ１５は、ＩＣカード２の通信方式に応じたインターフェースにより構成される。たとえば、ＩＣカード２が接触型のＩＣカードである場合、カードリーダライタ１５は、ＩＣカード２のコンタクト部と物理的かつ電気的に接続するための接触部などにより構成される。
また、ＩＣカード２が非接触型のＩＣカードである場合、カードリーダライタ１５は、ＩＣカード２との無線通信を行うためのアンテナおよび通信制御部などにより構成される。カードリーダライタ１５では、ＩＣカード２に対する電源供給、クロック供給、リセット制御、データの送受信が行われるようになっている。
このような機能によってカードリーダライタ１５は、ＣＰＵ１１による制御に基づいてＩＣカード２に対する電源供給、ＩＣカード２の活性化（起動）、クロック供給、リセット制御、種々のコマンドの送信、及び送信したコマンドに対する応答（レスポンス）の受信などを行なう。
操作部１６は、ＩＣカード処理装置１の操作者によって、種々の操作指示が入力される。操作部１６は、操作者に入力された操作指示のデータをＣＰＵ１１へ送信する。操作部１６は、たとえば、キーボード、テンキー、及び、タッチパネルなどである。
ディスプレイ１７は、ＣＰＵ１１の制御により種々の情報を表示する表示装置である。ディスプレイ１７は、たとえば、液晶モニタなどである。なお、ディスプレイ１７は、操作部１６と一体的に形成されてもよい。
次に、ＩＣカード２について説明する。
ＩＣカード２は、ＩＣカード処理装置１などの上位装置から電力などの供給を受けて活性化される（動作可能な状態になる）ようになっている。例えば、ＩＣカード２が接触型の通信によりＩＣカード処理装置１と接続される場合、つまり、ＩＣカード２が接触型のＩＣカードで構成される場合、ＩＣカード２は、通信インターフェースとしてのコンタクト部を介してＩＣカード処理装置１からの動作電源及び動作クロックの供給を受けて活性化される。
ＩＣカード２は、ＩＣカード処理装置１などの上位装置から電力などの供給を受けて活性化される（動作可能な状態になる）ようになっている。例えば、ＩＣカード２が接触型の通信によりＩＣカード処理装置１と接続される場合、つまり、ＩＣカード２が接触型のＩＣカードで構成される場合、ＩＣカード２は、通信インターフェースとしてのコンタクト部を介してＩＣカード処理装置１からの動作電源及び動作クロックの供給を受けて活性化される。
また、ＩＣカード２が非接触型の通信方式によりＩＣカード処理装置１と接続される場合、つまり、ＩＣカード２が非接触式のＩＣカードで構成される場合、ＩＣカード２は、通信インターフェースとしてのアンテナ及び変復調回路などを介してＩＣカード処理装置１からの電波を受信し、その電波から図示しない電源部により動作電源及び動作クロックを生成して活性化するようになっている。
次に、ＩＣカード２の構成例について説明する。
図２は、実施形態に係るＩＣカード２の構成例を概略的に示すブロック図である。
ＩＣカード２は、プラスチックなどで形成されたカード状の本体Ｃを有する。ＩＣカード２は、本体Ｃ内にモジュールＭが内蔵されている。モジュールＭは、１つまたは複数のＩＣチップＣａと通信部としての外部インターフェース（通信インターフェース）とが接続された状態で一体的に形成され、ＩＣカード２の本体Ｃ内に埋設されている。
図２は、実施形態に係るＩＣカード２の構成例を概略的に示すブロック図である。
ＩＣカード２は、プラスチックなどで形成されたカード状の本体Ｃを有する。ＩＣカード２は、本体Ｃ内にモジュールＭが内蔵されている。モジュールＭは、１つまたは複数のＩＣチップＣａと通信部としての外部インターフェース（通信インターフェース）とが接続された状態で一体的に形成され、ＩＣカード２の本体Ｃ内に埋設されている。
図２に示す構成例において、ＩＣカード２は、ＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、ＮＶＭ２４、及び、通信部２５などを備えている。これらの各部は、データバスを介して互いに接続されている。また、ＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、およびＮＶＭ２４は、１つ又は複数のＩＣチップＣａにより構成され、通信部２５に接続された状態でモジュールＭを構成している。
ＣＰＵ２１は、ＩＣカード２全体の制御を司る制御部として機能する。ＣＰＵ２１は、ＲＯＭ２２あるいはＮＶＭ２４に記憶されている制御プログラム及び制御データに基づいて種々の処理を行う。たとえば、ＣＰＵ２１は、ＲＯＭ２２に記憶されているプログラムを実行することにより、ＩＣカード２の動作制御あるいはＩＣカード２の運用形態に応じた種々の処理を行う。
なお、各種の機能のうちの一部は、ハードウエア回路により実現されるものであっても良い。この場合、ＣＰＵ２１は、ハードウエア回路により実行される機能を制御する。
ＲＯＭ２２は、予め制御用のプログラム及び制御データなどを記憶する不揮発性のメモリである。ＲＯＭ２２は、製造段階で制御プログラム及び制御データなどを記憶した状態でＩＣカード２に組み込まれる。即ち、ＲＯＭ２２に記憶される制御プログラム及び制御データは、予めＩＣカード２の仕様に応じて組み込まれる。
ＲＡＭ２３は、揮発性のメモリである。ＲＡＭ２３は、ＣＰＵ２１の処理中のデータなどを一時的に格納する。たとえば、ＲＡＭ２３は、計算用バッファ、受信用バッファ及び送信用バッファとして機能する。計算用バッファとしては、ＣＰＵ２１が実行する種々の演算処理の結果などを一時的に保持する。受信用バッファとしては、通信部２５を介してＩＣカード処理装置１から受信するコマンドデータなどを保持する。送信用バッファとしては、通信部２５を介してＩＣカード処理装置１へ送信するメッセージ（レスポンスデータ）などを保持する。また、ＲＡＭ２３は、動作状態を示すフラグを記憶する。
ＮＶＭ２４は、例えば、ＥＥＰＲＯＭあるいはフラッシュＲＯＭなどのデータの書き込み及び書換えが可能な不揮発性のメモリにより構成される。ＮＶＭ２４は、ＩＣカード２の運用用途に応じて制御プログラム、アプリケーション、及び種々のデータを格納する。例えば、ＮＶＭ２４では、プログラムファイル及びデータファイルなどが作成される。作成された各ファイルは、制御プログラム及び種々のデータなどが書き込まれる。
ＮＶＭ２４は、処理完了済情報を格納する記憶領域２４ａ（請求項１乃至１０の記憶部に対応）などを備える。
処理完了済情報は、所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す。即ち、処理完了済み情報は、一連の処理についてＩＣカード２がどの処理までを完了しているかを示す。一連の処理は、複数の処理コマンドを要する処理である。たとえば、一連の処理は、ＩＣカード２の発行処理、又は、決済処理などである。なお、一連の処理は、特定の処理に限定されるものではない。
処理完了済情報は、所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す。即ち、処理完了済み情報は、一連の処理についてＩＣカード２がどの処理までを完了しているかを示す。一連の処理は、複数の処理コマンドを要する処理である。たとえば、一連の処理は、ＩＣカード２の発行処理、又は、決済処理などである。なお、一連の処理は、特定の処理に限定されるものではない。
図３は、記憶領域２４ａが格納する処理完了済情報の構成例を示す。
処理完了済情報は、処理が完了している処理コマンドのコマンド識別子を示す。コマンド識別子は、各処理コマンドに処理の順序に従って割り振られる。図３が示す例において、処理完了済情報は、「ｎａ−１」を格納している。即ち、処理完了済情報は、コマンド識別子が「ｎａ−１」である処理コマンドまでの実行が終了しており、コマンド識別子が「ｎａ」であるコマンドから未実行であることを示す。
なお、処理完了済情報の構成は、特定の構成に限定されるものではない。
処理完了済情報は、処理が完了している処理コマンドのコマンド識別子を示す。コマンド識別子は、各処理コマンドに処理の順序に従って割り振られる。図３が示す例において、処理完了済情報は、「ｎａ−１」を格納している。即ち、処理完了済情報は、コマンド識別子が「ｎａ−１」である処理コマンドまでの実行が終了しており、コマンド識別子が「ｎａ」であるコマンドから未実行であることを示す。
なお、処理完了済情報の構成は、特定の構成に限定されるものではない。
通信部２５は、ＩＣカード処理装置１のカードリーダライタ１５との通信を行うためのインターフェースである。非接触型のＩＣカードとしてのＩＣカード２においては、通信部２５は、ＩＣカード処理装置１のカードリーダライタ１５との無線通信を行うための変復調回路などの通信制御部とアンテナとにより構成される。
通信部２５は、ＩＣカード処理装置１のカードリーダライタ１５との通信を行うためのインターフェースである。ＩＣカード２が接触型のＩＣカードとして実現される場合、通信部２５は、ＩＣカード処理装置１のカードリーダライタ１５と物理的かつ電気的に接触して信号の送受信を行うための通信制御部とコンタクト部とにより構成される。また、ＩＣカード２が非接触型のＩＣカードとして実現される場合、通信部２５は、ＩＣカード処理装置１のカードリーダライタ１５との無線通信を行うための変復調回路などの通信制御部とアンテナとにより構成される。
次に、ＩＣカード処理装置１のＣＰＵ１１が実現する機能について説明する。
ＣＰＵ１１は、ＩＣカード２から処理完了済情報を取得する機能を有する。即ち、ＣＰＵ１１は、カードリーダライタ１５を通じて、処理完了済情報を要求するコマンドをＩＣカード２へ送信する（請求項１２の第１送信処理部に対応）。たとえば、ＣＰＵ１１は、カードリーダライタ１５を通じて、処理完了済情報を読み取るリードコマンドをＩＣカード２へ送信する。ＣＰＵ１１は、カードリーダライタ１５を通じて、処理完了済情報を含むレスポンスをＩＣカード２から受信する。
ＣＰＵ１１は、ＩＣカード２から処理完了済情報を取得する機能を有する。即ち、ＣＰＵ１１は、カードリーダライタ１５を通じて、処理完了済情報を要求するコマンドをＩＣカード２へ送信する（請求項１２の第１送信処理部に対応）。たとえば、ＣＰＵ１１は、カードリーダライタ１５を通じて、処理完了済情報を読み取るリードコマンドをＩＣカード２へ送信する。ＣＰＵ１１は、カードリーダライタ１５を通じて、処理完了済情報を含むレスポンスをＩＣカード２から受信する。
また、ＣＰＵ１１は、カードリーダライタ１５を通じて、所定の一連の処理に関するコマンドを所定の順序に従ってＩＣカード２へ送信する機能を有する（請求項１１の送信処理部に対応）。
図５は、ＣＰＵ１１が送信するコマンドの構成例を示す。
図５が示すように、コマンドは、コマンドヘッドとデータとを備える。
コマンドヘッドは、コマンドの種類、又は、パラメータなどを格納する。
データは、コマンド識別子などを格納する。
コマンド識別子は、前述の通り、実行する順序に従って各処理コマンドに割り振られた値である。たとえば、コマンド識別子が「１」である場合、コマンド識別子は、処理コマンドが最初に実行されることを示す。
図５が示すように、コマンドは、コマンドヘッドとデータとを備える。
コマンドヘッドは、コマンドの種類、又は、パラメータなどを格納する。
データは、コマンド識別子などを格納する。
コマンド識別子は、前述の通り、実行する順序に従って各処理コマンドに割り振られた値である。たとえば、コマンド識別子が「１」である場合、コマンド識別子は、処理コマンドが最初に実行されることを示す。
また、ＣＰＵ１１は、処理完了済情報に基づいて、未処理の処理コマンドを生成する機能を有する（請求項１２の生成部に対応）。即ち、ＣＰＵ１１は、処理完了済情報が格納するコマンド識別子に１を加えたコマンド識別子に対応する処理コマンドを生成する。たとえば、処理完了済情報が「５」を格納する場合、ＣＰＵ１１は、未処理の処理コマンドとして、コマンド識別子が「６」であるコマンドを生成する。
次に、ＩＣカード２のＣＰＵ２１が実現する機能について説明する。
ＣＰＵ２１は、通信部２５を通じて、処理完了済情報をＩＣカード処理装置１へ送信する機能を有する。即ち、ＣＰＵ２１は、通信部２５を通じて、処理完了済情報を要求するコマンドをＩＣカード処理装置１から受信する。ＣＰＵ２１は、通信部２５を通じて、記憶領域２４ａが格納する処理完了済情報をＩＣカード処理装置１へ送信する（請求項１、７又は９の送信処理部に対応）。
ＣＰＵ２１は、通信部２５を通じて、処理完了済情報をＩＣカード処理装置１へ送信する機能を有する。即ち、ＣＰＵ２１は、通信部２５を通じて、処理完了済情報を要求するコマンドをＩＣカード処理装置１から受信する。ＣＰＵ２１は、通信部２５を通じて、記憶領域２４ａが格納する処理完了済情報をＩＣカード処理装置１へ送信する（請求項１、７又は９の送信処理部に対応）。
また、ＣＰＵ２１は、処理完了済情報を更新する機能を有する（請求項１乃至１０の更新部に対応）。即ち、ＣＰＵ２１は、ＩＣカード処理装置１からのコマンドを実行すると、処理完了済情報を、実行されたコマンドのコマンド識別子に書き換える。
次に、ＩＣカード処理システム１０の動作例について説明する。
図５は、ＩＣカード処理システム１０の動作例を説明するためのシーケンシャル図である。
ここでは、ＩＣカード処理装置１とＩＣカード２とは、通信可能な状態であるものとする。また、ＩＣカード処理装置１は、所定の一連の処理をＩＣカード２に実行させるものとする。
図５は、ＩＣカード処理システム１０の動作例を説明するためのシーケンシャル図である。
ここでは、ＩＣカード処理装置１とＩＣカード２とは、通信可能な状態であるものとする。また、ＩＣカード処理装置１は、所定の一連の処理をＩＣカード２に実行させるものとする。
まず、ＩＣカード処理装置１は、カードリーダライタ１５を通じて、処理完了済情報を要求するコマンドをＩＣカード処理装置１へ送信する（ステップＳ１１）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該コマンドを受信する。当該コマンドを受信すると、ＣＰＵ２１は、通信部２５を通じて、記憶領域２４ａが格納する処理完了済情報を含むレスポンスをＩＣカード処理装置１へ送信する（ステップＳ１２）。なお、ＣＰＵ２１は、ＩＣカード２を識別するＩＣカード識別子を同時に送信してもよい。
ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、当該レスポンスを受信する。当該レスポンスを受信すると、ＩＣカード処理装置１は、ＲＡＭ１３などにレスポンスが含む処理完了済情報を格納する（ステップＳ１３）。
処理完了済情報を格納すると、ＣＰＵ１１は、処理完了済情報に基づいて、処理コマンドを生成する（ステップＳ１４）。ここでは、処理完了済情報は「ｎａ−１」を格納しているので、ＣＰＵ１１は、コマンド識別子「ｎａ」の処理コマンドを生成する。
処理コマンドを生成すると、ＣＰＵ１１は、カードリーダライタ１５を通じて、生成された処理コマンドをＩＣカード２へ送信する（ステップＳ１５）（請求項１２の第２送信処理部に対応）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該処理コマンドを受信する。当該処理コマンドを受信すると、ＣＰＵ２１は、受信された処理コマンドを実行する（ステップＳ１６）。ここでは、ＣＰＵ２１は、処理コマンドの実行に成功したものとする。
処理コマンドを実行すると、ＣＰＵ２１は、通信部２５を通じて、処理コマンドの実行に成功したことを示す処理成功情報を含むレスポンスをＩＣカード処理装置１に送信する（ステップＳ１７）。
ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、当該レスポンスを受信する。当該レスポンスを受信すると、ＣＰＵ１１は、カードリーダライタ１５を通じて、次の処理コマンド（即ち、コマンド識別子が「ｎａ＋１」である処理コマンド）をＩＣカード２へ送信する（ステップＳ１８）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該処理コマンドを受信する。当該処理コマンドを受信すると、ＣＰＵ２１は、当該処理コマンドを実行する（ステップＳ１９）。
当該処理コマンドを受信すると、ＣＰＵ２１は、通信部２５を通じて、処理成功情報を含むレスポンスをＩＣカード処理装置１へ送信する（ステップＳ２０）。
ＩＣカード処理システム１０は、ステップＳ１５〜１７（又は、ステップＳ１８〜２０）を繰り返すことで、ＩＣカード２に一連の処理を実行させる。
ＩＣカード処理装置１のＣＰＵ２１は、カードリーダライタ１５を通じて最後の処理コマンドに対するレスポンスを受信すると、動作を終了する。
次に、ＩＣカード２の動作例について説明する。
図６は、ＩＣカード２の動作例を説明するためのフローチャートである。
図６は、ＩＣカード２の動作例を説明するためのフローチャートである。
まず、ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、コマンドを受信する（ステップＳ２０）。
コマンドを受信すると、ＣＰＵ２１は、処理コマンドを正常に受信したか判定する（ステップＳ２２）。たとえば、ＣＰＵ２１は、冗長化検査符号などをチェックする。
コマンドを正常に受信したと判定すると（ステップＳ２２、ＹＥＳ）、ＣＰＵ２１は、コマンドが処理完了済情報を要求しているか判定する（ステップＳ２３）。
コマンドが処理完了済情報を要求していると判定すると（ステップＳ２３、ＹＥＳ）、ＣＰＵ２１は、通信部２５を通じて、記憶領域２４ａが格納する処理完了済情報をＩＣカード処理装置１へ送信する（ステップＳ２４）。
コマンドが処理完了済情報を要求してないと判定すると（即ち、コマンドが一連の処理に関する処理コマンドであると判定すると）（ステップＳ２３、ＮＯ）、ＣＰＵ２１は、受信された処理コマンドを実行する（ステップＳ２５）（請求項１、７又は９の実行部に対応）。
受信された処理コマンドを実行すると、ＣＰＵ２１は、記憶領域２４ａが格納する処理完了済情報を更新する（ステップＳ２６）。即ち、ＣＰＵ２１は、処理完了済情報を、実行された処理コマンドのコマンド識別子に書き換える。
処理完了済情報を更新すると、ＣＰＵ２１は、通信部２５を通じて、処理成功情報を含むレスポンスをＩＣカード処理装置１へ送信する（ステップＳ２７）。
当該レスポンスを送信すると、ＣＰＵ２１は、実行された処理コマンドが最後のコマンドであるか判定する（ステップＳ２８）。たとえば、ＣＰＵ２１は、処理コマンドが格納するデータに基づいて処理コマンドが最後のコマンドであるか判定する。また、ＮＶＭ２４が処理コマンドのリストを格納し、ＣＰＵ２１は、当該リストに基づいて、処理コマンドが最後のコマンドであるか判定してもよい。
処理完了済情報をＩＣカード処理装置１へ送信した場合（ステップＳ２４）、又は、処理コマンドが最後のコマンドでないと判定した場合（ステップＳ２８、ＮＯ）、ＣＰＵ２１は、ステップＳ２１へ戻る。
処理コマンドを正常に受信していないと判定すると（ステップＳ２２、ＮＯ）、ＣＰＵ２１は、処理を中断する（ステップＳ２９）。
処理コマンドが最後のコマンドであると判定した場合（ステップＳ２８、ＹＥＳ）、又は、処理を中断した場合（ステップＳ２９）、ＣＰＵ２１は、処理を終了する。
以上のように構成されたＩＣカード処理システムは、一連の処理を途中で中断したＩＣカードに対して、途中から処理を再開させることができる。その結果、ＩＣカード処理システムは、一連の処理を中断したＩＣカードを容易に再利用することができる。
（第２実施形態）
次に、第２実施形態について説明する。
第２実施形態に係るＩＣカード処理システム１０は、ＩＣカード２が実行済みの処理コマンドを識別する点で、第１実施形態に係るＩＣカード処理システム１０と異なる。従って、その他の点については、同様の符号を付して、詳細な説明を省略する。
次に、第２実施形態について説明する。
第２実施形態に係るＩＣカード処理システム１０は、ＩＣカード２が実行済みの処理コマンドを識別する点で、第１実施形態に係るＩＣカード処理システム１０と異なる。従って、その他の点については、同様の符号を付して、詳細な説明を省略する。
ＩＣカード処理装置１及びＩＣカード２の構成は、第１実施形態のそれらと同様であるので説明を省略する。
次に、ＩＣカード２のＣＰＵ２１が実現する機能について説明する。
ＣＰＵ２１は、記憶領域２４ａが格納する処理完了済情報に基づいて、受信された処理コマンドが処理済みであるか判定する機能を有する（判定部に対応）。即ち、ＣＰＵ２１は、処理完了済情報が格納するコマンド識別子よりも若いコマンド識別子を有する処理コマンドを処理済みであると判定する。
ＣＰＵ２１は、記憶領域２４ａが格納する処理完了済情報に基づいて、受信された処理コマンドが処理済みであるか判定する機能を有する（判定部に対応）。即ち、ＣＰＵ２１は、処理完了済情報が格納するコマンド識別子よりも若いコマンド識別子を有する処理コマンドを処理済みであると判定する。
また、ＣＰＵ２１は、処理済みであると判定された処理コマンドを実行せずに、通信部２５を通じて、当該処理コマンドに対する処理成功情報を含むレスポンスをＩＣカード処理装置１へ送信する機能を有する（請求項２、８又は１０の送信処理部に対応）。ＣＰＵ２１は、処理済みであると判定された処理コマンドが適切であるか判定してもよい。たとえば、ＣＰＵ２１は、当該処理コマンドが書き込もうとしているデータと、すでに書き込まれたデータとを比較して、処理済みであると判定された処理コマンドが適切であるか判定する。
次に、ＩＣカード処理システム１０の動作例について説明する。
図７は、実施形態に係るＩＣカード処理システム１０の動作例を示すシーケンシャル図である。
図７は、実施形態に係るＩＣカード処理システム１０の動作例を示すシーケンシャル図である。
ここでは、ＩＣカード処理装置１とＩＣカード２とは、通信可能な状態であるものとする。また、ＩＣカード処理装置１は、所定の一連の処理を最初からＩＣカード２に実行させるものとする。
まず、ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、コマンド識別子が「１」である処理コマンドをＩＣカード２に送信する（ステップＳ３１）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該処理コマンドを受信する。当該処理コマンドを受信すると、ＣＰＵ２１は、記憶領域２４ａが格納する処理完了済情報に基づいて、当該処理コマンドが処理済みであるか判定する（ステップＳ３２）。ここでは、処理完了済情報は、「ｎａ−１」を格納しているので、ＣＰＵ２１は、当該処理コマンドを処理済みと判定する。
当該処理コマンドを処理済みと判定すると、ＣＰＵ２１は、通信部２５を通じて、処理成功情報を含むレスポンスをＩＣカード処理装置１に送信する（ステップＳ３３）。
ＩＣカード処理装置１とＩＣカード２とは、ステップＳ３１〜３３までの処理をコマンド識別子が「ｎａ−２」である処理コマンドを送信するまで繰り返す。
次に、ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、コマンド識別子が「ｎａ−１」である処理コマンドをＩＣカード２に送信する（ステップＳ３４）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該処理コマンドを受信する。当該処理コマンドを受信すると、ＣＰＵ２１は、記憶領域２４ａが格納する処理完了済情報に基づいて、当該処理コマンドが処理済みであるか判定する（ステップＳ３５）。ここでは、処理完了済情報は、「ｎａ−１」を格納しているので、ＣＰＵ２１は、当該処理コマンドを処理済みと判定する。
当該処理コマンドを処理済みと判定すると、ＣＰＵ２１は、通信部２５を通じて、処理成功情報を含むレスポンスをＩＣカード処理装置１に送信する（ステップＳ３６）。
ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、当該レスポンスを受信する。当該レスポンスを受信すると、ＣＰＵ１１は、カードリーダライタ１５を通じて、コマンド識別子が「ｎａ」である処理コマンドをＩＣカード２に送信する（ステップＳ３７）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該処理コマンドを受信する。当該処理コマンドを受信すると、ＣＰＵ２１は、記憶領域２４ａが格納する処理完了済情報に基づいて、当該処理コマンドが処理済みであるか判定する（ステップＳ３８）。ここでは、処理完了済情報は、「ｎａ−１」を格納しているので、ＣＰＵ２１は、当該処理コマンドを処理済みでないと判定する。
当該処理コマンドを処理済みと判定すると、ＣＰＵ２１は、当該処理コマンドを実行する。ここでは、ＣＰＵ２１は、当該処理コマンドの実行に成功したものとする。
当該処理コマンドを実行すると、ＣＰＵ２１は、通信部２５を通じて、処理成功情報を含むレスポンスをＩＣカード処理装置１に送信する（ステップＳ３９）。
ＩＣカード処理システム１０は、ステップＳ３７〜３９を繰り返すことで、ＩＣカード２に一連の処理を実行させる。
ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて最後の処理コマンドに対するレスポンスを受信すると、動作を終了する。
次に、ステップＳ３２、３５、又は、３８におけるＩＣカード２の動作例について説明する。
図８は、ステップＳ３２、３５、又は、３８におけるＩＣカード２の動作例について説明するためのフローチャートである。
図８は、ステップＳ３２、３５、又は、３８におけるＩＣカード２の動作例について説明するためのフローチャートである。
第２実施形態に係るＩＣカード２の動作例は、ステップＳ２３並びに２４がない点、及び、ステップＳ４１並びに４２が追加される点で、第１実施形態に係るＩＣカード２の動作例と異なる。従って、他のステップについては同一の符号を付して詳細な説明を省略する。
ＣＰＵ２１は、通信部２５を通じてコマンドを受信する（ステップＳ２１）。ここでは、ＣＰＵ２１が受信するコマンドは、一連の処理に関する処理コマンドである。処理コマンドを受信すると、ＣＰＵ２１は、処理コマンドを正常に受信したか判定する（ステップＳ２２）
処理コマンドを正常に受信したと判定すると（ステップＳ２２、ＹＥＳ）、ＣＰＵ２１は、記憶領域２４ａが格納する処理完了済情報に基づいて、受信された処理コマンドが処理済みであるか判定する（ステップＳ４１）。処理コマンドが処理済みでないと判定すると（ステップＳ４１、ＮＯ）、ＣＰＵ２１は、ステップＳ２５に進む（請求項２、８又は１０の実行部に対応）。
処理コマンドを正常に受信したと判定すると（ステップＳ２２、ＹＥＳ）、ＣＰＵ２１は、記憶領域２４ａが格納する処理完了済情報に基づいて、受信された処理コマンドが処理済みであるか判定する（ステップＳ４１）。処理コマンドが処理済みでないと判定すると（ステップＳ４１、ＮＯ）、ＣＰＵ２１は、ステップＳ２５に進む（請求項２、８又は１０の実行部に対応）。
処理コマンドが処理済みであると判定すると（ステップＳ４１、ＹＥＳ）、ＣＰＵ２１は、受信された処理コマンドが書き込もうとするデータと、すでにＮＶＭ２４などに書き込まれているデータとが整合するか判定する（ステップＳ４２）。なお、処理コマンドが書込みコマンドでない場合は、ＣＰＵ２１は、ステップＳ２５に進んでもよい。
両データが整合すると判定すると（ステップＳ４２、ＹＥＳ）、ＣＰＵ２１は、ステップＳ２７に進む。
両データが整合しないと判定すると（ステップＳ４２、ＮＯ）、ＣＰＵ２１は、ステップＳ２９に進む。
両データが整合しないと判定すると（ステップＳ４２、ＮＯ）、ＣＰＵ２１は、ステップＳ２９に進む。
なお、ＩＣカード処理装置１のＣＰＵ１１は、処理コマンドにコマンド識別子を格納しなくともよい。この場合、ＩＣカード２のＮＶＭ２４は予め処理コマンドが送信される順序を示すリストを格納する。また、処理完了済情報は、処理が完了した処理コマンドを示す情報を格納する。ＣＰＵ２１は、当該リストと当該処理完了済情報とに基づいて、受信された処理コマンドが処理済みであるか判定する。
以上のように構成されたＩＣカード処理システムは、ＩＣカード処理装置が処理完了済情報を取得しない。その結果、ＩＣカード２は、外部にどこまで処理が進んでいるかを知らせる必要がなく、より安全なシステムを実現することができる。また、ＩＣカード処理システムは、ＩＣカード処理装置の負担を軽減することができる。
（第３実施形態）
次に、第３実施形態について説明する。
第３実施形態に係るＩＣカード処理システム１０は、ＩＣカード２が処理を中断した際に処理完了済情報をリセットする点で、第２実施形態に係るＩＣカード処理システム１０と異なる。従って、その他の点については、同一の符号を付して詳細な説明を省略する。
次に、第３実施形態について説明する。
第３実施形態に係るＩＣカード処理システム１０は、ＩＣカード２が処理を中断した際に処理完了済情報をリセットする点で、第２実施形態に係るＩＣカード処理システム１０と異なる。従って、その他の点については、同一の符号を付して詳細な説明を省略する。
ＩＣカード処理装置１及びＩＣカード２の構成は、第１実施形態のそれらと同様であるので説明を省略する。
ＩＣカード２の記憶領域２４ａが格納する処理完了済情報は、リセットされているものとする。
次に、ＩＣカード２のＣＰＵ２１が実現する機能について説明する。
ＣＰＵ２１は、ＩＣカード処理装置１との通信中にエラーが生じた場合に、処理完了済情報をリセットする機能を有する（リセット部に対応）。たとえば、ＣＰＵ２１は、処理コマンドを適切に受信していないと判定した場合、又は、受信された処理コマンドが書き込もうとするデータと、すでにＮＶＭ２４などに書き込まれているデータとが整合しないと判定した場合などに、処理完了済情報をリセットする。
ＣＰＵ２１は、ＩＣカード処理装置１との通信中にエラーが生じた場合に、処理完了済情報をリセットする機能を有する（リセット部に対応）。たとえば、ＣＰＵ２１は、処理コマンドを適切に受信していないと判定した場合、又は、受信された処理コマンドが書き込もうとするデータと、すでにＮＶＭ２４などに書き込まれているデータとが整合しないと判定した場合などに、処理完了済情報をリセットする。
たとえば、ＣＰＵ２１は、処理完了済情報を初期値に書き換えることで、処理完了済情報をリセットする。また、ＣＰＵ２１は、処理完了済情報を削除してもよい。
次に、ＩＣカード処理システム１０の動作例について説明する。
図９は、実施形態に係るＩＣカード処理システム１０の動作例を示すシーケンシャル図である。
図９は、実施形態に係るＩＣカード処理システム１０の動作例を示すシーケンシャル図である。
ここでは、ＩＣカード処理装置１とＩＣカード２とは、通信可能な状態であるものとする。また、ＩＣカード処理装置１は、所定の一連の処理を最初からＩＣカード２に実行させるものとする。
まず、ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、コマンド識別子が「１」である処理コマンドをＩＣカード２に送信する（ステップＳ５１）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該処理コマンドを受信する。処理完了済情報がリセットされているため、当該処理コマンドを受信すると、ＣＰＵ２１は、当該処理コマンドを実行する（ステップＳ５２）。ここでは、ＣＰＵ２１は、当該処理コマンドの実行に成功したものとする。
当該処理コマンドを実行すると、ＣＰＵ２１は、通信部２５を通じて、処理成功情報を含むレスポンスをＩＣカード処理装置１に送信する（ステップＳ５３）。
ＩＣカード処理装置１とＩＣカード２とは、ステップＳ５１〜５３までの処理をコマンド識別子が「ｎａ−１」である処理コマンドを送信するまで繰り返す。
次に、ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、コマンド識別子が「ｎａ」である処理コマンドをＩＣカード２に送信する（ステップＳ５４）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該処理コマンドを受信する。ここでは、ＣＰＵ２１は、当該処理コマンドを正常に受信できなかったと判定するものとする（ステップＳ５５）。当該処理コマンドを正常に受信できなかったと判定すると、ＣＰＵ２１は、処理完了済情報をリセットする（ステップＳ５６）。
当該処理コマンドを実行すると、ＣＰＵ２１は、通信部２５を通じて、処理に失敗したことを示す処理失敗情報を含むレスポンスをＩＣカード処理装置１に送信する（ステップＳ５７）。
ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて当該レスポンスを受信すると、動作を終了する。
次に、ＩＣカード２の動作例について説明する。
図１０は、ＩＣカード２の動作例について説明するためのフローチャートである。
図１０は、ＩＣカード２の動作例について説明するためのフローチャートである。
第３実施形態に係るＩＣカード２の動作例は、ステップＳ４３が追加される点で、第３実施形態に係るＩＣカード２の動作例と異なる。従って、他のステップについては同一の符号を付して詳細な説明を省略する。
両データが整合しないと判定すると（ステップＳ４２、ＮＯ）、ＣＰＵ２１は、記憶領域２４ａが格納する処理完了済情報をリセットする（ステップＳ４３）。
処理完了済情報をリセットすると、ＣＰＵ２１は、ステップＳ２９に進む。
なお、ＣＰＵ２１は、処理コマンドの実行に失敗した場合に、処理完了済情報をリセットしてもよい。
また、ＣＰＵ２１は、必要に応じて処理完了済情報をリセットしてもよい。たとえば、ＣＰＵ２１は、ＩＣカード処理装置１からの指示に基づいて、処理完了済情報をリセットしてもよい。
以上のように構成されたＩＣカード処理システムは、ＩＣカード２が格納する処理完了済情報をリセットすることができる。その結果、ＩＣカード処理システムは、一連の処理を最初からＩＣカードに実行させることができる。
（第４実施形態）
次に、第４実施形態について説明する。
第４実施形態に係るＩＣカード処理システム１０は、ＩＣカード処理装置１が処理完了済情報を格納する点で、第１実施形態に係るＩＣカード処理システム１０と異なる。従って、その他の点については同様の符号を付して詳細な説明を省略する。
次に、第４実施形態について説明する。
第４実施形態に係るＩＣカード処理システム１０は、ＩＣカード処理装置１が処理完了済情報を格納する点で、第１実施形態に係るＩＣカード処理システム１０と異なる。従って、その他の点については同様の符号を付して詳細な説明を省略する。
まず、ＩＣカード処理装置１の構成について説明する。
図１の破線が示すように、ＩＣカード処理装置１のＮＶＭ１４は、処理完了済情報を格納する記憶領域１４ａ（請求項１３の記憶部に対応）などを備える。
図１の破線が示すように、ＩＣカード処理装置１のＮＶＭ１４は、処理完了済情報を格納する記憶領域１４ａ（請求項１３の記憶部に対応）などを備える。
図１１は、記憶領域１４ａが格納する処理完了済情報の例を示す。
図１１が示すように、記憶領域１４ａは、複数個の処理完了済情報を格納する。
記憶領域１４ａは、ＩＣカード識別子と処理完了済情報とを対応付けて格納する。
ＩＣカード識別子は、ＩＣカード処理装置１が管理するＩＣカードを識別するために各ＩＣカードに固有に割り振られた識別子である。
処理完了済情報は、前述の通りである。初期値を格納する場合、処理完了済情報は、対応するＩＣカードが処理コマンドを実行していないことを示す。
図１１が示す例において、たとえば、ＩＣカード識別子が「ｘ」であるＩＣカードの処理完了済情報は、コマンド識別子が「ｎｘ−１」である処理コマンドまで当該ＩＣカードが実行していることを示す。
記憶領域１４ａが格納する処理完了済情報の個数は、特定の個数に限定されるものではない。
次に、ＩＣカード２の構成について説明する。
図２の破線が示すように、ＩＣカード２のＮＶＭ２４は、ＩＣカード２のＩＣカード識別子を格納する記憶領域２４ｂなどを備える。
図２の破線が示すように、ＩＣカード２のＮＶＭ２４は、ＩＣカード２のＩＣカード識別子を格納する記憶領域２４ｂなどを備える。
記憶領域２４ｂは、予めＩＣカード識別子を格納する。たとえば、記憶領域２４ｂは、ＩＣカード２の製造時などにＩＣカード識別子を格納する。また、記憶領域２４ｂは、ＣＰＵ２１からの信号に従って、ＩＣカード識別子を更新してもよい。
なお、記憶領域２４ｂは、ＲＯＭ２２内にあってもよい。
次に、ＩＣカード処理装置１のＣＰＵ１１が実現する機能について説明する。
ＣＰＵ１１は、ＩＣカード２からＩＣカード識別子を取得する機能を有する。即ち、ＣＰＵ１１は、カードリーダライタ１５を通じて、ＩＣカード識別子を要求するコマンドをＩＣカード２へ送信する（請求項１３の第１送信処理部に対応）。たとえば、ＣＰＵ１１は、ＩＣカード識別子を読み出すリードコマンドを送信する。ＣＰＵ１１は、カードリーダライタ１５を通じて、ＩＣカード識別子を含むレスポンスをＩＣカード２から受信する。
ＣＰＵ１１は、ＩＣカード２からＩＣカード識別子を取得する機能を有する。即ち、ＣＰＵ１１は、カードリーダライタ１５を通じて、ＩＣカード識別子を要求するコマンドをＩＣカード２へ送信する（請求項１３の第１送信処理部に対応）。たとえば、ＣＰＵ１１は、ＩＣカード識別子を読み出すリードコマンドを送信する。ＣＰＵ１１は、カードリーダライタ１５を通じて、ＩＣカード識別子を含むレスポンスをＩＣカード２から受信する。
また、ＣＰＵ１１は、ＩＣカード識別子に対応する処理完了済情報を検索する機能を有する（請求項１３の検索部に対応）。即ち、ＣＰＵ１１は、ＩＣカード識別子に対応する処理完了済情報を記憶領域１４ｂ内から検索する。
また、ＣＰＵ１１は、検索された処理完了済情報に基づいて、ＩＣカード２が実行していない処理コマンドを生成する機能を有する（請求項１３の生成部に対応）。
また、ＣＰＵ１１は、ＩＣカード２からのレスポンスに基づいて、当該ＩＣカード２に対応する処理完了済情報を更新する機能を有する（請求項１３の更新部に対応）。たとえば、レスポンスが処理完了済情報を含む場合に、ＣＰＵ１１は、当該ＩＣカード２に対応する処理完了済情報を、直前に送信された処理コマンドのコマンド識別子に書き換える。
次に、ＩＣカード処理システム１０の動作例について説明する。
図１２は、ＩＣカード処理システム１０の動作例を説明するためのシーケンシャル図である。
ここでは、ＩＣカード処理装置１とＩＣカード２とは、通信可能な状態であるものとする。また、ＩＣカード処理装置１は、所定の一連の処理をＩＣカード２に実行させるものとする。
図１２は、ＩＣカード処理システム１０の動作例を説明するためのシーケンシャル図である。
ここでは、ＩＣカード処理装置１とＩＣカード２とは、通信可能な状態であるものとする。また、ＩＣカード処理装置１は、所定の一連の処理をＩＣカード２に実行させるものとする。
まず、ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、ＩＣカード識別子を要求するコマンドをＩＣカード２へ送信する（ステップＳ６１）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該コマンドを受信する。当該コマンドを受信すると、ＣＰＵ２１は、通信部２５を通じて、記憶領域１４ｂが格納するＩＣカード識別子を含むレスポンスをＩＣカード処理装置１へ送信する（ステップＳ６２）。ここでは、ＣＰＵ２１は、ＩＣカード識別子として「ｘ」を送信するものとする。
ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、ＩＣカード識別子をＩＣカード２から受信する。ＩＣカード識別子を受信すると、ＣＰＵ１１は、受信されたＩＣカード識別子に基づいて、未処理の処理コマンドを生成する（ステップＳ６３）。ＩＣカード識別子「ｘ」に対応する処理完了済情報が「ｎｘ−１」であるため、ＣＰＵ１１は、コマンド識別子が「ｎｘ」である処理コマンドを生成するものとする。
未処理の処理コマンドを生成すると、ＣＰＵ１１は、カードリーダライタ１５を通じて、生成された処理コマンドをＩＣカード２へ送信する（ステップＳ６４）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該処理コマンドを受信する。当該処理コマンドを受信すると、ＣＰＵ２１は、受信された当該処理コマンドを実行する（ステップＳ６５）。ここでは、ＣＰＵ２１は、当該処理コマンドの実行に成功したものとする。
当該処理コマンドを実行すると、ＣＰＵ２１は、通信部２５を通じて、処理成功情報を含むレスポンスをＩＣカード処理装置１へ送信する（ステップＳ６６）。
ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、当該レスポンスを受信する。当該レスポンスを受信すると、ＣＰＵ１１は、次の処理コマンドを生成する（ステップＳ６７）。ここでは、ＣＰＵ１１は、コマンド識別子が「ｎｘ＋１」である処理コマンドを生成する。
処理コマンドを生成すると、ＣＰＵ１１は、カードリーダライタ１５を通じて、生成された処理コマンドをＩＣカード２へ送信する（ステップＳ６８）。
ＩＣカード２のＣＰＵ２１は、通信部２５を通じて、当該処理コマンドを受信する。当該処理コマンドを受信すると、ＣＰＵ２１は、受信された当該処理コマンドを実行する（ステップＳ６９）。ここでは、ＣＰＵ２１は、当該処理コマンドの実行に成功したものとする。
当該処理コマンドを実行すると、ＣＰＵ２１は、通信部２５を通じて、処理成功情報を含むレスポンスをＩＣカード処理装置１へ送信する（ステップＳ７０）。
ＩＣカード処理システム１０は、ステップＳ６７〜７０を繰り返すことで、ＩＣカード２に一連の処理を実行させる。
ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて最後の処理コマンドに対するレスポンスを受信すると、動作を終了する。
次に、ステップＳ６５、又は、６９におけるＩＣカード２の動作例について説明する。
図１３は、ステップＳ６５、又は、６９におけるＩＣカード２の動作例について説明するためのフローチャートである。
図１３は、ステップＳ６５、又は、６９におけるＩＣカード２の動作例について説明するためのフローチャートである。
第４実施形態に係るＩＣカード２の動作例は、ステップＳ２４がない点で、第１実施形態に係るＩＣカード２の動作例と異なる。従って、他のステップについては同一の符号を付して詳細な説明を省略する。
処理コマンドを正常に受信したと判定すると（ステップＳ２２、ＹＥＳ）、ＣＰＵ２１は、受信された処理コマンドを実行する（ステップＳ２３）。
受信された処理コマンドを実行すると、ＣＰＵ２１は、通信部２５を通じて、処理成功情報を含むレスポンスをＩＣカード処理装置１へ送信する（ステップＳ２５）。
次に、ステップＳ６３におけるＩＣカード処理装置１の動作例について説明する。
図１４は、ステップＳ６３におけるＩＣカード処理装置１の動作例について説明するためのフローチャートである。
図１４は、ステップＳ６３におけるＩＣカード処理装置１の動作例について説明するためのフローチャートである。
まず、ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、ＩＣカード識別子を含むレスポンスをＩＣカード２から受信する（ステップＳ７１）。
ＩＣカード識別子を含むレスポンスを受信すると、ＣＰＵ１１は、当該ＩＣカード識別子に対応する処理完了済情報を記憶領域１４ｂから検索する（ステップＳ７２）。
処理完了済情報を検索すると、ＣＰＵ２１は、検索された処理完了済情報が初期値を格納しているか判定する（ステップＳ７３）。
処理完了済情報が初期値を格納していないと判定すると（ステップＳ７３、ＮＯ）、ＣＰＵ１１は、処理完了済情報に基づいて、一連の処理が完了しているか判定する（ステップＳ７４）。たとえば、ＣＰＵ１１は、処理完了済情報が最後の処理コマンドのコマンド識別子を格納しているか判定する。
一連の処理が完了していないと判定すると（ステップＳ７４、ＮＯ）、ＣＰＵ１１は、処理完了済情報に基づいて、未処理の処理コマンドを生成する（ステップＳ７５）。即ち、ＣＰＵ１１は、処理完了済情報が格納するコマンド識別子に１を加えたコマンド識別子に対応する処理コマンドを生成する。
処理完了済情報が初期値を格納していると判定すると（ステップＳ７３、ＹＥＳ）、ＣＰＵ１１は、最初の処理コマンド（即ち、コマンド識別子が「１」である処理コマンド）を生成する（ステップＳ７６）。
一連の処理が完了していると判定した場合（ステップＳ７４、ＹＥＳ）、未処理の処理コマンドを生成した場合（ステップＳ７５）、又は、最初の処理コマンドを生成した場合（ステップＳ７６）、ＣＰＵ１１は、動作を終了する。
次に、ステップＳ６５におけるＩＣカード処理装置１の動作例について説明する。
図１５は、ステップＳ６５におけるＩＣカード処理装置１の動作例について説明するためのフローチャートである。
図１５は、ステップＳ６５におけるＩＣカード処理装置１の動作例について説明するためのフローチャートである。
まず、ＩＣカード処理装置１のＣＰＵ１１は、カードリーダライタ１５を通じて、処理成功情報を含むレスポンスをＩＣカード２から受信する（ステップＳ８１）。
処理成功情報を含むレスポンスを受信すると、ＣＰＵ１１は、記憶領域１４ｂが格納する処理完了済情報を更新する（ステップＳ８２）。即ち、ＣＰＵ１１は、処理完了済情報を、レスポンスに対応する処理コマンド（即ち、直前に送信された処理コマンド）のコマンド識別子に書き換える。
処理完了済情報を更新すると、ＣＰＵ１１は、一連の処理が完了したか判定する（ステップＳ８３）。
一連の処理が完了していないと判定すると（ステップＳ８３、ＮＯ）、ＣＰＵ１１は、次の処理コマンド（即ち、処理完了済情報が格納するコマンド識別子に１を加えたコマンド識別子に対応する処理コマンド）を生成する（ステップＳ８４）。
一連の処理が完了していると判定した場合（ステップＳ８３、ＹＥＳ）、又は、次の処理コマンドを生成した場合（ステップＳ８４）、ＣＰＵ１１は、処理を終了する。
以上のように構成されたＩＣカード処理システムは、ＩＣカード処理装置が処理完了済情報を管理する。その結果、ＩＣカードは、処理完了済情報を格納するメモリを節約することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…ＩＣカード処理装置、２…ＩＣカード、１０…ＩＣカード処理システム、１１…ＣＰＵ、１４…ＮＶＭ、１４ａ…記憶領域、１５…カードリーダライタ、２１…ＣＰＵ、１２４…ＮＶＭ、２４ａ及びｂ…記憶領域、２５…通信部、Ｍ…モジュール、Ｃ…本体。
Claims (13)
- 外部装置からのコマンドを実行するＩＣカードであって、
外部装置とデータを送受信する通信部と、
所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する記憶部と、
前記通信部を通じて、前記処理完了済情報を要求するコマンドを受信した場合に、受信された前記コマンドに応じて、前記通信部を通じて、前記記憶部が格納する前記処理完了済情報を含むレスポンスを送信する送信処理部と、
前記通信部を通じて、前記所定の一連の処理に関する処理コマンドを受信した場合に、受信された前記処理コマンドを実行する実行部と、
前記実行部が前記処理コマンドの実行に成功した場合に、前記記憶部が格納する前記処理完了済情報を更新する更新部と、
を備えるＩＣカード。 - 外部装置からのコマンドを実行するＩＣカードであって、
外部装置とデータを送受信する通信部と、
所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する記憶部と、
通信部を通じて、前記所定の一連の処理に関する処理コマンドを受信した場合に、前記記憶部が格納する前記処理完了済情報に基づいて、受信された前記処理コマンドが処理済みであるか判定する判定部と、
前記判定部が前記処理コマンドが処理済みであると判定した場合に、通信部を通じて、前記処理コマンドの実行が成功したことを示す処理成功情報を示すレスポンスを送信する送信処理部と、
前記判定部が前記処理コマンドが処理済みでないと判定した場合に、前記処理コマンドを実行する実行部と、
前記実行部が前記処理コマンドの実行に成功した場合に、前記記憶部が格納する前記処理完了済情報を更新する更新部と、
を備えるＩＣカード。 - 前記判定部は、前記所定の一連の処理で実行される処理コマンドの順序を示すリストにさらに基づいて、前記処理コマンドが処理済みであるか判定する、
前記請求項２に記載のＩＣカード。 - エラーが生じた場合に、前記記憶部が格納する前記処理完了済情報をリセットするリセット部を備える、
前記請求項２又は３に記載のＩＣカード。 - 前記処理完了済情報は，処理済みの処理コマンドを識別するコマンド識別子である、
前記請求項１乃至４の何れか１項に記載のＩＣカード。 - 前記コマンド識別子は、前記所定の一連の処理の順序に従って各処理コマンドに割り振られる、
前記請求項５に記載のＩＣカード。 - 外部装置からのコマンドを実行するＩＣカードであって、
外部装置とデータを送受信する通信部と、所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する記憶部と、前記通信部を通じて、前記処理完了済情報を要求するコマンドを受信した場合に、受信された前記コマンドに応じて、前記通信部を通じて、前記記憶部が格納する前記処理完了済情報を含むレスポンスを送信する送信処理部と、前記通信部を通じて、前記所定の一連の処理に関する処理コマンドを受信した場合に、受信された前記処理コマンドを実行する実行部と、
前記実行部が前記処理コマンドの実行に成功した場合に、前記記憶部が格納する前記処理完了済情報を更新する更新部と、を備えるモジュールと、
前記モジュールを内蔵した本体と、
を備えるＩＣカード。 - 外部装置からのコマンドを実行するＩＣカードであって、
外部装置とデータを送受信する通信部と、所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する記憶部と、通信部を通じて、前記所定の一連の処理に関する処理コマンドを受信した場合に、前記記憶部が格納する前記処理完了済情報に基づいて、受信された前記処理コマンドが処理済みであるか判定する判定部と、前記判定部が前記処理コマンドが処理済みであると判定した場合に、通信部を通じて、前記処理コマンドの実行が成功したことを示す処理成功情報を示すレスポンスを送信する送信処理部と、前記判定部が前記処理コマンドが処理済みでないと判定した場合に、前記処理コマンドを実行する実行部と、前記実行部が前記処理コマンドの実行に成功した場合に、前記記憶部が格納する前記処理完了済情報を更新する更新部と、を備えるモジュールと、
前記モジュールを内蔵した本体と、
を備えるＩＣカード。 - 外部装置からのコマンドを実行する携帯可能電子装置であって、
外部装置とデータを送受信する通信部と、
所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する記憶部と、
前記通信部を通じて、前記処理完了済情報を要求するコマンドを受信した場合に、受信された前記コマンドに応じて、前記通信部を通じて、前記記憶部が格納する前記処理完了済情報を含むレスポンスを送信する送信処理部と、
前記通信部を通じて、前記所定の一連の処理に関する処理コマンドを受信した場合に、受信された前記処理コマンドを実行する実行部と、
前記実行部が前記処理コマンドの実行に成功した場合に、前記記憶部が格納する前記処理完了済情報を更新する更新部と、
を備える携帯可能電子装置。 - 外部装置からのコマンドを実行する携帯可能電子装置であって、
外部装置とデータを送受信する通信部と、
所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する記憶部と、
通信部を通じて、前記所定の一連の処理に関する処理コマンドを受信した場合に、前記記憶部が格納する前記処理完了済情報に基づいて、受信された前記処理コマンドが処理済みであるか判定する判定部と、
前記判定部が前記処理コマンドが処理済みであると判定した場合に、通信部を通じて、前記処理コマンドの実行が成功したことを示す処理成功情報を示すレスポンスを送信する送信処理部と、
前記判定部が前記処理コマンドが処理済みでないと判定した場合に、前記処理コマンドを実行する実行部と、
前記実行部が前記処理コマンドの実行に成功した場合に、前記記憶部が格納する前記処理完了済情報を更新する更新部と、
を備える携帯可能電子装置。 - ＩＣカードに対してコマンドを供給するＩＣカード処理装置であって、
ＩＣカードとデータを送受信する通信部と、
前記通信部を通じて、所定の一連の処理の順序に従って割り振られるコマンド識別子を含む処理コマンドを送信する送信処理部と、
を備えるＩＣカード処理装置。 - ＩＣカードに対してコマンドを供給するＩＣカード処理装置であって、
ＩＣカードとデータを送受信する通信部と、
前記通信部を通じて、所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を要求するコマンドを送信する第１送信処理部と、
前記通信部を通じて、前記処理完了済情報を含むレスポンスを受信した場合に、受信された前記レスポンスが含む前記処理完了済情報に基づいて、未処理の処理コマンドを生成する生成部と、
前記通信部を通じて、前記生成部が生成した前記未処理の処理コマンドを送信する第２送信処理部と、
を備えるＩＣカード処理装置。 - ＩＣカードに対してコマンドを供給するＩＣカード処理装置であって、
ＩＣカードとデータを送受信する通信部と、
所定の一連の処理に関する複数の処理コマンドの中で処理済みの処理コマンドを示す処理完了済情報を格納する記憶部と、
前記通信部を通じて、ＩＣカード識別子を要求するコマンドを送信する第１送信処理部と、
前記通信部を通じて、前記ＩＣカード識別子を含むレスポンスを受信した場合に、前記記憶部から、受信された前記レスポンスが含む前記ＩＣカード識別子に対応する処理完了済情報を検索する検索部と、
前記検索部が検索した前記処理完了済情報に基づいて、未処理の処理コマンドを生成する生成部と、
前記通信部を通じて、前記生成部が生成した前記未処理の処理コマンドを送信する第２送信処理部と、
前記通信部を通じて、前記処理コマンドの実行が成功したことを示す処理成功情報を含むレスポンスを受信した場合に、前記記憶部が格納する前記処理完了済情報を更新する更新部と、
を備えるＩＣカード処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014212876A JP6370669B2 (ja) | 2014-10-17 | 2014-10-17 | Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014212876A JP6370669B2 (ja) | 2014-10-17 | 2014-10-17 | Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018129418A Division JP2018152142A (ja) | 2018-07-06 | 2018-07-06 | Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016081344A true JP2016081344A (ja) | 2016-05-16 |
| JP6370669B2 JP6370669B2 (ja) | 2018-08-08 |
Family
ID=55958842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014212876A Active JP6370669B2 (ja) | 2014-10-17 | 2014-10-17 | Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6370669B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018152142A (ja) * | 2018-07-06 | 2018-09-27 | 株式会社東芝 | Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012038143A (ja) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | Ｉｃカード発行方法、及びｉｃカード発行システム |
-
2014
- 2014-10-17 JP JP2014212876A patent/JP6370669B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012038143A (ja) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | Ｉｃカード発行方法、及びｉｃカード発行システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6370669B2 (ja) | 2018-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5843674B2 (ja) | Ｉｃカード、携帯可能電子装置及びｉｃカードの制御方法 | |
| JP2010182270A (ja) | 携帯可能電子装置および携帯可能電子装置におけるデータ管理方法 | |
| JP6721435B2 (ja) | Ｉｃカード、携帯可能電子装置及び情報処理方法 | |
| CN107908417B (zh) | 固件升级方法及电子设备 | |
| JP2014182776A (ja) | Ｉｃカード、携帯可能電子装置およびｉｃカード処理装置 | |
| JP5259513B2 (ja) | 携帯可能電子装置、ｉｃカードおよび携帯可能電子装置の制御方法 | |
| JP6447469B2 (ja) | 書換システム | |
| JP6370669B2 (ja) | Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 | |
| JP6279217B2 (ja) | Ｉｃカード、電子装置、及び携帯可能電子装置 | |
| JP2018152142A (ja) | Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 | |
| JP2016057868A (ja) | Ｉｃカード、携帯可能電子装置、及び、プログラムコード | |
| JP2020013212A (ja) | 携帯可能電子装置、ｉｃカード、及び発行装置 | |
| JP2008310596A (ja) | 携帯可能電子装置および携帯可能電子装置の制御方法 | |
| EP3379424B1 (en) | Ic card, portable electronic device, program, processing apparatus, and processing system | |
| JP6325394B2 (ja) | Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置 | |
| JP2010211516A (ja) | 携帯可能電子装置および携帯可能電子装置におけるアクセス制御方法 | |
| JP2014059806A (ja) | Ｉｃカード、携帯可能電子装置、及びｉｃカード処理装置 | |
| JP2016081117A (ja) | Ｉｃカード、携帯可能電子装置、及び、ｉｃカード製造方法 | |
| JP6039036B2 (ja) | Ｉｃカード、携帯可能電子装置及びｉｃカードの制御方法 | |
| US10732955B2 (en) | Electronic apparatus and information processing system | |
| JP2012133656A (ja) | 携帯可能電子装置及びｉｃカード | |
| JP2018101252A (ja) | Ｉｃカード、携帯可能電子装置及び処理装置 | |
| JP2016206975A (ja) | Ｉｃカード、携帯可能電子装置、ｉｃカード処理装置、及び、ｉｃカード処理システム | |
| JP5038918B2 (ja) | 携帯可能電子装置および携帯可能電子装置の制御方法 | |
| CN117492794A (zh) | 固件更新方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170525 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170904 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6370669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |