JP2016077084A - スイッチング電源装置 - Google Patents

Abstract

【課題】２次側をフルブリッジの同期整流回路に１次側からタイミング信号を伝送する駆動トランスの数を低減して装置回路の小型軽量化を可能とする。
【解決手段】１次側のスイッチング回路１２は、スイッチング素子１２ａ〜１２ｄとトランス１４の１次巻線１４ａを備えたフルブリッジとし、２次側は整流素子１６ａ〜１６ｄ、トランス１４の２次巻線１４ｂ、出力コンデンサ１８及びチョークコイル２０を備えたフルブリッジ同期整流回路部１６とする。１次側回路１２のスイッチング素子１２ａ〜１２ｄが全てオフしている期間で、２次側回路１６の整流素子１６ｃ，１６ｄをオンして負荷２２に電流を流す。１次側から駆動トランス２６，２８により２次側に伝達するタイミング信号は、フルブリッジ同期整流回路１６の整流素子１６ｃ，１６ｄに対応して設けるだけで良い。
【選択図】図１

Description

本発明は、２次側をフルブリッジの同期整流回路としたスイッチング電源装置に関する。

従来、２次側をフルブリッジの同期整流回路としたスイッチング電源装置としては、例えば図９に示すものがある。

図９は従来の２次側をフルブリッジの同期整流回路としたスイッチング電源装置のパワー回路部を示しており、１次側はフルブリッジのスイッチング回路１２であり、直流電源１０に対し並列に、ハイサイド側のスイッチング素子１２ａとグランド側のスイッチング素子１２ｂの直列回路と、ハイサイド側のスイッチング素子１２ｃとグランド側のスイッチング素子１２ｄの直列回路とを接続し、スイッチング素子１２ａ，１２ｂの接続点とスイッチング素子１２ｃ，１２ｄの接続点との間に、トランス１４の１次巻線１４ａと直流偏磁を抑制するコンデンサ１５の直列回路を接続している。

また、２次側は、フルブリッジの同期整流回路１６であり、出力コンデンサ１８とチョークコイル２０の直列回路と並列に、ハイサイド側の整流素子１６ａとグランド側の整流素子１６ｂの直列回路と、ハイサイド側の整流素子１６ｃとグランド側の整流素子１６ｄの直列回路とを接続し、整流素子１２ａ，１２ｂの接続点と整流素子１２ｃ，１２ｄの接続点との間に、トランス１４の２次巻線１４ｂを接続し、出力コンデンサ１８の両端を負荷２２に接続している。

図１０は図９のスイッチング電源装置の動作波形を示したタイムチャートであり、図１０（ａ）〜（ｇ）に、スイッチング素子１２ａ，１２ｄのゲート・ソース間電圧ＶＧＳ１，４、スイッチング素子１２ｂ，１２ｃのゲート・ソース間電圧ＶＧＳ２，３、トランス１４の伝達電圧ＶＴ、整流素子１６ａ〜１６ｄのゲート・ソース間電圧ＶＧＳ５〜ＶＧＳ８を示している。

図１０の動作波形に示すスイッチング電源装置の動作は、１周期を第１期間Ａ、第２期間Ｂ、第３期間Ｃ及び第４期間Ｄに分けることができ、図１１に各期間に分けて動作を示す。
（第１期間Ａ）
図１１（第１期間Ａ）に示すように、１次側のスイッチング回路１２は、スイッチング素子１２ａ，１２ｄがオンし、直流電源１０のプラス側、スイッチング素子１２ａ、トランス１４の１次巻線１４ａ、コンデンサ１５、スイッチング素子１２ｄ及び直流電源１０のマイナス側となる経路で電流が流れ、トランス１４のドット方向に電圧を発生させて１次側から２次側へ電圧伝達を行う。

このとき２次側のフルブリッジの同期整流回路１６は、整流素子１６ａ，１６ｄがオンし、トランス１４の２次巻線のドット側、整流素子１６ａ、負荷２２、チョークコイル２０、整流素子１６ｄ及びトランス１４の２次巻線１４ｂの非ドット側となる経路で負荷２２に電流が流れる。

（第２期間Ｂ）
図１１（第２期間Ｂ）に示すように、１次側のスイッチング回路１２は、スイッチング素子１２ａ、１２ｂ、１２ｃ、１２ｄが全てオフしており、電流は流れず、トランス１４による１次側から２次側へ電圧伝達を停止する。

このとき２次側のフルブリッジの同期整流回路１６は、整流素子１６ａ〜１６ｄが全てオンしており、チョークコイル２０の非ドット側から整流素子１６ａ，１６ｂの経路と整流素子１６ｃ，１６ｄの経路に分流した後に合流し、負荷２２及びチョークコイル２０のドット側となる経路で負荷２２に電流が流れる。

（第３期間Ｃ）
図１１（第３期間Ｃ）に示すように、１次側のスイッチング回路１２は、スイッチング素子１２ｂ，１２ｃがオンし、直流電源１０のプラス側、スイッチング素子１２ｃ、コンデンサ１５、トランス１４の１次巻線１４ａ、スイッチング素子１２ｂ及び直流電源１０のマイナス側となる経路で電流が流れ、トランス１４の非ドット方向に電圧を発生させて１次側から２次側へ電圧伝達を行う。

このとき２次側のフルブリッジの同期整流回路１６は、整流素子１６ｂ，１６ｃがオンしており、トランス１４の２次巻線の非ドット側、整流素子１６ｃ、負荷２２、チョークコイル２０、整流素子１６ｂ及びトランス１４の２次巻線１４ｂのドット側となる経路で負荷２２に電流が流れる。

（第４期間Ｄ）
図１１（第４期間Ｄ）に示すように、１次側のスイッチング回路１２は、スイッチング素子１２ａ、１２ｂ、１２ｃ、１２ｄが全てオフしており、電流は流れず、トランス１４による１次側から２次側へ電圧伝達を停止する。

このとき２次側のフルブリッジの同期整流回路１６は、整流素子１６ａ〜１６ｄが全てオンしており、チョークコイル２０の非ドット側から整流素子１６ａ，１６ｂの経路と整流素子１６ｃ，１６ｄの経路に分流した後に合流し、負荷２２及びチョークコイル２０のドット側となる経路で負荷２２に電流が流れる。

図１２は図９のスイッチング電源装置を駆動制御する従来回路の一例を示す。図１２（Ａ）に示すように、２次側のフルブリッジの同期整流回路１６に設けた整流素子１６ａ〜１６ｄを図９及び図１０の第１期間A〜第４期間Ｄのように動作させるため、１次側のスイッチング回路１２のスイッチング素子１２ａ，１２ｂを駆動する駆動部１００ａ，１００ｂに続いて２次側のフルブリッジ同期整流回路１６を駆動するための駆動トランス１０２，１０４の１次巻線１０２ａ，１０４ａを設ける。また、２次側のフルブリッジの同期整流回路１６には、駆動トランス１０２，１０４の２次巻線１０２ｂ，１０４ｂ，１０２ｃ，１０４ｃと整流駆動部１０６ｃ，１０６ａ，１０６ｂ，１０６ｄを設けている。

なお、駆動トランスの符号１０２，１０４は図示していないが、１次巻線１０２ａと２次巻線１０２ｂ，１０２ｃで駆動トランス１０２を構成し、１次巻線１０４ａと２次巻線１０４ｂ，１０４ｃで駆動トランス１０４を構成している。

駆動トランス１０２は、図１２（Ｂ）に示すように、１次巻線１０２ａに対し２次巻線１０２ｂ，１０２ｃを設けた構造とするか、或いは、図１２（Ｃ）に示すように、１次巻線１０２ａと２次巻線１０２ｂを備えた駆動トランス１０２−１，１０２−２の２台とする。この点は駆動トランス１０４についても同様である。

このように複数の駆動トランスを設けることにより、トランス１４により１次側から電圧が２次側に伝送される第１期間Ａ又は第３期間Ｃの直前にターンオフさせるデッドタイムを持ったタイミング信号を１次側から２次側に伝送し、第１期間Ａの直前ではオン状態にある整流素子１６ｂ，１６ｃをターンオフさせ、また、第３期間Ｃの直前ではオン状態にある整流素子１６ａ，１６ｄをターンオフさせるようにしている。

特開２００２−３５４７９９号公報 特開２０１２−２３９３４１号公報

しかしながら、従来の２次側をフルブリッジ同期整流回路としたスイッチング電源装置にあっては、図９（Ａ）に示したように、１次側のスイッチング回路１２のスイッチング制御に基づき２次側のフルブリッジ同期整流回路１６を制御するタイミング信号を伝送するために、図９（Ｂ）の駆動トランスを使用する場合は２台の駆動トランスが必要であり、また図９（Ｃ）の駆動トランスを使用する場合は４台の駆動トランスが必要であり、複数の駆動トランス及び伝達元と伝達先の駆動回路を設ける必要があるため、回路及び装置が大型化し、コストアップになる問題がある。

本発明は、２次側のフルブリッジ同期整流回路に１次側からタイミング信号を伝送する駆動トランスの数を低減して回路及び装置の小型化と軽量化を可能とするスイッチング電源装置を提供することを目的とする。

（１次側回路をフルブリッジ）
本発明は、
１次側回路として、直流電源と並列に、第１スイッチング素子と第２スイッチング素子の直列回路および第３スイッチング素子と第４スイッチング素子の直列回路を接続し、第１スイッチング素子と第２スイッチング素子の接続点と第３スイッチング素子と第４スイッチング素子の接続点の間にトランスの１次巻線とコンデンサの直列回路を接続したフルブリッジのスイッチング回路を設け、
２次側回路として、出力コンデンサとチョークコイルの直列回路と並列に、第１整流素子と第２整流素子の直列回路および第３整流素子と第４整流素子の直列回路を接続し、第１整流素子と第２整流素子の接続点と第３整流素子と第４整流素子の接続点の間にトランスの２次巻線を接続し、出力コンデンサの両端に負荷を接続したフルブリッジ同期整流回路を設け、
１周期を第１期間乃至第４期間に分けた場合、第１期間でスイッチング回路の第１及び第４スイッチング素子をオンすると共に第２及び第３スイッチング素子をオフし、第２期間で第１乃至第４スイッチング素子をオフし、第３期間で第２及び第３スイッチング素子をオンすると共に第１及び第４スイッチング素子をオフし、第４期間で第１乃至第４スイッチング素子をオフするように制御するスイッチング制御部とを設けたスイッチング電源装置に於いて、
第１期間でフルブリッジ同期整流回路の第１整流素子と第４整流素子をオンすると共に第２整流素子と第３整流素子をオフし、第２期間及び第４期間で第３整流素子と第４整流素子をオンすると共に第１整流素子と第２整流素子をオフし、第３期間で前記第２整流素子と第３整流素子をオンすると共に第１整流素子と第４整流素子をオフする同期整流タイミング制御部を設けたことを特徴とする。

（同期整流タイミング制御部）
同期整流タイミング制御部は、次の構成を備える。なお、括弧内に図１の符号を示す。

即ち、同期整流タイミング制御部は、
スイッチング制御部（３０）から第４スイッチング素子（１２ｄ）に出力する制御信号を所定時間遅延して第１スイッチング素子（１２ａ）に出力する第１遅延回路（２５ａ）と、
スイッチング制御部（３０）から第３スイッチング素子（１２ｃ）に出力する制御信号を所定時間遅延して第２スイッチング素子（１２ｂ）に出力する第２遅延回路（２５ｂ）と、
第４スイッチング素子（１２ｄ）にスイッチング制御部（３０）から入力する制御信号により第１駆動トランス（２６）を駆動する第１トランス駆動部（２４ａ）と、
第３スイッチング素子（１２ｃ）にスイッチング制御部（３０）から入力する制御信号により第２駆動トランス（２８）を駆動する第２トランス駆動部（２４ｂ）と、
トランス（１４）の補助巻線（１４ｃ，１４ｄ）の電圧に基づいて第１乃至第２整流素子（１６ａ，１６ｂ）の各々を駆動する第１及び第２整流駆動部（３２ａ，３２ｂ）と、
トランス（１４）の補助巻線（１４ｅ）と第１駆動トランス（２６）の伝達電圧に基づいて第３整流素子（１６ｃ）を駆動する第３整流駆動部（３２ｃ）と、
トランス（１４）の補助巻線（１４ｆ）と第２駆動トランス（２８）の伝達電圧に基づいて第４整流素子（１６ｄ）を駆動する第４整流駆動部（３２ｄ）と、
を設け、
第１期間Ａで、トランス（１４）の補助巻線（１４ｃ）に発生する電圧を第１整流駆動部（３２ａ）で検出して第１整流素子（１６ａ）をオンすると共に、第１期間Ａの直前の第４期間Ｄで第１スイッチング素子（１２ａ）がターンオンする直前に第１トランス駆動部（２４ａ）で第１駆動トランス（２６）の１次巻線（２６ａ）を駆動し、その２次巻線（２６ｂ）に発生するタイミング信号を第３整流駆動部（３２ｃ）で検出して第３整流素子（１６ｃ）をオフさせ、
第２期間Ｂで、第１整流駆動部（３２ａ）がトランス（１４）の補助巻線（１４ｃ）の電圧低下を検出して第１整流素子（１６ａ）をオフすると共に、第３整流駆動部（３２ｃ）がトランス（１４）の補助巻線（１４ｅ）の電圧低下を検出して第３整流素子（１６ｃ）をオンさせ、
第３期間Ｃで、第２整流駆動部（３２ｂ）がトランス（１４）の補助巻線（１４ｄ）に発生する電圧を検出して第２整流素子（１６ｂ）をオンさせると共に、第２スイッチング素子（１２ｂ）がターンオンする直前に第２トランス駆動部（２４ｂ）で第２駆動トランス（２８）の１次巻線（２８ａ）を駆動し、その２次巻線（２８ｂ）に発生するタイミング信号を第４整流駆動部（３２ｄ）で検出して第４整流素子（１６ｄ）をオフさせ、
第４期間Ｄで、第２整流駆動部（３２ｂ）がトランス（１４）の補助巻線（１４ｄ）の電圧低下を検出して第２整流素子（１６ｂ）をオフすると共に、第４整流駆動部（３２ｄ）がトランス（１４）の補助巻線（１４ｆ）の電圧低下を検出して第４整流素子（１６ｄ）をオンさせる。

（基板の実装構造）
第２期間及び第４期間でオフする第１及び第２整流素子を基板の一方の面に配置し、第２期間及び第４期間でオンする第３及び第４整流素子を基板の他方の面に配置してヒートシンクで放熱する構造を設ける。

（１次側回路をハーフブリッジ）
本発明は、
１次側回路として、直流電源と並列に、第１スイッチング素子と第２スイッチング素子の直列回路および第１コンデンサと第２コンデンサの直列回路を接続し、第１スイッチング素子と第２スイッチング素子の接続点と第１コンデンサと第２コンデンサの接続点の間にトランスの１次巻線を接続したハーフブリッジのスイッチング回路を設け、
２次側回路部として、出力コンデンサとチョークコイルの直列回路と並列に、第１整流素子と第２整流素子の直列回路および第３整流素子と第４整流素子の直列回路を接続し、第１整流素子と第２整流素子の接続点と第３整流素子と第４整流素子の接続点の間にトランスの２次巻線を接続し、出力コンデンサの両端に負荷を接続したフルブリッジ同期整流回路を設け、
１周期を第１期間乃至第４期間に分けた場合、第１期間でスイッチング回路の第１スイッチング素子をオンすると共に第２スイッチング素子をオフし、第２期間で第１及び第２スイッチング素子をオフし、第３期間で第２スイッチング素子をオンすると共に第１スイッチング素子をオフし、第４期間で第１及び第２スイッチング素子をオフするように制御するスイッチング制御部とを設けたスイッチング電源装置に於いて、
第１期間でフルブリッジ同期整流回路の第１整流素子と第４整流素子をオンすると共に記第２整流素子と第３整流素子をオフし、第２期間及び第４期間で第３整流素子と第４整流素子をオンすると共に第１整流素子と第２整流素子をオフし、第３期間で前記第２整流素子と第３整流素子をオンすると共に第１整流素子と第４整流素子をオフする同期整流タイミング制御部を設けたことを特徴とする。

（１次側ハーフブリッジに対応した同期整流タイミング制御部）
同期整流タイミング制御部は、次の構成を備える。なお、括弧内に図８の符号を示す。

即ち、同期整流タイミング制御部は、
スイッチング制御部（３０）から第１スイッチング素子（１２ａ）に出力する制御信号を所定時間遅延して出力する第１遅延回路（２５ａ）と、
スイッチング制御部（３０）から第２スイッチング素子（１２ｂ）に出力する制御信号を所定時間遅延して出力する第２遅延回路（２５ｂ）と、
第１遅延回路（２５ａ）にスイッチング制御部（３０）から入力する制御信号により第１駆動トランス（２６）を駆動する第１トランス駆動部（２４ａ）と、
第２遅延回路（２５ｂ）にスイッチング制御部（３０）から入力する制御信号により第２駆動トランス（２８）を駆動する第２トランス駆動部（２４ｂ）と、
トランス（１４）の補助巻線（１４ｃ，１４ｄ）の電圧に基づいて第１乃至第２整流素子（１６ａ，１６ｂ）の各々を駆動する第１及び第２整流駆動部（３２ａ，３２ｂ）と、
トランス（１４）の補助巻線（１４ｅ）と第１駆動トランス（２６）の伝達電圧に基づいて第３整流素子（１６ｃ）を駆動する第３整流駆動部（３２ｃ）と、
トランス（１４）の補助巻線（１４ｆ）と第２駆動トランス（２８）の伝達電圧に基づいて第４整流素子（１６ｄ）を駆動する第４整流駆動部（３２ｄ）と、
を設け、
第１期間Ａで、トランス（１４）の補助巻線（１４ｃ）に発生する電圧を第１整流駆動部（３２ａ）で検出して第１整流素子（１６ａ）をオンすると共に、第１期間Ａの直前の第４期間Ｄで第１スイッチング素子（１２ａ）がターンオンする直前に第１トランス駆動回路（２４ａ）で第１駆動トランス（２６）の１次巻線（２６ａ）を駆動し、その２次巻線（２６ｂ）に発生するタイミング信号を第３整流駆動部（３２ｃ）で検出して第３整流素子（１６ｃ）をオフさせ、
第２期間Ｂで、第１整流駆動部（３２ａ）がトランス（１４）の補助巻線（１４ｃ）の電圧低下を検出して第１整流素子（１６ａ）をオフすると共に、第３整流駆動部（３２ｃ）がトランス（１４）の補助巻線（１４ｅ）の電圧低下を検出して第３整流素子（１６ｃ）をオンさせ、
第３期間Ｃで、第２整流駆動部（３２ｂ）がトランス（１４）の補助巻線（１４ｄ）に発生する電圧を検出して第２整流素子（１６ｂ）をオンさせると共に、第２スイッチング素子（１２ｂ）がターンオンする直前に第２トランス駆動部（２４ｂ）で第２駆動トランス（２８）の１次巻線（２８ａ）を駆動し、その２次巻線（２８ｂ）に発生するタイミング信号を第４整流駆動部（３２ｄ）で検出して第４整流素子（１６ｄ）をオフさせ、
第４期間Ｄで、第２整流駆動部（３２ｄ）がトランス（１４）の補助巻線（１４ｆ）の電圧低下を検出して第２整流素子（１６ｂ）をオフすると共に、第４整流駆動部（３２ｄ）がトランス（１４）の補助巻線（１４ｆ）の電圧低下を検出して第４整流素子（１６ｄ）をオンさせる。

（基板の実装構造）
第２期間及び第４期間でオフする第１及び第２整流素子を基板の一方の面に配置し、第２期間及び第４期間でオンする第３及び第４整流素子を基板の他方の面に配置してヒートシンクで放熱する構造を設ける。

（基本的な効果）
本発明の２次側をフルブリッジ同期整流回路としたスイッチング電源装置によれば、１周期内で１次側スイッチング回路のスイッチング素子を全てオフとしている期間に、２次側のフルブリッジ同期整流回路の４つの整流素子を全てオンとせずに、その内の２つの整流素子を負荷電流が流れるようにオンするように制御することで、１次側から２次側に
タイミング信号を伝送する駆動トランスの数を低減し、回路及び装置の小型軽量化及びコスト低減を可能とする。

この効果は、１次側のスイッチング回路をフルブリッジ回路とした場合およびハーフブリッジ回路とした場合にいずれも同様に得られ、１次巻線と２次巻線を備えた駆動トランスを２台設けるだけで良く、従来は４台必要としたものを半分に低減でき、駆動トランスに対応して設けている伝達元の駆動回路及び伝達先の駆動回路も半分に低減できる。

（基板の実装構造による効果）
また、１次側のスイッチング回路に設けた全てのスイッチング素子をオフする第２期間及び第４期間でオンする第３及び第４整流素子は、この期間でオフする第１及び第２整流素子に比べ導通時間が長く、部品発熱が大きくなることから、第３及び第４整流素子にヒートシンクで放熱する構造を設けて、部品温度を下げて動作を安定させる。

１次側回路をフルブリッジ回路とし、２次側回路をフルブリッジ同期整流回路としたスイッチング電源装置の実施形態を示した回路ブロック図 図１のトランス駆動部２４ａの実施形態を遅延回路と共に示した説明図 図１の整流駆動部３２ａの実施形態を示した説明図 図１の整流駆動部３２ｄの実施形態を示した説明図 図１の動作波形を示した説明図 図５に示す１周期を第１期間Ａ〜第４期間Ｄに分けてスイッチング電源装置の動作を示した回路ブロック図 ２次側整流素子の基板実装構造を示した説明図 １次側回路をハーフブリッジ回路とし、２次側回路をフルブリッジ同期整流回路としたスイッチング電源装置の実施形態を示した回路ブロック図 ２次側回路をフルブリッジ同期整流回路とした従来のスイッチング電源装置を示した回路ブロック図 図９の動作波形を示した説明図 図９の動作を第１期間Ａ〜第４期間Ｄに分けて示した回路ブロック図 従来の同期整流タイミング制御部の概略を示した回路ブロック図

［スイッチング電源装置の概要］
図１は、１次側回路をフルブリッジ回路とし、２次側回路をフルブリッジ同期整流回路としたスイッチング電源装置の実施形態を示した回路ブロック図である。

（パワー回路）
図１に示すように、１次側のパワー回路として設けたフルブリッジ型のスイッチング回路１２が設けられる。スイッチング回路１２は、ＭＯＳ−ＦＥＴを使用した第１乃至第４スイッチング素子１２ａ〜１２ｄを備える。

即ち、スイッチング回路１２は、入力電源１０に対し並列に、ハイサイド側の第１スイッチング素子１２ａとグランド側の第２スイッチング素子１２ｂの直列回路と、ハイサイド側の第３スイッチング素子１２ｃとグランド側の第４スイッチング素子１２ｄの直列回路とを接続し、第１及び第２スイッチング素子１２ａ，１２ｂの接続点と第３及び第４スイッチング素子１２ｃ，１２ｄの接続点との間に、トランス１４の１次巻線１４ａと直流偏磁を抑制するコンデンサ１５の直列回路を接続している。なお、以下の説明では、第１乃至第４スイッチング素子１２ａ〜１２ｄを、単に、スイッチング素子１２ａ〜１２ｄとして説明する。

スイッチング電源装置の２次側のパワー回路として、フルブリッジ同期整流回路１６が設けられる。フルブリッジ同期整流回路１６は、ＭＯＳ−ＦＥＴを使用した第１乃至第４整流素子１６ａ〜１６ｄを備える。

即ち、フルブリッジ同期整流回路１６は、出力コンデンサ１８とチョークコイル２０の直列回路と並列に、ハイサイド側の第１整流素子１６ａとグランド側の第２整流素子１６ｂの直列回路と、ハイサイド側の第３整流素子１６ｃとグランド側の整流素子１６ｄの直列回路とを接続し、第１及び第２整流素子１６ａ，１６ｂの接続点と第３及び第４整流素子１６ｃ，１６ｄの接続点との間に、トランス１４の２次巻線１４ｂを接続し、更に出力コンデンサ１８の両端を負荷２２に接続している。なお、以下の説明では、第１乃至第４整流素子１６ａ〜１６ｄを、単に、整流素子１６ａ〜１６ｄとして説明する。

（スイッチング制御部）
図１に示すように、１次側のスイッチング回路１２に対してスイッチング制御部３０が設けられる。スイッチング制御部３０は固定周波数方式であり、負荷２２に対する出力電圧を入力して所定の基準電圧との誤差電圧を検出し、誤差電圧を零とするように、スイッチング回路１２のスイッチング素子１２ａ〜１２ｄをオン、オフしてトランス１４を駆動するオンデューティを制御する制御信号を出力する。

スイッチング制御部３０からの制御信号はスイッチング素子１２ｃ，１２ｄへ直接供給されると共に、第１及び第２遅延回路２５ａ，２５ｂで所定の遅延を行った後にスイッチング素子１２ａ，１２ｂに供給される。

（同期整流タイミング制御部）
図１に示すように、２次側のフルブリッジ同期整流回路１６を制御するため、同期整流タイミング制御部が設けられる。同期整流タイミング制御部は、スイッチング制御部３０から第４スイッチング素子１２ｄに出力する信号を所定時間遅延して第１スイッチング素子１２ａに出力する第１遅延回路２５ａ、スイッチング制御部３０から第３スイッチング素子１２ｃに出力する信号を所定時間遅延して第２スイッチング素子１２ｂに出力する第２遅延回路２５ｂ、スイッチング制御部３０からスイッチング素子１２ｄに出力する制御信号を入力した第１トランス駆動部２４ａ、スイッチング制御部３０からスイッチング素子１２ｃに出力する制御信号を入力した第２トランス駆動部２４ｂ、２次側のフルブリッジ同期整流回路１６の整流素子１６ａ〜１６ｄに対応して設けた第１整流駆動部３２ａ、第２整流駆動部３２ｂ、第３整流駆動部３２ｃ及び第４整流駆動部３２ｄを備える。

（遅延回路とトランス駆動部）
第１トランス駆動部２４ａは、スイッチング制御部３０からスイッチング回路１２のスイッチング素子１２ａ，１２ｄに出力する制御信号により第１駆動トランス２６の１次巻線２６ａを駆動する。ここで、スイッチング制御部３０からの制御信号は、スイッチング素子１２ｄに直接出力し、スイッチング素子１２ａに対しては第１遅延回路２５ａで遅延して出力している。

また、第２トランス駆動部２４ｂは、スイッチング制御部３０からスイッチング回路１２のスイッチング素子１２ｂ，１２ｃに出力する制御信号により第２駆動トランス２８の１次巻線２８ａを駆動する。ここで、スイッチング制御部３０からの制御信号は、スイッチング素子１２ｃに直接出力し、スイッチング素子１２ｂに対しては第２遅延回路２５ｂで遅延して出力している。

図２は図１の第１トランス駆動部の実施形態を第１遅延回路と共に示した説明図であり、図２（ａ）に回路ブロック図を示し、図２（ｂ）〜（ｅ）のタイムチャートは、スイッチング制御部３０から出力する制御信号Ｅ１、第１遅延回路２５ａの遅延動作、第１遅延回路２５ａで遅延して出力する制御信号Ｅ２、及び駆動トランス２６の伝達電圧を示している。

図２（ａ）に示すように、第１トランス駆動部２４ａは、抵抗４２とコンデンサ４４を直列接続した回路４０と直列に、ダイオード４５を並列接続した第１駆動トランス２６の１次巻線２６ａを接続している。なお、回路４０はダイオード４５を並列接続した１次巻線２６ａと合わせて微分回路を構成する。また、第１遅延回路２５ａは、ＣＲ積分回路を備え、抵抗Ｒと並列に放電用のダイオードを接続している。

図２（ｂ）に示すように、スイッチング制御部３０からの制御信号Ｅ１がＬレベルからＨレベルに立ち上がると、制御信号Ｅ１はスイッチング素子１２ｄに出力されてターンオンする。また、制御信号Ｅ１は、図２（ｃ）に示すように、第１遅延回路２５ａに設けたＣＲ積分回路のコンデンサを充電して上昇し、所定の遅延時間ΔＴ後に閾値ＴＨに達して遅延回路２５ａの出力となる制御信号Ｅ２がＬレベルからＨレベルに立ち上がり、スイッチング素子１２ａをターンオンする。

続いて、スイッチング制御部３０からの制御信号Ｅ１がＨレベルからＬレベルに立ち下がると、スイッチング素子１２ａをターンオフする。ここで、第１遅延回路２５ａはＣＲ積分回路の抵抗Ｒと並列に放電用のダイオードを接続していることから、制御信号Ｅ１がＨレベルからＬレベルに立ち下がると、第１遅延回路２５ａが出力する制御信号Ｅ２もＨレベルからＬレベルに立下り、スイッチング素子１２ｄに同期してスイッチング素子１２ａをターンオフする。

一方、トランス駆動部２４ａは、スイッチング制御部３０からの制御信号Ｅ１がＬレベルからＨレベルに立ち上がると、図２（ｅ）に示すように、微分回路４０による所定時間のパルス的なタイミング信号を生成して第１駆動トランス２６ａに電流を流し、タイミング信号を２次巻線２６ｂに生成させる。

このように制御信号Ｅ１によりスイッチング素子１２ｄをターンオンし、制御信号Ｅ１を第１遅延回路２５ａにより遅延してスイッチング素子１２ａをターンオンすることで、スイッチング素子１２ａがターンオンする直前に、制御信号Ｅ１により第１トランス駆動部２４ａが１次巻線２６ａを駆動してタイミング信号を２次巻線２６ｂに生成させ、後述するように、整流駆動部３２ｃにより整流素子１６ｃをオフさせる制御を可能とする。

なお、第１遅延回路２５ａを設けたことで、スイッチング素子１２ａがターンオンする前にスイッチング素子１２ｄがターンオンするが、スイッチング素子１２ａ，１２ｄは直列接続しているため、スイッチング素子１２ｄが先にターンオンしても、スイッチング素子１２ａがターンオンするまで電流が流れることはなく、実質的にスイッチング素子１２ａ，１２ｄを同時にターンオンしたと同じ動作となる。

また、第２トランス駆動部２４ｂも第１トランス駆動部２４ａと同じ回路構成であり、スイッチング素子１２ｂがターンオンする直前に、第２トランス駆動部２４ｂが第２駆動トランス２８の１次巻線２８ａを駆動してタイミング信号を２次巻線２８ｂに生成させ、後述するように、整流駆動部３２ｄにより整流素子１６ｄをオフさせる制御を可能とする。

（整流素子１６ａ，１６ｂの整流駆動部）
図１に示すように、２次側のフルブリッジ同期整流回路１６の整流素子１６ａに対応して設けた第１整流駆動部３２ａは、トランス１４の補助巻線１４ｃの電圧に基づいて整流素子１６ａを駆動する。

また、整流素子１６ｂに対応して設けた第２整流駆動部３２ｂは、トランス１４の補助巻線１４ｄの電圧に基づいて整流素子１６ｂを駆動する。図３は図１の第１整流駆動部３２ａの実施形態を示した回路ブロック図である。図３に示すように、第１整流駆動部３２ａは、トランス１４の補助巻線１４ｃにドッド側をプラスとする電圧が発生した場合に、ダイオード５０を介して抵抗５１に電流を流してＨレベルとなる電圧を発生し、入力の共通接続によりドライバとして機能するアンドゲート４８の出力をＬレベルからＨレベルとして整流素子１６ａをターンオンする。

なお、整流素子１６ｂに対応して設けた第２整流駆動部３２ｂも、図３の第１整流駆動部３２ａと基本的に同じ回路構成となる。

（整流素子１６ｃ，１６ｄの整流駆動部）
図１に示すように、２次側のフルブリッジ同期整流回路１６の整流素子１６ｃに対応して設けた第３整流駆動部３２ｃは、トランス１４の補助巻線１４ｅと第１駆動トランス２６の２次巻線２６ｂの電圧に基づいて整流素子１６ｃを駆動する。

また、整流素子１６ｄに対応して設けた第４整流駆動部３２ｄは、トランス１４の補助巻線１４ｆと第２駆動トランス２８の２次巻線２８ｂの電圧に基づいて整流素子１６ｄを駆動する。

図４は図１の第４整流駆動部３２ｄの実施形態を示した回路ブロック図である。図４に示すように、トランス１４の補助巻線１４ｆはスイッチ駆動部５４に接続され、補助巻線１４ｆに発生した電圧の立下りを検出してスイッチ駆動部５４は一定時間に亘りスイッチ５６を閉じ、整流素子１６ｄをオンさせる。

また、第２駆動トランス２８の２次巻線２８ｂはドライバとして機能するアンドゲート６０に入力接続しており、補助巻線２８ｂにドッド側をプラスとする電圧が発生した場合に、アンドゲート４８の出力をＬレベルからＨレベルとしてスイッチング素子６２をオンし、これにより整流素子１６ａをターンオフする。

なお、整流素子１６ｃに対応して設けた第３整流駆動部３２ｃも、図３の第４整流駆動部３２ｄと基本的に同じ回路構成となる。

また、以下の説明において、第１トランス駆動部２４ａ、第２トランス駆動部２４ｂ、及び第１乃至第４整流駆動部３２ａ〜３２ｄは、単に、トランス駆動部２４ａ、トランス駆動部２４ｂ、及び整流駆動部３２ａ〜３２ｄとして説明する。

［スイッチング電源装置の動作］
図５は、図１の動作波形を示した説明図であり、図５（ａ）〜（ｊ）に、スイッチング素子１２ａ，１２ｄのゲート・ソース間電圧ＶＧＳ１，４、スイッチング素子１２ｂ，１２ｃのゲート・ソース間電圧ＶＧＳ２，３、トランス１４の伝達電圧ＶＴ、駆動トランス２６の伝達電圧ＶＤＴ１、駆動トランス２８の伝達電圧ＶＤＴ２、整流素子１６ａ〜１６ｄのゲート・ソース間電圧ＶＧＳ５〜ＶＧＳ８を示している。なお、図５（ａ）のスイッチング素子１２ｄの立上りを点線で示し、スイッチング素子１２ａの立上りを実線で示し、また、図５（ｂ）のスイッチング素子１２ｃの立上りを点線で示し、スイッチング素子１２ｂの立上りを実線で示している。

また、図６は、図５に示す１周期を第１期間Ａ〜第４期間Ｄに分けてスイッチング電源装置の動作を、示した回路ブロック図であり、その動作は次のようになる。
（第１期間Ａ）
第１期間Ａでは、１次側のスイッチング回路１２は、スイッチング素子１２ａ、１２ｂ、１２ｃ、１２ｄが全てオフの状態からスイッチング制御回路３０からの制御信号により、図５（ａ）に示すスイッチング素子１２ａ，１２ｄのＶＧＳ１，４がＨレベルとなり、スイッチング素子１２ａ，１２ｄがターンオンする。

このため図６の第１期間Ａに示すように、直流電源１０のプラス側、スイッチング素子１２ａ、トランス１４の１次巻線１４ａ、コンデンサ１５、スイッチング素子１２ｄ及び直流電源１０のマイナス側となる経路で電流が流れ、トランス１４のドット方向に電圧を発生させ、１次側から２次側へ電圧伝達を行う。

このとき２次側のフルブリッジ同期整流回路１６は、トランス１４の巻線１４ｃのドット方向に発生する電圧で整流駆動部３２ａが図５（ｆ）に示すように整流素子１６ａのＶＧＳ５をＨレベルとし、整流素子１６ａをターンオンさせる。

また、スイッチング素子１２ａがターンオンする直前に、図５（ｄ）の駆動トランス２６のＶＤＴ１に示すように、トランス駆動部２４ａが駆動トランス２６の１次巻線２６ａをパルス的に駆動してデッドタイムをもったタイミング信号を２次側に伝達し、その２次巻線２６ｂに発生するタイミング信号を整流駆動部３２ｃが検出し、図５（ｈ）に示すように、整流素子１６ｃのＶＧＳ７をＨレベルからＬレベルとし、整流素子１６ｃをターンオフさせる。このとき整流素子１６ｄはオン状態を維持する。

このため図６の第１期間Ａに示すように、トランス１４の２次巻線１４ｂのドット側、整流素子１６ａ、負荷２２、チョークコイル２０、整流素子１６ｄ及びトランス１４の２次巻線１４ｂの非ドット側となる経路で負荷２２に電流が流れる。

（第２期間Ｂ）
第２期間Ｂでは、１次側のスイッチング回路１２は、スイッチング制御回路３０からの制御信号により、図５（ａ）に示すスイッチング素子１２ａ，１２ｄのＶＧＳ１，ＶＧＳ４がＬレベルとなり、スイッチング素子１２ａ、１２ｄがターンオフし、このためスイッチング素子１２ａ、１２ｂ、１２ｃ、１２ｄが全てオフとなって電流は流れず、トランス１４による１次側から２次側へ電圧伝達を停止する。

このとき２次側のフルブリッジ同期整流回路１６は、スイッチング素子１２ａ，１２ｄのターンオフによりトランス１４の電圧が低下するため、整流駆動部３２ａが補助巻線１４ｃの電圧低下を検出し、図５（ｆ）に示すように、整流素子１６ａのＶＧＳ５をＨレベルからＬレベルとしてターンオフする。また、整流駆動部３２ｃがトランス１４の補助巻線１４ｅの電圧低下を検出し、図５（ｈ）に示すように、整流素子１６ｃのＶＧＳ７をＬレベルからＨレベルとしてターンオンする。

このため図６の第２期間Ｂに示すように、チョークコイル２０の非ドット側、整流素子１６ｄ、整流素子１６ｃ、負荷２２及びチョークコイル２０のドット側となる経路で負荷２２に電流が流れる。

（第３期間Ｃ）
第３期間Ｃでは、１次側のスイッチング回路１２は、第２期間Ｂのスイッチング素子１２ａ、１２ｂ、１２ｃ、１２ｄがオフの状態から、スイッチング制御回路３０からの制御信号により、図５（ｂ）に示すように、スイッチング素子１２ｂ，１２ｃのＶＧＳ２，３がＬレベルからＨレベルとなってターンオンする。

このため図６の第３期間Ｃに示すように、直流電源１０のプラス側、スイッチング素子１２ｃ、コンデンサ１５、トランス１４の１次巻線１４ａ、スイッチング素子１２ｂ及び直流電源１０のマイナス側となる経路で電流が流れ、トランス１４の非ドット方向に電圧を発生させ、１次側から２次側へ電圧伝達を行う。

このとき２次側のフルブリッジ同期整流回路１６は、整流駆動部３２ｂがトランス１４の補助巻線１４ｄのドット逆方向に発生する電圧を検出し、図５（ｇ）に示すように、整流素子１６ｂのＶＧＳ６をＬレベルからＨレベルとしてターンオンさせる。

また、スイッチング素子１２ｂがターンオンする直前にトランス駆動部２４ｂが、図５（ｅ）の駆動トランス２８のＶＤＴ２に示すように、駆動トランス２８の１次巻線２８ａをパルス的に駆動してデッドタイムをもったタイミング信号を２次側に伝達し、その２次巻線２８ｂに発生する信号を整流駆動部３２ｄが検出し、図５（ｉ）に示すように、整流素子１６ｄのＶＧＳ８をＨレベルからＬレベルとしてターンオフさせる。このとき整流素子１６ｃはオン状態を維持する。

このため図６の第３期間Ｃに示すように、トランス１４の２次巻線１４ｂの非ドット側、整流素子１６ｃ、負荷２２、チョークコイル２０、整流素子１６ｂ及びトランス１４の２次巻線１４ｂのドット側となる経路で負荷２２に電流が流れる。

（第４期間Ｄ）
第４期間Ｄでは、１次側のスイッチング回路１２は、スイッチング制御回路３０からの信号により、図５（ｂ）に示すように、スイッチング素子１２ｂ、１２ｃのＶＧＳ２，３がＨレベルからＬレベルとなってターンオフし、スイッチング素子１２ａ、１２ｂ、１２ｃ、１２ｄが全てオフとなり、電流は流れず、トランス１４による１次側から２次側へ電圧伝達を停止する。

このとき２次側のフルブリッジ同期整流回路１６は、スイッチング素子１２ｂ，１２ｃのターンオフにより、図５（ｃ）に示すように、トランス１４の電圧が低下するため、整流駆動部３２ｂが補助巻線１４ｄの電圧低下を検出し、図５（ｇ）に示すように、整流素子１６ｂのＶＧＳ６をＨレベルからＬレベルとしてターンオフする。また、整流駆動部３２ｄがトランス１４の補助巻線１４ｆの電圧低下を検出し、図５（ｉ）に示すように、整流素子１６ｄのＶＧＳ８をＬレベルからＨレベルとしてターンオンする。

このため図６の第４期間Ｄに示すように、チョークコイル２０の非ドット側、整流素子１６ｄ、整流素子１６ｃ、負荷２２及びチョークコイル２０のドット側となる経路で負荷２２に電流が流れる。

［基板実装構造］
図７は、２次側整流素子の基板実装構造を示した説明図である。図１の２次側のフルブリッジ同期整流回路１６に設けた整流素子１６ａ〜１６ｄの内、整流素子１６ａは第１期間Ａで導通し、整流素子１６ｂは第３期間で導通するのに対し、整流素子１６ｃは第２期間Ｂ、第３期間Ｃ及び第４期間の３期間で導通し、また、整流素子１６ｄは第１期間Ａ、第２期間Ｂ及び第４期間の３期間で導通し、整流素子１６ｂ，１６ｃの導通時間が長く、部品発熱が大きくなる。

そこで図７に示すように、基板３４の裏面３４ｂに導通時間の短い整流素子１６ａ，１６ｂを配置し、基板３４の筐体側となる表面３４ａに導通時間の長い整流素子１６ｃ，１６ｄを配置する。

また導通時間の長い整流素子１６ｃ，１６ｄの外側には、放熱シート３６を介して放熱板３８を配置したヒートシンクとして機能する放熱構造を設けて、整流素子１６ｃ，１６ｄの部品温度を下げて動作を安定させる。

［１次側をハーフブリッジ回路とした実施形態］
図８は、１次側回路をハーフブリッジ回路とし、２次側回路をフルブリッジ同期整流回路としたスイッチング電源装置の実施形態を示した回路ブロック図である。

（パワー回路）
図８に示すように、１次側のパワー回路として設けたハーフブリッジ型のスイッチング回路１２は、ＭＯＳ−ＦＥＴを使用した第１乃至第２スイッチング素子１２ａ，１２ｂを備える。

即ち、スイッチング回路１２は、入力電源１０に対し並列に、ハイサイド側の第１スイッチング素子１２ａとグランド側の第２スイッチング素子１２ｂの直列回路と、直流偏磁を抑制する第１コンデンサ１５ａと第２コンデンサ１５ｂの直列回路とを接続し、第１及び第２スイッチング素子１２ａ，１２ｂの接続点と第１及び第２コンデンサ１５ａ，１５ｂの接続点との間に、トランス１４の１次巻線１４ａを接続している。なお、以下の説明では、第１乃至第２スイッチング素子１２ａ，１２ｂと第１及び第２コンデンサ１５ａ，１５ｂを、単に、スイッチング素子１２ａ，１２ｂ及びコンデンサ１５ａ，１５ｂとして説明する。

また、スイッチング電源装置は、２次側のパワー回路として、フルブリッジ同期整流回路１６を設けている。フルブリッジ同期整流回路１６は、ＭＯＳ−ＦＥＴを使用した第１乃至第４整流素子１６ａ〜１６ｄを備え、その構成及び機能は図１の実施形態と同じになる。

（スイッチング制御部）
１次側のスイッチング回路１２に対してスイッチング制御部３０が設けられる。スイッチング制御部３０は固定周波数方式であり、負荷２２に対する出力電圧を入力して所定の基準電圧との誤差電圧を検出し、誤差電圧を零とするように、スイッチング回路１２のスイッチング素子１２ａ，１２ｂをオン、オフしてトランス１４を駆動するオンデューティを制御する制御信号を出力する。

スイッチング制御部３０からの制御信号は第１及び第２遅延回路２５ａ，２５ｂの各々で所定の遅延を行った後にスイッチング素子１２ａ，１２ｂに供給される。

（同期整流タイミング制御部）
２次側のフルブリッジ同期整流回路１６を制御するため、同期整流タイミング制御部が設けられる。同期整流タイミング制御部は、スイッチング制御部３０からスイッチング素子１２ａに供給する制御信号を入力した第１トランス駆動部２４ａ、スイッチング制御部３０からスイッチング素子１２ｂに供給する制御信号を入力した第２トランス駆動部２４ｂ、２次側のフルブリッジ同期整流回路１６に設けた整流素子１６ａ〜１６ｄに対応して設けた第１整流駆動部３２ａ、第２整流駆動部３２ｂ、第３整流駆動部３２ｃ及び第４整流駆動部３２ｄを備え、図１の実施形態と基本的に同じになる。

（スイッチング電源装置の動作）
図８の１次側をハーフブリッジ型のスイッチング回路１２としたスイッチング電源装置の動作は、図５（ａ）をスイッチング素子１２ａのゲート・ソース間電圧ＶＧＳ１とし、図５（ｂ）をスイッチング素子１２ｂのゲート・ソース間電圧ＶＧＳ２とした場合に相当し、図５（ｃ）〜（ｊ）は同じになる。

図８のスイッチング電源装置の動作を第１期間Ａ〜第４期間Ｄに分けて説明すると次のようになる。
（第１期間Ａ）
第１期間Ａでは、１次側のスイッチング回路１２は、スイッチング素子１２ａ、１２ｂ、がオフの状態からスイッチング制御回路３０からの制御信号によりスイッチング素子１２ａのゲート・ソース間電圧がＨレベルとなり、スイッチング素子１２ａがターンオンする。

このため、直流電源１０のプラス側、スイッチング素子１２ａ、トランス１４の１次巻線１４ａ、コンデンサ１５ｂ及び直流電源１０のマイナス側となる経路で電流が流れ、トランス１４のドット方向に電圧を発生させ、１次側から２次側へ電圧伝達を行う。

このとき２次側のフルブリッジ同期整流回路１６は、トランス１４の巻線１４ｃのドット方向に発生する電圧で整流駆動部３２ａが整流素子１６ａのゲート・ソース間電圧をＨレベルとし、整流素子１６ａをターンオンさせる。

また、スイッチング素子１２ａがターンオンする直前に、トランス駆動部２４ａが駆動トランス２６の１次巻線２６ａをパルス的に駆動してデッドタイムをもったタイミング信号を２次側に伝達し、その２次巻線２６ｂに発生するタイミング信号を整流駆動部３２ｃが検出し、整流素子１６ｃのゲート・ソース間電圧をＨレベルからＬレベルとし、整流素子１６ｃをターンオフさせる。このとき整流素子１６ｄはオン状態を維持する。

このため図６の第１期間Ａに示したと同様に、トランス１４の２次巻線のドット側、整流素子１６ａ、負荷２２、チョークコイル２０、整流素子１６ｄ及びトランス１４の２次巻線１４ｂの非ドット側となる経路で負荷２２に電流が流れる。

（第２期間Ｂ）
第２期間Ｂでは、１次側のスイッチング回路１２は、スイッチング制御回路３０からの制御信号により、スイッチング素子１２ａのゲート・ソース間電圧をＬレベルとし、スイッチング素子１２ａがターンオフし、このためスイッチング素子１２ａ、１２ｂが全てオフとなって電流は流れず、トランス１４による１次側から２次側へ電圧伝達を停止する。

このとき２次側のフルブリッジ同期整流回路１６は、スイッチング素子１２ａのターンオフによりトランス１４の電圧が低下するため、整流駆動部３２ａが補助巻線１４ｃの電圧低下を検出し、整流素子１６ａのゲート・ソース間電圧をＨレベルからＬレベルとしてターンオフする。また、整流駆動部３２ｃがトランス１４の補助巻線１４ｅの電圧低下を検出し、整流素子１６ｃのゲート・ソース間電圧をＬレベルからＨレベルとしてターンオンする。

このため図６の第２期間Ｂに示したと同様に、チョークコイル２０の非ドット側、整流素子１６ｄ、整流素子１６ｃ、負荷２２及びチョークコイル２０のドット側となる経路で負荷２２に電流が流れる。

（第３期間Ｃ）
第３期間Ｃでは、１次側のスイッチング回路１２は、第２期間Ｂのスイッチング素子１２ａ、１２ｂがオフの状態から、スイッチング制御回路３０からの制御信号によりスイッチング素子１２ｂのゲート・ソース間電圧がＬレベルからＨレベルとなってスイッチング素子１２ｂをターンオンする。

このため直流電源１０のプラス側、コンデンサ１５ａ、トランス１４の１次巻線１４ａ、スイッチング素子１２ｂ及び直流電源１０のマイナス側となる経路で電流が流れ、トランス１４の非ドット方向に電圧を発生させ、１次側から２次側へ電圧伝達を行う。

このとき２次側のフルブリッジ同期整流回路１６は、整流駆動部３２ｂがトランス１４の補助巻線１４ｄのドット逆方向に発生する電圧を検出し、整流素子１６ｂのゲート・ソース間電圧をＬレベルからＨレベルとしてターンオンさせる。

また、スイッチング素子１２ｃがターンオンする直前にトランス駆動部２４ｂが駆動トランス２８の１次巻線２８ａをパルス的に駆動してデッドタイムをもったタイミング信号を２次側に伝達し、その２次巻線２８ｂに発生する信号を整流駆動部３２ｄが検出し、整流素子１６ｄのゲート・ソース間電圧をＨレベルからＬレベルとしてターンオフさせる。このとき整流素子１６ｃはオン状態を維持する。

このため図６の第３期間Ｃに示したと同様に、トランス１４の２次巻線１４ｂの非ドット側、整流素子１６ｃ、負荷２２、チョークコイル２０、整流素子１６ｂ及びトランス１４の２次巻線１４ｂのドット側となる経路で負荷２２に電流が流れる。

（第４期間Ｄ）
第４期間Ｄでは、１次側のスイッチング回路１２は、スイッチング制御回路３０からの信号により、スイッチング素子１２ｂのゲート・ソース間電圧をＨレベルからＬレベルとしてターンオフし、スイッチング素子１２ａ、１２ｂが全てオフとなり、電流は流れず、トランス１４による１次側から２次側へ電圧伝達を停止する。

このとき２次側のフルブリッジ同期整流回路１６は、スイッチング素子１２ｂのターンオフにより、トランス１４の電圧が低下するため、整流駆動部３２ｂが補助巻線１４ｄの電圧低下を検出し、整流素子１６ｂのゲート・ソース間電圧をＨレベルからＬレベルとしてターンオフする。また、整流駆動部３２ｄがトランス１４の補助巻線１４ｆの電圧低下を検出し、整流素子１６ｄのゲート・ソース間電圧をＬレベルからＨレベルとしてターンオンする。

このため図６の第４期間Ｄに示したと同様に、チョークコイル２０の非ドット側、整流素子１６ｄ、整流素子１６ｃ、負荷２２及びチョークコイル２０のドット側となる経路で負荷２２に電流が流れる。

［本発明の変形例］
図２乃至図４に示したトランス駆動部及び整流駆動部の実施形態は、これに限定されず、同じ機能をもつ適宜の回路とすることができる。

また、本発明はその目的と利点を損なうことのない適宜の変形を含む。更に上記の実施形態に示した数値による限定は受けない。

１０：直流電源
１２：スイッチング回路
１２ａ〜１２ｄ：スイッチング素子
１４：トランス
１４ａ：１次巻線
１４ｂ：２次巻線
１４ｃ〜１４ｆ：補助巻線
１５，１５ａ，１５ｂ：コンデンサ
１６：フルブリッジ同期整流回路
１６ａ〜１６ｄ：整流素子
１８：出力コンデンサ
２０：チョークコイル
２２：負荷
２４ａ：第１トランス駆動部
２４ｂ：第２トランス駆動部
２５ａ：第１遅延回路
２５ｂ：第２遅延回路
２６：第１駆動トランス
２８：第２駆動トランス
３０：スイッチング制御部
３２ａ〜３２ｄ：整流駆動部
３４：基板
３６：放熱シート
３８：放熱板

Claims (6)

1. １次側回路として、直流電源と並列に、第１スイッチング素子と第２スイッチング素子の直列回路および第３スイッチング素子と第４スイッチング素子の直列回路を接続し、前記第１スイッチング素子と前記第２スイッチング素子の接続点と前記第３スイッチング素子と前記第４スイッチング素子の接続点の間にトランスの１次巻線とコンデンサの直列回路を接続したフルブリッジのスイッチング回路を設け、
   ２次側回路部として、出力コンデンサとチョークコイルの直列回路と並列に、第１整流素子と第２整流素子の直列回路および第３整流素子と第４整流素子の直列回路を接続し、前記第１整流素子と前記第２整流素子の接続点と前記第３整流素子と前記第４整流素子の接続点の間に前記トランスの２次巻線を接続し、前記出力コンデンサの両端に負荷を接続したフルブリッジ同期整流回路を設け、
   １周期を第１期間乃至第４期間に分けた場合、前記第１期間で前記スイッチング回路の前記第１及び第４スイッチング素子をオンすると共に前記第２及び第３スイッチング素子をオフし、前記第２期間で前記第１乃至第４スイッチング素子をオフし、前記第３期間で前記第２及び第３スイッチング素子をオンすると共に前記第１及び第４スイッチング素子をオフし、前記第４期間で前記第１乃至第４スイッチング素子をオフするように制御するスイッチング制御部とを設けたスイッチング電源装置に於いて、
   前記第１期間で前記フルブリッジ同期整流回路の第１整流素子と第４整流素子をオンすると共に前記第２整流素子と第３整流素子をオフし、前記第２期間及び前記第４期間で前記第３整流素子と前記第４整流素子をオンすると共に前記第１整流素子と前記第２整流素子をオフし、前記第３期間で前記前記第２整流素子と第３整流素子をオンすると共に前記第１整流素子と第４整流素子をオフする同期整流タイミング制御部を設けたことを特徴とするスイッチング電源装置。
   
2. 請求項１記載のスイッチング電源装置に於いて、
   前記同期整流タイミング制御部は、
   前記スイッチング制御部から前記第４スイッチング素子に出力する制御信号を所定時間遅延して前記第１スイッチング素子に出力する第１遅延回路と、
   前記スイッチング制御部から前記第３スイッチング素子に出力する制御信号を所定時間遅延して前記第２スイッチング素子に出力する第２遅延回路と、
   前記第４スイッチング素子に前記スイッチング制御部から入力する制御信号により第１駆動トランスを駆動する第１トランス駆動部と、
   前記第第３スイッチング素子に前記スイッチング制御部から入力する制御信号により第２駆動トランスを駆動する第２トランス駆動部と、
   前記トランスの補助巻線の電圧に基づいて前記第１乃至第２整流素子の各々を駆動する第１及び第２整流駆動部と、
   前記トランスの補助巻線と前記第１駆動トランスの伝達電圧に基づいて前記第３整流素子を駆動する第３整流駆動部と、
   前記トランスの補助巻線と前記第２駆動トランスの伝達電圧に基づいて前記第４整流素子を駆動する第４整流駆動部と、
   を設け、
   前記第１期間で、前記トランスの補助巻線に発生する電圧を前記第１整流駆動部で検出して前記第１整流素子をオンすると共に、前記第１期間の直前の第４期間で前記第１スイッチング素子がターンオンする直前に前記第１トランス駆動回路で前記第１駆動トランスの１次巻線を駆動し、その２次巻線に発生するタイミング信号を第３整流駆動部で検出して前記第３整流素子をオフさせ、
   前記第２期間で、前記第１整流駆動部が前記トランスの補助巻線の電圧低下を検出して前記第１整流素子をオフすると共に、前記第３整流駆動部が前記トランスの補助巻線の電圧低下を検出して前記第３整流素子をオンさせ、
   前記第３期間で、前記第２整流駆動部が前記トランスの補助巻線に発生する電圧を検出して前記第２整流素子をオンさせると共に、前記第２スイッチング素子がターンオンする直前に前記第２トランス駆動部で前記第２駆動トランスの１次巻線を駆動し、その２次巻線に発生するタイミング信号を前記第４整流駆動部で検出して前記第４整流素子をオフさせ、
   前記第４期間で、前記第２整流駆動部が前記トランスの補助巻線の電圧低下を検出して前記第２整流素子をオフすると共に、前記第４整流駆動部が前記トランスの補助巻線の電圧低下を検出して前記第４整流素子をオンさせることを特徴とするスイッチング電源装置。
   
3. 請求項１記載のスイッチング電源装置に於いて、
   前記第２期間及び第４期間でオフする前記第１及び第２整流素子を、基板の一方の面に配置し、
   前記第２期間及び第４期間でオンする前記第３及び第４整流素子を、前記基板の他方の面に配置してヒートシンクで放熱する構造を設けたことを特徴とするスイッチング電源装置。
   
4. １次側回路として、直流電源と並列に、第１スイッチング素子と第２スイッチング素子の直列回路および第１コンデンサと第２コンデンサの直列回路を接続し、第１スイッチング素子と第２スイッチング素子の接続点と第１コンデンサと第２コンデンサの接続点の間にトランスの１次巻線を接続したハーフブリッジのスイッチング回路部を設け、
   ２次側回路部として、出力コンデンサとチョークコイルの直列回路と並列に、第１整流素子と第２整流素子の直列回路および第３整流素子と第４整流素子の直列回路を接続し、第１整流素子と第２整流素子の接続点と第３整流素子と第４整流素子の接続点の間に前記トランスの２次巻線を接続し、前記出力コンデンサの両端に負荷を接続したフルブリッジ同期整流回路部を設け、
   １周期を第１期間乃至第４期間に分けた場合、前記第１期間で前記スイッチング回路の前記第１スイッチング素子をオンすると共に前記第２スイッチング素子をオフし、前記第２期間で前記第１及び第２スイッチング素子をオフし、前記第３期間で前記第２スイッチング素子をオンすると共に前記第１スイッチング素子をオフし、前記第４期間で前記第１及び第２スイッチング素子をオフするように制御するスイッチング制御部とを設けたスイッチング電源装置に於いて、
   前記第１期間で前記フルブリッジ同期整流回路の第１整流素子と第４整流素子をオンすると共に前記第２整流素子と第３整流素子をオフし、前記第２期間及び前記第４期間で前記第３整流素子と前記第４整流素子をオンすると共に前記第１整流素子と前記第２整流素子をオフし、前記第３期間で前記前記第２整流素子と第３整流素子をオンすると共に前記第１整流素子と第４整流素子をオフする同期整流タイミング制御部を設けたことを特徴とするスイッチング電源装置。
   
5. 請求項４記載のスイッチング電源装置に於いて、
   前記同期整流タイミング制御部は、
   前記スイッチング制御部から前記第１スイッチング素子に出力する制御信号を所定時間遅延して出力する第１遅延回路と、
   前記スイッチング制御部から前記第２スイッチング素子に出力する制御信号を所定時間遅延して出力する第２遅延回路と、
   前記第１遅延回路に前記スイッチング制御部から入力する制御信号により第１駆動トランスを駆動する第１トランス駆動部と、
   前記第２遅延回路に前記スイッチング制御部から入力する制御信号により第２駆動トランスを駆動する第２トランス駆動部と、
   前記トランスの補助巻線の電圧に基づいて前記第１乃至第２整流素子の各々を駆動する第１及び第２整流駆動部と、
   前記トランスの補助巻線と前記第１駆動トランスの伝達電圧に基づいて前記第３整流素子を駆動する第３整流駆動部と、
   前記トランスの補助巻線と前記第２駆動トランスの伝達電圧に基づいて前記第４整流素子を駆動する第４整流駆動部と、
   を設け、
   前記第１期間で、前記トランスの補助巻線に発生する電圧を前記第１整流駆動部で検出して前記第１整流素子をオンすると共に、前記第１期間の直前の前記第４期間で前記第１スイッチング素子がターンオンする直前に第１トランス駆動部で前記第１駆動トランスの１次巻線を駆動し、その２次巻線に発生するタイミング信号を前記第３整流駆動部で検出して前記第３整流素子をオフさせ、
   前記第２期間で、前記第１整流駆動部が前記トランスの補助巻線の電圧低下を検出して第１整流素子をオフすると共に、前記第３整流駆動部が前記トランスの補助巻線の電圧低下を検出して前記第３整流素子をオンさせ、
   前記第３期間で、前記第２整流駆動部が前記トランスの補助巻線に発生する電圧を検出して前記第２整流素子をオンさせると共に、前記第２スイッチング素子がターンオンする直前に前記第２トランス駆動部で前記第２駆動トランスの１次巻線を駆動し、その２次巻線に発生する信号を前記第４整流駆動部で検出して第４整流素子をオフさせ、
   前記第４期間で、前記第２整流駆動部が前記トランスの補助巻線の電圧低下を検出して前記第２整流素子をオフすると共に、前記第４整流駆動部が前記トランスの補助巻線の電圧低下を検出して前記第４整流素子をオンさせることを特徴とするスイッチング電源装置。
   
6. 請求項４記載のスイッチング電源装置に於いて、
   前記第２期間及び第４期間でオフする前記第１及び第２整流素子を、基板の一方の面に配置し、
   前記第２期間及び第４期間でオンする前記第３及び第４整流素子を、前記基板の他方の面に配置してヒートシンクで放熱する構造を設けたことを特徴とするスイッチング電源装置。

Images