JP2016066682A - Infrared photo-detection apparatus and semiconductor photo-detection element - Google Patents
Infrared photo-detection apparatus and semiconductor photo-detection element Download PDFInfo
- Publication number
- JP2016066682A JP2016066682A JP2014194184A JP2014194184A JP2016066682A JP 2016066682 A JP2016066682 A JP 2016066682A JP 2014194184 A JP2014194184 A JP 2014194184A JP 2014194184 A JP2014194184 A JP 2014194184A JP 2016066682 A JP2016066682 A JP 2016066682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- silicon substrate
- light receiving
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は、赤外線受光装置及び半導体受光素子に関する。 The present invention relates to an infrared light receiving device and a semiconductor light receiving element.
非特許文献1は、赤外光を画像化する素子として、2次元センサアレイ(Focal plane array;FPA)という光検出器を開示する。2次元センサアレイは、フォトダイオードが2次元に配列されたセンサチップと、フォトダイオードの信号を読み出すシリコン集積回路が接合された構造を有する。非特許文献2には、GaSb基板上に形成されたタイプIIの(InAs/GaSb)超格子からなる受光層を備えた赤外用フォトダイオードが開示されている。非特許文献3には、GaSb基板上に形成されたタイプIIの(InAs/GaSb)超格子を受光層に用いた2次元センサアレイが開示されている。 Non-Patent Document 1 discloses a photodetector called a two-dimensional sensor array (FPA) as an element for imaging infrared light. The two-dimensional sensor array has a structure in which a sensor chip in which photodiodes are two-dimensionally arranged and a silicon integrated circuit for reading out photodiode signals are joined. Non-Patent Document 2 discloses an infrared photodiode including a light-receiving layer made of a type II (InAs / GaSb) superlattice formed on a GaSb substrate. Non-Patent Document 3 discloses a two-dimensional sensor array using a type II (InAs / GaSb) superlattice formed on a GaSb substrate as a light receiving layer.
InAs/GaSb超格子からなる受光層を備える2次元センサアレイでは、暗電流を低減し、受光感度を向上させるために、一般的に冷却して使用される。波長数μm〜10μm程度に受光感度を有するセンサでは摂氏マイナス196度といった低温において使用されることがある。 In a two-dimensional sensor array including a light receiving layer made of an InAs / GaSb superlattice, it is generally cooled and used in order to reduce dark current and improve light receiving sensitivity. A sensor having a light receiving sensitivity with a wavelength of about several μm to 10 μm may be used at a low temperature of minus 196 degrees Celsius.
また、非引用文献2及び3の赤外用フォトダイオード或いは2次元センサアレイでは、受光層を搭載するGaSb基板を通過して該受光層に入射する。これらの赤外用フォトダイオード又は2次元センサアレイの作製では、InAs/GaSb超格子がGaSb基板上に成長される。通常の基板は受光層等のエピタキシャル層に比べて厚いので、基板の品質及び物性に依存して、受光層で検知されるべき赤外線の一部が基板の透過中に吸収される可能性がある。特に、GaSb基板では、GaAs基板やInP基板に比べて欠陥等に由来するフリーキャリア密度が高く、このフリーキャリアによる光吸収が無視できない。このGaSb基板による赤外光の吸収は、受光層の感度を大幅に低下させる原因となる。 Further, in the infrared photodiodes or the two-dimensional sensor arrays of Non-cited Documents 2 and 3, the light passes through the GaSb substrate on which the light receiving layer is mounted and enters the light receiving layer. In manufacturing these infrared photodiodes or two-dimensional sensor arrays, an InAs / GaSb superlattice is grown on a GaSb substrate. Since a normal substrate is thicker than an epitaxial layer such as a light receiving layer, a part of infrared rays to be detected by the light receiving layer may be absorbed during transmission through the substrate, depending on the quality and physical properties of the substrate. . In particular, a GaSb substrate has a higher free carrier density due to defects and the like than a GaAs substrate or an InP substrate, and light absorption by this free carrier cannot be ignored. The absorption of infrared light by the GaSb substrate causes the sensitivity of the light receiving layer to be greatly reduced.
非引用文献2及び3の赤外用フォトダイオード或いは2次元センサアレイでは、III−V族化合物半導体のGaSb基板上に受光層が作製されている。受光層及び基板のGaSbのバンドギャップエネルギーは0.70eVであり、また受光層のInAsのバンドギャップエネルギーは0.36eVである。しかし、厚さ数nmのInAsとGaSbを交互に積層したInAs/GaSb超格子では、GaSbの価電子帯がInAsの価電子帯より高く、かつGaSbの伝導帯がInAsの伝導帯より高い。このためInAs/GaSb超格子は、タイプIIのバンド構造を有し価電子帯および伝導帯にミニバンドが形成される。このミニバンドの働きにより、数マイクロメートル(下限)の波長を検知できる。一例として、波長3μmの光はエレクトロンボルト単位で約0.3eVに対応しており、中赤外の波長範囲は2.5μm〜4μmである。InAsのバンドギャップは0.36eVで、波長3.4μmに相当し、中赤外の波長範囲内にある。受光波長範囲に依っては、バンドギャップの点で厚いInAs(例えば基板)は入射光の透過を低減させる可能性がある。 In the infrared photodiodes or two-dimensional sensor arrays of Non-cited documents 2 and 3, a light receiving layer is formed on a GaSb substrate of a III-V group compound semiconductor. The band gap energy of GaSb of the light receiving layer and the substrate is 0.70 eV, and the band gap energy of InAs of the light receiving layer is 0.36 eV. However, in an InAs / GaSb superlattice in which InAs and GaSb having a thickness of several nm are alternately stacked, the valence band of GaSb is higher than the valence band of InAs, and the conduction band of GaSb is higher than the conduction band of InAs. Therefore, the InAs / GaSb superlattice has a type II band structure, and a miniband is formed in the valence band and the conduction band. By this mini-band function, a wavelength of several micrometers (lower limit) can be detected. As an example, light with a wavelength of 3 μm corresponds to about 0.3 eV in electron volt units, and the mid-infrared wavelength range is 2.5 μm to 4 μm. The band gap of InAs is 0.36 eV, which corresponds to a wavelength of 3.4 μm, and is in the mid-infrared wavelength range. Depending on the wavelength range of light received, InAs (eg, a substrate) that is thick in terms of band gap may reduce the transmission of incident light.
上記で述べた2次元センサアレイ等において、GaSb基板による赤外光の吸収を低減するため、このGaSb基板を研磨やエッチング等の方法で厚さ数10μmまで薄層化することが考えられる。しかし基板の均一な研磨やエッチングによる除去は困難なうえ、薄層化処理中に基板或いはセンサチップが割れる等の不具合が生じる恐れがある。このような課題を避けるために、GaSb基板以外の半導体基板を準備し、InAs/GaSb超格子を当該基板上に結晶成長する方法が考えられる。非特許文献4によれば、GaSbは0.6094nmの格子定数を有し、InAsは0.6058nmの格子定数(GaSbに対する格子定数差:0.59%)を有する。これに対して、InPは0.58694nmの格子定数(GaSbに対する格子定数差:3.83%)を有し、Siは0.54309nmの格子定数(GaSbに対する格子定数差:12.21%)を有する。上記の諸元によれば、V族元素としてアンチモンを備える受光層を含むセンサアレイの作製では、エピタキシャル成長のための基板としてはGaSb基板又はInAs基板が適している一方で、GaSbのバンドギャップは、InPに比べてInAsのバンドギャップに近い。既に記載したように、InPの格子定数は0.58694nmであり、格子定数差(a(InP)/a(GaSb))はGaSbの格子定数に対して3.83%である。この格子定数差はシリコンに係る格子定数差に比べて小さいけれども、GaSb及びInAsに係る格子定数差に比べて大きい。 In the above-described two-dimensional sensor array or the like, in order to reduce the absorption of infrared light by the GaSb substrate, it can be considered that the GaSb substrate is thinned to a thickness of several tens of μm by a method such as polishing or etching. However, it is difficult to remove the substrate by uniform polishing or etching, and there is a risk of problems such as breakage of the substrate or sensor chip during the thinning process. In order to avoid such a problem, a method of preparing a semiconductor substrate other than the GaSb substrate and growing an InAs / GaSb superlattice on the substrate can be considered. According to Non-Patent Document 4, GaSb has a lattice constant of 0.6094 nm, and InAs has a lattice constant of 0.6058 nm (lattice constant difference with respect to GaSb: 0.59%). In contrast, InP has a lattice constant of 0.58694 nm (lattice constant difference with respect to GaSb: 3.83%), and Si has a lattice constant of 0.54309 nm (lattice constant difference with respect to GaSb: 12.21%). Have. According to the above specifications, in the production of a sensor array including a light receiving layer comprising antimony as a group V element, a GaSb substrate or an InAs substrate is suitable as a substrate for epitaxial growth, while the band gap of GaSb is It is closer to the band gap of InAs than InP. As already described, the lattice constant of InP is 0.58694 nm, and the lattice constant difference (a (InP) / a (GaSb)) is 3.83% with respect to the lattice constant of GaSb. Although this lattice constant difference is small compared to the lattice constant difference related to silicon, it is large compared to the lattice constant difference related to GaSb and InAs.
発明者の知見によれば、また、2次元センサアレイは、InP基板やGaAs基板上にも作製可能である。基板のInPのバンドギャップは1.29eVである。このようにInP基板上にInAs/GaSb超格子を成長できる。しかし、InP基板よりも大きな格子定数差を有するSi基板上に、InAs/GaSb超格子を良好に結晶成長することの困難度は高い。 According to the inventor's knowledge, the two-dimensional sensor array can also be fabricated on an InP substrate or a GaAs substrate. The InP band gap of the substrate is 1.29 eV. Thus, an InAs / GaSb superlattice can be grown on the InP substrate. However, it is difficult to successfully grow an InAs / GaSb superlattice on a Si substrate having a larger lattice constant difference than that of an InP substrate.
求められていることは、裏面入射の2次元センサアレイにおいて、受光層の結晶成長からの基板への技術的要求を考慮しつつ、赤外線透過性に係る支持体としての基板への技術的要求を考慮することである。 What is sought after is that in a back-illuminated two-dimensional sensor array, taking into account the technical requirements for the substrate from the crystal growth of the light-receiving layer, the technical requirements for the substrate as an infrared transparent support are required. Is to consider.
本発明は、上記の背景を鑑みて為されたものであり、赤外線の波長域において所望の受光特性を提供できる光吸収層を有すると共に、裏面入射により該光吸収層に導入された赤外線の減少を低減できる赤外線受光装置を提供することにあり、また、該赤外線受光装置のための半導体受光素子を提供することにある。 The present invention has been made in view of the above background, and has a light absorption layer capable of providing a desired light receiving characteristic in the infrared wavelength region, and reduces the infrared light introduced into the light absorption layer by backside incidence. It is to provide an infrared light receiving device capable of reducing the above, and to provide a semiconductor light receiving element for the infrared light receiving device.
本発明の一側面に係る赤外線受光装置は、アレイ状に配列された複数のフォトダイオードを含む半導体受光素子と、前記半導体受光素子内の前記フォトダイオードからの信号を処理する処理回路を備えるシリコン集積素子と、を備え、前記シリコン集積素子はアレイ状に配列された複数の電極を含み、前記半導体受光素子内の前記フォトダイオードは、それぞれ、前記複数の電極に接続され、前記半導体受光素子は、シリコン基板と、前記フォトダイオードのための半導体積層と、前記シリコン基板と半導体積層との接合とを含み、前記半導体積層は、III−V族化合物半導体を備え赤外線に感応する光吸収層を含み、前記シリコン基板は、前記半導体積層に接合を成す第1面と、該第1面の反対側にあり光入射面を構成する第2面とを有し、前記シリコン基板の前記第1面は、第1比抵抗を有する第1半導体を備え、前記シリコン基板の前記第2面は、第2比抵抗を有する第2半導体を備え、前記第1比抵抗は前記第2比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第1半導体からなる領域の厚さは、前記第2半導体からなる領域の厚さより薄い。 An infrared light receiving device according to an aspect of the present invention includes a silicon integrated device including a semiconductor light receiving element including a plurality of photodiodes arranged in an array and a processing circuit for processing a signal from the photodiode in the semiconductor light receiving element. And the silicon integrated element includes a plurality of electrodes arranged in an array, and the photodiodes in the semiconductor light receiving element are respectively connected to the plurality of electrodes, and the semiconductor light receiving element is Including a silicon substrate, a semiconductor stack for the photodiode, and a junction between the silicon substrate and the semiconductor stack, the semiconductor stack including a light-absorbing layer that includes a III-V compound semiconductor and is sensitive to infrared light, The silicon substrate has a first surface that joins the semiconductor stack, and a second surface that is opposite to the first surface and forms a light incident surface. The first surface of the silicon substrate includes a first semiconductor having a first specific resistance, and the second surface of the silicon substrate includes a second semiconductor having a second specific resistance, and the first specific resistance. Is lower than the second specific resistance, and the thickness of the region made of the first semiconductor is smaller than the thickness of the region made of the second semiconductor in the thickness direction of the silicon substrate.
本発明の別の側面に係る、半導体受光素子は、III−V族化合物半導体を備え赤外線に感応する光吸収層を含む半導体積層を備えると共にアレイ状に配列された複数のフォトダイオードと、前記半導体積層を搭載するシリコン基板と、前記シリコン基板と前記半導体積層との接合と、を備え、前記シリコン基板は、前記半導体積層に前記接合を成す第1面と、該第1面の反対側にあり光入射面を構成する第2面とを有し、前記シリコン基板の前記第1面は第1半導体を備え、前記シリコン基板の前記第2面は第2半導体を備え、前記第1半導体は第1比抵抗を有し、前記第2半導体は第2比抵抗を有し、前記第1比抵抗は前記第2比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第1半導体からなる領域の厚さは、前記第2半導体からなる領域の厚さより薄い。 According to another aspect of the present invention, a semiconductor light receiving element includes a semiconductor laminate including a group III-V compound semiconductor and a light absorption layer sensitive to infrared rays, and a plurality of photodiodes arranged in an array, and the semiconductor A silicon substrate on which the stack is mounted; and a bond between the silicon substrate and the semiconductor stack, the silicon substrate being on the opposite side of the first surface and the first surface forming the bond to the semiconductor stack. A second surface constituting a light incident surface, wherein the first surface of the silicon substrate comprises a first semiconductor, the second surface of the silicon substrate comprises a second semiconductor, and the first semiconductor comprises a first semiconductor The first semiconductor has a second specific resistance, the first specific resistance is lower than the second specific resistance, and the region made of the first semiconductor in the thickness direction of the silicon substrate. The thickness of the second half Thinner than the thickness of the region made of the body.
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。 The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
以上説明したように、本発明の一側面によれば、赤外線の波長域において所望の受光特性を提供できる光吸収層を有すると共に、裏面入射により該光吸収層に導入された赤外線の減少を低減できる赤外線受光装置を優れた量産性で提供することにあり、また、該赤外線受光装置のための半導体受光素子を提供でき、また、該赤外線受光装置のための半導体受光素子を提供できる。 As described above, according to one aspect of the present invention, it has a light absorption layer that can provide desired light receiving characteristics in the infrared wavelength region, and reduces the reduction of infrared light introduced into the light absorption layer by backside incidence. It is to provide an infrared light receiving device that can be manufactured with excellent mass productivity, to provide a semiconductor light receiving element for the infrared light receiving device, and to provide a semiconductor light receiving element for the infrared light receiving device.
引き続きいくつかの形態を説明する。 Several forms will continue to be described.
一形態に係る半導体受光素子は、赤外線受光装置のための半導体受光素子であって、(a)III−V族化合物半導体を備え赤外線に感応する光吸収層を含む半導体積層を備えアレイ状に配列された複数のフォトダイオードと、(b)前記半導体積層を搭載するシリコン基板と、(c)前記シリコン基板と半導体積層との接合と、を備え、前記シリコン基板は、前記半導体積層に前記接合を成す第1面と、該第1面の反対側にあり光入射面を構成する第2面とを有し、前記シリコン基板の前記第1面は第1半導体を備え、前記シリコン基板の前記第2面は第2半導体を備え、前記第1半導体は第1比抵抗を有し、前記第2半導体は第2比抵抗を有し、前記第1比抵抗は前記第2比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第1半導体からなる領域の厚さは、前記第2半導体からなる領域の厚さより薄い。 A semiconductor light-receiving element according to one aspect is a semiconductor light-receiving element for an infrared light-receiving device, and includes (a) a semiconductor stack including a III-V group compound semiconductor and a light-absorbing layer sensitive to infrared light, and arranged in an array. A plurality of photodiodes, (b) a silicon substrate on which the semiconductor stack is mounted, and (c) a bond between the silicon substrate and the semiconductor stack, wherein the silicon substrate has the bond to the semiconductor stack. A first surface formed on the opposite side of the first surface and forming a light incident surface. The first surface of the silicon substrate includes a first semiconductor, and the first surface of the silicon substrate includes the first surface. The second surface includes a second semiconductor, the first semiconductor has a first specific resistance, the second semiconductor has a second specific resistance, and the first specific resistance is lower than the second specific resistance, With respect to the thickness direction of the silicon substrate, the first The thickness of the region made of the semiconductor is thinner than the thickness of the region made of the second semiconductor.
また、一形態に係る赤外線受光装置は、(a)アレイ状に配列された複数のフォトダイオードを含む半導体受光素子と、(b)前記半導体受光素子内の前記フォトダイオードからの信号を処理する処理回路を備えるシリコン集積素子と、を備え、前記シリコン集積素子はアレイ状に配列された複数の電極を含み、前記半導体受光素子内の前記フォトダイオードは、それぞれ、前記複数の電極に接続され、前記半導体受光素子は、シリコン基板と、前記フォトダイオードのための半導体積層と、前記シリコン基板と前記半導体積層との接合とを含み、前記半導体積層は、III−V族化合物半導体を備え赤外線に感応する光吸収層を含み、前記シリコン基板は、前記半導体積層に接合を成す第1面と、該第1面の反対側にあり光入射面を構成する第2面とを有し、前記シリコン基板の前記第1面は、第1比抵抗を有する第1半導体を備え、前記シリコン基板の前記第2面は、第2比抵抗を有する第2半導体を備え、前記第1比抵抗は前記第2比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第1半導体からなる領域の厚さは、前記第2半導体からなる領域の厚さより薄い。 The infrared light receiving device according to one aspect includes (a) a semiconductor light receiving element including a plurality of photodiodes arranged in an array, and (b) a process for processing a signal from the photodiode in the semiconductor light receiving element. A silicon integrated device including a circuit, and the silicon integrated device includes a plurality of electrodes arranged in an array, and each of the photodiodes in the semiconductor light receiving device is connected to the plurality of electrodes, The semiconductor light receiving element includes a silicon substrate, a semiconductor stack for the photodiode, and a junction between the silicon substrate and the semiconductor stack, and the semiconductor stack includes a III-V group compound semiconductor and is sensitive to infrared rays. The silicon substrate includes a light absorption layer, and the silicon substrate forms a light incident surface on a side opposite to the first surface that forms a junction with the semiconductor stack. The first surface of the silicon substrate includes a first semiconductor having a first specific resistance, and the second surface of the silicon substrate includes a second semiconductor having a second specific resistance. The first specific resistance is lower than the second specific resistance, and the thickness of the region made of the first semiconductor is thinner than the thickness of the region made of the second semiconductor in the thickness direction of the silicon substrate.
この赤外線受光装置によれば、フォトダイオードは、V族としてアンチモンを含むIII−V族化合物半導体を備える光吸収層を含む。このフォトダイオードのための半導体積層はシリコン基板に接合を成す。シリコン基板には、ドーパントの選択的な添加により半導体積層との接合近傍で高い導電性を付与できる。この透過光は、シリコン基板を介して個々のフォトダイオードの受光層に入射する。また、シリコン基板の第1面は第1半導体を備え、シリコン基板の第2面は第2半導体を備え、第1半導体からなる領域の厚さは第2半導体からなる領域の厚さより薄い。第1半導体の第1比抵抗は第2半導体の第2比抵抗より低いので、第2半導体のキャリア濃度は第1半導体のキャリア濃度より低くなる。これ故に、シリコン基板の第2半導体中のキャリアによる赤外光の吸収が低いので、シリコン基板全体として赤外光の吸収が低減される。フォトダイオードのための半導体積層はシリコン基板に接合を成すので、フォトダイオードアレイを搭載するシリコン基板とは独立した成長用基板を用いて、フォトダイオードのための半導体積層の結晶成長を行うことができ、成長用基板の選択に応じて、所望の受光特性を提供できる結晶性を半導体積層に提供できる。 According to the infrared light receiving device, the photodiode includes a light absorption layer including a III-V group compound semiconductor containing antimony as a V group. The semiconductor stack for the photodiode forms a junction with the silicon substrate. High conductivity can be imparted to the silicon substrate in the vicinity of the junction with the semiconductor stack by selective addition of a dopant. This transmitted light is incident on the light receiving layer of each photodiode through the silicon substrate. The first surface of the silicon substrate includes a first semiconductor, the second surface of the silicon substrate includes a second semiconductor, and the thickness of the region made of the first semiconductor is smaller than the thickness of the region made of the second semiconductor. Since the first specific resistance of the first semiconductor is lower than the second specific resistance of the second semiconductor, the carrier concentration of the second semiconductor is lower than the carrier concentration of the first semiconductor. Therefore, the absorption of infrared light by the carriers in the second semiconductor of the silicon substrate is low, so that the absorption of infrared light as a whole is reduced. Since the semiconductor stack for the photodiode is bonded to the silicon substrate, it is possible to perform crystal growth of the semiconductor stack for the photodiode using a growth substrate independent of the silicon substrate on which the photodiode array is mounted. Depending on the selection of the growth substrate, crystallinity that can provide desired light receiving characteristics can be provided to the semiconductor stack.
一形態に係る赤外線受光装置では、前記半導体積層は、前記フォトダイオードのための複数の第1半導体メサと、複数の第2半導体メサとを備え、前記半導体受光素子は、第1領域と該第1領域を囲む第2領域とを有し、前記複数の第1半導体メサは前記第1領域に含まれ、前記第2半導体メサは前記第2領域に含まれ、前記フォトダイオードは、前記第1半導体メサの上面上に設けられたカソード電極及びアノード電極のうちの一方となる第1電極を備え、前記フォトダイオードは、前記第2半導体メサ上に絶縁層を介して設けられたカソード電極及びアノード電極のうちの他方となる第2電極を備え、前記第2電極は、前記シリコン基板の前記第1面の前記第1半導体に接続され、前記第1電極及び第2電極は前記シリコン集積素子の前記電極に接続される。 In the infrared light receiving device according to an aspect, the semiconductor stack includes a plurality of first semiconductor mesas and a plurality of second semiconductor mesas for the photodiode, and the semiconductor light receiving element includes the first region and the first region. A plurality of first semiconductor mesas included in the first region, the second semiconductor mesas included in the second region, and the photodiode including the first region. A first electrode serving as one of a cathode electrode and an anode electrode provided on the upper surface of the semiconductor mesa is provided, and the photodiode is provided with a cathode electrode and an anode provided on the second semiconductor mesa via an insulating layer. A second electrode serving as the other of the electrodes, wherein the second electrode is connected to the first semiconductor on the first surface of the silicon substrate, and the first electrode and the second electrode are formed of the silicon integrated device. Previous Connected to the electrode.
赤外線受光装置によれば、メサエッチングによる素子分離により個々のフォトダイオードが互いに分離される。 According to the infrared light receiving device, individual photodiodes are separated from each other by element separation by mesa etching.
一形態に係る赤外線受光装置では、前記光吸収層は超格子構造を有し、前記超格子構造は、InAs層及びGaSb層、InAs層及びInGaSb層、InAsSb層及びGaSb層、又はInAsSb層及びInGaSb層を含む。 In the infrared light receiving device according to one aspect, the light absorption layer has a superlattice structure, and the superlattice structure includes an InAs layer and a GaSb layer, an InAs layer and an InGaSb layer, an InAsSb layer and a GaSb layer, or an InAsSb layer and an InGaSb. Including layers.
この赤外線受光装置によれば、光吸収層はInAs層及びGaSb層を備える超格子構造を有することができ、光吸収層はInAs層及びInGaSb層を備える超格子構造を有することができ、光吸収層はInAsSb層及びGaSb層を備える超格子構造を有することができ、或いは光吸収層はInAsSb層及びInGaSb層を備える超格子構造を有することができる。また、赤外線受光装置では、光吸収層のための材料として上記の組み合わせが適用される。 According to this infrared light receiving device, the light absorption layer can have a superlattice structure including an InAs layer and a GaSb layer, and the light absorption layer can have a superlattice structure including an InAs layer and an InGaSb layer. The layer can have a superlattice structure comprising an InAsSb layer and a GaSb layer, or the light absorption layer can have a superlattice structure comprising an InAsSb layer and an InGaSb layer. In the infrared light receiving device, the above combination is applied as a material for the light absorption layer.
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の赤外線受光装置及び半導体受光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, embodiments of the infrared light receiving device and the semiconductor light receiving element of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.
図1は、本実施形態に係る赤外線受光装置を模式的に示す図面である。図2は、本実施形態に係る半導体受光素子を模式的に示す図面である。図1及び図2には、直交座標系Sが示されている。直交座標系Sにおいては、X軸、Y軸及びZ軸が示されている。図1を参照すると、赤外線受光装置11が示されている。赤外線受光装置11は、半導体受光素子13及びシリコン集積素子15を備える。半導体受光素子13は、アレイ状に配列された複数のフォトダイオード17a、17b、17c、17d、17e、17fを含む。フォトダイオード17a〜17fは、二次元アレイ、又は一次元アレイを構成するように配置されることができる。本実施例では、図1の(a)部及び(b)部に示されるように、フォトダイオード17a〜17fは二次元的なアレイ(図1の(a)部においてはX軸の方向、及び図1の(b)部においてはY軸の方向)を構成するように配列されている。シリコン集積素子15は、半導体受光素子13からの信号を処理する処理回路19を備える。処理回路19は、処理回路部21a、21b、21c、21d、21e、21fを備える。処理回路部21a〜21fも、フォトダイオード17a〜17fのアレイに合わせてアレイ状に配置される。処理回路部21a〜21fは、それぞれ、半導体受光素子13内のフォトダイオード17a〜17fからの信号を処理する。フォトダイオード17a〜17fが実質的に同じ構造を有することができるので、引き続く説明では、代表的にフォトダイオード17aを参照する。また、処理回路部21a〜21fは実質的に同じ構造を有することができるので、引き続く説明では、代表的に処理回路部21aを参照する。処理回路部21aは、フォトダイオード17aからの光電流を受けて、例えばこの電流信号を電圧信号に変換すると共に信号増幅を行う。シリコン集積素子15は、シリコン集積回路の製造技術を適用して作製される。
FIG. 1 is a drawing schematically showing an infrared light receiving device according to the present embodiment. FIG. 2 is a drawing schematically showing the semiconductor light receiving element according to the present embodiment. An orthogonal coordinate system S is shown in FIGS. In the orthogonal coordinate system S, an X axis, a Y axis, and a Z axis are shown. Referring to FIG. 1, an infrared
具体的には、シリコン集積素子15は、処理回路部21a(21a〜21f)毎に設けられた複数の電極23a(23a〜23f)を含み、複数の電極23a(23a〜23f)は、フォトダイオード17a(17a〜17f)のアレイに合わせてアレイ状に配列される。処理回路部21a(21a〜21f)は、半導体受光素子13内のフォトダイオード17a(17a〜17f)に接続される。シリコン集積素子15の電極23a(23a〜23f)は、半導体受光素子内のフォトダイオード17a(17a〜17f)の電極25a(25a〜25f)に接続される。
Specifically, the silicon integrated
半導体受光素子13は、シリコン基板27と、フォトダイオード17aのための半導体積層29と、接合31とを備える。接合31は、シリコン基板27と半導体積層29とによって構成される。半導体積層29は、コンタクト層29a、赤外線に感応する光吸収層29b、及びドープ半導体層29cを含む。光吸収層29bは、V族としてアンチモンを含むIII−V族化合物半導体を備え、III−V族化合物半導体は、例えばGaSb等であり、またInAs、GaInSb、InAsSbを包含する。光吸収層29bは、例えば互いに異なる材料からなる第1半導体層及び第2半導体層を含む超格子構造を有することができる。超格子構造33は、以下の組み合わせの少なくともいずれか一つを備えることができる。この赤外線受光装置11によれば、光吸収層29bはInAs層及びGaSb層を備える超格子構造33を有することができ、光吸収層29bはInAs層及びInGaSb層を備える超格子構造33を有することができる。さらに、光吸収層29bはInAsSb層及びGaSb層を備える超格子構造33を有することができ、或いは光吸収層29bはInAsSb層及びInGaSb層を備える超格子構造33を有することができる。赤外線受光装置11では、光吸収層29bのための材料として上記の組み合わせが適用される。超格子構造はタイプIIのバンド構造を有する。光吸収層29bは、例えば3〜15μmの赤外領域の光を受ける。
The semiconductor
半導体積層29の一例。
コンタクト層29a:Beドープp型GaSb、ドーパント濃度2×1018cm−3。
光吸収層29b:アンドープInAs/GaSbの超格子構造。
ドープ半導体層29c;Siドープn型InAs、ドーパント濃度2×1018cm−3。
本実施例では、コンタクト層29a、光吸収層29b及びドープ半導体層29cは、シリコン基板27の第1面27aに交差する軸(例えば、法線軸)の方向に配列されている。ドープ半導体層29c(フォトダイオードの上側)は例えばInAsである。コンタクト層29a(フォトダイオードの下側)は例えばGaSbである。
An example of the
Light
In the present embodiment, the
シリコン基板27は第1面27a及び第2面27bを有する。第1面27aは、半導体積層29に貼り合わせの接合31を成す。第2面27bは、第1面27aの反対側にあり光入射面を構成する。シリコン基板27の第1面27aは第1半導体を備え、この第1半導体は第1比抵抗ρ1を有する。シリコン基板27の第2面27bは第2半導体を備え、この第2半導体は第2比抵抗ρ2を有する。第1比抵抗ρ1は第2比抵抗ρ2より低い。また、シリコン基板27は、シリコン基板27の厚さ方向に配列された、第1半導体からなる領域27c及び第2半導体からなる領域27dを含む。第1半導体からなる領域27cの厚さD1は、第2半導体からなる領域27dの厚さD2より薄い。領域27cにはn型ドーパントが添加されており、一実施例ではn型ドーパント(例えば、燐)が添加されている。第2半導体からなる領域27dのキャリア濃度は、第1半導体からなる領域27cのキャリア濃度より小さい。領域27cのキャリア濃度は例えば1×1018cm−3以上1×1020cm−3以下の範囲にあり、例えば3×1018cm−3である。領域27dのキャリア濃度は例えば4×1013cm−3以上1×1016cm−3以下の範囲にあり、例えば1×1015cm−3である。第1比抵抗ρ1は例えば0.0007〜0.02Ωcmの範囲にあり、第2比抵抗ρ2は例えば0.5〜100Ωcmの範囲にある。第1半導体からなる領域27cの厚さD1は例えば3〜100μmの範囲にあり、例えば10μmである。
The
赤外線受光装置11は裏面入射型の構造を有するので、シリコン基板27の第2面27bから入射した赤外光は、シリコン基板27の領域27c及び領域27dを透過した後に、光吸収層29bにおいて光電変換される。第2比抵抗ρ2を有する第2半導体からなる領域27dは、赤外領域において大きな光吸収を示さないので、領域27dの厚さD2は、シリコン基板27が支持体としての役割を提供できる程度の値であることができる。
Since the infrared
赤外線受光装置11によれば、フォトダイオード17aは、V族としてアンチモンを含むIII−V族化合物半導体を備える光吸収層29bを含む。このフォトダイオード17aのための半導体積層29はシリコン基板27に接合31を成す。シリコン基板27には、ドーパントの選択的な添加により高い導電性を付与できると共に、キャリアが少ない領域が大きいために赤外の波長帯域の光はシリコン半導体を透過可能である。この透過光は、シリコン基板27を介して個々のフォトダイオード17aの光吸収層29bに入射する。また、シリコン基板27の第1面27aは、第1比抵抗の第1半導体を備え、シリコン基板27の第2面27bは、第2比抵抗の第2半導体を備え、第1半導体からなる領域27cの厚さD1は第2半導体からなる領域27dの厚さD2より薄い。また、第1半導体の第1比抵抗は第2半導体の第2比抵抗より低いので、第2半導体のキャリア濃度は第1半導体のキャリア濃度より低くでき、またシリコン基板27の第2半導体中のキャリアによる赤外光の吸収が低い。これ故に、多数のフォトダイオード17aの相互接続を導電性シリコン領域で構成すると共に、シリコン基板全体として赤外光の吸収が低減される。導電性シリコン領域はエピ成長に依ることなく形成される。フォトダイオードのための半導体積層29がシリコン基板27に接合31を成すので、フォトダイオードアレイを搭載するシリコン基板27に限定されることなくシリコンとは独立した材料の成長用基板を用いて、フォトダイオードのための半導体積層29の結晶成長を行うことができ、所望の受光特性を提供できる結晶性を成長用基板の選択に応じて半導体積層29(より具体的には光吸収層29b)に提供できる。
According to the infrared
赤外線受光装置11では、半導体受光素子13は、第1領域13a及び第2領域13bを有し、第2領域13bは第1領域を囲むことができる。半導体受光素子13は、フォトダイオード17aのための複数の第1半導体メサ37a(37a〜37f)と、複数の第2半導体メサ37gとを備える。第1半導体メサ37a(37a〜37f)は第1領域13aに含まれ、第2半導体メサ37gは第2領域13bに含まれる。フォトダイオード17aは、第1半導体メサ37a(37a〜37f)の上面上に設けられたカソード電極及びアノード電極のうちの一方となる電極25a(25a〜25f)を第1電極として備え、この電極25aは、例えばバンプ電極といった接続金属体39を介してシリコン集積素子15の電極23aに接続される。フォトダイオード17a(17a〜17f)は、第2半導体メサ37g上に絶縁層41を介して設けられたカソード電極及びアノード電極のうちの他方となる電極25gを第2電極として備える。この電極25gは、シリコン基板27の第1面27aの領域27cの高ドープ半導体領域(第1半導体)に接続される。領域27c(高ドープ半導体領域)はシリコン基板27の第1面27aに沿って延在して、アレイ状のフォトダイオード17a(17a〜17f)を互いに接続する。また、多数のフォトダイオード17aからの光電流は、共通の高ドープ半導体領域及び電極25gを介してシリコン集積素子15に流れ込む。
In the infrared
赤外線受光装置11によれば、メサエッチングによる素子分離により個々のフォトダイオードが互いに分離される。この実施例では、第1半導体メサ37a(37a〜37f)及び第2半導体メサ37gの各々は、領域27c(高ドープ半導体領域)の一部を含み、領域27c(高ドープ半導体領域)の残りがシリコン基板27の第1面27aに沿って延在する。これ故に、半導体メサとして分離されるフォトダイオード17a(17a〜17f)のアレイに、素子分離のためのメサを利用して、シリコン集積素子15に接続される電極25g(共通の第2電極)を提供できる。
According to the infrared
本実施例では、化合物半導体とシリコン半導体との接合31が、第1半導体メサ37a(37a〜37f)及び第2半導体メサ37gの側面に到達している。これ故に、メサを用いた素子分離により、化合物半導体とシリコン半導体との貼り合わせによる大きな物理的な接合は、個々のフォトダイオード17a(17a〜17f)毎に分離されて、比較的小さい接合面積を有する多数の接合31を備え、これらの接合31はアレイ状に配列されている。シリコンの熱膨張係数はIII−V族化合物半導体の熱膨張係数と異なるけれども、アレイ状の接合31の寄与により半導体受光素子13及びシリコン集積素子15は互いにしっかりと固定されて、一体の赤外線受光装置11を構成できる。さらに、化合物半導体とシリコン半導体との接合31が、個々のフォトダイオード17a(17a〜17f)毎に分離されて形成されているので、シリコンの熱膨張係数とIII−V族化合物半導体の熱膨張係数との差に起因して生じる応力は、各半導体メサに分散されるので、応力による特性や素子の信頼性への影響を低減することができる。接合31の面積は例えば225〜2500μm2程度であり、接合31のサイズ(例えば一辺の長さ)は例えば15〜50μm程度である。アレイ数は、第1半導体メサ37a(37a〜37f)及び第2半導体メサ37gの総数であり、例えば50000以上である。半導体受光素子13がシリコン基板27を含み、シリコン基板27はシリコン集積素子15と同じ熱膨張係数を有する。半導体受光素子13とシリコン集積素子15とをバンプを介して接続した際に、III−V族化合物半導体からなる受光層は、シリコン基板27とシリコン集積素子15とで挟まれた構成を有することになる。この構造により、シリコンとIII−V族化合物半導体との熱膨張係数差に起因した応力を更に低減できる。
In the present embodiment, the
半導体受光素子13は、必要な場合には、シリコン基板27の第2面27b上に設けられた反射防止膜43を更に含むことができる。
The semiconductor
図3〜図5を参照しながら、赤外線受光装置11を作製する方法及び半導体受光素子13を作製する方法を説明する。引き続く説明において、赤外線受光装置11及び半導体受光素子13に対応した構成物が製造工程において現れる。可能である場合には、製造工程において現れる構成物に、赤外線受光装置11及び半導体受光素子13に係る上記の説明における参照符合を付する。
A method of manufacturing the infrared
半導体受光素子13のフォトダイオード17aのためのエピタキシャル積層を形成するための成長用の半導体基板を準備する。この半導体基板の材料は、光収集層に所望の受光特性を提供でき、また半導体積層に所望の結晶品質を提要できるように決定される。この半導体基板は、図3の(a)部において半導体基板51として示されている。図3の(a)部に示されるように、エピ成長工程では、p導電性のIII−V族化合物半導体層(ドープ半導体層29c)、InAs/GaSb超格子構造(光吸収層29b)及びn導電性のIII−V族化合物半導体層(コンタクト層29a)を成長して、エピタキシャル基板EPを形成する。半導体基板51は、例えばアンドープGaSbウエハであり、入手可能なアンドープGaSb基板は例えばp導電性を示す。成長方法は、例えば分子線エピタキシ(MBE)法であることができる。p導電性のIII−V族化合物半導体層は、ベリリウムドープGaSbであることができ、n導電性のIII−V族化合物半導体層は、シリコンドープInAsであることができる。
A growth semiconductor substrate for forming an epitaxial stack for the
図3の(b)部に示されるように、シリコン基板準備工程では、高比抵抗のシリコンウエハを準備する。このシリコンウエハは、全体が実質的な均一な不純物分布であって、半導体受光素子13の受光波長範囲において90%程度の光透過率(波長:15μmでの値)を示す。このシリコンウエハの主面に、層状の高濃度ドープ領域を形成して、半導体受光素子13のためのシリコン基板53を準備する。このために、例えば不純物拡散及び/又はイオン注入を用いることができる。添加されるドーパント種は、例えば燐であることができる。この不純物導入により、シリコンウエハからシリコン基板53が形成される。シリコン基板53は、主面53cに沿って設けられた層状で低比抵抗の高濃度ドープ領域53aと、高比抵抗の基体領域53bとを含む。
シリコンウエハの一例。
シリコンウエハ:燐ドープSi基板(n型)。
ウエハ厚;350μm。
キャリア濃度:1×1016cm−3以下。
高ドープ領域の一例。
ドーパント種:燐(P)。
ドーパント濃度:1×1018cm−3以上。
比抵抗:0.5Ω・cm以下。
拡散深さ;10μm。
As shown in part (b) of FIG. 3, in the silicon substrate preparation step, a silicon wafer having a high specific resistance is prepared. This silicon wafer has a substantially uniform impurity distribution as a whole, and exhibits a light transmittance of about 90% (wavelength: value at 15 μm) in the light receiving wavelength range of the semiconductor
An example of a silicon wafer.
Silicon wafer: phosphorus-doped Si substrate (n-type).
Wafer thickness: 350 μm.
Carrier concentration: 1 × 10 16 cm −3 or less.
An example of a highly doped region.
Dopant species: phosphorus (P).
Dopant concentration: 1 × 10 18 cm −3 or more.
Specific resistance: 0.5 Ω · cm or less.
Diffusion depth: 10 μm.
貼り合わせ工程においては、まず、エピタキシャル基板EP及びシリコン基板53を準備して、貼り合わせのための前処理を行うと共に、前処理されたエピタキシャル基板EP及びシリコン基板53を互いに接触させる。次いで、互いに接触したエピタキシャル基板EP及びシリコン基板53に貼り合わせ処理を行って、エピタキシャル基板EP及びシリコン基板53を接合させる。
エピタキシャル基板EPとシリコン基板53との接合形成の一例。
前処理として以下の工程を行う。例えば、エピタキシャル基板EP及びシリコン基板53に、アセトンを用いた超音波洗浄、メタノールを用いた超音波洗浄、超純水を用いた洗浄を順に適用する。これらの洗浄の後に、シリコン基板53にはバッファードフッ酸処理を施して、シリコン基板の表面の自然酸化膜を除去する。上記の洗浄の後に、エピタキシャル基板EPには、その表面の親水化のために有機アルカリ処理を施す。これらの処理の後に、必要な場合には貼り合わせのためのアライメントを行って、エピタキシャル基板EP及びシリコン基板53の表面を互いに接触させる。具体的には、図3の(c)部に示されるように、アライメント及び密着のための装置55aを用いて純水中においてエピタキシャル基板EP及びシリコン基板53を密着される。密着されたエピタキシャル基板EP及びシリコン基板53を純水中から取り出した後に、図3の(d)部に示されるように、処理装置55bを用いて、密着されて成る一体物57の熱処理を行う。
熱処理の条件の一例。
熱処理温度:摂氏600度。
熱処理時間:1時間。
熱処理の雰囲気:水素。
熱処理の圧力:1パスカル。
貼り合わせ処理の加圧力:1×105パスカル。
一体物57は、貼り合わせ処理によるエピタキシャル基板EP及びシリコン基板53並びに単一の大きな接合59を備える。
In the bonding step, first, the epitaxial substrate EP and the
An example of junction formation of epitaxial substrate EP and
The following steps are performed as pretreatment. For example, ultrasonic cleaning using acetone, ultrasonic cleaning using methanol, and cleaning using ultrapure water are sequentially applied to the epitaxial substrate EP and the
An example of the conditions of heat processing.
Heat treatment temperature: 600 degrees Celsius.
Heat treatment time: 1 hour.
Heat treatment atmosphere: hydrogen.
Heat treatment pressure: 1 Pascal.
Pressure applied in the bonding process: 1 × 10 5 Pascal.
The
図3の(e)部に示されるように、成長用の半導体基板51を一体物57から除去して、基板生産物SP1を形成する。半導体基板51の除去は例えば研磨及びエッチングにより行われる。GaSb基板の除去の一例としては、機械的な研磨を行った後に、研磨面のエッチングが行われる。ウェットエッチング用溶液としては、水、リン酸、クエン酸、過酸化水素水を含む溶液が用いられる。
As shown in part (e) of FIG. 3, the
メサ形成工程では、個々の素子区画内においてアレイ状の配列される半導体メサを規定するマスクを基板生産物SP1上に形成した後に、このマスクを用いたエッチングにより半導体メサのアレイを形成する。このエッチングにより、図4の(a)部に示されるように、アレイ状の配列される半導体メサを含む基板生産物SP2が形成される。本実施例においては、基板生産物SP2は、シリコン基板53に到達するように深さの第1半導体メサ37a、37b及び第2半導体メサ37gを含む。これ故に、シリコン基板53の主面53cに沿って設けられた層状の高濃度ドープ領域53aを維持しながら、個々の半導体メサ内に接合31が含まれる。第1半導体メサ37a、37b、第2半導体メサ37gの間の領域には高濃度ドープ領域53aが現れている。一実施例では、隣り合う素子区画の境界には、第1半導体メサ37a、37b及び第2半導体メサ37g間の領域より幅広のエリアに高濃度ドープ領域53aが現れている。このエリアは、後の工程においてカソード電極の接触のために用いられる。第1半導体メサ37a、37b及び第2半導体メサ37gにおいて、接合59は、第1半導体メサ37a、37b及び第2半導体メサ37g毎の接合31として区分けされる。理解を容易にするために、図4は、一素子区画のサイズの一部分の素子製造工程を示す。
In the mesa formation process, a mask defining semiconductor mesas arranged in an array in each element section is formed on the substrate product SP1, and then an array of semiconductor mesas is formed by etching using the mask. By this etching, as shown in FIG. 4A, a substrate product SP2 including semiconductor mesas arranged in an array is formed. In the present embodiment, the substrate product SP2 includes
保護膜形成工程では、図4の(b)部に示されるように、基板生産物SP2の第1半導体メサ37a、37b、及び第2半導体メサ37g並びに高濃度ドープ領域53aを覆うように、パッシベーション膜61を形成して、基板生産物SP3を作製する。第1半導体メサ37a、37b、第2半導体メサ37gの側面及び上面はパッシベーション膜61により覆われている。
パッシベーション膜61の形成の一例。
成膜方法:プラズマ(CVD)気相成長法。
絶縁膜の材料シリコン系無機絶縁膜(例えばSiO2)。
厚さ:300nm。
In the protective film formation step, as shown in FIG. 4B, the passivation is performed so as to cover the
An example of formation of the
Film forming method: Plasma (CVD) vapor phase growth method.
Insulating film material Silicon-based inorganic insulating film (for example, SiO 2 ).
Thickness: 300 nm.
アノード電極形成工程では、図4の(c)部に示されるように、第1半導体メサ37a、37bの上面上のパッシベーション膜61に開口を形成した後に、第1半導体メサ37a、37bの上面に接触を成す電極25a、25b(アノード電極)を形成して、基板生産物SP4を作製する。第2半導体メサ37gの側面及び上面はパッシベーション膜61により覆われている。
センサ用電極の形成の一例。
金属膜の作成方法:蒸着。
電極材料:Ti/Pt/Au。
電極の厚さ;50nm/80nm/450nm。
In the anode electrode forming step, as shown in FIG. 4C, after an opening is formed in the
An example of formation of the electrode for sensors.
Metal film production method: vapor deposition.
Electrode material: Ti / Pt / Au.
Electrode thickness; 50 nm / 80 nm / 450 nm.
カソード電極形成工程では、図4の(d)部に示されるように、第2半導体メサ37gに隣接する高濃度ドープ領域53a上のパッシベーション膜61に開口を形成した後に、高濃度ドープ領域53aの表面に接触を成す電極25g(カソード電極)を形成して、基板生産物SP5を作製する。電極25g(カソード電極)は、高濃度ドープ領域53aの表面に接触を成す接触部、該接触部に接続され第2半導体メサ37gの側面を延在する配線部、及び配線部に接続され第2半導体メサ37gの上面を位置する電極部を含む。
カソード電極の形成の一例。
金属膜の作成方法:蒸着。
電極材料:Al。
電極の厚さ;500nm(成膜時)。
In the cathode electrode forming step, as shown in FIG. 4D, after an opening is formed in the
An example of formation of a cathode electrode.
Metal film production method: vapor deposition.
Electrode material: Al.
Electrode thickness: 500 nm (during film formation).
反射防止(AR)膜の形成工程では、シリコン基板53の裏面が鏡面になるようにシリコン基板53を研磨する。この後に、図5の(a)部に示されるように、シリコン基板53の研磨面53d上に反射防止膜63を形成して、基板生産物SP6を作製する。
AR膜の形成の一例。
前処理:研磨で鏡面の形成。
成膜の方法:プラズマ化学的気相成長法。
AR膜の材料;シリコン系無機絶縁膜(例えばSiON)。
In the formation process of the antireflection (AR) film, the
An example of formation of an AR film.
Pretreatment: polishing to form a mirror surface.
Film formation method: plasma chemical vapor deposition method.
AR film material; silicon-based inorganic insulating film (for example, SiON).
バンプ形成工程では、図5の(b)部に示されるように、第1半導体メサ37a上の電極25a(アノード電極)、第1半導体メサ37b上の電極25b(アノード電極)、及び第2半導体メサ37g上の電極25g(カソード電極)上にバンプ電極65を形成して、基板生産物SP7を作製する。
バンプ電極の形成の一例。
金属膜の形成方法:蒸着。
バンプの材料:インジウム(In)。
これまでの工程により、半導体受光素子13のための基板生産物SP7が作製された。基板生産物SP7を分離して、半導体チップとしての半導体受光素子13を作製する。これにより、センサチップが完成された。
In the bump formation step, as shown in FIG. 5B, the
An example of formation of a bump electrode.
Metal film forming method: vapor deposition.
Bump material: Indium (In).
The substrate product SP7 for the semiconductor
シリコン集積素子15を準備する。シリコン集積素子15は、半導体受光素子13のアレイ状のフォトダイオードの各々からの信号を上記のバンプ電極65を介して受ける読み出し回路を含む。図5の(c)部に示されるように、半導体受光素子13とシリコン集積素子15とのマイクロ接合を形成するためのバンプ電極67を、シリコン集積素子15の処理回路部21a、21b毎の電極23a、23b上及び電極25g(カソード電極)に接続される電極23g上に形成する。
シリコン集積素子の準備工程の一例。
金属膜の形成方法:蒸着。
バンプの材料:インジウム(In)。
A silicon integrated
An example of the preparation process of a silicon integrated element.
Metal film forming method: vapor deposition.
Bump material: Indium (In).
接合工程においては、図5の(d)部に示されるように、半導体受光素子13とシリコン集積素子15とのマイクロ接合を形成するために、半導体受光素子13及びシリコン集積素子15のアライメントを行う。アライメントの後に、図5の(e)部に示されるように、半導体受光素子13のバンプ電極65とシリコン集積素子15のバンプ電極67との接触させた後に、圧力を加えて半導体受光素子13とシリコン集積素子15とのマイクロ接合を形成する。バンプ電極65とバンプ電極67とは接合69を形成する。
In the bonding step, as shown in FIG. 5D, the semiconductor
図6を参照しながら、別の半導体受光素子を作製する方法を説明する。図6の(a)部を参照すると、既に説明された手順に従って形成されたエピタキシャル基板EPが示されている。接合の形成に先立って、図6の(b)部に示されるように、エピタキシャル基板EP上に非結晶性シリコン層71を堆積して、積層生産物EP1を形成する。非結晶性シリコン層71は、例えばアモルファスシリコン膜、又はポリシリコン膜として化学的気相成長法で成膜される。非結晶性シリコン層71は例えば0.3〜10μmの厚さであることができる。
多結晶あるいは非晶質シリコン膜の堆積の例示。
作製方法;プラズマ化学的気相成長法。
厚さ:1μm。
成膜の温度;摂氏250度。
A method of manufacturing another semiconductor light receiving element will be described with reference to FIG. Referring to FIG. 6 (a), there is shown an epitaxial substrate EP formed in accordance with the procedure already described. Prior to the formation of the junction, as shown in FIG. 6B, an
An example of the deposition of a polycrystalline or amorphous silicon film.
Production method: Plasma chemical vapor deposition method.
Thickness: 1 μm.
Deposition temperature: 250 degrees Celsius.
エピタキシャル基板EP上に非結晶性シリコン層71を形成した後に、貼り合わせ工程として既に説明したように、図6の(c)部に示されるように、前処理、アライメント等を行う。図6の(d)部に示されるように、積層生産物EP1をシリコン基板53に貼り合わせて、接合73を形成する。
積層生産物EP1とシリコン基板53との貼り合わせの一例。
表面前処理:イオンビーム照射により活性化処理。
貼り合わせの温度:室温(例えば、27℃)。
貼り合わせの雰囲気:上記の前処理から接合まで高真空(例えば、真空度1×10−4パスカル)。
貼り合わせのための印加圧力:1×105パスカル。
引き続く工程として、図3の(e)部に示されるように、半導体基板51の除去に進む。
After the
An example of bonding of the laminated product EP1 and the
Surface pretreatment: Activation treatment by ion beam irradiation.
Bonding temperature: room temperature (for example, 27 ° C.).
Bonding atmosphere: High vacuum from the above pretreatment to bonding (for example, vacuum degree 1 × 10 −4 Pascal).
Applied pressure for bonding: 1 × 10 5 Pascal.
As a subsequent process, the process proceeds to removal of the
(実施例)
以下のような工程で光検出器を作製した。
MBE法にてBeドープGaSbバッファ層、(InAs/GaSb)超格子からなる受光層、SiドープInAsコンタクト層を順に成長して、エピタキシャル基板を作製した。このエピタキシャル基板中の超格子は、InAs層/GaSb層を一対として、300対からなる。超格子の全体のうち、GaSb基板に近い30対内のGaSb層にベリリウムを添加して、p型導電性を付与している。また、コンタクト層に近い30対内のGaSb層にシリコンを添加して、n型導電性を付与している。これらの間の(InAs/GaSb)超格子は、アンドープとして成長されて、i型を有する。このような成長により、pn接合、又はpin接合が超格子構造の受光層内に形成される。
(Example)
A photodetector was produced by the following process.
An epitaxial substrate was produced by sequentially growing a Be-doped GaSb buffer layer, a light-receiving layer made of an (InAs / GaSb) superlattice, and a Si-doped InAs contact layer by MBE. The superlattice in this epitaxial substrate consists of 300 pairs, with InAs layer / GaSb layer as a pair. Of the entire superlattice, beryllium is added to 30 pairs of GaSb layers close to the GaSb substrate to impart p-type conductivity. Further, silicon is added to 30 pairs of GaSb layers close to the contact layer to impart n-type conductivity. The (InAs / GaSb) superlattice between them is grown as undoped and has i-type. By such growth, a pn junction or a pin junction is formed in the light receiving layer having a superlattice structure.
エピタキシャル基板のコンタクト層表面にウェハボンディング技術を用いてシリコン基板を貼り合わせて、貼り合わせ一体物を形成する。この後に、GaSb基板を研磨又はウェットエッチングにより除去する。これらの工程により、センサチップ用ウエハ生産物を作製した。貼り合わせに先だって、低いキャリア濃度を有するシリコン基板を準備すると共に、該シリコン基板の表面近傍にイオン注入により、コンタクト層と同じ導電型(例えばn型)の高ドープ領域を形成する。このように作製されたシリコン基板の大部分では、そのキャリア濃度が低いので、赤外光の透過率が高く、コンタクト層と接触する基板表面には、高キャリア濃度を有するドープされたシリコン領域を形成して個々のフォトダイオードに接地経路を提供している。 A silicon substrate is bonded to the contact layer surface of the epitaxial substrate by using a wafer bonding technique to form a bonded integrated object. Thereafter, the GaSb substrate is removed by polishing or wet etching. Through these steps, a sensor chip wafer product was produced. Prior to bonding, a silicon substrate having a low carrier concentration is prepared, and a highly doped region of the same conductivity type (for example, n-type) as the contact layer is formed near the surface of the silicon substrate by ion implantation. Most of the silicon substrates fabricated in this manner have a low carrier concentration, so that the infrared light transmittance is high, and a doped silicon region having a high carrier concentration is formed on the substrate surface in contact with the contact layer. And provide a ground path for the individual photodiodes.
センサチップ用ウエハ生産物にプロセスを施して、一次元又は二次元に配列された複数の微細な赤外線センサ(フォトダイオード)のアレイを複数の素子区画に一括して形成して、センサチップ生産物を作製する。センサチップ生産物を適当な大きさにダイシングして、センサチップを作製できる。 The sensor chip wafer product is processed to form an array of a plurality of fine infrared sensors (photodiodes) arranged one-dimensionally or two-dimensionally in a plurality of element sections. Is made. The sensor chip product can be diced to an appropriate size to produce a sensor chip.
プロセスは以下のような手順で行った。BeドープGaSbバッファ層、超格子構造の受光層、SiドープInAsコンタクト層を含む半導体積層にフォトリソグラフィ及びエッチングを適用して、半導体メサ構造のアレイを形成した。エッチングの深さはシリコン基板の表層をエッチングする程度に設定され、またシリコン基板表面の高ドープ領域の深さより浅くなるように設定される。次いで、個々の半導体メサの側面及び上面にパッシベーション膜(例えばシリコン酸化膜)を形成した。各半導体メサの上面(GaSbバッファ層)にオーミック接触するように、Ti/Pt/Au合金を用いてアノード電極を形成した。シリコン基板の高ドープ領域にオーミック接触するようにAlを用いてカソード電極を形成した。接地電極用の専用半導体メサを素子の外周領域に準備して、専用半導体メサの側面上のパッシベーション膜に沿って専用半導体メサの上面まで接地電極を延在させて、フォトダイオードのオーミック電極と同じ高さに、接地電極を設けている。これにより、アノード電極及び接地電極の高さが一致する。研磨又はウェットエッチングによりシリコン基板の裏面に鏡面を形成した。しかしながら、不要な量の研磨・エッチングにより基板の厚さが薄くなることを避けた。鏡面を形成した後に、鏡面状の裏面上に反射防止(AR)膜を形成して、入射光の反射を防止する。 The process was performed as follows. An array of semiconductor mesa structures was formed by applying photolithography and etching to a semiconductor stack including a Be-doped GaSb buffer layer, a superlattice light-receiving layer, and a Si-doped InAs contact layer. The etching depth is set to such an extent that the surface layer of the silicon substrate is etched, and is set to be shallower than the depth of the highly doped region on the surface of the silicon substrate. Next, a passivation film (for example, a silicon oxide film) was formed on the side surface and the upper surface of each semiconductor mesa. An anode electrode was formed using a Ti / Pt / Au alloy so as to make ohmic contact with the upper surface (GaSb buffer layer) of each semiconductor mesa. A cathode electrode was formed using Al so as to be in ohmic contact with the highly doped region of the silicon substrate. Prepare a dedicated semiconductor mesa for the ground electrode in the outer peripheral area of the element, and extend the ground electrode to the top surface of the dedicated semiconductor mesa along the passivation film on the side surface of the dedicated semiconductor mesa, the same as the ohmic electrode of the photodiode A ground electrode is provided at a height. Thereby, the height of an anode electrode and a ground electrode corresponds. A mirror surface was formed on the back surface of the silicon substrate by polishing or wet etching. However, an unnecessary amount of polishing / etching was avoided to reduce the thickness of the substrate. After forming the mirror surface, an antireflection (AR) film is formed on the mirror-like back surface to prevent reflection of incident light.
このように作製されたセンサチップをシリコン集積素子と接合して、センサチップのフォトダイオードをシリコン集積素子内の読み出し回路に接続した。センサのアノード電極は、読み出し回路の電極にバンプを介在させて接続される。また、センサチップのフォトダイオードのカソードは、読み出し回路の接地電極とバンプを介在させて接続させる。これらの工程により、中赤外領域に感度を有する第1光検出器を作製した。第1光検出器は、実質的に、図1に示される構造を有する。 The sensor chip thus fabricated was joined to the silicon integrated element, and the photodiode of the sensor chip was connected to the readout circuit in the silicon integrated element. The anode electrode of the sensor is connected to the electrode of the readout circuit via a bump. Further, the cathode of the photodiode of the sensor chip is connected to the ground electrode of the readout circuit via a bump. By these steps, a first photodetector having sensitivity in the mid-infrared region was produced. The first photodetector has substantially the structure shown in FIG.
上記の第1光検出器とは別の構造を有し図7に示されるような第2光検出器を作製した。この構造では、シリコン基板に貼り合わせを行わずGaSb基板を残すこと、半導体メサ形成に際してBeドープGaSbバッファ層の一部をアノード領域として使用すること、において、先の作製された第1光検出器の構造と異なる。貼り合わせを行わないので、シリコン集積素子の読み出し回路に接続される半導体メサの上部にn型半導体を配置すると共に、GaSb基板に近い半導体メサの下部にp型半導体を配置する。この導電性の変更に合わせて、電極材料も変更する。センサチップと読み出し回路との接合を形成した後に、十分な光透過を得るために、50μmの厚さにまでGaSb基板の裏面を研磨した。研磨後のGaSb基板の裏面にAR膜を形成した。 A second photodetector having a structure different from that of the first photodetector was produced as shown in FIG. In this structure, the first photodetector manufactured in the past is to leave the GaSb substrate without bonding to the silicon substrate, and to use a part of the Be-doped GaSb buffer layer as the anode region when forming the semiconductor mesa. The structure is different. Since bonding is not performed, an n-type semiconductor is disposed on the semiconductor mesa connected to the readout circuit of the silicon integrated element, and a p-type semiconductor is disposed below the semiconductor mesa near the GaSb substrate. The electrode material is also changed in accordance with the change in conductivity. After forming the junction between the sensor chip and the readout circuit, the back surface of the GaSb substrate was polished to a thickness of 50 μm in order to obtain sufficient light transmission. An AR film was formed on the back surface of the polished GaSb substrate.
第1光検出器、第2光検出器をそれぞれ複数作製し、作製後のセンサチップに割れが発生しているかを調べると、第1光検出器は割れの発生率が0%だったのに対し、第2光検出器は約50%であった。また、第1光検出器、及び第2光検出器をパッケージに実装して、第1組立物、及び第2組立物を形成した。第1組立物、及び第2組立物に対して、温度77Kへの冷却、及び室温(例えば、27℃)に戻すという10回の温度サイクルを行った。この温度サイクルの後に、第1組立物、及び第2組立物内の光検出器を観察した。第2光検出器のセンサチップが割れていた。第1組立物のセンサチップが割れていない。 A plurality of first photodetectors and a plurality of second photodetectors were manufactured, and it was examined whether cracks occurred in the manufactured sensor chip. Even though the incidence rate of cracks in the first photodetector was 0%, In contrast, the second photodetector was about 50%. Further, the first photodetector and the second photodetector were mounted on a package to form a first assembly and a second assembly. The first assembly and the second assembly were subjected to 10 temperature cycles of cooling to a temperature of 77 K and returning to room temperature (eg, 27 ° C.). After this temperature cycle, the photodetectors in the first assembly and the second assembly were observed. The sensor chip of the second photodetector was cracked. The sensor chip of the first assembly is not broken.
また、暗電流を評価するために、第1光検出器及び第2光検出器のI−V特性を測定した。第1光検出器は、第2光検出器と同様に、印可電圧が−0.5Vで1mA/cm2以下の小さい暗電流を有することが確かめられた。 Moreover, in order to evaluate dark current, the IV characteristic of the 1st photodetector and the 2nd photodetector was measured. As with the second photodetector, the first photodetector was confirmed to have a small dark current of 1 mA / cm 2 or less at an applied voltage of −0.5V.
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
本実施の形態によれば、所望の受光特性を提供できる結晶性を有し赤外線に感応する光吸収層を有すると共に、裏面入射により該光吸収層に導入され赤外線の減少を低減できる赤外線受光装置を優れた量産性で提供でき、また、該赤外線受光装置のための半導体受光素子を提供できる。 According to the present embodiment, an infrared light receiving device that has a light absorption layer that has crystallinity that can provide desired light reception characteristics and is sensitive to infrared rays, and that can be introduced into the light absorption layer by backside incidence to reduce the reduction in infrared rays. Can be provided with excellent mass productivity, and a semiconductor light receiving element for the infrared light receiving device can be provided.
11…赤外線受光装置、13…半導体受光素子、15…シリコン集積素子、17a、17b、17c、17d、17e、17f…フォトダイオード、19…処理回路、27…シリコン基板、29a…コンタクト層、29b…光吸収層、29c…ドープ半導体層、29…半導体積層、31…接合、33…超格子構造。
DESCRIPTION OF
Claims (4)
アレイ状に配列された複数のフォトダイオードを含む半導体受光素子と、
前記半導体受光素子内の前記フォトダイオードからの信号を処理する処理回路を備えるシリコン集積素子と、
を備え、
前記シリコン集積素子はアレイ状に配列された複数の電極を含み、前記半導体受光素子内の前記フォトダイオードは、それぞれ、前記複数の電極に接続され、
前記半導体受光素子は、シリコン基板と、前記フォトダイオードのための半導体積層と、前記シリコン基板と前記半導体積層との接合とを含み、
前記半導体積層は、III−V族化合物半導体を備え赤外線に感応する光吸収層を含み、
前記シリコン基板は、前記半導体積層に接合を成す第1面と、該第1面の反対側にあり光入射面を構成する第2面とを有し、前記シリコン基板の前記第1面は、第1比抵抗を有する第1半導体を備え、前記シリコン基板の前記第2面は、第2比抵抗を有する第2半導体を備え、前記第1比抵抗は前記第2比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第1半導体からなる領域の厚さは、前記第2半導体からなる領域の厚さより薄い、赤外線受光装置。 An infrared receiver,
A semiconductor light receiving element including a plurality of photodiodes arranged in an array; and
A silicon integrated device comprising a processing circuit for processing a signal from the photodiode in the semiconductor light receiving device;
With
The silicon integrated element includes a plurality of electrodes arranged in an array, and each of the photodiodes in the semiconductor light receiving element is connected to the plurality of electrodes,
The semiconductor light receiving element includes a silicon substrate, a semiconductor stack for the photodiode, and a junction between the silicon substrate and the semiconductor stack,
The semiconductor stack includes a light-absorbing layer comprising a III-V compound semiconductor and sensitive to infrared rays,
The silicon substrate has a first surface that forms a junction with the semiconductor stack, and a second surface that is on the opposite side of the first surface and forms a light incident surface, and the first surface of the silicon substrate includes: A first semiconductor having a first specific resistance, wherein the second surface of the silicon substrate includes a second semiconductor having a second specific resistance, wherein the first specific resistance is lower than the second specific resistance; In the infrared light receiving device, the thickness of the region made of the first semiconductor is smaller than the thickness of the region made of the second semiconductor in the thickness direction of the substrate.
前記フォトダイオードは、前記第1半導体メサの上面上に設けられたカソード電極及びアノード電極のうちの一方となる第1電極を備え、前記半導体受光素子は、前記第2半導体メサ上に絶縁層を介して設けられたカソード電極及びアノード電極のうちの他方となる第2電極を備え、前記第2電極は、前記シリコン基板の前記第1面の前記第1半導体に接続され、前記第1電極及び前記第2電極は前記シリコン集積素子の前記電極に接続される、請求項1に記載された赤外線受光装置。 The semiconductor stack includes a plurality of first semiconductor mesas and a plurality of second semiconductor mesas for the photodiode, and the semiconductor light receiving element includes a first region and a second region surrounding the first region. The plurality of first semiconductor mesas are included in the first region, and the second semiconductor mesas are included in the second region;
The photodiode includes a first electrode that is one of a cathode electrode and an anode electrode provided on an upper surface of the first semiconductor mesa, and the semiconductor light receiving element has an insulating layer on the second semiconductor mesa. A second electrode serving as the other of the cathode electrode and the anode electrode provided via the first electrode, the second electrode being connected to the first semiconductor on the first surface of the silicon substrate, The infrared light receiving device according to claim 1, wherein the second electrode is connected to the electrode of the silicon integrated element.
III−V族化合物半導体を備え赤外線に感応する光吸収層を含む半導体積層を備えアレイ状に配列された複数のフォトダイオードと、
前記半導体積層を搭載するシリコン基板と、
前記シリコン基板と前記半導体積層との接合と、
を備え、
前記シリコン基板は、前記半導体積層に前記接合を成す第1面と、該第1面の反対側にあり光入射面を構成する第2面とを有し、前記シリコン基板の前記第1面は第1半導体を備え、前記シリコン基板の前記第2面は第2半導体を備え、前記第1半導体は第1比抵抗を有し、前記第2半導体は第2比抵抗を有し、前記第1比抵抗は前記第2比抵抗より低く、前記シリコン基板の厚さ方向に関して、前記第1半導体からなる領域の厚さは、前記第2半導体からなる領域の厚さより薄い、半導体受光素子。 A semiconductor light receiving element,
A plurality of photodiodes arranged in an array including a semiconductor stack including a light-absorbing layer sensitive to infrared rays and including a group III-V compound semiconductor;
A silicon substrate on which the semiconductor stack is mounted;
Bonding the silicon substrate and the semiconductor stack;
With
The silicon substrate has a first surface that forms the junction with the semiconductor stack, and a second surface that is opposite to the first surface and forms a light incident surface, and the first surface of the silicon substrate is A first semiconductor, wherein the second surface of the silicon substrate comprises a second semiconductor, the first semiconductor has a first specific resistance, the second semiconductor has a second specific resistance, The semiconductor light receiving element, wherein a specific resistance is lower than the second specific resistance, and a thickness of the region made of the first semiconductor is smaller than a thickness of the region made of the second semiconductor in the thickness direction of the silicon substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014194184A JP2016066682A (en) | 2014-09-24 | 2014-09-24 | Infrared photo-detection apparatus and semiconductor photo-detection element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014194184A JP2016066682A (en) | 2014-09-24 | 2014-09-24 | Infrared photo-detection apparatus and semiconductor photo-detection element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016066682A true JP2016066682A (en) | 2016-04-28 |
Family
ID=55804257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014194184A Pending JP2016066682A (en) | 2014-09-24 | 2014-09-24 | Infrared photo-detection apparatus and semiconductor photo-detection element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016066682A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10361335B2 (en) | 2017-06-01 | 2019-07-23 | Sumitomo Electric Industries, Ltd. | Light receiving element and method of manufacturing the same |
JP2020170819A (en) * | 2019-04-05 | 2020-10-15 | 富士通株式会社 | Optical semiconductor element and optical transmission device |
JP2022517527A (en) * | 2018-12-20 | 2022-03-09 | ハジェテペ ユニヴェルシテシ | Semiconductor photodiodes that function over a wide band and how to obtain them |
CN114373823A (en) * | 2022-01-11 | 2022-04-19 | 中国科学院重庆绿色智能技术研究院 | Class II superlattice infrared detector with dual-waveband absorption enhancement function and preparation method thereof |
CN117525093A (en) * | 2023-11-13 | 2024-02-06 | 成都燧石蓉创光电技术有限公司 | Detection device with MOS trench isolation region and forming method thereof |
-
2014
- 2014-09-24 JP JP2014194184A patent/JP2016066682A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10361335B2 (en) | 2017-06-01 | 2019-07-23 | Sumitomo Electric Industries, Ltd. | Light receiving element and method of manufacturing the same |
US10950744B2 (en) | 2017-06-01 | 2021-03-16 | Sumitomo Electric Industries, Ltd. | Light receiving element and method of manufacturing the same |
JP2022517527A (en) * | 2018-12-20 | 2022-03-09 | ハジェテペ ユニヴェルシテシ | Semiconductor photodiodes that function over a wide band and how to obtain them |
JP2020170819A (en) * | 2019-04-05 | 2020-10-15 | 富士通株式会社 | Optical semiconductor element and optical transmission device |
US11837676B2 (en) | 2019-04-05 | 2023-12-05 | Fujitsu Optical Components Limited | Optical semiconductor device and optical transmission apparatus |
JP7443672B2 (en) | 2019-04-05 | 2024-03-06 | 富士通オプティカルコンポーネンツ株式会社 | Optical semiconductor devices and optical transmission devices |
CN114373823A (en) * | 2022-01-11 | 2022-04-19 | 中国科学院重庆绿色智能技术研究院 | Class II superlattice infrared detector with dual-waveband absorption enhancement function and preparation method thereof |
CN114373823B (en) * | 2022-01-11 | 2023-08-22 | 中国科学院重庆绿色智能技术研究院 | II-type superlattice infrared detector with dual-band absorption enhancement function and preparation method thereof |
CN117525093A (en) * | 2023-11-13 | 2024-02-06 | 成都燧石蓉创光电技术有限公司 | Detection device with MOS trench isolation region and forming method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11335725B2 (en) | High efficiency wide spectrum sensor | |
JP6080092B2 (en) | Light receiving element, semiconductor epitaxial wafer, detection device, and method for manufacturing light receiving element | |
JP5975417B2 (en) | Manufacturing method of light receiving element | |
US10312390B2 (en) | Light receiving device and method of producing light receiving device | |
US9583654B2 (en) | Light receiving device and image sensor | |
JP2016066682A (en) | Infrared photo-detection apparatus and semiconductor photo-detection element | |
JP2012191130A (en) | Light-receiving device, semiconductor epitaxial wafer, method of manufacturing them, and detector | |
US11705469B2 (en) | Germanium based focal plane array for the short infrared spectral regime | |
JP2016092037A (en) | Semiconductor laminate, light receiving element and sensor | |
JP6589662B2 (en) | Semiconductor laminate and light receiving element | |
JP6613923B2 (en) | Semiconductor laminate, light receiving element, and method of manufacturing semiconductor laminate | |
JP6488855B2 (en) | Semiconductor laminate, light receiving element, and method of manufacturing semiconductor laminate | |
CN112204756A (en) | Optoelectronic devices formed over a buffer | |
JP2016163003A (en) | Semiconductor laminate and semiconductor device | |
JP2009283603A (en) | Detection apparatus, light-receiving element array, and fabrication process therefor | |
WO2016067996A1 (en) | Semiconductor laminate, light receiving element and sensor | |
JP7109718B2 (en) | Compound semiconductor photodiode array | |
WO2012073934A1 (en) | Light receiving element, semiconductor epitaxial wafer, method for manufacturing the light receiving element and the semiconductor epitaxial wafer, and detecting apparatus | |
JPWO2019044686A1 (en) | Semiconductor laminated body, light receiving element, and method for manufacturing semiconductor laminated body | |
KR20180019269A (en) | A semiconductor device | |
JP2016092036A (en) | Semiconductor laminate, light receiving element and sensor |