JP2016063069A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2016063069A
JP2016063069A JP2014189901A JP2014189901A JP2016063069A JP 2016063069 A JP2016063069 A JP 2016063069A JP 2014189901 A JP2014189901 A JP 2014189901A JP 2014189901 A JP2014189901 A JP 2014189901A JP 2016063069 A JP2016063069 A JP 2016063069A
Authority
JP
Japan
Prior art keywords
layer
diffusion barrier
copper diffusion
barrier layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014189901A
Other languages
Japanese (ja)
Other versions
JP6359394B2 (en
Inventor
英雄 徳久
Hideo Tokuhisa
英雄 徳久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2014189901A priority Critical patent/JP6359394B2/en
Publication of JP2016063069A publication Critical patent/JP2016063069A/en
Application granted granted Critical
Publication of JP6359394B2 publication Critical patent/JP6359394B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To form an opening in a silicon nitride layer and a copper diffusion barrier layer in the opening in a semiconductor device such as a crystal silicon solar battery, concurrently.SOLUTION: A method for manufacturing a semiconductor device comprises the steps of: applying an etchant 24 to a silicon nitride layer 18 of a structure, which is arranged by stacking an aluminum layer 12, a p-type silicon layer 14, an n-type silicon layer 16 and a silicon nitride layer 18 from the bottom in turn, in a predetermined pattern; heating the etchant 24 to form an opening in the silicon nitride layer 18 and a copper diffusion barrier layer 20 including carbon black in the opening. The etchant 24 contains phosphoric acid and the carbon black, and thereafter forms a copper electrode 22 on the copper diffusion barrier layer 20.SELECTED DRAWING: Figure 1

Description

本発明は、結晶シリコン太陽電池などの半導体装置と、その製造方法に関する。より詳しくは、ｎ型シリコン層と銅電極との間に銅拡散バリア層が設けられた構造を備える半導体装置と、その製造方法に関する。   The present invention relates to a semiconductor device such as a crystalline silicon solar cell and a manufacturing method thereof. More specifically, the present invention relates to a semiconductor device having a structure in which a copper diffusion barrier layer is provided between an n-type silicon layer and a copper electrode, and a manufacturing method thereof.

結晶シリコン太陽電池には、裏面電極と、ｐ型シリコン層と、ｎ型シリコン層と、反射防止層としてのシリコン窒化物層と、シリコン窒化物層の開口部に設けられた電極層とが順次積層された構造を有しているものがある。この太陽電池で、電極材料に銅を用いる場合、電極層とｎ型シリコン層との間に、銅がｎ型シリコンに拡散するのを防止する銅拡散バリア層が必要である。従来は、例えば、レーザー照射等によってシリコン窒化物層に所定のパターンの開口部を形成し、メッキ法によって銅拡散バリア層であるＮｉ層を開口部内に形成していた（非特許文献１）。非特許文献１に記載された方法で銅拡散バリア層を形成する場合、シリコン窒化物層の開口工程と、銅拡散バリア層の形成工程がそれぞれ必要である。
また、銅拡散バリア層をメッキ法によって形成する場合、銅拡散バリア層に不純物が混入してしまうおそれがあった。 In the crystalline silicon solar cell, a back electrode, a p-type silicon layer, an n-type silicon layer, a silicon nitride layer as an antireflection layer, and an electrode layer provided in the opening of the silicon nitride layer are sequentially provided. Some have a laminated structure. When copper is used as an electrode material in this solar cell, a copper diffusion barrier layer that prevents copper from diffusing into n-type silicon is required between the electrode layer and the n-type silicon layer. Conventionally, for example, an opening having a predetermined pattern is formed in a silicon nitride layer by laser irradiation or the like, and a Ni layer that is a copper diffusion barrier layer is formed in the opening by a plating method (Non-patent Document 1). When the copper diffusion barrier layer is formed by the method described in Non-Patent Document 1, a silicon nitride layer opening step and a copper diffusion barrier layer forming step are required.
Further, when the copper diffusion barrier layer is formed by a plating method, there is a possibility that impurities are mixed into the copper diffusion barrier layer.

Materials, 2014年, vol.7, p.1318-1341Materials, 2014, vol.7, p.1318-1341

本発明は、このような事情に鑑みてなされたものであり、シリコン窒化物層に開口部を形成するとともに、その開口部内に銅拡散バリア層を同時に形成する結晶シリコン太陽電池などの半導体装置の製造方法と、その半導体装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and is a semiconductor device such as a crystalline silicon solar cell in which an opening is formed in a silicon nitride layer and a copper diffusion barrier layer is simultaneously formed in the opening. It is an object to provide a manufacturing method and a semiconductor device thereof.

本発明の半導体装置の製造方法は、リン酸とカーボンブラックとを含有するエッチング剤を、シリコン窒化物層上に所定のパターンで塗布する塗布工程と、エッチング剤を加熱してシリコン窒化物層に開口部を形成するとともに、カーボンブラックを含有する銅拡散バリア層を開口部内に形成する銅拡散バリア層形成工程とを有する。   The method for manufacturing a semiconductor device according to the present invention includes a coating step of applying an etching agent containing phosphoric acid and carbon black in a predetermined pattern on a silicon nitride layer, and heating the etching agent to form a silicon nitride layer. A copper diffusion barrier layer forming step of forming an opening and forming a copper diffusion barrier layer containing carbon black in the opening.

本発明の半導体装置の製造方法において、シリコン窒化物層がｎ型半導体層上に設けられていてもよい。本発明の半導体装置の製造方法において、ｎ型半導体層はｎ型ドープされたシリコン層であってもよい。本発明の半導体装置の製造方法において、銅拡散バリア層上に銅電極を形成する電極形成工程をさらに有していてもよい。   In the method for manufacturing a semiconductor device of the present invention, a silicon nitride layer may be provided on the n-type semiconductor layer. In the method for manufacturing a semiconductor device of the present invention, the n-type semiconductor layer may be an n-type doped silicon layer. The semiconductor device manufacturing method of the present invention may further include an electrode forming step of forming a copper electrode on the copper diffusion barrier layer.

本発明の半導体装置は、ｎ型半導体層と、ｎ型半導体層上に設けられ、開口部を備えるシリコン窒化物層と、開口部内に設けられ、カーボンブラックを含有する銅拡散バリア層と、銅拡散バリア層上に設けられた銅層とを有する。   A semiconductor device of the present invention includes an n-type semiconductor layer, a silicon nitride layer provided on the n-type semiconductor layer and provided with an opening, a copper diffusion barrier layer provided in the opening and containing carbon black, and a copper And a copper layer provided on the diffusion barrier layer.

本発明の半導体装置において、ｎ型半導体層がｎ型ドープされたシリコン層であってもよい。本発明の半導体装置において、銅拡散バリア層がシリコン酸化物をさらに含有し、シリコン酸化物がカーボンブラック中に分散されていることが好ましい。   In the semiconductor device of the present invention, the n-type semiconductor layer may be an n-type doped silicon layer. In the semiconductor device of the present invention, the copper diffusion barrier layer preferably further contains silicon oxide, and the silicon oxide is preferably dispersed in the carbon black.

本発明によれば、結晶シリコン太陽電池などの半導体装置で、シリコン窒化物層に開口部を形成するとともに、同時にその開口部内に銅拡散バリア層が形成できる。   According to the present invention, in a semiconductor device such as a crystalline silicon solar cell, an opening can be formed in the silicon nitride layer, and at the same time, a copper diffusion barrier layer can be formed in the opening.

本発明の実施形態に係る半導体装置の製造方法を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 実施例１の結晶シリコン太陽電池の銅拡散バリア層付近の断面画像である。2 is a cross-sectional image in the vicinity of a copper diffusion barrier layer of the crystalline silicon solar cell of Example 1. FIG. 実施例１の結晶シリコン太陽電池の電極層、銅拡散バリア層、およびシリコン層の境界部分の断面ＴＥＭ画像である。It is a cross-sectional TEM image of the boundary part of the electrode layer, copper diffusion barrier layer, and silicon layer of the crystalline silicon solar cell of Example 1. 実施例１の結晶シリコン太陽電池の電極層と銅拡散バリア層の境界部分の断面ＴＥＭ画像である。3 is a cross-sectional TEM image of a boundary portion between an electrode layer and a copper diffusion barrier layer of the crystalline silicon solar cell of Example 1. FIG. 実施例１の結晶シリコン太陽電池の銅拡散バリア層とシリコン層の断面ＴＥＭ画像である。2 is a cross-sectional TEM image of a copper diffusion barrier layer and a silicon layer of the crystalline silicon solar cell of Example 1. FIG. 実施例１の結晶シリコン太陽電池の出力特性を示すグラフである。3 is a graph showing output characteristics of the crystalline silicon solar cell of Example 1.

以下、本発明の半導体装置およびその製造方法ついて、図面を参照しながら実施形態と実施例に基づいて詳細に説明する。なお、重複説明は適宜省略する。図面は、半導体装置、半導体装置の構成部材、および半導体装置の周辺部材を模式的に表したものであり、実物の寸法および寸法比は、図面上の寸法および寸法比と必ずしも一致していない。また、２つの数値の間に「〜」を記載して数値範囲を表す場合には、この２つの数値も数値範囲に含まれるものとする。   Hereinafter, a semiconductor device and a manufacturing method thereof according to the present invention will be described in detail based on embodiments and examples with reference to the drawings. Note that repeated explanation is omitted as appropriate. The drawings schematically show the semiconductor device, the constituent members of the semiconductor device, and the peripheral members of the semiconductor device, and the actual dimensions and dimension ratios do not necessarily match the dimensions and dimension ratios on the drawings. In addition, when “˜” is described between two numerical values to represent a numerical range, the two numerical values are also included in the numerical range.

図１は、本発明の実施形態に係る半導体装置である結晶シリコン太陽電池１０の製造工程の一部を模式的に示す。結晶シリコン太陽電池１０は、図１（ｃ）に示すように、裏面電極層であるアルミニウム層１２と、ｐ型半導体層であるｐ型シリコン層１４と、ｎ型半導体層であるｎ型シリコン層１６と、反射防止層であるシリコン窒化物（ＳｉＮｘ）層１８と、銅拡散バリア層２０と、銅電極２２とを備えている。ｐ型シリコン層１４は、ホウ素等によってｐ型ドープされたシリコン層であり、ｎ型シリコン層１６は、リン等によってｎ型ドープされたシリコン層である。   FIG. 1 schematically shows a part of a manufacturing process of a crystalline silicon solar cell 10 which is a semiconductor device according to an embodiment of the present invention. As shown in FIG. 1C, the crystalline silicon solar cell 10 includes an aluminum layer 12 that is a back electrode layer, a p-type silicon layer 14 that is a p-type semiconductor layer, and an n-type silicon layer that is an n-type semiconductor layer. 16, a silicon nitride (SiNx) layer 18 that is an antireflection layer, a copper diffusion barrier layer 20, and a copper electrode 22. The p-type silicon layer 14 is a silicon layer that is p-type doped with boron or the like, and the n-type silicon layer 16 is a silicon layer that is n-type doped with phosphorus or the like.

本実施形態の半導体装置の製造方法は、塗布工程と、銅拡散バリア層形成工程と、電極形成工程とを備えている。半導体装置の一例である結晶シリコン太陽電池１０は、以下のようにして製造する。まず、アルミニウム層１２と、ｐ型シリコン層１４と、ｎ型シリコン層１６と、シリコン窒化物層１８とが下から順次積層された構造体Ｓを用意する。つぎに、塗布工程では、図１（ａ）に示すように、構造体Ｓのシリコン窒化物層１８上に、印刷等によって、所定のパターンでエッチング剤２４を塗布する。エッチング剤２４は、リン酸とカーボンブラックとを含有する。リン酸によってシリコン窒化物１８がエッチングされ、カーボンブラックによって銅拡散バリア層２０が形成され、銅拡散バリア層２０が銅の拡散を防止する。カーボンブラックは、粒径が１０〜１００ｎｍ程度の層状構造を有する結晶体で導電性を示す。なお、エッチング機能と銅拡散防止機能が失われなければ、エッチング剤２４が他の成分を含んでいてもよい。   The manufacturing method of the semiconductor device of this embodiment includes a coating process, a copper diffusion barrier layer forming process, and an electrode forming process. The crystalline silicon solar cell 10 which is an example of a semiconductor device is manufactured as follows. First, a structure S is prepared in which an aluminum layer 12, a p-type silicon layer 14, an n-type silicon layer 16, and a silicon nitride layer 18 are sequentially stacked from below. Next, in the application step, as shown in FIG. 1A, an etching agent 24 is applied in a predetermined pattern on the silicon nitride layer 18 of the structure S by printing or the like. The etching agent 24 contains phosphoric acid and carbon black. The silicon nitride 18 is etched with phosphoric acid, and the copper diffusion barrier layer 20 is formed with carbon black. The copper diffusion barrier layer 20 prevents copper diffusion. Carbon black is a crystalline substance having a layered structure with a particle size of about 10 to 100 nm and exhibits conductivity. If the etching function and the copper diffusion preventing function are not lost, the etching agent 24 may contain other components.

そして、銅拡散バリア層形成工程では、塗布したエッチング剤２４を１５０℃〜４００℃で加熱する。すると、図１（ｂ）に示すように、シリコン窒化物層１８に開口部が形成されるとともに、カーボンブラックを含有する銅拡散バリア層２０が開口部内に形成される。つぎに、電極形成工程では、図１（ｃ）に示すように、銅拡散バリア層２０上に銅電極２２を形成する。こうして、結晶シリコン太陽電池１０が作製される。１５０℃〜４００℃の加熱処理でエッチングとバリア層形成が同時にできるため、結晶シリコン太陽電池１０の製造以外にも、処理温度上限が１５０℃〜４００℃に制限されている電子部品の製造に本発明が適用できる。   In the copper diffusion barrier layer forming step, the applied etching agent 24 is heated at 150 ° C. to 400 ° C. Then, as shown in FIG. 1B, an opening is formed in the silicon nitride layer 18, and a copper diffusion barrier layer 20 containing carbon black is formed in the opening. Next, in the electrode formation step, a copper electrode 22 is formed on the copper diffusion barrier layer 20 as shown in FIG. Thus, the crystalline silicon solar cell 10 is produced. Since etching and barrier layer formation can be simultaneously performed by heat treatment at 150 ° C. to 400 ° C., in addition to the production of the crystalline silicon solar cell 10, the present invention is not limited to the production of electronic components whose upper processing temperature is limited to 150 ° C. to 400 ° C. The invention can be applied.

なお、銅拡散バリア層形成工程で、シリコン窒化物のシリコンがシリコン酸化物となって銅拡散バリア層２０に取り込まれることがある。すなわち、カーボンブラック中にシリコン酸化物が分散されている銅拡散バリア層２０が得られる場合がある。しかし、銅とｎ型シリコンとの接触抵抗や、銅拡散防止機能に影響がない。したがって、本実施形態では、銅拡散バリア層形成工程後で電極形成工程の前に、構造体Ｓを洗浄してシリコン系不純物を除去する必要がない。このため、本実施形態の製造方法によれば、洗浄工程が省略でき、工程数をさらに少なくすることができる。   In the copper diffusion barrier layer forming step, silicon nitride silicon may be taken into the copper diffusion barrier layer 20 as silicon oxide. That is, the copper diffusion barrier layer 20 in which silicon oxide is dispersed in carbon black may be obtained. However, it does not affect the contact resistance between copper and n-type silicon or the copper diffusion prevention function. Therefore, in this embodiment, it is not necessary to clean the structure S and remove the silicon-based impurities after the copper diffusion barrier layer forming process and before the electrode forming process. For this reason, according to the manufacturing method of the present embodiment, the cleaning step can be omitted, and the number of steps can be further reduced.

以下、実施例に基づいて本発明を具体的に説明するが、本発明は、以下の実施例によって何ら限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated concretely based on an Example, this invention is not limited at all by the following examples.

（塗布工程）
まず、シリコン窒化物層約７０ｎｍを積層した５インチｐ型単結晶太陽電池（膜厚２００μｍ、シート抵抗６０Ω／□）の裏面に、ノリタケ製アルミニウムペーストをスクリーン印刷により塗布、焼成して裏面のアルミニウム電極層を作製した。つぎに、フィンガー電極（８０μｍ×６２本、間隔２ｍｍ）、バスバー電極（１.５ｍｍ×２本）のパターンで、シリコン窒化物層の表面にエッチング剤をスクリーン印刷した。エッチング剤は、エッチャントであるリン酸（５０〜６０ｗｔ％）、カーボンブラック、溶媒であるεカプロラクタムからなり、粘度が１２〜３２Ｐａ・Ｓであるもの（ＭＥＲＣＫ社製、Ｒ＆Ｄサンプル１２−Ｄ１５−０５ｉｓｉｓｈａｐｅ）を使用した。スクリーン版は、５００メッシュ、線径１９μｍ、乳剤厚１５μｍのものを使用した。 (Coating process)
First, a Noritake aluminum paste was applied by screen printing to the back surface of a 5-inch p-type single crystal solar cell (film thickness: 200 μm, sheet resistance: 60 Ω / □) having a silicon nitride layer of about 70 nm stacked thereon, and then fired. An electrode layer was prepared. Next, an etching agent was screen-printed on the surface of the silicon nitride layer with a pattern of finger electrodes (80 μm × 62, interval 2 mm) and bus bar electrodes (1.5 mm × 2). The etchant is composed of phosphoric acid (50-60 wt%) as an etchant, carbon black, and ε-caprolactam as a solvent, and has a viscosity of 12-32 Pa · S (manufactured by MERCK, R & D sample 12-D15-05isshape). It was used. A screen plate having a 500 mesh, a wire diameter of 19 μm and an emulsion thickness of 15 μm was used.

（銅拡散バリア層形成工程）
塗布工程で得られた構造体をチューブ炉（光洋サーモシステム社製、ＫＴＦ７７３Ｎ１）に入れて、大気下３５０℃で１０分間焼成した。その結果、シリコン窒化物層がエッチングされて開口部が形成されるとともに、カーボンブラックとシリコン酸化物とを含有する銅拡散バリア層がこの開口部内に形成された。銅拡散バリア層の厚さは１〜３μｍであった。 (Copper diffusion barrier layer formation process)
The structure obtained in the coating step was placed in a tube furnace (KTF773N1 manufactured by Koyo Thermo Systems Co., Ltd.) and baked at 350 ° C. for 10 minutes in the atmosphere. As a result, the silicon nitride layer was etched to form an opening, and a copper diffusion barrier layer containing carbon black and silicon oxide was formed in the opening. The thickness of the copper diffusion barrier layer was 1 to 3 μm.

（電極形成工程）
電極材料として不揮発成分が９４.５％の樹脂銀（ナミックス社製、ＸＨ９４５５−２０）を使用した。銅拡散バリア層形成工程で得られた構造体の銅拡散バリア層上にアライメントをとり、樹脂銀をスクリーン印刷法により重ね塗布した。その後、大気下、ホットプレート上で、温度２００℃で３０分間焼成を行った。こうして、実施例１の結晶シリコン太陽電池を作製した。 (Electrode formation process)
Resin silver (Namics, XH9455-20) having a non-volatile component of 94.5% was used as an electrode material. Alignment was performed on the copper diffusion barrier layer of the structure obtained in the copper diffusion barrier layer forming step, and resin silver was applied by screen printing. Thereafter, baking was performed at 200 ° C. for 30 minutes on a hot plate in the atmosphere. Thus, the crystalline silicon solar cell of Example 1 was produced.

（構造評価）
図２は、実施例１の結晶シリコン太陽電池の銅拡散バリア層付近の２か所の断面を示している。これらの断面は、走査型イオン顕微鏡（ＳＩＭ）（日立ハイテク社、ＦＢ−２１００）を用いて観察・撮影した。断面切断の際、接着剤を用いて電極を上方よりシリコン基板ではさみこみ固定化したため、電極の周囲に接着剤による樹脂層と上方にシリコン基板が存在する。図２に示すように、シリコン層と電極の間に、銅拡散バリア層が薄く形成されていることがわかった。このように、シリコン層と電極が遮断されているので、電極材料に銅を用いた場合でも、銅がシリコン層に拡散するのを防ぐと考えられる。 (Structural evaluation)
FIG. 2 shows two cross sections near the copper diffusion barrier layer of the crystalline silicon solar cell of Example 1. These cross sections were observed and photographed using a scanning ion microscope (SIM) (Hitachi High-Tech, FB-2100). When cutting the cross section, since the electrode was sandwiched and fixed from above with a silicon substrate using an adhesive, a resin layer formed of the adhesive and the silicon substrate above exist around the electrode. As shown in FIG. 2, it was found that the copper diffusion barrier layer was formed thinly between the silicon layer and the electrode. As described above, since the silicon layer and the electrode are cut off, it is considered that copper is prevented from diffusing into the silicon layer even when copper is used as the electrode material.

図３は、実施例１の結晶シリコン太陽電池の電極層、銅拡散バリア層、およびシリコン層の境界部分の断面を示している。図４は、この太陽電池の電極層と銅拡散バリア層の境界部分の断面を示している。図５は、この太陽電池の銅拡散バリア層とシリコン層の境界部分の断面を示している。これらの断面は、透過電子顕微鏡（ＴＥＭ）（ＦＥＩ社、Ｔｅｃｎａｉ Ｏｓｉｒｉｓ）を用いて観察・撮影した。   FIG. 3 shows a cross section of the boundary portion between the electrode layer, the copper diffusion barrier layer, and the silicon layer of the crystalline silicon solar cell of Example 1. FIG. 4 shows a cross section of the boundary portion between the electrode layer and the copper diffusion barrier layer of this solar cell. FIG. 5 shows a cross section of the boundary between the copper diffusion barrier layer and the silicon layer of this solar cell. These cross sections were observed and photographed using a transmission electron microscope (TEM) (FEI, Tecnai Osiris).

図３および図４の銅拡散バリア層の画像において、色が濃い部分はカーボンブラックを、色が薄い部分はシリコン酸化物とバインダ樹脂混合体をそれぞれ示している。図３に示すように、電極層、銅拡散バリア層、およびシリコン窒化物層のそれぞれの領域が明確に存在することがわかった。また、図３および図４に示すように、シリコン酸化物がカーボンブラック中に分散されていることもわかった。図５の銅拡散バリア層の画像に示すように、カーボンブラックは、結晶性を有する粒子の形でほぼ均一に存在していることがわかった。   In the images of the copper diffusion barrier layer of FIGS. 3 and 4, the darker portions indicate carbon black, and the lighter portions indicate silicon oxide and binder resin mixture. As shown in FIG. 3, it was found that the respective regions of the electrode layer, the copper diffusion barrier layer, and the silicon nitride layer exist clearly. Further, as shown in FIGS. 3 and 4, it was also found that silicon oxide was dispersed in carbon black. As shown in the image of the copper diffusion barrier layer in FIG. 5, it was found that carbon black was present almost uniformly in the form of crystalline particles.

（接触抵抗）
実施例１の結晶シリコン太陽電池の電極層とシリコンエミッタ層との接触抵抗を測定した。具体的には、２ｍｍ等間隔で配列した線幅８０μｍ、長さ１ｃｍの８つの電極を上記方法で作製し、接触抵抗測定装置（Ｋｂ・ｅｓｉ社製、Ｋｂ１００）を用いて四端子法にて接触抵抗を測定した。その結果、図２（ａ）の構造では電極層とシリコンエミッタ層との接触抵抗が４５ｍΩｃｍ2であり、図２（ｂ）の構造ではこの接触抵抗が５６ｍΩｃｍ2であった。 (Contact resistance)
The contact resistance between the electrode layer and the silicon emitter layer of the crystalline silicon solar cell of Example 1 was measured. Specifically, eight electrodes having a line width of 80 μm and a length of 1 cm arranged at equal intervals of 2 mm were prepared by the above method, and a four-terminal method was performed using a contact resistance measuring apparatus (Kb100 manufactured by Kb • esi). Contact resistance was measured. As a result, in the structure of FIG. 2A, the contact resistance between the electrode layer and the silicon emitter layer was 45 mΩcm 2 , and in the structure of FIG. 2B, this contact resistance was 56 mΩcm 2 .

（銅拡散バリア性）
実施例１の結晶シリコン太陽電池の電極を銅に代えて、実施例２の結晶シリコン太陽電池を作製した。すなわち、電極形成工程において、実施例１で用いた樹脂銀に代えて、銅粉と、フェノール樹脂と、溶剤のブチルカルビトールからなる樹脂銅（タツタ電線社製、ＮＦ２０００）を使用し、他は実施例１と同様にして実施例２の結晶シリコン太陽電池を作製した。また、比較例として、実施例２の結晶シリコン太陽電池で銅拡散バリア層がない結晶シリコン太陽電池も作製した。そして、実施例２および比較例の太陽電池において、銅のシリコン窒化物層への拡散をそれぞれ評価した。 (Copper diffusion barrier properties)
A crystalline silicon solar cell of Example 2 was fabricated by replacing the electrode of the crystalline silicon solar cell of Example 1 with copper. That is, in the electrode formation step, instead of the resin silver used in Example 1, a copper resin, a phenol resin, and a resin copper (NF2000, manufactured by Tatsuta Electric Cable Co., Ltd.) made of butyl carbitol as a solvent are used. A crystalline silicon solar cell of Example 2 was produced in the same manner as Example 1. In addition, as a comparative example, a crystalline silicon solar cell of Example 2 without a copper diffusion barrier layer was also produced. And in the solar cell of Example 2 and a comparative example, the spreading | diffusion to the silicon nitride layer of copper was evaluated, respectively.

銅の拡散は、各試料の加熱前後のＳｕｎｓ−Ｖｏｃをそれぞれ測定して擬似フィルファクターｐＦＦを算出し、加熱前後のｐＦＦの変化で評価した（J. Bartsch et al., J. Electrochem. Soc., vol.157, H942-H946 (2010)）。各試料は４００℃で１時間加熱したが、この加熱前後でＳｕｎｓ−Ｖｏｃを測定した。その結果、実施例２の太陽電池では、加熱前のｐＦＦを１とした時の加熱後のｐＦＦが１.０２で、ｐＦＦは加熱前後でほとんど変化しなかった。したがって、実施例の銅拡散バリア層は、銅の拡散を十分に防止することがわかった。これに対して、比較例の太陽電池では、加熱前後のｐＦＦ変化率が０.７で、ｐＦＦは加熱後に大きく減少し、銅がシリコン層に拡散することがわかった。   The diffusion of copper was evaluated by measuring the Suns-Voc of each sample before and after heating to calculate a pseudo fill factor pFF and changing the pFF before and after heating (J. Bartsch et al., J. Electrochem. Soc. , vol.157, H942-H946 (2010)). Each sample was heated at 400 ° C. for 1 hour, and Suns-Voc was measured before and after the heating. As a result, in the solar cell of Example 2, the pFF after heating when the pFF before heating was 1 was 1.02, and the pFF hardly changed before and after heating. Therefore, it was found that the copper diffusion barrier layer of the example sufficiently prevented copper diffusion. On the other hand, in the solar cell of the comparative example, the pFF change rate before and after heating was 0.7, and pFF decreased greatly after heating, and it was found that copper diffused into the silicon layer.

（太陽電池特性）
図６は、実施例１の結晶シリコン太陽電池の出力特性を示している。図６のグラフより、実施例１の結晶シリコン太陽電池の開放電圧Ｖｏｃは０.６１５Ｖ、短絡電流密度Ｊｓｃは３０.３ｍＡ／ｃｍ2、形状因子ＦＦは６１.０％であった。また、この太陽電池の光電変換効率ηは１１.４％であった。なお、導電性粒子、ガラスフリット、および有機バインダ等を含む電極形成用導電性ペーストを、図１（ａ）に示す構造体Ｓのシリコン窒化物層に印刷法で形成し、その後加熱してシリコン窒化物層をファイアースルー（焼成貫通）して、電極を設けた結晶シリコン太陽電池では、光電変換効率が１５％〜１６％である。エッチング剤のにじみや重ね印刷のアライメント等の最適化できる因子がまだ残されていることを考慮すると、実施例１の結晶シリコン太陽電池は、光電変換効率の観点からも実用的であることがわかった。 (Solar cell characteristics)
FIG. 6 shows the output characteristics of the crystalline silicon solar cell of Example 1. From the graph of FIG. 6, the open-circuit voltage Voc of the crystalline silicon solar cell of Example 1 was 0.615 V, the short-circuit current density Jsc was 30.3 mA / cm 2 , and the form factor FF was 61.0%. Moreover, the photoelectric conversion efficiency η of this solar cell was 11.4%. Note that a conductive paste for electrode formation containing conductive particles, glass frit, an organic binder, and the like is formed on the silicon nitride layer of the structure S shown in FIG. In the crystalline silicon solar cell in which the nitride layer is fire-through (fired through) and provided with electrodes, the photoelectric conversion efficiency is 15% to 16%. Considering that there are still factors that can be optimized, such as bleeding of the etchant and alignment of overprinting, the crystalline silicon solar cell of Example 1 is practical from the viewpoint of photoelectric conversion efficiency. It was.

本発明の半導体装置の製造方法は、結晶シリコン太陽電池の製造などに適用できる。   The method for manufacturing a semiconductor device of the present invention can be applied to the manufacture of a crystalline silicon solar cell.

１０ 結晶シリコン太陽電池
１２ アルミニウム層
１４ ｐ型シリコン層
１６ ｎ型シリコン層
１８ シリコン窒化物層
２０ 銅拡散バリア層
２２ 銅電極
２４ エッチング剤
Ｓ 構造体 10 crystalline silicon solar cell 12 aluminum layer 14 p-type silicon layer 16 n-type silicon layer 18 silicon nitride layer 20 copper diffusion barrier layer 22 copper electrode 24 etching agent S structure

Claims (7)

リン酸とカーボンブラックとを含有するエッチング剤を、シリコン窒化物層上に所定のパターンで塗布する塗布工程と、
前記エッチング剤を加熱して前記シリコン窒化物層に開口部を形成するとともに、カーボンブラックを含有する銅拡散バリア層を前記開口部内に形成する銅拡散バリア層形成工程と、
を有する半導体装置の製造方法。 An application step of applying an etchant containing phosphoric acid and carbon black in a predetermined pattern on the silicon nitride layer;
A copper diffusion barrier layer forming step of heating the etchant to form an opening in the silicon nitride layer and forming a copper diffusion barrier layer containing carbon black in the opening;
A method for manufacturing a semiconductor device comprising: 請求項１において、
前記シリコン窒化物層がｎ型半導体層上に設けられている半導体装置の製造方法。 In claim 1,
A method of manufacturing a semiconductor device, wherein the silicon nitride layer is provided on an n-type semiconductor layer. 請求項２において、
前記ｎ型半導体層はｎ型ドープされたシリコン層である半導体装置の製造方法。 In claim 2,
The method of manufacturing a semiconductor device, wherein the n-type semiconductor layer is an n-type doped silicon layer. 請求項１から３のいずれかにおいて、
前記銅拡散バリア層上に銅電極を形成する電極形成工程をさらに有する半導体装置の製造方法。 In any one of Claim 1 to 3,
A method for manufacturing a semiconductor device, further comprising an electrode forming step of forming a copper electrode on the copper diffusion barrier layer. ｎ型半導体層と、
前記ｎ型半導体層上に設けられ、開口部を備えるシリコン窒化物層と、
前記開口部内に設けられ、カーボンブラックを含有する銅拡散バリア層と、
前記銅拡散バリア層上に設けられた銅層と、
を有する半導体装置。 an n-type semiconductor layer;
A silicon nitride layer provided on the n-type semiconductor layer and having an opening;
A copper diffusion barrier layer provided in the opening and containing carbon black;
A copper layer provided on the copper diffusion barrier layer;
A semiconductor device. 請求項５において、
前記ｎ型半導体層がｎ型ドープされたシリコン層である半導体装置。 In claim 5,
A semiconductor device, wherein the n-type semiconductor layer is an n-type doped silicon layer. 請求項５または６において、
前記銅拡散バリア層がシリコン酸化物をさらに含有し、前記シリコン酸化物が前記カーボンブラック中に分散されている半導体装置。 In claim 5 or 6,
The semiconductor device in which the copper diffusion barrier layer further contains silicon oxide, and the silicon oxide is dispersed in the carbon black.
JP2014189901A 2014-09-18 2014-09-18 Semiconductor device and manufacturing method thereof Active JP6359394B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014189901A JP6359394B2 (en) 2014-09-18 2014-09-18 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014189901A JP6359394B2 (en) 2014-09-18 2014-09-18 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016063069A true JP2016063069A (en) 2016-04-25
JP6359394B2 JP6359394B2 (en) 2018-07-18

Family

ID=55796175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014189901A Active JP6359394B2 (en) 2014-09-18 2014-09-18 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6359394B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969084A (en) * 2020-09-24 2020-11-20 成都中建材光电材料有限公司 Method for improving stability of cadmium telluride cell

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266371A (en) * 1975-11-29 1977-06-01 Dainippon Printing Co Ltd Multiidigit fluorescent display unit
JPS59167056A (en) * 1983-03-12 1984-09-20 Agency Of Ind Science & Technol Silicon semiconductor electrode
JP2007234884A (en) * 2006-03-01 2007-09-13 Mitsubishi Electric Corp Solar cell and its manufacturing method
JP2010508664A (en) * 2006-10-30 2010-03-18 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング Printable medium for etching a transparent conductive oxide layer
JP2011029651A (en) * 2001-10-10 2011-02-10 Merck Patent Gmbh Combined etching and doping substance
JP2013509695A (en) * 2009-10-30 2013-03-14 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング Process for the production of solar cells, including selective emitters
US20130061916A1 (en) * 2011-09-14 2013-03-14 International Business Machines Corporation Photovoltaic cells with copper grid

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266371A (en) * 1975-11-29 1977-06-01 Dainippon Printing Co Ltd Multiidigit fluorescent display unit
JPS59167056A (en) * 1983-03-12 1984-09-20 Agency Of Ind Science & Technol Silicon semiconductor electrode
JP2011029651A (en) * 2001-10-10 2011-02-10 Merck Patent Gmbh Combined etching and doping substance
JP2007234884A (en) * 2006-03-01 2007-09-13 Mitsubishi Electric Corp Solar cell and its manufacturing method
JP2010508664A (en) * 2006-10-30 2010-03-18 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング Printable medium for etching a transparent conductive oxide layer
JP2013509695A (en) * 2009-10-30 2013-03-14 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング Process for the production of solar cells, including selective emitters
US20130061916A1 (en) * 2011-09-14 2013-03-14 International Business Machines Corporation Photovoltaic cells with copper grid

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969084A (en) * 2020-09-24 2020-11-20 成都中建材光电材料有限公司 Method for improving stability of cadmium telluride cell

Also Published As

Publication number Publication date
JP6359394B2 (en) 2018-07-18

Similar Documents

Publication Publication Date Title
JP2019214207A (en) Screen-printing machine, screen-printing method, and electrode-forming method of solar cell
US9691918B2 (en) Solar battery cell and manufacturing method for the solar battery cell
JP5423045B2 (en) Method for manufacturing solar cell and method for manufacturing solar cell module
JP6141342B2 (en) Back junction solar cell
JP6359394B2 (en) Semiconductor device and manufacturing method thereof
KR101323199B1 (en) Electrode paste for solar cell and manufacturing method of solar cell using the same
JP5169905B2 (en) Conductive composition, method for producing solar cell using the same, and method for producing solar cell module formed using the solar cell
JP2006041105A (en) Solar cell and method of manufacturing the same
JP2017139351A (en) Manufacturing method of solar cell element, and solar cell element
JP2017162887A (en) Method for manufacturing photovoltaic element, and photovoltaic element
JP2004281569A (en) Method for producing solar cell element
US11222991B2 (en) Solar cell and method for manufacturing the same
JP6176783B2 (en) Crystalline silicon solar cell and manufacturing method thereof
CN105845776A (en) Local back surface N-type photovoltaic cell preparation method, local back surface N-type photovoltaic cell, local back surface N-type photovoltaic cell assembly and local back surface N-type photovoltaic cell system
JP6697773B2 (en) Solar cell electrode structure and method for forming the same
JP6076545B2 (en) Manufacturing method of semiconductor device
JP6875252B2 (en) Method of drying polyimide paste and method of manufacturing high photoelectric conversion efficiency solar cell
JP2011243726A (en) Solar cell manufacturing method
JP5445208B2 (en) Conductive composition and method for producing solar cell using the same
JP2010238955A (en) Conductive composition, manufacturing method of solar cell using the same, and solar cell
JP6121891B2 (en) Solar cell and method for manufacturing solar cell
JP2011222630A (en) Manufacturing method for photovoltaic device
JP2012253253A (en) Method of manufacturing solar battery
KR20120002974A (en) Metal paste composition for forming electrode, method of preparing the same and silicon solar cell using the same
JP2011171442A (en) Conductive composition, method of manufacturing solar cell employing the same, and solar cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180620

R150 Certificate of patent or registration of utility model

Ref document number: 6359394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250