JP2016059166A - 整流回路および非接触式ｉｃカード - Google Patents

Abstract

【課題】チップサイズの増大を抑制しつつ所定の通信特性を有することが可能な整流回路および非接触式ＩＣカードを提供する。【解決手段】第１のＭＯＳトランジスタは、一端が基準電位に、他端が第１のアンテナ端子に接続されている。第２のＭＯＳトランジスタは、一端が基準電位に、他端が第２のアンテナ端子に接続されている。第１の整流素子は、第１のアンテナ端子と出力端子との間に接続され、順方向が出力端子に向かう方向である。第２の整流素子は、第２のアンテナ端子と出力端子との間に接続され、順方向が出力端子に向かう方向である。第１のスイッチ素子は、基準電位と第１のアンテナ端子との間において第１のＭＯＳトランジスタに並列に接続されている。第２のスイッチ素子は、基準電位と第２のアンテナ端子との間において第２のＭＯＳトランジスタに並列に接続されている。【選択図】図１

Description

本発明による実施形態は、整流回路および非接触式ＩＣカードに関する。

ＩＣカード通信システムにおいては、タグと称される非接触式ＩＣカードが、読み取り／書込み装置（以下、Ｒ／Ｗともいう）との間で通信を行う。この通信の際に、タグは、Ｒ／Ｗから電力を受信する。タグがＲ／Ｗから受信する電力は、タグとＲ／Ｗとの通信距離が近距離の場合は大きい。この場合、タグのアンテナ端子の電圧は、タグのチップ耐圧を超える場合があるため、タグは、アンテナ端子の電圧を制限する必要がある。アンテナ端子電圧の制限方法としては、アンテナ端子や整流出力のインピーダンスを低下させる方法がある。

例えば、インピーダンスを低下させる整流回路に、ｐｎ接合ダイオードを用いるものがある。このｐｎ接合ダイオードは、カソードが接地電位以下のときにオンするため、チップ基板をベース、カソードをエミッタ、周辺の不特定多数のｎ拡散部をコレクタとした寄生ｎｐｎを形成するおそれがある。寄生ｎｐｎによるタグの動作不良を避けるには、ｐｎ接合ダイオードと他のｎ拡散部とのアイソレーションが必要となり、チップサイズの増大を抑制することが困難となる。

また、他の従来の整流回路に、ｎＭＯＳトランジスタを用いるものがある。このｎＭＯＳトランジスタは、ゲートに接続されたアンテナ端子の電圧が上昇している場合は殆どの期間オンするので、インピーダンスは、ほぼ常時低くなる。インピーダンスがほぼ常時低くなることで、Ｒ／Ｗは、負荷変調によるタグの送信信号を検出しにくくなり、所定の通信特性を有することが困難となる。

特開２００８−６７４８８号公報

チップサイズの増大を抑制しつつ所定の通信特性を有することが可能な整流回路および非接触式ＩＣカードを提供する。

本実施形態による整流回路は、第１のアンテナ端子と、第２のアンテナ端子と、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第１の整流素子と、第２の整流素子と、第１のスイッチ素子と、第２のスイッチ素子とを備える。第１のＭＯＳトランジスタは、一端が基準電位に接続され、他端が第１のアンテナ端子に接続されている。第２のＭＯＳトランジスタは、一端が基準電位に接続され、他端が第２のアンテナ端子に接続されている。第１の整流素子は、第１のアンテナ端子と出力端子との間に接続され、順方向が第１のアンテナ端子から出力端子に向かう方向である。第２の整流素子は、第２のアンテナ端子と出力端子との間に接続され、順方向が第２のアンテナ端子から出力端子に向かう方向である。第１のスイッチ素子は、基準電位と第１のアンテナ端子との間において第１のＭＯＳトランジスタに並列に接続されている。第２のスイッチ素子は、基準電位と第２のアンテナ端子との間において第２のＭＯＳトランジスタに並列に接続されている。第１のスイッチ素子は、第２の整流素子を流れる第２の電流が第２の閾値以上の場合にオンする。第２のスイッチ素子は、第１の整流素子を流れる第１の電流が第１の閾値以上の場合にオンする。

第１の実施形態による非接触式ＩＣカード１の構成の一例を示す図である。 第１の実施形態による整流回路１１の回路図である。 図２の整流回路１１の動作の一例を示す第１の模式図である。 図２の整流回路１１の動作の一例を示す第２の模式図である。 図２の整流回路１１のアンテナ端子の電圧波形図である。 第２の実施形態による整流回路１１の回路図である。 図６の整流回路１１の動作の一例を示す模式図である。 図６の整流回路１１のアンテナ端子の電圧波形図である。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。

（第１の実施形態）
図１は、第１の実施形態による非接触式ＩＣカード１の構成の一例を示す図である。図１に示される非接触式ＩＣカード１は、Ｒ／Ｗとの間で無線通信を行うタグとして用いることができるものである。

なお、非接触式ＩＣカードには、整流回路の整流電流に基づいて非接触式ＩＣカード自身の動作電力を得るパッシブ型のタグと、電池などの別電源から電力を得るアクティブ型のタグとがある。図１に示される非接触式ＩＣカード１は、アクティブ型のタグおよびパッシブ型のタグのいずれであってもよい。

この接触式ＩＣカード１は、整流回路１１と、変調回路１２と、クランプ回路１３と、受信回路１４と、ロジック部１５と、第１のアンテナコイルＬ１と、第１のキャパシタＣ１と、第１のアンテナ端子ＡＮＴ１と、第２のアンテナ端子ＡＮＴ２と、出力端子ＴＯＵＴとを備える。

第１のアンテナコイルＬ１は、一端が第１のアンテナ端子ＡＮＴ１に接続され、他端が第２のアンテナ端子ＡＮＴ２に接続されている。また、第１のアンテナ端子ＡＮＴ１は、整流回路１１の第１の入力端に接続され、第２のアンテナ端子ＡＮＴ２は、整流回路１１の第２の入力端に接続されている。

また、変調回路１２は、第１のアンテナコイルＬ１の一端と第１のアンテナコイルＬ１の他端との間に接続されている。

また、クランプ回路１３および受信回路１４は、出力端子ＴＯＵＴに接続されている。また、無線通信信号の送受信を司るロジック部１５は、受信回路１４の出力端および変調回路１２の入力端に接続されている。

一方、Ｒ／Ｗは、直列接続された第２のアンテナコイルＬ２、第２のキャパシタＣ２、アンプＡＭＰおよび交流電源ＡＣを備える。また、図示はしないが、Ｒ／Ｗは、搬送波にＡＳＫ変調（振幅偏移変調）を施す変調回路や、非接触式ＩＣカード１からの返信信号の復調を行う復調回路などを備える。

このような構成の非接触式ＩＣカード１は、Ｒ／Ｗから受信信号を受信する際には、Ｒ／Ｗとの無線通信に基づいて第１のアンテナコイルＬ１に発生した誘導電流を、整流回路１１によって整流する。より具体的には、整流回路１１は、第１のアンテナ端子ＡＮＴ１および第２のアンテナ端子ＡＮＴ２から交互に整流回路１１に入力される交流電流を整流して、直流電流に変換する。

整流回路１１は、第１及び第２のアンテナ端子ＡＮＴ１、ＡＮＴ２からの入力電流を整流することで、Ｒ／Ｗが発生する磁界に含まれるＡＳＫ成分すなわちＲ／Ｗからの受信信号を取り出すことができる。整流回路１１は、取り出されたＡＳＫ成分を受信回路１４に出力する。

クランプ回路１３は、整流回路１１の整流の際に、整流出力すなわち出力端子ＴＯＵＴの電圧を低電圧に抑えることで、第１及び第２のアンテナ端子ＡＮＴ１、ＡＮＴ２の発生電圧が該端子ＡＮＴ１、ＡＮＴ２に接続される素子の耐圧を超えることを防止する。クランプ回路１３は、例えば、整流出力の電圧が閾値以上になると抵抗値が小さくなることで、整流出力の電圧を低電圧に抑えてもよい。

受信回路１４は、整流回路１１で取り出されたＡＳＫ成分を二値化し、二値化されたＡＳＫ成分（受信信号）をロジック部１５に出力する。

一方、非接触式ＩＣカード１は、Ｒ／Ｗに送信信号を送信（返信）する際には、変調回路１２で、ロジック部１５から入力された送信信号を、負荷変調すなわちロードスイッチングを用いてＲ／Ｗに返信する。より具体的には、変調回路１２は、第１のアンテナ端子ＡＮＴ１および第２のアンテナ端子ＡＮＴ２のインピーダンスを変化させることで、Ｒ／Ｗの第２のアンテナコイルＬ２の電圧を変化させる。

Ｒ／Ｗは、第２のアンテナコイルＬ２の電圧の変化に基づいて、非接触式ＩＣカード１からの送信信号を検波する。

ここで、図２は、第１の実施形態による整流回路１１の回路図である。図２に示すように、整流回路１１は、第１のＭＯＳトランジスタＱ１と、第２のＭＯＳトランジスタＱ２と、第１の整流素子の一例である第６のＭＯＳトランジスタＱ６と、第２の整流素子の一例である第７のＭＯＳトランジスタＱ７と、第１のスイッチ素子の一例である第４のＭＯＳトランジスタＱ４と、第２のスイッチ素子の一例である第５のＭＯＳトランジスタＱ５と、バイアス生成部１１１と、電圧印加部１１２と、第３のキャパシタＣ３と、を備える。

第１のＭＯＳトランジスタＱ１は、例えば、ゲートが第２のＭＯＳトランジスタＱ２のゲートに接続され、ドレイン（一端）が基準電位の一例である接地電位ＧＮＤに接続され、ソース（他端）が第１のアンテナ端子ＡＮＴ１に接続されたｎＭＯＳトランジスタである。また、第２のＭＯＳトランジスタＱ２は、例えば、ドレイン（一端）が接地電位ＧＮＤに接続され、ソース（他端）が第２アンテナ端子ＡＮＴ２に接続されたｎＭＯＳトランジスタである。

この第１のＭＯＳトランジスタＱ１は、第２のアンテナ端子ＡＮＴ２から出力端子ＴＯＵＴに流れる第２の電流ｉ２に基づく後述の第２の還流電流を、接地ノードＮＥから第１のアンテナ端子ＡＮＴ１に流す。また、第２のＭＯＳトランジスタＱ２は、第１のアンテナ端子ＡＮＴ１から出力端子ＴＯＵＴに流れる第１の電流ｉ１に基づく後述の第１の還流電流を、接地ノードＮＥから第２のアンテナ端子ＡＮＴ２に流す。

第６のＭＯＳトランジスタＱ６は、例えば、第１のアンテナ端子ＡＮＴ１と出力端子ＴＯＵＴとの間にダイオード接続され、順方向が第１のアンテナ端子ＡＮＴ１から出力端子ＴＯＵＴに向かう方向であるｐＭＯＳトランジスタである。また、第７のＭＯＳトランジスタＱ７は、例えば、第２のアンテナ端子ＡＮＴ２と出力端子ＴＯＵＴとの間にダイオード接続され、順方向が第２のアンテナ端子ＡＮＴ２から出力端子ＴＯＵＴに向かう方向であるｐＭＯＳトランジスタである。

この第６のＭＯＳトランジスタＱ６は、第１の電流ｉ１を順方向に流す。第７のＭＯＳトランジスタＱ７によれば、第２の電流ｉ２を順方向に流す。

また、第４のＭＯＳトランジスタＱ４は、例えば、接地電位ＧＮＤと第１のアンテナ端子ＡＮＴ１との間において、第１のＭＯＳトランジスタＱ１に並列に接続されたｎＭＯＳトランジスタである。この第４のＭＯＳトランジスタＱ４は、ゲートが電圧印加部１１２に接続され、ソースが第１のアンテナ端子ＡＮＴ１に接続され、ドレインが接地電位ＧＮＤに接続されている。

この第４のＭＯＳトランジスタＱ４は、第１のＭＯＳトランジスタＱ１とともに後述する第２の還流電流を分流する。第２の還流電流を分流することで、第１のアンテナ端子ＡＮＴ１のインピーダンスを低減することができる。

また、第５のＭＯＳトランジスタＱ５は、例えば、接地電位ＧＮＤと第２のアンテナ端子ＡＮＴ２との間において、第２のＭＯＳトランジスタＱ２に並列に接続されたｎＭＯＳトランジスタである。この第５のＭＯＳトランジスタＱ５は、ゲートが電圧印加部１１２に接続され、ソースが第２のアンテナ端子ＡＮＴ２に接続され、ドレインが接地電位ＧＮＤに接続されている。

この第５のＭＯＳトランジスタＱ５は、第２のＭＯＳトランジスタＱ２とともに後述する第１の還流電流を分流する。第１の還流電流を分流することで、第２のアンテナ端子ＡＮＴ２のインピーダンスを低減することができる。

また、バイアス生成部１１１は、第１のＭＯＳトランジスタＱ１および第２のＭＯＳトランジスタＱ２のバイアスを生成する構成部であり、第１の抵抗Ｒ１と、第３のＭＯＳトランジスタＱ３とを備える。

第１の抵抗Ｒ１は、一端が整流出力ノードＮＯＵＴに接続されている。第３のＭＯＳトランジスタＱ３は、例えば、ゲートが第３のＭＯＳトランジスタＱ３のドレイン、第１のＭＯＳトランジスタＱ１のゲートおよび第２のＭＯＳトランジスタＱ２のゲートに接続され、ソースが接地電位ＧＮＤに接続され、ドレインが第１の抵抗Ｒ１の他端に接続されたｎＭＯＳトランジスタである。

バイアス生成部１１１は、第１〜第３のＭＯＳトランジスタＱ１〜Ｑ３をオンすることができる。

電圧印加部１１２は、第７のＭＯＳトランジスタＱ７を流れる第２の電流ｉ２に応じた電圧を第４のＭＯＳトランジスタＱ４のゲートに印加し、かつ、第６のＭＯＳトランジスタＱ６を流れる第１の電流ｉ１に応じた電圧を第５のＭＯＳトランジスタＱ５のゲートに印加する構成部である。

電圧印加部１１２は、第８のＭＯＳトランジスタＱ８と、第９のＭＯＳトランジスタＱ９と、第２の抵抗Ｒ２と、第３の抵抗Ｒ３とを備える。

第８のＭＯＳトランジスタＱ８は、例えば、ゲートが第６のＭＯＳトランジスタＱ６のゲートに接続され、ソースが第６のＭＯＳトランジスタＱ６のソースに接続され、ドレインが第５のＭＯＳトランジスタＱ５のゲートおよび第２の抵抗Ｒ２の一端に接続されたｐＭＯＳトランジスタである。ここで、この第８のＭＯＳトランジスタＱ８は、第６のＭＯＳトランジスタＱ６とともにカレントミラー回路を構成する。すなわち、第８のＭＯＳトランジスタＱ８は、第６のＭＯＳトランジスタＱ６に流れる電流ｉ１をミラーしている。第２の抵抗Ｒ２の他端は、接地電位ＧＮＤに接続されている。

第２の抵抗Ｒ２は、第５のＭＯＳトランジスタＱ５のゲートとソースとの間に接続されている。第２の抵抗Ｒ２には、第８のＭＯＳトランジスタＱ８が第６のＭＯＳトランジスタＱ６を流れる第１の電流ｉ１をミラーすることによって生成した後述の第１のミラー電流ｉ１ｍが流れる。

第８のＭＯＳトランジスタＱ８および第２の抵抗Ｒ２は、後述の第１のミラー電流ｉ１ｍに基づく電圧を、第５のＭＯＳトランジスタＱ５のゲートに印加することができる。

第９のＭＯＳトランジスタＱ９は、例えば、ゲートが第７のＭＯＳトランジスタＱ７のゲートに接続され、ソースが第７のＭＯＳトランジスタＱ７のソースに接続され、ドレインが第４のＭＯＳトランジスタＱ４のゲートおよび第３の抵抗Ｒ３の一端に接続されたｐＭＯＳトランジスタである。ここで、この第９のＭＯＳトランジスタＱ９は、例えば、第７のＭＯＳトランジスタＱ７とともにカレントミラー回路を構成する。すなわち第９のＭＯＳトランジスタＱ９は、第７のＭＯＳトランジスタＱ７に流れる電流ｉ２をミラーしている。第３の抵抗Ｒ３の他端は、接地電位ＧＮＤに接続されている。

第３の抵抗Ｒ３は、第４のＭＯＳトランジスタＱ４のゲートとソースとの間に接続されている。第３の抵抗Ｒ３には、第９のＭＯＳトランジスタＱ９が第７のＭＯＳトランジスタＱ７を流れる第２の電流ｉ２をミラーすることによって生成した後述の第２のミラー電流ｉ２ｍが流れる。

第９のＭＯＳトランジスタＱ９および第３の抵抗Ｒ３は後述の第２のミラー電流ｉ２ｍに基づく電圧を、第４のＭＯＳトランジスタＱ４のゲートに印加することができる。

第３のキャパシタＣ３は、一端が第１の抵抗Ｒ１の一端と出力端子ＴＯＵＴとの間に接続され、他端が接地電位ＧＮＤに接続されている。

この第３のキャパシタＣ３は、充放電を行うことで、例えば、整流波形の平滑化や、整流回路１１の回路素子のオン動作の適正化を行うことができる。

なお、第２のＭＯＳトランジスタＱ２のサイズは、第１のＭＯＳトランジスタＱ１のサイズと同じであってもよい。また、第５のＭＯＳトランジスタＱ５のサイズは、第４のＭＯＳトランジスタＱ４のサイズと同じであってもよい。また、第７のＭＯＳトランジスタＱ７のサイズは、第６のＭＯＳトランジスタＱ６のサイズと同じであってもよい。また、第９のＭＯＳトランジスタＱ９のサイズは、第８のＭＯＳトランジスタＱ８のサイズと同じであってもよい。このように、シンメトリックなトランジスタの配置を採用することで、整流回路１１の構成を簡素化することができる。

以下、図３〜図５を用いて、図２の整流回路１１の動作例を説明する。図３は、図２の整流回路１１の動作の一例を示す第１の模式図である。より詳しくは、図３は、第１のアンテナ端子ＡＮＴ１の電圧が低く、第６のＭＯＳトランジスタＱ６を流れる第１の電流ｉ１の電流値が第１の閾値未満の場合の動作例を示す模式図である。ここで、第１の閾値とは、第５のＭＯＳトランジスタＱ５をオンするための第１の電流ｉ１の電流値の閾値すなわち下限値である。
図４は、図２の整流回路１１の動作の一例を示す第２の模式図である。より詳しくは、図４は、第１のアンテナ端子ＡＮＴ１の電圧が高く、第１の電流ｉ１の電流値が第１の閾値以上の場合の動作例を示す模式図である。

図５は、図２の整流回路１１のアンテナ端子の電圧波形図である。図５において、横軸は時間（ｓ）を示し、縦軸は電圧値（Ｖ）を示す。より詳しくは、図５Ａは、第１のアンテナ端子ＡＮＴ１の電圧が低い場合（図３に示される例の場合）における第２のアンテナ端子ＡＮＴ２の電圧波形図である。図５Ｂは、第１のアンテナ端子ＡＮＴ１の電圧が高い場合（図４に示される例の場合）における第２のアンテナ端子ＡＮＴ２の電圧波形図である。

先ず、第１のアンテナ端子ＡＮＴ１の電圧が低い図３の場合の動作例を説明する。なお、第１乃至第９のＭＯＳトランジスタＱ１〜Ｑ９の初期状態はオフ状態であることとする。

図３に示すように、整流回路１１には、第１のアンテナ端子ＡＮＴ１から、第１のアンテナ接続ノードＮＡＮＴ１を介して第１の電流ｉ１が入力される。この第１の電流ｉ１の電流値は、第１の閾値未満である。

そして、整流回路１１は、入力された第１の電流ｉ１を、第６のＭＯＳトランジスタＱ６および整流出力ノードＮＯＵＴを経て出力端子ＴＯＵＴに出力する。

このとき、第８のＭＯＳトランジスタＱ８は、第６のＭＯＳトランジスタＱ６を流れる第１の電流ｉ１をミラーして、図３に示される第１のミラー電流ｉ１ｍを生成する。第１のミラー電流ｉ１ｍの電流値は、第１の電流ｉ１の電流値と同じでもよいし、ＭＯＳトランジスタのサイズ比に応じて異なっていてもよい。第８のＭＯＳトランジスタＱ８は、生成された第１のミラー電流ｉ１ｍを第２の抵抗Ｒ２に流す。

そして、第２の抵抗Ｒ２は、第１のミラー電流ｉ１ｍが流れることで電圧を発生し、発生された電圧を第５のＭＯＳトランジスタＱ５のゲートに印加する。このとき、第５のＭＯＳトランジスタＱ５のゲートには、第１の電流ｉ１が第１の閾値未満であることで閾値電圧Ｖｔｈ未満の電圧が印加される。閾値電圧Ｖｔｈ未満の電圧が印加されることで、第５のＭＯＳトランジスタＱ５は、オフしたままとなる。

バイアス生成部１１１の第１の抵抗Ｒ１は、整流出力ノードＮＯＵＴを経た第１の電流ｉ１の一部が流れることで電圧を発生する。発生された電圧は、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２および第３のＭＯＳトランジスタＱ３のゲートに印加される。このようにして、バイアス生成部１１１は、各ＭＯＳトランジスタＱ１〜Ｑ３を同時に駆動制御することができる。

第１のＭＯＳトランジスタＱ１および第２のＭＯＳトランジスタＱ２は、バイアス生成部１１１の第１の抵抗Ｒ１に基づいてゲートに閾値電圧以上の電圧が印加され、かつ、ソース電位が接地電位ＧＮＤとほぼ同じか低くなるとオンして、インピーダンスが低下する。

第３のＭＯＳトランジスタＱ３は、第１の抵抗Ｒ１に基づいてゲートに閾値電圧以上の電圧が印加されてオンすることで、第１のＭＯＳトランジスタＱ１のゲートおよび第２のＭＯＳトランジスタＱ２のゲートを接地電位ＧＮＤに接続する。

したがって、第１の電流ｉ１が第１の閾値未満の場合には、第５のＭＯＳトランジスタＱ５がオフしたまま第２のＭＯＳトランジスタＱ２がオンする。

クランプ回路１３には、出力端子ＴＯＵＴから出力された電流すなわち整流電流が入力される。クランプ回路１３は、入力された電流を、接地電位ＧＮＤおよび接地ノードＮＥを通して第１の還流電流ｉ１ｒ（図３参照）として整流回路１１に還流する。

第１の還流電流ｉ１ｒは、オン状態の第２のＭＯＳトランジスタＱ２を通って第２のアンテナ端子ＡＮＴ２に流れる。一方、第５のＭＯＳトランジスタＱ５はオフ状態であるので、第１の還流電流ｉ１ｒは、第５のＭＯＳトランジスタＱ５には流れない。

このとき、第１のアンテナ端子ＡＮＴ１の電圧は、第３のＭＯＳトランジスタＱ３を五極管領域で動作させる程度まで上昇しているため、第２のアンテナ端子ＡＮＴ２の下限電圧は、ほぼ接地電位ＧＮＤレベルになる（図５Ａ参照）。

すなわち、第２のアンテナ端子ＡＮＴ２の下限電圧は、第２のＭＯＳトランジスタＱ２と第２のアンテナ端子ＡＮＴ２に接続されたｎ拡散部との間で寄生ｎｐｎトランジスタが形成される電圧（図５における−０．６Ｖ以下）までは下がらない。

したがって、第１の電流ｉ１が第１の閾値未満の場合には、第５のＭＯＳトランジスタＱ５がオフしていても、第２のＭＯＳトランジスタＱ２と第２のアンテナ端子ＡＮＴ２側のｎ拡散部との間で寄生ｎｐｎトランジスタが形成されることを抑制することができる。

一方、もし、第１の電流ｉ１が第１の閾値未満の場合に第５のＭＯＳトランジスタＱ５がオンすると、第２のアンテナ端子ＡＮＴ２のインピーダンスは、上述のように寄生ｎｐｎトランジスタの形成が抑制されている状況下においても、無用に低くなる。この場合、第２のアンテナ端子ＡＮＴ２のインピーダンスは常に低い状態となり得るため、Ｒ／Ｗは、整流回路１１の負荷変調による送信信号を適切に検知できなくなってしまう。

これに対して、本実施形態によれば、第１の電流ｉ１が第１の閾値未満の場合には、第５のＭＯＳトランジスタＱ５をオフ状態に維持することで、第２のアンテナ端子ＡＮＴ２のインピーダンスが常に低くなることを抑制することができる。

なお、第１のアンテナ端子ＡＮＴ１の電圧は、第３のＭＯＳトランジスタＱ３をオンできない程度に小さい場合がある。この場合には、第３のＭＯＳトランジスタＱ３は、第２のアンテナ端子ＡＮＴ２の下限電圧を接地電位ＧＮＤレベルに制御することができないので、第２のＭＯＳトランジスタＱ２と第２のアンテナ端子ＡＮＴ２側のｎ拡散部との間で寄生ｎｐｎトランジスタが形成され得る。

しかし、この場合、寄生ｎｐｎトランジスタが形成されたとしても、第１のアンテナ端子ＡＮＴ１の電圧が低いことで第２のＭＯＳトランジスタＱ２に流れる還流電流も小さいので、寄生ｎｐｎトランジスタに流れる電流は、回路の動作特性に悪影響を与えない程度に小さい。

次に、第１のアンテナ端子ＡＮＴ１の電圧が高い図４の場合の動作例を説明する。なお、図３の場合と同様に、ＭＯＳトランジスタＱ１〜Ｑ９の初期状態はオフ状態であることとする。

図４の場合、整流回路１１には、第１のアンテナ端子ＡＮＴ１から第１の閾値以上の電流値の第１の電流ｉ１が入力される。

第８のＭＯＳトランジスタＱ８および第２の抵抗Ｒ２は、第１の電流ｉ１が第１の閾値以上であることに応じて、第５のＭＯＳトランジスタＱ５のゲートに閾値電圧Ｖｔｈ以上の電圧を印加する。閾値電圧Ｖｔｈ以上の電圧が印加されることで、第５のＭＯＳトランジスタＱ５はオンする。また、第２のＭＯＳトランジスタＱ２および第３のＭＯＳトランジスタＱ３は、図３の場合と同様に、第１の抵抗Ｒ１からゲートに印加される電圧に基づいてオンする。

したがって、第１の電流ｉ１が第１の閾値以上の場合には、第２のＭＯＳトランジスタＱ２および第５のＭＯＳトランジスタＱ５の双方がオンする。

第５のＭＯＳトランジスタＱ５は、オンすることで、第１の還流電流ｉ１ｒの一部ｉ１ｒＱ５を流す。第２のＭＯＳトランジスタＱ２は、第１の還流電流ｉ１ｒの残部ｉ１ｒＱ２を流す。

ここで、第１のアンテナ端子ＡＮＴ１の電圧が高い場合には、第１の還流電流ｉ１ｒは大きくなる。このとき、もし、第２のＭＯＳトランジスタＱ２のみに第１の還流電流ｉ１ｒを流した場合、第２のアンテナ端子ＡＮＴ２の電圧の低下が大きくなる。この結果、第２のＭＯＳトランジスタＱ２と第２のアンテナ端子ＡＮＴ２側のｎ拡散部との間で寄生ｎｐｎトランジスタが形成されてしまう。

これに対して、本実施形態では、第１のアンテナ端子ＡＮＴ１の電圧が高い場合には、第５のＭＯＳトランジスタＱ５に第１の還流電流を分流することができるので、第２のアンテナ端子ＡＮＴ２の電圧の低下を抑えることができる。第２のアンテナ端子ＡＮＴ２の電圧の低下を抑えることができるので、第２のアンテナ端子ＡＮＴ２のインピーダンスを低減することができる。第２のアンテナ端子ＡＮＴ２のインピーダンスを低減することができるので、第２のＭＯＳトランジスタＱ２と第２のアンテナ端子ＡＮＴ２側のｎ拡散部との間で寄生ｎｐｎトランジスタが形成されることを抑制することができる。

例えば、図５Ｂに示すように、第２のアンテナ端子ＡＮＴ２の下限電圧は、第５のＭＯＳトランジスタＱ５がオンすることで、−０．６Ｖより大きい値になる。図５Ｂの波形図は、寄生ｎｐｎが形成されていないことを示す。

ここまでは、第１のアンテナ端子ＡＮＴ１から整流回路１１に第１の電流ｉ１が流れる場合の動作例について説明したが、第２のアンテナ端子ＡＮＴ２から整流回路１１に第２の電流ｉ２が流れる場合の動作例も同様である。

具体的には、先ず、第２のアンテナ端子ＡＮＴ２の電圧が低い場合、整流回路１１には、第２のアンテナ端子ＡＮＴ２から、第２のアンテナ接続ノードＮＡＮＴ２を介して第２の閾値未満の第２の電流ｉ２が入力される。ここで、第２の閾値とは、第４のＭＯＳトランジスタＱ４をオンするための第２の電流ｉ２の電流値の閾値すなわち下限値である。整流回路１１は、入力された第２の電流ｉ２を、第７のＭＯＳトランジスタＱ７および整流出力ノードＮＯＵＴを経て出力端子ＴＯＵＴに出力する。

第９のＭＯＳトランジスタＱ９は、第７のＭＯＳトランジスタＱ７を流れる第２の電流ｉ２をミラーして、図示しない第２のミラー電流を生成する。第２のミラー電流の電流値は、第２の電流ｉ２の電流値と同じでもよいし、ＭＯＳトランジスタのサイズ比に応じて異なっていてもよい。第９のＭＯＳトランジスタＱ９は、生成された第２のミラー電流を第３の抵抗Ｒ３に流す。

そして、第３の抵抗Ｒ３は、第２のミラー電流が流れることで電圧を発生し、発生された電圧を第４のＭＯＳトランジスタＱ４のゲートに印加する。このとき、第４のＭＯＳトランジスタＱ４のゲートには、第２の電流ｉ２が第２の閾値未満であることで閾値電圧Ｖｔｈ未満の電圧が印加される。閾値電圧Ｖｔｈ未満の電圧が印加されることで、第４のＭＯＳトランジスタＱ４は、オフしたままとなる。一方、第１のＭＯＳトランジスタＱ１および第３のＭＯＳトランジスタＱ３は、図３の場合と同様の要領でオンする。

したがって、第２の電流ｉ２が第２の閾値未満の場合には、第４のＭＯＳトランジスタＱ４がオフしたまま第１のＭＯＳトランジスタＱ１がオンする。

クランプ回路１３には、出力端子ＴＯＵＴから出力された整流電流が入力される。クランプ回路１３は、入力された電流を、接地電位ＧＮＤおよび接地ノードＮＥを通して、図示しない第２の還流電流として整流回路１１に還流する。

第２の還流電流は、オン状態の第１のＭＯＳトランジスタＱ１を通って第１のアンテナ端子ＡＮＴ１に流れる。一方、第４のＭＯＳトランジスタＱ４はオフ状態であるので、第２の還流電流は、第４のＭＯＳトランジスタＱ４には流れない。

このとき、第２のアンテナ端子ＡＮＴ２の電圧は、第３のＭＯＳトランジスタＱ３を五極管領域で動作させる程度まで上昇しているため、第１のアンテナ端子ＡＮＴ１の下限電圧は、ほぼ接地電位ＧＮＤレベルになる。

すなわち、第１のアンテナ端子ＡＮＴ１の下限電圧は、第１のＭＯＳトランジスタＱ１と第１のアンテナ端子ＡＮＴ１に接続されたｎ拡散部との間で寄生ｎｐｎトランジスタが形成される電圧までは下がらない。

したがって、第２の電流ｉ２が第２の閾値未満の場合には、第４のＭＯＳトランジスタＱ４がオフしていても、第１のＭＯＳトランジスタＱ１と第１のアンテナ端子ＡＮＴ１側のｎ拡散部との間で寄生ｎｐｎトランジスタが形成されることを抑制することができる。

また、本実施形態では、第２の電流ｉ２が第２の閾値未満の場合には、第４のＭＯＳトランジスタＱ４をオフ状態に維持することで、第１のアンテナ端子ＡＮＴ１のインピーダンスが常に低くなることを抑制することができる。

次に、第２のアンテナ端子ＡＮＴ２の電圧が高い場合に、整流回路１１には、第２のアンテナ端子ＡＮＴ２から第２の閾値以上の電流値の第２の電流ｉ２が入力される。

第９のＭＯＳトランジスタＱ９および第３の抵抗Ｒ３は、第２の電流ｉ２が第２の閾値以上であることに応じて、第４のＭＯＳトランジスタＱ４のゲートに閾値電圧Ｖｔｈ以上の電圧を印加する。閾値電圧Ｖｔｈ以上の電圧が印加されることで、第４のＭＯＳトランジスタＱ４はオンする。また、第１のＭＯＳトランジスタＱ１は、第２のアンテナ端子ＡＮＴ２の電圧が低い場合と同様の要領でオンする。

したがって、第２の電流ｉ２が第２の閾値以上の場合には、第１のＭＯＳトランジスタＱ１および第４のＭＯＳトランジスタＱ４の双方がオンする。

第４のＭＯＳトランジスタＱ４は、オンすることで、第２の還流電流の一部を流す。第１のＭＯＳトランジスタＱ１は、第２の還流電流の残部を流す。

本実施形態では、第２のアンテナ端子ＡＮＴ２の電圧が高い場合には、第４のＭＯＳトランジスタＱ４に第２の還流電流を分流することができるので、第１のアンテナ端子ＡＮＴ１の電圧が低くなることを抑えることができる。第１のアンテナ端子ＡＮＴ１の電圧が低くなることを抑えることができるので、第１のアンテナ端子ＡＮＴ１のインピーダンスを低減することができる。第１のアンテナ端子ＡＮＴ１のインピーダンスを低減することができるので、第１のＭＯＳトランジスタＱ１と第１のアンテナ端子ＡＮＴ１側のｎ拡散部との間で寄生ｎｐｎトランジスタが形成されることを抑制することができる。

以上述べたように、本実施形態の整流回路１１は、アンテナ端子ＡＮＴ１、ＡＮＴ２の電圧が高く、寄生ｎｐｎの抑制が必要な場合に、第４のＭＯＳトランジスタＱ４および第５のＭＯＳトランジスタＱ５をオンしてインピーダンスを低減させることができる。インピーダンスを低減させることができる結果、寄生ｎｐｎが抑制されるように整流素子とアンテナ端子ＡＮＴ１、ＡＮＴ２側のｎ拡散部とのアイソレーションを行うことを要しなくなる。

また、本実施形態の整流回路１１は、インピーダンスを必要時に低くすることができるので、インピーダンスを常時低くする場合に比較して、Ｒ／Ｗに、負荷変調による送信信号を検知させやすくすることができる。すなわち、本実施形態の整流回路１１は、チップサイズの増大を抑制しつつ所定の通信特性を有することが可能である。

（第２の実施形態）
以下、第２の実施形態について説明する。なお、本実施形態の説明にあたり、第１の実施形態に対応する構成については同一の符号を用いて重複した説明は省略する。

図６は、第２の実施形態による整流回路１１の回路図である。図６に示すように、整流回路１１は、第１の整流素子の一例である第１のダイオードＤ１と、第２の整流素子の一例である第２のダイオードＤ２と、第３の整流素子の一例である第１１のＭＯＳトランジスタＱ１１１と、第４の整流素子の一例である第１２のＭＯＳトランジスタＱ１１２と、抵抗回路の一例である第１３のＭＯＳトランジスタＱ１１３とを備える。

図６に示すように、非接触式ＩＣカード１は、フィードバック（ＦＢ）回路１３０を備える。

第１のダイオードＤ１は、アノードが基準電位の一例である接地電位ＧＮＤに接続され、カソードが第１のアンテナ端子ＡＮＴ１に接続されたｐｎ接合型ダイオードである。第２のダイオードＤ２は、アノードが接地電位ＧＮＤに接続され、カソードが第２のアンテナ端子ＡＮＴ２に接続されたｐｎ接合型ダイオードである。

第１のダイオードＤ１は、第２のアンテナ端子ＡＮＴ２から出力端子ＴＯＵＴに流れる電流に基づく還流電流を、接地ノードＮＥから第１のアンテナ端子ＡＮＴ１に流すことができる。第２のダイオードＤ２は、第１のアンテナ端子ＡＮＴ１から出力端子ＴＯＵＴに流れる電流に基づく還流電流を、接地ノードＮＥから第２のアンテナ端子ＡＮＴ２に流すことができる。

第１１のＭＯＳトランジスタＱ１１１は、第１のアンテナ端子ＡＮＴ１と出力端子ＴＯＵＴとの間にダイオード接続され、順方向が第１のアンテナ端子ＡＮＴ１から出力端子ＴＯＵＴに向かう方向であるｐＭＯＳトランジスタである。第１２のＭＯＳトランジスタＱ１１２は、第２のアンテナ端子ＡＮＴ２と出力端子ＴＯＵＴとの間にダイオード接続され、順方向が第２のアンテナ端子ＡＮＴ２から出力端子ＴＯＵＴに向かう方向であるｐＭＯＳトランジスタである。

第１１のＭＯＳトランジスタＱ１１１は、第１のアンテナ端子ＡＮＴ１から整流回路１１に入力された電流を順方向に流すことができる。第１２のＭＯＳトランジスタＱ１１２は、第２のアンテナ端子ＡＮＴ２から整流回路１１に入力された電流を順方向に流すことができる。

第１３のＭＯＳトランジスタＱ１１３は、ゲートがフィードバック回路１３０に接続され、ソースが第２のアンテナ端子ＡＮＴ２に接続され、ドレインが第１のアンテナ端子ＡＮＴ１に接続されたｎＭＯＳトランジスタである。

第１３のＭＯＳトランジスタＱ１１３は、後述するアンテナ端子間電流ｉＡＮＴを流すことができる。

フィードバック回路１３０は、出力端子ＴＯＵＴの電圧に応じた電圧を第１３のＭＯＳトランジスタＱ１１３のゲートに印加する回路である。具体的には、フィードバック回路１３０は、出力端子ＴＯＵＴの電圧が高い場合に、第１３のＭＯＳトランジスタＱ１１３のゲートに高電圧を印加し、出力端子ＴＯＵＴの電圧が低い場合に、第１３のＭＯＳトランジスタＱ１１３のゲートに低電圧を印加する。

例えば、フィードバック回路１３０は、出力端子ＴＯＵＴの電圧が閾値以上の場合に、第１３のＭＯＳトランジスタＱ１１３のゲートに閾値電圧Ｖｔｈ以上の電圧を印加してもよい。また、フィードバック回路１３０は、第１３のＭＯＳトランジスタＱ１１３のゲートに、出力端子ＴＯＵＴの電圧と接地電位ＧＮＤとの差分に基づくバンドギャップリファレンス電圧を印加してもよい。

フィードバック回路１３０は、第１３のＭＯＳトランジスタＱ１１３をオンすることができる。

図７は、図６の整流回路１１の動作の一例を示す模式図である。図８は、図６の整流回路１１のアンテナ端子の電圧波形図である。なお、図８は、第２のアンテナ端子ＡＮＴ２の電圧波形を示す。

本実施形態の整流回路１１は、第１のアンテナ端子ＡＮＴ１から第１のアンテナ接続ノードＮＡＮＴ１を介して入力された電流を、第１１のＭＯＳトランジスタＱ１１１および整流出力ノードＮＯＵＴを経て、出力端子ＴＯＵＴに出力する。フィードバック回路１３０には、出力端子ＴＯＵＴに出力された当該電流が入力される。フィードバック回路１３０は、当該電流を、接地電位ＧＮＤおよび接地ノードＮＥを通して還流させる。第２のダイオードＤ２は、還流された当該電流を、第２のアンテナ端子ＡＮＴ２側に流す。

また、フィードバック回路１３０は、出力端子ＴＯＵＴから入力された電流に基づいて出力端子ＴＯＵＴの電圧を算出する。そして、フィードバック回路１３０は、出力端子ＴＯＵＴの電圧が閾値以上になると、第１３のＭＯＳトランジスタＱ１１３のゲート電圧を上昇させて、閾値電圧Ｖｔｈ以上にする。

したがって、第１３のＭＯＳトランジスタＱ１１３は、出力端子ＴＯＵＴの電圧が低い場合には、オン抵抗が大きくなってオフされたままとなり、出力端子ＴＯＵＴの電圧が高い場合には、オン抵抗が小さくなってオンする。

第１３のＭＯＳトランジスタＱ１１３がオンすることで、第１のアンテナ端子ＡＮＴ１と第２のアンテナ端子ＡＮＴ２との間には、図７に示されるようにアンテナ端子間電流ｉＡＮＴが流れる。このアンテナ端子間電流ｉＡＮＴは、第２のアンテナ端子ＡＮＴ２のインピーダンスを低くすることができる。

ここで、第２のアンテナ端子ＡＮＴ２の電圧は、第１のアンテナ端子ＡＮＴ１の電圧が低い場合（図８Ａ）および高い場合（図８Ｂ）のいずれの場合にも、第２のダイオードＤ２と第２のアンテナ端子ＡＮＴ２側のｎ拡散部との間で寄生ｎｐｎトランジスタが形成される電圧（−０．６Ｖ）に低下する。

しかし、第１のアンテナ端子ＡＮＴ１の電圧が低い場合には、該端子ＡＮＴ１の入力電流は少ない。このため、第１３のＭＯＳトランジスタＱ１１３がオフしていても、第２のダイオードＤ２に流れる電流は少なく、第２のダイオードＤ２の順方向電圧は低い。したがって、寄生ｎｐｎトランジスタのベース・エミッタ間電圧も低く、寄生ｎｐｎトランジスタに流れる電流は少ない。

一方、第１のアンテナ端子ＡＮＴ１の電圧が高い場合には、該端子ＡＮＴ１の入力電流の一部を、第１３のＭＯＳトランジスタＱ１１３がアンテナ端子間電流ｉＡＮＴとして分流するので、第２のダイオードＤ２に流れる電流は少ない。したがって、第１のアンテナ端子ＡＮＴ１の電圧が低い場合と同様に、寄生ｎｐｎトランジスタに流れる電流は少ない。

なお、フィードバック回路１３０の周波数特性をアンテナ端子ＡＮＴ１、ＡＮＴ２の電圧周期に追従しない程度に低い周波数特性に設定すると、第１３のＭＯＳトランジスタＱ１１３のオン抵抗は、アンテナ端子ＡＮＴ１、ＡＮＴ２の電圧周期の間、ほぼ一定となる。

しかし、第１３のＭＯＳトランジスタＱ１１３のオン抵抗がほぼ一定の場合であっても、アンテナ端子間電流ｉＡＮＴは、アンテナ端子ＡＮＴ１、ＡＮＴ２間の電位差が大きいときは大きく、同電位のときは流れない。したがって、アンテナ端子ＡＮＴ１、ＡＮＴ２のインピーダンスは、不要に低下しない。

本実施形態の整流回路１１では、第１３のＭＯＳトランジスタＱ１１３による第１及び第２のアンテナ端子ＡＮＴ１、ＡＮＴ２間の抵抗調整を行うことで、大電流が接地電位ＧＮＤを経由して第１及び第２のダイオードＤ１、Ｄ２のアノードに流れることを防止することができる。大電流が第１及び第２のダイオードＤ１、Ｄ２のアノードに流れることを防止できるので、第１及び第２のダイオードＤ１、Ｄ２と第１及び第２のアンテナ端子ＡＮＴ１、ＡＮＴ２側のｎ拡散部との間の寄生ｎｐｎトランジスタに流れる電流を、実用上問題がない程度に抑制することができる。

また、本実施形態の整流回路１１では、第１及び第２のアンテナ端子ＡＮＴ１、ＡＮＴ２のインピーダンスを必要以上に低下させないようにすることができる。すなわち、第１の実施形態と同様の作用効果を奏する。また、本実施形態の整流回路１１は、第１の実施形態の整流回路１１よりも部品点数が少ない。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１ 非接触式ＩＣカード
１１ 整流回路
１２ 変調回路
１３ クランプ回路
１４ 受信回路
１５ ロジック部
Ｌ１ 第１のアンテナコイル
Ｃ１ 第１のキャパシタ
ＡＮＴ１ 第１のアンテナ端子
ＡＮＴ２ 第２のアンテナ端子
ＴＯＵＴ 出力端子

Claims (13)

1. 一端が基準電位に接続され、他端が第１のアンテナ端子に接続された第１のトランジスタと、
   一端が前記基準電位に接続され、他端が第２のアンテナ端子に接続された第２のトランジスタと、
   前記第１のアンテナ端子と整流出力ノードとの間に接続され、順方向が前記第１のアンテナ端子から前記整流出力ノードに向かう方向である第１の整流素子と、
   前記第２のアンテナ端子と前記整流出力ノードとの間に接続され、順方向が前記第２のアンテナ端子から前記整流出力ノードに向かう方向である第２の整流素子と、
   前記基準電位と前記第１のアンテナ端子との間において前記第１のトランジスタに並列に接続された第１のスイッチ素子と、
   前記基準電位と前記第２のアンテナ端子との間において前記第２のトランジスタに並列に接続された第２のスイッチ素子と、を備え、
   前記第１のスイッチ素子は、前記第２の整流素子を流れる第２の電流に応じてオンし、
   前記第２のスイッチ素子は、前記第１の整流素子を流れる第１の電流に応じてオンする、整流回路。
2. 前記第２の電流が第２の閾値未満の場合には、前記第１のスイッチ素子がオフしたまま前記第１のトランジスタがオンし、
   前記第２の電流が前記第２の閾値以上の場合には、前記第１のスイッチ素子および前記第１のトランジスタの双方がオンし、
   前記第１の電流が第１の閾値未満の場合には、前記第２のスイッチ素子がオフしたまま前記第２のトランジスタがオンし、
   前記第１の電流が前記第１の閾値以上の場合には、前記第２のスイッチ素子および前記第２のトランジスタの双方がオンする、請求項１に記載の整流回路。
3. 前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートに接続され、
   前記整流回路は、
   前記整流出力ノードに流れる電流から、前記第１のトランジスタおよび前記第２のトランジスタのゲートに供給する電圧を生成する電圧生成部を更に備える、請求項２に記載の整流回路。
4. 前記電圧生成部は、
   一端が前記整流出力ノードに接続された第１の抵抗と、
   電流経路の一端が前記第１の抵抗の他端に接続され、前記電流経路の他端が前記基準電位に接続され、ゲートが前記電流経路の一端と前記第１のトランジスタ及び第２のトランジスタのゲートとに接続された第３のトランジスタと、を備える、請求項３に記載の整流回路。
5. 前記第１のスイッチ素子は、電流経路の一端が前記基準電位に接続され、前記電流経路の他端が前記第１のアンテナ端子に接続された第４のトランジスタであり、
   前記第２のスイッチ素子は、電流経路の一端が前記基準電位に接続され、前記電流経路の他端が前記第２のアンテナ端子に接続された第５のトランジスタであり、
   前記整流回路は、
   前記第２の電流に応じた電圧を前記第４のトランジスタのゲートに印加し、かつ、前記第１の電流に応じた電圧を前記第５のトランジスタのゲートに印加する電圧印加部を更に備える、請求項２に記載の整流回路。
6. 前記第１の整流素子は、ダイオード接続された第６のトランジスタであり、
   前記第２の整流素子は、ダイオード接続された第７のトランジスタであり、
   前記電圧印加部は、
   第８のトランジスタ、第９のトランジスタ、第２の抵抗及び第３の抵抗を備え、
   前記第８のトランジスタは、前記第６のトランジスタとカレントミラー回路を構成し、
   前記第９のトランジスタは、前記第７のトランジスタとカレントミラー回路を構成し、
   前記第２の抵抗は、一端が前記第８のトランジスタの電流経路及び前記第５のトランジスタのゲートに接続され、他端が前記基準電位に接続され、
   前記第３の抵抗は、一端が前記第９のトランジスタの電流経路及び前記第４のトランジスタのゲートに接続され、他端が前記基準電位に接続されたことを特徴とする、請求項５に記載の整流回路。
7. 前記基準電位は、接地電位であり、
   前記第１のトランジスタは、ドレインが前記接地電位に接続され、ソースが前記第１のアンテナ端子に接続されたｎＭＯＳトランジスタであり、
   前記第２のトランジスタは、ドレインが前記接地電位に接続され、ソースが前記第２のアンテナ端子に接続されたｎＭＯＳトランジスタである、請求項２に記載の整流回路。
8. 電流経路の一端が基準電位に接続され、前記電流経路の他端が第１のアンテナ端子に接続された第１のトランジスタと、
   電流経路の一端が前記基準電位に接続され、前記電流経路の他端が第２のアンテナ端子に接続された第２のトランジスタと、
   ソースが前記基準電位に接続され、ドレインが前記第１のアンテナ端子に接続された第４のトランジスタと、
   ソースが前記基準電位に接続され、ドレインが前記第２のアンテナ端子に接続された第５のトランジスタと、
   前記第１のアンテナ端子と出力端子との間にダイオード接続され、順方向が前記第１のアンテナ端子から前記出力端子に向かう方向である第６のトランジスタと、
   前記第２のアンテナ端子と前記出力端子との間にダイオード接続され、順方向が前記第２のアンテナ端子から前記出力端子に向かう方向である第７のトランジスタと、
   前記第５のトランジスタのゲートとソースとの間に接続され、前記第６のトランジスタを流れる第１の電流をミラーした電流が流れる第２の抵抗と、
   前記第４のトランジスタのゲートとソースとの間に接続され、前記第７のトランジスタを流れる第２の電流をミラーした電流が流れる第３の抵抗と、を備える整流回路。
9. 基準電位と第１のアンテナ端子との間に接続され、順方向が前記基準電位から前記第１のアンテナ端子に向かう方向である第１の整流素子と、
   前記基準電位と第２のアンテナ端子との間に接続され、順方向が前記基準電位から前記第２のアンテナ端子に向かう方向である第２の整流素子と、
   前記第１のアンテナ端子と出力端子との間に接続され、順方向が前記第１のアンテナ端子から前記出力端子に向かう方向である第３の整流素子と、
   前記第２のアンテナ端子と前記出力端子との間に接続され、順方向が前記第２のアンテナ端子から前記出力端子に向かう方向である第４の整流素子と、
   前記第１のアンテナ端子と前記第２のアンテナ端子との間に接続された抵抗回路と、を備える、整流回路。
10. 前記抵抗回路は、
    前記出力端子の電圧が高い場合に抵抗が小さくなり、前記出力端子の電圧が低い場合に抵抗が大きくなる、請求項９に記載の整流回路。
11. 前記抵抗回路は、
    前記出力端子の電圧が高い場合にオン抵抗が小さくなり、前記出力端子の電圧が低い場合にオン抵抗が大きくなるトランジスタである、請求項９に記載の整流回路。
12. 前記第１の整流素子は、アノードが前記基準電位に接続され、カソードが前記第１のアンテナ端子に接続された第１のダイオードであり、
    前記第２の整流素子は、アノードが前記基準電位に接続され、カソードが前記第２のアンテナ端子に接続された第２のダイオードである、請求項９に記載の整流回路。
13. 整流回路を備えた非接触式ＩＣカードであって、
    前記整流回路は、
    一端が基準電位に接続され、他端が第１のアンテナ端子に接続された第１のトランジスタと、
    一端が前記基準電位に接続され、他端が第２のアンテナ端子に接続された第２のトランジスタと、
    前記第１のアンテナ端子と出力端子との間に接続され、順方向が前記第１のアンテナ端子から前記出力端子に向かう方向である第１の整流素子と、
    前記第２のアンテナ端子と前記出力端子との間に接続され、順方向が前記第２のアンテナ端子から前記出力端子に向かう方向である第２の整流素子と、
    前記基準電位と前記第１のアンテナ端子との間において前記第１のトランジスタに並列に接続された第１のスイッチ素子と、
    前記基準電位と前記第２のアンテナ端子との間において前記第２のトランジスタに並列に接続された第２のスイッチ素子と、を備え、
    前記第１のスイッチ素子は、前記第２の整流素子を流れる第２の電流に応じてオンし、
    前記第２のスイッチ素子は、前記第１の整流素子を流れる第１の電流に応じてオンする、非接触式ＩＣカード。

Images