JP2016058689A - Semiconductor light-emitting device - Google Patents
Semiconductor light-emitting device Download PDFInfo
- Publication number
- JP2016058689A JP2016058689A JP2014186343A JP2014186343A JP2016058689A JP 2016058689 A JP2016058689 A JP 2016058689A JP 2014186343 A JP2014186343 A JP 2014186343A JP 2014186343 A JP2014186343 A JP 2014186343A JP 2016058689 A JP2016058689 A JP 2016058689A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- light emitting
- emitting device
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 228
- 229910052751 metal Inorganic materials 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 67
- 238000002310 reflectometry Methods 0.000 claims abstract 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 112
- 229920005989 resin Polymers 0.000 claims description 50
- 239000011347 resin Substances 0.000 claims description 50
- 230000003287 optical effect Effects 0.000 claims description 24
- 239000011230 binding agent Substances 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 description 48
- 238000000034 method Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 238000000149 argon plasma sintering Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002470 thermal conductor Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Led Devices (AREA)
Abstract
Description
本発明の実施形態は、半導体発光装置に関する。 Embodiments described herein relate generally to a semiconductor light emitting device.
発光層を含む半導体層の一方の面側に蛍光体層を設け、他方の面(実装面)側に配線層、外部端子および樹脂層を設けたチップサイズパッケージ構造の半導体発光装置が提案されている。チップサイズパッケージでは外部端子の面積が小さくなり、また、はんだの熱抵抗も高いことから、放熱性が課題になり得る。 A semiconductor light emitting device having a chip size package structure in which a phosphor layer is provided on one surface side of a semiconductor layer including a light emitting layer and a wiring layer, an external terminal, and a resin layer are provided on the other surface (mounting surface) side has been proposed. Yes. In the chip size package, since the area of the external terminal is reduced and the thermal resistance of the solder is high, heat dissipation can be a problem.
本発明の実施形態は、放熱性に優れた半導体発光装置を提供する。 Embodiments of the present invention provide a semiconductor light emitting device with excellent heat dissipation.
実施形態によれば、半導体発光装置は、n型半導体を含む第1層と、p型半導体を含む第2層と、前記第1層と前記第2層との間に設けられた発光層と、側面と、を有する半導体層と、前記第1層に接して前記半導体層に重なる領域内に設けられn側電極と、前記第2層に接して前記半導体層に重なる領域内に設けられたp側電極と、前記半導体層の前記側面より外側のチップ外領域に設けられ、少なくとも前記側面に近接する部分の表面が前記発光層の放射光に対して反射性を有し、前記半導体層を支持する絶縁部材と、前記第1層に接するとともに、前記第1層に接する部分から一体に前記チップ外領域に延びたn側金属層と、前記第2層に接するとともに、前記第2層に接する部分から一体に前記チップ外領域に延びたp側金属層と、を備えている。 According to the embodiment, a semiconductor light emitting device includes a first layer including an n-type semiconductor, a second layer including a p-type semiconductor, and a light emitting layer provided between the first layer and the second layer. , A semiconductor layer having a side surface, an n-side electrode provided in a region overlapping the semiconductor layer in contact with the first layer, and a region overlapping the semiconductor layer in contact with the second layer a p-side electrode and a surface of the chip outside the side surface of the semiconductor layer, the surface of at least a portion close to the side surface is reflective to the emitted light of the light emitting layer, and the semiconductor layer is An insulating member to be supported, an n-side metal layer that is in contact with the first layer and that is integrally extended from the portion that is in contact with the first layer to the region outside the chip, is in contact with the second layer, and is in contact with the second layer A p-side metal layer integrally extending from the contacting portion to the outer region of the chip; It is provided.
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。 Hereinafter, embodiments will be described with reference to the drawings. In addition, the same code | symbol is attached | subjected to the same element in each drawing.
図1は、実施形態の半導体発光装置の模式断面図である。
図2は、実施形態の半導体発光装置の実装面側の模式平面図であり、図1における下面図に対応する。
FIG. 1 is a schematic cross-sectional view of the semiconductor light emitting device of the embodiment.
2 is a schematic plan view of the mounting surface side of the semiconductor light emitting device of the embodiment, and corresponds to a bottom view in FIG.
実施形態の半導体発光装置は、ウェーハレベルで形成されるチップサイズデバイス(以下、単にチップとも言う)3と、チップ3の周囲に設けられた絶縁部材27と、実装面側に設けられた金属層71、72とを有する。
The semiconductor light emitting device of the embodiment includes a chip size device (hereinafter also simply referred to as a chip) 3 formed at a wafer level, an
チップ3は、電極7、8と、第1配線層(オンチップ配線層)16、17と、光学層30、33と、第1配線層16、17と光学層30、33との間に設けられた半導体層15とを有する。
The
図3は、半導体層15の拡大模式断面図である。
FIG. 3 is an enlarged schematic cross-sectional view of the
半導体層15は、例えば窒化ガリウムを含む。半導体層15は、n型半導体を含む第1層11と、p型半導体を含む第2層12と、第1層11と第2層12との間に設けられた発光層13とを有する。
The
第1層11は、例えば、下地バッファ層、n型GaN層を含む。第2層12は、例えば、p型GaN層を含む。発光層13は、青、紫、青紫、紫外光などを発光する材料を含む。発光層13の発光ピーク波長は、例えば、430〜470nmである。
The
半導体層15は、図4(a)に示すように、基板10上にエピタキシャル成長される。基板10は、例えば、シリコン基板、サファイア基板、炭化ケイ素基板などである。基板10上に第1層11、発光層13および第2層12が順にエピタキシャル成長される。その後、図示しないマスクを用いたRIE(Reactive Ion Etching)法により、第2層12および発光層13が選択的に除去される。
The
したがって、半導体層15は、第2層12および発光層13の積層膜を有する領域(発光領域)15dと、発光層13および第2層12で覆われていない第1層11の第2面11aを有する領域15eとを有する。
Therefore, the
図4(b)は、図3および図4(a)に示す半導体層15の下面図に対応する。
図4(b)に示すように、例えば、領域15eは発光領域15dに囲まれた島状に形成され、また、領域15eは発光領域15dの外周側に、発光領域15dを連続して囲むように形成されている。発光領域15dの面積は、領域15eの面積よりも広い。
FIG. 4B corresponds to a bottom view of the
As shown in FIG. 4B, for example, the
図3に示すように、第1層11において第2面11aの反対側には、発光層13および第2層12で覆われていない第1面15aが形成されている。また、半導体層15は、第1面15aに続く側面15cを有する。
As shown in FIG. 3, a
図5(a)、および図5(a)の下面図に対応する図5(b)に示すように、第1層11の第2面11aにn側電極8が設けられ、第2層12の表面にp側電極7が設けられている。p側電極7およびn側電極8は、半導体層15に重なる領域(チップ領域)の範囲内に形成されている。
As shown in FIG. 5A and FIG. 5B corresponding to the bottom view of FIG. 5A, the n-
図5(b)の平面視において、p側電極7の面積はn側電極8の面積よりも広い。p側電極7と第2層12との接触面積は、n側電極7と第1層11との接触面積よりも広い。
In the plan view of FIG. 5B, the area of the p-
図6(a)、および図6(a)の下面図に対応する図6(b)に示すように、半導体層15の第1面15a以外の面には絶縁膜14が設けられている。絶縁膜14は、無機膜であり、例えばシリコン酸化膜である。
As shown in FIG. 6A and FIG. 6B corresponding to the bottom view of FIG. 6A, an insulating
絶縁膜14には、p側電極7を露出させる第1開口14aと、n側電極8を露出させる第2開口14bが形成されている。例えば2つのn側の第2開口14bが互いに離れて形成されている。それら2つの第2開口14bの間のp側電極7の表面は、絶縁膜14で覆われている。
In the insulating
第1層11の側面15c、第2層12の側面、および発光層13の側面は、絶縁膜14で覆われている。
The
図7(a)、および図7(a)の下面図に対応する図7(b)に示すように、半導体層15の第1面15aの反対側には、第1p側配線層16と、第1n側配線層17が設けられている。
As shown in FIG. 7A corresponding to the bottom view of FIG. 7A and FIG. 7A, on the opposite side of the
第1p側配線層16は、半導体層15に重なる領域(チップ領域)の範囲内に形成されている。第1p側配線層16は、第1開口14a内にも設けられ、p側電極7に接している。第1p側配線層16は、第1開口14a内に一体に形成されたコンタクト部16aを介してp側電極7と接続されている。第1p側配線層16は、第1層11に接していない。
The first p-
第1n側配線層17は、半導体層15に重なる領域(チップ領域)の範囲内に形成されている。第1n側配線層17は、第2開口14b内にも設けられ、n側電極8に接している。第1n側配線層17は、第2開口14b内に一体に形成されたコンタクト部17aを介してn側電極8と接続されている。
The first n-
第1n側配線層17は、例えば、2つの島状n側電極8を結ぶ方向に延びるラインパターン状に形成されている。第1n側配線層17の2つのn側電極8の間の部分とp側電極7との間、および第1n側配線層17の2つのn側電極8の間の部分と第2層12との間には、絶縁膜14が設けられ、第1n側配線層17はp側電極7および第2層12に接していない。
For example, the first n-
図4(b)に示すように、発光層13を含む発光領域15dは、半導体層15の平面領域の大部分を占めている。また、図5(b)に示すように、発光領域15dに接続されたp側電極7の面積は、n側電極8の面積よりも広い。したがって、広い発光面が得られ、光出力を高くできる。
As shown in FIG. 4B, the
p側電極7は、第2層12と第1p側配線層16との間に設けられている。図20(a)に示すように、p側電極7は、複数層(例えば3層)の積層膜である。p側電極7は、第2層12側から順に設けられた第1膜7a、第2膜7bおよび第3膜7cを有する。
The p-
例えば、第1膜7aは、発光層13および蛍光体層30が発する光に対して高い反射率をもつ銀(Ag)膜である。例えば、第2膜7bはチタン(Ti)膜であり、第3膜7cは白金(Pt)膜である。
For example, the
n側電極8は、第1層11と、第1n側配線層17のコンタクト部17aとの間に設けられている。図20(b)に示すように、n側電極8は、複数層(例えば3層)の積層膜である。n側電極8は、第1層11側から順に設けられた第1膜8a、第2膜8bおよび第3膜8cを有する。
The n-
例えば、第1膜8aは、発光層13および蛍光体層30が発する光に対して高い反射率をもつアルミニウム(Al)膜である。例えば、第2膜8bはチタン(Ti)膜であり、第3膜8cは白金(Pt)膜である。
For example, the
図8(a)、および図8(a)の下面図に対応する図8(b)に示すように、第1p側配線層16および第1n側配線層17の表面に、絶縁膜18が設けられている。絶縁膜18は、第1p側配線層16と第1n側配線層17との間にも設けられている。絶縁膜18は、例えば、無機膜であり、シリコン酸化膜等である。
As shown in FIG. 8B corresponding to the bottom view of FIG. 8A and FIG. 8A, an insulating
絶縁膜18には、第1p側配線層16の一部(p側パッド16b)を露出させる第1開口18aと、第1n側配線層17の一部(n側パッド17b)を露出させる第2開口18bが形成されている。
The insulating
p側パッド16bの面積は、n側パッド17bの面積よりも大きい。n側パッド17bの面積は、第1n側配線層17とn側電極8とのコンタクト面積よりも広い。
The area of the p-
第1面15a上の基板10は後述するように除去される。基板10が除去された第1面15a上には、半導体発光装置の放出光に所望の光学特性を与える光学層が設けられている。例えば、図1に示すように、半導体層15の第1面15a上には、蛍光体層30が設けられ、さらに、その蛍光体層30の上に透明層(第1透明層)33が設けられている。
The
蛍光体層30は、複数の粒子状の蛍光体31を含む。蛍光体31は、発光層13の放射光により励起され、その放射光とは異なる波長の光を放射する。複数の蛍光体31は、結合材32中に分散されている。結合材32は、発光層13の放射光および蛍光体31の放射光を透過する。ここで「透過」とは、透過率が100%であることに限らず、光の一部を吸収する場合も含む。結合材32には、例えば、シリコーン樹脂などの透明樹脂を用いることができる。
The
透明層33は、蛍光体粒子を含まない。また、透明層33は、後述する絶縁部材27の表面研削時に蛍光体層30を保護する。
The
あるいは、透明層33は光散乱層として機能する。すなわち、透明層33は、発光層13の放射光を散乱させる複数の粒子状の散乱材(例えばシリコン酸化物、チタン化合物)と、発光層13の放射光を透過させる結合材(例えば透明樹脂)とを含む。
Alternatively, the
半導体層15の側面よりも外側のチップ外領域には、絶縁部材27が設けられている。絶縁部材27は、半導体層15よりも厚く、半導体層15を支持している。絶縁部材27は、絶縁膜14を介して半導体層15の側面を覆っている。
An insulating
また、絶縁部材27は、光学層(蛍光体層30および透明層33)の側面の外側にも設けられ、光学層の側面を覆っている。
The insulating
絶縁部材27は、半導体層15、電極7、8、第1配線層(オンチップ配線層)16、17、および光学層を含むチップ3の周囲に設けられ、チップ3を支持している。
The insulating
絶縁部材27の上面27aと透明層33の上面は平坦面を形成している。絶縁部材27の裏面には、絶縁膜26が設けられている。
The
第1p側配線層16の第1p側パッド16b上には、第2p側配線層21が設けられている。第2p側配線層21は、第1p側配線層16の第1p側パッド16bに接するとともに、チップ外領域に延びている。第2p側配線層21のチップ外領域に延出した部分は、絶縁膜26を介して絶縁部材27に支持されている。
A second p-
また、第2p側配線層21の一部は、絶縁膜18を介して、第1n側配線層17に重なる領域にも延びている。
Further, a part of the second p-
第1n側配線層17の第1n側パッド17b上には、第2n側配線層22が設けられている。第2n側配線層22は、第1n側配線層17の第1n側パッド17bに接するとともに、チップ外領域に延びている。第2n側配線層22のチップ外領域に延出した部分は、絶縁膜26を介して絶縁部材27に支持されている。
A second n-
図13(b)は、第2p側配線層21と第2n側配線層22の平面レイアウトの一例を表す。
FIG. 13B shows an example of a planar layout of the second p-
第2p側配線層21と第2n側配線層22は、半導体層15の平面領域を2等分する中心線cに対して非対称に配置され、第2p側配線層21の下面(実装面側の面)は、第2n側配線層22の下面よりも広い。
The second p-
図1に示すように、第2p側配線層21と第2n側配線層22の表面には、絶縁膜19が設けられている。絶縁膜19は、例えば、無機膜であり、シリコン酸化膜等である。
As shown in FIG. 1, an insulating
絶縁膜19には、図10に示すように、第2p側配線層21の第2p側パッド21aを露出させる第1開口19aと、第2n側配線層22の第2n側パッド22aを露出させる第2開口19bが形成されている。
As shown in FIG. 10, the insulating
第2p側配線層21の第2p側パッド21a上には、図1に示すように、p側外部接続電極23が設けられている。p側外部接続電極23は、第2p側配線層21の第2p側パッド21aに接して、第2p側配線層21上に設けられている。
A p-side
また、p側外部接続電極23の一部は、絶縁膜18、19を介して、第1n側配線層17に重なる領域、および絶縁膜19を介して第2n側配線層22に重なる領域にも設けられている。
Further, a part of the p-side
p側外部接続電極23は、半導体層15に重なるチップ領域、およびチップ外領域に広がっている。p側外部接続電極23は、第1p側配線層16よりも厚く、第2p側配線層21よりも厚い。
The p-side
第2n側配線層22の第2n側パッド22a上には、n側外部接続電極24が設けられている。n側外部接続電極24は、チップ外領域に配置され、第2n側配線層22の第2n側パッド22aに接している。
An n-side
n側外部接続電極24は、第1n側配線層17よりも厚く、第2n側配線層22よりも厚い。
The n-side
p側外部接続電極23とn側外部接続電極24との間には、樹脂層(絶縁層)25が設けられている。樹脂層25は、p側外部接続電極23の側面とn側外部接続電極24の側面に接して、p側外部接続電極23とn側外部接続電極24との間に充填されている。
A resin layer (insulating layer) 25 is provided between the p-side
また、樹脂層25は、p側外部接続電極23の周囲およびn側外部接続電極24の周囲に設けられ、p側外部接続電極23の側面およびn側外部接続電極24の側面を覆っている。
The
樹脂層25は、p側外部接続電極23およびn側外部接続電極24の機械的強度を高める。また、樹脂層25は、実装時にはんだのぬれ広がりを防ぐソルダレジストとして機能する。
The
p側外部接続電極23の下面は、樹脂層25から露出し、実装基板等の外部回路と接続可能なp側実装面(p側外部端子)23aとして機能する。n側外部接続電極24の下面は、樹脂層25から露出し、実装基板等の外部回路と接続可能なn側実装面(n側外部端子)24aとして機能する。p側実装面23aおよびn側実装面24aは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
The lower surface of the p-side
ここで、さらに、p側実装面23aおよびn側実装面24aを、樹脂層25の表面よりも突出させることが望ましい。これにより、実装時の接続部半田形状が安定化し、実装の信頼性を向上させることができる。
Here, it is preferable that the p-
図2は、p側実装面23aとn側実装面24aの平面レイアウトの一例を表す。
FIG. 2 shows an example of a planar layout of the p-
p側実装面23aとn側実装面24aは、半導体層15の平面領域を2等分する中心線cに対して非対称に配置され、p側実装面23aはn側実装面24aよりも広い。
The p-
p側実装面23aとn側実装面24aとの間隔は、実装時にp側実装面23aとn側実装面24aとの間をはんだがブリッジしない間隔に設定される。
The interval between the p-
半導体層15におけるn側の電極コンタクト面(第1層11の第2面11a)は、第1n側配線層17と第2n側配線層22によって、チップ外領域も含むより広い領域に再配置されている。これにより、信頼性の高い実装に十分なn側実装面24aの面積を確保しつつ、半導体層15におけるn側電極面の面積を小さくすることが可能となる。したがって、半導体層15における発光層13を含まない領域15eの面積を縮小し、発光層13を含む領域15dの面積を広げて光出力を向上させることが可能となる。
The n-side electrode contact surface (
実施形態の半導体発光装置によれば、実装面側にp側金属層71とn側金属層72が設けられている。p側金属層71は、第1p側配線層16、第2p側配線層21およびp側外部接続電極23を含む。n側金属層72は、第1n側配線層17、第2n側配線層22およびn側外部接続電極24を含む。
According to the semiconductor light emitting device of the embodiment, the p-
半導体層15は、基板上にエピタキシャル成長法により形成される。その基板は除去され、半導体層15は第1面15a側に基板を含まない。基板の除去により半導体発光装置の低背化を図れる。また、基板の除去により、半導体層15の第1面15aに微小凹凸を形成することができ、光取り出し効率の向上を図れる。
The
半導体層15は、金属層71、72と、樹脂層25との複合体からなる支持体の上に支持されている。また、半導体層15は、半導体層15よりも厚い例えば樹脂層である絶縁部材27によって側面側から支えられている。
The
金属層71、72の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。 As a material of the metal layers 71 and 72, for example, copper, gold, nickel, silver, or the like can be used. Among these, when copper is used, good thermal conductivity, high migration resistance, and adhesion to an insulating material can be improved.
半導体発光装置の実装時の熱サイクルにより、p側実装面23aおよびn側実装面24aを実装基板のランドに接合させるはんだ等に起因する応力が半導体層15に加わる。p側外部接続電極23、n側外部接続電極24および樹脂層25を適切な厚さ(高さ)に形成することで、p側外部接続電極23、n側外部接続電極24および樹脂層25が上記応力を吸収し緩和することができる。特に、半導体層15よりも柔軟な樹脂層25を実装面側に支持体の一部として用いることで、応力緩和効果を高めることができる。
Due to the thermal cycle during mounting of the semiconductor light emitting device, stress due to solder or the like that joins the p-
金属層71、72は例えば高い熱伝導率を持つ銅を主成分として含み、発光層13に重なる領域に高熱伝導体が広い面積で広がっている。発光層13で発生した熱は、金属層71、72を通じて、チップ下方に形成される短いパスで実装基板へと放熱される。
The metal layers 71 and 72 include, for example, copper having high thermal conductivity as a main component, and a high thermal conductor spreads over a wide area in a region overlapping the
特に、半導体層15の発光領域15dと接続されたp側金属層71のp側実装面23aは、図2に示す平面視で半導体層15の平面領域のほとんどに重なっているため、p側金属層71を通じて実装基板に高効率で放熱させることができる。
In particular, the p-
また、実施形態によれば、p側実装面23aはチップ外領域にも拡張している。したがって、p側実装面23aに接合されるはんだの平面サイズも大きくでき、はんだを介した実装基板への放熱性を向上できる。
In addition, according to the embodiment, the p-
また、第2n側配線層22はチップ外領域に延びている。このため、チップに重なる領域の大部分を占めてレイアウトされたp側実装面23aの制約を受けずに、チップ外領域にn側実装面24aを配置することができる。n側実装面24aをチップ外領域に配置することで、n側実装面24aをチップ領域範囲内でのみレイアウトするよりも面積を広くできる。
Further, the second n-
したがって、n側についても、n側実装面24aに接合されるはんだの平面サイズを大きくでき、はんだを介した実装基板への放熱性を向上できる。
Therefore, also on the n-side, the planar size of the solder bonded to the n-
発光層13から第1面15a側に放射された光は蛍光体層30に入射し、一部の光は蛍光体31を励起し、発光層13の光と、蛍光体31の光との混合光として例えば白色光が得られる。
The light emitted from the
発光層13から実装面側に放射された光は、p側電極7及びn側電極8によって反射され、上方の蛍光体層30側に向かう。
The light emitted from the
蛍光体層30上には透明層(第1透明層)33が設けられ、その透明層33上およびチップ外領域の絶縁部材27上には、透明層(第2透明層)34が設けられている。
A transparent layer (first transparent layer) 33 is provided on the
透明層34は、発光層13の放射光を散乱させる複数の粒子状の散乱材(例えばシリコン酸化物)と、発光層13の放射光を透過させる結合材(例えば透明樹脂)とを含む。
The
透明層34は光散乱層として機能する。その光散乱層である透明層34の平面サイズは、蛍光体層30の平面サイズ、および透明層33の平面サイズよりも大きい。すなわち、透明層34の平面サイズは、チップ3の平面サイズよりも大きい。したがって、半導体発光装置から外部へと発せられる光の範囲を広げることができ、広角の配光特性が可能である。
The
絶縁部材27の少なくとも半導体層15の側面に近接する部分の表面は、発光層13の放射光に対して反射性を有する。また、絶縁部材27の蛍光体層30の側面に近接する部分および透明層33の側面に近接する部分は、発光層13の放射光および蛍光体31の放射光に対して反射性を有する。さらに、絶縁部材27の透明層34との境界付近が発光層13の放射光および蛍光体31の放射光に対して反射性を有する。
At least the surface of the insulating
また、図30(b)に示すように、絶縁部材27において、光学層(蛍光体層30、透明層33)の側面に近接する部分の表面に、反射性を有する層55を設けても同様の効果を得ることができる。
Further, as shown in FIG. 30B, the insulating
例えば、絶縁部材27は、発光層13の放射光および蛍光体31の放射光に対する反射率が50%以上となる樹脂層である。
For example, the insulating
したがって、チップ3の側面からの放射光、および透明層34で散乱されて絶縁部材27側に向かう光を、絶縁部材27で反射させることができる。絶縁部材27での光の吸収損失を防いで、透明層34を通じた外部への光取り出し効率を高めることができる。また、図30(b)に示すように、絶縁部材27の表面(光学層30、33に近接する側面)に反射層55を設けることによっても、同様の効果を得ることができる。
Accordingly, the radiation emitted from the side surface of the
蛍光体層30は半導体層15の第1面15a上にウェーハレベルプロセスで形成され、蛍光体層30の平面サイズは、半導体層15の平面サイズとほぼ同じ、または半導体層15の平面サイズよりもわずかに大きい。
The
蛍光体層30は、半導体層15の側面、および実装面側にまわりこんで形成されていない。すなわち、光を外部に取り出さないチップ側面側および実装面側には蛍光体層30が無駄に形成されず、コスト低減が図れる。
The
一般的なフリップチップ実装では、LEDチップを実装基板にバンプなどを介して実装した後に、チップ全体を覆うように蛍光体層が形成される。あるいは、バンプ間に樹脂がアンダーフィルされる。 In general flip chip mounting, a phosphor layer is formed so as to cover the entire chip after the LED chip is mounted on a mounting substrate via bumps or the like. Alternatively, the resin is underfilled between the bumps.
これに対して実施形態の半導体発光装置によれば、図1に示す実装前の状態で、p側外部接続電極23の周囲およびn側外部接続電極24の周囲には、蛍光体層30と異なる樹脂層25が設けられ、実装面側に応力緩和に適した特性を与えることができる。また、実装面側にすでに樹脂層25が設けられているため、実装後のアンダーフィルが不要となる。
On the other hand, according to the semiconductor light emitting device of the embodiment, the periphery of the p-side
半導体層15の第1面15a側には、光取り出し効率、色変換効率、配光特性などを優先した設計の光学層が設けられ、実装面側には、実装時の応力緩和や、基板に代わる支持体としての特性を優先した層が設けられる。例えば、樹脂層25は、ベースとなる樹脂にシリカ粒子などのフィラーが高密度充填された構造を有し、支持体として適切な硬さに調整されている。
The
以上説明した実施形態によれば、半導体層15、電極7、8、オンチップ配線層16、17、および光学層はウェーハレベルで一括形成して低コストのチップサイズデバイス3実現するとともに、外部端子(実装面)23a、34aをチップ外領域に拡張させて、放熱性を高くすることができる。したがって、安価で高信頼性の半導体発光装置を提供することができる。
According to the embodiment described above, the
次に、図4(a)〜図13(b)を参照して、実施形態の半導体発光装置の製造方法について説明する。 Next, with reference to FIGS. 4A to 13B, a method for manufacturing the semiconductor light emitting device of the embodiment will be described.
図4(b)、図5(b)、図6(b)、図7(b)、図8(b)、図13(a)および図13(b)は、それぞれ、図4(a)、図5(a)、図6(a)、図7(a)、図8(a)、図9および図10の下面図に対応する。 4 (b), FIG. 5 (b), FIG. 6 (b), FIG. 7 (b), FIG. 8 (b), FIG. 13 (a) and FIG. 13 (b) are respectively shown in FIG. 5 (a), FIG. 6 (a), FIG. 7 (a), FIG. 8 (a), FIG. 9 and FIG.
半導体層15は、例えば、MOCVD(metal organic chemical vapor deposition)法により、基板10上にエピタキシャル成長される。基板10は、例えばシリコン基板である。または、基板10はサファイア基板や炭化ケイ素基板であってもよい。半導体層15は、例えば、窒化ガリウム(GaN)を含む窒化物半導体層である。
The
例えば、RIE(Reactive Ion Etching)法により、第2層12および発光層13の積層膜を選択的にエッチングし、図4(a)及び(b)に示すように第1層11の第2面11aを露出させる。
For example, the laminated film of the
また、第1層11は選択的に除去され、基板10で複数の半導体層15に分離される。半導体層15を複数に分離する溝は例えば格子状パターンで形成される。
The
次に、図5(a)及び(b)に示すように、第2層12の表面にp側電極7を、第1層11の第2面11aにn側電極8を形成する。
Next, as shown in FIGS. 5A and 5B, the p-
次に、図6(a)及び(b)に示すように、半導体層15および電極7、8を覆うように絶縁膜14を形成した後、絶縁膜14に第1開口14aおよび第2開口14bを形成する。
Next, as shown in FIGS. 6A and 6B, after the insulating
次に、図7(a)及び(b)に示すように、第1p側配線層16および第1n側配線層17を形成する。第1p側配線層16は第1開口14a内に形成されp側電極7に接する。
Next, as shown in FIGS. 7A and 7B, a first p-
第1n側配線層17は、第2開口14b内に形成されn側電極8に接する。また、第1n側配線層17は、例えば2カ所でn側電極8と接する。第1n側配線層17は、その2カ所のn側電極8を結ぶ方向に延びるライン状に形成される。第1n側配線層17のライン状に形成された部分と、p側電極7との間には絶縁膜14が介在し、第1n側配線層17はp側電極7に接していない。
The first n-
p側電極7、n側電極8、第1p側配線層16、および第1n側配線層17は、半導体層15に重なる領域の範囲内に形成される。
The p-
次に、図8(a)及び(b)に示すように、第1p側配線層16の表面および第1n側配線層17の表面に絶縁膜18を形成し、その絶縁膜18に第1開口18aと第2開口18bを形成する。第1開口18aには第1p側配線層16の第1p側パッド16bが露出し、第2開口18bには第1n側配線層17の第1n側パッド17bが露出する。
Next, as shown in FIGS. 8A and 8B, an insulating
次に、基板10を除去する。半導体層15および配線層16、17を含む積層体は、図示しない一時的な支持体に支持された状態で基板10が除去される。
Next, the
例えば、シリコン基板である基板10が、RIEなどのドライエッチングにより除去される。あるいは、ウェットエッチングによりシリコン基板10を除去してもよい。あるいは、基板10がサファイア基板の場合には、レーザーリフトオフ法により除去することができる。
For example, the
基板10上にエピタキシャル成長された半導体層15は、大きな内部応力を含む場合がある。また、p側金属層71、n側金属層72および樹脂層25は、例えばGaN系材料の半導体層15に比べて柔軟な材料である。したがって、エピタキシャル成長時の内部応力が基板10の剥離時に一気に開放されたとしても、p側金属層71、n側金属層72および樹脂層25は、その応力を吸収する。このため、基板10を除去する過程における半導体層15の破損を回避することができる。
The
基板10の除去により露出された半導体層15の第1面15aは必要に応じて粗面化される。
The
さらに、第1面15a上には、前述した蛍光体層30が形成され、その蛍光体層30上には透明層33が形成される。ここまでの工程は、ウェーハ状態で進められる。
Furthermore, the
そして、ウェーハをダイシングして、複数のチップ3に個片化する。そのチップ3は、図示しない一時的な支持体に支持され、図9に示すように、チップ3の周囲(チップ外領域)、およびチップ3の上(透明層33の上)に絶縁部材(支持部材)27が形成される。
Then, the wafer is diced into a plurality of
図9における絶縁部材27の下面には、図10に示すように絶縁膜26が形成される。これにより、チップ3と絶縁部材27との段差が解消され、この後に形成される配線層の信頼性を向上させることができる。絶縁膜26としては、各種の樹脂材料を用いることができるが、特に耐熱性に優れたイミド系樹脂やフェノール系樹脂、シリコーン系樹脂、エポキシ系樹脂などが適する。
As shown in FIG. 10, an insulating
第1p側配線層16の第1p側パッド16b上、およびチップ外領域の絶縁膜26上には、図10に示すように、第2p側配線層21が形成される。第1n側配線層17の第1n側パッド17b上、およびチップ外領域の絶縁膜26上には、第2n側配線層22が形成される。
A second p-
第2n側配線層22はチップ3に対して位置合わせされる。第1n側パッド17bは、n側電極8よりも広い面積で再配置されているため、チップ3に対して第2n側配線層22の形成位置が多少ずれても第2n側配線層22を確実に第1n側パッド17bに重ね合わせて接続することができる。
The second n-
第2p側配線層21の表面および第2n側配線層22の表面には絶縁膜19が形成され、その絶縁膜19には第1開口19aと第2開口19bが形成される。
An insulating
第1開口19aには、第2p側配線層21の第2p側パッド21aが露出する。第2開口19bには、第2n側配線層22の第2n側パッド22aが露出する。
The second p-
第2p側パッド21a上には、図11に示すようにp側外部接続電極23が形成される。第2n側パッド22a上には、n側外部接続電極24が形成される。さらに、p側外部接続電極23とn側外部接続電極24との間、p側外部接続電極23の周囲、およびn側外部接続電極24の周囲に、樹脂層25が形成される。
A p-side
次に、透明層33上の絶縁部材27の上面、およびチップ外領域の絶縁部材27の上面を研削する。透明層33の上の絶縁部材27は除去され、図12に示すように、透明層33の上面およびチップ外領域の絶縁部材27の上面は平坦化される。
Next, the upper surface of the insulating
蛍光体層30の上面が露出する高さまでは研削されず、蛍光体層30上に残された透明層33は蛍光体層30を保護する。
The
平坦化された透明層33の上面の上、および絶縁部材27の上面の上には、図1に示すように、チップ3よりも平面サイズが大きな透明層(散乱層)34が形成される。
As shown in FIG. 1, a transparent layer (scattering layer) 34 having a larger planar size than the
次に、図14〜図17を参照して、他の実施形態の半導体発光装置について説明する。図14〜図17に示す半導体発光装置において、図1に示す半導体発光装置と同じ要素には同じ符号を付し、その詳細な説明は省略する。 Next, a semiconductor light emitting device according to another embodiment will be described with reference to FIGS. In the semiconductor light emitting device shown in FIGS. 14 to 17, the same elements as those in the semiconductor light emitting device shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
図14に示す半導体発光装置によれば、蛍光体層30の側面と絶縁部材27との間、および透明層33の側面と絶縁部材27との間に無機膜41が設けられている。また、絶縁部材27の上面27aと透明層34との間に無機膜42が設けられている。
According to the semiconductor light emitting device shown in FIG. 14, the
無機膜41および無機膜42は、例えばシリコン酸化膜である。無機膜41は、蛍光体層30と絶縁部材(例えば白色樹脂)27との密着性を高め、透明層33と絶縁部材27との密着性を高める。無機膜42は、絶縁部材27と透明層34との密着性を高める。また、図30(a)に示すように、光学層(蛍光体層30、透明層33)の側面を粗面化することも、絶縁部材27との密着性を高めることに効果的である。
The
図15に示す半導体発光装置によれば、半導体層15の第1面15a上に透明層33が設けられ、その透明層33上に蛍光体層30が設けられている。あるいは、半導体層15と蛍光体層30との間の透明層として、例えばシリコン酸化膜などの無機膜を形成し、半導体層15と蛍光体層30との密着性を高めてもよい。
According to the semiconductor light emitting device shown in FIG. 15, the
透明層33の屈折率を、半導体層15の屈折率と蛍光体層30の屈折率との中間にすることで、半導体層15からの光の取り出し効率を向上させることが可能である。また、透明層33により、半導体層15と蛍光体層30との間の距離が離れ、蛍光体層30で発した熱が半導体層15に伝わる比率を減らすことができる。
By making the refractive index of the
図16に示す半導体発光装置によれば、半導体層15の第1面15a上に透明層33が設けられ、その透明層33の上、およびチップ外領域の絶縁部材27の上に蛍光体層30が設けられている。
According to the semiconductor light emitting device shown in FIG. 16, the
透明層33は絶縁部材27に囲まれた領域に設けられ、蛍光体層30は透明層33よりも平面サイズが大きい。この構成では、半導体層15で発した光は、透明層33を経由して蛍光体層30内で広がるため、先の図15と比較して発光範囲を広げることができる。これにより、光変換効率の向上や、蛍光体層30での光変換による発熱の分散と低下などの効果が得られる。
The
図17に示す半導体発光装置によれば、半導体層15の第1面15a上に第1透明層33が設けられ、その第1透明層33の上、およびチップ外領域の絶縁部材27の上に第2透明層34が設けられている。第2透明層34の上には蛍光体層30が設けられている。
According to the semiconductor light emitting device shown in FIG. 17, the first
第1透明層33は絶縁部材27に囲まれた領域に設けられ、第2透明層34および蛍光体層30は第1透明層33よりも平面サイズが大きい。第2透明層34を設けることにより、図16の例よりも、半導体層15で発する光をさらに広げる効果があり、発光範囲を広げることによる光変換効率の向上や、蛍光体層30の発熱の分散と低下の効果をさらに得ることができる。
The first
図15に示す半導体発光装置において、図21に示すように、蛍光体層30の側面と絶縁部材27との間、および透明層33の側面と絶縁部材27との間に無機膜41を設けてもよい。
In the semiconductor light emitting device shown in FIG. 15, an
図16に示す半導体発光装置において、図22に示すように、透明層33の側面と絶縁部材27との間に無機膜41を設け、絶縁部材27の上面と蛍光体層30との間に無機膜42を設けてもよい。
In the semiconductor light emitting device shown in FIG. 16, as shown in FIG. 22, an
図17に示す半導体発光装置において、図23に示すように、透明層33の側面と絶縁部材27との間に無機膜41を設け、絶縁部材27の上面と透明層34との間に無機膜42を設けてもよい。
In the semiconductor light emitting device shown in FIG. 17, as shown in FIG. 23, an
次に、図18は、さらに他の実施形態の半導体発光装置の模式断面図である。図1に示す実施形態と同じ要素には同じ符号を付し、その詳細な説明は省略する。 Next, FIG. 18 is a schematic cross-sectional view of a semiconductor light emitting device of still another embodiment. The same reference numerals are given to the same elements as those in the embodiment shown in FIG. 1, and the detailed description thereof is omitted.
図18に示す半導体発光装置は、チップ3と、チップ3の周囲に設けられた絶縁部材27と、実装面側に設けられた金属層61、62とを有する。
The semiconductor light emitting device shown in FIG. 18 includes a
蛍光体層、透明層、散乱層などの光学層は、上記実施形態の構成を適用できる。 The configuration of the above embodiment can be applied to optical layers such as a phosphor layer, a transparent layer, and a scattering layer.
半導体層15は上記実施形態と同様の構成を有し、半導体層15の第2層12の表面にp側電極7が設けられ、第1層11の第2面11aにn側電極8が設けられている。p側電極7およびn側電極8は、半導体層15に重なる領域(チップ領域)の範囲内に設けられいる。
The
半導体層15の第1面15aの反対側に絶縁膜26が形成され、その絶縁膜26にはp側電極7を露出させる開口と、n側電極8を露出させる開口が形成されている。
An insulating
半導体層15の第1面15aの反対側には、p側金属層61と、n側金属層62が設けられている。
A p-
p側金属層61は、半導体層15に重なる領域(チップ領域)で、絶縁膜26に形成された開口を通じてp側電極7に接するとともに、そのp側電極7に接するコンタクト部から一体にチップ外領域に延びている。p側金属層61は、p側電極7を介して第2層12と電気的に接続され、第1層11には接していない。
The p-
n側金属層62は、半導体層15に重なる領域(チップ領域)で、絶縁膜26に形成された開口を通じてn側電極8に接するとともに、そのn側電極8に接するコンタクト部から一体にチップ外領域に延びている。n側金属層62はn側電極8を介して第1層11と電気的に接続されている。n側金属層62とp側電極7との間、およびn側金属層62と第2層12との間には絶縁膜62が設けられ、n側金属層62は、p側電極7および第2層12に接していない。
The n-
p側電極7とp側金属層61とのコンタクト面の面積は、n側電極8とn側金属層62とのコンタクト面の面積よりも広い。p側金属層61の面積は、n側金属層62の面積よりも広い。
The area of the contact surface between the p-
半導体層15の側面よりも外側のチップ外領域に、絶縁部材27が設けられている。絶縁部材27は、半導体層15よりも厚い。
An insulating
p側金属層61のチップ外領域に延出した部分は、絶縁膜26を介して絶縁部材27に支持されている。n側金属層62のチップ外領域に延出した部分は、絶縁膜26を介して絶縁部材27に支持されている。
The portion of the p-
p側金属層61上には、p側外部接続電極23が設けられている。p側外部接続電極23は、p側金属層61に接し、p側金属層61と電気的に接続されている。p側外部接続電極23は、p側金属層61よりも厚い。
A p-side
n側金属層62の表面に絶縁膜45が設けられている。絶縁膜45は、例えば無機膜であり、シリコン酸化膜等である。
An insulating
絶縁膜45には、n側金属層62のn側パッド62bを露出させる開口が形成されている。そのn側パッド62b上にn側外部接続電極24が設けられている。n側外部接続電極24は、チップ外領域に配置され、n側金属層62のn側パッド62bに接して、n側金属層62と電気的に接続されている。n側外部接続電極24は、n側金属層62よりも厚い。
In the insulating
p側外部接続電極23とn側外部接続電極24との間には、樹脂層25が設けられている。樹脂層25は、p側外部接続電極23の側面とn側外部接続電極24の側面に接して、p側外部接続電極23とn側外部接続電極24との間に充填されている。
A
また、樹脂層25は、p側外部接続電極23の周囲およびn側外部接続電極24の周囲に設けられ、p側外部接続電極23の側面およびn側外部接続電極24の側面を覆っている。
The
p側外部接続電極23の下面は、樹脂層25から露出し、実装基板等の外部回路と接続可能なp側実装面(p側外部端子)23aとして機能する。n側外部接続電極24の下面は、樹脂層25から露出し、実装基板等の外部回路と接続可能なn側実装面(n側外部端子)24aとして機能する。p側実装面23aおよびn側実装面24aは、例えば、はんだ、または導電性の接合材を介して、実装基板のランドパターンに接合される。
The lower surface of the p-side
p側実装面23aとn側実装面24aは、半導体層15の平面領域を2等分する中心線に対して非対称に配置され、p側実装面23aはn側実装面24aよりも広い。
The p-
n側金属層62のn側パッド62bと、n側外部接続電極24とのコンタクト面積は、n側電極8とn側金属層62とのコンタクト面積よりも大きい。半導体層15におけるn側の電極コンタクト面(第1層11の第2面11a)は、n側金属層62によって、より広い領域に再配置されている。これにより、信頼性の高い実装に十分なn側実装面24aの面積を確保しつつ、半導体層15におけるn側電極面の面積を小さくすることが可能となる。したがって、半導体層15における発光層13を含まない領域の面積を縮小し、発光層13を含む領域の面積を広げて光出力を向上させることが可能となる。
The contact area between the n-
半導体層15は、金属層61、62、外部接続電極23、24、および樹脂層25の複合体からなる支持体の上に支持されている。また、半導体層15は、半導体層15よりも厚い例えば樹脂層である絶縁部材27によって側面側から支えられている。
The
金属層61、62、外部接続電極23、24の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
As materials for the metal layers 61 and 62 and the
p側外部接続電極23、n側外部接続電極24および樹脂層25を適切な厚さ(高さ)に形成することで、p側外部接続電極23、n側外部接続電極24および樹脂層25が実装時にかかる応力を吸収し緩和することができる。特に、半導体層15よりも柔軟な樹脂層25を実装面側に支持体の一部として用いることで、応力緩和効果を高めることができる。
By forming the p-side
金属層61、62、外部接続電極23、24は例えば高い熱伝導率を持つ銅を主成分として含み、発光層13に重なる領域に高熱伝導体が広い面積で広がっている。発光層13で発生した熱は、金属層61、62、外部接続電極23、24を通じて、チップ下方に形成される短いパスで実装基板へと放熱される。
The metal layers 61 and 62 and the
特に、半導体層15の発光領域と接続されたp側実装面23aは、半導体層15の平面領域の大部分に重なっているため、p側金属層61およびp側外部接続電極23を通じて実装基板に高効率で放熱させることができる。
In particular, since the p-
また、実施形態によれば、p側実装面23aはチップ外領域にも拡張している。したがって、p側実装面23aに接合されるはんだの平面サイズも大きくでき、はんだを介した実装基板への放熱性を向上できる。
In addition, according to the embodiment, the p-
また、n側金属層62はチップ外領域に延びている。このため、チップに重なる領域の大部分を占めてレイアウトされたp側実装面23aの制約を受けずに、チップ外領域にn側実装面24aを配置することができる。n側実装面24aをチップ外領域に配置することで、n側実装面24aをチップ領域範囲内でのみレイアウトするよりも面積を広くできる。
Further, the n-
したがって、n側についても、n側実装面24aに接合されるはんだの平面サイズを大きくでき、はんだを介した実装基板への放熱性を向上できる。
Therefore, also on the n-side, the planar size of the solder bonded to the n-
p側金属層61はp側電極7に接する部分(オンチップ部分)から一体にすぐ横に引き出されチップ外領域に延びている。n側金属層62はn側電極8に接する部分(オンチップ部分)からすぐ横に引き出されチップ外領域に延びている。そのため、効率的に半導体層15の熱を広い実装面を介して実装基板に逃がすことができる。
The p-
また、蛍光体層30はウェーハレベルプロセスで形成され、半導体層15の側面、および実装面側にまわりこんで形成されていない。このため、光を取り出さないチップ側面側および実装面側には蛍光体層30が無駄に形成されず、コスト低減が図れる。
In addition, the
また、図18に示す実装前の状態で、p側外部接続電極23の周囲およびn側外部接続電極24の周囲には、蛍光体層30と異なる樹脂層25が設けられ、実装面側に応力緩和に適した特性を与えることができる。また、実装面側にすでに樹脂層25が設けられているため、実装後のアンダーフィルが不要となる。
In addition, a
半導体層15の第1面15a側には、光取り出し効率、色変換効率、配光特性などを優先した設計の光学層が設けられ、実装面側には、実装時の応力緩和や、基板に代わる支持体としての特性を優先した層が設けられる。例えば、樹脂層25は、ベースとなる樹脂にシリカ粒子などのフィラーが高密度充填された構造を有し、支持体として適切な硬さに調整されている。
The
以上説明した実施形態によれば、半導体層15および光学層はウェーハレベルで一括形成して低コストのチップサイズデバイス3実現するとともに、金属層61、62、外部端子(実装面)23a、34aをチップ外領域に拡張させて、放熱性を高くすることができる。したがって、安価で高信頼性の半導体発光装置を提供することができる。
According to the embodiment described above, the
また、図19に示す半導体発光装置によれば、図18のデバイスにおいて、半導体層15の側面と絶縁部材27との間、および蛍光体層30の側面と絶縁部材27との間に無機膜46が設けられている。
Further, according to the semiconductor light emitting device shown in FIG. 19, in the device of FIG. 18, the
無機膜46は、例えばシリコン酸化膜であり、半導体層15と絶縁部材27との密着性、および蛍光体層30と絶縁部材27との密着性を高める。
The
発光層を含む半導体層上に、蛍光体層が設けられ、その蛍光体層上に透明層が設けられた構造において、発光層および蛍光体層の発光にともなう熱が透明層に伝わる。例えば樹脂材料を使った透明層の耐熱性の向上は困難であり、熱は透明層に蓄積されやすい。場合によっては、熱で透明層が劣化し、半導体発光装置の発光特性が劣化してしまうことが起こり得る。特に、高光出力の半導体発光装置において、透明層の熱による劣化が問題になり得る。 In a structure in which a phosphor layer is provided on a semiconductor layer including a light emitting layer and a transparent layer is provided on the phosphor layer, heat due to light emission of the light emitting layer and the phosphor layer is transmitted to the transparent layer. For example, it is difficult to improve the heat resistance of a transparent layer using a resin material, and heat is easily accumulated in the transparent layer. In some cases, the transparent layer may be deteriorated by heat, and the light emission characteristics of the semiconductor light emitting device may be deteriorated. In particular, in a high light output semiconductor light emitting device, deterioration of the transparent layer due to heat can be a problem.
そこで、図24に示す実施形態によれば、蛍光体層30と透明層33との間に断熱層51が設けられている。断熱層51は、発光層13が発する光および蛍光体31が発する光に対して透過性を有する。
Therefore, according to the embodiment shown in FIG. 24, the
例えば、スパッタ法により、熱伝達係数が小さく光透過性が高いシリコン酸化膜(SiO2膜)を断熱層51として形成する。
For example, a silicon oxide film (SiO 2 film) having a small heat transfer coefficient and high light transmittance is formed as the
図25(a)は、断熱層51を設けない構造の各層の温度プロファイル例である。
図25(b)は、蛍光体層30と透明層33との間に断熱層51を設けた構造の各層の温度プロファイル例である。
FIG. 25A is an example of a temperature profile of each layer having a structure in which the
FIG. 25B is a temperature profile example of each layer having a structure in which a
図25(a)と図25(b)との比較より、断熱層51を設けることで、半導体層15および蛍光体層30からの熱が透明層33に伝わりにくくなる。この結果、透明層33の温度上昇が抑制され、透明層33の熱劣化を防止できる。断熱層51を設けた構造は、特に、高出力半導体発光装置に適している。
From the comparison between FIG. 25A and FIG. 25B, the heat from the
断熱層51の形成方法はスパッタ法に限るものではなく、例えば、蒸着法、めっき法、塗布法、ゾルゲル法などを用いることができる。
The formation method of the
また、断熱層51の材料もSiO2に限るものではなく、高い光透過性および低い熱伝達係数(例えば、30W/(m2K)以下の熱伝達係数)を有する各種酸窒化物、耐熱性樹脂等が利用可能である。例えば、断熱層51の材料として、SrTiO3、MgO、ZrO2、YSZ(イットリア安定化ジルコニア)を利用可能である。また、断熱層51は、ポーラス構造であってもよい。
Further, the material of the
図14に示す構造において、図26に示すように、蛍光体層30と透明層33との間に断熱層51を設けてもよい。
In the structure shown in FIG. 14, as shown in FIG. 26, a
発光層13の光(励起光)が蛍光体層30を斜め方向に進む距離は、励起光が蛍光体層30を厚み方向に進む距離よりも長く、蛍光体層30を斜め方向に進む励起光はより多くの蛍光体31を励起する。
The distance that the light (excitation light) of the
したがって、蛍光体層30から出射される光のうち、出射角が大きい光ほど蛍光体31の発光色(例えば黄色味)を帯びる。半導体発光装置の光取り出し面(図1における上面)を斜め方向から見ると、真上から見た場合よりも例えば黄色味が強い光が見えやすい。すなわち、半導体発光装置を見る角度によって見える光の色がばらつく色割れが生じる場合がある。
Therefore, among the light emitted from the
前述した図1、図14、図24、図26に示す実施形態において、蛍光体層30は絶縁部材27で囲まれた領域に設けられ、絶縁部材27における蛍光体層30に近接する側面の上端は、蛍光体層30の上面よりも突出している。絶縁部材27の上面27aと、蛍光体層30の上面との間に段差が形成されている。蛍光体層30の周囲は絶縁部材27で囲まれ、さらに、蛍光体層30の上方にも、周囲を絶縁部材27で囲まれた領域が形成されている。
In the embodiment shown in FIGS. 1, 14, 24, and 26 described above, the
また、前述したように、絶縁部材27における蛍光体層30の側面に近接する部分および透明層33の側面に近接する部分は、発光層13の放射光および蛍光体31の放射光に対して反射性を有する。
Further, as described above, the portion of the insulating
したがって、実施形態によれば、図1において矢印で模式的に表すように、蛍光体層30から斜め方向に出射した光の一部は、絶縁部材27の側面に向かい、その絶縁部材27の側面で反射する。
Therefore, according to the embodiment, as schematically represented by an arrow in FIG. 1, a part of the light emitted from the
したがって、蛍光体層30からの出射角の大きい黄色味の強い光を、出射角の小さい方向へと反射または散乱させることができ、色割れを抑制することができる。
Therefore, it is possible to reflect or scatter strong yellowish light with a large emission angle from the
光学層(蛍光体層30、透明層33)の側面の周囲を囲む絶縁部材27の側面は、発光面(半導体層15の第1面15a、または蛍光体層30の上面)に対して垂直であることに限らず、図27に示すように、傾斜していてもよい。
The side surface of the insulating
図27に示す例では、絶縁部材27の側面で囲まれた領域の幅は、半導体層15側の下部から上部かけて連続的に大きくなっている。絶縁部材27の上面と側面とは鈍角を形成している。絶縁部材27の側面で囲まれた領域の幅は、半導体層15側の下部から上部かけて段階的に大きくなっていてもよい。
In the example shown in FIG. 27, the width of the region surrounded by the side surface of the insulating
光学層の周囲を囲む絶縁部材27の側面を傾斜させることで、垂直側面に比べて、高配光角化が可能となる。
By tilting the side surface of the insulating
図28に示すように、蛍光体層30の上に透明層を設けずに、蛍光体層30の上に絶縁部材27の側面で囲まれた空間53を設けてもよい。この構造でも、蛍光体層30から出射された斜め光を、絶縁部材27の側面で反射させることができる。
As shown in FIG. 28, a
図29に示すように、絶縁部材27の上面に、絶縁部材27とは別の反射層52を設けてもよい。
As shown in FIG. 29, a
反射層52は、例えば、アルミニウム(Al)層、または光散乱材を含む散乱層である。蛍光体層30から出射された斜め光を、反射層52でも反射させることができる。
The
図1、14、15、18、19、21、24、26、29に示すように、蛍光体層30を絶縁部材27で囲まれた領域内のみに設けた構造は、蛍光体層30の使用量を抑えてコストを低減できる。
As shown in FIGS. 1, 14, 15, 18, 19, 21, 24, 26, and 29, the structure in which the
図1、14、18、19、24、26、27、28、29に示すように、半導体層15と蛍光体層30との間に透明層を介在させない構造は、蛍光体層30の熱を、半導体層15およびその下の金属を通じて実装基板に放熱しやすい。そのため、蛍光体層30の温度上昇を抑制できる。
As shown in FIGS. 1, 14, 18, 19, 24, 26, 27, 28, and 29, the structure in which the transparent layer is not interposed between the
図18、19に示す構造は、半導体層15上に1層の光学層(蛍光体層30)しか積層されず、低コストである。
In the structure shown in FIGS. 18 and 19, only one optical layer (phosphor layer 30) is stacked on the
図1、14、24、26、27、29に示すように、蛍光体層30上に透明層を設けた構造において、透明層の屈折率を、蛍光体層30の透明層32の屈折率と、空気の屈折率との中間にすることで、光取り出し効率を向上できる。
As shown in FIGS. 1, 14, 24, 26, 27, and 29, in the structure in which the transparent layer is provided on the
図15、16、17、21、22、23に示すように、半導体層15と蛍光体層30との間に透明層33を設けた構造において、透明層の屈折率を、半導体層(例えばGaN)15の屈折率と、蛍光体層30の透明層32の屈折率との中間にすることで、半導体層15からの光取り出し効率を向上できる。また、蛍光体層30から半導体層15への戻り光を少なくできる。
As shown in FIGS. 15, 16, 17, 21, 22, and 23, in the structure in which the
図16、17、22、23に示すように、チップ3の周囲の絶縁部材27の上面27a上にも蛍光体層30を設けた構造は、励起発光面積を広くできる。このため、光変換効率を向上でき、また、蛍光体層30の熱を分散できる。
As shown in FIGS. 16, 17, 22, and 23, the structure in which the
図17、23に示すように、チップ3の周囲の絶縁部材27の上面27a上に透明層34を設け、その透明層34上に蛍光体層30を設けた構造では、パッケージ全面に広がっている透明層34内を横方向に光が広がっていく。また、蛍光体層30からの反射光が絶縁部材27で再反射して透明層34内を横方向に広がっていく。このため、光変換効率がより高まる。また、透明層34に散乱性をもたせるとさらに光変換効率が高まる。
As shown in FIGS. 17 and 23, in the structure in which the
以上説明した各実施形態において、半導体層15のエピタキシャル成長に用いた例えばサファイア基板を透明層として第1面15a上に残してもよい。また、透明層は樹脂材料に限らず、結晶体やガラスを用いてもよい。また、透明層は光散乱機能に限らず、集光レンズまたは拡散レンズとしての機能をもつものでもよい。
In each embodiment described above, for example, a sapphire substrate used for epitaxial growth of the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
7…p側電極、8…n側電極、11…第1層、12…第2層、13…発光層、15…半導体層、16…第1p側配線層、17…第1n側配線層、21…第2p側配線層、22…第2n側配線層、23…p側外部接続電極、24…n側外部接続電極、25…樹脂層、27…絶縁部材、30…蛍光体層、33,34…透明層、41,42,46…無機膜、61…p側金属層、62…n側金属層 7 ... p-side electrode, 8 ... n-side electrode, 11 ... first layer, 12 ... second layer, 13 ... light emitting layer, 15 ... semiconductor layer, 16 ... first p-side wiring layer, 17 ... first n-side wiring layer, 21 ... 2nd p-side wiring layer, 22 ... 2nd n-side wiring layer, 23 ... p-side external connection electrode, 24 ... n-side external connection electrode, 25 ... resin layer, 27 ... insulating member, 30 ... phosphor layer, 33, 34 ... transparent layer, 41, 42, 46 ... inorganic film, 61 ... p-side metal layer, 62 ... n-side metal layer
Claims (24)
前記第1層に接して前記半導体層に重なる領域内に設けられn側電極と、
前記第2層に接して前記半導体層に重なる領域内に設けられたp側電極と、
前記半導体層の前記側面より外側のチップ外領域に設けられ、少なくとも前記側面に近接する部分の表面が前記発光層の放射光に対して反射性を有し、前記半導体層を支持する絶縁部材と、
前記n側電極に接するとともに、前記n側電極に接する部分から一体に前記チップ外領域に延びたn側金属層と、
前記p側電極に接するとともに、前記p側電極に接する部分から一体に前記チップ外領域に延びたp側金属層と、
を備えた半導体発光装置。 a semiconductor layer having a first layer including an n-type semiconductor, a second layer including a p-type semiconductor, a light emitting layer provided between the first layer and the second layer, and a side surface;
An n-side electrode provided in a region in contact with the first layer and overlapping the semiconductor layer;
A p-side electrode provided in a region in contact with the second layer and overlapping the semiconductor layer;
An insulating member that is provided in an outer region of the chip outside the side surface of the semiconductor layer, and at least a surface of a portion close to the side surface is reflective to the emitted light of the light emitting layer, and supports the semiconductor layer; ,
An n-side metal layer that is in contact with the n-side electrode and extends integrally from the portion in contact with the n-side electrode to the outer region of the chip;
A p-side metal layer that is in contact with the p-side electrode and extends integrally from the portion in contact with the p-side electrode to the outer region of the chip;
A semiconductor light emitting device comprising:
前記p側金属層に接して設けられたp側外部接続電極と、
をさらに備えた請求項1記載の半導体発光装置。 An n-side external connection electrode provided in contact with the n-side metal layer;
A p-side external connection electrode provided in contact with the p-side metal layer;
The semiconductor light emitting device according to claim 1, further comprising:
前記第1層に接して前記半導体層に重なる領域内に設けられn側電極と、
前記第2層に接して前記半導体層に重なる領域内に設けられたp側電極と、
前記半導体層の前記側面より外側のチップ外領域に設けられ、少なくとも前記側面に近接する部分の表面が前記発光層の放射光に対して反射性を有し、前記半導体層を支持する絶縁部材と、
前記n側電極に接して前記半導体層に重なる領域内に設けられ、前記n側電極と接する面の反対側に前記n側電極と接する面よりも広いn側パッドを有する第1n側配線層と、
前記n側パッドに接続されるとともに、前記チップ外領域に延びた第2n側配線層と、
前記p側電極に接して前記半導体層に重なる領域内に設けられ、前記p側電極と接する面の反対側にp側パッドを有する第1p側配線層と、
前記p側パッドに接続されるとともに、前記チップ外領域に延びた第2p側配線層と、
を備えた半導体発光装置。 a semiconductor layer having a first layer including an n-type semiconductor, a second layer including a p-type semiconductor, a light emitting layer provided between the first layer and the second layer, and a side surface;
An n-side electrode provided in a region in contact with the first layer and overlapping the semiconductor layer;
A p-side electrode provided in a region in contact with the second layer and overlapping the semiconductor layer;
An insulating member that is provided in an outer region of the chip outside the side surface of the semiconductor layer, and at least a surface of a portion close to the side surface is reflective to the emitted light of the light emitting layer, and supports the semiconductor layer; ,
A first n-side wiring layer provided in a region overlapping the semiconductor layer in contact with the n-side electrode and having an n-side pad wider than the surface in contact with the n-side electrode on the opposite side of the surface in contact with the n-side electrode; ,
A second n-side wiring layer connected to the n-side pad and extending to the outside of the chip;
A first p-side wiring layer provided in a region overlapping the semiconductor layer in contact with the p-side electrode and having a p-side pad on the opposite side of the surface in contact with the p-side electrode;
A second p-side wiring layer connected to the p-side pad and extending to the outer region of the chip;
A semiconductor light emitting device comprising:
前記第2p側配線層に接して設けられたp側外部接続電極と、
をさらに備えた請求項6記載の半導体発光装置。 An n-side external connection electrode provided in contact with the second n-side wiring layer;
A p-side external connection electrode provided in contact with the second p-side wiring layer;
The semiconductor light emitting device according to claim 6, further comprising:
前記発光層の放射光及び前記蛍光体の放射光を透過させる結合材と、
前記結合材中に分散され、前記発光層の放射光により励起され前記発光層の放射光とは異なる波長の光を放射する複数の蛍光体と、
を含む蛍光体層を有する請求項14記載の半導体発光装置。 The optical layer is
A binder that transmits the emitted light of the light emitting layer and the emitted light of the phosphor;
A plurality of phosphors dispersed in the binder and excited by the light emitted from the light emitting layer to emit light having a wavelength different from that of the light emitted from the light emitting layer;
The semiconductor light-emitting device according to claim 14, further comprising a phosphor layer containing
前記絶縁部材で囲まれた領域の前記蛍光体層の上に設けられた第1透明層と、
前記第1透明層の上および前記絶縁部材の上に設けられ、前記蛍光体層および前記第1透明層よりも平面サイズが大きな第2透明層と、
を有する請求項17記載の半導体発光装置。 The transparent layer is
A first transparent layer provided on the phosphor layer in a region surrounded by the insulating member;
A second transparent layer provided on the first transparent layer and on the insulating member, and having a larger planar size than the phosphor layer and the first transparent layer;
The semiconductor light-emitting device according to claim 17.
前記蛍光体層と前記透明層との間に、断熱層が設けられている請求項17〜22のいずれか1つに記載の半導体発光装置。 The phosphor layer is provided between the semiconductor layer and the transparent layer,
The semiconductor light-emitting device according to claim 17, wherein a heat insulating layer is provided between the phosphor layer and the transparent layer.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014186343A JP2016058689A (en) | 2014-09-12 | 2014-09-12 | Semiconductor light-emitting device |
PCT/JP2015/001130 WO2016038757A1 (en) | 2014-09-12 | 2015-03-03 | Semiconductor light emitting device |
TW104108140A TW201611339A (en) | 2014-09-12 | 2015-03-13 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014186343A JP2016058689A (en) | 2014-09-12 | 2014-09-12 | Semiconductor light-emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058689A true JP2016058689A (en) | 2016-04-21 |
Family
ID=52829264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014186343A Abandoned JP2016058689A (en) | 2014-09-12 | 2014-09-12 | Semiconductor light-emitting device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2016058689A (en) |
TW (1) | TW201611339A (en) |
WO (1) | WO2016038757A1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224667A (en) * | 2016-06-14 | 2017-12-21 | 日亜化学工業株式会社 | Method of manufacturing light transmitting member and method of manufacturing light emitting device |
JP2018085471A (en) * | 2016-11-25 | 2018-05-31 | スタンレー電気株式会社 | Semiconductor light-emitting device and method for manufacturing the same |
JP2018092984A (en) * | 2016-11-30 | 2018-06-14 | 日亜化学工業株式会社 | Method for manufacturing light-emitting device |
JP2019192731A (en) * | 2018-04-23 | 2019-10-31 | 旭化成株式会社 | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
KR20200054564A (en) * | 2018-11-12 | 2020-05-20 | 주식회사 루멘스 | Uv led package and method for making the same |
US10784407B2 (en) | 2018-04-23 | 2020-09-22 | Asahi Kasei Kabushiki Kaisha | Nitride semiconductor light emitting element and nitride semiconductor light emitting device |
JP6849139B1 (en) * | 2019-08-02 | 2021-03-24 | 日亜化学工業株式会社 | Light emitting device and surface emitting light source |
US11664356B2 (en) | 2020-03-26 | 2023-05-30 | Nichia Corporation | Light emitting device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018117382A1 (en) * | 2016-12-21 | 2018-06-28 | 서울바이오시스주식회사 | Light emitting diode having high reliability |
CN108269898B (en) * | 2016-12-30 | 2019-10-18 | 光宝光电(常州)有限公司 | Light-emitting diode encapsulation structure |
TWI615999B (en) * | 2016-12-30 | 2018-02-21 | 光寶光電(常州)有限公司 | Led package structure |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5684751B2 (en) | 2012-03-23 | 2015-03-18 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
JP5710532B2 (en) | 2012-03-26 | 2015-04-30 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
JP2014139998A (en) * | 2013-01-21 | 2014-07-31 | Toshiba Corp | Semiconductor light-emitting device |
JP5819335B2 (en) * | 2013-02-18 | 2015-11-24 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
JP2014157989A (en) * | 2013-02-18 | 2014-08-28 | Toshiba Corp | Semiconductor light-emitting device and method of manufacturing the same |
JP6071661B2 (en) * | 2013-03-11 | 2017-02-01 | 株式会社東芝 | Semiconductor light emitting device |
-
2014
- 2014-09-12 JP JP2014186343A patent/JP2016058689A/en not_active Abandoned
-
2015
- 2015-03-03 WO PCT/JP2015/001130 patent/WO2016038757A1/en active Application Filing
- 2015-03-13 TW TW104108140A patent/TW201611339A/en unknown
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224667A (en) * | 2016-06-14 | 2017-12-21 | 日亜化学工業株式会社 | Method of manufacturing light transmitting member and method of manufacturing light emitting device |
JP2018085471A (en) * | 2016-11-25 | 2018-05-31 | スタンレー電気株式会社 | Semiconductor light-emitting device and method for manufacturing the same |
JP2018092984A (en) * | 2016-11-30 | 2018-06-14 | 日亜化学工業株式会社 | Method for manufacturing light-emitting device |
US10497686B2 (en) | 2016-11-30 | 2019-12-03 | Nichia Corporation | Method of manufacturing light-emitting element |
US11682662B2 (en) | 2016-11-30 | 2023-06-20 | Nichia Corporation | Method of manufacturing light-emitting element |
JP2019192731A (en) * | 2018-04-23 | 2019-10-31 | 旭化成株式会社 | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
US10784407B2 (en) | 2018-04-23 | 2020-09-22 | Asahi Kasei Kabushiki Kaisha | Nitride semiconductor light emitting element and nitride semiconductor light emitting device |
KR20200054564A (en) * | 2018-11-12 | 2020-05-20 | 주식회사 루멘스 | Uv led package and method for making the same |
KR102634323B1 (en) * | 2018-11-12 | 2024-02-08 | 주식회사 루멘스 | Uv led package and method for making the same |
JP6849139B1 (en) * | 2019-08-02 | 2021-03-24 | 日亜化学工業株式会社 | Light emitting device and surface emitting light source |
JP2021170623A (en) * | 2019-08-02 | 2021-10-28 | 日亜化学工業株式会社 | Light-emitting device and surface light-emitting light source |
US11664356B2 (en) | 2020-03-26 | 2023-05-30 | Nichia Corporation | Light emitting device |
Also Published As
Publication number | Publication date |
---|---|
WO2016038757A1 (en) | 2016-03-17 |
TW201611339A (en) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6106120B2 (en) | Semiconductor light emitting device | |
US9755127B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
JP2016058689A (en) | Semiconductor light-emitting device | |
JP6045999B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP6545981B2 (en) | Semiconductor light emitting device | |
JP5819335B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2016171188A (en) | Semiconductor light emission device and manufacturing method for the same | |
TWI543399B (en) | Semiconductor light emitting device | |
US8723409B2 (en) | Light emitting device | |
JP2015195332A (en) | Semiconductor light emitting device and manufacturing method of the same | |
JP6558654B2 (en) | Optoelectronic semiconductor chip, optoelectronic semiconductor component, and production method of optoelectronic semiconductor chip | |
JP6649726B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP6185415B2 (en) | Semiconductor light emitting device | |
JP2014157989A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
USRE47892E1 (en) | Semiconductor light emitting device | |
JP2015088524A (en) | Semiconductor light-emitting device | |
TWI570881B (en) | Light emitting diode and light emitting device | |
WO2017154975A1 (en) | Semiconductor light emitting device | |
JP6383539B2 (en) | Light emitting device | |
JP6619966B2 (en) | Semiconductor light emitting device | |
JP2016058551A (en) | Semiconductor light emitting device | |
JP2015188039A (en) | Semiconductor light-emitting device and manufacturing method therefor | |
US9831402B2 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160830 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20170118 |