JP2016046273A5 - - Google Patents

Download PDF

Info

Publication number
JP2016046273A5
JP2016046273A5 JP2014166912A JP2014166912A JP2016046273A5 JP 2016046273 A5 JP2016046273 A5 JP 2016046273A5 JP 2014166912 A JP2014166912 A JP 2014166912A JP 2014166912 A JP2014166912 A JP 2014166912A JP 2016046273 A5 JP2016046273 A5 JP 2016046273A5
Authority
JP
Japan
Prior art keywords
film
silicon carbide
semiconductor device
carbide semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014166912A
Other languages
Japanese (ja)
Other versions
JP2016046273A (en
JP6347442B2 (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2014166912A priority Critical patent/JP6347442B2/en
Priority claimed from JP2014166912A external-priority patent/JP6347442B2/en
Publication of JP2016046273A publication Critical patent/JP2016046273A/en
Publication of JP2016046273A5 publication Critical patent/JP2016046273A5/ja
Application granted granted Critical
Publication of JP6347442B2 publication Critical patent/JP6347442B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

炭化珪素半導体装置の製造方法および炭化珪素半導体装置Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device

この発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。 The present invention relates to a method for manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device .

従来、パワーデバイスとして用いられる半導体デバイスには、半導体材料としてシリコン(Si)を用いたものや炭化珪素(SiC)を用いたものがある。SiCは、Siに比較して熱伝導度が3倍、最大電界強度が10倍、電子のドリフト速度が2倍という物性値を有している。このため、SiCを用いた半導体デバイス(SiC半導体デバイスすなわち炭化珪素半導体装置)は、ワイドギャップ半導体などと称され、絶縁破壊電圧が高く、低損失で、高温動作可能なパワーデバイスとして、近年その応用が研究されている。   Conventionally, semiconductor devices used as power devices include those using silicon (Si) as a semiconductor material and those using silicon carbide (SiC). SiC has physical properties of 3 times the thermal conductivity, 10 times the maximum electric field strength, and 2 times the electron drift velocity compared to Si. For this reason, a semiconductor device using SiC (SiC semiconductor device, that is, a silicon carbide semiconductor device) is called a wide gap semiconductor or the like, and has recently been applied as a power device having a high dielectric breakdown voltage, low loss, and capable of operating at high temperature. Has been studied.

炭化珪素半導体装置の中でも、パワーMOSFETやIGBTにおいては、おもて面側の基板とのオーミックコンタクトを得るために、ニッケルシリサイド(Niシリサイド、Ni2Si)を一般的に用いる。ニッケルシリサイドの形成に際しては、たとえば、SiC基板のおもて面側に所望の不純物層を形成した後、ゲート酸化膜を形成し、ポリシリコンのパターン形成をする。つぎに、層間絶縁膜を形成した後、コンタクトが必要な箇所をエッチングにより開口させる。その後、スパッタもしくは蒸着によりNi膜を形成し、急速加熱処理をおこなうことによってニッケルシリサイドを形成する。 Among silicon carbide semiconductor devices, in power MOSFETs and IGBTs, nickel silicide (Ni silicide, Ni 2 Si) is generally used in order to obtain ohmic contact with the substrate on the front surface side. In forming the nickel silicide, for example, after forming a desired impurity layer on the front surface side of the SiC substrate, a gate oxide film is formed, and a polysilicon pattern is formed. Next, after an interlayer insulating film is formed, a portion requiring contact is opened by etching. Thereafter, a Ni film is formed by sputtering or vapor deposition, and nickel silicide is formed by performing a rapid heat treatment.

図6は、炭化珪素半導体装置の製造に際して、従来の方法によりニッケルシリサイドを形成した状態の断面を模式的に示す説明図である。図6に示すように、従来の方法により、ニッケルシリサイド膜602を設けるため、層間絶縁膜601の上や側壁にニッケル(Ni、図6における符号602aを参照)がある状態で加熱処理をすると、ニッケルが層間絶縁膜601中に拡散し、ゲート−ソース間短絡不良が起こってしまうという不具合があった。また、従来の方法により、層間絶縁膜601の上や側壁にニッケルがある状態で加熱処理をすると、金属汚染物質や水分など(図6における符号603を参照)がゲート酸化膜604に侵入して、ゲート酸化膜604が劣化してしまうという不具合があった。   FIG. 6 is an explanatory view schematically showing a cross section in a state where nickel silicide is formed by a conventional method when manufacturing a silicon carbide semiconductor device. As shown in FIG. 6, in order to provide a nickel silicide film 602 by a conventional method, when heat treatment is performed in a state where nickel (Ni, see reference numeral 602a in FIG. 6) is present on the interlayer insulating film 601 or on the side wall, There is a problem in that nickel diffuses into the interlayer insulating film 601 and a gate-source short-circuit failure occurs. Further, when heat treatment is performed with nickel on the interlayer insulating film 601 or on the side wall by a conventional method, metal contaminants, moisture, and the like (see reference numeral 603 in FIG. 6) enter the gate oxide film 604. There is a problem that the gate oxide film 604 deteriorates.

ニッケルが層間絶縁膜601中に拡散することによる不具合を回避するためには、フォトリソグラフィーを用いてコンタクト孔605を設けたコンタクト部分のみにニッケルを残すようなプロセスをおこなうことが考えられるが、このようなプロセスを実施する際には、アライメントや寸法のずれを考慮せねばならない。このため、このようなプロセスを実施する製造方法では、炭化珪素半導体装置を安定的に製造することが困難であり、実用性に劣る。また、フォトリソグラフィーを用いてコンタクト部分のみにニッケルを残すようなプロセスをおこなった場合にも、金属汚染物質や水分などがゲート酸化膜604に侵入することによるゲート酸化膜604の劣化に対しては効果がない。   In order to avoid problems caused by diffusion of nickel into the interlayer insulating film 601, it is conceivable to perform a process of leaving nickel only in the contact portion where the contact hole 605 is provided using photolithography. When implementing such a process, alignment and dimensional deviations must be taken into account. For this reason, in the manufacturing method which implements such a process, it is difficult to stably manufacture the silicon carbide semiconductor device, and the practicality is inferior. Further, even when a process of leaving nickel only at the contact portion using photolithography is performed, the deterioration of the gate oxide film 604 due to the entry of metal contaminants or moisture into the gate oxide film 604 is prevented. has no effect.

図6において、符号606はSiC基板、符号607はSiCエピタキシャル層を示している。また、図6において、符号608はpチャネル層、符号609はn+ソース層、符号610はp+コンタクト層を示している。また、図6において、符号611はドープトポリシリコン膜を示している。 In FIG. 6, reference numeral 606 indicates a SiC substrate, and reference numeral 607 indicates a SiC epitaxial layer. In FIG. 6, reference numeral 608 indicates a p channel layer, reference numeral 609 indicates an n + source layer, and reference numeral 610 indicates a p + contact layer. In FIG. 6, reference numeral 611 denotes a doped polysilicon film.

従来、これらの不具合を解決するため、たとえば窒化チタン(TiN)を用いて形成したTiN膜などのような、金属や水分を遮蔽する遮蔽膜を設ける技術があった。具体的には、たとえば、コンタクト孔605の開口をおこなった後に、反応性スパッタなどの方法によって、TiN膜を100nm程度の厚みでSiC基板の全面に形成し、シリサイド化させたい部分のみ、ドライエッチングにより窓開けする。その後、ニッケルの成膜と加熱処理とをおこなう。これにより、ニッケルが層間絶縁膜601に拡散することを防止できることに加えて、金属汚染物質や水分などのゲート酸化膜604への侵入も防ぐことができる。   Conventionally, in order to solve these problems, there has been a technique of providing a shielding film that shields metal and moisture, such as a TiN film formed using titanium nitride (TiN). Specifically, for example, after opening the contact hole 605, a TiN film is formed on the entire surface of the SiC substrate with a thickness of about 100 nm by a method such as reactive sputtering, and only the portion to be silicided is dry etched. To open the window. Thereafter, nickel film formation and heat treatment are performed. Thereby, in addition to preventing nickel from diffusing into the interlayer insulating film 601, entry of metal contaminants and moisture into the gate oxide film 604 can be prevented.

関連する技術として、従来、第1導電型の半導体基板上の第1導電型の第1炭化珪素半導体層内の第2導電型のボディ領域と、ボディ領域内の第1導電型の不純物領域と、第1炭化珪素半導体層上の第1導電型の第2炭化珪素半導体層と、第2炭化珪素半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、不純物領域に接続された第1オーミック電極と、半導体基板裏面の第2オーミック電極とを備えた半導体素子において、ボディ領域が、第1ボディ領域および第2ボディ領域を含み、第1ボディ領域の平均不純物濃度が第2ボディ領域の平均不純物濃度の2倍以上であり、不純物領域の底面が第1ボディ領域の底面より深くに位置するようにした技術があった(たとえば、下記特許文献1を参照)。   Conventionally, as a related technique, a second conductivity type body region in a first conductivity type first silicon carbide semiconductor layer on a first conductivity type semiconductor substrate, and a first conductivity type impurity region in the body region, A second conductivity type second silicon carbide semiconductor layer on the first silicon carbide semiconductor layer; a gate insulating film on the second silicon carbide semiconductor layer; a gate electrode on the gate insulating film; and an impurity region. In a semiconductor element including a first ohmic electrode and a second ohmic electrode on the back surface of the semiconductor substrate, the body region includes a first body region and a second body region, and the average impurity concentration of the first body region is the second body. There is a technique in which the average impurity concentration of the region is twice or more and the bottom surface of the impurity region is positioned deeper than the bottom surface of the first body region (see, for example, Patent Document 1 below).

特許第5015361号公報Japanese Patent No. 5015361

しかしながら、上述したように、金属や水分を遮蔽する遮蔽膜を設けた炭化珪素半導体装置を製造する従来の製造方法は、TiN膜が一様に成膜できている理想的な場合のみに有効な製造方法であって、実現性に劣るという問題があった。具体的には、以下に示すような問題があった。   However, as described above, the conventional manufacturing method for manufacturing a silicon carbide semiconductor device provided with a shielding film that shields metal and moisture is effective only in an ideal case where a TiN film can be uniformly formed. The manufacturing method has a problem that it is inferior in feasibility. Specifically, there are the following problems.

図7および図8は、従来の製造方法による炭化珪素半導体装置の問題点を示す説明図である。図7および図8において、上記の図6と同一部分は同一符号で示す。図7においては、従来の製造方法による炭化珪素半導体装置の製造に際して、TiN膜702を成膜した状態の炭化珪素半導体装置の断面を模式的に示している。   7 and 8 are explanatory views showing problems of the silicon carbide semiconductor device according to the conventional manufacturing method. 7 and 8, the same parts as those in FIG. 6 are denoted by the same reference numerals. FIG. 7 schematically shows a cross section of the silicon carbide semiconductor device in which TiN film 702 is formed when the silicon carbide semiconductor device is manufactured by the conventional manufacturing method.

図7に示すように、実際には、ドープトポリシリコン膜611やコンタクト孔605などの下地の段差に起因して生じる段差部分701があり、局所的にTiN膜702の厚さ(膜厚)が不充分な箇所ができてしまう。この段差部分701にも充分なTiN膜702の膜厚を確保するためには、TiN膜702の膜厚を厚くする必要がある。   As shown in FIG. 7, in practice, there is a stepped portion 701 caused by the underlying step such as the doped polysilicon film 611 and the contact hole 605, and the thickness (film thickness) of the TiN film 702 is locally present. However, there will be insufficient parts. In order to secure a sufficient thickness of the TiN film 702 in the stepped portion 701, it is necessary to increase the thickness of the TiN film 702.

図8においては、従来の製造方法による炭化珪素半導体装置の製造に際して、TiN膜702の膜厚を厚く成膜した状態の炭化珪素半導体装置の断面を模式的に示している。図8に示すように、段差部分701にも充分なTiN膜702の膜厚を確保するためにTiN膜702全体の膜厚を厚くした場合、ドライエッチングにより除去対象部分のTiN膜702を除去するためには、厚くした分、薄い場合よりも多くエッチングする必要がある。   FIG. 8 schematically shows a cross section of the silicon carbide semiconductor device in a state where the TiN film 702 is formed thick when the silicon carbide semiconductor device is manufactured by the conventional manufacturing method. As shown in FIG. 8, when the thickness of the entire TiN film 702 is increased in order to ensure a sufficient thickness of the TiN film 702 also in the stepped portion 701, the TiN film 702 in the removal target portion is removed by dry etching. In order to achieve this, it is necessary to etch more than the thin case because the thickness is increased.

このため、従来の炭化珪素半導体装置の製造方法は、コンタクト孔605によって露出されたSiC基板すなわち不純物層も削れてしまい、エッチングダメージが生じるという問題があった。また、従来の炭化珪素半導体装置の製造方法は、エッチングダメージが生じることにより、コンタクト抵抗が上昇してしまうという問題があった。   For this reason, the conventional method for manufacturing a silicon carbide semiconductor device has a problem in that the SiC substrate exposed through the contact hole 605, that is, the impurity layer, is also removed, resulting in etching damage. Further, the conventional method for manufacturing a silicon carbide semiconductor device has a problem that contact resistance increases due to etching damage.

このように、従来の炭化珪素半導体装置の製造方法は、コンタクト抵抗の上昇を抑え、かつ、ゲート−ソース間短絡不良やゲート酸化膜の特性劣化を防止することが難しいという問題があった。   Thus, the conventional method for manufacturing a silicon carbide semiconductor device has a problem that it is difficult to suppress an increase in contact resistance and to prevent a short-circuit between the gate and the source and deterioration of characteristics of the gate oxide film.

この発明は、上述した従来技術による問題点を解消するため、コンタクト抵抗を上昇させることなく、ゲート−ソース間短絡不良やゲート酸化膜の特性劣化を防止することができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。 In order to eliminate the above-described problems caused by the prior art, the present invention provides a method for manufacturing a silicon carbide semiconductor device capable of preventing a short circuit between the gate and the source and deterioration of characteristics of the gate oxide film without increasing the contact resistance. And it aims at providing a silicon carbide semiconductor device .

上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体基板のおもて面側に、ゲート酸化膜を形成する工程と、前記ゲート酸化膜のおもて面側にゲート電極を形成する工程と、前記ゲート電極のおもて面側、および、前記ゲート酸化膜のうち当該ゲート電極に覆われずに露出する部分に絶縁膜を形成する工程と、前記絶縁膜を開口し前記半導体基板に到達するコンタクト孔を設ける工程と、前記半導体基板のおもて面側全体にチタンを用いて形成されるチタン膜を成膜する工程と、前記チタン膜のおもて面側に、金属および水分を遮蔽する遮蔽膜を成膜する工程と、前記コンタクト孔底面の前記遮蔽膜をドライエッチングにより除去する工程と、前記コンタクト孔底面の前記チタン膜をウェットエッチングにより除去する工程と、前記半導体基板のおもて面側全体、および、前記半導体基板の裏面側全体に、ニッケルによって形成されるニッケル膜を成膜する工程と、前記ニッケル膜が成膜された前記半導体基板全体を加熱する工程と、を含んだことを特徴とする。   In order to solve the above-described problems and achieve the object, a method for manufacturing a silicon carbide semiconductor device according to the present invention includes a step of forming a gate oxide film on a front surface side of a semiconductor substrate made of silicon carbide, Forming a gate electrode on a front surface side of the gate oxide film; and an insulating film on a front surface side of the gate electrode and a portion of the gate oxide film exposed without being covered by the gate electrode Forming a contact hole reaching the semiconductor substrate by opening the insulating film, and forming a titanium film formed using titanium on the entire front surface side of the semiconductor substrate A step of forming a shielding film for shielding metal and moisture on the front surface side of the titanium film, a step of removing the shielding film on the bottom surface of the contact hole by dry etching, Previous A step of removing the titanium film by wet etching, a step of forming a nickel film formed of nickel on the entire front surface side of the semiconductor substrate and the entire back surface side of the semiconductor substrate, and the nickel film And heating the entire semiconductor substrate on which the film is formed.

また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記遮蔽膜が、窒化チタンを用いて形成されていることを特徴とする。   In the method for manufacturing a silicon carbide semiconductor device according to the present invention as set forth in the invention described above, the shielding film is formed using titanium nitride.

また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記チタン膜の厚さが、50nm〜150nmであることを特徴とする。   In the method for manufacturing a silicon carbide semiconductor device according to the present invention as set forth in the invention described above, the titanium film has a thickness of 50 nm to 150 nm.

また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記遮蔽膜の厚さが、150nm〜1μmであることを特徴とする。   In the method for manufacturing a silicon carbide semiconductor device according to the present invention as set forth in the invention described above, the thickness of the shielding film is 150 nm to 1 μm.

また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記遮蔽膜をドライエッチングにより除去する工程は、終点検出によりドライエッチングを停止することを特徴とする。   In the method for manufacturing a silicon carbide semiconductor device according to the present invention as set forth in the invention described above, the step of removing the shielding film by dry etching stops dry etching by detecting the end point.

また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記遮蔽膜をドライエッチングにより除去する工程は、所定のエッチング時間の間、ドライエッチングをおこなうことを特徴とする。   In the method for manufacturing a silicon carbide semiconductor device according to the present invention as set forth in the invention described above, the step of removing the shielding film by dry etching performs dry etching for a predetermined etching time.

また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記チタン膜をウェットエッチングにより除去する工程は、アンモニア水と過酸化水素水の混合液を用いることを特徴とする。   The method for manufacturing a silicon carbide semiconductor device according to the present invention is characterized in that, in the above invention, the step of removing the titanium film by wet etching uses a mixed solution of ammonia water and hydrogen peroxide solution.

上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体装置は、炭化珪素からなる半導体基板のおもて面側に、ゲート酸化膜とゲート電極を備え、該ゲート電極を覆う層間絶縁膜を備えたMOS型の炭化珪素半導体装置において、前記層間絶縁膜の上面および側面をチタン膜および該チタン膜上の窒化チタン膜が覆い、前記窒化チタン膜上に形成された表面電極が前記半導体基板のコンタクト孔でニッケルシリサイドと接していることを特徴とする。In order to solve the above-described problems and achieve the object, a silicon carbide semiconductor device according to the present invention includes a gate oxide film and a gate electrode on a front surface side of a semiconductor substrate made of silicon carbide, and the gate electrode In a MOS type silicon carbide semiconductor device having an interlayer insulating film to cover, a titanium film and a titanium nitride film on the titanium film cover a top surface and a side surface of the interlayer insulating film, and a surface electrode formed on the titanium nitride film Is in contact with nickel silicide in the contact hole of the semiconductor substrate.

また、この発明にかかる炭化珪素半導体装置は、上記の発明において、前記チタン膜の厚さが、50nm〜150nmであることを特徴とする。In the silicon carbide semiconductor device according to the present invention as set forth in the invention described above, the titanium film has a thickness of 50 nm to 150 nm.

また、この発明にかかる炭化珪素半導体装置は、上記の発明において、前記窒化チタン膜の厚さが、150nm〜1μmであることを特徴とする。In the silicon carbide semiconductor device according to the present invention as set forth in the invention described above, the titanium nitride film has a thickness of 150 nm to 1 μm.

この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、コンタクト抵抗を上昇させることなく、ゲート−ソース間短絡不良やゲート酸化膜の特性劣化を防止することができる炭化珪素半導体装置を提供することができるという効果を奏する。 According to the method for manufacturing a silicon carbide semiconductor device and the silicon carbide semiconductor device according to the present invention, a silicon carbide semiconductor capable of preventing a gate-source short-circuit failure and deterioration of characteristics of a gate oxide film without increasing contact resistance. There exists an effect that an apparatus can be provided .

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造する縦型MOSFETの構成を示す説明図である。It is explanatory drawing which shows the structure of the vertical MOSFET manufactured by the manufacturing method of the silicon carbide semiconductor device of embodiment concerning this invention. この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造する縦型MOSFETの一部を示す説明図(その1)である。It is explanatory drawing (the 1) which shows a part of vertical MOSFET manufactured with the manufacturing method of the silicon carbide semiconductor device of embodiment concerning this invention. この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造する縦型MOSFETの一部を示す説明図(その2)である。It is explanatory drawing (the 2) which shows a part of vertical MOSFET manufactured with the manufacturing method of the silicon carbide semiconductor device of embodiment concerning this invention. この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造する縦型MOSFETの一部を示す説明図(その3)である。It is explanatory drawing (the 3) which shows a part of vertical MOSFET manufactured with the manufacturing method of the silicon carbide semiconductor device of embodiment concerning this invention. この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造する縦型MOSFETの一部を示す説明図(その4)である。It is explanatory drawing (the 4) which shows a part of vertical MOSFET manufactured with the manufacturing method of the silicon carbide semiconductor device of embodiment concerning this invention. 炭化珪素半導体装置の製造に際して、従来の方法によりニッケルシリサイドを形成した状態の断面を模式的に示す説明図である。It is explanatory drawing which shows typically the cross section of the state in which the nickel silicide was formed by the conventional method at the time of manufacture of a silicon carbide semiconductor device. 従来の製造方法による炭化珪素半導体装置の問題点を示す説明図(その1)である。It is explanatory drawing (the 1) which shows the problem of the silicon carbide semiconductor device by the conventional manufacturing method. 従来の製造方法による炭化珪素半導体装置の問題点を示す説明図(その2)である。It is explanatory drawing (the 2) which shows the problem of the silicon carbide semiconductor device by the conventional manufacturing method.

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。 With reference to the accompanying drawings, illustrating a preferred embodiment of the manufacturing method and silicon carbide semiconductor device of the silicon carbide semiconductor device according to the present invention in detail.

(縦型MOSFETの構成)
まず、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造する炭化珪素半導体装置(SiC半導体デバイス)を実現する、縦型MOSFETの構成について説明する。図1は、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造する縦型MOSFETの構成を示す説明図である。図1においては、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造した炭化珪素半導体装置の最終的な形態として、縦型MOSFETの断面を模式的に示している。
(Configuration of vertical MOSFET)
First, the structure of a vertical MOSFET that realizes a silicon carbide semiconductor device (SiC semiconductor device) manufactured by the method for manufacturing a silicon carbide semiconductor device according to the embodiment of the present invention will be described. FIG. 1 is an explanatory view showing a configuration of a vertical MOSFET manufactured by a method for manufacturing a silicon carbide semiconductor device according to an embodiment of the present invention. FIG. 1 schematically shows a cross section of a vertical MOSFET as a final form of a silicon carbide semiconductor device manufactured by the method for manufacturing a silicon carbide semiconductor device according to the embodiment of the present invention.

図1において、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造した炭化珪素半導体装置としての縦型MOSFET100は、n+型SiC基板101のおもて面側(図1における紙面上側)に設けられたn-型SiCエピタキシャル層102を備えている。n+型SiC基板101およびn-型SiCエピタキシャル層102は、エピタキシャル基板115を形成する。 In FIG. 1, a vertical MOSFET 100 as a silicon carbide semiconductor device manufactured by the method for manufacturing a silicon carbide semiconductor device according to the embodiment of the present invention includes a front surface side of an n + type SiC substrate 101 (the paper surface in FIG. 1). An n type SiC epitaxial layer 102 provided on the upper side) is provided. N + type SiC substrate 101 and n type SiC epitaxial layer 102 form an epitaxial substrate 115.

この実施の形態においては、n+型SiC基板101およびn-型SiCエピタキシャル層102によって形成されるエピタキシャル基板115によって、この発明にかかる実施の形態の、炭化珪素からなる半導体基板を実現することができる。n+型SiC基板101は、この発明にかかる実施の形態のn+ドレイン層を実現する。n-型SiCエピタキシャル層102は、この発明にかかる実施の形態のn-ドリフト層を実現する。 In this embodiment, semiconductor substrate made of silicon carbide according to the embodiment of the present invention can be realized by epitaxial substrate 115 formed by n + type SiC substrate 101 and n type SiC epitaxial layer 102. it can. The n + type SiC substrate 101 realizes the n + drain layer of the embodiment according to the present invention. The n type SiC epitaxial layer 102 realizes the n drift layer of the embodiment according to the present invention.

エピタキシャル基板115のおもて面側、すなわち、n-型SiCエピタキシャル層102のおもて面側には、pチャネル層103が設けられている。pチャネル層103は、n-型SiCエピタキシャル層102のおもて面側の一部に、互いに間隔をあけて、所定のパターンで設けられている。 A p-channel layer 103 is provided on the front surface side of the epitaxial substrate 115, that is, on the front surface side of the n -type SiC epitaxial layer 102. The p-channel layer 103 is provided in a predetermined pattern at a part of the front surface side of the n -type SiC epitaxial layer 102 with a space therebetween.

pチャネル層103のおもて面側には、n+ソース層104とp+コンタクト層105とが設けられている。n+ソース層104とp+コンタクト層105とは、pチャネル層103のおもて面側において、隣接して設けられている。n+ソース層104、p+コンタクト層105は、エピタキシャル基板115のおもて面側に露出した状態で設けられている。pチャネル層103は、n+ソース層104およびp+コンタクト層105が設けられた部分を除く一部が、エピタキシャル基板115のおもて面側に露出した状態で設けられている。pチャネル層103、n+ソース層104、p+コンタクト層105は、たとえば、イオン注入により形成することができる。 An n + source layer 104 and a p + contact layer 105 are provided on the front surface side of the p channel layer 103. The n + source layer 104 and the p + contact layer 105 are provided adjacent to each other on the front surface side of the p channel layer 103. The n + source layer 104 and the p + contact layer 105 are provided so as to be exposed on the front surface side of the epitaxial substrate 115. The p channel layer 103 is provided in a state where a part thereof excluding the portion where the n + source layer 104 and the p + contact layer 105 are provided is exposed on the front surface side of the epitaxial substrate 115. The p channel layer 103, the n + source layer 104, and the p + contact layer 105 can be formed by ion implantation, for example.

pチャネル層103、n+ソース層104、p+コンタクト層105が形成された、エピタキシャル基板115のおもて面側には、ゲート酸化膜106が設けられている。ゲート酸化膜106は、互いに間隔をあけて設けられた隣り合うpチャネル層103、当該隣り合うpチャネル層103の間のn-型SiCエピタキシャル層102、および、当該隣り合うpチャネル層103における各pチャネル層103に設けられたn+ソース層104に接して設けられている。 A gate oxide film 106 is provided on the front surface side of the epitaxial substrate 115 on which the p channel layer 103, the n + source layer 104, and the p + contact layer 105 are formed. The gate oxide film 106 includes adjacent p channel layers 103 spaced apart from each other, n -type SiC epitaxial layers 102 between the adjacent p channel layers 103, and the adjacent p channel layers 103. It is provided in contact with the n + source layer 104 provided in the p channel layer 103.

ゲート酸化膜106のおもて面側には、ゲート酸化膜106側から順に、ドープトポリシリコン膜107、層間絶縁膜108が設けられている。層間絶縁膜108は、ドープトポリシリコン膜107を覆うようにして、ゲート酸化膜106のおもて面側に設けられている。層間絶縁膜108は、この発明にかかる実施の形態の絶縁膜を実現する。   On the front surface side of the gate oxide film 106, a doped polysilicon film 107 and an interlayer insulating film 108 are provided in this order from the gate oxide film 106 side. Interlayer insulating film 108 is provided on the front surface side of gate oxide film 106 so as to cover doped polysilicon film 107. The interlayer insulating film 108 realizes the insulating film according to the embodiment of the present invention.

また、層間絶縁膜108が形成された、エピタキシャル基板115のおもて面側には、コンタクト109が設けられている。コンタクト109は、たとえば、n+型SiC基板101のおもて面側に形成された層間絶縁膜108をエッチングしてコンタクト孔110を開口させ、当該コンタクト孔110に金属材料を埋め込むことによって形成することができる。 A contact 109 is provided on the front surface side of the epitaxial substrate 115 on which the interlayer insulating film 108 is formed. The contact 109 is formed, for example, by etching the interlayer insulating film 108 formed on the front surface side of the n + type SiC substrate 101 to open a contact hole 110 and burying a metal material in the contact hole 110. be able to.

層間絶縁膜108のおもて面側には、チタン膜(Ti膜)111および窒化チタン膜(TiN膜)112が設けられている。Ti膜111は、チタン(Ti)を用いて形成され、たとえば、100nmの厚みで成膜されている。また、TiN膜112は、窒化チタン(TiN)を用いて形成され、たとえば、400nmの厚みで成膜されている。Ti膜111およびTiN膜112は、コンタクト孔110内には設けられていない。   A titanium film (Ti film) 111 and a titanium nitride film (TiN film) 112 are provided on the front surface side of the interlayer insulating film 108. The Ti film 111 is formed using titanium (Ti), and has a thickness of, for example, 100 nm. Further, the TiN film 112 is formed using titanium nitride (TiN), and has a thickness of, for example, 400 nm. The Ti film 111 and the TiN film 112 are not provided in the contact hole 110.

エピタキシャル基板115のおもて面側には、ニッケルシリサイド層113が設けられている。ニッケルシリサイド層113は、n+ソース層104におけるTi膜111およびTiN膜112に覆われていない部分、および、p+コンタクト層105を覆うように設けられている。また、ニッケルシリサイド層113は、エピタキシャル基板115の裏面側、すなわち、n+型SiC基板101の裏面側に設けられている。ニッケルシリサイド層113は、n+型SiC基板101の裏面側全体に設けられている。 A nickel silicide layer 113 is provided on the front surface side of the epitaxial substrate 115. The nickel silicide layer 113 is provided so as to cover a portion of the n + source layer 104 that is not covered with the Ti film 111 and the TiN film 112 and the p + contact layer 105. Nickel silicide layer 113 is provided on the back side of epitaxial substrate 115, that is, on the back side of n + -type SiC substrate 101. Nickel silicide layer 113 is provided on the entire back surface side of n + -type SiC substrate 101.

ニッケルシリサイド層113が設けられたエピタキシャル基板115のおもて面側、および裏面には、電極となる金属膜114(114a、114b)が設けられている。エピタキシャル基板115(n-型SiCエピタキシャル層102)のおもて面側に設けられた金属膜114(114a)は、表面電極を実現する。エピタキシャル基板115(n+型SiC基板101)の裏面側に設けられた金属膜114(114b)は、裏面電極を実現する。 Metal films 114 (114a and 114b) serving as electrodes are provided on the front surface side and the back surface of the epitaxial substrate 115 on which the nickel silicide layer 113 is provided. Metal film 114 (114a) provided on the front surface side of epitaxial substrate 115 (n - type SiC epitaxial layer 102) realizes a surface electrode. Metal film 114 (114b) provided on the back side of epitaxial substrate 115 (n + -type SiC substrate 101) realizes a back electrode.

(炭化珪素半導体装置の製造方法)
つぎに、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法について説明する。図2、図3、図4および図5は、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によって製造する縦型MOSFET100の一部を示す説明図である。
(Method for manufacturing silicon carbide semiconductor device)
Next, a method for manufacturing the silicon carbide semiconductor device of the embodiment according to the present invention will be described. 2, 3, 4 and 5 are explanatory views showing a part of vertical MOSFET 100 manufactured by the method for manufacturing the silicon carbide semiconductor device according to the embodiment of the present invention.

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法による縦型MOSFET100の製造に際しては、まず、n+型SiC基板101のおもて面側に、n-型SiCエピタキシャル層102を形成して、エピタキシャル基板115を形成する。n-型SiCエピタキシャル層102は、たとえば、エピタキシャル成長によって形成する。n-型SiCエピタキシャル層102は、たとえば、15μmの厚さで形成する。図2においては、n+型SiC基板101のおもて面側にn-型SiCエピタキシャル層102を形成して、エピタキシャル基板115を形成した状態を示している。 In manufacturing vertical MOSFET 100 by the method for manufacturing a silicon carbide semiconductor device according to the embodiment of the present invention, first, n type SiC epitaxial layer 102 is formed on the front surface side of n + type SiC substrate 101. Thus, the epitaxial substrate 115 is formed. The n type SiC epitaxial layer 102 is formed by epitaxial growth, for example. The n type SiC epitaxial layer 102 is formed with a thickness of 15 μm, for example. FIG. 2 shows a state in which an n type SiC epitaxial layer 102 is formed on the front surface side of the n + type SiC substrate 101 and an epitaxial substrate 115 is formed.

つぎに、n+型SiC基板101上にn-型SiCエピタキシャル層102を堆積してなるエピタキシャル基板115のおもて面側(n-型SiCエピタキシャル層102側)に、pチャネル層103、n+ソース層104およびp+コンタクト層105を形成する。図3においては、図2に示した状態につづいて、エピタキシャル基板115のおもて面側(n-型SiCエピタキシャル層102側)に、pチャネル層103、n+ソース層104およびp+コンタクト層105を形成した状態を示している。 Next, on the front surface side (n type SiC epitaxial layer 102 side) of an epitaxial substrate 115 formed by depositing an n type SiC epitaxial layer 102 on the n + type SiC substrate 101, a p channel layer 103, n A + source layer 104 and a p + contact layer 105 are formed. In FIG. 3, following the state shown in FIG. 2, a p channel layer 103, an n + source layer 104, and a p + contact are formed on the front surface side (n type SiC epitaxial layer 102 side) of the epitaxial substrate 115. The state where the layer 105 is formed is shown.

pチャネル層103は、n-型SiCエピタキシャル層102に対して、当該n-型SiCエピタキシャル層102のおもて面側から不純物を添加(ドーピング)することによって形成する。具体的には、pチャネル層103は、n-型SiCエピタキシャル層102に対して、当該n-型SiCエピタキシャル層102のおもて面側から、p型不純物をイオン注入することによって形成することができる。p型不純物としては、たとえば、ボロン(B)などを用いることができる。 p-channel layer 103, n - for the type SiC epitaxial layer 102, the the n - formed by adding an impurity from the front surface side of the mold SiC epitaxial layer 102 (doping). Specifically, p-channel layer 103, n - for the type SiC epitaxial layer 102, the n - from the front surface side of the mold SiC epitaxial layer 102, the p-type impurity is formed by ion implantation Can do. For example, boron (B) or the like can be used as the p-type impurity.

+ソース層104およびp+コンタクト層105は、それぞれ、pチャネル層103に対して、当該pチャネル層103のおもて面側から不純物を添加することによって形成する。具体的には、n+ソース層104は、pチャネル層103に対して、当該pチャネル層103のおもて面側から、n型不純物をイオン注入することによって形成することができる。n型不純物としては、たとえば、リン(P)、ヒ素(As)、アンチモン(Sb)などを用いることができる。 The n + source layer 104 and the p + contact layer 105 are formed by adding impurities to the p channel layer 103 from the front surface side of the p channel layer 103, respectively. Specifically, the n + source layer 104 can be formed by ion-implanting n-type impurities into the p channel layer 103 from the front surface side of the p channel layer 103. As the n-type impurity, for example, phosphorus (P), arsenic (As), antimony (Sb), or the like can be used.

また、具体的には、p+コンタクト層105は、pチャネル層103に対して、当該pチャネル層103のおもて面側から、p型不純物をイオン注入することによって形成することができる。p型不純物としては、たとえば、pチャネル層103と同様に、ボロン(B)などを用いることができる。 Specifically, the p + contact layer 105 can be formed by ion-implanting p-type impurities into the p channel layer 103 from the front surface side of the p channel layer 103. As the p-type impurity, for example, boron (B) or the like can be used similarly to the p-channel layer 103.

pチャネル層103、n+ソース層104およびp+コンタクト層105の形成に際しては、イオン注入などによって不純物を添加した後、pチャネル層103、n+ソース層104およびp+コンタクト層105となる領域にそれぞれ不純物が添加されたn+型SiC基板101に対して熱処理をおこなう。これにより、pチャネル層103、n+ソース層104およびp+コンタクト層105に注入された不純物が活性化される。熱処理は、たとえば、1800℃においておこなう。 In forming the p-channel layer 103, n + source layer 104 and the p + contact layer 105, after adding an impurity by ion implantation, the p-channel layer 103, n + source layer 104 and the p + contact layer 105 region A heat treatment is performed on the n + -type SiC substrate 101 to which impurities are added respectively. As a result, the impurities implanted into p channel layer 103, n + source layer 104 and p + contact layer 105 are activated. The heat treatment is performed at 1800 ° C., for example.

つぎに、pチャネル層103、n+ソース層104およびp+コンタクト層105が形成されたn-型SiCエピタキシャル層102(エピタキシャル基板115)のおもて面側に、ゲート酸化膜106を形成する。そして、ゲート酸化膜106のおもて面側に、ドープトポリシリコン膜107を形成する。例えば、ゲート酸化膜106の幅がドープトポリシリコン膜107幅より広くなるように形成する。ゲート酸化膜106およびドープトポリシリコン膜107の形成方法については、公知の各種の技術を用いて容易に実現可能であるため、説明を省略する。 Next, a gate oxide film 106 is formed on the front surface side of the n type SiC epitaxial layer 102 (epitaxial substrate 115) on which the p channel layer 103, the n + source layer 104 and the p + contact layer 105 are formed. . Then, a doped polysilicon film 107 is formed on the front surface side of the gate oxide film 106. For example, the gate oxide film 106 is formed to be wider than the doped polysilicon film 107. A method for forming the gate oxide film 106 and the doped polysilicon film 107 can be easily realized by using various known techniques, and thus description thereof is omitted.

つぎに、ドープトポリシリコン膜107が形成されたn-型SiCエピタキシャル層102(エピタキシャル基板115)のおもて面側に、層間絶縁膜108を形成する。層間絶縁膜108は、端部が、ドープトポリシリコン膜107の外側であってゲート酸化膜106のおもて面側に接触するように形成する。図4においては、図3に示した状態につづいて、図3に示したエピタキシャル基板115(n-型SiCエピタキシャル層102)のおもて面側に、ゲート酸化膜106、ドープトポリシリコン膜107、層間絶縁膜108およびコンタクト孔110を形成した状態を示している。 Next, an interlayer insulating film 108 is formed on the front surface side of the n type SiC epitaxial layer 102 (epitaxial substrate 115) on which the doped polysilicon film 107 is formed. The interlayer insulating film 108 is formed so that the end is in contact with the front surface side of the gate oxide film 106 outside the doped polysilicon film 107. In FIG. 4, following the state shown in FIG. 3, a gate oxide film 106, a doped polysilicon film are formed on the front surface side of the epitaxial substrate 115 (n type SiC epitaxial layer 102) shown in FIG. 107 shows a state in which an interlayer insulating film 108 and a contact hole 110 are formed.

これにより、ドープトポリシリコン膜107は、ゲート酸化膜106と層間絶縁膜108とに覆われ、密閉された状態とされる。その後、コンタクト孔110を形成する。層間絶縁膜108およびコンタクト孔110の形成方法については、公知の各種の技術を用いて容易に実現可能であるため、説明を省略する。コンタクト孔110を形成することにより、n+ソース層104のおもて面側の一部およびp+コンタクト層105が、コンタクト孔110内において露出される。 As a result, the doped polysilicon film 107 is covered with the gate oxide film 106 and the interlayer insulating film 108 and sealed. Thereafter, contact holes 110 are formed. A method for forming the interlayer insulating film 108 and the contact hole 110 can be easily realized by using various known techniques, and thus description thereof is omitted. By forming the contact hole 110, a part of the front surface side of the n + source layer 104 and the p + contact layer 105 are exposed in the contact hole 110.

つぎに、層間絶縁膜108のおもて面側に、Ti膜111を形成する。Ti膜111は、たとえば、100nmの厚さとなるように、層間絶縁膜108のおもて面側にTiを成膜することによって形成する。さらに、Ti膜111のおもて面側に、TiN膜112を形成する。TiN膜112は、たとえば、400nmの厚さとなるように、Ti膜111のおもて面側にTiNを成膜することによって形成する。   Next, a Ti film 111 is formed on the front surface side of the interlayer insulating film 108. The Ti film 111 is formed, for example, by depositing Ti on the front surface side of the interlayer insulating film 108 so as to have a thickness of 100 nm. Further, a TiN film 112 is formed on the front surface side of the Ti film 111. The TiN film 112 is formed, for example, by depositing TiN on the front surface side of the Ti film 111 so as to have a thickness of 400 nm.

つぎに、Ti膜111の形成およびTiN膜112の形成によってコンタクト孔110内に成膜されたTiN膜112およびTi膜111を除去する。この実施の形態においては、先に、コンタクト孔110内に成膜されたTiN膜112をドライエッチングにより除去し、つぎに、コンタクト孔110内に成膜されたTi膜111をウェットエッチングにより除去する。図5においては、図4に示した状態につづいて、コンタクト孔110内に成膜されたTiN膜112およびTi膜111を除去した状態を示している。   Next, the TiN film 112 and the Ti film 111 formed in the contact hole 110 by the formation of the Ti film 111 and the TiN film 112 are removed. In this embodiment, first, the TiN film 112 formed in the contact hole 110 is removed by dry etching, and then the Ti film 111 formed in the contact hole 110 is removed by wet etching. . FIG. 5 shows a state where the TiN film 112 and the Ti film 111 formed in the contact hole 110 are removed following the state shown in FIG.

コンタクト孔110内に成膜されたTiN膜112およびTi膜111を除去することにより、p+コンタクト層105のおもて面側が露出される。また、コンタクト孔110内に成膜されたTiN膜112およびTi膜111を除去することにより、n+ソース層104のおもて面側の一部が露出される。 By removing the TiN film 112 and the Ti film 111 formed in the contact hole 110, the front surface side of the p + contact layer 105 is exposed. Further, by removing the TiN film 112 and the Ti film 111 formed in the contact hole 110, a part of the front surface side of the n + source layer 104 is exposed.

すなわち、コンタクト孔110内に成膜されたTiN膜112およびTi膜111を除去することにより、Ti膜111は、ゲート酸化膜106および層間絶縁膜108を、エピタキシャル基板115(n-型SiCエピタキシャル層102)のおもて面側から覆い、端部がゲート酸化膜106の外側においてn+ソース層104に接した状態とされる。また、コンタクト孔110内に成膜されたTiN膜112およびTi膜111を除去することにより、TiN膜112は、Ti膜111のおもて面側にのみ成膜された状態とされる。 That is, by removing the TiN film 112 and the Ti film 111 formed in the contact hole 110, the Ti film 111 forms the gate oxide film 106 and the interlayer insulating film 108 on the epitaxial substrate 115 (n type SiC epitaxial layer). 102) is covered from the front surface side, and its end is in contact with the n + source layer 104 outside the gate oxide film 106. Further, by removing the TiN film 112 and the Ti film 111 formed in the contact hole 110, the TiN film 112 is formed only on the front surface side of the Ti film 111.

具体的に、コンタクト孔110内に成膜されたTiN膜112は、たとえば、Cl2/BCl3ガスによりドライエッチングをおこなうことによって除去することができる。ドライエッチングは、コンタクト孔110内に成膜されたTiN膜112が除去されることにより当該TiN膜112の下層に成膜されたTi膜111が出てきた(露出された)時点を、ドライエッチングによるエッチングの終点として検出し、当該終点を検出した時点で停止する。 Specifically, the TiN film 112 formed in the contact hole 110 can be removed by performing dry etching with, for example, Cl 2 / BCl 3 gas. The dry etching is performed when the TiN film 112 formed in the contact hole 110 is removed and the Ti film 111 formed under the TiN film 112 is exposed (exposed). Is detected as the etching end point, and stops when the end point is detected.

コンタクト孔110内に成膜されたTiN膜112の除去に際しては、たとえば、エッチング(ドライエッチング)中の発光波形に基づいて、当該発光波形の中からTiNを示す発光波形がなくなった時点をエッチングの終点として検出することができる。この方法によれば、エッチングに際して、発光するエッチングガスの強度または生成する反応生成物の発光強度の変化に基づいて、ドライエッチングによるエッチングの終点を定めることができる。   When removing the TiN film 112 formed in the contact hole 110, for example, based on the light emission waveform during etching (dry etching), the time when the light emission waveform indicating TiN disappears from the light emission waveform is etched. It can be detected as an end point. According to this method, at the time of etching, the end point of etching by dry etching can be determined based on the change in the intensity of the etching gas that emits light or the emission intensity of the reaction product that is generated.

具体的には、ドライエッチングによるエッチングの終点は、たとえば、ドライエッチングに用いるプラズマ光における特定波長の発光強度が、TiN膜112のエッチングの進行にともなって変化することを利用して、ドライエッチング処理中にプラズマ光からの特定波長の発光強度の変化を検出し、この検出結果に基づいて特定の膜(TiN膜112)のエッチング終点を検出することができる。   Specifically, the end point of the etching by dry etching is, for example, a dry etching process using the fact that the emission intensity of a specific wavelength in the plasma light used for dry etching changes with the progress of etching of the TiN film 112. It is possible to detect a change in emission intensity of a specific wavelength from the plasma light, and to detect the etching end point of the specific film (TiN film 112) based on the detection result.

また、コンタクト孔110内に成膜されたTiN膜112の除去に際しては、所定のエッチング時間の間、ドライエッチングをおこなう、いわゆる時間指定エッチングをおこなうことによりTiN膜112を除去するようにしてもよい。時間指定エッチングにおいては、たとえば、ドライエッチングを開始した時点などの所定の開始時点から、あらかじめ規定した所定のエッチング時間が経過した時点を、ドライエッチングによるエッチングの終点として検出する。   Further, when the TiN film 112 formed in the contact hole 110 is removed, the TiN film 112 may be removed by performing dry etching for a predetermined etching time, that is, so-called time-designated etching. . In time-designated etching, for example, a time point when a predetermined etching time specified in advance from a predetermined start time point such as a time point when dry etching is started is detected as an end point of etching by dry etching.

具体的には、ドライエッチング装置のチャンバー内におけるプラズマ(放電)の発生を開始してからの経過時間を計時し、当該経過時間が所定のエッチング時間に達した時点でドライエッチングを停止することができる。所定のエッチング時間は、たとえば、事前に実験などをおこない、あらかじめTiNのエッチングレートを調べることによって設定することができる。開始時点は、プラズマ(放電)の発生を開始した時点に限るものではなく、たとえば、TiNのエッチングレートの調査方法などに応じて適宜設定することができる。   Specifically, it is possible to measure the elapsed time since the start of the generation of plasma (discharge) in the chamber of the dry etching apparatus, and stop dry etching when the elapsed time reaches a predetermined etching time. it can. The predetermined etching time can be set, for example, by conducting an experiment in advance and examining the etching rate of TiN in advance. The start time is not limited to the time when the generation of plasma (discharge) is started, and can be appropriately set according to, for example, a TiN etching rate investigation method.

Ti膜111は、ドライエッチングに際して、ストッパ膜の役割を果たす。Ti膜111は、50nm〜150nmの厚さで成膜することにより、十分にドライエッチングのストッパ膜の役割を果たすことができる。TiN膜112は、被覆性の悪い段差部分でも充分な遮蔽効果を出すため、150nm〜1μmの厚さで成膜する必要がある。   The Ti film 111 serves as a stopper film during dry etching. By forming the Ti film 111 with a thickness of 50 nm to 150 nm, the Ti film 111 can sufficiently serve as a stopper film for dry etching. The TiN film 112 needs to be formed with a thickness of 150 nm to 1 μm in order to obtain a sufficient shielding effect even in a step portion with poor coverage.

ウェットエッチングは、ドライエッチングと比較してエッチングされる母材(この実施の形態においてはエピタキシャル基板115)に与えるダメージが少ない。このため、コンタクト孔110内に成膜されたTi膜111、すなわち、n-型SiCエピタキシャル層102(より具体的にはn+ソース層104(n+ソース層104のおもて面側の一部)およびp+コンタクト層105)に直接成膜されたTi膜111をウェットエッチングによって除去することにより、コンタクト孔110内に成膜されたTi膜111を除去するためのエッチングによってエピタキシャル基板115が削られることを防止できる。 Wet etching causes less damage to the base material to be etched (in this embodiment, the epitaxial substrate 115) than dry etching. Therefore, the Ti film 111 formed in the contact hole 110, that is, the n type SiC epitaxial layer 102 (more specifically, the n + source layer 104 (one surface side of the n + source layer 104) And the Ti film 111 directly formed on the p + contact layer 105) is removed by wet etching, so that the epitaxial substrate 115 is removed by etching for removing the Ti film 111 formed in the contact hole 110. It can be prevented from being shaved.

コンタクト孔110内に成膜されたTi膜111の除去に際しては、たとえば、アンモニア水と過酸化水素水の混合液を用いてウェットエッチングをおこなう。コンタクト孔110内に成膜されたTi膜111を、アンモニア水と過酸化水素水の混合液を用いたウェットエッチングによって除去することにより、n+ソース層104およびp+コンタクト層105にダメージを与えることなく、コンタクト孔110内に成膜されたTi膜111を確実に除去することができる。 When removing the Ti film 111 formed in the contact hole 110, for example, wet etching is performed using a mixed solution of ammonia water and hydrogen peroxide solution. The n + source layer 104 and the p + contact layer 105 are damaged by removing the Ti film 111 formed in the contact hole 110 by wet etching using a mixed solution of ammonia water and hydrogen peroxide solution. Therefore, the Ti film 111 formed in the contact hole 110 can be reliably removed.

つぎに、コンタクト孔110内に成膜されたTi膜111をウェットエッチングによって除去した後、エピタキシャル基板115のおもて面側および裏面全面にニッケルを用いてニッケル膜を成膜する。そして、ニッケル膜が成膜されたエピタキシャル基板115に対して、高速加熱処理をおこなう。これにより、ニッケル膜がシリサイド化され、ニッケルシリサイド層113を形成することができる。その後、エピタキシャル基板115のおもて面および裏面のそれぞれに、表面電極および裏面電極となる金属膜114(114a、114b)を成膜する。これにより、上記の図1に示した縦型MOSFET100が完成する。   Next, after the Ti film 111 formed in the contact hole 110 is removed by wet etching, a nickel film is formed using nickel on the front surface side and the entire back surface of the epitaxial substrate 115. Then, high-speed heat treatment is performed on the epitaxial substrate 115 on which the nickel film is formed. Thereby, the nickel film is silicided, and the nickel silicide layer 113 can be formed. Thereafter, metal films 114 (114a and 114b) to be front and back electrodes are formed on the front and back surfaces of the epitaxial substrate 115, respectively. Thereby, the vertical MOSFET 100 shown in FIG. 1 is completed.

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法により製造した縦型MOSFET100は、上記のように、コンタクト孔110内に成膜されたTi膜111を除去するためのエッチングによってSiC基板(エピタキシャル基板115)が削られることを防止できる。これにより、不純物層が削られたり、ダメージが入ったりすることがないので、良好なコンタクト109特性を得ることができる。   The vertical MOSFET 100 manufactured by the method for manufacturing the silicon carbide semiconductor device according to the embodiment of the present invention, as described above, is obtained by etching to remove the Ti film 111 formed in the contact hole 110 (SiC substrate ( The epitaxial substrate 115) can be prevented from being scraped. Thereby, since the impurity layer is not scraped or damaged, good contact 109 characteristics can be obtained.

なお、上述した実施の形態においては、この発明にかかる遮蔽膜をTiN膜112によって実現する例について説明したが、この発明にかかる遮蔽膜はTiNによって形成されたTiN膜112に限るものではない。この発明にかかる遮蔽膜は、ニッケルの拡散防止および金属汚染物質や水分の侵入を防止する機能を果たす、TiN以外の他の材料を用いて形成してもよい。   In the above-described embodiment, the example in which the shielding film according to the present invention is realized by the TiN film 112 has been described. However, the shielding film according to the present invention is not limited to the TiN film 112 formed by TiN. The shielding film according to the present invention may be formed using a material other than TiN that functions to prevent nickel diffusion and prevent metal contaminants and moisture from entering.

また、上述した実施の形態においては、この発明にかかる炭化珪素半導体装置の製造方法によって製造する炭化珪素半導体装置を、縦型MOSFET100によって実現する場合について例示したが、この発明にかかる炭化珪素半導体装置は縦型MOSFET100によって実現されるものに限らない。この発明にかかる炭化珪素半導体装置は、縦型MOSFET100に代えて、縦型IGBTなどの他の炭化珪素半導体装置にも適用してもよい。   In the above-described embodiment, the silicon carbide semiconductor device manufactured by the method for manufacturing the silicon carbide semiconductor device according to the present invention is exemplified by the vertical MOSFET 100. However, the silicon carbide semiconductor device according to the present invention is illustrated. Is not limited to that realized by the vertical MOSFET 100. The silicon carbide semiconductor device according to the present invention may be applied to other silicon carbide semiconductor devices such as a vertical IGBT in place of vertical MOSFET 100.

以上説明したように、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体基板を実現するエピタキシャル基板115のおもて面側に、ゲート酸化膜106を形成し、当該ゲート酸化膜106のおもて面側にゲート電極を実現するドープトポリシリコン膜107を形成する。つぎに、ドープトポリシリコン膜107のおもて面側、および、ゲート酸化膜106のうちドープトポリシリコン膜107に覆われずにおもて面側に露出する部分に、絶縁膜を実現する層間絶縁膜108を形成して、層間絶縁膜108を開口しエピタキシャル基板115に到達するコンタクト孔110を設ける。さらに、エピタキシャル基板115のおもて面側全体にTiを用いて形成されるTi膜111を成膜し、当該Ti膜111のおもて面側に、金属および水分を遮蔽する遮蔽膜であるTiN膜112を成膜する。   As described above, in the method for manufacturing a silicon carbide semiconductor device according to the embodiment of the present invention, gate oxide film 106 is formed on the front surface side of epitaxial substrate 115 that realizes a semiconductor substrate made of silicon carbide. Then, a doped polysilicon film 107 that realizes a gate electrode is formed on the front surface side of the gate oxide film 106. Next, an insulating film is realized on the front surface side of the doped polysilicon film 107 and on a portion of the gate oxide film 106 exposed to the front surface side without being covered by the doped polysilicon film 107. The interlayer insulating film 108 to be formed is formed, and the interlayer insulating film 108 is opened, and the contact hole 110 reaching the epitaxial substrate 115 is provided. Further, a Ti film 111 formed using Ti is formed on the entire front surface side of the epitaxial substrate 115, and a shielding film that shields metal and moisture on the front surface side of the Ti film 111. A TiN film 112 is formed.

そして、コンタクト孔110底面のTiN膜112をドライエッチングにより除去した後、コンタクト孔110底面のTi膜111をウェットエッチングにより除去する。その後、エピタキシャル基板115のおもて面側全体、および、エピタキシャル基板115の裏面側全体に、ニッケルによって形成されるニッケル膜を成膜し、ニッケル膜が成膜されたエピタキシャル基板115全体を加熱してニッケルシリサイドを形成することにより炭化珪素半導体装置を実現する縦型MOSFET100を製造することを特徴としている。   Then, after the TiN film 112 on the bottom surface of the contact hole 110 is removed by dry etching, the Ti film 111 on the bottom surface of the contact hole 110 is removed by wet etching. Thereafter, a nickel film formed of nickel is formed on the entire front surface side of the epitaxial substrate 115 and the entire back surface side of the epitaxial substrate 115, and the entire epitaxial substrate 115 on which the nickel film is formed is heated. A vertical MOSFET 100 that realizes a silicon carbide semiconductor device is manufactured by forming nickel silicide.

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、層間絶縁膜108やゲート酸化膜106をTiN膜112で保護して、Niが層間絶縁膜108に拡散することを防止するとともに、金属汚染物質や水分などのゲート酸化膜106への侵入を防止することができる。また、TiN膜112の成膜に先立って、エピタキシャル基板115のおもて面側全体にTi膜111を成膜し、コンタクト孔110底面のTiN膜112をドライエッチングにより除去した後に、コンタクト孔110底面のTi膜111をウェットエッチングにより除去することにより、n+ソース層104およびp+コンタクト層105にダメージを与えることなく、p+コンタクト層105を露出させることができる。 According to the method for manufacturing a silicon carbide semiconductor device of the embodiment of the present invention, interlayer insulating film 108 and gate oxide film 106 are protected by TiN film 112 to prevent Ni from diffusing into interlayer insulating film 108. At the same time, entry of metal contaminants and moisture into the gate oxide film 106 can be prevented. Prior to the formation of the TiN film 112, the Ti film 111 is formed on the entire front surface side of the epitaxial substrate 115, the TiN film 112 on the bottom surface of the contact hole 110 is removed by dry etching, and then the contact hole 110. By removing the Ti film 111 on the bottom surface by wet etching, the p + contact layer 105 can be exposed without damaging the n + source layer 104 and the p + contact layer 105.

すなわち、n+ソース層104の一部およびp+コンタクト層105を露出させるためにコンタクト孔110底面のTiN膜112をドライエッチングにより除去する場合にも、Ti膜111がストッパ膜の役割を果たすため、n+ソース層104およびp+コンタクト層105にダメージを与えることなく、コンタクト孔110底面のTiN膜112のみを除去することができ、かつ、コンタクト孔110内のTiをウェットエッチングで除去することにより、エッチングでn+型SiC基板101が削られることなく、n+ソース層104、p+コンタクト層105を露出させることができる。これにより、n+ソース層104、p+コンタクト層105が削られたり、p+コンタクト層105、n+ソース層104などの不純物層にダメージが入ったりすることを防止することができ、良好なコンタクト109(オーミックコンタクト109)特性を得ることができる。 That is, when the TiN film 112 on the bottom surface of the contact hole 110 is removed by dry etching in order to expose a part of the n + source layer 104 and the p + contact layer 105, the Ti film 111 serves as a stopper film. Only the TiN film 112 on the bottom surface of the contact hole 110 can be removed without damaging the n + source layer 104 and the p + contact layer 105, and Ti in the contact hole 110 is removed by wet etching. Thus, the n + source layer 104 and the p + contact layer 105 can be exposed without the n + type SiC substrate 101 being etched away. As a result, it is possible to prevent the n + source layer 104 and the p + contact layer 105 from being scraped, and the impurity layers such as the p + contact layer 105 and the n + source layer 104 from being damaged. Contact 109 (ohmic contact 109) characteristics can be obtained.

このように、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、Niの層間絶縁膜108への拡散や金属汚染物質や水分などのゲート酸化膜106への侵入を防止するとともに、不純物層を劣化させることなくn+ソース層104の一部およびp+コンタクト層105を露出させることができる。そして、これによって、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、コンタクト109抵抗を上昇させることなく、ゲート−ソース間の短絡不良や、ゲート酸化膜106の特性劣化を防止することができる炭化珪素半導体装置を製造することができる。 Thus, according to the method for manufacturing the silicon carbide semiconductor device of the embodiment of the present invention, the diffusion of Ni into interlayer insulating film 108 and the intrusion of metal contaminants and moisture into gate oxide film 106 are prevented. At the same time, part of the n + source layer 104 and the p + contact layer 105 can be exposed without deteriorating the impurity layer. Thus, according to the method for manufacturing the silicon carbide semiconductor device of the embodiment of the present invention, the short circuit failure between the gate and the source and the deterioration of the characteristics of the gate oxide film 106 can be achieved without increasing the contact 109 resistance. A silicon carbide semiconductor device that can be prevented can be manufactured.

また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、TiNを用いて形成されているTiN膜112によってこの発明にかかる遮蔽膜を実現することを特徴としている。   The method for manufacturing a silicon carbide semiconductor device according to the embodiment of the present invention is characterized in that the shielding film according to the present invention is realized by the TiN film 112 formed using TiN.

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、遮蔽膜をTiNによって形成することにより、金属汚染物質や水分などがゲート酸化膜106に侵入することを効果的に防止することができる。そして、金属汚染物質や水分などのゲート酸化膜106への侵入を防止することにより、ゲート酸化膜106の劣化を防止することができる。これにより、コンタクト109抵抗を上昇させることなく、ゲート−ソース間の短絡不良や、ゲート酸化膜106の特性劣化を防止することができる炭化珪素半導体装置を製造することができる。   According to the method for manufacturing a silicon carbide semiconductor device of the embodiment of the present invention, the shielding film is formed of TiN, thereby effectively preventing metal contaminants and moisture from entering the gate oxide film 106. be able to. Then, the gate oxide film 106 can be prevented from being deteriorated by preventing metal contaminants and moisture from entering the gate oxide film 106. Thereby, a silicon carbide semiconductor device that can prevent a short circuit failure between the gate and the source and deterioration of the characteristics of the gate oxide film 106 without increasing the resistance of the contact 109 can be manufactured.

また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、Ti膜111の厚さが、50nm〜150nmであることを特徴としている。   In addition, the method for manufacturing the silicon carbide semiconductor device according to the embodiment of the present invention is characterized in that the thickness of the Ti film 111 is 50 nm to 150 nm.

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、Ti膜111の厚さを50nm〜150nmとすることにより、遮蔽膜であるTiN膜112が一様に(均一な厚さで)成膜できていない場合にも、遮蔽膜をドライエッチングにより除去する工程に際しての、Ti膜111によるストッパ膜の役割を確実に果たすことができ、エッチングダメージの発生を防止することができる。これにより、コンタクト109抵抗を上昇させることなく、ゲート−ソース間の短絡不良や、ゲート酸化膜106の特性劣化を防止することができる炭化珪素半導体装置を製造することができる。   According to the method for manufacturing a silicon carbide semiconductor device of the embodiment of the present invention, the thickness of the Ti film 111 is set to 50 nm to 150 nm, so that the TiN film 112 serving as a shielding film is uniformly (uniform thickness). Even when the film is not formed, it is possible to reliably play the role of the stopper film by the Ti film 111 in the process of removing the shielding film by dry etching, and to prevent the occurrence of etching damage. Thereby, a silicon carbide semiconductor device that can prevent a short circuit failure between the gate and the source and deterioration of the characteristics of the gate oxide film 106 without increasing the resistance of the contact 109 can be manufactured.

また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、遮蔽膜(たとえばTiN膜112)の厚さが、150nm〜1μmであることを特徴としている。   In the method for manufacturing a silicon carbide semiconductor device according to the embodiment of the present invention, the thickness of the shielding film (for example, TiN film 112) is 150 nm to 1 μm.

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、遮蔽膜の厚さを150nm〜1μmとすることにより、被覆性の悪い段差部分でも充分な遮蔽効果を発揮させることができる。これにより、金属汚染物質や水分などがゲート酸化膜106に侵入することを確実に防止することができる。   According to the method for manufacturing a silicon carbide semiconductor device of the embodiment of the present invention, by setting the thickness of the shielding film to 150 nm to 1 μm, a sufficient shielding effect can be exhibited even in a stepped portion with poor coverage. . Thereby, it is possible to reliably prevent metal contaminants and moisture from entering the gate oxide film 106.

また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、終点検出によりドライエッチングを停止することを特徴としている。   A method for manufacturing a silicon carbide semiconductor device according to an embodiment of the present invention is characterized in that dry etching is stopped by end point detection.

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、終点検出によりドライエッチングを停止することによって、ドライエッチングの対象となるTiN膜112の成膜状態に応じて、当該TiN膜112を確実に除去することができる。すなわち、実際の炭化珪素半導体装置(縦型MOSFET100)の製造に際して、TiN膜112の成膜状態が炭化珪素半導体装置ごとに完全に一致していない場合にも、コンタクト孔110内のTiN膜112を確実に除去することができる。   According to the method for manufacturing a silicon carbide semiconductor device of the embodiment of the present invention, the dry etching is stopped by detecting the end point, so that the TiN film is formed according to the film formation state of the TiN film 112 to be dry etched. 112 can be reliably removed. In other words, when the actual silicon carbide semiconductor device (vertical MOSFET 100) is manufactured, the TiN film 112 in the contact hole 110 is formed even when the TiN film 112 is not completely formed in accordance with the silicon carbide semiconductor device. It can be removed reliably.

これにより、n+ソース層104の一部およびp+コンタクト層105を確実に露出させることができ、コンタクト109抵抗を上昇させることなく、ゲート−ソース間の短絡不良や、ゲート酸化膜106の特性劣化を防止することができる炭化珪素半導体装置を製造することができる。 As a result, a part of the n + source layer 104 and the p + contact layer 105 can be reliably exposed, and the short circuit failure between the gate and the source and the characteristics of the gate oxide film 106 can be achieved without increasing the contact 109 resistance. A silicon carbide semiconductor device capable of preventing deterioration can be manufactured.

また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法においては、終点検出によりドライエッチングを停止する方法に代えて、所定のエッチング時間の間、ドライエッチングをおこなうことにより、TiN膜112などの遮蔽膜を除去するようにしてもよい。   In the method for manufacturing the silicon carbide semiconductor device according to the embodiment of the present invention, instead of the method of stopping the dry etching by detecting the end point, the dry etching is performed for a predetermined etching time, whereby the TiN film 112 is obtained. You may make it remove shielding films, such as.

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、所定のエッチング時間の間、ドライエッチングをおこなうことにより、製造工程の管理がおこないやすくなり、たとえば、製造者の経験などに左右されることなく、縦型MOSFET100などの炭化珪素半導体装置を安定して量産することができる。   According to the method for manufacturing a silicon carbide semiconductor device of the embodiment of the present invention, it is easy to manage the manufacturing process by performing dry etching for a predetermined etching time. A silicon carbide semiconductor device such as the vertical MOSFET 100 can be stably mass-produced without being influenced.

また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、Ti膜111をウェットエッチングにより除去する工程は、アンモニア水と過酸化水素水の混合液を用いることを特徴としている。   The method for manufacturing the silicon carbide semiconductor device according to the embodiment of the present invention is characterized in that the step of removing the Ti film 111 by wet etching uses a mixed solution of ammonia water and hydrogen peroxide solution.

この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、コンタクト孔110内に成膜されたTiを、アンモニア水と過酸化水素水の混合液を用いたウェットエッチングによって除去することにより、n+ソース層104およびp+コンタクト層105にダメージを与えることなく、コンタクト孔110内に成膜されたTi膜111を確実に除去することができる。これにより、n+ソース層104の一部およびp+コンタクト層105を確実に露出させることができ、コンタクト109抵抗を上昇させることなく、ゲート−ソース間の短絡不良や、ゲート酸化膜106の特性劣化を防止することができる炭化珪素半導体装置を製造することができる。 According to the method for manufacturing a silicon carbide semiconductor device of the embodiment of the present invention, Ti formed in contact hole 110 is removed by wet etching using a mixed solution of ammonia water and hydrogen peroxide solution. Thus, the Ti film 111 formed in the contact hole 110 can be reliably removed without damaging the n + source layer 104 and the p + contact layer 105. As a result, a part of the n + source layer 104 and the p + contact layer 105 can be reliably exposed, and the short circuit failure between the gate and the source and the characteristics of the gate oxide film 106 can be achieved without increasing the contact 109 resistance. A silicon carbide semiconductor device capable of preventing deterioration can be manufactured.

以上のように、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、パワーデバイスとして用いられる半導体デバイスである炭化珪素半導体装置の製造方法および炭化珪素半導体装置に有用であり、特に、おもて面側の基板とのオーミックコンタクトを得るために、ニッケルシリサイドを用いるパワーMOSFETやIGBTなどの半導体デバイスである炭化珪素半導体装置の製造方法および炭化珪素半導体装置に適している。 As described above, the manufacturing method and silicon carbide semiconductor device according silicon carbide semiconductor device according to the present invention are useful in manufacturing method and silicon carbide semiconductor device of a semiconductor device in which a silicon carbide semiconductor device used as a power device, in particular In order to obtain ohmic contact with the substrate on the front surface side, it is suitable for a method of manufacturing a silicon carbide semiconductor device which is a semiconductor device such as a power MOSFET or IGBT using nickel silicide and a silicon carbide semiconductor device .

100 縦型MOSFET
101 n+型SiC基板
102 n-型SiCエピタキシャル層
103 pチャネル層
104 n+ソース層
105 p+コンタクト層
106 ゲート酸化膜
107 ドープトポリシリコン膜
108 層間絶縁膜
109 コンタクト
110 コンタクト孔
111 Ti膜
112 TiN膜
113 ニッケルシリサイド層
114、114a 金属膜(表面電極)
114、114b 金属膜(裏面電極)
115 エピタキシャル基板
100 Vertical MOSFET
101 n + type SiC substrate 102 n type SiC epitaxial layer 103 p channel layer 104 n + source layer 105 p + contact layer 106 gate oxide film 107 doped polysilicon film 108 interlayer insulating film 109 contact 110 contact hole 111 Ti film 112 TiN film 113 Nickel silicide layer 114, 114a Metal film (surface electrode)
114, 114b Metal film (back electrode)
115 Epitaxial substrate

Claims (10)

炭化珪素からなる半導体基板のおもて面側に、ゲート酸化膜を形成する工程と、
前記ゲート酸化膜のおもて面側にゲート電極を形成する工程と、
前記ゲート電極のおもて面側、および、前記ゲート酸化膜のうち当該ゲート電極に覆われずに露出する部分に絶縁膜を形成する工程と、
前記絶縁膜を開口し前記半導体基板に到達するコンタクト孔を設ける工程と、
前記半導体基板のおもて面側全体にチタンを用いて形成されるチタン膜を成膜する工程と、
前記チタン膜のおもて面側に、金属および水分を遮蔽する遮蔽膜を成膜する工程と、
前記コンタクト孔底面の前記遮蔽膜をドライエッチングにより除去する工程と、
前記コンタクト孔底面の前記チタン膜をウェットエッチングにより除去する工程と、
前記半導体基板のおもて面側全体、および、前記半導体基板の裏面側全体に、ニッケルによって形成されるニッケル膜を成膜する工程と、
前記ニッケル膜が成膜された前記半導体基板全体を加熱する工程と、
を含んだことを特徴とする炭化珪素半導体装置の製造方法。
Forming a gate oxide film on a front surface side of a semiconductor substrate made of silicon carbide;
Forming a gate electrode on the front side of the gate oxide film;
Forming an insulating film on a front surface side of the gate electrode and a portion of the gate oxide film exposed without being covered by the gate electrode;
Providing a contact hole that opens the insulating film and reaches the semiconductor substrate;
Forming a titanium film formed using titanium on the entire front side of the semiconductor substrate;
Forming a shielding film for shielding metal and moisture on the front side of the titanium film;
Removing the shielding film on the bottom surface of the contact hole by dry etching;
Removing the titanium film on the bottom surface of the contact hole by wet etching;
Forming a nickel film formed of nickel on the entire front surface side of the semiconductor substrate and the entire back surface side of the semiconductor substrate;
Heating the entire semiconductor substrate on which the nickel film is formed;
The manufacturing method of the silicon carbide semiconductor device characterized by the above-mentioned.
前記遮蔽膜は、窒化チタンを用いて形成されていることを特徴とする、請求項1に記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the shielding film is formed using titanium nitride. 前記チタン膜の厚さは、50nm〜150nmであることを特徴とする、請求項1に記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the titanium film has a thickness of 50 nm to 150 nm. 前記遮蔽膜の厚さは、150nm〜1μmであることを特徴とする、請求項1に記載の炭化珪素半導体装置の製造方法。   2. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the shielding film has a thickness of 150 nm to 1 μm. 前記遮蔽膜をドライエッチングにより除去する工程は、終点検出によりドライエッチングを停止することを特徴とする、請求項1に記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the step of removing the shielding film by dry etching stops the dry etching by detecting an end point. 前記遮蔽膜をドライエッチングにより除去する工程は、所定のエッチング時間の間、ドライエッチングをおこなうことを特徴とする、請求項1に記載の炭化珪素半導体装置の製造方法。   2. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the step of removing the shielding film by dry etching performs dry etching for a predetermined etching time. 前記チタン膜をウェットエッチングにより除去する工程は、アンモニア水と過酸化水素水の混合液を用いることを特徴とする、請求項1に記載の炭化珪素半導体装置の製造方法。   The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the step of removing the titanium film by wet etching uses a mixed solution of ammonia water and hydrogen peroxide solution. 炭化珪素からなる半導体基板のおもて面側に、ゲート酸化膜とゲート電極を備え、該ゲート電極を覆う層間絶縁膜を備えたMOS型の炭化珪素半導体装置において、In a MOS type silicon carbide semiconductor device including a gate oxide film and a gate electrode on the front surface side of a semiconductor substrate made of silicon carbide, and an interlayer insulating film covering the gate electrode,
前記層間絶縁膜の上面および側面をチタン膜および該チタン膜上の窒化チタン膜が覆い、前記窒化チタン膜上に形成された表面電極が前記半導体基板のコンタクト孔でニッケルシリサイドと接していることを特徴とする炭化珪素半導体装置。The upper surface and the side surface of the interlayer insulating film are covered with a titanium film and a titanium nitride film on the titanium film, and the surface electrode formed on the titanium nitride film is in contact with nickel silicide at the contact hole of the semiconductor substrate. A silicon carbide semiconductor device.
前記チタン膜の厚さは、50nm〜150nmであることを特徴とする、請求項8に記載の炭化珪素半導体装置。The silicon carbide semiconductor device according to claim 8, wherein the titanium film has a thickness of 50 nm to 150 nm. 前記窒化チタン膜の厚さは、150nm〜1μmであることを特徴とする、請求項8に記載の炭化珪素半導体装置。The silicon carbide semiconductor device according to claim 8, wherein the titanium nitride film has a thickness of 150 nm to 1 μm.
JP2014166912A 2014-08-19 2014-08-19 Method for manufacturing silicon carbide semiconductor device Active JP6347442B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014166912A JP6347442B2 (en) 2014-08-19 2014-08-19 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014166912A JP6347442B2 (en) 2014-08-19 2014-08-19 Method for manufacturing silicon carbide semiconductor device

Publications (3)

Publication Number Publication Date
JP2016046273A JP2016046273A (en) 2016-04-04
JP2016046273A5 true JP2016046273A5 (en) 2017-09-07
JP6347442B2 JP6347442B2 (en) 2018-06-27

Family

ID=55636601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014166912A Active JP6347442B2 (en) 2014-08-19 2014-08-19 Method for manufacturing silicon carbide semiconductor device

Country Status (1)

Country Link
JP (1) JP6347442B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106152728A (en) * 2016-07-08 2016-11-23 韦睿轩 A kind of gas cylinder dry heat device
JP2019083293A (en) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 Semiconductor device and manufacturing method of the same
JP6836545B2 (en) * 2018-05-11 2021-03-03 株式会社東芝 Semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251404A (en) * 1992-03-04 1993-09-28 Nec Corp Dry etching method for dielectric layer
JP3221480B2 (en) * 1997-08-22 2001-10-22 日本電気株式会社 Method for manufacturing semiconductor device
JP3593965B2 (en) * 2000-09-26 2004-11-24 日産自動車株式会社 Method for manufacturing silicon carbide semiconductor device
JP2002184986A (en) * 2000-12-13 2002-06-28 Mitsubishi Electric Corp Field-effect semiconductor device
JP2004342892A (en) * 2003-05-16 2004-12-02 Matsushita Electric Ind Co Ltd Dry etching method
JP4741343B2 (en) * 2004-11-29 2011-08-03 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
DE112007000697B4 (en) * 2006-03-22 2013-11-07 Mitsubishi Electric Corp. Power semiconductor device
JP5564890B2 (en) * 2008-12-16 2014-08-06 住友電気工業株式会社 Junction field effect transistor and manufacturing method thereof
JP2012094555A (en) * 2009-02-18 2012-05-17 Mitsubishi Electric Corp Method of manufacturing semiconductor device
JP5560595B2 (en) * 2009-06-18 2014-07-30 富士電機株式会社 Manufacturing method of semiconductor device
JP2012054378A (en) * 2010-09-01 2012-03-15 Renesas Electronics Corp Semiconductor device
JP5694119B2 (en) * 2010-11-25 2015-04-01 三菱電機株式会社 Silicon carbide semiconductor device
JP5884557B2 (en) * 2012-03-02 2016-03-15 トヨタ自動車株式会社 Semiconductor device
JP6086360B2 (en) * 2012-04-27 2017-03-01 国立研究開発法人産業技術総合研究所 Method for manufacturing silicon carbide semiconductor device
JP5792701B2 (en) * 2012-09-24 2015-10-14 株式会社東芝 Semiconductor device and manufacturing method thereof
JP2014107345A (en) * 2012-11-26 2014-06-09 Mitsubishi Electric Corp Silicon carbide schottky barrier diode manufacturing method
JP5889171B2 (en) * 2012-12-04 2016-03-22 三菱電機株式会社 Silicon carbide semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US8216929B2 (en) Method of manufacturing silicon carbide semiconductor device
JP6335089B2 (en) Manufacturing method of semiconductor device
JP5584823B2 (en) Silicon carbide semiconductor device
US20170229535A1 (en) Semiconductor device
WO2014024469A1 (en) Silicon carbide semiconductor device and method for producing same
JP2009004573A (en) Silicon carbide semiconductor device and its manufacturing method
JP5845714B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5692379B2 (en) Manufacturing method of semiconductor device
CN102844871A (en) Semiconductor device and manufacturing method therefor
JP2018182032A (en) Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method
US20110306188A1 (en) Manufacturing method of silicon carbide semiconductor device
JP6347442B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2023080193A (en) Manufacturing method of trench type semiconductor device
JP5885284B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2016046273A5 (en)
JP2005056872A (en) Method of manufacturing semiconductor device
JP6288298B2 (en) Silicon carbide semiconductor switching element and method for manufacturing the same
WO2014102994A1 (en) Silicon-carbide semiconductor device and manufacturing method therefor
JP5457902B2 (en) Semiconductor device and manufacturing method thereof
JP6395299B2 (en) Silicon carbide semiconductor element and method for manufacturing silicon carbide semiconductor element
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5949305B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6690333B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP5036399B2 (en) Method for manufacturing silicon carbide semiconductor device
CN108231665A (en) The method that semiconductor device is formed using titanium-containing layer