JP2016033992A - Semiconductor device manufacturing method, bonding material and bonding material formation method - Google Patents

Semiconductor device manufacturing method, bonding material and bonding material formation method Download PDF

Info

Publication number
JP2016033992A
JP2016033992A JP2014156961A JP2014156961A JP2016033992A JP 2016033992 A JP2016033992 A JP 2016033992A JP 2014156961 A JP2014156961 A JP 2014156961A JP 2014156961 A JP2014156961 A JP 2014156961A JP 2016033992 A JP2016033992 A JP 2016033992A
Authority
JP
Japan
Prior art keywords
metal
eutectic
layer
bonding material
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014156961A
Other languages
Japanese (ja)
Other versions
JP6383208B2 (en
Inventor
弘樹 ▲高▼橋
弘樹 ▲高▼橋
Hiroki Takahashi
村上 善則
Yoshinori Murakami
善則 村上
岳士 安在
Takeshi Anzai
岳士 安在
佐藤 伸二
Shinji Sato
伸二 佐藤
秀和 谷澤
Hidekazu Tanizawa
秀和 谷澤
浩平 樋山
Kohei Hiyama
浩平 樋山
史樹 加藤
Fumiki Kato
史樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Fuji Electric Co Ltd
Nissan Motor Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Sanken Electric Co Ltd
Marelli Corp
Original Assignee
Toshiba Corp
Fuji Electric Co Ltd
Nissan Motor Co Ltd
Calsonic Kansei Corp
National Institute of Advanced Industrial Science and Technology AIST
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Fuji Electric Co Ltd, Nissan Motor Co Ltd, Calsonic Kansei Corp, National Institute of Advanced Industrial Science and Technology AIST, Sanken Electric Co Ltd filed Critical Toshiba Corp
Priority to JP2014156961A priority Critical patent/JP6383208B2/en
Publication of JP2016033992A publication Critical patent/JP2016033992A/en
Application granted granted Critical
Publication of JP6383208B2 publication Critical patent/JP6383208B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method, a bonding material and a bonding material formation method, which can bond metal materials by using a bonding material having an intended solidus temperature.SOLUTION: A semiconductor device manufacturing method comprises the steps of: firstly placing a sheet metal 23 on a porous layer 22b formed on a surface of a surface side metal layer 12 of an insulating substrate 1, in which the sheet metal 23 is composed of a second eutectic alloy which is composed of a second metal forming all proportional solid solution alloy with a first metal, and a third metal forming a first eutectic alloy by eutectic reaction with the first metal at a first eutectic point, and has a second eutectic point lower than the first eutectic point; subsequently placing a semiconductor chip 2 on the sheet metal 23; subsequently melting the sheet metal 23 by a heat treatment at a first temperature higher than the second eutectic point and lower than the first eutectic point to impregnate a porous layer 22b; and subsequently melting the porous layer 22b by a heat treatment at a second temperature higher than the first temperature and causing dispersion of the first metal to a fused material of the sheet metal 23 thereby to form a bonding layer of a ternary alloy of first through third metals.SELECTED DRAWING: Figure 3

Description

この発明は、半導体装置の製造方法、接合材および接合材の形成方法に関する。   The present invention relates to a semiconductor device manufacturing method, a bonding material, and a bonding material forming method.

従来、絶縁基板に設けられた回路パターン上に半導体チップを接合したパッケージ構造の半導体装置が公知である。回路パターンを構成する金属材を半導体チップの裏面電極に接合させる方法として、はんだ合金などの接合材による接合方法がある。具体的には、まず、平面部を有する2つの金属材の平面部間に、例えば板状またはペースト状のはんだ合金からなる接合材を挟む。そして、はんだ合金の固相線温度以上の温度の熱処理によって接合材の周囲または全体を加熱して接合材を溶融した後に室温まで冷却することで、接合材を介して2つの金属材同士が接合される。   Conventionally, a semiconductor device having a package structure in which a semiconductor chip is bonded onto a circuit pattern provided on an insulating substrate is known. As a method for joining the metal material constituting the circuit pattern to the back electrode of the semiconductor chip, there is a joining method using a joining material such as a solder alloy. Specifically, first, a bonding material made of, for example, a plate-like or paste-like solder alloy is sandwiched between two metal parts having a flat part. Then, by heating the periphery or the whole of the bonding material by heat treatment at a temperature equal to or higher than the solidus temperature of the solder alloy to melt the bonding material and cooling to room temperature, the two metal materials are bonded to each other through the bonding material. Is done.

金属材の接合箇所が複数箇所あることで2回以上の接合工程を行う必要がある場合、例えば、1回目の接合工程において最も固相線温度の高い接合材を用い、2回目以降の接合工程では、1つ前の接合工程よりも固相線温度の低い接合材を用いる。このように各接合工程で用いる接合材を選択することにより、1つ前の接合工程によって形成された接合層を溶融させることなく、2回以上の接合工程を行うことができる。   When it is necessary to perform the joining process two or more times because there are a plurality of joining parts of the metal material, for example, the joining process with the highest solidus temperature in the first joining process is used. Then, a bonding material having a lower solidus temperature than that of the previous bonding step is used. Thus, by selecting the bonding material used in each bonding step, two or more bonding steps can be performed without melting the bonding layer formed in the previous bonding step.

金属材同士の接合に用いる接合材として、Au−Ge(金−ゲルマニウム)共晶合金に、Pd(パラジウム)およびPt(白金)の一種もしくは二種を50ppm〜300ppm添加した低融点Au−Ge系ろう材が提案されている(例えば、下記特許文献1参照。)。   Low melting point Au-Ge system in which 50 ppm to 300 ppm of one or two of Pd (palladium) and Pt (platinum) is added to an Au-Ge (gold-germanium) eutectic alloy as a bonding material used for bonding metal materials A brazing material has been proposed (see, for example, Patent Document 1 below).

特許第3150743号公報Japanese Patent No. 3150743

しかしながら、はんだ合金などの接合材の固相線温度は材料として用いる金属ごとに決まっており、実装される半導体チップやパッケージ構造に応じて所望の固相線温度をもつ接合材を選択することは難しい。所望の固相線温度をもつ接合材とは、例えば、上述したように2回以上の接合工程を行う際に、各接合工程に最適な熱処理温度を固相線温度とする接合材である。また、所望の固相線温度をもつ接合材とは、例えば、半導体チップに形成される半導体素子の定格温度(ジャンクション(接合)温度)に応じて信頼性確保の観点から必要となる耐熱温度を固相線温度とする接合材である。従来技術には、このような所望の固相線温度をもつ接合材については開示されていない。このため、例えば2回以上の接合工程を行う際にすでに形成されている接合層が溶融し、金属材の位置ずれや端子脱落などが生じ、信頼性が低下する虞がある。また、例えば炭化珪素(SiC)半導体からなる高温環境下で使用可能な高耐熱半導体素子を作製するための高温熱処理に耐え得る接合技術の開発が求められている。   However, the solidus temperature of a bonding material such as a solder alloy is determined for each metal used as a material, and it is possible to select a bonding material having a desired solidus temperature depending on the semiconductor chip to be mounted and the package structure. difficult. The bonding material having a desired solidus temperature is, for example, a bonding material having a solidus temperature that is an optimum heat treatment temperature for each bonding process when performing the bonding process twice or more as described above. Further, the bonding material having a desired solidus temperature is, for example, a heat resistance temperature required from the viewpoint of ensuring reliability according to the rated temperature (junction (bonding) temperature) of a semiconductor element formed on a semiconductor chip. It is a bonding material with a solidus temperature. The prior art does not disclose a bonding material having such a desired solidus temperature. For this reason, for example, when the joining process is performed twice or more, the already formed joining layer is melted, the metal material is displaced, the terminal is dropped, and the reliability may be lowered. In addition, there is a demand for the development of a bonding technique that can withstand high-temperature heat treatment for producing a high-heat-resistant semiconductor element that can be used in a high-temperature environment made of, for example, a silicon carbide (SiC) semiconductor.

この発明は、上述した従来技術による問題点を解消するため、所望の固相線温度をもつ接合材を用いて金属材同士を接合することができる半導体装置の製造方法、接合材および接合材の形成方法を提供することを目的とする。   In order to eliminate the above-described problems caused by the conventional technology, the present invention provides a method for manufacturing a semiconductor device, a bonding material, and a bonding material capable of bonding metal materials using a bonding material having a desired solidus temperature. An object is to provide a forming method.

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、第1金属材と、接合層を介して前記第1金属材に接合された第2金属材とを備えた半導体装置の製造方法であって、次の特徴を有する。まず、第1金属からなる多孔質層を、前記第1金属材の表面に形成する第1工程を行う。次に、前記第1金属と全率固溶系合金をなす第2金属と、前記第1金属と第1共晶点で共晶反応し第1共晶系合金をなす第3金属と、からなる、前記第1共晶点よりも低い第2共晶点をもつ第2共晶系合金の金属薄板を、前記多孔質層の表面に載せる第2工程を行う。次に、前記金属薄板の上に、前記第2金属材を載せる第3工程を行う。次に、前記第2共晶点よりも高く、かつ前記第1共晶点よりも低い第1温度の熱処理により前記金属薄板を溶融させ、前記金属薄板の溶融物を前記多孔質層に浸透させる第4工程を行う。次に、前記第1温度よりも高く、かつ前記第1共晶点よりも低い第2温度の熱処理により前記多孔質層を溶融させ、前記金属薄板の溶融物に前記第1金属を拡散させることにより、前記第1金属材と前記第2金属材との間に、固相線温度が前記第2温度となる前記接合層を形成する第5工程を行う。   In order to solve the above-described problems and achieve the object of the present invention, a manufacturing method of a semiconductor device according to the present invention includes a first metal material and a second metal bonded to the first metal material via a bonding layer. A method for manufacturing a semiconductor device including a material has the following characteristics. First, a first step of forming a porous layer made of a first metal on the surface of the first metal material is performed. Next, the second metal that forms a solid solution alloy with the first metal, and the third metal that forms a first eutectic alloy by eutectic reaction with the first metal at a first eutectic point. A second step of placing a metal thin plate of a second eutectic alloy having a second eutectic point lower than the first eutectic point on the surface of the porous layer is performed. Next, a third step of placing the second metal material on the metal thin plate is performed. Next, the metal thin plate is melted by heat treatment at a first temperature higher than the second eutectic point and lower than the first eutectic point, and the melt of the metal thin plate penetrates into the porous layer. Perform the fourth step. Next, the porous layer is melted by a heat treatment at a second temperature that is higher than the first temperature and lower than the first eutectic point, and the first metal is diffused into the melt of the metal thin plate. Thus, the fifth step of forming the bonding layer having the solidus temperature at the second temperature between the first metal material and the second metal material is performed.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1工程では、前記接合層の中に前記第5工程の前の状態で前記多孔質層の一部が残存するように、前記多孔質層を形成することを特徴とする。   In the semiconductor device manufacturing method according to the present invention, in the above-described invention, in the first step, a part of the porous layer remains in the bonding layer in a state before the fifth step. In addition, the porous layer is formed.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1工程では、まず、前記第1金属材の表面に前記第1金属の粒子を含むペーストを塗布してペースト層を形成する塗布工程を行う。次に、前記ペースト層を焼結させて前記多孔質層に変化させる焼結工程を行うことを特徴とする。   In the method of manufacturing a semiconductor device according to the present invention, in the above-described invention, in the first step, first, a paste containing the first metal particles is applied to the surface of the first metal material to form a paste layer. A coating process to be formed is performed. Next, a sintering process is performed in which the paste layer is sintered to be changed into the porous layer.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1工程では、前記塗布工程の後、前記焼結工程の前に、前記第1金属材を振動させて、前記ペースト層の表面を平坦化させる工程をさらに行うことを特徴とする。   Also, in the semiconductor device manufacturing method according to the present invention, in the above-described invention, in the first step, the first metal material is vibrated after the coating step and before the sintering step, and the paste The step of planarizing the surface of the layer is further performed.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1工程では、前記多孔質層として、前記第1金属の金属繊維を絡みあわせてなるシート状の金属繊維層を形成することを特徴とする。   In the semiconductor device manufacturing method according to the present invention, in the above-described invention, in the first step, as the porous layer, a sheet-like metal fiber layer formed by intertwining the metal fibers of the first metal is formed. It is characterized by doing.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第1金属は、銀または銅であることを特徴とする。   In the semiconductor device manufacturing method according to the present invention as set forth in the invention described above, the first metal is silver or copper.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第2金属は、金であることを特徴とする。   In the method for manufacturing a semiconductor device according to the present invention, the second metal is gold in the above-described invention.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第3金属は、ゲルマニウムまたはシリコンであることを特徴とする。   In the semiconductor device manufacturing method according to the present invention as set forth in the invention described above, the third metal is germanium or silicon.

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる接合材の形成方法は、次の特徴を有する。まず、第1金属からなる多孔質層を作業板の表面に形成する第1工程を行う。次に、前記第1金属と全率固溶系合金をなす第2金属と、前記第1金属と第1共晶点で共晶反応し第1共晶系合金をなす第3金属と、からなる、前記第1共晶点よりも低い第2共晶点をもつ第2共晶系合金の金属薄板を、前記多孔質層の表面に載せる第2工程を行う。次に、前記第2共晶点よりも高く、かつ前記第1共晶点よりも低い第1温度の熱処理により前記金属薄板を溶融させ、前記金属薄板の溶融物を前記多孔質層に浸透させることにより、前記第1金属、前記第2金属および前記第3金属からなる板状接合材を形成する第3工程を行う。次に、前記板状接合材を前記作業板の表面から剥がす第4工程を行う。   In addition, in order to solve the above-described problems and achieve the object of the present invention, a method for forming a bonding material according to the present invention has the following characteristics. First, the 1st process of forming the porous layer which consists of 1st metals on the surface of a work board is performed. Next, the second metal that forms a solid solution alloy with the first metal, and the third metal that forms a first eutectic alloy by eutectic reaction with the first metal at a first eutectic point. A second step of placing a metal thin plate of a second eutectic alloy having a second eutectic point lower than the first eutectic point on the surface of the porous layer is performed. Next, the metal thin plate is melted by heat treatment at a first temperature higher than the second eutectic point and lower than the first eutectic point, and the melt of the metal thin plate penetrates into the porous layer. Thus, a third step of forming a plate-like bonding material made of the first metal, the second metal, and the third metal is performed. Next, a fourth step of peeling the plate-shaped bonding material from the surface of the work plate is performed.

また、この発明にかかる接合材の形成方法は、上述した発明において、前記第1金属、前記第2金属および前記第3金属との反応を抑制可能な材料からなる前記作業板を用いることを特徴とする。   In the above-described invention, the method for forming a bonding material according to the present invention uses the work plate made of a material capable of suppressing a reaction with the first metal, the second metal, and the third metal. And

また、この発明にかかる接合材の形成方法は、上述した発明において、前記第1工程では、前記第1温度よりも高く、かつ前記第1共晶点よりも低い第2温度の熱処理後に前記板状接合材の中に前記第2温度の熱処理前の状態で前記多孔質層の一部が残存するように、前記多孔質層を形成することを特徴とする。   In addition, the method for forming a bonding material according to the present invention is the above-described invention, wherein in the first step, the plate is subjected to heat treatment at a second temperature that is higher than the first temperature and lower than the first eutectic point in the first step. The porous layer is formed so that a part of the porous layer remains in the state-like bonding material before the heat treatment at the second temperature.

また、この発明にかかる接合材の形成方法は、上述した発明において、前記第1工程では、まず、前記作業板の表面に前記第1金属の粒子を含むペーストを塗布してペースト層を形成する塗布工程を行う。次に、前記ペースト層を焼結させて前記多孔質層に変化させる焼結工程を行うことを特徴とする。   In the method for forming a bonding material according to the present invention, in the above-described invention, in the first step, first, a paste containing the first metal particles is applied to the surface of the work plate to form a paste layer. A coating process is performed. Next, a sintering process is performed in which the paste layer is sintered to be changed into the porous layer.

また、この発明にかかる接合材の形成方法は、上述した発明において、前記第1工程では、前記多孔質層として、前記第1金属の金属繊維を絡みあわせてなるシート状の金属繊維層を形成することを特徴とする。   In addition, in the method for forming a bonding material according to the present invention, in the above-described invention, in the first step, as the porous layer, a sheet-like metal fiber layer formed by intertwining the metal fibers of the first metal is formed. It is characterized by doing.

また、この発明にかかる接合材の形成方法は、上述した発明において、前記第4工程の後、前記板状接合材の表面に、前記第1金属、前記第2金属または前記第3金属の薄膜を形成する第5工程をさらに含むことを特徴とする。   Moreover, in the above-described invention, the method for forming the bonding material according to the present invention is the thin film of the first metal, the second metal, or the third metal on the surface of the plate-shaped bonding material after the fourth step. The method further includes a fifth step of forming the film.

また、この発明にかかる接合材の形成方法は、上述した発明において、前記第1金属が銀または銅であることを特徴とする。   Moreover, the method for forming a bonding material according to the present invention is characterized in that, in the above-described invention, the first metal is silver or copper.

また、この発明にかかる接合材の形成方法は、上述した発明において、前記第2金属が金であることを特徴とする。   Moreover, the method for forming a bonding material according to the present invention is characterized in that, in the above-described invention, the second metal is gold.

また、この発明にかかる接合材の形成方法は、上述した発明において、前記第3金属がゲルマニウムまたはシリコンであることを特徴とする。   In the invention described above, the method for forming a bonding material according to the present invention is characterized in that the third metal is germanium or silicon.

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる接合材は、第1金属の粒子、第2金属の粒子および第3金属の粒子を含むことを特徴とする。前記第2金属の粒子は、前記第1金属と全率固溶系合金をなす。前記第3金属の粒子は、前記第1金属と第1共晶点で共晶反応し第1共晶系合金をなし、かつ前記第2金属と前記第1共晶点よりも低い第2共晶点で共晶反応し第2共晶系合金をなす。   In order to solve the above-described problems and achieve the object of the present invention, a bonding material according to the present invention includes first metal particles, second metal particles, and third metal particles. . The particles of the second metal form a solid solution alloy with the first metal. The particles of the third metal eutectic react with the first metal at a first eutectic point to form a first eutectic alloy, and the second metal and a second eutectic point lower than the first eutectic point. A eutectic reaction occurs at a crystal point to form a second eutectic alloy.

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる接合材は、第1金属の粒子を、第2金属および第3金属からなる第2共晶系合金の溶融物に混ぜて固化し、所定の形状に成形した、前記第1金属、前記第2金属および前記第3金属の混合物であることを特徴とする。前記第2金属は、前記第1金属と全率固溶系合金をなす。前記第3金属は、前記第1金属と第1共晶点で共晶反応し第1共晶系合金をなす。前記第2共晶系合金は、前記第1共晶点よりも低い第2共晶点をもつ。   Further, in order to solve the above-described problems and achieve the object of the present invention, a bonding material according to the present invention is formed by melting particles of a first metal, melting a second eutectic alloy composed of a second metal and a third metal. It is a mixture of the first metal, the second metal, and the third metal, which is solidified by mixing with an object and formed into a predetermined shape. The second metal forms a complete solid solution alloy with the first metal. The third metal forms a first eutectic alloy by eutectic reaction with the first metal at a first eutectic point. The second eutectic alloy has a second eutectic point lower than the first eutectic point.

また、この発明にかかる接合材は、上述した発明において、前記第2共晶系合金の溶融物は、前記第2共晶点よりも高く、かつ前記第1共晶点よりも低い温度の熱処理によって溶融され液相をなすことを特徴とする。   Further, the bonding material according to the present invention is the above-described invention, wherein the melt of the second eutectic alloy is heat-treated at a temperature higher than the second eutectic point and lower than the first eutectic point. It is characterized by being melted by a liquid phase.

また、この発明にかかる接合材は、上述した発明において、前記第1金属が銀または銅であることを特徴とする。   In the above-described invention, the bonding material according to the present invention is characterized in that the first metal is silver or copper.

また、この発明にかかる接合材は、上述した発明において、前記第2金属が金であることを特徴とする。   In the above-described invention, the bonding material according to the present invention is characterized in that the second metal is gold.

また、この発明にかかる接合材は、上述した発明において、前記第3金属がゲルマニウムまたはシリコンであることを特徴とする。   In the above-described invention, the bonding material according to the present invention is characterized in that the third metal is germanium or silicon.

上述した発明によれば、接合材として固相線温度および共晶点の異なる第1〜3金属を用い、第1,2温度での2段階の熱処理によって金属材同士を接合する接合層を形成することにより、接合層の固相線温度(第2温度)を任意に設定することができる。   According to the above-described invention, the first to third metals having different solidus temperatures and eutectic points are used as the joining material, and the joining layer for joining the metal materials is formed by the two-stage heat treatment at the first and second temperatures. By doing so, the solidus temperature (second temperature) of the bonding layer can be arbitrarily set.

本発明にかかる半導体装置の製造方法、接合材および接合材の形成方法によれば、実装される半導体チップやパッケージ構造に応じた所望の固相線温度をもつ接合材を用いて金属材同士を接合することができるという効果を奏する。   According to the semiconductor device manufacturing method, the bonding material, and the bonding material forming method according to the present invention, the metal materials are bonded to each other using a bonding material having a desired solidus temperature corresponding to the semiconductor chip to be mounted and the package structure. The effect that it can join is produced.

実施の形態1にかかる半導体装置の製造方法によって組み立てられたパッケージ構造の半導体装置の構造の一例を示す断面図である。3 is a cross-sectional view showing an example of the structure of a semiconductor device having a package structure assembled by the method for manufacturing a semiconductor device according to the first embodiment; FIG. 実施の形態1にかかる半導体装置の製造途中の状態を示す断面図である。FIG. 6 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor device according to the first embodiment; 実施の形態1にかかる半導体装置の製造途中の状態を示す断面図である。FIG. 6 is a cross-sectional view showing a state in the middle of manufacturing the semiconductor device according to the first embodiment; Au−Ge−Agの3元合金の平衡状態の組成を示す状態図である。It is a phase diagram which shows the composition of the equilibrium state of the ternary alloy of Au-Ge-Ag. 実施の形態2にかかる半導体装置の製造方法によって組み立てられたパッケージ構造の半導体装置の構造の一例を示す断面図である。FIG. 6 is a cross-sectional view illustrating an example of a structure of a semiconductor device having a package structure assembled by a method for manufacturing a semiconductor device according to a second embodiment; 実施の形態4にかかる半導体装置の製造方法に用いる板状接合材の形成途中の状態を示す断面図である。FIG. 10 is a cross-sectional view showing a state in the middle of formation of a plate-like bonding material used in a method for manufacturing a semiconductor device according to a fourth embodiment. 実施の形態5にかかる半導体装置の製造途中の状態を示す断面図である。FIG. 10 is a cross-sectional view showing a state in the middle of manufacturing a semiconductor device according to a fifth embodiment; 実施の形態5にかかる半導体装置の製造途中の状態を示す断面図である。FIG. 10 is a cross-sectional view showing a state in the middle of manufacturing a semiconductor device according to a fifth embodiment;

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法、接合材および接合材の形成方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。   Exemplary embodiments of a method for manufacturing a semiconductor device, a bonding material, and a method for forming a bonding material according to the present invention will be explained below in detail with reference to the accompanying drawings. Note that, in the following description of the embodiments and the accompanying drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.

(実施の形態1)
実施の形態1にかかる半導体装置の製造方法によって組み立てられたパッケージ構造の半導体装置の構造の一例について説明する。図1は、実施の形態1にかかる半導体装置の製造方法によって組み立てられたパッケージ構造の半導体装置の構造の一例を示す断面図である。図1には、絶縁基板1に例えば1つの電力用の半導体チップ2を実装したパッケージ構造の完成形を示す。図1に示すように、絶縁基板1は、絶縁層11のおもて面側に回路パターンを構成する例えば銅(Cu)箔からなるおもて面側金属層(第1金属材)12が設けられ、裏面側に裏面側金属層13が設けられている。絶縁層11は、例えばセラミックなどの絶縁体からなる。
(Embodiment 1)
An example of the structure of a semiconductor device having a package structure assembled by the semiconductor device manufacturing method according to the first embodiment will be described. FIG. 1 is a cross-sectional view illustrating an example of the structure of a semiconductor device having a package structure assembled by the method for manufacturing a semiconductor device according to the first embodiment. FIG. 1 shows a completed package structure in which, for example, one power semiconductor chip 2 is mounted on an insulating substrate 1. As shown in FIG. 1, the insulating substrate 1 has a front surface side metal layer (first metal material) 12 made of, for example, copper (Cu) foil constituting a circuit pattern on the front surface side of the insulating layer 11. The back side metal layer 13 is provided on the back side. The insulating layer 11 is made of an insulator such as ceramic.

半導体チップ2は、おもて面におもて面金属電極(不図示)を有し、裏面に裏面金属電極(第2金属材)3を有する。半導体チップ2の裏面金属電極3は、接合層21を介して絶縁基板1のおもて面側金属層12と接合している。裏面金属電極3およびおもて面側金属層12の表面(接合面)には、それぞれ必要に応じて、表面状態を接合層21との接合を実現するための好適な条件に改質可能な図示しない金属めっきが形成されていてもよい。裏面金属電極3およびおもて面側金属層12の表面に形成する金属めっきとして、例えばニッケル(Ni)めっきおよびフラッシュ金(Au)めっき(厚さの薄い金めっき)を順に積層してなる積層めっき膜を形成してもよい。   The semiconductor chip 2 has a front metal electrode (not shown) on the front surface and a back metal electrode (second metal material) 3 on the back surface. The back metal electrode 3 of the semiconductor chip 2 is bonded to the front metal layer 12 of the insulating substrate 1 through the bonding layer 21. The surface state (bonding surface) of the back surface metal electrode 3 and the front surface side metal layer 12 can be modified to a suitable condition for realizing bonding with the bonding layer 21 as necessary. Metal plating (not shown) may be formed. As metal plating formed on the surface of the back surface metal electrode 3 and the front surface side metal layer 12, for example, nickel (Ni) plating and flash gold (Au) plating (thin gold plating) are sequentially laminated. A plating film may be formed.

接合層21は、第1〜3金属の3元合金からなるはんだ層である。第2金属は、第1金属と全率固溶系合金をなす。第3金属は、第1金属と第1共晶点で共晶反応し第1共晶系合金をなし、かつ第2金属と第2共晶点で共晶反応し第2共晶系合金をなす。第2共晶点は第1共晶点よりも低い。具体的には、第1金属は、例えば銀(Ag)または銅(Cu)であってもよい。第2金属は、例えば金(Au)であってもよい。第3金属は、例えばゲルマニウム(Ge)またはシリコン(Si)であってもよい。   The bonding layer 21 is a solder layer made of a ternary alloy of first to third metals. The second metal forms a complete solid solution alloy with the first metal. The third metal reacts with the first metal at the first eutectic point to form a first eutectic alloy, and the third metal reacts with the second metal at the second eutectic point to react with the second eutectic alloy. Eggplant. The second eutectic point is lower than the first eutectic point. Specifically, the first metal may be, for example, silver (Ag) or copper (Cu). The second metal may be gold (Au), for example. The third metal may be, for example, germanium (Ge) or silicon (Si).

接合層21の形成には、第1金属の粒子、第2金属の粒子および第3金属の粒子を含む接合材を用いる。具体的には、接合層21の形成には、後述するように、例えば、第1金属の粒子を含むペーストと、第2,3金属からなる第2共晶系合金の金属薄板と、を用いる。第1〜3金属をそれぞれ例えばAg、AuおよびGeとした場合、第1共晶系合金はAg−Geの共晶合金であり、第2共晶系合金はAu−Geの共晶合金である。第1共晶点は例えば652℃程度である。第2共晶点は例えば356℃程度である。接合層21は、第1金属の粒子と第2共晶系合金とを接合して形成されたAu−Ge−Agの3元合金からなるはんだ層である。   The bonding layer 21 is formed using a bonding material including first metal particles, second metal particles, and third metal particles. Specifically, the bonding layer 21 is formed using, for example, a paste containing particles of the first metal and a metal thin plate of the second eutectic alloy made of the second and third metals, as will be described later. . When the first to third metals are Ag, Au, and Ge, for example, the first eutectic alloy is an Ag—Ge eutectic alloy, and the second eutectic alloy is an Au—Ge eutectic alloy. . The first eutectic point is, for example, about 652 ° C. The second eutectic point is, for example, about 356 ° C. The joining layer 21 is a solder layer made of a ternary alloy of Au—Ge—Ag formed by joining the first metal particles and the second eutectic alloy.

図1には、絶縁基板1に1つの半導体チップ2を実装した構造を図示しているが、実装構造は設計条件に合わせて種々変更可能である。例えば、絶縁基板1に、2つ以上の半導体チップを実装してもよいし、さらに図示省略する抵抗器、コンデンサおよび金属塊などを含む電気装置を実装してもよい。半導体チップには、例えばトランジスタやダイオードなど一般的な素子構造が形成される。これら絶縁基板1に実装される各部の表面(平面部)は、上述した半導体チップ2と同様に、接合層21を介して絶縁基板1のおもて面側金属層12に接合される。   FIG. 1 shows a structure in which one semiconductor chip 2 is mounted on an insulating substrate 1, but the mounting structure can be variously changed according to design conditions. For example, two or more semiconductor chips may be mounted on the insulating substrate 1, and an electric device including a resistor, a capacitor, a metal lump, and the like (not shown) may be mounted. A general element structure such as a transistor or a diode is formed on the semiconductor chip. The surface (planar portion) of each part mounted on the insulating substrate 1 is bonded to the front surface side metal layer 12 of the insulating substrate 1 through the bonding layer 21 in the same manner as the semiconductor chip 2 described above.

次に、実施の形態1にかかる半導体装置の製造方法として、半導体チップ2の実装方法を図2〜4を参照して説明する。図2,3は、実施の形態1にかかる半導体装置の製造途中の状態を示す断面図である。図2に示すように、スクリーン印刷により、絶縁基板1のおもて面側金属層12の表面に第1金属の粒子を含むペーストを塗布してペースト層22aを形成する。ペースト層22aは、第1金属の粒子と、フラックス(松やに)などの有機物とを主成分とする。ペースト層22aの形成後、ペースト層22a全体に振動を与えることにより、スクリーン印刷時に絶縁基板1からスクリーン版(孔版)が離れることによって発生するペースト層22aの表面の凹凸(厚み分布)を平坦化させてもよい。   Next, as a method for manufacturing the semiconductor device according to the first embodiment, a method for mounting the semiconductor chip 2 will be described with reference to FIGS. 2 and 3 are cross-sectional views illustrating a state in the process of manufacturing the semiconductor device according to the first embodiment. As shown in FIG. 2, a paste layer 22a is formed by applying a paste containing particles of the first metal on the surface of the front metal layer 12 of the insulating substrate 1 by screen printing. The paste layer 22a is mainly composed of particles of the first metal and organic substances such as flux (pine and ni). After the formation of the paste layer 22a, the surface of the paste layer 22a is unevenly formed (thickness distribution) by applying vibration to the entire paste layer 22a so that the screen plate (stencil) is separated from the insulating substrate 1 during screen printing. You may let them.

ペースト層22aの表面を平坦化させる工程により、ペースト層22aの最終的な固相状態である接合層21の水平方向の第1金属の濃度分布を均一化させることができる。水平方向とは、絶縁基板1のおもて面に平行な方向である。さらに、ペースト層22aの表面を平坦化させる工程により、ペースト層22aの端部にフィレット(不図示)を形成することができる。フィレットとは、ペースト層22aのぬれ性に基づいて、ペースト層22aの、おもて面側金属層12と半導体チップ2との間から外側にはみ出した部分からなり、半導体チップ2の側面の一部を覆う部分である。   By the step of flattening the surface of the paste layer 22a, the concentration distribution of the first metal in the horizontal direction of the bonding layer 21, which is the final solid state of the paste layer 22a, can be made uniform. The horizontal direction is a direction parallel to the front surface of the insulating substrate 1. Furthermore, a fillet (not shown) can be formed at the end of the paste layer 22a by the step of flattening the surface of the paste layer 22a. The fillet is a portion of the paste layer 22a that protrudes outward from between the front metal layer 12 and the semiconductor chip 2 based on the wettability of the paste layer 22a. It is a part that covers the part.

ペースト層22aに振動を与える条件によって、ペースト層22aの端部のフィレット形状が決まる。フィレットは、ペースト層22aの最終的な固相状態である接合層21の端部にも形成される。接合層21の端部のフィレットの形状は、ペースト層22aの端部のフィレットの形状とほぼ同程度となる。接合層21の端部にフィレットが形成されることにより、半導体チップ2(または半導体チップ2および絶縁基板1)と接合層21との接触面積が増えるため、接合層21の端部の応力集中を緩和することができる。   The fillet shape at the end of the paste layer 22a is determined depending on the condition for applying vibration to the paste layer 22a. The fillet is also formed at the end of the bonding layer 21, which is the final solid phase state of the paste layer 22a. The shape of the fillet at the end of the bonding layer 21 is approximately the same as the shape of the fillet at the end of the paste layer 22a. Since the fillet is formed at the end of the bonding layer 21, the contact area between the semiconductor chip 2 (or the semiconductor chip 2 and the insulating substrate 1) and the bonding layer 21 increases, and therefore stress concentration at the end of the bonding layer 21 is reduced. Can be relaxed.

次に、図3に示すように、熱処理によりペースト層22aに含まれる有機物を揮発(気化)させ、ペースト層22a中の第1金属の粒子を焼結させることにより、ペースト層22aを第1金属からなる多孔質層22bに変化させる。多孔質層22bの形成においては、後述する接合層21を形成するための熱処理後に、多孔質層22bの一部が溶融されずに接合層21中に残存する程度の分量のペーストを用いて、多孔質層22bを形成してもよい。接合層21中に溶融されていない多孔質層22bが残存することで、ペースト層22aの厚みならびに後述の金属薄板23の厚みを変えずに、第2温度の高低のみで、接合層21の固相線温度を制御できるからである。また、接合層21中に溶融されていない多孔質層22bが残存することで、十分に第1金属を供給することができて、固相線温度を熱処理温度まで引き上げることができるからである。   Next, as shown in FIG. 3, the organic material contained in the paste layer 22a is volatilized (vaporized) by heat treatment, and the particles of the first metal in the paste layer 22a are sintered, so that the paste layer 22a becomes the first metal. The porous layer 22b is made of In the formation of the porous layer 22b, after a heat treatment for forming the bonding layer 21 described later, an amount of paste is used so that a part of the porous layer 22b remains in the bonding layer 21 without being melted. The porous layer 22b may be formed. Since the porous layer 22b that is not melted remains in the bonding layer 21, the thickness of the paste layer 22a and the thickness of the metal thin plate 23 to be described later are not changed, and the bonding layer 21 is fixed only at the second temperature level. This is because the phase wire temperature can be controlled. In addition, the porous layer 22b that is not melted remains in the bonding layer 21, so that the first metal can be sufficiently supplied and the solidus temperature can be raised to the heat treatment temperature.

次に、多孔質層22bの上に、第2,3金属の第2共晶系合金(例えばAu−Geの共晶合金)からなる金属薄板23を載せる。次に、金属薄板23の上に裏面金属電極3を下側(金属薄板23側)にして半導体チップ2を載せて、半導体チップ2を載せた絶縁基板1全体を例えば真空雰囲気のリフロー炉内で熱処理する。すなわち、多孔質層22bおよび金属薄板23を接合材として用いて接合層21を形成する。具体的には、まず、リフロー炉内の温度を第1温度にて一旦保持して金属薄板23を溶融し、第2共晶系合金の溶融物を多孔質層22b全体に浸透させる。すなわち、第2共晶系合金の溶融物に第1金属が溶け出さないうちに、多孔質層22bの毛細管現象により多孔質層22bの隅々にまで第2共晶系合金の溶融物を浸透させる。   Next, the metal thin plate 23 made of the second eutectic alloy of the second and third metals (for example, an eutectic alloy of Au—Ge) is placed on the porous layer 22b. Next, the semiconductor chip 2 is placed on the thin metal plate 23 with the back metal electrode 3 facing down (the thin metal plate 23 side), and the entire insulating substrate 1 on which the semiconductor chip 2 is placed is placed in a reflow furnace in a vacuum atmosphere, for example. Heat treatment. That is, the bonding layer 21 is formed using the porous layer 22b and the metal thin plate 23 as bonding materials. Specifically, first, the temperature in the reflow furnace is once maintained at the first temperature to melt the metal thin plate 23, and the melt of the second eutectic alloy is infiltrated into the entire porous layer 22b. That is, before the first metal is dissolved in the melt of the second eutectic alloy, the melt of the second eutectic alloy penetrates into every corner of the porous layer 22b due to the capillary phenomenon of the porous layer 22b. Let

次に、リフロー炉内の温度を第2温度に昇温して保持し多孔質層22bを溶融して、第1金属を金属薄板23(第2共晶系合金)の溶融物中に拡散させる。これにより、第2共晶系合金の溶融物のほぼ全体が第1〜3金属の3元合金(例えばAu−Ge−Ag)の固相となり、第1〜3金属の3元合金からなる接合層21が形成される。第2の温度での熱処理時に多孔質層22bの一部が金属薄板23の溶融物に溶け出さずに、溶融されていない第1金属が接合層21中にいくらか残存していても構わない(不図示)。接合層21(3元合金)の固相線温度は、接合層21が形成されたときの熱処理温度である第2温度となる。第2温度は、第2共晶系合金の溶融物中に拡散した第1金属の濃度に比例して上昇する。このため、第2共晶系合金の溶融物中に拡散される第1金属の分量を適宜設定することにより、接合層21の固相線温度を任意に制御することができる。   Next, the temperature in the reflow furnace is raised to the second temperature and maintained, the porous layer 22b is melted, and the first metal is diffused into the melt of the metal thin plate 23 (second eutectic alloy). . As a result, almost the entire melt of the second eutectic alloy becomes a solid phase of the ternary alloy of the first to third metals (for example, Au—Ge—Ag), and the bonding made of the ternary alloy of the first to third metals Layer 21 is formed. A part of the porous layer 22b may not dissolve in the melt of the metal thin plate 23 during the heat treatment at the second temperature, and some unmelted first metal may remain in the bonding layer 21 ( Not shown). The solidus temperature of the bonding layer 21 (ternary alloy) is a second temperature that is a heat treatment temperature when the bonding layer 21 is formed. The second temperature rises in proportion to the concentration of the first metal diffused in the melt of the second eutectic alloy. For this reason, the solidus temperature of the bonding layer 21 can be arbitrarily controlled by appropriately setting the amount of the first metal diffused into the melt of the second eutectic alloy.

第1温度は、第2共晶点(例えば356℃)よりも高く、かつ第1共晶点(例えば652℃程度)よりも低い。具体的には、金属薄板23がAu−Geの共晶合金からなる場合、第1温度は、例えば、第2共晶点よりも0℃以上10℃以下程度高い360℃程度であってもよい。第2温度は、第1温度よりも高く、かつ第1共晶点よりも低い。また、具体的には、第2温度は、例えば450℃程度であってもよい。その後、リフロー炉内を室温(例えば25℃程度)まで冷却する。このように、ここまでの工程により、図1に示すように第1〜3金属の3元合金をなす接合層21が形成され、接合層21を介して半導体チップ2の裏面金属電極3と絶縁基板1のおもて面側金属層12とが接合される。その後、一般的な方法により配線や封止(モールド)などを行うことで、パッケージ構造の半導体装置が完成する。   The first temperature is higher than the second eutectic point (for example, 356 ° C.) and lower than the first eutectic point (for example, about 652 ° C.). Specifically, when the metal thin plate 23 is made of an eutectic alloy of Au—Ge, the first temperature may be, for example, about 360 ° C. higher than the second eutectic point by about 0 ° C. or more and 10 ° C. or less. . The second temperature is higher than the first temperature and lower than the first eutectic point. Specifically, the second temperature may be about 450 ° C., for example. Thereafter, the inside of the reflow furnace is cooled to room temperature (for example, about 25 ° C.). As described above, the bonding layer 21 forming the ternary alloy of the first to third metals is formed by the steps so far, and is insulated from the back surface metal electrode 3 of the semiconductor chip 2 through the bonding layer 21. The front surface side metal layer 12 of the substrate 1 is bonded. Thereafter, wiring, sealing (molding), and the like are performed by a general method, whereby a semiconductor device having a package structure is completed.

次に、第2共晶系合金(Au−Geの共晶合金)に第1金属(Ag)を加えることで接合層21の固相線温度が上昇する原理について、Au−Ge−Agの3元合金からなる接合層21が形成された場合を例に説明する。図4は、Au−Ge−Agの3元合金の平衡状態の組成を示す状態図である。図4の各軸は、Au−Ge−Agの3元合金の各成分のモル濃度(mol%)を示し、等高線は固相線温度を示す。第2共晶系合金の第2共晶点(eutectic point)は図中の黒点(●印)で示す箇所である。第2共晶点における第2共晶系合金の組成比は、Au:Ge=73mol%:27mol%である。   Next, with respect to the principle that the solidus temperature of the bonding layer 21 is increased by adding the first metal (Ag) to the second eutectic alloy (Au—Ge eutectic alloy), the Au—Ge—Ag 3 A case where the bonding layer 21 made of the original alloy is formed will be described as an example. FIG. 4 is a state diagram showing an equilibrium composition of an Au—Ge—Ag ternary alloy. Each axis in FIG. 4 indicates the molar concentration (mol%) of each component of the ternary alloy of Au—Ge—Ag, and the contour lines indicate the solidus temperature. The second eutectic point (eutectic point) of the second eutectic alloy is a portion indicated by a black dot (● mark) in the figure. The composition ratio of the second eutectic alloy at the second eutectic point is Au: Ge = 73 mol%: 27 mol%.

図4に示すように、第2共晶系合金(すなわちAu:Ge:Ag=73mol%:27mol%:0mol%)の固相線温度は356℃である。この第2共晶系合金に第1金属が溶ける、すなわち図中に示す矢印に沿って第1金属のモル濃度を上昇させて、合金の成分をAu−Ge−Agの3元合金に変化させた場合、第1金属のモル濃度の上昇に伴って固相線温度が上昇することがわかる。したがって、多孔質層22bを形成するための第1金属からなるペーストの分量を適宜調整する(すなわち接合層21中の第1金属の濃度を変える)ことで、第1金属からなる多孔質層22bと第2共晶系合金からなる金属薄板23とを用いて、所望の固相線温度をもつ接合層21を形成可能であることがわかる。また、第1金属からなるペーストの分量を調整する方法の他、第1金属を十分に供給し、熱処理温度を調整することで、所望の固相線温度を持つ接合層21を形成することも可能である。   As shown in FIG. 4, the solidus temperature of the second eutectic alloy (namely, Au: Ge: Ag = 73 mol%: 27 mol%: 0 mol%) is 356 ° C. The first metal is dissolved in the second eutectic alloy, that is, the molar concentration of the first metal is increased along the arrow shown in the figure, and the alloy component is changed to an Au—Ge—Ag ternary alloy. In this case, it can be seen that the solidus temperature increases as the molar concentration of the first metal increases. Therefore, the porous layer 22b made of the first metal is adjusted by appropriately adjusting the amount of the paste made of the first metal for forming the porous layer 22b (that is, changing the concentration of the first metal in the bonding layer 21). It can be seen that the bonding layer 21 having a desired solidus temperature can be formed using the metal thin plate 23 made of the second eutectic alloy. In addition to the method of adjusting the amount of the paste made of the first metal, the bonding layer 21 having a desired solidus temperature can be formed by sufficiently supplying the first metal and adjusting the heat treatment temperature. Is possible.

以上、説明したように、実施の形態1によれば、接合材として固相線温度および共晶点の異なる第1〜3金属を用い、第1,2温度の熱処理を順に行って第1〜3金属の3元合金からなる接合層を形成することにより、接合層中に含まれる第1金属の濃度に基づいて接合層の固相線温度(第2温度)を任意に設定することができる。このため、本発明を適用し、所望の耐熱性を有する半導体装置を作製することができる。具体的には、例えば炭化珪素(SiC)半導体からなる半導体素子など高温環境下に耐え得る高耐熱半導体装置を作製可能である。   As described above, according to the first embodiment, the first to third metals having different solidus temperatures and eutectic points are used as the bonding materials, and the first and second temperatures are sequentially heat-treated. By forming a bonding layer made of a ternary alloy of three metals, the solidus temperature (second temperature) of the bonding layer can be arbitrarily set based on the concentration of the first metal contained in the bonding layer. . Therefore, by applying the present invention, a semiconductor device having desired heat resistance can be manufactured. Specifically, for example, a high heat-resistant semiconductor device that can withstand a high temperature environment such as a semiconductor element made of a silicon carbide (SiC) semiconductor can be manufactured.

(実施の形態2)
次に、実施の形態2にかかる半導体装置の製造方法について説明する。図5は、実施の形態2にかかる半導体装置の製造方法によって組み立てられたパッケージ構造の半導体装置の構造の一例を示す断面図である。図5には、1つの半導体チップ2を実装した絶縁基板1の裏面側金属層13を金属ベース(例えばCuベース)または金属フィン(以下、金属ベース4とする)に接合した半導体モジュールの完成形の要部を示す。実施の形態2にかかる半導体装置の製造方法は、接合層を介して金属材同士を接合する接合工程を2回以上行うにあたって、実施の形態1にかかる半導体装置の製造方法を適用した変形例である。
(Embodiment 2)
Next, a method for manufacturing the semiconductor device according to the second embodiment will be described. FIG. 5 is a cross-sectional view illustrating an example of the structure of a semiconductor device having a package structure assembled by the semiconductor device manufacturing method according to the second embodiment. FIG. 5 shows a completed semiconductor module in which the back-side metal layer 13 of the insulating substrate 1 on which one semiconductor chip 2 is mounted is bonded to a metal base (for example, Cu base) or a metal fin (hereinafter referred to as a metal base 4). The main part of is shown. The manufacturing method of the semiconductor device according to the second embodiment is a modification in which the manufacturing method of the semiconductor device according to the first embodiment is applied in performing the bonding step of bonding metal materials through the bonding layer twice or more. is there.

図5に示すように、実施の形態2にかかる半導体装置の製造方法によって組み立てられたパッケージ構造の半導体装置において、半導体チップ2の裏面金属電極3は、実施の形態1と同様に、接合層(実施の形態2において、以下、第1接合層とする)21を介して絶縁基板1のおもて面側金属層12と接合している。絶縁基板1の裏面側金属層13は、第2接合層24を介して金属ベース4のおもて面と接合している。第2接合層24の固相線温度は、第1接合層21の固相線温度よりも低い。   As shown in FIG. 5, in the semiconductor device having a package structure assembled by the method for manufacturing a semiconductor device according to the second embodiment, the back surface metal electrode 3 of the semiconductor chip 2 has a bonding layer (like the first embodiment). In the second embodiment, the insulating substrate 1 is bonded to the front surface side metal layer 12 via the first bonding layer 21 hereinafter. The rear surface side metal layer 13 of the insulating substrate 1 is bonded to the front surface of the metal base 4 via the second bonding layer 24. The solidus temperature of the second bonding layer 24 is lower than the solidus temperature of the first bonding layer 21.

具体的には、まず、実施の形態1と同様に、第1温度(例えば360℃程度)および第2温度(450℃程度)の熱処理により第1〜3金属の3元合金からなる第1接合層21を形成する。すなわち、実施の形態1と同様に、第1接合層21を介して半導体チップ2の裏面金属電極3と絶縁基板1のおもて面側金属層12とを接合する。次に、第1温度よりも高く、かつ第2温度よりも低い第3の温度(例えば400℃)の熱処理により第2接合層24を形成し、第2接合層24を介して絶縁基板1の裏面側金属層13と金属ベース4とを接合する。その後、一般的な方法により配線や封止(モールド)などを行うことで、半導体モジュールが完成する。   Specifically, first, as in the first embodiment, first bonding made of a ternary alloy of first to third metals by heat treatment at a first temperature (for example, about 360 ° C.) and a second temperature (about 450 ° C.). Layer 21 is formed. That is, similarly to the first embodiment, the back surface metal electrode 3 of the semiconductor chip 2 and the front surface side metal layer 12 of the insulating substrate 1 are bonded via the first bonding layer 21. Next, the second bonding layer 24 is formed by a heat treatment at a third temperature (for example, 400 ° C.) higher than the first temperature and lower than the second temperature, and the insulating substrate 1 of the insulating substrate 1 is interposed via the second bonding layer 24. The back side metal layer 13 and the metal base 4 are joined. Then, a semiconductor module is completed by performing wiring, sealing (molding), etc. by a general method.

このように、第2接合層24は、1回目の接合工程によって形成される第1接合層21の固相線温度よりも低い温度の熱処理によって形成される。このため、1回目の接合工程によって形成された第1接合層21は、第2接合層24を形成するための2回目の接合工程において溶融されない。3回以上の接合工程を行う場合においても、1つ前の接合工程によって形成された接合層の固相線温度よりも低い温度の熱処理で接合工程を行えばよい。したがって、1つの半導体モジュールを製造(作製)するにあたって、2回以上の接合工程を行う必要がある場合においても本発明を適用可能である。   As described above, the second bonding layer 24 is formed by heat treatment at a temperature lower than the solidus temperature of the first bonding layer 21 formed in the first bonding step. For this reason, the first bonding layer 21 formed in the first bonding step is not melted in the second bonding step for forming the second bonding layer 24. Even when the bonding process is performed three times or more, the bonding process may be performed by a heat treatment at a temperature lower than the solidus temperature of the bonding layer formed by the previous bonding process. Therefore, the present invention can be applied even in the case where it is necessary to perform a joining process two or more times when manufacturing (manufacturing) one semiconductor module.

以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を得ることができる。また、実施の形態2によれば、例えば高耐熱パワーモジュールの組み立てなど接合工程を2回以上行う必要がある場合などに、まず、本発明を適用して1回目の接合工程を比較的高温で行い、次に、同じ接合材を用いて2回目以降の接合工程を1つ前の接合工程よりも低温で行うことが可能となる。これにより、すでに形成されている接合層を再溶融させることなく、2回以上の接合工程を行うことができる。したがって、信頼性が低下することを防止することができる。   As described above, according to the second embodiment, the same effect as in the first embodiment can be obtained. Further, according to the second embodiment, for example, when it is necessary to perform the joining process twice or more, such as assembling a high heat resistant power module, first, the first joining process is performed at a relatively high temperature by applying the present invention. Next, the second and subsequent joining steps can be performed at a lower temperature than the previous joining step using the same joining material. Thereby, two or more joining processes can be performed without remelting the already formed joining layer. Therefore, it is possible to prevent a decrease in reliability.

(実施の形態3)
次に、実施の形態3にかかる半導体装置の製造方法について、図3を参照しながら説明する。実施の形態3にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置の製造方法と異なる点は、第1金属の粒子を含むペーストに代えて、第1金属からなる金属繊維を接合材として用いる点である。
(Embodiment 3)
Next, a method for manufacturing the semiconductor device according to the third embodiment will be described with reference to FIG. The semiconductor device manufacturing method according to the third embodiment is different from the semiconductor device manufacturing method according to the first embodiment in that metal fibers made of the first metal are used as a bonding material instead of the paste containing the first metal particles. It is a point to use as.

具体的には、まず、微細な直径(例えば10μm程度)を有する金属繊維を絡み合わせて例えばプレス等により金属繊維の直径よりも厚くなるよう(例えば30μm程度)圧延して予めシート状に成形し、このシート状の金属繊維を、絶縁基板1のおもて面側金属層12の上に載せて金属繊維層を形成する。そして、金属繊維層の上に、第2共晶系合金からなる金属薄板23をのせ、かつ金属薄板23の上に裏面金属電極3を下側にして半導体チップ2を載せる。すなわち、実施の形態1における多孔質層(図3の符号22bで示す層)の位置に金属繊維層を形成する。金属薄板23の構成は、実施の形態1と同様である。その後、実施の形態1と同様に、半導体チップ2を載せた絶縁基板1全体をリフロー炉内で熱処理する工程以降を順に行うことで、パッケージ構造の半導体装置が完成する。   Specifically, first, metal fibers having a fine diameter (for example, about 10 μm) are entangled and rolled by a press or the like so as to be thicker than the diameter of the metal fibers (for example, about 30 μm), and then formed into a sheet shape in advance. Then, this sheet-like metal fiber is placed on the front surface side metal layer 12 of the insulating substrate 1 to form a metal fiber layer. Then, the metal thin plate 23 made of the second eutectic alloy is placed on the metal fiber layer, and the semiconductor chip 2 is placed on the metal thin plate 23 with the back metal electrode 3 facing down. That is, the metal fiber layer is formed at the position of the porous layer (the layer indicated by reference numeral 22b in FIG. 3) in the first embodiment. The configuration of the metal thin plate 23 is the same as that of the first embodiment. Thereafter, similarly to the first embodiment, the entire insulating substrate 1 on which the semiconductor chip 2 is mounted is sequentially subjected to the heat treatment in the reflow furnace, thereby completing the packaged semiconductor device.

以上、説明したように、実施の形態3によれば、実施の形態1と同様の効果を得ることができる。また、実施の形態3によれば、金属材の接合面に、スクリーン印刷および熱処理による多孔質層では対応することができない程度の大きい起伏がある場合に有用である。   As described above, according to the third embodiment, the same effect as in the first embodiment can be obtained. In addition, according to the third embodiment, it is useful when the joining surface of the metal material has large undulations that cannot be handled by the porous layer formed by screen printing and heat treatment.

(実施の形態4)
次に、実施の形態4にかかる半導体装置の製造方法について説明する。図6は、実施の形態4にかかる半導体装置の製造方法に用いる板状接合材の形成途中の状態を示す断面図である。実施の形態4にかかる半導体装置の製造方法は、実施の形態1にかかる半導体装置の製造方法を適用して、作業板5などの上において予め第1〜3金属の3元合金からなる板状接合材を形成する変形例である。板状接合材は、第2,3金属の第2共晶系合金を浸透させた、第1金属からなる多孔質体である。
(Embodiment 4)
Next, a method for manufacturing the semiconductor device according to the fourth embodiment will be described. FIG. 6 is a cross-sectional view illustrating a state in the middle of forming a plate-like bonding material used in the method for manufacturing a semiconductor device according to the fourth embodiment. The manufacturing method of the semiconductor device according to the fourth embodiment applies the manufacturing method of the semiconductor device according to the first embodiment, and is a plate shape made of a ternary alloy of first to third metals in advance on the work plate 5 or the like. It is a modification which forms a joining material. The plate-like bonding material is a porous body made of the first metal infiltrated with the second eutectic alloy of the second and third metals.

実施の形態4においては、例えば、2つの金属材間に板状接合材を挟み込んだ後、第2温度の熱処理により板状接合材を構成する多孔質層を溶融すればよい。これによって、板状接合材が実施の形態1と同様に第1〜3金属の3元合金からなる接合層となり、この接合層を介して金属材同士が接合される。その後、一般的な方法により配線や封止(モールド)などを行うことで、パッケージ構造の半導体装置が完成する。   In Embodiment 4, for example, after sandwiching a plate-shaped bonding material between two metal materials, the porous layer constituting the plate-shaped bonding material may be melted by heat treatment at a second temperature. As a result, the plate-like bonding material becomes a bonding layer made of a ternary alloy of the first to third metals as in the first embodiment, and the metal materials are bonded to each other through this bonding layer. Thereafter, wiring, sealing (molding), and the like are performed by a general method, whereby a semiconductor device having a package structure is completed.

次に、板状接合材の形成方法について説明する。まず、作業板5の上に、第1金属からなる多孔質層(不図示)を形成し、多孔質層の上に第2共晶系合金の金属薄板を載せる。次に、第1温度で金属薄板を溶融し第2共晶系合金の溶融物を多孔質層全体に浸透させた後、室温まで冷却する。これにより、第1金属からなる多孔質体に、第2,3金属の第2共晶系合金を浸透させた3元合金の前駆体25が形成される。すなわち、作業板5の上において、実施の形態1と同様に、第1金属の粒子を含むペースト層の形成から第1温度の熱処理までの工程を行うことで、板状接合材となる3元合金の前駆体25を形成する。作業板5には、3元合金の前駆体25を容易に剥離可能であり、かつ、3元合金の前駆体25と反応しない材質で構成されたものを用いる。具体的には、作業板5として、例えば板ガラスを用いてもよいし、一般的な表面処理を施した金属板を用いてもよい。その後、前駆体25を作業板5から剥離し、必要に応じて3元合金の前駆体25を圧延し、所望の寸法に加工することで、板状接合材が完成する。   Next, a method for forming the plate-like bonding material will be described. First, a porous layer (not shown) made of the first metal is formed on the work plate 5, and a metal thin plate of the second eutectic alloy is placed on the porous layer. Next, the metal thin plate is melted at the first temperature, the second eutectic alloy melt is infiltrated into the entire porous layer, and then cooled to room temperature. As a result, a ternary alloy precursor 25 in which the second eutectic alloy of the second and third metals is infiltrated into the porous body made of the first metal is formed. That is, on the work plate 5, as in the first embodiment, by performing the steps from the formation of the paste layer containing the first metal particles to the heat treatment at the first temperature, the ternary that becomes the plate-like bonding material An alloy precursor 25 is formed. The work plate 5 is made of a material which can easily peel the ternary alloy precursor 25 and does not react with the ternary alloy precursor 25. Specifically, as the work plate 5, for example, plate glass may be used, or a metal plate subjected to general surface treatment may be used. Thereafter, the precursor 25 is peeled off from the work plate 5, and the ternary alloy precursor 25 is rolled as necessary, and processed into a desired dimension, thereby completing the plate-like bonding material.

また、板状接合材の表面を、第1〜3金属のいずれかの薄膜で被覆することにより、接合対象となる金属材に対するぬれ性を向上させることも可能である。また、2つの板状接合材の平坦部同士を貼り合わせて用いてもよい。また、実施の形態4に実施の形態3を適用し、多孔質層に代えて、微細な金属繊維層を用いて3元合金の前駆体25を形成してもよい。   Moreover, it is also possible to improve the wettability with respect to the metal material used as joining object by coat | covering the surface of a plate-shaped joining material with the thin film in any one of the 1st-3rd metal. Further, the flat portions of the two plate-like bonding materials may be bonded together. Alternatively, the third embodiment may be applied to the fourth embodiment, and the precursor 25 of the ternary alloy may be formed using a fine metal fiber layer instead of the porous layer.

以上、説明したように、実施の形態4によれば、実施の形態1と同様の効果を得ることができる。また、実施の形態4によれば、2つの金属材間に板状接合材を挟み込んだ後、第1温度よりも高く、かつ第1共晶点よりも低い第2温度の熱処理を行うことで、金属材同士を接合することができる。このため、製造プロセスを簡略化することができる。   As described above, according to the fourth embodiment, the same effect as in the first embodiment can be obtained. Further, according to the fourth embodiment, after the plate-like bonding material is sandwiched between two metal materials, heat treatment is performed at a second temperature that is higher than the first temperature and lower than the first eutectic point. Metal materials can be joined together. For this reason, the manufacturing process can be simplified.

(実施の形態5)
次に、実施の形態5にかかる半導体装置の構造について説明する。図7,8は、実施の形態5にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態5にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置の製造方法と異なる点は、第1金属の粒子を含むペースト、および、第2,3金属の第2共晶系合金からなる金属薄板に代えて、合金ペーストを接合材として用いる点である。具体的には、例えば、合金ペーストとして、第1金属の粒子と、第2,3金属の第2共晶系合金の粒子とを、好適な有機溶剤を用いて保護および混合した合金ペーストを接合材として用いる。
(Embodiment 5)
Next, the structure of the semiconductor device according to the fifth embodiment will be described. 7 and 8 are cross-sectional views illustrating a state during the manufacture of the semiconductor device according to the fifth embodiment. The manufacturing method of the semiconductor device according to the fifth embodiment differs from the manufacturing method of the semiconductor device according to the first embodiment in that the paste containing the first metal particles and the second eutectic system of the second and third metals. Instead of a metal thin plate made of an alloy, an alloy paste is used as a bonding material. Specifically, for example, as an alloy paste, an alloy paste in which the first metal particles and the second eutectic alloy particles of the second and third metals are protected and mixed using a suitable organic solvent is joined. Used as a material.

具体的には、図7に示すように、まず、スクリーン印刷により、絶縁基板1のおもて面側金属層12の表面に、合金ペースト層26aを形成する。合金ペースト層26aは、第1金属(例えばAg)の粒子と、第2,3金属の第2共晶系合金(例えばAu−Geの共晶合金)の粒子と、フラックス(松やに)などの有機物とを主成分とする。実施の形態1と同様に、合金ペースト層26aに振動を与えることにより、合金ペースト層26aの表面の凹凸を平坦化させてもよい。次に、合金ペースト層26aの上に裏面金属電極3を下側にして半導体チップ2を載せて、半導体チップ2を載せた絶縁基板1全体を例えば真空雰囲気のリフロー炉内で熱処理する。   Specifically, as shown in FIG. 7, first, an alloy paste layer 26a is formed on the surface of the front metal layer 12 of the insulating substrate 1 by screen printing. The alloy paste layer 26a includes particles of a first metal (for example, Ag), particles of a second eutectic alloy of a second and third metal (for example, an eutectic alloy of Au-Ge), and an organic substance such as a flux (pine pine). And the main component. Similar to the first embodiment, the unevenness of the surface of the alloy paste layer 26a may be flattened by applying vibration to the alloy paste layer 26a. Next, the semiconductor chip 2 is placed on the alloy paste layer 26a with the back metal electrode 3 facing down, and the entire insulating substrate 1 on which the semiconductor chip 2 is placed is heat-treated in a reflow furnace in a vacuum atmosphere, for example.

具体的には、熱処理時、合金ペースト層26aに含まれる有機物を気化させながら、リフロー炉内の温度を第1温度で保持して、合金ペースト層26aに含まれる第2共晶系合金の粒子を溶融する。これにより、合金ペースト層26aは、第2共晶系合金の溶融物中に第1金属の粒子を分散させた状態となる。次に、リフロー炉内の温度を第1温度よりも高い第2温度に昇温して保持し、合金ペースト層26aに含まれる第1金属の粒子を溶融する。これにより、第2,3金属の第2共晶系合金の溶融物中に第1金属の溶融物が溶け出し、実施の形態1と同様に第1〜3金属の3元合金層からなる接合層26bが形成され、図8に示すように接合層26bを介して金属材同士が接合される。第1,2の温度は、実施の形態1と同様である。実施の形態1と同様に、接合層26b中に、合金化されていない第1金属の粒子がいくらか残存していてもよい。その後、一般的な方法により配線や封止(モールド)などを行うことで、パッケージ構造の半導体装置が完成する。   Specifically, the particles of the second eutectic alloy contained in the alloy paste layer 26a are maintained at the first temperature while the organic paste contained in the alloy paste layer 26a is vaporized during the heat treatment. Melt. As a result, the alloy paste layer 26a is in a state where the particles of the first metal are dispersed in the melt of the second eutectic alloy. Next, the temperature in the reflow furnace is raised to and maintained at a second temperature higher than the first temperature, and the first metal particles contained in the alloy paste layer 26a are melted. As a result, the melt of the first metal is melted into the melt of the second eutectic alloy of the second and third metals, and the joining composed of the ternary alloy layers of the first to third metals as in the first embodiment. A layer 26b is formed, and the metal materials are bonded to each other through the bonding layer 26b as shown in FIG. The first and second temperatures are the same as in the first embodiment. As in the first embodiment, some unalloyed first metal particles may remain in the bonding layer 26b. Thereafter, wiring, sealing (molding), and the like are performed by a general method, whereby a semiconductor device having a package structure is completed.

また、実施の形態5を実施の形態2に適用して2回以上の接合工程を行ってもよい。また、実施の形態5を実施の形態4に適用して板状接合材を形成してもよい。   Further, the joining process may be performed twice or more by applying the fifth embodiment to the second embodiment. Further, the plate-like bonding material may be formed by applying the fifth embodiment to the fourth embodiment.

以上、説明したように、実施の形態5によれば、実施の形態1,4と同様の効果を得ることができる。   As described above, according to the fifth embodiment, the same effects as in the first and fourth embodiments can be obtained.

(実施の形態6)
次に、実施の形態6にかかる半導体装置の製造方法について説明する。実施の形態6にかかる半導体装置の製造方法が実施の形態5にかかる半導体装置の製造方法と異なる点は、ペースト状のはんだに代えて、板状はんだを接合材として用いる点である。板状はんだは、第2,3金属の第2共晶系合金中に第1金属の粒子を混合してなる。
(Embodiment 6)
Next, a method for manufacturing the semiconductor device according to the sixth embodiment will be described. The semiconductor device manufacturing method according to the sixth embodiment differs from the semiconductor device manufacturing method according to the fifth embodiment in that plate-like solder is used as a bonding material instead of paste-like solder. The plate-like solder is obtained by mixing the first metal particles in the second eutectic alloy of the second and third metals.

実施の形態6においては、2つの金属材間に板状はんだを挟み込んだ後、第2温度の熱処理により板状はんだに含まれる第1金属の粒子を溶融すればよい。これによって、板状はんだが実施の形態5と同様に第1〜3金属の3元合金からなる接合層となり、この接合層を介して金属材同士が接合される。その後、一般的な方法により配線や封止(モールド)などを行うことで、パッケージ構造の半導体装置が完成する。   In the sixth embodiment, after the plate-like solder is sandwiched between two metal materials, the first metal particles contained in the plate-like solder may be melted by heat treatment at a second temperature. Thus, the plate-like solder becomes a joining layer made of a ternary alloy of the first to third metals as in the fifth embodiment, and the metal materials are joined through the joining layer. Thereafter, wiring, sealing (molding), and the like are performed by a general method, whereby a semiconductor device having a package structure is completed.

次に、板状はんだの形成方法について説明する。まず、第2共晶系合金のはんだを固相線温度(第2共晶点)より高い温度で調合する。次に、第2共晶系合金のはんだを固相線温度より僅かに高い第1温度で保持する。ここで、第2共晶系合金の溶融物内に第1金属の粒子を均一に混合した後、直ちに室温に冷却する。このようにして形成した、第1金属の粒子と、第2,3金属の第2共晶系合金との混合物を、必要に応じて圧延し、所望の寸法に加工して板状接合材が完成する。   Next, a method for forming plate solder will be described. First, the solder of the second eutectic alloy is prepared at a temperature higher than the solidus temperature (second eutectic point). Next, the solder of the second eutectic alloy is held at a first temperature slightly higher than the solidus temperature. Here, after the first metal particles are uniformly mixed in the melt of the second eutectic alloy, it is immediately cooled to room temperature. The mixture of the first metal particles and the second eutectic alloy of the second and third metals formed in this way is rolled as necessary, and processed into a desired size to obtain a plate-like bonding material. Complete.

また、実施の形態6を実施の形態2に適用して2回以上の接合工程を行ってもよい。   Further, the joining process may be performed twice or more by applying the sixth embodiment to the second embodiment.

以上、説明したように、実施の形態6によれば、実施の形態1,4,5と同様の効果を得ることができる。   As described above, according to the sixth embodiment, the same effects as in the first, fourth, and fifth embodiments can be obtained.

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、半導体チップの裏面金属電極と絶縁基板のおもて面側金属材とを接合する場合を例に説明しているが、ある程度の平坦部を有する金属材同士であれば本発明を適用して接合可能である。また、半導体チップの半導体材料として、例えば、シリコン(Si)半導体を用いてもよいし、シリコン半導体よりもバンドギャップの広い例えば炭化珪素(SiC)半導体など様々な半導体材料を用いてもよい。   As described above, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the above-described embodiment, a case where the back surface metal electrode of the semiconductor chip and the front surface side metal material of the insulating substrate are joined is described as an example. If it exists, it can join by applying this invention. Further, as a semiconductor material of the semiconductor chip, for example, a silicon (Si) semiconductor may be used, or various semiconductor materials such as a silicon carbide (SiC) semiconductor having a wider band gap than the silicon semiconductor may be used.

以上のように、本発明にかかる半導体装置の製造方法、接合材および接合材の形成方法は、高温環境下で使用される半導体装置を構成する金属材同士の接合に有用である。   As described above, the method for manufacturing a semiconductor device, the bonding material, and the method for forming the bonding material according to the present invention are useful for bonding metal materials constituting a semiconductor device used in a high temperature environment.

1 絶縁基板
2 半導体チップ
3 半導体チップの裏面金属電極
4 半導体モジュールの金属ベースもしくは金属フィン
5 作業板
11 絶縁基板の絶縁層
12 絶縁基板のおもて面側金属層
13 絶縁基板の裏面側金属層
21,26b 第1〜3金属の3元合金からなる接合層(はんだ層)
22a 第1金属の粒子を含むペースト層
22b 第1金属からなる多孔質層
23 第2共晶系合金の金属薄板
24 第2接合層
25 第1金属からなる多孔質体に、第2,3金属の第2共晶系合金を浸透させた3元合金層の前駆体
26a 第1金属の粒子と、第2,3金属の第2共晶系合金の粒子とからなる合金ペースト層
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Semiconductor chip 3 Back surface metal electrode of semiconductor chip 4 Metal base or metal fin of semiconductor module 5 Work plate 11 Insulating layer of insulating substrate 12 Front surface side metal layer of insulating substrate 13 Back surface side metal layer of insulating substrate 21, 26b Junction layer (solder layer) made of a ternary alloy of first to third metals
22a Paste layer containing particles of the first metal 22b Porous layer made of the first metal 23 Metal thin plate of the second eutectic alloy 24 Second bonding layer 25 In the porous body made of the first metal, the second and third metals Precursor of ternary alloy layer infiltrated with second eutectic alloy of No. 26a Alloy paste layer comprising first metal particles and second eutectic alloy particles of second and third metals

Claims (23)

第1金属材と、接合層を介して前記第1金属材に接合された第2金属材とを備えた半導体装置の製造方法であって、
第1金属からなる多孔質層を、前記第1金属材の表面に形成する第1工程と、
前記第1金属と全率固溶系合金をなす第2金属と、前記第1金属と第1共晶点で共晶反応し第1共晶系合金をなす第3金属と、からなる、前記第1共晶点よりも低い第2共晶点をもつ第2共晶系合金の金属薄板を、前記多孔質層の表面に載せる第2工程と、
前記金属薄板の上に、前記第2金属材を載せる第3工程と、
前記第2共晶点よりも高く、かつ前記第1共晶点よりも低い第1温度の熱処理により前記金属薄板を溶融させ、前記金属薄板の溶融物を前記多孔質層に浸透させる第4工程と、
前記第1温度よりも高く、かつ前記第1共晶点よりも低い第2温度の熱処理により前記多孔質層を溶融させ、前記金属薄板の溶融物に前記第1金属を拡散させることにより、前記第1金属材と前記第2金属材との間に、固相線温度が前記第2温度となる前記接合層を形成する第5工程と、
を含むことを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device, comprising: a first metal material; and a second metal material joined to the first metal material via a joining layer,
A first step of forming a porous layer made of a first metal on a surface of the first metal material;
A second metal that forms a solid solution alloy with the first metal, and a third metal that forms a first eutectic alloy by eutectic reaction with the first metal at a first eutectic point. A second step of placing a metal sheet of a second eutectic alloy having a second eutectic point lower than one eutectic point on the surface of the porous layer;
A third step of placing the second metal material on the metal sheet;
Fourth step of melting the metal thin plate by a heat treatment at a first temperature higher than the second eutectic point and lower than the first eutectic point, and allowing the melt of the metal thin plate to penetrate into the porous layer. When,
Melting the porous layer by a heat treatment at a second temperature higher than the first temperature and lower than the first eutectic point, and diffusing the first metal in the melt of the metal sheet, A fifth step of forming the bonding layer having a solidus temperature of the second metal material between the first metal material and the second metal material;
A method for manufacturing a semiconductor device, comprising:
前記第1工程では、前記接合層の中に前記第5工程の前の状態で前記多孔質層の一部が残存するように、前記多孔質層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。   In the first step, the porous layer is formed so that a part of the porous layer remains in the bonding layer in a state before the fifth step. The manufacturing method of the semiconductor device of description. 前記第1工程は、
前記第1金属材の表面に前記第1金属の粒子を含むペーストを塗布してペースト層を形成する塗布工程と、
前記ペースト層を焼結させて前記多孔質層に変化させる焼結工程と、を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
The first step includes
An application step of applying a paste containing particles of the first metal on the surface of the first metal material to form a paste layer;
The method for manufacturing a semiconductor device according to claim 1, further comprising: a sintering step in which the paste layer is sintered to be changed into the porous layer.
前記第1工程は、
前記塗布工程の後、前記焼結工程の前に、前記第1金属材を振動させて、前記ペースト層の表面を平坦化させる工程をさらに含むことを特徴とする請求項3に記載の半導体装置の製造方法。
The first step includes
The semiconductor device according to claim 3, further comprising a step of planarizing a surface of the paste layer by vibrating the first metal material after the coating step and before the sintering step. Manufacturing method.
前記第1工程では、前記多孔質層として、前記第1金属の金属繊維を絡みあわせてなるシート状の金属繊維層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein in the first step, a sheet-like metal fiber layer formed by entanglement of the metal fibers of the first metal is formed as the porous layer. 前記第1金属は、銀または銅であることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first metal is silver or copper. 前記第2金属は、金であることを特徴とする請求項1〜6のいずれか一つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the second metal is gold. 前記第3金属は、ゲルマニウムまたはシリコンであることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the third metal is germanium or silicon. 第1金属からなる多孔質層を作業板の表面に形成する第1工程と、
前記第1金属と全率固溶系合金をなす第2金属と、前記第1金属と第1共晶点で共晶反応し第1共晶系合金をなす第3金属と、からなる、前記第1共晶点よりも低い第2共晶点をもつ第2共晶系合金の金属薄板を、前記多孔質層の表面に載せる第2工程と、
前記第2共晶点よりも高く、かつ前記第1共晶点よりも低い第1温度の熱処理により前記金属薄板を溶融させ、前記金属薄板の溶融物を前記多孔質層に浸透させることにより、前記第1金属、前記第2金属および前記第3金属からなる板状接合材を形成する第3工程と、
前記板状接合材を前記作業板の表面から剥がす第4工程と、
を含むことを特徴とする接合材の形成方法。
A first step of forming a porous layer made of a first metal on the surface of the work plate;
A second metal that forms a solid solution alloy with the first metal, and a third metal that forms a first eutectic alloy by eutectic reaction with the first metal at a first eutectic point. A second step of placing a metal sheet of a second eutectic alloy having a second eutectic point lower than one eutectic point on the surface of the porous layer;
By melting the thin metal sheet by a heat treatment at a first temperature higher than the second eutectic point and lower than the first eutectic point, and impregnating the melt of the thin metal sheet into the porous layer, A third step of forming a plate-like bonding material comprising the first metal, the second metal, and the third metal;
A fourth step of peeling the plate-like bonding material from the surface of the work plate;
A method for forming a bonding material, comprising:
前記第1金属、前記第2金属および前記第3金属との反応を抑制可能な材料からなる前記作業板を用いることを特徴とする請求項9に記載の接合材の形成方法。   The method for forming a bonding material according to claim 9, wherein the work plate made of a material capable of suppressing a reaction with the first metal, the second metal, and the third metal is used. 前記第1工程では、前記第1温度よりも高く、かつ前記第1共晶点よりも低い第2温度の熱処理後に前記板状接合材の中に前記第2温度の熱処理前の状態で前記多孔質層の一部が残存するように、前記多孔質層を形成することを特徴とする請求項9または10に記載の接合材の形成方法。   In the first step, after the heat treatment at a second temperature that is higher than the first temperature and lower than the first eutectic point, the porous bonding is performed in the plate-like bonding material in a state before the heat treatment at the second temperature. The method for forming a bonding material according to claim 9 or 10, wherein the porous layer is formed so that a part of the porous layer remains. 前記第1工程は、
前記作業板の表面に前記第1金属の粒子を含むペーストを塗布してペースト層を形成する塗布工程と、
前記ペースト層を焼結させて前記多孔質層に変化させる焼結工程と、を含むことを特徴とする請求項9〜11のいずれか一つに記載の接合材の形成方法。
The first step includes
An application step of applying a paste containing the first metal particles on the surface of the work plate to form a paste layer;
The method for forming a bonding material according to claim 9, further comprising: a sintering step in which the paste layer is sintered to be changed into the porous layer.
前記第1工程では、前記多孔質層として、前記第1金属の金属繊維を絡みあわせてなるシート状の金属繊維層を形成することを特徴とする請求項9または10に記載の接合材の形成方法。   The said 1st process WHEREIN: The sheet-like metal fiber layer formed by intertwining the metal fiber of the said 1st metal as said porous layer is formed, The formation of the joining material of Claim 9 or 10 characterized by the above-mentioned. Method. 前記第4工程の後、前記板状接合材の表面に、前記第1金属、前記第2金属または前記第3金属の薄膜を形成する第5工程をさらに含むことを特徴とする請求項9〜13のいずれか一つに記載の接合材の形成方法。   9. The method according to claim 9, further comprising a fifth step of forming a thin film of the first metal, the second metal, or the third metal on the surface of the plate-like bonding material after the fourth step. 14. The method for forming a bonding material according to any one of 13 above. 前記第1金属は、銀または銅であることを特徴とする請求項9〜14のいずれか一つに記載の接合材の形成方法。   The method for forming a bonding material according to claim 9, wherein the first metal is silver or copper. 前記第2金属は、金であることを特徴とする請求項9〜15のいずれか一つに記載の接合材の形成方法。   The said 2nd metal is gold | metal | money, The formation method of the bonding | jointing material as described in any one of Claims 9-15 characterized by the above-mentioned. 前記第3金属は、ゲルマニウムまたはシリコンであることを特徴とする請求項9〜16のいずれか一つに記載の接合材の形成方法。   The method for forming a bonding material according to any one of claims 9 to 16, wherein the third metal is germanium or silicon. 第1金属の粒子と、
前記第1金属と全率固溶系合金をなす第2金属の粒子と、
前記第1金属と第1共晶点で共晶反応し第1共晶系合金をなし、かつ前記第2金属と前記第1共晶点よりも低い第2共晶点で共晶反応し第2共晶系合金をなす第3金属の粒子と、
を含むことを特徴とする接合材。
A first metal particle;
Particles of a second metal forming a total solid solution alloy with the first metal;
A first eutectic point reacts with the first metal to form a first eutectic alloy and a second eutectic point lower than the first eutectic point with the second metal. Particles of a third metal forming a bieutectic alloy;
A bonding material comprising:
第1金属の粒子を、前記第1金属と全率固溶系合金をなす第2金属と、前記第1金属と第1共晶点で共晶反応し第1共晶系合金をなす第3金属と、からなる、前記第1共晶点よりも低い第2共晶点をもつ第2共晶系合金の溶融物に混ぜて固化し、所定の形状に成形した、前記第1金属、前記第2金属および前記第3金属の混合物であることを特徴とする接合材。   The first metal particles, a second metal that forms a solid solution alloy with the first metal, and a third metal that forms a first eutectic alloy by eutectic reaction with the first metal at the first eutectic point. The first metal, the first metal, which is mixed and solidified with a melt of a second eutectic alloy having a second eutectic point lower than the first eutectic point and formed into a predetermined shape. A bonding material comprising a mixture of two metals and the third metal. 前記第2共晶系合金の溶融物は、前記第2共晶点よりも高く、かつ前記第1共晶点よりも低い温度の熱処理によって溶融され液相をなすことを特徴とする請求項19に記載の接合材。   The melt of the second eutectic alloy is melted by a heat treatment at a temperature higher than the second eutectic point and lower than the first eutectic point to form a liquid phase. The bonding material described in 1. 前記第1金属は、銀または銅であることを特徴とする請求項18〜20のいずれか一つに記載の接合材。   The bonding material according to claim 18, wherein the first metal is silver or copper. 前記第2金属は、金であることを特徴とする請求項18〜21のいずれか一つに記載の接合材。   The bonding material according to claim 18, wherein the second metal is gold. 前記第3金属は、ゲルマニウムまたはシリコンであることを特徴とする請求項18〜22のいずれか一つに記載の接合材。   The bonding material according to any one of claims 18 to 22, wherein the third metal is germanium or silicon.
JP2014156961A 2014-07-31 2014-07-31 Manufacturing method of semiconductor device, bonding material, and forming method of bonding material Active JP6383208B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014156961A JP6383208B2 (en) 2014-07-31 2014-07-31 Manufacturing method of semiconductor device, bonding material, and forming method of bonding material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014156961A JP6383208B2 (en) 2014-07-31 2014-07-31 Manufacturing method of semiconductor device, bonding material, and forming method of bonding material

Publications (2)

Publication Number Publication Date
JP2016033992A true JP2016033992A (en) 2016-03-10
JP6383208B2 JP6383208B2 (en) 2018-08-29

Family

ID=55452765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014156961A Active JP6383208B2 (en) 2014-07-31 2014-07-31 Manufacturing method of semiconductor device, bonding material, and forming method of bonding material

Country Status (1)

Country Link
JP (1) JP6383208B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198328A1 (en) * 2018-04-12 2019-10-17 パナソニックIpマネジメント株式会社 Mounting structure and nanoparticle mounting material

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188996A (en) * 1983-04-12 1984-10-26 松下電子工業株式会社 Method of mounting electronic part
JPH03138096A (en) * 1989-10-20 1991-06-12 Tanaka Kikinzoku Kogyo Kk Brazing material for electronic parts
JP2007190562A (en) * 2006-01-17 2007-08-02 Matsushita Electric Ind Co Ltd Solder material, its production method and joined structure
JP2008311371A (en) * 2007-06-13 2008-12-25 Denso Corp Joining method and joining element
JP2013157423A (en) * 2012-01-30 2013-08-15 Toyoda Gosei Co Ltd Semiconductor device manufacturing method and semiconductor device
JP2014097521A (en) * 2012-11-14 2014-05-29 Sumitomo Metal Mining Co Ltd Au-Ag-Ge TYPE SOLDER ALLOY
JP2014104480A (en) * 2012-11-27 2014-06-09 Sumitomo Metal Mining Co Ltd Au-Ge-Sn-BASED SOLDER ALLOY

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188996A (en) * 1983-04-12 1984-10-26 松下電子工業株式会社 Method of mounting electronic part
JPH03138096A (en) * 1989-10-20 1991-06-12 Tanaka Kikinzoku Kogyo Kk Brazing material for electronic parts
JP2007190562A (en) * 2006-01-17 2007-08-02 Matsushita Electric Ind Co Ltd Solder material, its production method and joined structure
JP2008311371A (en) * 2007-06-13 2008-12-25 Denso Corp Joining method and joining element
JP2013157423A (en) * 2012-01-30 2013-08-15 Toyoda Gosei Co Ltd Semiconductor device manufacturing method and semiconductor device
JP2014097521A (en) * 2012-11-14 2014-05-29 Sumitomo Metal Mining Co Ltd Au-Ag-Ge TYPE SOLDER ALLOY
JP2014104480A (en) * 2012-11-27 2014-06-09 Sumitomo Metal Mining Co Ltd Au-Ge-Sn-BASED SOLDER ALLOY

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198328A1 (en) * 2018-04-12 2019-10-17 パナソニックIpマネジメント株式会社 Mounting structure and nanoparticle mounting material

Also Published As

Publication number Publication date
JP6383208B2 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
JP4770533B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5093235B2 (en) Electronic component device and manufacturing method thereof
JP2014097529A (en) Joining method by foam metal, manufacturing method of semiconductor device, and semiconductor device
JP5525335B2 (en) Sintered silver paste material and semiconductor chip bonding method
JP6061248B2 (en) Bonding method and semiconductor module manufacturing method
TWI538762B (en) Stud bump and package structure thereof and method of forming the same
JP4904767B2 (en) Semiconductor device
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
JP2012099779A (en) Power module using burning join and manufacturing method of the power module
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
JP2007019360A (en) Mounting method of electric component
JP2013209720A (en) Method for jointing metal body
JP2013229457A (en) Semiconductor device and manufacturing method of the same
JP5252024B2 (en) Semiconductor device
JP6641524B1 (en) Method for manufacturing semiconductor device
JP6383208B2 (en) Manufacturing method of semiconductor device, bonding material, and forming method of bonding material
KR20150078450A (en) Method for junction of silver paste
JP6690124B2 (en) Thermoelectric conversion module and manufacturing method thereof
JP2017005007A (en) Semiconductor device and semiconductor device manufacturing method
JP2005236019A (en) Manufacturing method of semiconductor device
JP2015213097A (en) Heat radiator, manufacturing method thereof and package for storing semiconductor device
JP6154110B2 (en) Mounting board
JP2013175578A (en) Wiring board and semiconductor device
TW202008557A (en) Micro-bonding structure and method of forming the same
JP2015153881A (en) semiconductor bonding method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180803

R150 Certificate of patent or registration of utility model

Ref document number: 6383208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250