JP2016019232A - Imaging device and imaging apparatus - Google Patents
Imaging device and imaging apparatus Download PDFInfo
- Publication number
- JP2016019232A JP2016019232A JP2014142492A JP2014142492A JP2016019232A JP 2016019232 A JP2016019232 A JP 2016019232A JP 2014142492 A JP2014142492 A JP 2014142492A JP 2014142492 A JP2014142492 A JP 2014142492A JP 2016019232 A JP2016019232 A JP 2016019232A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- current source
- color
- source transistor
- output line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Color Television Image Signal Generators (AREA)
- Processing Of Color Television Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、撮像素子及び撮像装置に関する。 The present invention relates to an imaging element and an imaging apparatus.
デジタルスチルカメラやデジタルビデオカメラなどの撮像装置には、CMOS型固体撮像素子が広く用いられている。例えば、特許文献1には、フォトダイオード、転送トランジスタ、フローティングディフュージョン部、リセットトランジスタ、増幅トランジスタ、選択トランジスタから成る画素部と、垂直出力線と、電流源トランジスタとを備える構成が示されている。画素部の増幅トランジスタと電流源トランジスタとが、垂直出力線を介して接続しソースフォロアを構成し、垂直出力線上の電位が外部に読み出される。
CMOS type solid-state image sensors are widely used in imaging devices such as digital still cameras and digital video cameras. For example,
カラー画像を撮像する一般的な固体撮像素子は、全画素が同じ構造のモノクロ撮像素子上にカラーフィルタとマイクロレンズとを載せ、カラーフィルタの色を変えて色情報を分離する構造を有する。例えば、カラーフィルタには、赤(R)、緑(G)、青(B)の3色からなる原色系カラーフィルタがある。 A general solid-state image pickup device that picks up a color image has a structure in which a color filter and a microlens are mounted on a monochrome image pickup device having the same structure in all pixels, and color information is separated by changing the color of the color filter. For example, the color filter includes a primary color filter composed of three colors of red (R), green (G), and blue (B).
電流源トランジスタのゲート絶縁膜中にトラップ準位が存在すると、ノイズのパワースペクトルが周波数fの逆数に比例する、いわゆる1/fノイズが発生することがある。特許文献1に記載のような撮像装置では、電流源トランジスタで1/fノイズが発生すると、垂直出力線を流れる電流に揺らぎが発生し、その結果、画素部の増幅トランジスタの出力信号にノイズが生じてしまう。電流源トランジスタの1/fノイズに起因するノイズがR(赤)画素のような感度の低い画素で発生した場合、ホワイトバランスの調整時に大きなホワイトバランスゲインが乗算されるため、他の色の画素よりもノイズが増大されてしまう。
If a trap level exists in the gate insulating film of the current source transistor, so-called 1 / f noise in which the noise power spectrum is proportional to the reciprocal of the frequency f may occur. In the imaging device described in
ところで、1/fノイズは、トランジスタのゲート面積が大きいほど減少することが知られている。しかしながら、1/fノイズを低減させるために、すべての列の電流源トランジスタのゲート面積を増大させると、チップ面積が大幅に増大してしまう。そこで、本発明の目的は、チップ面積の増大を抑えつつ、効果的に電流源トランジスタの1/fノイズに起因するノイズの発生を抑えることが可能な撮像素子を提供することである。 Incidentally, it is known that 1 / f noise decreases as the gate area of a transistor increases. However, if the gate areas of the current source transistors in all the columns are increased in order to reduce the 1 / f noise, the chip area is greatly increased. Accordingly, an object of the present invention is to provide an imaging device capable of effectively suppressing the occurrence of noise due to 1 / f noise of a current source transistor while suppressing an increase in chip area.
本発明に係る撮像素子は、それぞれが光電変換部、前記光電変換部の電荷が転送されるフローティングディフュージョン部、及び前記フローティングディフュージョン部に転送された電荷に基づいて増幅した信号を出力する増幅トランジスタを有するとともに、複数色のカラーフィルタを有し行列状に配置された複数の画素と、列毎に設けられ、前記複数の画素が接続される垂直出力線と、前記垂直出力線を介して前記画素と接続され、該画素が有する前記増幅トランジスタとソースフォロア回路を構成する電流源トランジスタとを有し、前記複数色のカラーフィルタの少なくとも1つの色に対応した第1色画素と前記垂直出力線を介して接続される第1の電流源トランジスタのゲート面積が、前記複数色のカラーフィルタの他の少なくとも1つの色に対応した第2色画素と前記垂直出力線を介して接続される第2の電流源トランジスタのゲート面積よりも大きいことを特徴とする。 The imaging device according to the present invention includes a photoelectric conversion unit, a floating diffusion unit to which charges of the photoelectric conversion unit are transferred, and an amplification transistor that outputs an amplified signal based on the charges transferred to the floating diffusion unit. A plurality of pixels having a plurality of color filters and arranged in a matrix, a vertical output line provided for each column, to which the plurality of pixels are connected, and the pixels via the vertical output line A first color pixel corresponding to at least one color of the plurality of color filters and the vertical output line, the amplification transistor included in the pixel and a current source transistor constituting a source follower circuit. A gate area of the first current source transistor connected via the at least one of the color filters of the plurality of colors One of being larger than the gate area of the second current source transistor connected via the vertical output line and the second color pixel corresponding to the color.
本発明によれば、チップ面積の増大を抑えつつ、効果的に電流源トランジスタの1/fノイズに起因するノイズの発生を抑えることができ、良好な画質の画像を得ることが可能となる。 According to the present invention, it is possible to effectively suppress the occurrence of noise due to the 1 / f noise of the current source transistor while suppressing an increase in chip area, and an image with good image quality can be obtained.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
本発明の第1の実施形態について説明する。
図1は、本実施形態における撮像装置の構成例を示すブロック図である。撮影レンズ1110は、レンズ駆動回路1109によってズーム制御、フォーカス制御、絞り制御などが行われ、被写体の光学像を撮像素子1101に結像させる。撮像素子1101は、撮影レンズ1110により結像された被写体の光学像を光電変換し画像信号として取り込む。タイミング発生回路1102は、撮像素子1101に駆動タイミング信号を出力する。
(First embodiment)
A first embodiment of the present invention will be described.
FIG. 1 is a block diagram illustrating a configuration example of an imaging apparatus according to the present embodiment. The taking
信号処理回路1103は、撮像素子1101より出力される画像信号に対して、アナログデジタル変換処理や各種の補正処理等を行う。全体制御・演算回路1104は、各種演算と撮像装置全体を制御する。全体制御・演算回路1104は、不図示のホワイトバランス調整部を有し、撮影画像の各色画素の画素信号にホワイトバランスゲインを乗算しホワイトバランスを調整する。メモリ回路1105は、画像データを一時的に記憶するためのメモリを有する。表示回路1106は、各種情報や撮影画像を表示する。記録回路1107は、画像データの記録や読み出しを行うための半導体メモリ等の着脱可能な記録回路である。操作回路1108は、撮像装置の操作部材を電気的に受け付けるものである。
The
次に、本実施形態における撮像素子1101の構成について説明する。図2は、本実施形態における撮像素子1101の構成例を示す図である。撮像素子1101は、画素領域1、垂直走査回路2、電流源回路3、読み出し回路4、水平走査回路5、及び出力アンプ6を有する。
Next, the configuration of the
画素領域1には、複数の単位画素100が行列状に(行方向及び列方向に)配置されている。説明を簡単にするために図2には4行4列の16画素の配列を示しているが、実用上は多数の画素が配置される。各単位画素100は、複数色(複数種類の色)のカラーフィルタが設けられている。ここでは、赤色カラーフィルタが設けられ、赤色光を撮像する画素をR、緑色カラーフィルタが設けられ、緑色光を撮像する画素をG、青色カラーフィルタが設けられ、青色光を撮像する画素をBとして表記する。R(赤)、G(緑)、B(青)の3色のカラーフィルタをそれぞれ有する各画素は、ベイヤー配列に従って配置される。
In the
垂直走査回路2は、画素領域1の画素を1行単位で選択し、選択行の画素に対して駆動信号を送出する。電流源回路3は、各列に設けられ、単位画素100と組になりソースフォロア回路を構成する。読み出し回路4は、各列に設けられ、単位画素100と電流源回路3とで構成されるソースフォロア回路の出力信号を増幅し、その出力信号をサンプルホールドする。水平走査回路5は、読み出し回路4でサンプルホールドされた信号を列毎に順次出力アンプ6に出力するための信号を送出する。出力アンプ6は、水平走査回路5の動作により、読み出し回路4から出力された信号を外部に出力する。
The vertical scanning circuit 2 selects the pixels in the
R、G、Bの3色のカラーフィルタを有する各色画素の分光感度特性の例を図3に示す。なお、図3では、赤外カットフィルタの分光特性も含んでいる。例えば、色温度5000Kの光源で照明された無彩色を撮影した場合、R、G、Bの信号レベルは約0.5:1:0.6となる。この場合、全体制御・演算回路1104のホワイトバランス調整部で各色の画素信号に乗算されるホワイトバランスゲインは、R画素で約2倍、B画素で約1.6倍となる。
An example of spectral sensitivity characteristics of each color pixel having three color filters of R, G, and B is shown in FIG. In addition, in FIG. 3, the spectral characteristic of an infrared cut filter is also included. For example, when an achromatic color illuminated with a light source having a color temperature of 5000K is photographed, the signal levels of R, G, and B are about 0.5: 1: 0.6. In this case, the white balance gain multiplied by the pixel signal of each color in the white balance adjustment unit of the overall control /
図4は、本実施形態における単位画素100の構成例を示す回路図である。単位画素100は、フォトダイオード101、転送スイッチ102、フローティングディフュージョン部103、リセットスイッチ104、増幅トランジスタ105、及び選択スイッチ106を有する。
FIG. 4 is a circuit diagram illustrating a configuration example of the
フォトダイオード101は、画素100へ入射した光を受光し、その受光量に応じた信号電荷を生成する光電変換部として機能する。転送スイッチ102は、転送パルス信号PTXによって駆動され、フォトダイオード101で生成された信号電荷をフローティングディフュージョン部103に転送する。フローティングディフュージョン部103は、フォトダイオード101から転送された電荷を一時的に保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。
The
増幅トランジスタ105は、ソースフォロアMOSトランジスタであり、フローティングディフュージョン部103に保持した電荷に基づく電圧信号を増幅して、画素信号として出力する。リセットスイッチ104は、リセットパルス信号PRESによって駆動され、フローティングディフュージョン部103の電位を電位VDDにリセットする。選択スイッチ106は、垂直選択パルス信号PSELによって駆動され、増幅トランジスタ105で増幅された画素信号を垂直出力線107に出力する。
The
図5は、本実施形態における撮像素子の画素領域1及び電流源回路3の詳細構成を示す図である。電流源回路3は、電流源トランジスタ301A、301Bを有する。R画素及びG画素が接続される垂直出力線107Aには電流源トランジスタ301Aが接続され、B画素及びG画素が接続される垂直出力線107Bには電流源トランジスタ301Bが接続される。
FIG. 5 is a diagram illustrating a detailed configuration of the
電流源トランジスタ301A、301Bは、定電流源として機能する。電流源トランジスタ301A、301Bは、垂直出力線107A、107Bを介して画素100と接続され、画素が有する増幅トランジスタ105とソースフォロア回路を構成する。電流源トランジスタ301A、301Bに流れる電流量は、同じになるように制御される。電流源トランジスタ301Aに流れる電流の大きさは、バイアス信号線302Aに印加されるバイアス電位により制御され、電流源トランジスタ301Bに流れる電流の大きさは、バイアス信号線302Bに印加されるバイアス電位により制御される。また、各列の垂直出力線107A、107B上の電位Vsfは、読み出し回路4に入力される。
The
図6は、本実施形態における撮像素子の読み出し回路4、水平走査回路5、及び出力アンプ6の詳細構成を示す図である。読み出し回路4は、列毎に列読み出し回路400を有するが、各列の列読み出し回路400の構成は共通であるので第1列のみ詳細に示してある。401は垂直出力線上の電位Vsfを増幅するためのオペアンプであり、402はクランプ容量(C0)であり、403はフィードバック容量(Cf)であり、404はフィードバック容量(Cf)403の両端を短絡させるためのスイッチである。スイッチ404は信号PC0Rによって制御される。
FIG. 6 is a diagram illustrating a detailed configuration of the
405は出力信号電圧を保持する容量(CTS)であり、406はリセット信号電圧を保持する容量(CTN)である。407、408は、それぞれ容量(CTS)405、容量(CTN)406への書き込みを制御するスイッチである。スイッチ407は信号PTSによって制御され、スイッチ408は信号PTNによって制御される。409、410は、それぞれ水平走査回路5からの信号PHを受けて、容量(CTS)405、容量(CTN)406に書き込まれた信号を共通出力線411、412に出力するためのスイッチである。
Reference numeral 405 denotes a capacitor (CTS) that holds the output signal voltage, and
容量(CTS)405に書き込まれた信号は、共通出力線411を介して出力アンプ6に入力され、容量(CTN)406に書き込まれた信号は、共通出力線412を介して出力アンプ6に入力される。出力アンプ6は、共通出力線411を介して入力された容量(CTS)405からの信号と共通出力線412を介して入力された容量(CTN)406からの信号との差電圧を出力する。413、414は共通出力線411、412をリセット電圧VCHRにリセットするためのスイッチである。リセットスイッチ413、414は信号PCHRによって制御される。
A signal written to the capacitor (CTS) 405 is input to the output amplifier 6 via the common output line 411, and a signal written to the capacitor (CTN) 406 is input to the output amplifier 6 via the
以上のような回路構成を有する撮像装置の駆動方法については、公知であるので、その説明は省略する。 Since the driving method of the imaging apparatus having the circuit configuration as described above is known, the description thereof is omitted.
図7は、本実施形態における電流源回路3のレイアウトの一例を示す平面図である。R画素及びG画素が垂直出力線107Aを介して接続される電流源トランジスタ301A、及びB画素及びG画素が垂直出力線107Bを介して接続される電流源トランジスタ301Bが配置されている。半導体基板に、電流源トランジスタ301Aのドレインソース領域41、42、及び電流源トランジスタ301Bのドレインソース領域44、45がそれぞれ形成されている。また、半導体基板上にゲート絶縁膜を介して、電流源トランジスタ301Aのゲート電極43、及び電流源トランジスタ301Bのゲート電極46がそれぞれ形成されている。
FIG. 7 is a plan view showing an example of the layout of the
本実施形態では、電流源トランジスタ301Aのゲート長L1が、電流源トランジスタ301Bのゲート長L2よりも大きく形成されている。なお、電流源トランジスタ301Aのゲート幅W1と電流源トランジスタ301Bのゲート幅W2とは同一である。
In the present embodiment, the gate length L1 of the
ここで、MOSトランジスタのゲート幅をW、ゲート長をL、単位面積あたりのゲート絶縁膜容量をCoxとすると、MOSトランジスタで発生する1/fノイズは、(W×L×Cox)の平方根に反比例することが知られている。したがって、電流源トランジスタ301A、301Bのゲート面積(ゲート幅W×ゲート長L)を(W1×L1)>(W2×L2)とすることで、電流源トランジスタ301Aの1/fノイズを電流源トランジスタ301Bに比べて抑えることができる。例えば、電流源トランジスタ301A、301Bのゲート幅W及びゲート長Lを、図8に示す値にした場合、電流源トランジスタ301Aで発生する1/fノイズは、電流源トランジスタ301Bで発生する1/fノイズの約50%に低減できる。
Here, assuming that the gate width of the MOS transistor is W, the gate length is L, and the gate insulating film capacitance per unit area is Cox, the 1 / f noise generated in the MOS transistor is a square root of (W × L × Cox). It is known to be inversely proportional. Therefore, by setting the gate area (gate width W × gate length L) of the
そのため、ホワイトバランス調整において、R画素の画素信号に対して大きなホワイトバランスゲインが乗算されても、R画素の画素信号のノイズが増大することを抑えることができる。一方、B画素を含む画素列は、一般的にホワイトバランス調整において乗算されるホワイトバランスゲインはR画素よりも小さい。そのため、電流源トランジスタの1/fノイズに起因したノイズが発生したとしても、ホワイトバランスゲインによるノイズの増大は、R画素に比べて小さい。また、本実施形態では、R画素を含む列に対応する垂直出力線が接続される電流源トランジスタのゲート面積のみを大きくすることで、すべての列の電流源トランジスタのゲート面積を大きくする場合に比べて、チップ面積の増大を抑えることができる。したがって、チップ面積の増大を抑えつつ、効果的にノイズを低減した良好な画質の画像を得ることが可能となる。 Therefore, in white balance adjustment, even if a large white balance gain is multiplied to the pixel signal of the R pixel, it is possible to suppress an increase in noise of the pixel signal of the R pixel. On the other hand, a pixel column including B pixels generally has a white balance gain multiplied in white balance adjustment smaller than that of R pixels. Therefore, even if noise due to the 1 / f noise of the current source transistor occurs, the increase in noise due to the white balance gain is small compared to the R pixel. Further, in this embodiment, when the gate areas of the current source transistors in all the columns are increased by increasing only the gate area of the current source transistors to which the vertical output lines corresponding to the columns including the R pixels are connected. In comparison, an increase in chip area can be suppressed. Therefore, it is possible to obtain an image with good image quality in which noise is effectively reduced while suppressing an increase in chip area.
なお、本実施形態では電流源トランジスタ301Aのゲート長を電流源トランジスタ301Bのゲート長よりも大きくする構成としたが、ゲート幅を大きくする構成や、ゲート長及びゲート幅の両方を大きくする構成であってもよい。また、R、G、Bの3色から成る原色系カラーフィルタの代わりに、C(シアン)、M(マゼンタ)、Y(イエロー)にG(グリーン)を加えた4色から成る補色フィルタを用いた構成に対しても適用可能である。4色から成る補色フィルタを用いた構成の場合には、感度の低いM画素を含む列に対応する垂直出力線が接続される電流源トランジスタのゲート面積を、他の列の電流源トランジスタのゲート面積よりも大きくするようにしてもよい。
In this embodiment, the gate length of the
第1の実施形態によれば、R画素のように感度が低く、ホワイトバランス調整時に大きなゲインがかかる画素を含む列の電流源トランジスタのゲート面積を、他の列の電流源トランジスタのゲート面積よりも大きくする。これにより、感度が低い画素を含む列の電流源トランジスタの1/fノイズを低減することができ、チップ面積の増大を抑えつつ、効果的に電流源トランジスタの1/fノイズに起因するノイズの発生を抑え、良好な画質の画像を得ることができる。 According to the first embodiment, the gate area of a current source transistor in a column that includes a pixel that has a low sensitivity, such as an R pixel, and that has a large gain when white balance adjustment is performed, is greater than the gate area of a current source transistor in another column. Also make it bigger. As a result, the 1 / f noise of the current source transistors in the column including the low-sensitivity pixels can be reduced, and the noise caused by the 1 / f noise of the current source transistors can be effectively suppressed while suppressing an increase in the chip area. Occurrence can be suppressed and an image with good image quality can be obtained.
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。以下では、前述した第1の実施形態と異なる点についてのみ説明する。第1の実施形態では、R画素及びG画素の画素信号が読み出される列の電流源トランジスタのゲート面積を、G画素及びB画素の画素信号が読み出される列の電流源トランジスタのゲート面積よりも大きくする構成としていた。第2の実施形態では、各色画素の画素信号がそれぞれ異なる垂直出力線から読み出される構成とする。R画素、G画素、B画素の画素信号がそれぞれ異なる垂直出力線から読み出されるため、R画素、G画素、B画素毎に電流源トランジスタのゲート面積を変更することができる。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. Hereinafter, only differences from the above-described first embodiment will be described. In the first embodiment, the gate area of the current source transistor in the column from which the pixel signal of the R pixel and the G pixel is read out is larger than the gate area of the current source transistor in the column from which the pixel signal of the G pixel and B pixel is read out. Was configured to do. In the second embodiment, the pixel signal of each color pixel is read from a different vertical output line. Since the pixel signals of the R pixel, G pixel, and B pixel are read from different vertical output lines, the gate area of the current source transistor can be changed for each of the R pixel, G pixel, and B pixel.
図9は、第2の実施形態における撮像素子の画素領域1及び電流源回路3の詳細構成を示す図である。図9において、図5に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。第2の実施形態における撮像素子の画素領域1には、列毎に2本の垂直出力線が設けられている。垂直出力線503AにはR画素が接続され、垂直出力線503BにはB画素が接続され、垂直出力線503CにはG画素が接続される。
FIG. 9 is a diagram illustrating a detailed configuration of the
電流源回路3は、電流源トランジスタ501A、501B、501Cを有する。R画素が接続され、R画素の画素信号が読み出される垂直出力線503Aには、電流源トランジスタ501Aが接続される。B画素が接続され、B画素の画素信号が読み出される垂直出力線503Bには、電流源トランジスタ501Bが接続される。G画素が接続され、G画素の画素信号が読み出される垂直出力線503Cには、電流源トランジスタ501Cが接続される。
The
電流源トランジスタ501A、501B、501Cは、定電流源として機能する。電流源トランジスタ501A、501B、501Cは、垂直出力線503A、503B、503Cを介して画素100と接続され、画素が有する増幅トランジスタ105とソースフォロア回路を構成する。電流源トランジスタ501A、501B、501Cに流れる電流量は、同じになるように制御される。電流源トランジスタ501A、501B、501Cに流れる電流の大きさは、それぞれバイアス信号線502A、502B、502Cに印加されるバイアス電位により制御される。
The
ここで、電流源トランジスタ501Aのゲート幅をW1、ゲート長をL1、電流源トランジスタ501Bのゲート幅をW2、ゲート長をL2、電流源トランジスタ501Cのゲート幅をW3、ゲート長をL3とする。本実施形態では、電流源トランジスタ501A、501B、501Cのそれぞれのゲート面積が、(W1×L1)=(W2×L2)>(W3×L3)を満たすようにする。したがって、電流源トランジスタで発生する1/fノイズは、電流源トランジスタ501A=電流源トランジスタ501B<電流源トランジスタ501Cとなるように低減することができる。例えば、電流源トランジスタ501A、501B、501Cのゲート幅及びゲート長を、図10に示す値にした場合、電流源トランジスタ501A、501Bで発生する1/fノイズは、電流源トランジスタ501Cで発生する1/fノイズの約50%に低減できる。
Here, the gate width of the
そのため、ホワイトバランス調整において、R画素やB画素の画素信号に対して大きなホワイトバランスゲインが乗算された場合でも、R画素、B画素の画素信号のノイズがG画素の画素信号に比べて増大することを抑えることができる。なお、本実施形態では、電流源トランジスタ501A、501Bのゲート面積は同一としたが、別々の大きさにしてもよい。ただし、本実施形態のように電流源トランジスタ501A、501Bのゲート面積を等しくした方が、電流源トランジスタを効率よく配置することができる。
Therefore, in white balance adjustment, even when a large white balance gain is multiplied to the pixel signals of the R pixel and the B pixel, the noise of the pixel signals of the R pixel and the B pixel increases compared to the pixel signal of the G pixel. That can be suppressed. In this embodiment, the gate areas of the
第2の実施形態によれば、大きなホワイトバランスゲインが乗算されるR画素列及びB画素列の電流源トランジスタのゲート面積を、それぞれG画素列の電流源トランジスタのゲート面積よりも大きくする。これにより、R画素列及びB画素列の電流源トランジスタの1/fノイズに起因するノイズを低減することができる。その結果、ホワイトバランス調整を行った場合でも、R画素及びB画素の画素信号のノイズの増大を抑えることができ、良好な画質の画像を得ることができる。また、すべての列の電流源トランジスタのゲート面積を大きくする場合に比べて、チップ面積の増大を抑えることができる。 According to the second embodiment, the gate areas of the current source transistors of the R pixel column and the B pixel column multiplied by a large white balance gain are made larger than the gate areas of the current source transistors of the G pixel column, respectively. Thereby, noise caused by 1 / f noise of the current source transistors of the R pixel column and the B pixel column can be reduced. As a result, even when white balance adjustment is performed, an increase in noise of the pixel signals of the R pixel and the B pixel can be suppressed, and an image with good image quality can be obtained. Further, an increase in the chip area can be suppressed as compared with the case where the gate areas of the current source transistors in all the columns are increased.
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed as being limited thereto. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.
1101:撮像素子 1102:タイミング発生回路 1103:信号処理回路 1104:全体制御・演算回路 100:単位画素 101:フォトダイオード 103:フローティングディフュージョン部 105:増幅トランジスタ 107(107A、107B):垂直出力線 301A、301B:電流源トランジスタ
1101: Imaging device 1102: Timing generation circuit 1103: Signal processing circuit 1104: Overall control / arithmetic circuit 100: Unit pixel 101: Photodiode 103: Floating diffusion section 105: Amplifying transistor 107 (107A, 107B):
Claims (7)
列毎に設けられ、前記複数の画素が接続される垂直出力線と、
前記垂直出力線を介して前記画素と接続され、該画素が有する前記増幅トランジスタとソースフォロア回路を構成する電流源トランジスタとを有し、
前記複数色のカラーフィルタの少なくとも1つの色に対応した第1色画素と前記垂直出力線を介して接続される第1の電流源トランジスタのゲート面積が、前記複数色のカラーフィルタの他の少なくとも1つの色に対応した第2色画素と前記垂直出力線を介して接続される第2の電流源トランジスタのゲート面積よりも大きいことを特徴とする撮像素子。 Each of the color filters includes a photoelectric conversion unit, a floating diffusion unit to which charges of the photoelectric conversion unit are transferred, and an amplification transistor that outputs an amplified signal based on the charges transferred to the floating diffusion unit. A plurality of pixels arranged in a matrix having
A vertical output line provided for each column to which the plurality of pixels are connected;
A current source transistor that is connected to the pixel via the vertical output line and that forms the source follower circuit and the amplification transistor included in the pixel;
The gate area of the first current source transistor connected to the first color pixel corresponding to at least one color of the plurality of color filters via the vertical output line is at least the other color filter of the plurality of color filters. An image pickup device having a larger area than a gate area of a second current source transistor connected to a second color pixel corresponding to one color via the vertical output line.
前記第2色画素が緑色のカラーフィルタに対応した画素であることを特徴とする請求項4記載の撮像素子。 The first color pixel further includes a pixel corresponding to a blue color filter;
The image sensor according to claim 4, wherein the second color pixel is a pixel corresponding to a green color filter.
前記撮像素子より出力される画素信号に係るホワイトバランス調整を行う処理回路とを有することを特徴とする撮像装置。 The image sensor according to any one of claims 1 to 6,
An image pickup apparatus comprising: a processing circuit that performs white balance adjustment related to a pixel signal output from the image pickup element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014142492A JP2016019232A (en) | 2014-07-10 | 2014-07-10 | Imaging device and imaging apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014142492A JP2016019232A (en) | 2014-07-10 | 2014-07-10 | Imaging device and imaging apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016019232A true JP2016019232A (en) | 2016-02-01 |
Family
ID=55234130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014142492A Pending JP2016019232A (en) | 2014-07-10 | 2014-07-10 | Imaging device and imaging apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016019232A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111726547A (en) * | 2019-03-20 | 2020-09-29 | 松下知识产权经营株式会社 | camera |
| JP2021077517A (en) * | 2019-11-08 | 2021-05-20 | トヨタ自動車株式会社 | Sealed battery |
| JP7625730B2 (en) | 2018-10-18 | 2025-02-03 | キヤノン株式会社 | Semiconductor device, semiconductor memory, photoelectric conversion device, mobile body, method for manufacturing photoelectric conversion device, and method for manufacturing semiconductor memory |
-
2014
- 2014-07-10 JP JP2014142492A patent/JP2016019232A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7625730B2 (en) | 2018-10-18 | 2025-02-03 | キヤノン株式会社 | Semiconductor device, semiconductor memory, photoelectric conversion device, mobile body, method for manufacturing photoelectric conversion device, and method for manufacturing semiconductor memory |
| CN111726547A (en) * | 2019-03-20 | 2020-09-29 | 松下知识产权经营株式会社 | camera |
| JP2021077517A (en) * | 2019-11-08 | 2021-05-20 | トヨタ自動車株式会社 | Sealed battery |
| JP7265708B2 (en) | 2019-11-08 | 2023-04-27 | トヨタ自動車株式会社 | sealed battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240006427A1 (en) | Imaging device and imaging system | |
| JP6440844B2 (en) | Solid-state imaging device | |
| US20230239589A1 (en) | Solid state image sensor and electronic equipment | |
| CN204633945U (en) | Imageing sensor, imaging system and processor system | |
| JP5026951B2 (en) | Imaging device driving device, imaging device driving method, imaging device, and imaging device | |
| JP5173493B2 (en) | Imaging apparatus and imaging system | |
| US11153514B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| JP7704268B2 (en) | Image sensor and image pickup device | |
| JP2006073732A (en) | Solid-state imaging device and solid-state imaging system | |
| JP6413401B2 (en) | Solid-state image sensor | |
| JP2011205348A (en) | Solid state imaging device and image recording apparatus | |
| US20180191981A1 (en) | Image sensor and image capturing apparatus | |
| JP2021057891A (en) | Imaging system with adjustable amplifier circuitry | |
| US10602088B2 (en) | Solid-state imaging device and imaging apparatus | |
| JP2016019232A (en) | Imaging device and imaging apparatus | |
| JP2025142286A (en) | Solid-state imaging element and imaging apparatus | |
| US11539904B2 (en) | Image sensor and electronic camera | |
| JP6733159B2 (en) | Imaging device and imaging device | |
| JP6702371B2 (en) | Imaging device and imaging device | |
| JP2016103513A (en) | Imaging element and imaging device | |
| JP6274897B2 (en) | Image sensor and image sensor driving method | |
| JP5619093B2 (en) | Solid-state imaging device and solid-state imaging system | |
| JP2009303020A (en) | Image capturing apparatus and defective pixel correcting method | |
| JP2017085377A (en) | Imaging apparatus and its control method, program, and storage medium | |
| JP7786037B2 (en) | Image pickup element and image pickup device |