JP2016009915A - Digital filter and digital coherent receiver - Google Patents

Digital filter and digital coherent receiver Download PDF

Info

Publication number
JP2016009915A
JP2016009915A JP2014128171A JP2014128171A JP2016009915A JP 2016009915 A JP2016009915 A JP 2016009915A JP 2014128171 A JP2014128171 A JP 2014128171A JP 2014128171 A JP2014128171 A JP 2014128171A JP 2016009915 A JP2016009915 A JP 2016009915A
Authority
JP
Japan
Prior art keywords
symbol
coordinate information
tap coefficient
unit
digital filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014128171A
Other languages
Japanese (ja)
Inventor
正明 岡本
Masaaki Okamoto
正明 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014128171A priority Critical patent/JP2016009915A/en
Publication of JP2016009915A publication Critical patent/JP2016009915A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Optical Communication System (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the number of errors in symbol determination, even if the statistical trend is different from symbol to symbol.SOLUTION: A digital filter 10 is used for demodulation of a signal subjected to multilevel phase modulation. The digital filter 10 includes a storage unit 11 for storing a plurality of tap coefficients set for each symbol that is identified in the multilevel phase modulation, a selection unit 12 for selecting a first tap coefficient cfrom the plurality of tap coefficients based on the first coordinate information xinputted on a complex plane, and an estimation unit 13 for estimating the second coordinate information aon the complex plane based the first coordinate information xand first tap coefficient c, and outputting the second coordinate information a.

Description

本発明は、デジタルフィルタ及びデジタルコヒーレント受信器に関する。   The present invention relates to a digital filter and a digital coherent receiver.

コアネットワークの大容量化のためにデジタルコヒーレント光伝送システムの開発が進められている。デジタルコヒーレント光伝送システムでは、位相偏移変調(PSK; Phase Shift Keying)または直角位相振幅変調(QAM;QuadratureAmplitude Modulation)等の変調と偏波多重とによって生成された光信号が、送信側(送信器)から光ファイバを介して受信側(受信器)に送信される。受信側では光ファイバを介して受信した光信号が、偏波分離と局部発振光によるイントラダイン検波とを経て波長分散補償及び偏波処理等のデジタル信号処理によって復調される。   Development of a digital coherent optical transmission system is in progress to increase the capacity of the core network. In a digital coherent optical transmission system, an optical signal generated by modulation such as phase shift keying (PSK) or quadrature amplitude modulation (QAM) and polarization multiplexing is transmitted to a transmitter (transmitter). ) To the receiving side (receiver) via the optical fiber. On the receiving side, an optical signal received via an optical fiber is demodulated by digital signal processing such as chromatic dispersion compensation and polarization processing through polarization separation and intradyne detection using local oscillation light.

このデジタル信号処理の1つであるキャリアフェーズリカバリについて、種々の構成及び方式等が提案されている。例えば、特許文献1及び非特許文献1には、BPS(Blind-Phase-Search)方式を用いたキャリアフェーズリカバリが開示されている。特許文献2及び非特許文献2には、判定指向PLL(Phase Locked Loop)と判定指向イコライザとを組み合わせた方式のキャリアフェーズリカバリが開示されている。   Various configurations and methods have been proposed for carrier phase recovery, which is one of the digital signal processing. For example, Patent Document 1 and Non-Patent Document 1 disclose carrier phase recovery using a BPS (Blind-Phase-Search) method. Patent Document 2 and Non-Patent Document 2 disclose carrier phase recovery using a combination of a decision-oriented PLL (Phase Locked Loop) and a decision-oriented equalizer.

米国特許出願公開第2011/0318021号明細書US Patent Application Publication No. 2011/0318021 米国特許出願公開第2011/0150503号明細書US Patent Application Publication No. 2011/0150503 Specification

Journal of Light wave technology, Vol27, No8Journal of Light wave technology, Vol27, No8 IEEE Trans. On Signal Processing Vol.40 No.6 June 1992IEEE Trans. On Signal Processing Vol.40 No.6 June 1992

ところで、1回の変調で伝送される情報量は、偏波多重QPSK(Quadrature Phase Shift Keying)では8値、QAMでは16値、64値または256値であり、大容量化のために多値化に向けた開発が進められている。しかし、多値化によってコンスタレーションマップ上の各点(以下、「シンボル」という。)の間の間隔は狭くなるので、より高精度の位相補償処理が必要とされている。   By the way, the amount of information transmitted by one modulation is 8 values in polarization multiplexed QPSK (Quadrature Phase Shift Keying), 16 values, 64 values or 256 values in QAM, and is multi-valued to increase capacity. Development is underway. However, since the interval between each point (hereinafter referred to as “symbol”) on the constellation map becomes narrow due to the multi-value conversion, more accurate phase compensation processing is required.

上述のデジタル信号処理方式では、全シンボルの統計データに基づいて、例えばブラインド位相サーチ(Blind Phase Search)もしくは最尤推定法(MaximumLikelihood Method)等のフィードフォワード補償、または、例えば判定指向型のアプローチ等のフィードバック補償が行われる。しかしながら、いずれの方式においても、全シンボルについての平均的なエラーを最小にするように補償を行うので、個々のシンボルが互いに異なるエラーベクトルの傾向を示すような場合には、個々のシンボルについて最適な補償とはならない。   In the digital signal processing method described above, based on the statistical data of all symbols, for example, feed-forward compensation such as blind phase search or maximum likelihood method (Maximum Likelihood Method), or a decision-oriented approach, for example. Feedback compensation is performed. However, in either method, compensation is performed so as to minimize the average error for all symbols, so that when individual symbols show different error vector tendencies, it is optimal for each symbol. It is not a safe compensation.

例えば、受信フロントエンドに起因する不完全性(同相成分と直交成分との不均衡及びばらつき等)によって、コンスタレーションマップ上の歪や偏り、あるいは個々のシンボル間で統計的な傾向に差異が生じることがある。このため、それに対応した補償を行う必要があり、特に、多値化においては重要となってくる。   For example, imperfections caused by the reception front end (imbalance and variation between in-phase and quadrature components, etc.) cause distortion and bias on the constellation map, or differences in statistical trends among individual symbols. Sometimes. For this reason, it is necessary to perform compensation corresponding to this, and in particular, it becomes important in the case of multilevel.

本発明の一態様は、シンボルごとに統計的な傾向が異なる場合でもシンボル判定でのエラー数を削減可能な構造を有するデジタルフィルタ及びデジタルコヒーレント受信器を提供する。   One embodiment of the present invention provides a digital filter and a digital coherent receiver having a structure capable of reducing the number of errors in symbol determination even when a statistical tendency is different for each symbol.

本発明の一態様に係るデジタルフィルタは、多値位相変調された信号の復調において用いられるデジタルフィルタである。このデジタルフィルタは、多値位相変調において識別されるシンボルごとに設定された複数のタップ係数を格納する記憶部と、入力された複素平面上の第1座標情報に基づいて複数のタップ係数から第1タップ係数を選択する選択部と、第1座標情報及び第1タップ係数に基づいて複素平面上の第2座標情報を推定し、第2座標情報を出力する推定部と、を備える。   A digital filter according to one embodiment of the present invention is a digital filter used in demodulation of a multi-level phase modulated signal. The digital filter includes a storage unit that stores a plurality of tap coefficients set for each symbol identified in multi-level phase modulation, and a plurality of tap coefficients based on the input first coordinate information on the complex plane. A selection unit that selects one tap coefficient; and an estimation unit that estimates second coordinate information on the complex plane based on the first coordinate information and the first tap coefficient, and outputs the second coordinate information.

本発明の一態様によれば、シンボルごとに統計的な傾向が異なる場合でもシンボル判定でのエラー数を削減することが可能となる。   According to one aspect of the present invention, the number of errors in symbol determination can be reduced even when the statistical tendency differs for each symbol.

一実施形態に係るデジタルコヒーレント受信器を模式的に示す構成図である。It is a block diagram which shows typically the digital coherent receiver which concerns on one Embodiment. 図1のデジタル信号処理部の機能ブロック図である。FIG. 2 is a functional block diagram of a digital signal processing unit in FIG. 1. 一実施形態に係るデジタルフィルタを模式的に示す構成図である。It is a block diagram which shows typically the digital filter which concerns on one Embodiment. 図3のレジスタの一例を示す構成図である。FIG. 4 is a configuration diagram illustrating an example of the register of FIG. 3. (a)は図3の仮判定を示す図、(b)は図3の本判定を示す図である。(A) is a figure which shows the temporary determination of FIG. 3, (b) is a figure which shows this determination of FIG. (a)は図1のデジタルコヒーレント受信器がDP−16QAM信号光を受信した場合におけるデジタルフィルタによるイコライザ前のコンスタレーションの一例を示す図、(b)は図1のデジタルコヒーレント受信器がDP−16QAM信号光を受信した場合におけるデジタルフィルタによるイコライザ後のコンスタレーションを示す図である。(A) is a figure which shows an example of the constellation before the equalizer by a digital filter in case the digital coherent receiver of FIG. 1 receives DP-16QAM signal light, (b) is a digital coherent receiver of FIG. It is a figure which shows the constellation after the equalizer by a digital filter at the time of receiving 16QAM signal light. (a)は図6の(a)のコンスタレーションの歪を示す図、(b)は図6の(b)のコンスタレーションの歪を示す図である。(A) is a figure which shows distortion of the constellation of (a) of FIG. 6, (b) is a figure which shows distortion of the constellation of (b) of FIG.

[本願発明の実施形態の説明]
最初に本発明の実施形態の内容を列記して説明する。
[Description of Embodiment of Present Invention]
First, the contents of the embodiment of the present invention will be listed and described.

本発明の一態様に係るデジタルフィルタは、多値位相変調された信号の復調において用いられるデジタルフィルタである。このデジタルフィルタは、多値位相変調において識別されるシンボルごとに設定された複数のタップ係数を格納する記憶部と、入力された複素平面上の第1座標情報に基づいて複数のタップ係数から第1タップ係数を選択する選択部と、第1座標情報及び第1タップ係数に基づいて複素平面上の第2座標情報を推定し、第2座標情報を出力する推定部と、を備える。   A digital filter according to one embodiment of the present invention is a digital filter used in demodulation of a multi-level phase modulated signal. The digital filter includes a storage unit that stores a plurality of tap coefficients set for each symbol identified in multi-level phase modulation, and a plurality of tap coefficients based on the input first coordinate information on the complex plane. A selection unit that selects one tap coefficient; and an estimation unit that estimates second coordinate information on the complex plane based on the first coordinate information and the first tap coefficient, and outputs the second coordinate information.

このデジタルフィルタによれば、多値位相変調において識別されるシンボルごとにタップ係数が設定されている。そして、入力された第1座標情報に基づいて、複数のタップ係数から第1タップ係数が選択され、第1座標情報及び第1タップ係数に基づいて第2座標情報が推定される。このため、理想値からのずれの統計的な傾向がシンボルごとに異なっていたとしても、シンボルごとのエラーベクトルが最少となるように、イコライザ動作する。その結果、シンボルごとに統計的な傾向が異なる場合でもシンボル判定でのエラー数を削減することが可能となる。   According to this digital filter, a tap coefficient is set for each symbol identified in multilevel phase modulation. A first tap coefficient is selected from a plurality of tap coefficients based on the input first coordinate information, and second coordinate information is estimated based on the first coordinate information and the first tap coefficient. For this reason, even if the statistical tendency of deviation from the ideal value differs for each symbol, the equalizer operation is performed so that the error vector for each symbol is minimized. As a result, the number of errors in symbol determination can be reduced even when the statistical tendency differs for each symbol.

推定部は、第1座標情報及び第1タップ係数を乗算する乗算器と、乗算器の乗算結果に基づいていずれのシンボルであるかを判定する本判定部と、を備えてもよい。この場合、第1座標情報及び第1タップ係数を乗算することにより、シンボルごとに統計的な傾向が異なる場合でもシンボルごとのエラーベクトルが最少となるようなイコライズ処理が可能となる。そして、イコライズ処理された座標情報に基づいてシンボル判定されるので、シンボル判定でのエラー数を削減することが可能となる。   The estimation unit may include a multiplier that multiplies the first coordinate information and the first tap coefficient, and a main determination unit that determines which symbol is based on a multiplication result of the multiplier. In this case, by multiplying the first coordinate information and the first tap coefficient, it is possible to perform an equalization process that minimizes the error vector for each symbol even when the statistical tendency differs for each symbol. Since the symbol is determined based on the equalized coordinate information, the number of errors in symbol determination can be reduced.

本発明の他の態様に係るデジタルフィルタは、乗算結果と第2座標情報との差に基づいて第1タップ係数を更新する更新部をさらに備えてもよい。この場合、シンボルごとのタップ係数を微修正して収束させることができ、タップ係数の最適化が図られる。   The digital filter according to another aspect of the present invention may further include an updating unit that updates the first tap coefficient based on a difference between the multiplication result and the second coordinate information. In this case, the tap coefficient for each symbol can be finely corrected and converged to optimize the tap coefficient.

更新部は、LMS(Least Mean Square)アルゴリズムを用いて第1タップ係数を更新してもよい。LMSアルゴリズムは簡易な計算により行われるので、第1タップ係数の更新を簡易化することができる。   The updating unit may update the first tap coefficient using an LMS (Least Mean Square) algorithm. Since the LMS algorithm is performed by simple calculation, the update of the first tap coefficient can be simplified.

選択部は、第1座標情報に基づいていずれのシンボルであるかを判定する仮判定部と、複数のタップ係数から仮判定部によって判定されたシンボルに対して設定されたタップ係数を第1タップ係数として選択するセレクタと、を備えてもよい。この場合、第1座標情報に基づいていずれのシンボルであるかを仮判定し、仮判定されたシンボルに対して設定されたタップ係数を用いてイコライズ処理することができる。これにより、第1座標情報に適したタップ係数が用いられることが可能となる。   A selection unit configured to determine which symbol is a symbol based on the first coordinate information; and a tap coefficient set for the symbol determined by the temporary determination unit from a plurality of tap coefficients. And a selector that selects as a coefficient. In this case, it is possible to temporarily determine which symbol is based on the first coordinate information, and perform equalization processing using the tap coefficient set for the temporarily determined symbol. Thereby, a tap coefficient suitable for the first coordinate information can be used.

本発明の一態様に係るデジタルコヒーレント受信器は、上述のデジタルフィルタを備える。このデジタルコヒーレント受信器においては、シンボルごとに統計的な傾向が異なる場合でもシンボル判定でのエラー数を削減することが可能となる。   A digital coherent receiver according to an aspect of the present invention includes the digital filter described above. In this digital coherent receiver, it is possible to reduce the number of errors in symbol determination even when the statistical tendency differs for each symbol.

[本願発明の実施形態の詳細]
本発明の実施形態に係るデジタルフィルタ及びデジタルコヒーレント受信器の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
[Details of the embodiment of the present invention]
Specific examples of the digital filter and the digital coherent receiver according to the embodiment of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to a claim are included.

図1は、一実施形態に係るデジタルコヒーレント受信器を模式的に示す構成図である。デジタルコヒーレント受信器は、多値位相変調された信号光を光ファイバを介して受信し、元のシンボルを抽出する装置である。ここで、多値位相変調としては、多値(M値)直交振幅変調(M−QAM)及び多値(M値)位相偏移変調(M−PSK)等が挙げられる。位相偏移変調には、4値位相偏移変調(QPSK;Quadrature Phase Shift Keying)、差分4値位相偏移変調(DQPSK;Differential Quadrature Phase Shift Keying)、偏波多重4値位相遷移変調(DP−QPSK;Dual Polarization - Quadrature Phase ShiftKeying)等が含まれる。   FIG. 1 is a configuration diagram schematically illustrating a digital coherent receiver according to an embodiment. The digital coherent receiver is a device that receives multilevel phase-modulated signal light via an optical fiber and extracts an original symbol. Here, multilevel phase modulation includes multilevel (M-value) quadrature amplitude modulation (M-QAM), multilevel (M-value) phase shift keying (M-PSK), and the like. The phase shift keying includes quaternary phase shift keying (QPSK), differential quadrature phase shift keying (DQPSK), and polarization multiplexed quaternary phase shift keying (DP−). QPSK; Dual Polarization-Quadrature Phase ShiftKeying) and the like.

図1に示されるように、デジタルコヒーレント受信器1は、ローカル光源2と、受信フロントエンド3と、AD変換器4と、デジタル信号処理部5と、を備えている。ローカル光源2は、例えばレーザ発振器であって、デジタルコヒーレント受信器1が受信した信号光のキャリア周波数と略同じ周波数のローカル光(以下、「LO光」という。)を生成する。ローカル光源2は、LO光を受信フロントエンド3に供給する。   As shown in FIG. 1, the digital coherent receiver 1 includes a local light source 2, a reception front end 3, an AD converter 4, and a digital signal processing unit 5. The local light source 2 is, for example, a laser oscillator, and generates local light (hereinafter referred to as “LO light”) having substantially the same frequency as the carrier frequency of the signal light received by the digital coherent receiver 1. The local light source 2 supplies LO light to the reception front end 3.

受信フロントエンド3は、偏波分離器、光位相ハイブリッド回路及びPD(バランス型受光素子)/TIA(トランスインピーダンス増幅器)を備えている。偏波分離器は、光ファイバから受信した信号光を2つの直交偏波成分(X偏波、Y偏波)に分離する。光位相ハイブリッド回路は、ローカル光源2から受信したLO光の同相成分及び直交成分と、各偏波成分とを干渉させ、それぞれの偏波成分から同相干渉成分(I成分)及び直交干渉成分(Q成分)を検波する。このI成分及びQ成分は、それぞれ対となる2つの相補信号として出力される。PD/TIAは、各成分の相補信号を入力し、電圧信号であるX−I信号、X−Q信号、Y−I信号及びY−Q信号に変換して、変換した各信号をAD変換器4に出力する。   The reception front end 3 includes a polarization separator, an optical phase hybrid circuit, and a PD (balanced light receiving element) / TIA (transimpedance amplifier). The polarization separator separates the signal light received from the optical fiber into two orthogonal polarization components (X polarization and Y polarization). The optical phase hybrid circuit causes the in-phase component and the quadrature component of the LO light received from the local light source 2 to interfere with each polarization component, and the in-phase interference component (I component) and the quadrature interference component (Q Component). The I component and Q component are each output as two complementary signals in pairs. PD / TIA receives complementary signals of each component, converts them into voltage signals XI signal, XQ signal, YI signal and YQ signal, and converts each converted signal to an AD converter. 4 is output.

AD変換器4は、受信フロントエンド3によって出力されたX−I信号、X−Q信号、Y−I信号及びY−Q信号をそれぞれサンプリングし、各信号をデジタル信号であるXI信号、XQ信号、YI信号及びYQ信号にそれぞれ変換する。   The AD converter 4 samples the XI signal, the XQ signal, the YI signal, and the YQ signal output by the reception front end 3, and the XI signal and the XQ signal, which are digital signals, are sampled. , YI signal and YQ signal, respectively.

デジタル信号処理部5は、AD変換器4によってサンプリングされたXI信号、XQ信号、YI信号及びYQ信号に対して、後述のデジタル信号処理を行う。デジタル信号処理部5は、例えば信号処理演算を高速に実行する特定用途IC(ASIC)である。   The digital signal processing unit 5 performs digital signal processing described later on the XI signal, XQ signal, YI signal, and YQ signal sampled by the AD converter 4. The digital signal processing unit 5 is, for example, an application specific IC (ASIC) that executes signal processing calculations at high speed.

図2は、デジタル信号処理部5の機能ブロック図である。図2に示されるように、デジタル信号処理部5は、フロントエンド補償部51と、波長分散補償部52と、クロックリカバリ部53と、偏波分離・PMD補償部54と、周波数オフセット補償部55と、フェーズリカバリ部56と、シンボル判定部57と、を備えている。なお、図2では、XI信号とXQ信号とを纏めてXI+jXQとし、YI信号とYQ信号とを纏めてYI+jYQとして表している。   FIG. 2 is a functional block diagram of the digital signal processing unit 5. As shown in FIG. 2, the digital signal processing unit 5 includes a front end compensation unit 51, a chromatic dispersion compensation unit 52, a clock recovery unit 53, a polarization separation / PMD compensation unit 54, and a frequency offset compensation unit 55. A phase recovery unit 56, and a symbol determination unit 57. In FIG. 2, the XI signal and the XQ signal are collectively expressed as XI + jXQ, and the YI signal and the YQ signal are collectively expressed as YI + jYQ.

フロントエンド補償部51は、受信フロントエンド3に起因するさまざまな不整合を補正する。例えば、フロントエンド補償部51は、各チャンネル(XI信号、XQ信号、YI信号及びYQ信号)間のスケール調整及びスキュー調整、並びに、IQ間の位相エラー補正等を行う。   The front end compensation unit 51 corrects various mismatches caused by the reception front end 3. For example, the front end compensation unit 51 performs scale adjustment and skew adjustment between channels (XI signal, XQ signal, YI signal, and YQ signal), phase error correction between IQs, and the like.

波長分散補償部52は、フロントエンド補償部51から出力されたデジタル信号に対して波長分散を補償する。この波長分散は、光ファイバ等の光伝送路において光信号の波長成分ごとに異なる伝播時間が生じることにより発生し、時間的に変動しない線形の波形歪である。波長分散補償部52は、例えばタップ係数を固定したイコライザであり、波形歪の逆特性を有する。   The chromatic dispersion compensation unit 52 compensates the chromatic dispersion for the digital signal output from the front end compensation unit 51. This chromatic dispersion is a linear waveform distortion that occurs due to the occurrence of different propagation times for each wavelength component of an optical signal in an optical transmission line such as an optical fiber and does not vary with time. The chromatic dispersion compensation unit 52 is, for example, an equalizer with a fixed tap coefficient, and has an inverse characteristic of waveform distortion.

クロックリカバリ部53は、波長分散補償部52から出力されたデジタル信号からクロック信号を抽出するとともに、そのクロック信号によってデジタル信号の識別再生を行う。補正としては、時間軸方向の補正ということもできる。   The clock recovery unit 53 extracts a clock signal from the digital signal output from the chromatic dispersion compensation unit 52, and performs identification reproduction of the digital signal using the clock signal. The correction can also be referred to as correction in the time axis direction.

偏波分離・PMD補償部54は、クロックリカバリ部53から出力されたデジタル信号を垂直偏波及び水平偏波の信号成分に分離し、偏波モード分散(PMD;Polarization Mode Dispersion)に起因する歪の補償を行う。このPMDは、光ファイバ等の光伝送路において偏波成分ごとに異なる伝播時間を生じることにより発生する。この補償は、主に多値信号の振幅方向の補正である。   The polarization separation / PMD compensation unit 54 separates the digital signal output from the clock recovery unit 53 into signal components of vertical polarization and horizontal polarization, and generates distortion caused by polarization mode dispersion (PMD). To compensate. This PMD is generated by generating a different propagation time for each polarization component in an optical transmission line such as an optical fiber. This compensation is mainly correction of the amplitude direction of the multilevel signal.

周波数オフセット補償部55は、偏波分離・PMD補償部54から出力されたデジタル信号に対して、周波数オフセットを補償する。周波数オフセットは、信号光(送信器の光源)とLO光(ローカル光源2)との周波数の差(オフセット)である。   The frequency offset compensation unit 55 compensates the frequency offset for the digital signal output from the polarization separation / PMD compensation unit 54. The frequency offset is a frequency difference (offset) between the signal light (transmitter light source) and the LO light (local light source 2).

フェーズリカバリ部56は、周波数オフセット補償部55によって周波数オフセット補償された結果として、一定の周波数オフセットに応じて複素平面上の回転が概略補正されたデジタル信号に対し、その状態では残留している位相ノイズ(位相ゆらぎ)を、周波数オフセット補償に比べて比較的高速な回転処理を施すことによって、望ましいシンボル配置からの位相のずれ(位相オフセット)を補償する。   As a result of the frequency offset compensation performed by the frequency offset compensator 55, the phase recovery unit 56 has a phase remaining in that state for a digital signal whose rotation on the complex plane is roughly corrected according to a certain frequency offset. A phase shift (phase offset) from a desired symbol arrangement is compensated by performing a relatively high-speed rotation process for noise (phase fluctuation) as compared with frequency offset compensation.

なお、コンスタレーションマップとは、例えば、各入力シンボルのI成分とQ成分とを座標情報として複素平面上にプロットしたものである。プロットされた位置を2次元極座標系でみると、動径は多値信号の振幅を表し、偏角は多値信号の位相を表している。ここで、M値位相変調において識別されるM個のシンボルは、複素平面上においてそれぞれ座標が割り当てられている。各シンボルに割り当てられた領域は、複素平面上において各シンボルのシンボル座標を中心とする領域である。   The constellation map is, for example, a plot of the I component and Q component of each input symbol on the complex plane as coordinate information. When the plotted positions are viewed in a two-dimensional polar coordinate system, the moving radius represents the amplitude of the multilevel signal, and the declination represents the phase of the multilevel signal. Here, the M symbols identified in the M-value phase modulation are respectively assigned coordinates on the complex plane. The area assigned to each symbol is an area centered on the symbol coordinate of each symbol on the complex plane.

シンボル判定部57は、フェーズリカバリ部56によって算出された座標情報を基にコンスタレーションマップ上でのシンボルの位置判定を行う。   The symbol determination unit 57 determines the position of the symbol on the constellation map based on the coordinate information calculated by the phase recovery unit 56.

ここで、一実施形態に係るデジタルフィルタについて説明する。図3は、一実施形態に係るデジタルフィルタを模式的に示す構成図である。デジタルフィルタ10は、多値(M値)位相変調された信号の復調において用いられるデジタルフィルタであり、判定指向型イコライザである。デジタルフィルタ10は、図2のフェーズリカバリ部56の一部の機能とシンボル判定部57の機能とを有しており、前段の処理部においてフェーズリカバリされた第1座標情報xを入力し、後段の処理部に第2座標情報aを出力する。 Here, a digital filter according to an embodiment will be described. FIG. 3 is a configuration diagram schematically illustrating a digital filter according to an embodiment. The digital filter 10 is a digital filter used in demodulating a multi-level (M-value) phase-modulated signal, and is a decision-oriented equalizer. The digital filter 10 has a part of the function of the phase recovery unit 56 of FIG. 2 and the function of the symbol determination unit 57, and inputs the first coordinate information xn phase-recovered in the previous processing unit, and it outputs the second coordinate information a n to the subsequent processing unit.

ここで、第1座標情報xは、デジタルフィルタ10の入力シンボルであり、複素平面上の座標値(ベクトル)に対応する複素数である。第2座標情報aは、シンボル判定結果、つまり判定されたシンボルの複素平面上の座標値に対応する複素数である。下付き文字のnは、n番目(現在)のタイムスロットであることを示す。なお、デジタルフィルタ10は、X偏波に対するデジタルフィルタであるが、Y偏波に対してもデジタルフィルタ10と同様のデジタルフィルタが設けられる。 Here, the first coordinate information xn is an input symbol of the digital filter 10 and is a complex number corresponding to a coordinate value (vector) on the complex plane. The second coordinate information a n, a complex number corresponding to the symbol decision result, i.e. the coordinate values on the complex plane of the decided symbol. The subscript n indicates the nth (current) time slot. The digital filter 10 is a digital filter for X polarization, but a digital filter similar to the digital filter 10 is provided for Y polarization.

デジタルフィルタ10は、記憶部11と、選択部12と、推定部13と、更新部14と、を備えている。第1座標情報xは、選択部12、推定部13及び更新部14に入力される。 The digital filter 10 includes a storage unit 11, a selection unit 12, an estimation unit 13, and an update unit 14. The first coordinate information xn is input to the selection unit 12, the estimation unit 13, and the update unit 14.

記憶部11は、M値位相変調において識別されるM個のシンボルごとに設定されたM個のタップ係数を格納する。記憶部11は、M個のレジスタR(記憶素子)を備える。M個のレジスタRは、M値位相変調において識別されるM個のシンボルにそれぞれ対応付けられている。M個のレジスタRのうちのレジスタRi(i=1〜M)は、i番目のシンボルに対して設定されたタップ係数ciを格納する。レジスタRiは、格納しているタップ係数ciを選択部12に出力する。   The storage unit 11 stores M tap coefficients set for each of M symbols identified in the M-value phase modulation. The storage unit 11 includes M registers R (storage elements). The M registers R are respectively associated with M symbols identified in the M-value phase modulation. Of the M registers R, a register Ri (i = 1 to M) stores a tap coefficient ci set for the i-th symbol. The register Ri outputs the stored tap coefficient ci to the selection unit 12.

記憶部11は、選択部12から出力された制御信号selに応じて、後述する仮判定部21によって判定されたシンボルに対応するレジスタRiを選択する。そして、記憶部11は、選択したレジスタRiに更新部14によって更新された第1タップ係数cを次のクロック信号のエッジで書き込む。レジスタRの詳細は後述する。 The storage unit 11 selects a register Ri corresponding to a symbol determined by a provisional determination unit 21 described later according to the control signal sel output from the selection unit 12. The storage unit 11 writes the first tap coefficient c n, which is updated by the update unit 14 to the register Ri selected in the edge of the next clock signal. Details of the register R will be described later.

選択部12は、外部(前段の処理部)から入力された複素平面上の第1座標情報xに基づいて複数のタップ係数から第1タップ係数cn−1を選択する。選択部12は、仮判定部21と、セレクタ22と、を備える。仮判定部21は、第1座標情報xに基づいていずれのシンボルであるかを判定し、セレクタ22を制御するための制御信号selをセレクタ22に出力する。また、仮判定部21は、制御信号selを記憶部11にも出力する。 The selection unit 12 selects the first tap coefficient cn −1 from the plurality of tap coefficients based on the first coordinate information x n on the complex plane input from the outside (the previous processing unit). The selection unit 12 includes a provisional determination unit 21 and a selector 22. The provisional determination unit 21 determines which symbol is based on the first coordinate information xn , and outputs a control signal sel for controlling the selector 22 to the selector 22. The temporary determination unit 21 also outputs the control signal sel to the storage unit 11.

仮判定部21は、例えば、各シンボルと、複素平面上において各シンボルに割り当てられたシンボル座標を示すシンボル座標情報と、複素平面上において各シンボルに割り当てられた領域を規定する座標に関する領域情報とを対応付けて記憶している。以下の説明において、コンスタレーションマップを用いるとは、各シンボルのシンボル座標情報と領域情報とを用いることを意味する。   The provisional determination unit 21 includes, for example, each symbol, symbol coordinate information indicating a symbol coordinate assigned to each symbol on the complex plane, and region information regarding coordinates defining a region assigned to each symbol on the complex plane. Are stored in association with each other. In the following description, using a constellation map means using symbol coordinate information and area information of each symbol.

具体的に説明すると、仮判定部21は、コンスタレーションマップを用いて、入力された第1座標情報xが複素平面上のいずれの領域に属するかを判定し、判定した領域がいずれのシンボルに割り当てられているかを判定する。仮判定部21とセレクタ22及び記憶部11とは、例えば、M個のシンボルに対応したM本の信号線によって接続されており、仮判定部21は、判定したシンボルに対応した信号線をイネーブルにすることにより、セレクタ22に制御信号selを出力し、判定したシンボルに対応するタップ係数ciを選択するようにセレクタ22を制御する。 Specifically, the provisional determination unit 21 determines, using the constellation map, which region on the complex plane the input first coordinate information x n belongs to, and which symbol is the determined region. It is determined whether it is assigned to. The temporary determination unit 21, the selector 22, and the storage unit 11 are connected by, for example, M signal lines corresponding to M symbols, and the temporary determination unit 21 enables a signal line corresponding to the determined symbol. Thus, the control signal sel is output to the selector 22, and the selector 22 is controlled so as to select the tap coefficient ci corresponding to the determined symbol.

レジスタRiには、i番目のシンボルに対して設定された信号線が接続されている。仮判定部21は、判定したシンボルに対応した信号線をイネーブルにすることにより、レジスタRiを選択し、選択したレジスタRiに更新部14によって更新された第1タップ係数cが次のクロック信号のエッジで書き込まれるように制御する。 A signal line set for the i-th symbol is connected to the register Ri. Temporary decision unit 21, by enabling a signal line corresponding to the determined symbols, select register Ri, first tap coefficient c n the next clock signal is updated by the update unit 14 to the selected register Ri It is controlled so that it is written at the edge.

セレクタ22は、複数のタップ係数から仮判定部21によって判定されたシンボルに対して設定されたタップ係数を第1タップ係数として選択する。セレクタ22は、M入力1出力のセレクタである。セレクタ22は、M個のレジスタRの出力(タップ係数c)を入力し、仮判定部21によっていずれの信号線がイネーブルにされたかに応じて、イネーブルにされた信号線に対応するレジスタRiからのタップ係数ciを選択し、第1タップ係数cn−1として推定部13及び更新部14に出力する。 The selector 22 selects a tap coefficient set for the symbol determined by the temporary determination unit 21 from a plurality of tap coefficients as the first tap coefficient. The selector 22 is an M-input 1-output selector. The selector 22 receives the outputs (tap coefficients c) of the M registers R, and from the register Ri corresponding to the enabled signal line, depending on which signal line is enabled by the temporary determination unit 21. Are selected and output to the estimating unit 13 and the updating unit 14 as the first tap coefficient cn -1 .

推定部13は、第1座標情報x及び第1タップ係数cn−1に基づいて複素平面上の第2座標情報aを推定し、第2座標情報aを出力する。推定部13は、乗算器31と、本判定部32と、を備える。乗算器31は、式(1)に示されるように、第1座標情報x及び第1タップ係数cn−1の積を演算(乗算)し、乗算結果zを本判定部32及び更新部14に出力する。この乗算結果zは、第1座標情報xをイコライズ処理した値ともいえる。
Estimation unit 13, based on the first coordinate information x n, and the first tap coefficient c n-1 estimates the second coordinate information a n in the complex plane, and outputs the second coordinate information a n. The estimation unit 13 includes a multiplier 31 and a main determination unit 32. The multiplier 31 calculates (multiplies) the product of the first coordinate information x n and the first tap coefficient c n−1 as shown in the equation (1), and updates the multiplication result z n to the main determination unit 32 and updates To the unit 14. The multiplication result z n can be said to be a value obtained by equalizing the first coordinate information x n .

本判定部32は、乗算器31の乗算結果zに基づいていずれのシンボルであるかを判定する。本判定部32は、仮判定部21と同様に、例えば、各シンボルと、複素平面上において各シンボルに割り当てられたシンボル座標を示すシンボル座標情報と、複素平面上において各シンボルに割り当てられた領域を規定する座標に関する領域情報とを対応付けて記憶している。本判定部32は、コンスタレーションマップを用いて、乗算結果zが複素平面上のいずれの領域に属するかを判定し、判定した領域がいずれのシンボルに割り当てられているかを判定する。本判定部32は、判定したシンボルに割り当てられたシンボル座標情報を第2座標情報aと推定して更新部14及び外部(後段の処理部)に出力する。つまり、本判定部32は、乗算結果zと最も近いシンボル座標を第2座標情報aと推定する。 The main determination unit 32 determines which symbol is based on the multiplication result z n of the multiplier 31. Similar to the provisional determination unit 21, the main determination unit 32 includes, for example, each symbol, symbol coordinate information indicating the symbol coordinate assigned to each symbol on the complex plane, and an area assigned to each symbol on the complex plane. Are stored in association with the area information relating to the coordinates that define. The main determination unit 32 uses the constellation map to determine which region on the complex plane the multiplication result z n belongs to, and to which symbol the determined region is assigned. This determination unit 32 outputs the determined symbol coordinate information assigned to the symbol on the second coordinate information a n estimated by the updating section 14 and the outside (the subsequent processing unit). That is, the present determination unit 32, the multiplication result closest symbol coordinates z n is estimated as the second coordinate information a n.

更新部14は、乗算結果zと第2座標情報aとの差に基づいて第1タップ係数cn−1を更新する。更新部14は、例えば既存のLMSアルゴリズムを用いて第1タップ係数cn−1を更新する。更新部14は、加算器41と、タップ係数更新部42と、を備える。加算器41は、乗算結果zと第2座標情報aの負の数との和を演算(加算)する。つまり、加算器41は、式(2)に示されるように、乗算結果zから第2座標情報aを減算し、乗算結果zの第2座標情報aからの座標エラーeを算出する。加算器41は、座標エラーeをタップ係数更新部42に出力する。
Updating unit 14 first updates the tap coefficients c n-1 based on the difference between the multiplication result z n and the second coordinate information a n. The updating unit 14 updates the first tap coefficient cn −1 using, for example, an existing LMS algorithm. The update unit 14 includes an adder 41 and a tap coefficient update unit 42. The adder 41 calculates the sum of the negative number of the multiplication result z n and the second coordinate information a n (addition). That is, the adder 41, as shown in equation (2), the multiplication result by subtracting the second coordinate information a n from z n, a coordinate error e n from the second coordinate information a n multiplication result z n calculate. The adder 41 outputs the coordinate error e n to the tap coefficient updating unit 42.

タップ係数更新部42は、式(3)に示されるように、第1タップ係数cn−1、タップ係数の更新のステップサイズμ(積分ゲインに相当する)、座標エラーe、及び、第1座標情報xの共役を用いて、更新された第1タップ係数cを算出する。つまり、タップ係数更新部42は、LMSアルゴリズムを用いて、ステップサイズμと、座標エラーeと、第1座標情報xの共役との積を第1タップ係数cn−1から減算することにより、タップ係数を微修正して収束させる。タップ係数更新部42は、更新された第1タップ係数cを記憶部11に出力する。
As shown in the equation (3), the tap coefficient update unit 42 includes a first tap coefficient c n−1 , a tap coefficient update step size μ (corresponding to an integral gain), a coordinate error e n , using conjugate 1 coordinate information x n, calculates a first tap coefficient c n, which is updated. That is, the tap coefficient updating unit 42 uses the LMS algorithm, the step size mu, and coordinate error e n, that the product of the conjugate of the first coordinate information x n is subtracted from the first tap coefficient c n-1 Thus, the tap coefficient is finely corrected and converged. Tap coefficient updating unit 42 outputs the first tap coefficient c n, which is updated in the storage unit 11.

ここで、レジスタRを詳細に説明する。図4は、レジスタRの一例を示す構成図である。レジスタRは、例えば、セレクタ61と、D型フリップフロップ(D−FF)62と、を備える。D−FF62は、入力端子Dに入力された値をクロック信号のエッジで出力端子Qから第1タップ係数cn−1としてセレクタ61に出力する。セレクタ61は、D−FF62から出力された第1タップ係数cn−1と、更新部14によって更新された第1タップ係数cとを入力し、仮判定部21から出力された制御信号selに応じて第1タップ係数cn−1及び更新された第1タップ係数cのいずれかをD−FF62の入力端子Dに出力する。 Here, the register R will be described in detail. FIG. 4 is a configuration diagram illustrating an example of the register R. The register R includes, for example, a selector 61 and a D-type flip-flop (D-FF) 62. The D-FF 62 outputs the value input to the input terminal D from the output terminal Q to the selector 61 as the first tap coefficient cn −1 at the edge of the clock signal. Selector 61, D-FF 62 first tap coefficients c n-1 output from the inputs the first tap coefficient c n, which is updated by the update unit 14, the control signal sel output from the temporary judgment unit 21 either the first tap coefficient c n-1 and the first tap coefficient c n, which is updated and output to the input terminal D of the D-FF 62 in accordance with the.

セレクタ61は、例えば制御信号selがイネーブル(例えば、ハイレベル)である場合、更新部14によって更新された第1タップ係数cを出力し、制御信号selがディセーブル(例えば、ローレベル)である場合、D−FF62から出力された第1タップ係数cn−1を出力する。このように、制御信号selはレジスタRの書き込み制御信号としても用いられ、次のクロックエッジに同期して、制御信号selによって選択されたレジスタに、更新された第1タップ係数cが書き込まれる。 Selector 61, for example, the control signal sel is enabled (e.g., high level), then at output a first tap coefficient c n, which is updated by the update unit 14, the control signal sel is disabled (e.g., low level) If there is, the first tap coefficient cn −1 output from the D-FF 62 is output. Thus, the control signal sel is also used as a write control signal of the register R, in synchronization with the next clock edge, the register selected by the control signal sel, the first tap coefficient c n, which is updated is written .

次に、デジタルフィルタ10の動作について説明する。デジタルフィルタ10の動作は、図2のフェーズリカバリ部56によってキャリアフェーズリカバリ処理された入力シンボルである第1座標情報xを入力することにより開始される。まず、仮判定部21は、入力された第1座標情報xが複素平面上のいずれの領域に属するかを判定し、判定した領域がいずれのシンボルに割り当てられているかを判定する。そして、仮判定部21は、判定したシンボルに対応した信号線をイネーブルにすることにより、セレクタ22に制御信号selを出力する(仮判定ステップ)。 Next, the operation of the digital filter 10 will be described. The operation of the digital filter 10 is started by inputting the first coordinate information xn , which is an input symbol that has been subjected to carrier phase recovery processing by the phase recovery unit 56 of FIG. First, the provisional determination unit 21 determines which region on the complex plane the input first coordinate information xn belongs to, and determines which symbol the determined region is assigned to. Then, the temporary determination unit 21 outputs a control signal sel to the selector 22 by enabling a signal line corresponding to the determined symbol (temporary determination step).

続いて、セレクタ22は、仮判定部21によってイネーブルにされた信号線に対応するレジスタRiからのタップ係数ciを選択し、第1タップ係数cn−1として乗算器31及びタップ係数更新部42に出力する(タップ係数選択ステップ)。そして、乗算器31は、第1座標情報x及び第1タップ係数cn−1を乗算し、乗算結果zを本判定部32及び加算器41に出力する(イコライズステップ)。 Subsequently, the selector 22 selects the tap coefficient ci from the register Ri corresponding to the signal line enabled by the provisional determination unit 21, and the multiplier 31 and the tap coefficient update unit 42 as the first tap coefficient cn −1. (Tap coefficient selection step). Then, the multiplier 31 multiplies the first coordinate information x n and the first tap coefficient cn −1 , and outputs the multiplication result z n to the main determination unit 32 and the adder 41 (equalization step).

続いて、本判定部32は、乗算結果zが複素平面上のいずれの領域に属するかを判定し、判定した領域がいずれのシンボルに割り当てられているかを判定する。そして、本判定部32は、判定したシンボルに割り当てられたシンボル座標情報を第2座標情報aと推定して加算器41及び後段の処理部に出力する(本判定ステップ)。そして、加算器41は、乗算結果zから第2座標情報aを減算して座標エラーeを算出し、座標エラーeをタップ係数更新部42に出力する(座標エラー算出ステップ)。 Subsequently, the determination unit 32 determines to which region on the complex plane the multiplication result z n belongs, and determines to which symbol the determined region is assigned. Then, the determination unit 32, a symbol coordinate information assigned to the determined symbol estimates that second coordinate information a n outputs to the processing unit of the adder 41 and the latter stage (the determination step). The adder 41, the multiplication result from z n by subtracting the second coordinate information a n calculates coordinates errors e n, and outputs the coordinate error e n to the tap coefficient updating unit 42 (coordinate error calculation step).

続いて、タップ係数更新部42は、LMSアルゴリズムを用いて、ステップサイズμと、座標エラーeと、第1座標情報xの共役との積を第1タップ係数cn−1から減算することにより、更新された第1タップ係数cを算出し、更新された第1タップ係数cを記憶部11に出力する。そして、記憶部11は、仮判定部21から出力された制御信号selに応じて、仮判定部21によって判定されたシンボルに対応するレジスタRiを選択し、選択したレジスタRiに更新された第1タップ係数cを次のクロックエッジに同期して書き込む(タップ係数更新ステップ)。以上の処理が各タイムスロット(クロックサイクル)ごとに繰り返される。 Subsequently, the tap coefficient updating unit 42 uses the LMS algorithm, subtracting the step size mu, and coordinate error e n, the product of the conjugate of the first coordinate information x n from the first tap coefficient c n-1 it allows calculating a first tap coefficient c n, which is updated, and outputs a first tap coefficient c n, which is updated in the storage unit 11. Then, the storage unit 11 selects the register Ri corresponding to the symbol determined by the temporary determination unit 21 in accordance with the control signal sel output from the temporary determination unit 21, and is updated to the selected register Ri. writes the tap coefficients c n in synchronization with the next clock edge (tap coefficient update step). The above processing is repeated for each time slot (clock cycle).

このように、デジタルフィルタ10では、前段のキャリアフェーズリカバリ出力である第1座標情報xのシンボル判定結果(仮判定)をもとに第1タップ係数cn−1を選択し、第1座標情報xと第1タップ係数cn−1とを乗算してなるイコライズ処理を行った後、シンボル判定結果(本判定)を行っている。つまり、フェーズリカバリ部56のキャリアフェーズリカバリ処理の後にさらにイコライズ処理(1タップの判定指向型の適用フィルタ)を追加している。また、本判定の結果をもとに座標エラーeを計算し、選択された第1タップ係数cn−1を更新している。 As described above, the digital filter 10 selects the first tap coefficient cn −1 based on the symbol determination result (provisional determination) of the first coordinate information x n that is the carrier phase recovery output of the previous stage, and the first coordinate. After performing an equalization process obtained by multiplying the information xn and the first tap coefficient cn −1 , a symbol determination result (main determination) is performed. That is, after the carrier phase recovery process of the phase recovery unit 56, an equalization process (one-tap decision-oriented applied filter) is further added. Moreover, the results of the determination to calculate the coordinate error e n the basis, and updates the first tap coefficient c n-1 which is selected.

次に、デジタルコヒーレント受信器1及びデジタルフィルタ10の作用効果について説明する。図5の(a)は図3の仮判定を示す図、図5の(b)は図3の本判定を示す図である。言い換えれば、図5の(a)はデジタルフィルタ10の前段におけるキャリアフェーズリカバリ後の入力シンボルの位置(第1座標情報x)を示し、図5の(b)は図5の(a)の入力シンボルにデジタルフィルタ10の乗算器31によってイコライズを施した後の入力シンボルの位置(乗算結果z)を示している。 Next, operational effects of the digital coherent receiver 1 and the digital filter 10 will be described. 5A is a diagram illustrating the provisional determination of FIG. 3, and FIG. 5B is a diagram illustrating the main determination of FIG. In other words, FIG. 5A shows the position (first coordinate information x n ) of the input symbol after carrier phase recovery in the previous stage of the digital filter 10, and FIG. 5B shows the position of FIG. 5A. The position of the input symbol (multiplication result z n ) after the input symbol is equalized by the multiplier 31 of the digital filter 10 is shown.

図5の(a)及び(b)に示されるように、複素平面は判定境界線Bによって複数の領域Dに分割されている。この領域Dは、M値位相変調において識別されるシンボルごとに割り当てられており、領域D内に位置する入力シンボルはその領域Dのシンボルとして判定される。   As shown in FIGS. 5A and 5B, the complex plane is divided into a plurality of regions D by the determination boundary line B. This region D is assigned to each symbol identified in the M-value phase modulation, and an input symbol located in the region D is determined as a symbol of the region D.

図5の(a)では、入力シンボルSmaj及び入力シンボルSminは、領域D1に属している。入力シンボルSminは受信フロントエンド3の不完全性の影響によってメジャーな入力シンボルSmajの集団から離れている。しかし、入力シンボルSminは、本来は隣(上側)の領域D2のシンボルとして判定されるべきものであるので、エラー(誤判定)となる。   In FIG. 5A, the input symbol Smaj and the input symbol Smin belong to the region D1. The input symbol Smin is separated from the group of major input symbols Smaj due to the imperfection of the reception front end 3. However, the input symbol Smin is supposed to be determined as a symbol in the adjacent (upper) region D2, and therefore an error (incorrect determination) occurs.

一方、図5の(b)に示されるように、デジタルフィルタ10の乗算器31によってイコライズされた後では、メジャーな入力シンボルSmajの集団が領域D1の中心側に移動し、入力シンボルSminは本来判定されるべきシンボルの領域D2に追い出される。この入力シンボルSminの追い出しがシンボルエラー数の減少に寄与する。   On the other hand, as shown in FIG. 5B, after equalization by the multiplier 31 of the digital filter 10, the group of major input symbols Smaj moves to the center side of the region D1, and the input symbol Smin is originally It is expelled to the area D2 of the symbol to be determined. This eviction of the input symbol Smin contributes to a reduction in the number of symbol errors.

図6の(a)はデジタルコヒーレント受信器1がDP−16QAM信号光を受信した場合におけるデジタルフィルタ10によるイコライザ前のコンスタレーションの一例を示す図、図6の(b)はデジタルコヒーレント受信器1がDP−16QAM信号光を受信した場合におけるデジタルフィルタ10によるイコライザ後のコンスタレーションを示す図である。図6の(a)及び(b)において、横軸はX偏波の複素数実数部を表し、縦軸はX偏波の複素数虚数部を表している。また、図6の(a)及び(b)において、エラーシンボルが「○」で示されている。   6A is a diagram illustrating an example of a constellation before the equalizer by the digital filter 10 when the digital coherent receiver 1 receives DP-16QAM signal light, and FIG. 6B is a diagram illustrating the digital coherent receiver 1. It is a figure which shows the constellation after the equalizer by the digital filter 10 when DP-16QAM signal light is received. 6A and 6B, the horizontal axis represents the complex real part of the X polarization, and the vertical axis represents the complex imaginary part of the X polarization. In FIGS. 6A and 6B, the error symbol is indicated by “◯”.

図6の(a)に示されるように、デジタルフィルタ10の前段におけるキャリアフェーズリカバリ後の入力シンボルの位置では、エラーシンボル数が23個であった。一方、図6の(b)に示されるように、デジタルフィルタ10の乗算器31によってイコライズされた後では、エラーシンボル数は8個に減少した。この例では、デジタルフィルタ10のイコライズ処理によってエラーシンボル数が半分以下になり、後段のFEC(Forward Error Correction)の訂正能力に対する余裕が増した。このように、デジタルフィルタ10によって、受信フロントエンド3の不完全性の影響を抑制することができ、シンボル判定におけるエラー数の低減が可能となる。   As shown in FIG. 6A, the number of error symbols is 23 at the position of the input symbol after carrier phase recovery in the previous stage of the digital filter 10. On the other hand, as shown in FIG. 6B, after equalization by the multiplier 31 of the digital filter 10, the number of error symbols is reduced to eight. In this example, the number of error symbols is reduced to less than half by the equalization processing of the digital filter 10, and the margin for the correction capability of the subsequent FEC (Forward Error Correction) is increased. As described above, the digital filter 10 can suppress the influence of imperfection of the reception front end 3 and reduce the number of errors in symbol determination.

図7の(a)は図6の(a)のコンスタレーションの歪を示す図、図7の(b)は図6の(b)のコンスタレーションの歪を示す図である。図7の(a)及び(b)において、横軸はX偏波の複素数実数部を表し、縦軸はX偏波の複素数虚数部を表している。図7では、コンスタレーションの歪を視覚化するために、各行各列ごとに最小2乗法により入力シンボルの中心点(平均値)の並びを直線近似した様子を示している。   FIG. 7A is a diagram showing distortion of the constellation of FIG. 6A, and FIG. 7B is a diagram showing distortion of the constellation of FIG. 6B. 7A and 7B, the horizontal axis represents the complex real part of the X polarization, and the vertical axis represents the complex imaginary part of the X polarization. FIG. 7 shows a state in which the arrangement of the center points (average values) of input symbols is linearly approximated by the least square method for each row and each column in order to visualize the distortion of the constellation.

図7の(a)に示されるように、デジタルフィルタ10によるイコライザ前のコンスタレーションでは、各々の直線が斜めに傾いており、歪が認められた。一方、図7の(b)に示されるように、デジタルフィルタ10によるイコライザ後のコンスタレーションでは各直線の傾きが水平及び垂直に補正されて歪が補償され、受信フロントエンド3の影響が抑制されていた。このように、デジタルフィルタ10の入力シンボルの並びは傾いていたが、デジタルフィルタ10のイコライズ処理によって矯正されたことが確認された。なお、図6の(a)及び(b)、並びに、図7の(a)及び(b)は、X偏波に関するコンスタレーションを示している。通常は、X偏波とY偏波とで特性は変わらないことから、Y偏波に関しても同様の効果が得られるといえる。   As shown in FIG. 7A, in the constellation before the equalizer by the digital filter 10, each straight line is inclined obliquely, and distortion is recognized. On the other hand, as shown in FIG. 7B, in the constellation after the equalizer by the digital filter 10, the inclination of each straight line is corrected horizontally and vertically to compensate the distortion, and the influence of the reception front end 3 is suppressed. It was. Thus, although the arrangement of the input symbols of the digital filter 10 was inclined, it was confirmed that it was corrected by the equalization processing of the digital filter 10. 6A and 6B and FIG. 7A and FIG. 7B show constellations relating to X polarization. Usually, since the characteristics do not change between the X polarization and the Y polarization, the same effect can be obtained with respect to the Y polarization.

以上説明したように、デジタルフィルタ10では、多値位相変調において識別されるシンボルごとにタップ係数cが用意されている。また、デジタルフィルタ10では、入力された第1座標情報xに基づいて、複数のタップ係数cから第1タップ係数cn−1が選択され、第1座標情報x及び第1タップ係数cn−1に基づいて第2座標情報aが推定される。このため、理想値からのずれの統計的な傾向がシンボルごとに異なっていたとしても、シンボルごとのエラーベクトルが最少となるように、イコライザ動作する。その結果、シンボルごとに統計的な傾向が異なる場合でもシンボル判定でのエラー数を削減することが可能となる。 As described above, in the digital filter 10, the tap coefficient c is prepared for each symbol identified in the multilevel phase modulation. Further, in the digital filter 10, the first tap coefficient c n−1 is selected from the plurality of tap coefficients c based on the input first coordinate information x n , and the first coordinate information x n and the first tap coefficient c are selected. second coordinate information a n is estimated based on n-1. For this reason, even if the statistical tendency of deviation from the ideal value differs for each symbol, the equalizer operation is performed so that the error vector for each symbol is minimized. As a result, the number of errors in symbol determination can be reduced even when the statistical tendency differs for each symbol.

また、デジタルフィルタ10では、第1座標情報xに基づいていずれのシンボルであるかを仮判定し、仮判定されたシンボルに対して設定されたタップ係数を第1タップ係数cn−1として用いてイコライズ処理している。このイコライズ処理は、第1座標情報x及び第1タップ係数cn−1を乗算することにより行われる。これにより、第1座標情報xに適したタップ係数が用いられ、シンボルごとに統計的な傾向が異なる場合でもシンボルごとのエラーベクトルが最少となるようなイコライズ処理が可能となる。そして、イコライズ処理された座標情報(乗算結果z)に基づいてシンボル判定されるので、シンボル判定でのエラー数を削減することが可能となる。 Further, the digital filter 10 tentatively determines which symbol is based on the first coordinate information xn, and sets the tap coefficient set for the tentatively determined symbol as the first tap coefficient cn −1. The equalization process is used. This equalization process is performed by multiplying the first coordinate information xn and the first tap coefficient cn -1 . Thereby, a tap coefficient suitable for the first coordinate information xn is used, and equalization processing can be performed such that the error vector for each symbol is minimized even when the statistical tendency differs for each symbol. Since symbol determination is performed based on the coordinate information (multiplication result z n ) subjected to equalization processing, the number of errors in symbol determination can be reduced.

また、タップ係数の更新には、適応フィルタのタップ係数の更新アルゴリズムとして一般的なLMSアルゴリズムが用いられる。これにより、タップ係数に本判定部32によるシンボル判定の結果をフィードバックすることで、タップ係数を更新(最適化)している。このため、シンボルごとに異なる最適値にタップ係数を収束させることができる。また、LMSアルゴリズムは簡易な計算により行われるので、タップ係数の更新を簡易化することができる。   For updating the tap coefficients, a general LMS algorithm is used as an update algorithm for the tap coefficients of the adaptive filter. Thereby, the tap coefficient is updated (optimized) by feeding back the result of the symbol determination by the main determination unit 32 to the tap coefficient. For this reason, the tap coefficient can be converged to an optimum value that is different for each symbol. Further, since the LMS algorithm is performed by simple calculation, updating of the tap coefficient can be simplified.

このように、シンボルごとにエラーベクトルの傾向が異なる場合でも最適なタップ係数が得られるので、例えばIQ直交性など受信フロントエンド3の不完全性に起因するコンスタレーションの歪を低減でき、エラー数の削減が可能となる。その結果、後段のFECのエラー訂正能力に対するマージンを増加することが可能となる。また、デジタルフィルタ10は、アダプティブな動作であり簡単な構成で実現できる。   As described above, even when the error vector has a different tendency for each symbol, the optimum tap coefficient can be obtained. For example, distortion of the constellation due to imperfection of the reception front end 3 such as IQ orthogonality can be reduced, and the number of errors can be reduced. Can be reduced. As a result, it is possible to increase the margin for the error correction capability of the subsequent FEC. The digital filter 10 is an adaptive operation and can be realized with a simple configuration.

なお、本発明に係るデジタルフィルタ及びデジタルコヒーレント受信器は上記実施形態に限定されない。例えば、デジタルフィルタ10は、更新部14を備えている必要はない。つまり、M値位相変調において識別されるM個のシンボルごとにM個のタップ係数が設定されていればよく、タップ係数の更新は必ずしも必要ではない。   The digital filter and the digital coherent receiver according to the present invention are not limited to the above embodiment. For example, the digital filter 10 does not need to include the update unit 14. That is, it is sufficient that M tap coefficients are set for each of M symbols identified in the M-value phase modulation, and updating of the tap coefficients is not necessarily required.

また、従来のフィードフォワードタイプの補償に、デジタルフィルタ10のフィードバック補償を組み合わせてもよい。   Further, feedback compensation of the digital filter 10 may be combined with conventional feedforward type compensation.

1…デジタルコヒーレント受信器、10…デジタルフィルタ、11…記憶部、12…選択部、13…推定部、14…更新部、21…仮判定部、22…セレクタ、31…乗算器、32…本判定部、41…加算器、42…タップ係数更新部、R…レジスタ。   DESCRIPTION OF SYMBOLS 1 ... Digital coherent receiver, 10 ... Digital filter, 11 ... Memory | storage part, 12 ... Selection part, 13 ... Estimation part, 14 ... Update part, 21 ... Temporary determination part, 22 ... Selector, 31 ... Multiplier, 32 ... Book Determination unit, 41... Adder, 42... Tap coefficient update unit, R.

Claims (6)

多値位相変調された信号の復調において用いられるデジタルフィルタであって、
前記多値位相変調において識別されるシンボルごとに設定された複数のタップ係数を格納する記憶部と、
入力された複素平面上の第1座標情報に基づいて前記複数のタップ係数から第1タップ係数を選択する選択部と、
前記第1座標情報及び前記第1タップ係数に基づいて複素平面上の第2座標情報を推定し、前記第2座標情報を出力する推定部と、
を備えるデジタルフィルタ。
A digital filter used in demodulation of a multi-level phase modulated signal,
A storage unit for storing a plurality of tap coefficients set for each symbol identified in the multi-level phase modulation;
A selection unit that selects a first tap coefficient from the plurality of tap coefficients based on the input first coordinate information on the complex plane;
An estimation unit that estimates second coordinate information on a complex plane based on the first coordinate information and the first tap coefficient, and outputs the second coordinate information;
Digital filter with
前記推定部は、前記第1座標情報及び前記第1タップ係数を乗算する乗算器と、前記乗算器の乗算結果に基づいていずれのシンボルであるかを判定する本判定部と、を備える請求項1に記載のデジタルフィルタ。   The estimation unit includes a multiplier that multiplies the first coordinate information and the first tap coefficient, and a main determination unit that determines which symbol is based on a multiplication result of the multiplier. The digital filter according to 1. 前記乗算結果と前記第2座標情報との差に基づいて前記第1タップ係数を更新する更新部をさらに備える請求項2に記載のデジタルフィルタ。   The digital filter according to claim 2, further comprising an updating unit that updates the first tap coefficient based on a difference between the multiplication result and the second coordinate information. 前記更新部は、LMS(Least Mean Square)アルゴリズムを用いて前記第1タップ係数を更新する請求項3に記載のデジタルフィルタ。   The digital filter according to claim 3, wherein the updating unit updates the first tap coefficient using an LMS (Least Mean Square) algorithm. 前記選択部は、前記第1座標情報に基づいていずれのシンボルであるかを判定する仮判定部と、前記複数のタップ係数から前記仮判定部によって判定されたシンボルに対して設定されたタップ係数を前記第1タップ係数として選択するセレクタと、を備える請求項1〜請求項4のいずれか一項に記載のデジタルフィルタ。   The selection unit is a temporary determination unit that determines which symbol is based on the first coordinate information, and a tap coefficient that is set for the symbol determined by the temporary determination unit from the plurality of tap coefficients. The digital filter according to any one of claims 1 to 4, further comprising: a selector that selects the first tap coefficient. 請求項1〜請求項5のいずれか一項に記載のデジタルフィルタを備えるデジタルコヒーレント受信器。   A digital coherent receiver comprising the digital filter according to any one of claims 1 to 5.
JP2014128171A 2014-06-23 2014-06-23 Digital filter and digital coherent receiver Pending JP2016009915A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014128171A JP2016009915A (en) 2014-06-23 2014-06-23 Digital filter and digital coherent receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014128171A JP2016009915A (en) 2014-06-23 2014-06-23 Digital filter and digital coherent receiver

Publications (1)

Publication Number Publication Date
JP2016009915A true JP2016009915A (en) 2016-01-18

Family

ID=55227229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014128171A Pending JP2016009915A (en) 2014-06-23 2014-06-23 Digital filter and digital coherent receiver

Country Status (1)

Country Link
JP (1) JP2016009915A (en)

Similar Documents

Publication Publication Date Title
JP6104948B2 (en) System and method for blind equalization and carrier phase recovery in quadrature amplitude modulation systems
CA3019897C (en) Transmission characteristic compensation apparatus, transmission characteristic compensation method, and communication apparatus
US9300401B2 (en) Updating apparatus and method for equalizer coefficient, receiver and otpical communication system
US10277328B2 (en) Signal processing device used in optical receiver and signal processing method
US8873968B2 (en) Optical field receiver, optical multilevel signal receiver, and optical transmission system
JP5351342B2 (en) Carrier phase estimator for nonlinear fault monitoring and mitigation in coherent optical systems
US20050196176A1 (en) Equalization strategy for dual-polarization optical transport system
JP6743603B2 (en) Receiver and phase error compensation method
JP5312384B2 (en) Digital sample processing method, digital sample processing apparatus, and program
CN107925485B (en) Coherent light receiving device
CN103141064A (en) Adaptive equaliser with asynchronous detection and inhibit signal generator
US10164715B2 (en) Adaptive demapper
Nguyen et al. Kalman filtering for carrier phase recovery in optical offset-QAM Nyquist WDM systems
Gianni et al. Compensation of laser frequency fluctuations and phase noise in 16-QAM coherent receivers
CN111869157B (en) Timing recovery apparatus and timing recovery method for use in data transmission system
Bilal et al. Dual stage carrier phase estimation for 16-QAM systems based on a modified QPSK-partitioning algorithm
EP2487813B1 (en) Polarization de-multiplex for multilevel signals
JP2016009915A (en) Digital filter and digital coherent receiver
JP2012248944A (en) Frequency offset estimation device, frequency offset estimation method and digital coherent receiver
WO2017069086A1 (en) Coherent light-receiving device
WO2017169424A1 (en) Optical signal reception apparatus, optical communication system, and method for generating compensation signal for optical signal reception apparatus
JP2014138383A (en) Phase fluctuation compensation method and digital coherent receiver
JP2014158223A (en) Symbol determination method and digital coherent receiver