JP2016006213A - Etching method and etching device using the same - Google Patents

Etching method and etching device using the same Download PDF

Info

Publication number
JP2016006213A
JP2016006213A JP2014127296A JP2014127296A JP2016006213A JP 2016006213 A JP2016006213 A JP 2016006213A JP 2014127296 A JP2014127296 A JP 2014127296A JP 2014127296 A JP2014127296 A JP 2014127296A JP 2016006213 A JP2016006213 A JP 2016006213A
Authority
JP
Japan
Prior art keywords
etching
solder
solder joint
matrix
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014127296A
Other languages
Japanese (ja)
Inventor
敦 大向
Atsushi Omukai
敦 大向
坂口 貴司
Takashi Sakaguchi
貴司 坂口
義己 杉本
Yoshimi Sugimoto
義己 杉本
平井 浩一
Koichi Hirai
浩一 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014127296A priority Critical patent/JP2016006213A/en
Publication of JP2016006213A publication Critical patent/JP2016006213A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an etching method which can shorten the time required for etching a solder matrix and an etching device using the same.SOLUTION: A solder joint 4 is immersed in etchant 7 and the etchant 7 in which the solder joint 4 is immersed then has ultrasound applied thereto until a solder matrix 5 is etched.

Description

この発明は、電子部品のはんだ接合部のエッチング方法およびこれを用いたエッチング装置に関する。   The present invention relates to a method for etching a solder joint portion of an electronic component and an etching apparatus using the same.

電子部品のはんだ付け状態を評価するにあたり、特に重要な分析箇所は、下地のランドとはんだとの“接合界面”である。従来では、その解析手法として電子顕微鏡による断面解析が一般的であったが、この解析手法では、はんだ接合界面組織の結晶粒径を判断することができなかった。結晶粒径から判断される組織の緻密さは、はんだ接合強度に関する重要な指標となる。   In evaluating the soldering state of an electronic component, a particularly important analysis point is the “joining interface” between the underlying land and the solder. Conventionally, a cross-sectional analysis using an electron microscope has been generally used as the analysis method. However, this analysis method cannot determine the crystal grain size of the solder joint interface structure. The fineness of the structure determined from the crystal grain size is an important indicator for solder joint strength.

非特許文献1には、上述したはんだ接合界面の解析手法が開示されている。この手法では、化学的エッチングによってはんだマトリックス(はんだバルク)を除去することで、はんだ接合界面の表面情報を得ている。例えば、電子部品のはんだ接合部をエッチング液に浸漬することにより、はんだ接合部におけるはんだマトリックスを溶解する。
なお、非特許文献1の解析手法では、はんだ接合界面組織の結晶状態を観察することが目的であるため、はんだマトリックスのエッチングは、結晶状態に影響を与えないように行う必要がある。
Non-Patent Document 1 discloses a method for analyzing the solder joint interface described above. In this method, the surface information of the solder joint interface is obtained by removing the solder matrix (solder bulk) by chemical etching. For example, the solder matrix at the solder joint is dissolved by immersing the solder joint of the electronic component in an etching solution.
Note that, in the analysis method of Non-Patent Document 1, the purpose is to observe the crystal state of the solder joint interface structure. Therefore, the etching of the solder matrix must be performed so as not to affect the crystal state.

吉川俊策、立花賢、山中芳恵,「半導体Packageのはんだ接合界面解析技術と新材料の開発動向」,日科技連 第42回 信頼性・保全性シンポジウム,2012年7月,p.69〜72Yoshikawa Shunsaku, Tachibana Ken, Yamanaka Yoshie, “Semiconductor Package Solder Joint Interface Analysis Technology and New Material Development Trends”, Nikka Engineering Co., Ltd. 42nd Symposium on Reliability and Maintenance, July 2012, p. 69-72

従来では、はんだ接合界面組織の結晶状態に影響を与えずにはんだマトリックスを溶解するため、電子部品のはんだ接合部をエッチング液に浸漬した状態で長時間保持することによりはんだマトリックスを徐々に除去していた。このため、はんだ接合界面が解析可能な状態に露出するまで長時間を要するという課題があった。
例えば、はんだ接合部のはんだ量、エッチング液の組成、保持環境によっては、はんだ接合界面が解析可能な状態に露出するまでに約24時間を要する。これは、他の解析手法で解析対象のサンプルを得るまでに必要な時間と比べると著しく長い時間である。
Conventionally, in order to dissolve the solder matrix without affecting the crystalline state of the solder joint interface structure, the solder matrix is gradually removed by holding the solder joint of the electronic component in an etching solution for a long time. It was. For this reason, there existed a subject that it took a long time until the solder joint interface was exposed to the state which can be analyzed.
For example, depending on the amount of solder in the solder joint, the composition of the etching solution, and the holding environment, it takes about 24 hours until the solder joint interface is exposed to an analyzable state. This is a significantly longer time than the time required to obtain a sample to be analyzed by another analysis method.

この発明は、上記のような課題を解決するためになされたもので、はんだマトリックスのエッチングに必要な時間を短縮することができるエッチング方法およびこれを用いたエッチング装置を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an etching method and an etching apparatus using the same that can shorten the time required for etching the solder matrix.

この発明に係るエッチング方法は、はんだ接合部のはんだマトリックスをエッチングするエッチング方法であって、はんだ接合部をエッチング液に浸漬する工程と、はんだ接合部が浸漬されたエッチング液に対して、はんだマトリックスがエッチングされるまで超音波を印加する工程とを備える。   An etching method according to the present invention is an etching method for etching a solder matrix of a solder joint portion, the step of immersing the solder joint portion in an etching solution, and the solder matrix with respect to the etching solution in which the solder joint portion is immersed. Applying an ultrasonic wave until the material is etched.

この発明によれば、はんだ接合界面組織の結晶状態に影響を与えずに、はんだマトリックスのエッチングに必要な時間を短縮することができるという効果がある。   According to the present invention, it is possible to shorten the time required for etching the solder matrix without affecting the crystal state of the solder joint interface structure.

電子部品のはんだ接合部の概要を示す図である。It is a figure which shows the outline | summary of the solder joint part of an electronic component. この発明の実施の形態1に係るエッチング方法を示す図である。It is a figure which shows the etching method which concerns on Embodiment 1 of this invention. エッチング過程におけるはんだ接合部の状態を示すSEM像である。It is a SEM image which shows the state of the solder joint part in an etching process.

実施の形態1.
図1は、電子部品のはんだ接合部を示す図である。図1(a)は、基板2にはんだ付けにより実装された電子部品1の一例を示している。電子部品1のリード端子3は、基板2に形成された貫通孔に挿通してからはんだ付けされる。これによりはんだ接合部4が形成される。なお、電子部品1の一例として図1(a)の構造を示したが、本発明は、これに限定されるものではなく、表面実装部品にも適用可能である。
Embodiment 1 FIG.
FIG. 1 is a diagram illustrating a solder joint portion of an electronic component. FIG. 1A shows an example of an electronic component 1 mounted on a substrate 2 by soldering. The lead terminal 3 of the electronic component 1 is soldered after being inserted into a through hole formed in the substrate 2. Thereby, the solder joint part 4 is formed. Although the structure of FIG. 1A is shown as an example of the electronic component 1, the present invention is not limited to this and can be applied to a surface mount component.

図1(b)は、図1(a)の符号Aを付した部分、すなわち、はんだ接合部4の拡大図である。図1(b)に示すように、はんだマトリックス5と基板2の下地ランド2a(斜線部)との間にはんだ接合界面6が形成される。はんだマトリックス5とは、電子部品1のリード端子3と基板2とをはんだ付けしているはんだ部分である。   FIG. 1B is an enlarged view of the portion denoted by reference symbol A in FIG. As shown in FIG. 1B, a solder joint interface 6 is formed between the solder matrix 5 and the base land 2a (shaded portion) of the substrate 2. The solder matrix 5 is a solder portion where the lead terminals 3 of the electronic component 1 and the substrate 2 are soldered.

非特許文献1の解析手法ではんだ接合界面6の結晶粒を観察する場合、はんだマトリックス5を除去する必要がある。そこで、本発明では、はんだマトリックス5をエッチングするために調整されたエッチング液7を使用する。
まず、図2(a)に示すように、はんだ接合部4を配置した容器8内にエッチング液7を注入する。ここでは、はんだマトリックス5が完全に浸かるように十分な量のエッチング液7を使用する。これにより、エッチング液7の液面がはんだマトリックス5の最上部(頂点)よりも上になる。なお、実際の容器8には、はんだ接合部4を介して電子部品1が実装された基板2を配置するが、説明の簡単のため、図2では、はんだ接合部4のみが容器8に配置されているように記載している。
When observing crystal grains of the solder joint interface 6 by the analysis method of Non-Patent Document 1, it is necessary to remove the solder matrix 5. Therefore, in the present invention, an etching solution 7 prepared for etching the solder matrix 5 is used.
First, as shown in FIG. 2A, an etching solution 7 is injected into a container 8 in which the solder joints 4 are arranged. Here, a sufficient amount of etching solution 7 is used so that the solder matrix 5 is completely immersed. As a result, the liquid level of the etching solution 7 becomes higher than the uppermost portion (vertex) of the solder matrix 5. In addition, although the board | substrate 2 with which the electronic component 1 was mounted via the solder junction part 4 is arrange | positioned in the actual container 8, only the solder junction part 4 is arrange | positioned in the container 8 in FIG. It is described as being.

次に、上記容器8を、図2(b)に示すように超音波発生器9の超音波槽に配置する。超音波槽には、水などの超音波伝達媒体10が満たしてあり、超音波発生器9が発生した超音波は、超音波伝達媒体10を介して容器8のエッチング液7およびはんだ接合部4に伝達される。はんだマトリックス5のエッチング度合いは、作業者が目視で適宜確認してもよい。   Next, the said container 8 is arrange | positioned to the ultrasonic tank of the ultrasonic generator 9, as shown in FIG.2 (b). The ultrasonic tank is filled with an ultrasonic transmission medium 10 such as water, and the ultrasonic waves generated by the ultrasonic generator 9 are transmitted via the ultrasonic transmission medium 10 to the etching solution 7 and the solder joint 4 of the container 8. Is transmitted to. The etching degree of the solder matrix 5 may be appropriately confirmed by an operator visually.

図2(c)に示すように、はんだマトリックス5が完全にエッチングされてはんだ接合界面6が露出すると、超音波の印加を停止し、はんだ接合界面6が露出した基板2を容器8から取り出して処理が完了する。
なお、印加する超音波は、振動数が大きい不可聴(>20kHz)の音波(粗密波)であり、短波長で高エネルギー密度が得られる。この超音波の振動によってはんだマトリックス5がエッチングされる化学反応が促進する。
As shown in FIG. 2C, when the solder matrix 5 is completely etched and the solder joint interface 6 is exposed, the application of ultrasonic waves is stopped, and the substrate 2 with the solder joint interface 6 exposed is taken out from the container 8. Processing is complete.
The applied ultrasonic wave is an inaudible (> 20 kHz) sound wave (coherent wave) having a large frequency, and a high energy density is obtained at a short wavelength. This ultrasonic vibration promotes a chemical reaction in which the solder matrix 5 is etched.

上述のように印加した超音波は、エッチング液7を介してはんだマトリックス5に伝達される。従って、容器8においてエッチング液7の液面がはんだマトリックス5の頂点よりも下にあった場合、はんだマトリックス5の一部にエッチング液7と接触せず、かつ超音波が届かない部分が生じ、エッチングの促進効果が得られなくなる。   The ultrasonic waves applied as described above are transmitted to the solder matrix 5 through the etching solution 7. Therefore, when the liquid level of the etching solution 7 is lower than the top of the solder matrix 5 in the container 8, a part of the solder matrix 5 does not come into contact with the etching solution 7 and the ultrasonic wave does not reach, The effect of promoting etching cannot be obtained.

また、容器8のサイズについて規制はないが、はんだ接合部4を介して電子部品1が実装された基板2に対して容器8のサイズが大きすぎると、超音波を印加したときに容器8内で基板2が動き、ひっくり返ることがある。基板2が容器8内でひっくり返った場合、エッチングの状況を確認しづらくなる、あるいは、露出したはんだ接合界面6が容器8の内壁に衝突して損傷するといった不具合を起こす可能性がある。従って、基板2が動かない程度のサイズの容器8を用いることが好ましい。ただし、基板2がひっくり返らない構造や仕組みになっていれば、容器8のサイズは問わない。   Moreover, although there is no restriction | limiting about the size of the container 8, if the size of the container 8 is too large with respect to the board | substrate 2 with which the electronic component 1 was mounted via the solder junction part 4, when an ultrasonic wave is applied, The substrate 2 may move and turn over. If the substrate 2 is turned upside down in the container 8, it may be difficult to check the state of etching, or the exposed solder joint interface 6 may collide with the inner wall of the container 8 and be damaged. Therefore, it is preferable to use a container 8 having such a size that the substrate 2 does not move. However, the size of the container 8 is not limited as long as the substrate 2 has a structure or mechanism that does not turn over.

水などの超音波伝達媒体10はその量が多すぎると、エッチング液7を入れた容器8が浮力で浮き上がり、超音波槽内で倒れる可能性がある。このため、容器8が倒れない程度の量に調整する。   If the amount of the ultrasonic transmission medium 10 such as water is too large, the container 8 containing the etching solution 7 may be lifted by buoyancy and fall down in the ultrasonic bath. For this reason, it adjusts so that the container 8 may not fall down.

本発明では、超音波を印加することによりエッチングが格段に促進される。
例えば、同一のはんだ量および組成のはんだ接合部4に同一の組成のエッチング液7を使用して、超音波を印加しなかった場合、はんだマトリックス5が完全にエッチングされるまでに約24時間を要したところ、超音波を印加することにより約1時間に短縮された実験結果を得ている。
In the present invention, etching is remarkably promoted by applying ultrasonic waves.
For example, when the etching solution 7 having the same composition is used for the solder joint portion 4 having the same solder amount and composition and no ultrasonic wave is applied, it takes about 24 hours until the solder matrix 5 is completely etched. In short, the experimental result shortened to about 1 hour by applying ultrasonic waves has been obtained.

図3は、エッチング過程におけるはんだ接合部の状態を示すSEM(走査型電子顕微鏡)像である。図3(a)から図3(e)までの図は、図1(b)のB方向からみたはんだマトリックス5のSEM像である。また、S0の流れ(従来技術)が超音波を印加せずにエッチングを行った場合であり、S1の流れ(本発明)が超音波を印加してエッチングを行った場合である。なお、S0,S1には同一のはんだ量および組成のはんだ接合部4に同一の組成のエッチング液7を使用している。   FIG. 3 is an SEM (scanning electron microscope) image showing the state of the solder joint in the etching process. FIGS. 3A to 3E are SEM images of the solder matrix 5 viewed from the B direction in FIG. 1B. Further, the flow of S0 (prior art) is a case where etching is performed without applying ultrasonic waves, and the flow of S1 (the present invention) is a case where etching is performed by applying ultrasonic waves. In addition, the etching liquid 7 of the same composition is used for S0 and S1 in the solder joint part 4 of the same solder amount and composition.

図3(a)は、はんだ接合部4を含む基板2を容器8に配置してエッチング液7を注入した初期状態におけるSEM像である。この段階では、S0、S1の違いがなく、はんだマトリックス5はエッチングされていない。S0の流れでは、容器8で基板2をエッチング液7に浸漬させた状態で待つのみである。   FIG. 3A is an SEM image in an initial state where the substrate 2 including the solder joint portion 4 is placed in the container 8 and the etching solution 7 is injected. At this stage, there is no difference between S0 and S1, and the solder matrix 5 is not etched. In the flow of S <b> 0, the process only waits in a state where the substrate 2 is immersed in the etching solution 7 in the container 8.

S1の流れにおける図3(b)のSEM像は、上記容器8を超音波槽に配置して超音波の印加を開始した直後のはんだマトリックス5の状態を示している。この段階では、まだエッチングが進行しておらず、図3(a)と同様な状態である。   The SEM image in FIG. 3B in the flow of S1 shows the state of the solder matrix 5 immediately after the container 8 is placed in an ultrasonic bath and application of ultrasonic waves is started. At this stage, the etching has not yet progressed, and the state is the same as in FIG.

この後、超音波の印加を開始してから約1時間経過すると、図3(c)に示すように、はんだマトリックス5が完全にエッチングされて、はんだ接合界面6の結晶粒5aが露出した状態になっている。なお、図3(c)では結晶粒の形状を概略的に記載している。
このように超音波を印加してエッチングを促進させた場合であっても、結晶粒径を正確に測定可能な表面状態(結晶状態)のはんだ接合界面6を得ることができる。
Thereafter, when about 1 hour has elapsed since the start of application of ultrasonic waves, as shown in FIG. 3C, the solder matrix 5 is completely etched, and the crystal grains 5a of the solder joint interface 6 are exposed. It has become. Note that FIG. 3C schematically shows the shape of the crystal grains.
Even in the case where etching is promoted by applying ultrasonic waves in this way, it is possible to obtain the solder joint interface 6 in a surface state (crystal state) capable of accurately measuring the crystal grain size.

一方、超音波を印加しない場合、同時刻のSEM像は、図3(d)のようになる。この場合、エッチングが進行しておらず、破線で示す結晶粒5bは見えていない。
図3(e)はエッチングを開始してから超音波を印加せずに約24時間が経過したときのSEM像である。このように超音波を印加しない場合は、結晶粒5bが露出したはんだ接合界面6が得られるまでに約24時間を要する。
なお、はんだ接合部4のはんだ量およびはんだ組成、エッチング液7の組成などの条件に応じてエッチングが完了する時間は変化する。ただし、いずれの場合であっても、超音波を印加することにより超音波を印加しない場合に比べてエッチング時間が短縮される。
On the other hand, when no ultrasonic wave is applied, the SEM image at the same time is as shown in FIG. In this case, the etching is not progressing, and the crystal grain 5b shown by the broken line is not visible.
FIG. 3E is an SEM image when about 24 hours have elapsed without applying ultrasonic waves after the etching is started. When no ultrasonic wave is applied in this way, it takes about 24 hours to obtain the solder joint interface 6 where the crystal grains 5b are exposed.
The time for completing the etching varies depending on conditions such as the solder amount and solder composition of the solder joint portion 4 and the composition of the etching solution 7. However, in any case, the etching time is shortened by applying the ultrasonic wave as compared with the case where the ultrasonic wave is not applied.

従来では、はんだ接合界面6の表面状態を損傷しないように、はんだマトリックス5のエッチングをなるべく静的な条件で実施していた。このため、エッチングが長時間となり非常に効率が悪かった。
これに対して、本発明の発明者が実験研究を行った結果、超音波を印加してエッチングを実施しても、静的な条件でエッチングした場合と同様な表面状態(結晶状態)のはんだ接合界面6が得られることがわかった。これにより、従来と比較して格段にエッチング時間を短縮することができ、はんだ付け状態の評価を効率的に行えるようになった。
また、エッチング時間が短縮されたことにより多くのサンプルが得られるので、はんだ接合界面6の解析の信頼性も高めることができる。
Conventionally, the solder matrix 5 is etched under as static a condition as possible so as not to damage the surface state of the solder joint interface 6. For this reason, etching took a long time and the efficiency was very poor.
On the other hand, as a result of experimental research by the inventors of the present invention, even when etching is performed by applying an ultrasonic wave, a solder having a surface state (crystalline state) similar to that obtained when etching is performed under static conditions. It was found that the bonding interface 6 was obtained. As a result, the etching time can be remarkably shortened as compared with the prior art, and the soldered state can be evaluated efficiently.
Moreover, since many samples are obtained by shortening the etching time, the reliability of the analysis of the solder joint interface 6 can also be improved.

以上のように、この実施の形態1によれば、はんだ接合部4をエッチング液7に浸漬し、はんだ接合部4が浸漬されたエッチング液7に対して、はんだマトリックス5がエッチングされるまで超音波を印加する。このようにすることで、はんだ接合界面組織の結晶状態に影響を与えずに、はんだマトリックス5のエッチングに必要な時間を短縮することができる。   As described above, according to the first embodiment, the solder joint portion 4 is immersed in the etching solution 7, and the etching solution 7 in which the solder joint portion 4 is immersed is more than etched until the solder matrix 5 is etched. Apply sound waves. By doing in this way, the time required for the etching of the solder matrix 5 can be shortened without affecting the crystal state of the solder joint interface structure.

また、この実施の形態1によれば、はんだ接合部4は、エッチング液7に完全に沈むまで浸漬される。このようにすることで、超音波を印加することによるエッチング促進効果が得られる。   Further, according to the first embodiment, the solder joint portion 4 is immersed in the etching solution 7 until it completely sinks. By doing in this way, the etching promotion effect by applying an ultrasonic wave is acquired.

なお、本発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。   In the present invention, any component of the embodiment can be modified or any component of the embodiment can be omitted within the scope of the invention.

1 電子部品、2 基板、2a 下地ランド、3 リード端子、4 はんだ接合部、5 はんだマトリックス、5a,5b 接合界面組織の結晶粒、6 はんだ接合界面、7 エッチング液、8 容器、9 超音波発生器、10 超音波伝達媒体。   DESCRIPTION OF SYMBOLS 1 Electronic component, 2 Board | substrate, 2a Ground land, 3 Lead terminal, 4 Solder joint part, 5 Solder matrix, 5a, 5b Joint interface structure crystal grain, 6 Solder joint interface, 7 Etching liquid, 8 Container, 9 Ultrasonic wave generation 10 Ultrasonic transmission medium.

Claims (3)

はんだ接合部のはんだマトリックスをエッチングするエッチング方法であって、
前記はんだ接合部をエッチング液に浸漬する工程と、
前記はんだ接合部が浸漬された前記エッチング液に対して、前記はんだマトリックスがエッチングされるまで超音波を印加する工程とを備えたエッチング方法。
An etching method for etching a solder matrix of a solder joint,
Immersing the solder joint in an etchant;
Applying an ultrasonic wave to the etching solution in which the solder joint is immersed until the solder matrix is etched.
前記はんだ接合部は、前記エッチング液に完全に沈むまで浸漬されることを特徴とする請求項1記載のエッチング方法。   The etching method according to claim 1, wherein the solder joint is immersed in the etching solution until it completely sinks. 請求項1または請求項2記載のエッチング方法を用いたエッチング装置。   An etching apparatus using the etching method according to claim 1.
JP2014127296A 2014-06-20 2014-06-20 Etching method and etching device using the same Pending JP2016006213A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014127296A JP2016006213A (en) 2014-06-20 2014-06-20 Etching method and etching device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014127296A JP2016006213A (en) 2014-06-20 2014-06-20 Etching method and etching device using the same

Publications (1)

Publication Number Publication Date
JP2016006213A true JP2016006213A (en) 2016-01-14

Family

ID=55224789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014127296A Pending JP2016006213A (en) 2014-06-20 2014-06-20 Etching method and etching device using the same

Country Status (1)

Country Link
JP (1) JP2016006213A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649661A (en) * 1992-07-29 1994-02-22 Matsushita Electric Ind Co Ltd Developing device
JP2010090404A (en) * 2008-10-03 2010-04-22 Mitsubishi Materials Corp METHOD FOR REMOVING Sn PLATING AND Sn PLATING REMOVING DEVICE
JP2012527757A (en) * 2009-05-18 2012-11-08 アンスティテュ ポリテク二ック ドゥ グルノーブル Method for etching a material in the presence of a gas
JP2013524024A (en) * 2010-04-15 2013-06-17 アドバンスド テクノロジー マテリアルズ,インコーポレイテッド How to recycle an aged printed circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649661A (en) * 1992-07-29 1994-02-22 Matsushita Electric Ind Co Ltd Developing device
JP2010090404A (en) * 2008-10-03 2010-04-22 Mitsubishi Materials Corp METHOD FOR REMOVING Sn PLATING AND Sn PLATING REMOVING DEVICE
JP2012527757A (en) * 2009-05-18 2012-11-08 アンスティテュ ポリテク二ック ドゥ グルノーブル Method for etching a material in the presence of a gas
JP2013524024A (en) * 2010-04-15 2013-06-17 アドバンスド テクノロジー マテリアルズ,インコーポレイテッド How to recycle an aged printed circuit board

Similar Documents

Publication Publication Date Title
CN102522319A (en) Embedding unpackaging method for plastic packaged device packaged by flip chip bonding process
JPWO2006075615A1 (en) Ultrasonic flaw detection method and ultrasonic flaw detection apparatus
JP2003031535A (en) Ultrasonic cleaning method of semiconductor manufacturing apparatus
US20160067749A1 (en) Ultrasonic cleaning apparatus and method for cleaning
TW201718117A (en) GIGASONIC cleaning techniques
CN108987246A (en) Method for removing chip packaging structure
JP2007093574A (en) Probe card for integrated circuit
JP2016006213A (en) Etching method and etching device using the same
JP2007327914A (en) Ultrasonic inspection method
CN103418572B (en) Ultrasonic cleaning method and ultrasonic cleaning apparatus
JP2008085150A (en) Cleaning method
JP2012032270A (en) Cleanness inspection device for inspection target object, and cleanness inspection method
US6033994A (en) Apparatus and method for deprocessing a multi-layer semiconductor device
JP2004140013A (en) Method for cleaning probe card
TWI793852B (en) Cleaning method
Camerotto et al. Towards an improved megasonic cleaning process: influence of surface tension on bubble activity in acoustic fields
JP3760468B2 (en) Evaluation method of silicon substrate
JP2005247687A (en) Chemical processing method of glass substrate
JP4667233B2 (en) Dry ultrasonic inspection method and ultrasonic inspection equipment
JP2005081163A (en) Production method of carrier plate
CN115656331A (en) Unsealing and analyzing method and equipment for tracing failure root cause of chip cracking
Chan et al. Novel application of ultrasonic decapsulation and etching in failure analysis
JP5353730B2 (en) Ultrasonic cleaning method, ultrasonic cleaning apparatus, and method for producing propagation water used for ultrasonic cleaning
KR20130088068A (en) Cleaning method
JP2004330036A (en) Surface treatment method for minute sphere

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180130