JP2015536500A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015536500A5 JP2015536500A5 JP2015539607A JP2015539607A JP2015536500A5 JP 2015536500 A5 JP2015536500 A5 JP 2015536500A5 JP 2015539607 A JP2015539607 A JP 2015539607A JP 2015539607 A JP2015539607 A JP 2015539607A JP 2015536500 A5 JP2015536500 A5 JP 2015536500A5
- Authority
- JP
- Japan
- Prior art keywords
- shape
- region
- coordinates
- vertex
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (41)
- 領域をモザイク化するためのモザイク化ユニットであって、
前記モザイク化ユニットは、回路を備え、
前記モザイク化ユニットは、
前記領域を、第1の部分を含む複数の部分に分割することと、
前記第1の部分における形状の数と再使用バッファのサイズに基づいて、少なくとも前記第1の部分を、複数の細部分に分割し、これによって、前記細部分の第1の細部分内の複数の形状の座標の格納が、前記再使用バッファをオーバフローさせないようにすることと、
前記第1の細部分内に存在する第1の形状のセットの頂点の座標を決定することであって、前記第1の形状のセットの各形状は、前記第1の部分の第1の縁に少なくとも1つの頂点を含み、前記第1の形状のセットのうちの少なくとも1つの形状は、前記領域の境界に少なくとも1つの頂点を含み、前記第1の部分の第1の縁は、前記領域の境界のうちの1つではない、決定することと、
前記第1の形状のセットの頂点の座標を決定した後、前記第1の細部分内に存在する第2の形状のセットの頂点の座標を決定することと、
前記モザイク化ユニットが座標を最後に決定する前記第1の形状のセットの形状は、前記モザイク化ユニットが座標を最初に決定する前記第2の形状のセットの形状と頂点を共有せず、
前記第2の形状のセットの各形状は、少なくとも1つの頂点を、前記第1の形状のセットのうちの少なくとも1つの形状と共有し、前記第2の形状のセットのうちの少なくとも1つの形状は、前記第1の形状のセットのうちの少なくとも1つの形状と同じ、前記領域の境界に、少なくとも1つの頂点を含み、
前記第2の形状のセットのうちの何れの形状も、前記第1の部分の第1の縁に頂点を含まず、
前記第1の細部分の形状の頂点の座標を決定した後、前記第1の部分の第2の細部分の第1の形状のセットの頂点の座標を決定することであって、前記第2の細部分の第1の形状のセットの各形状は、前記第2の細部分の第1の縁に少なくとも1つの頂点を含む、決定することと、
前記第2の細部分の第1の形状のセットの頂点の座標を決定した後、前記第2の細部分の第2の形状のセットの頂点の座標を決定することと、
前記第2の細部分の第2の形状のセットのうちの何れの形状も、前記第2の細部分の第1の縁に頂点を含んでおらず、
前記第1の細部分の第1の形状のセットに対して決定した座標、前記第1の細部分の第2の形状のセットに対して決定した座標、前記第2の細部分の第1の形状のセットに対して決定した座標、および、グラフィック処理のために前記第2の細部分の第2の形状のセットに対して決定した座標を出力することと、を実行するように構成されているモザイク化ユニット。 - 前記領域は三角形領域であり、前記領域は3つの部分に分割される、請求項1に記載のモザイク化ユニット。
- 前記領域はクワッド領域であり、前記領域は4つの部分に分割される、請求項1に記載のモザイク化ユニット。
- 前記第1の部分の第1の縁は、前記領域の2つの境界間に存在し、前記2つの境界のうちの1つは、前記領域の境界に前記少なくとも1つの頂点を含む、前記第1の細部分の第1の形状のセットのうちの少なくとも1つの形状の境界を含む、請求項1に記載のモザイク化ユニット。
- 前記第1の部分は、少なくとも4つの縁を備え、
前記少なくとも4つの縁のうちの第1の縁および第2の縁は、前記領域の境界内に存在し、
前記4つの縁のうちの第3の縁および第4の縁はおのおの、前記領域の境界に存在する、請求項1に記載のモザイク化ユニット。 - 前記領域が、奇数の辺長を有する側面を含んでいる場合、前記領域は、前記側面の中心軸からのオフセット分離される、請求項1に記載のモザイク化ユニット。
- 前記領域を分割するために、前記モザイク化ユニットは、前記第1の部分に対して非均一なモザイク化ファクタを有する少なくとも1つの部分へ前記領域を分割するように構成され、
前記モザイク化ユニットはさらに、前記第1の部分内の頂点の座標を決定することとは別に、前記非均一なモザイク化ファクタを有する部分内に存在する頂点の座標を決定するように構成された、請求項1に記載のモザイク化ユニット。 - 前記第1の部分に関して非均一なモザイク化ファクタを有する少なくとも1つの部分は、前記領域の境界に沿って存在する、請求項7に記載のモザイク化ユニット。
- 領域をモザイク化する方法であって、
グラフィック処理ユニット(GPU)によって、領域を、第1の部分を含む複数の部分に分割することと、
前記GPUによって、前記第1の部分における形状の数と再使用バッファのサイズに基づいて、少なくとも前記第1の部分を、複数の細部分に分割し、これによって、前記細部分の第1の細部分内の複数の形状の座標の格納が、前記再使用バッファをオーバフローさせないようにすることと、
前記GPUによって、前記第1の細部分内に存在する第1の形状のセットの頂点の座標を決定することであって、前記第1の形状のセットの各形状は、前記第1の部分の第1の縁に少なくとも1つの頂点を含み、前記第1の形状のセットのうちの少なくとも1つの形状は、前記領域の境界に少なくとも1つの頂点を含み、前記第1の部分の第1の縁は、前記領域の境界のうちの1つではない、決定することと、
前記第1の形状のセットの頂点の座標を決定した後、前記GPUによって、前記第1の細部分内に存在する第2の形状のセットの頂点の座標を決定することと、
前記座標が最後に決定される前記第1の形状のセットの形状は、前記座標が最初に決定される前記第2の形状のセットの形状と頂点を共有せず、
前記第2の形状のセットの各形状は、少なくとも1つの頂点を、前記第1の形状のセットのうちの少なくとも1つの形状と共有し、前記第2の形状のセットのうちの少なくとも1つの形状は、前記第1の形状のセットのうちの少なくとも1つの形状と同じ、前記領域の境界に、少なくとも1つの頂点を含み、
前記第2の形状のセットのうちの何れの形状も、前記第1の部分の第1の縁に頂点を含まず、
前記第1の細部分の形状の頂点の座標を決定した後、前記GPUによって、前記第1の部分の第2の細部分の第1の形状のセットの頂点の座標を決定することであって、前記第2の細部分の第1の形状のセットの各形状は、前記第2の細部分の第1の縁に少なくとも1つの頂点を含む、決定することと、
前記第2の細部分の第1の形状のセットの頂点の座標を決定した後、前記GPUによって、前記第2の細部分の第2の形状のセットの頂点の座標を決定することと、
前記第2の細部分の第2の形状のセットのうちの何れの形状も、前記第2の細部分の第1の縁に頂点を含んでおらず、
前記GPUによって、前記第1の細部分の第1の形状のセットの頂点に対して決定した座標、前記第1の細部分の第2の形状のセットの頂点に対して決定した座標、前記第2の細部分の第1の形状のセットの頂点に対して決定した座標、および、前記第2の細部分の第2の形状のセットの頂点に対して決定した座標に基づいて、プリミティブをパッチに加えることと、
前記GPUによって、前記パッチのプリミティブ上でグラフィック処理を実行し、表示されるべきピクセル対するピクセル値を発生させることと、
前記GPUによって、前記ピクセル値を出力することとを含む方法。 - 前記領域は三角形領域であり、前記領域は3つの部分に分割される、請求項9に記載の方法。
- 前記領域はクワッド領域であり、前記領域は4つの部分に分割される、請求項9に記載の方法。
- 前記第1の部分の第1の縁は、前記領域の2つの境界間に存在し、前記2つの境界のうちの1つは、前記領域の境界に前記少なくとも1つの頂点を含む、前記第1の細部分の第1の形状のセットのうちの少なくとも1つの形状の境界を含む、請求項9に記載の方法。
- 前記第1の部分は、少なくとも4つの縁を備え、
前記少なくとも4つの縁のうちの第1の縁および第2の縁は、前記領域の境界内に存在し、
前記4つの縁のうちの第3の縁および第4の縁はおのおの、前記領域の境界に存在する、請求項9に記載の方法。 - 前記領域が、奇数の辺長を有する側面を含んでいる場合、前記領域は、前記側面の中心軸からのオフセット分離される、請求項9に記載の方法。
- 前記領域を複数の部分に分割することはさらに、
前記第1の部分に対して非均一なモザイク化ファクタを有する少なくとも1つの部分へ前記領域を分割することと、
前記第1の部分内の頂点の座標を決定することとは別に、前記非均一なモザイク化ファクタを有する部分内に存在する頂点の座標を決定することと
を備える、請求項9に記載の方法。 - 前記第1の部分に関して非均一なモザイク化ファクタを有する少なくとも1つの部分は、前記領域の境界に沿って存在する、請求項15に記載の方法。
- グラフィック処理ユニット(GPU)であって、
領域をモザイク化するためのモザイク化ユニットを含む回路を備え、
前記モザイク化ユニットは、
領域を、第1の部分を含む複数の部分に分割する手段と、
前記第1の部分における形状の数と再使用バッファのサイズに基づいて、少なくとも前記第1の部分を、複数の細部分に分割し、これによって、前記細部分の第1の細部分内の複数の形状の座標の格納が、前記再使用バッファをオーバフローさせないようにする手段と、
前記第1の細部分内に存在する第1の形状のセットの頂点の座標を決定する手段であって、前記第1の形状のセットの各形状は、前記第1の部分の第1の縁に少なくとも1つの頂点を含み、前記第1の形状のセットのうちの少なくとも1つの形状は、前記領域の境界に少なくとも1つの頂点を含み、前記第1の部分の第1の縁は、前記領域の境界のうちの1つではない、決定する手段と、
前記第1の形状のセットの頂点の座標を決定した後、前記第1の細部分内に存在する第2の形状のセットの頂点の座標を決定する手段と、
前記座標が最後に決定される前記第1の形状のセットの形状は、前記座標が最初に決定される前記第2の形状のセットの形状と頂点を共有せず、
前記第2の形状のセットの各形状は、少なくとも1つの頂点を、前記第1の形状のセットのうちの少なくとも1つの形状と共有し、前記第2の形状のセットのうちの少なくとも1つの形状は、前記第1の形状のセットのうちの少なくとも1つの形状と同じ、前記領域の境界に、少なくとも1つの頂点を含み、
前記第2の形状のセットのうちの何れの形状も、前記第1の部分の第1の縁に頂点を含まず、
前記第1の細部分の形状の頂点の座標を決定した後、前記第1の部分の第2の細部分の第1の形状のセットの頂点の座標を決定する手段であって、前記第2の細部分の第1の形状のセットの各形状は、前記第2の細部分の第1の縁に少なくとも1つの頂点を含む、決定する手段と、
前記第2の細部分の第1の形状のセットの頂点の座標を決定した後、前記第2の細部分の第2の形状のセットの頂点の座標を決定する手段と、
前記第2の細部分の第2の形状のセットのうちの何れの形状も、前記第2の細部分の第1の縁に頂点を含んでおらず、
前記第1の細部分の第1の形状のセットに対して決定した座標、前記第1の細部分の第2の形状のセットに対して決定した座標、前記第2の細部分の第1の形状のセットに対して決定した座標、および、グラフィック処理のために前記第2の細部分の第2の形状のセットに対して決定した座標を出力する手段とを備えるGPU。 - 前記領域は三角形領域であり、前記領域は3つの部分に分割される、請求項17に記載のGPU。
- 前記領域はクワッド領域であり、前記領域は4つの部分に分割される、請求項17に記載のGPU。
- 前記第1の部分の第1の縁は、前記領域の2つの境界間に存在し、前記2つの境界のうちの1つは、前記領域の境界に前記少なくとも1つの頂点を含む、前記第1の細部分の第1の形状のセットのうちの少なくとも1つの形状の境界を含む、請求項17に記載のGPU。
- 前記第1の部分は、少なくとも4つの縁を備え、
前記少なくとも4つの縁のうちの第1の縁および第2の縁は、前記領域の境界内に存在し、
前記4つの縁のうちの第3の縁および第4の縁はおのおの、前記領域の境界に存在する、請求項17に記載のGPU。 - 前記領域が、奇数の辺長を有する側面を含んでいる場合、前記領域は、前記側面の中心軸からのオフセット分離される、請求項17に記載のGPU。
- 前記領域を複数の部分に分割することは、前記第1の部分に対して非均一なモザイク化ファクタを有する少なくとも1つの部分へ前記領域を分割することをさらに備え、
前記モザイク化ユニットはさらに、前記第1の部分内の頂点の座標を決定することとは別に、前記非均一なモザイク化ファクタを有する部分内に存在する頂点の座標を決定するように構成された、請求項17に記載のGPU。 - 前記第1の部分に関して非均一なモザイク化ファクタを有する少なくとも1つの部分は、前記領域の境界に沿って存在する、請求項23に記載のGPU。
- 信号ではない非一時的コンピュータ読取可能な媒体において、実行された場合に、プログラム可能なプロセッサに、
領域を、第1の部分を含む複数の部分に分割することと、
前記第1の部分における形状の数と再使用バッファのサイズに基づいて、少なくとも前記第1の部分を、複数の細部分に分割し、これによって、前記細部分の第1の細部分内の複数の形状の座標の格納が、前記再使用バッファをオーバフローさせないようにすることと、
前記第1の細部分内に存在する第1の形状のセットの頂点の座標を決定することであって、前記第1の形状のセットの各形状は、前記第1の部分の第1の縁に少なくとも1つの頂点を含み、前記第1の形状のセットのうちの少なくとも1つの形状は、前記領域の境界に少なくとも1つの頂点を含み、前記第1の部分の第1の縁は、前記領域の境界のうちの1つではない、決定することと、
前記第1の形状のセットの頂点の座標を決定した後、前記第1の細部分内に存在する第2の形状のセットの頂点の座標を決定することと、
前記座標が最後に決定される前記第1の形状のセットの形状は、前記座標が最初に決定される前記第2の形状のセットの形状と頂点を共有せず、
前記第2の形状のセットの各形状は、少なくとも1つの頂点を、前記第1の形状のセットのうちの少なくとも1つの形状と共有し、前記第2の形状のセットのうちの少なくとも1つの形状は、前記第1の形状のセットのうちの少なくとも1つの形状と同じ、前記領域の境界に、少なくとも1つの頂点を含み、
前記第2の形状のセットのうちの何れの形状も、前記第1の部分の第1の縁に頂点を含まず、
前記第1の細部分の形状の頂点の座標を決定した後、前記第1の部分の第2の細部分の第1の形状のセットの頂点の座標を決定することであって、前記第2の細部分の第1の形状のセットの各形状は、前記第2の細部分の第1の縁に少なくとも1つの頂点を含む、決定することと、
前記第2の細部分の第1の形状のセットの頂点の座標を決定した後、前記第2の細部分の第2の形状のセットの頂点の座標を決定することと、
前記第2の細部分の第2の形状のセットのうちの何れの形状も、前記第2の細部分の第1の縁に頂点を含んでおらず、
前記第1の細部分の第1の形状のセットに対して決定した座標、前記第1の細部分の第2の形状のセットに対して決定した座標、前記第2の細部分の第1の形状のセットに対して決定した座標、および、グラフィック処理のために前記第2の細部分の第2の形状のセットに対して決定した座標を出力することと、を実行させる命令を備えるコンピュータ読取可能な媒体。 - 前記領域は三角形領域であり、前記領域は3つの部分に分割される、請求項25に記載のコンピュータ読取可能な媒体。
- 前記領域はクワッド領域であり、前記領域は4つの部分に分割される、請求項25に記載のコンピュータ読取可能な媒体。
- 前記第1の部分の第1の縁は、前記領域の2つの境界間に存在し、前記2つの境界のうちの1つは、前記領域の境界に前記少なくとも1つの頂点を含む、前記第1の細部分の第1の形状のセットのうちの少なくとも1つの形状の境界を含む、請求項25に記載のコンピュータ読取可能な媒体。
- 前記第1の部分は、少なくとも4つの縁を備え、
前記少なくとも4つの縁のうちの第1の縁および第2の縁は、前記領域の境界内に存在し、
前記4つの縁のうちの第3の縁および第4の縁はおのおの、前記領域の境界に存在する、請求項25に記載のコンピュータ読取可能な媒体。 - 前記領域が、奇数の辺長を有する側面を含んでいる場合、前記領域は、前記側面の中心軸からのオフセット分離される、請求項25に記載のコンピュータ読取可能な媒体。
- 前記プロセッサに、前記領域を複数の部分に分割することを実行させる命令は、さらに、
前記プロセッサに、前記第1の部分に対して非均一なモザイク化ファクタを有する少なくとも1つの部分へ前記領域を分割することと、
前記第1の部分内の頂点の座標を決定することとは別に、前記非均一なモザイク化ファクタを有する部分内に存在する頂点の座標を決定することとを実行させる命令を備える、請求項25に記載のコンピュータ読取可能な媒体。 - 前記第1の部分に対して非均一なモザイク化ファクタを有する少なくとも1つの部分は、前記領域の境界に沿って存在する、請求項31に記載のコンピュータ読取可能な媒体。
- デバイスであって、
中央処理ユニット(CPU)と、
領域を示す情報を受け取るように構成されているグラフィクス処理ユニット(GPU)とを備え、
前記GPUは、前記領域をモザイク化するためのモザイク化ユニットを備え、
前記モザイク化ユニットは、
前記領域を、第1の部分を含む複数の部分に分割することと、
前記第1の部分における形状の数と再使用バッファのサイズに基づいて、少なくとも前記第1の部分を、複数の細部分に分割し、これによって、前記細部分の第1の細部分内の複数の形状の座標の格納が、前記再使用バッファをオーバフローさせないようにすることと、
前記第1の細部分内に存在する第1の形状のセットの頂点の座標を決定することであって、前記第1の形状のセットの各形状は、前記第1の部分の第1の縁に少なくとも1つの頂点を含み、前記第1の形状のセットのうちの少なくとも1つの形状は、前記領域の境界に少なくとも1つの頂点を含み、前記第1の部分の第1の縁は、前記領域の境界のうちの1つではない、決定することと、
前記第1の形状のセットの頂点の座標を決定した後、前記第1の細部分内に存在する第2の形状のセットの頂点の座標を決定することと、
前記モザイク化ユニットが座標を最後に決定する前記第1の形状のセットの形状は、前記モザイク化ユニットが座標を最初に決定する前記第2の形状のセットの形状と頂点を共有せず、
前記第2の形状のセットの各形状は、少なくとも1つの頂点を、前記第1の形状のセットのうちの少なくとも1つの形状と共有し、前記第2の形状のセットのうちの少なくとも1つの形状は、前記第1の形状のセットのうちの少なくとも1つの形状と同じ、前記領域の境界に、少なくとも1つの頂点を含み、
前記第2の形状のセットのうちの何れの形状も、前記第1の部分の第1の縁に頂点を含まず、
前記第1の細部分の形状の頂点の座標を決定した後、前記第1の部分の第2の細部分の第1の形状のセットの頂点の座標を決定することであって、前記第2の細部分の第1の形状のセットの各形状は、前記第2の細部分の第1の縁に少なくとも1つの頂点を含む、決定することと、
前記第2の細部分の第1の形状のセットの頂点の座標を決定した後、前記第2の細部分の第2の形状のセットの頂点の座標を決定することと、
前記第2の細部分の第2の形状のセットのうちの何れの形状も、前記第2の細部分の第1の縁に頂点を含んでおらず、
前記第1の細部分の第1の形状のセットに対して決定した座標、前記第1の細部分の第2の形状のセットに対して決定した座標、前記第2の細部分の第1の形状のセットに対して決定した座標、および、グラフィック処理のために前記第2の細部分の第2の形状のセットに対して決定した座標を出力することと、を実行するように構成されているデバイス。 - 前記領域は三角形領域であり、前記領域は3つの部分に分割される、請求項33に記載のデバイス。
- 前記領域はクワッド領域であり、前記領域は4つの部分に分割される、請求項33に記載のデバイス。
- 前記第1の部分の第1の縁は、前記領域の2つの境界間に存在し、前記2つの境界のうちの1つは、前記領域の境界に前記少なくとも1つの頂点を含む、前記第1の細部分の第1の形状のセットのうちの少なくとも1つの形状の境界を含む、請求項33に記載のデバイス。
- 前記第1の部分は、少なくとも4つの縁を備え、
前記少なくとも4つの縁のうちの第1の縁および第2の縁は、前記領域の境界内に存在し、
前記4つの縁のうちの第3の縁および第4の縁はおのおの、前記領域の境界に存在する、請求項33に記載のデバイス。 - 前記領域が、奇数の辺長を有する側面を含んでいる場合、前記領域は、前記側面の中心軸からのオフセット分離される、請求項33に記載のデバイス。
- 前記領域を分割するために、前記モザイク化ユニットは、前記第1の部分に対して非均一なモザイク化ファクタを有する少なくとも1つの部分へ前記領域を分割するように構成され、
前記モザイク化ユニットはさらに、前記第1の部分内の頂点の座標を決定することとは別に、前記非均一なモザイク化ファクタを有する部分内に存在する頂点の座標を決定するように構成された、請求項33に記載のデバイス。 - 前記第1の部分に関して非均一なモザイク化ファクタを有する少なくとも1つの部分は、前記領域の境界に沿って存在する、請求項39に記載のデバイス。
- 前記モザイク化ユニットに結合され、前記領域内の形状の頂点の座標を、パッチの頂点の座標へ変換するように構成された領域シェダーと、
前記領域シェダーに結合され、前記領域シェダーからのパッチの頂点の座標を格納するように構成された頂点再使用バッファと、
前記再使用バッファ内のコントローラであって、前記モザイク化によって必要とされる頂点の座標を前記頂点再使用バッファが格納している場合を判定するように構成された再使用制御ロジックを含むコントローラと
をさらに備え、
前記モザイク化ユニットはさらに、前記頂点再使用バッファが前記モザイク化ユニットによって必要とされる頂点の座標を格納していないことを前記コントローラが示した場合に、前記領域シェダーを起動し、前記頂点再使用バッファが前記モザイク化ユニットによって必要とされる頂点の座標を格納していることを前記コントローラが示した場合に、前記頂点再使用バッファからの座標を読み取るように構成された、請求項33に記載のデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/659,675 | 2012-10-24 | ||
US13/659,675 US9305397B2 (en) | 2012-10-24 | 2012-10-24 | Vertex order in a tessellation unit |
PCT/US2013/061448 WO2014065978A2 (en) | 2012-10-24 | 2013-09-24 | Vertex order in a tessellation unit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015536500A JP2015536500A (ja) | 2015-12-21 |
JP2015536500A5 true JP2015536500A5 (ja) | 2016-07-14 |
JP6017698B2 JP6017698B2 (ja) | 2016-11-02 |
Family
ID=49510491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015539607A Expired - Fee Related JP6017698B2 (ja) | 2012-10-24 | 2013-09-24 | モザイク化ユニットにおける頂点順序 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9305397B2 (ja) |
EP (1) | EP2912635A2 (ja) |
JP (1) | JP6017698B2 (ja) |
CN (1) | CN104737208B (ja) |
WO (1) | WO2014065978A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9111360B2 (en) * | 2013-03-14 | 2015-08-18 | Nvidia Corporation | Technique for improving the performance of a tessellation pipeline |
US9659399B2 (en) * | 2013-08-23 | 2017-05-23 | Nvidia Corporation | System, method, and computer program product for passing attribute structures between shader stages in a graphics pipeline |
KR101555426B1 (ko) * | 2014-02-07 | 2015-09-25 | 고려대학교 산학협력단 | 지형 렌더링 방법 및 장치 |
US9842428B2 (en) * | 2014-06-27 | 2017-12-12 | Samsung Electronics Co., Ltd. | Dynamically optimized deferred rendering pipeline |
US20160093102A1 (en) * | 2014-09-25 | 2016-03-31 | Peter L. Doyle | Efficient tessellation cache |
GB2533444B (en) * | 2015-06-05 | 2017-08-16 | Imagination Tech Ltd | Tessellation method |
US10726619B2 (en) * | 2015-10-29 | 2020-07-28 | Sony Interactive Entertainment Inc. | Foveated geometry tessellation |
US20170140570A1 (en) * | 2015-11-13 | 2017-05-18 | Intel Corporation | Facilitating efficeint centralized rendering of viewpoint-agnostic graphics workloads at computing devices |
US10242496B2 (en) * | 2017-04-24 | 2019-03-26 | Intel Corporation | Adaptive sub-patches system, apparatus and method |
US10580209B2 (en) * | 2018-03-06 | 2020-03-03 | Qualcomm Incorporated | Removal of degenerated sub-primitives in tessellation |
GB2572617B (en) | 2018-04-05 | 2021-06-16 | Imagination Tech Ltd | Blending hardware |
GB2579113B (en) | 2019-05-31 | 2021-04-21 | Imagination Tech Ltd | Rendering optimisation |
US11010862B1 (en) * | 2019-11-14 | 2021-05-18 | Advanced Micro Devices, Inc. | Reduced bandwidth tessellation factors |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4930092A (en) * | 1987-01-20 | 1990-05-29 | Auto-Trol Technology Corporation | Polygon display apparatus and method |
US6597356B1 (en) | 2000-08-31 | 2003-07-22 | Nvidia Corporation | Integrated tessellator in a graphics processing unit |
US6664960B2 (en) * | 2001-05-10 | 2003-12-16 | Ati Technologies Inc. | Apparatus for processing non-planar video graphics primitives and associated method of operation |
JP2003233823A (ja) * | 2002-02-06 | 2003-08-22 | Shinnichi Electronics Kk | スロットマシーン又はパチスロ機の画像表示装置、スロットマシーン又はパチスロ機の画像表示装置に於ける画像表示方法及び画像表示プログラム |
GB2415118B (en) * | 2002-05-10 | 2006-04-05 | Imagination Tech Ltd | An interface and method of interfacing between a parametic modelling unit and a polygon based rendering system |
US6940505B1 (en) | 2002-05-20 | 2005-09-06 | Matrox Electronic Systems Ltd. | Dynamic tessellation of a base mesh |
US7209137B2 (en) | 2002-09-12 | 2007-04-24 | International Business Machines Corporation | Efficient triangular shaped meshes |
US8169437B1 (en) | 2008-07-09 | 2012-05-01 | Nvidia Corporation | Distributed tessellation topology generator |
US8482560B2 (en) | 2008-12-31 | 2013-07-09 | Intel Corporation | Image forming techniques |
US20100164954A1 (en) * | 2008-12-31 | 2010-07-01 | Sathe Rahul P | Tessellator Whose Tessellation Time Grows Linearly with the Amount of Tessellation |
US8884957B2 (en) * | 2009-09-09 | 2014-11-11 | Advanced Micro Devices, Inc. | Tessellation engine and applications thereof |
US8537158B2 (en) * | 2009-12-02 | 2013-09-17 | Microsoft Corporation | Parallel triangle tessellation |
US20110310102A1 (en) | 2010-06-17 | 2011-12-22 | Via Technologies, Inc. | Systems and methods for subdividing and storing vertex data |
GB201104066D0 (en) | 2011-03-09 | 2011-04-20 | Imagination Tech Ltd | Compression of a tessellated primitive index list in a tile rendering system |
US8854374B2 (en) | 2011-12-23 | 2014-10-07 | Advanced Micro Devices, Inc. | Tessellation patterns |
-
2012
- 2012-10-24 US US13/659,675 patent/US9305397B2/en not_active Expired - Fee Related
-
2013
- 2013-09-24 CN CN201380055201.5A patent/CN104737208B/zh not_active Expired - Fee Related
- 2013-09-24 WO PCT/US2013/061448 patent/WO2014065978A2/en active Application Filing
- 2013-09-24 JP JP2015539607A patent/JP6017698B2/ja not_active Expired - Fee Related
- 2013-09-24 EP EP13783712.6A patent/EP2912635A2/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015536500A5 (ja) | ||
JP6563048B2 (ja) | スクリーンの位置によって異なる解像度のターゲットの複数レンダリングのテクスチャ・マッピングの傾き調整 | |
US11301956B2 (en) | Varying effective resolution by screen location by altering rasterization parameters | |
JP7004759B2 (ja) | 複数のレンダーターゲット内でアクティブカラーサンプルカウントを変更することによりスクリーンの位置によって有効解像度を変動させること | |
JP2020091890A (ja) | 曲面ビューポート上に頂点の投影を近似することによる、グラフィックス処理における画面位置に基づく有効解像度の変化 | |
US10152772B2 (en) | Techniques for sampling sub-pixels of an image | |
EP2937834B1 (en) | Method and apparatus for performing path rendering | |
US10019802B2 (en) | Graphics processing unit | |
KR102264163B1 (ko) | 텍스쳐를 처리하는 방법 및 장치 | |
EP3142074B1 (en) | Method and apparatus for performing path stroking | |
US10134171B2 (en) | Graphics processing systems | |
JP2014529796A5 (ja) | ||
US9858709B2 (en) | Apparatus and method for processing primitive in three-dimensional (3D) graphics rendering system | |
JP6009371B2 (ja) | 画像処理lsi及び画像処理プログラム | |
US9367941B2 (en) | Image output apparatus and method of rendering an image | |
JP6478888B2 (ja) | 図形描画装置および図形描画プログラム | |
JP6375683B2 (ja) | 画像処理装置 |