JP2015536063A - ファースト−イン−ファースト−アウトトランスポート機構からのランダムアクセスメッセージ取り出しの方法 - Google Patents
ファースト−イン−ファースト−アウトトランスポート機構からのランダムアクセスメッセージ取り出しの方法 Download PDFInfo
- Publication number
- JP2015536063A JP2015536063A JP2015532035A JP2015532035A JP2015536063A JP 2015536063 A JP2015536063 A JP 2015536063A JP 2015532035 A JP2015532035 A JP 2015532035A JP 2015532035 A JP2015532035 A JP 2015532035A JP 2015536063 A JP2015536063 A JP 2015536063A
- Authority
- JP
- Japan
- Prior art keywords
- message
- storage
- messages
- fifo
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40143—Bus networks involving priority mechanisms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/50—Network services
- H04L67/56—Provisioning of proxy services
- H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
Description
1.返信が期待されるメッセージを送信及び受信する能力、ここで、返信は、待機している場合がある処理されるべき任意の他のメッセージの前に処理されるべきである。
2.メッセージングフレームワークが、ランダムアクセス検索又はメッセージ挿入を許容しないトランスポート機構を使用する。代わりに、最初でのメッセージ挿入及び終わりでのメッセージ検索のみを可能にする。一例は、スタンダードネットワークソケットであるだろうが、本原理はこれらの特性を有する他のトランスポート機構に適用することもできるであろう。
3.メッセージを処理するデバイス(すなわちメッセージプロセッサ)は、メッセージがトランスポート機構によって提供されるデータの存在を示すシンプルな通知機構を用いて読み込む及び処理するために利用可能であるときを通知される。
Claims (13)
- 第1のファースト−イン−ファースト−アウト(FIFO)ストレージを有する通信リンクを用いてメッセージを取り出し及び処理するための方法であって、
前記第1のFIFOストレージからメッセージを取り出すステップと、
前記第1のFIFOストレージから取り出された他のメッセージを処理する前に、返信メッセージを処理するステップと、
前記第1のFIFOストレージにおいて受信された順序において前記他の取り出されたメッセージを処理するステップと、
を含む、前記方法。 - (a)前記第1のFIFOストレージからメッセージを取り出すステップと、
(b)前記取り出されたメッセージが前記返信メッセージではなく、かつ通知メッセージではない場合、前記取り出されたメッセージを第2のFIFOストレージに追加するステップと、
(c)前記取り出されたメッセージが通知メッセージである場合、前記取り出されたメッセージを破棄するステップと、
(d)前記返信メッセージが取り出されるまで、ステップ(a)乃至(c)を繰り返すステップと、
をさらに含む、請求項1に記載の方法。 - (e)前記返信メッセージを取り出し、前記第1のFIFOストレージが空であり、かつ前記第2のFIFOストレージが少なくとも1つのメッセージを含むと判定すると、通知メッセージを前記第1のFIFOストレージに送信するステップと、
(f)前記通知メッセージを送信した後に、前記他のメッセージの取り出し及び処理を再開するステップと、
をさらに含む、請求項2に記載の方法。 - 前記他の取り出されたメッセージの処理は、前記第1のFIFOストレージからのメッセージを取り出す前に、処理のために前記第2のFIFOストレージからの全てのメッセージを取り出すことを含む、請求項1に記載の方法。
- (g)前記返信メッセージを取り出し、前記第1のFIFOストレージが少なくとも1つのメッセージを含むこと、及び前記第2のFIFOストレージが空であること、のうちの少なくとも1つを判定すると、前記他のメッセージの取り出し及び処理を再開するステップをさらに含む、請求項2に記載の方法。
- 第2のFIFOストレージを提供するステップと、
前記第1のFIFOストレージ及び前記第2のFIFOストレージのうちの1つに前記他のメッセージを格納するステップと、
をさらに含む、請求項1に記載の方法。 - 他のメッセージが前記第1のFIFOストレージ及び前記第2のFIFOストレージのうちのいずれかから直ちに取り出される準備ができていることを通知するために、前記第1のFIFOストレージからメッセージプロセッサに信号を提供するステップをさらに含む、請求項6に記載の方法。
- 処理のためにメッセージを取り出すシステムであって、
メッセージルータと、
前記メッセージルータからメッセージを受信するように構成された第1のストレージと、
前記第1のストレージからメッセージを取り出すように構成されたメッセージプロセッサであって、前記メッセージプロセッサは、第2のストレージにメッセージを格納し、前記第2のストレージからメッセージを取り出すようにさらに構成され、前記第1のストレージ及び前記第2のストレージの両方は、ファースト−イン−ファースト−アウト(FIFO)ストレージである、システム。 - 前記メッセージプロセッサは、前記第1のストレージから少なくとも1つのメッセージを取り出して、前記少なくとも1つのメッセージが以前に送信された同期メッセージに対する返信であるかどうかを判定し、及び前記少なくとも1つのメッセージが前記返信ではなく、かつ通知メッセージではない場合、後続の取り出し及び処理のために前記第2のストレージにおいて前記少なくとも1つのメッセージを格納するように構成された、請求項8に記載のシステム。
- 前記メッセージプロセッサは、前記返信を取り出し、前記第1のストレージが空であり、かつ前記第2のストレージが空ではないと判定すると、通知メッセージを前記第1のストレージに送信するようにさらに構成された、請求項9に記載のシステム。
- 前記メッセージプロセッサは、前記少なくとも1つのメッセージが前記通知メッセージである場合、前記第1のストレージから取り出された前記少なくとも1つのメッセージを破棄するようにさらに構成された、請求項9に記載のシステム。
- 前記第2のストレージ内に格納された全てのメッセージは、前記メッセージプロセッサが前記以前に送信された同期メッセージに対する前記返信をサーチしている期間中、前記メッセージプロセッサによって前記第1のストレージから取り出されたメッセージである、請求項9に記載のシステム。
- 前記第1のFIFOストレージは、信号を前記メッセージプロセッサに提供して、他のメッセージが前記第1のFIFOストレージ及び前記第2のFIFOストレージのいずれかから直ちに取り出される準備ができていることを通知するようにさらに構成された、請求項8に記載のシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261700812P | 2012-09-13 | 2012-09-13 | |
US61/700,812 | 2012-09-13 | ||
US201261701507P | 2012-09-14 | 2012-09-14 | |
US61/701,507 | 2012-09-14 | ||
PCT/US2013/059382 WO2014043309A1 (en) | 2012-09-13 | 2013-09-12 | Method of random access message retrieval from first-in-first-out transport mechanism |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015536063A true JP2015536063A (ja) | 2015-12-17 |
JP2015536063A5 JP2015536063A5 (ja) | 2016-11-04 |
Family
ID=49293846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015532035A Withdrawn JP2015536063A (ja) | 2012-09-13 | 2013-09-12 | ファースト−イン−ファースト−アウトトランスポート機構からのランダムアクセスメッセージ取り出しの方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9423976B2 (ja) |
EP (1) | EP2895955A1 (ja) |
JP (1) | JP2015536063A (ja) |
KR (1) | KR20150054826A (ja) |
CN (1) | CN104620224A (ja) |
BR (1) | BR112015005709A2 (ja) |
WO (1) | WO2014043309A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI615770B (zh) * | 2015-11-17 | 2018-02-21 | 群聯電子股份有限公司 | 資料存取方法、記憶體控制電路單元與記憶體儲存裝置 |
CN106681847B (zh) * | 2016-12-30 | 2020-08-11 | 深圳Tcl数字技术有限公司 | 基于Android系统的消息处理方法及装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4682284A (en) * | 1984-12-06 | 1987-07-21 | American Telephone & Telegraph Co., At&T Bell Lab. | Queue administration method and apparatus |
US5832262A (en) | 1995-09-14 | 1998-11-03 | Lockheed Martin Corporation | Realtime hardware scheduler utilizing processor message passing and queue management cells |
US5906658A (en) * | 1996-03-19 | 1999-05-25 | Emc Corporation | Message queuing on a data storage system utilizing message queuing in intended recipient's queue |
US6563836B1 (en) | 1998-03-19 | 2003-05-13 | International Business Machines Corporation | Algorithm for dynamic prioritization in a queuing environment |
US6433787B1 (en) * | 1998-11-23 | 2002-08-13 | Nicholas J. N. Murphy | Dynamic write-order organizer |
US6243781B1 (en) * | 1998-12-03 | 2001-06-05 | Intel Corporation | Avoiding deadlock by storing non-posted transactions in an auxiliary buffer when performing posted and non-posted bus transactions from an outbound pipe |
US6327625B1 (en) * | 1999-11-30 | 2001-12-04 | 3Com Corporation | FIFO-based network interface supporting out-of-order processing |
US6850092B2 (en) * | 2000-06-09 | 2005-02-01 | The Trustees Of Columbia University | Low latency FIFO circuits for mixed asynchronous and synchronous systems |
US6826662B2 (en) * | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
US6832279B1 (en) * | 2001-05-17 | 2004-12-14 | Cisco Systems, Inc. | Apparatus and technique for maintaining order among requests directed to a same address on an external bus of an intermediate network node |
US6757768B1 (en) * | 2001-05-17 | 2004-06-29 | Cisco Technology, Inc. | Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node |
US20040128413A1 (en) * | 2001-06-08 | 2004-07-01 | Tiberiu Chelcea | Low latency fifo circuits for mixed asynchronous and synchronous systems |
US20030088721A1 (en) * | 2001-11-05 | 2003-05-08 | Sharma Debendra Das | Method and system for controlling flow of ordered, pipelined transactions between intercommunicating electronic devices |
US6940813B2 (en) * | 2003-02-05 | 2005-09-06 | Nokia Corporation | System and method for facilitating end-to-end quality of service in message transmissions employing message queues |
US7626982B2 (en) * | 2006-12-01 | 2009-12-01 | Time Warner Cable, Inc. | System and method for communication over an adaptive service bus |
CN102656563A (zh) * | 2009-12-09 | 2012-09-05 | 日本电气株式会社 | 信息处理系统、控制方法及存储程序的非临时性计算机可读介质 |
WO2012149742A1 (zh) * | 2011-09-15 | 2012-11-08 | 华为技术有限公司 | 信号保序方法和装置 |
-
2013
- 2013-09-12 CN CN201380047627.6A patent/CN104620224A/zh active Pending
- 2013-09-12 EP EP13771267.5A patent/EP2895955A1/en not_active Ceased
- 2013-09-12 WO PCT/US2013/059382 patent/WO2014043309A1/en active Application Filing
- 2013-09-12 BR BR112015005709A patent/BR112015005709A2/pt not_active Application Discontinuation
- 2013-09-12 JP JP2015532035A patent/JP2015536063A/ja not_active Withdrawn
- 2013-09-12 US US14/424,283 patent/US9423976B2/en active Active
- 2013-09-12 KR KR1020157006222A patent/KR20150054826A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20150054826A (ko) | 2015-05-20 |
CN104620224A (zh) | 2015-05-13 |
BR112015005709A2 (pt) | 2017-07-04 |
EP2895955A1 (en) | 2015-07-22 |
WO2014043309A1 (en) | 2014-03-20 |
US20150248256A1 (en) | 2015-09-03 |
US9423976B2 (en) | 2016-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11934340B2 (en) | Multi-path RDMA transmission | |
US10218645B2 (en) | Low-latency processing in a network node | |
CN109428831B (zh) | 用于对带宽不平衡数据传输进行节流的方法及系统 | |
US7526593B2 (en) | Packet combiner for a packetized bus with dynamic holdoff time | |
US5931915A (en) | Method for processing early arrival messages within a multinode asynchronous data communications system | |
US9197373B2 (en) | Method, apparatus, and system for retransmitting data packet in quick path interconnect system | |
CN101616083A (zh) | 一种报文转发方法和装置 | |
CN103428072B (zh) | 一种持久化消息的发布方法及系统 | |
US8935329B2 (en) | Managing message transmission and reception | |
JP2008086027A (ja) | 遠隔要求を処理する方法および装置 | |
WO2019024727A1 (zh) | 消息处理方法以及基站 | |
US10162775B2 (en) | System and method for efficient cross-controller request handling in active/active storage systems | |
US20150234619A1 (en) | Method of storing data, storage system, and storage apparatus | |
GB2531864A (en) | Supporting RMA API over active message | |
JP7046983B2 (ja) | パケット伝送方法及び装置 | |
CN114296659B (zh) | 数据单向传输方法、内网端单元和单向隔离光闸系统 | |
CN107453845B (zh) | 应答确认方法及设备 | |
EP1508100A2 (en) | Inter-chip processor control plane | |
CN113157465B (zh) | 基于指针链表的消息发送方法及装置 | |
JP2003258932A (ja) | 相互に通信する電子装置間の順序化され、パイプライン化されたトランザクションのフローを制御するための方法およびシステム | |
US7333489B1 (en) | System and method for storing frame header data | |
JP2015536063A (ja) | ファースト−イン−ファースト−アウトトランスポート機構からのランダムアクセスメッセージ取り出しの方法 | |
US20160294926A1 (en) | Using a single work item to send multiple messages | |
CN113973091A (zh) | 一种报文处理方法、网络设备以及相关设备 | |
CN111314432B (zh) | 一种报文处理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160912 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20161202 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20161202 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20170331 |