JP2015531216A - 通信ネットワークにおいて、高精度時刻プロトコルによって配信クロックを同期するための方法 - Google Patents

通信ネットワークにおいて、高精度時刻プロトコルによって配信クロックを同期するための方法 Download PDF

Info

Publication number
JP2015531216A
JP2015531216A JP2015527817A JP2015527817A JP2015531216A JP 2015531216 A JP2015531216 A JP 2015531216A JP 2015527817 A JP2015527817 A JP 2015527817A JP 2015527817 A JP2015527817 A JP 2015527817A JP 2015531216 A JP2015531216 A JP 2015531216A
Authority
JP
Japan
Prior art keywords
peer
transparent clock
message
clock
list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015527817A
Other languages
English (en)
Other versions
JP6009672B2 (ja
Inventor
ビュイ,ディン・タイ
ル・パレック,ミシェル
Original Assignee
アルカテル−ルーセント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント filed Critical アルカテル−ルーセント
Publication of JP2015531216A publication Critical patent/JP2015531216A/ja
Application granted granted Critical
Publication of JP6009672B2 publication Critical patent/JP6009672B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0682Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/10Active monitoring, e.g. heartbeat, ping or trace-route
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/34Source routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/74Address processing for routing
    • H04L45/745Address table lookup; Address filtering
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00Network arrangements or protocols for supporting network services or applications
    • H04L67/01Protocols
    • H04L67/10Protocols in which an application is distributed across nodes in the network
    • H04L67/104Peer-to-peer [P2P] networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

本方法は、− 第1のピアツーピア透過クロック(P2P TC B)から、第2のピアツーピア透過クロック(P2P TC C)にSyncメッセージ(SYNC)を送信するステップと、− 同期メッセージによって、第1のピアツーピア透過クロックから第2のピアツーピア透過クロックに移動された送信パスのパス遅延を推定するステップと、− 次いで、第同期メッセージによって搬送される時刻情報を更新するために、このパス遅延を考慮するステップとを備える。前記パス遅延を推定するために、本方法は:− 同期メッセージ(SYNC)によって横断されるネットワークインターフェース(IPRB、IPRI1、IPRI2、IPRC)のネットワークアドレスのリストを作成するステップと、− ネットワークインターフェースがSyncメッセージ(SYNC)によって横断された順序に、第1のリストを順序付けるステップと、− 第1のリストの順序を逆にすることによって、第2のリストを作成するステップと、− 第2のリストを第2のピアツーピア透過クロック(P2P TC C)に伝達するステップと、− Pdelay_ReqメッセージとPdelay_Respメッセージのそれぞれのパスを制限して、それぞれのパスが横断されたインターフェースの第2の順序付けられたリストと第1の順序付けられたリストとにマッピングされるようにするために、トランスポートプロトコルレベルで利用可能なメカニズムを使用するステップとを備える。

Description

本発明は、一般的に、配信クロックを同期するために、通信ネットワーク内のパス遅延を推定することに関する。
高精度時刻プロトコル(PTP)は、通信ネットワーク全体のクロックを同期するために使用される標準プロトコルである。2008年に、改定標準IEEE1588−2008がリリースされた。この新しいバージョンは、プロトコルPTPv2としても知られている。
PTPのオペレーションは、マスタと呼ばれる時刻ソースと、スレーブと呼ばれる所与の時刻レシーバとの間の通信パス遅延の測定に依存する。このプロセスは、送信と受信の正確な瞬間が、好ましくはハードウェアレベルで測定/キャプチャされる、マスタとスレーブとの間のメッセージトランザクションを含む。キャプチャされた時刻情報を含むメッセージは、それらのパス遅延を考慮するために調整することができ、したがって、搬送された時刻情報のより正確な表示を提供する。
IEEE1588−2008標準は、クロック配信のための階層的マスタ−スレーブアーキテクチャを記述している。このアーキテクチャの下で、時刻配信システムは、1つまたは複数の通信媒体(ネットワークセグメント)、および1つまたは複数のクロックで構成される。
通常のクロックは、単一のPTPポートを備えたデバイスであり、同期配信チェーンのソース(マスタ)か、宛先(スレーブ)のいずれかである。
境界クロックは、複数のPTPポートを有し、時刻基準を配信する同期ネットワークセグメントを、あるネットワークセグメントから別のネットワークセグメントに正確にブリッジすることができる。システム内のネットワークセグメントごとに、相対時刻基準として同期マスタが選択される。絶対時刻基準は、グランドマスタによって表示される。グランドマスタは、その割当てネットワークドメイン/セグメント内に常駐するクロックに同期情報を送信する。そのネットワークセグメントに配置された境界クロックが、絶対時刻基準をできるだけ正確に回復して、次いで、回復された時刻基準を、やはり接続されている下流ネットワークセグメントに配信する。
グランドマスタクロックは絶対時刻ソースを表示する。グランドマスタ、境界クロック、および(通常の)スレーブクロックはツリー上の階層に組織化され、グランドマスタがこの階層のルートであり、スレーブクロックがそのリーフであり、境界クロックが中間要素である。グランドマスタは、このツリー上の階層にわたって、スレーブクロックに向かって時刻基準を配信する。グランドマスタと所与のスレーブクロックとの間の同期パスは、マスタとスレーブのペアの連続として分解されてよく、上流のセグメントのスレーブが、下流セグメントのマスタになる。上述のマスタとスレーブの所与のペアの間で、透過クロックが配備される。
IEEE1588−2008は、PTPメッセージを搬送するために使用されるネットワーク装置に関連付けられる、いわゆる透過クロックを導入する。透過クロックは、これらのメッセージがネットワークデバイスを横断するときに、PTPメッセージ(ヘッダ)を修正する。透過クロックプロセスは、ネットワーク装置内のPTPメッセージ滞留時間を測定して、correctionFieldと呼ばれるPTPメッセージヘッダに配置されたフィールド内にこの測定を累積することで構成される。この方法は、ネットワーク装置を横切る滞留時間変動を補償することによって、同期配信精度を向上させる。
透過クロックには2つのタイプがある:
− エンドツーエンド透過クロックは、同期パケット(たとえば、Synchメッセージ)ごとに滞留時間を測定して更新する。
− ピアツーピア透過クロックは、エンドツーエンド透過クロックと同様のオペレーションを実行する。さらに、それらは入口送信パス(ピアツーピア透過クロックか、マスタのいずれかによって線描化される、上流通信パス)に関連付けられるリンク遅延を測定して、この遅延もcorrectionFieldに累積する。
マスタとスレーブの任意の所与のペアの間のパスのPTP遅延測定プロセスは、基本的に、2つのメッセージ、つまり、Syncメッセージとdelay_Reqメッセージの精度タイミングを含む。これらの2つのメッセージの交換によって取得される往復遅延の半分は、片道(マスタからスレーブへの通信方向)遅延の推定を提供する。したがって、そのような推定の精度は、一般的に2つのタイプのノイズによって影響を受ける:
− 第1のタイプのノイズは、所与の同期パス上の異なる同期パケットによって経験される遅延の変動性を表すパケット遅延変動(PDV)である。この変動性によって、パス遅延推定イベントと実際のメッセージ送信イベントとの間の時間差のために、同期メッセージに関連付けられる推定パス遅延をノイジーにする。
− 第2のタイプのノイズは、一方向の通信に対する、逆方向の通信との間のパス遅延の差を表す遅延非対称性である。スレーブ時刻オフセットの不正確さは、理論的に遅延非対称性の半分と等しい。
PTPv2プロトコルは、同期配信の精度に影響を及ぼす上述のノイズに対処するために、透過クロックを提供する。透過クロックは、基本的に、関連付けられるネットワーク装置内の同期メッセージ滞留時間を測定する。測定された滞留時間は、同期パケットヘッダ内に配置されたcorrectionFieldに累積される。厳密な同期要件のために、透過クロックは、それらのすべてのオペレーションを、さらなる遅延を導入せずに、非常に正確に、かつオンザフライで(PTPv2メッセージレートで)実行しなければならない。
透過クロックは、一般的に、横断されるネットワークノードにわたる同期メッセージ滞留時間を測定するために、マスタとスレーブの所与のペアの間に配備される。すべての測定された滞留時間の合計は、スレーブ(または、マスタ)によってエンドツーエンドパス遅延から取り出される。これによって、透過クロックを実装するノードを、エンドツーエンドパス遅延バジェットに関して、スレーブ(または、マスタ)にとって「透過」にする。
IEEE1588_2008標準内では、隣接する透過クロック間、あるいは、透過クロックと直接(すなわち、隣接)マスタまたは直接(すなわち、隣接)スレーブとの間のパスの遅延を推定するために、ピア遅延メカニズムも導入される。それらの測定されたパス遅延、ならびに遅延非対称性は、ピアツーピア透過クロックによってSyncメッセージcorrectionField内に累積されて、横断されるネットワークノード滞留時間に加えてそれらをスレーブクロックに通知できるようにする。これらのすべての情報があれば、スレーブは、マスタクロック時刻スケールに対して自身のオフセットをより正確に計算できるようになる。これは、この計算がパケット遅延変動および遅延非対称性に対してノイズが少ないためである。
図1は、それぞれがピアツーピア(P2P)透過クロック(P2PTCAおよびP2PTCB)、および少なくとも2つの高精度時刻プロトコル(PTP)ポートを備える、IPRAとIPRBの2つのIPルータを備えるネットワークの例示的な部分における基本的なピア遅延方法を示している。たとえば、IPルータIPRAは、PA1とPA2の2つのPTPポートを備え、IPルータIPRBは、PB1とPB2の2つのPTPポートを備える。ルータIPRAのPTPポートPA1は、ルータIPRBのPTPポートPB1に直接リンクされている(すなわち、中間ネットワークノードがない)。
ルータIPRBは、Pdelay_ReqメッセージをルータIPRAに送信する。IPRAが、Pdelay_Respメッセージで返信する。次いで、ルータIPRBは、ルータIPRAとルータIPRBとの間のリンクによって導入されるパス遅延を推定する。
その後、ルータIPRAは、マスタクロックから発生して、IPRAとIPRBを介して少なくとも1つのスレーブクロックに向かう、SynchメッセージSYNCを受信する。このメッセージはスレーブに同期情報をもたらす。
図1のトポロジに関しては、可能なパスが1つしかないので、推定されたパス遅延(または、リンク遅延)をSyncメッセージに関連付けることは問題がない。ルータIPRBのピアツーピア透過クロックPTPTCBは、ルータIPRAとルータIPRBとの間の推定パス遅延を考慮することによって、correctionFieldを更新する。
しかしながら、特にピア遅延エンティティが直接リンクされていない場合、つまり、ピア遅延エンティティが少なくとも1つの中間ノードによって分離されている場合(後者がPTPv2をサポートしないネットワークノードであるか、エンドツーエンド透過クロックを備えるネットワークノードである場合)、ピア遅延メカニズムの配備について、PTPv2標準内で懸念がある。
以下の記述では、このタイプの配備を、ピア遅延メカニズムの「非リンクバイリンク」配備と呼ぶ。
ピアツーピア透過クロックおよび関連付けられるネットワークノードは、非常に異なる特定の動作を実行する点に留意されたい。したがって、ピアツーピア透過クロックは、PTPメッセージ(ヘッダ)への修正だけを実行し、関連付けられるネットワークは、PTPメッセージのカプセル化と転送を担当する。
以下の文書では、および実行されるすべてのオペレーションでは、ピアツーピア透過クロックへの言及、および関連付けられるネットワークノードへの言及は、簡略化するために交換可能である。
IEEE1588_2008標準の11.4.4項は、以下のようにピア遅延メカニズム懸念を記述している:
「遅延リクエスタ、ノードAは、送信されたPdelay_Reqごとに、0、1、または複数のPdelay_Respメッセージを受信することができる。複数の応答は、Pdelay_Respメッセージのソースポート識別子フィールドが異なることを観察することによって検出され得る。
注:複数の応答は、ノードAと複数のノードBデバイスとの間に、エンドツーエンド透過クロック、または通常のブリッジ、あるいは他の同様のマルチキャストおよびマルチポートデバイスがある場合に発生し得る。複数の応答を区別することができるが、この標準には、複数のノードBデバイスからの応答のそれぞれに関連付けられるパスの長さを、受信されたSyncメッセージに正確に割り当てることを可能にするメカニズムがない。」
上述の項に記載されるように、懸念されるのは、PTPv2標準内に、Syncメッセージの受信者が、異なる測定されたパス遅延(すなわち、ピア遅延メカニズムを介して推定された)の中の正しいパス遅延をこのメッセージに関連付けることを可能にするための、定義されたメカニズムがないことである。この懸念は基本的に、マルチキャストシナリオに焦点を当てている。しかしながら、この標準の懸念は、同様に、ユニキャストシナリオも含むように一般化することができる。
図2、3、4、は、IPRA、IPRB、IPRCの3つのIPルータ、および中間ルータIPRIを備えるネットワークの例示的な部分におけるパス遅延アソシエーションの問題を示している。各IPルータIPRA、IPRB、IPRCは、それぞれP2P TC A、P2P TC B、P2P TC Cのピアツーピア透過クロックを備える。各IPルータIPRAおよびIPRBは少なくとも2つのPTPポートを備え、特にP2P TC AにPTPポートPA、およびP2P TC BにPTPポートPBを備え、それぞれがIPアドレス@IP−Aおよび@IP−Bを有している。
ルータIPRCは、3つのPTPポート、特にPC1、PC2を備え、その両方は同じIPアドレス@IP−Cに対応する。PTPv2標準は、同じネットワークインターフェース、または通信ポート上にいくつかのPTPポートを実装することを禁止しない点に留意されたい。
中間IPルータIPRIは、3つの通信ポート(すなわち、IPポート)を備える。
ルータIPRAのPTPポートPAは、中間ルータIPRIの第1のIPポートに直接リンクされている。ルータIPRBのPTPポートPBに関連付けられるIPポートは、中間ルータIPRIの第2のIPポートに直接リンクされている。ルータIPRCのPTPポートPCに関連付けられるIPポートは、中間ルータIPRIの第3のIPポートに直接リンクされている。
ルータIPRCのピアツーピア透過クロックP2P TC Cには2つのピアがあり、それぞれ、ルータIPRA内のピアツーピア透過クロックP2P T CAと、ルータIPRB内のピアツーピア透過クロックP2P TC Bである。中間IPルータIPRIにはPTPクロックがない。このルータは、非PTP認識装置(non−PTP aware equipment)と呼ばれる。
図2は、ユニキャストシナリオ、および中間ルータIPRIが透過クロックを備えないために非PTP認識ネットワーク要素であるネットワークトポロジにおける、パス遅延アソシエーションの問題を示している。ピアツーピアメカニズムは、次の隣接するピアツーピア透過クロックのペアの間のパス遅延を測定するために配備される:
− 第1のパスのP2P TC AとP2P TC C
− 第2のパスのP2P TC BとP2P TC C
ピアツーピア透過クロックP2P TC AとP2P TC Bは、それぞれがアドレス@IP−Aおよび@IP−Bに対応する、2つのPTPポートを実装する。ピア遅延メカニズムのこの配備では、ピアツーピア透過クロックP2P TC Cは、アドレス@IP−Cに対応する同じIPポートを介して、2つの異なるPTPポートPC1とPC2を実装する。これは、PTPv2標準によって禁止されていないので可能である。したがって、ルータIPRCのピアツーピア透過クロックP2P TC Cは、2つのパス遅延、それぞれ、それ自体とピアツーピア透過クロックP2P TC Aとの間のパス遅延と、それ自体とピアツーピア透過クロックP2P TC Bとの間のパス遅延、がわかっている。
図2に示されるようなネットワークトポロジおよび配備内で、ピアツーピア透過クロックP2P TC Cは、Syncメッセージの受信でSyncメッセージがたどるパスを識別する問題がある。実際、上述の情報は遠端のマスタクロック(図2には示されない)に関連する情報なので、クロックP2P TC Cは、Syncメッセージのソース(PTP)ポート識別またはソースIPアドレスのいずれからも、メッセージがクロックP2P TC Aを介して通過したのか、またはクロックP2P TC Bを介して通過したのかを知ることができない。
図2は、ルータIPRCの同じIPポートに実装されたPC1とPC2の2つのPTPポートを有する特別なケースを示している点に留意されたい。このIPポートはアドレス@IP−Cに対応する。これは、記述を簡単にするためにすぎない。しかしながら、各PTPポートが1つのトランスポートプロトコル関連ポート(たとえば、IPポート)に関連付けられるケースに問題を一般化することができる。
問題は、PTPv2プロトコルだけを使用して解決することはできない。したがって、IEEE1588_2008標準は、現在、ピア遅延メカニズムの使用を制限するための推奨を提供している。これは、配備コストを最適化するために、また配備制約を緩和するために、たとえば、エンドツーエンド透過クロックとピアツーピア透過クロックとの混合、または、非PTP認識ネットワーク要素とピアツーピア透過クロックとの混合の配備を除外する。
図3は、標準によって制限された(または、回避された)別のネットワークトポロジにおけるパス遅延アソシエーションの問題を示している。トポロジは、中間ルータIPRI’がエンドツーエンド透過クロックE2E TC Iを備えること以外は、図2のトポロジと同じである。ルータIPRCのピアツーピア透過クロックP2P TC Cは、PC1とPC2の2つのPTPポートを、アドレス@IP−Cに対応する同じIPポートに実装する。
ピアツーピアメカニズムは、次の隣接するピアツーピア透過クロックのペアの間のパス遅延を測定するために配備される:
− 第1のパスのP2P TC AとP2P TC C
− 第2のパスのP2P TC BとP2P TC C
この配備は、上述のように正しいパス遅延をSyncメッセージに関連付ける手段がないので、標準によって制限されている(または、回避されている)。この場合、ネットワークのオペレータは、図4に示されるようなリンクバイリンクピア遅延メカニズムを配備するべきである。
本発明の利点を強調すると、図4は、標準によって許可された配備におけるパス遅延アソシエーションを示している。トポロジは、中間ルータIPRI’がピアツーピア透過クロックP2P TC Iを備えること以外は、図2のトポロジと同じである。ルータIPRCのピアツーピア透過クロックP2P TC Cは、単一のPTPポートPCを、アドレス@IP−Cに対応するIPポートに実装する。
この配備では、ピア遅延メカニズムは以下に配備される:
− ルータIPRAのピアツーピア透過クロックP2P TC Aと、中間ルータIPRI’のピアツーピア透過クロックP2P TC Iとの間のリンク。
− ルータIPRBのピアツーピア透過クロックP2P TC Bと、中間ルータIPRI’のピアツーピア透過クロックP2P TC Iとの間のリンク。
− ルータIPRCのピアツーピア透過クロックP2P TC Cと、中間ルータIPRI’のピアツーピア透過クロックP2P TC Iとの間のリンク。
後者の実装形態は、特にメッシュネットワークがあるときには費用効率が高くなく、すなわち、多数のピア遅延メカニズムの配備のように、この数はN×(N−1)と等しく、Nはネットワークノードの数である。
IEEE1588−2008 IETF RFC 791 IETF RFC 3209 IEEE 802.1q IEEE 802.1ah IETF RFC 826 EP 2.408.128
したがって、ピア遅延メカニズムをサポートするための、より費用効率の高い技術ソリューションを提供する必要がある。
これは、本発明による方法を適用することによって解決することができる。
本発明の目的は、通信ネットワークにおいて、高精度時刻プロトコルによって配信クロックを同期するための方法であって:
− あるクロックから別のクロックに、複数のネットワークノードを介してSyncメッセージを送信するステップであって、これらのノードのうちの第1のノードが第1のピアツーピア透過クロックを備え、これらのノードのうちの第2のノードが第2のピアツーピア透過クロックを備えるステップと、
− 同期メッセージによって、第1のピアツーピア透過クロックから第2のピアツーピア透過クロックに移動された送信パスのパス遅延を、
−− 第2のピアツーピア透過クロックから第1のピアツーピア透過クロックに、Pdelay_Reqメッセージを送信するステップと、
−− 第1のピアツーピア透過クロックから第2のピアツーピア透過クロックに、Pdelay_Respメッセージを送信するステップとによって推定するステップと、
− 次いで、第2のピアツーピア透過クロックにおいて、同期メッセージによって搬送される時刻情報を更新するために、このパス遅延を考慮するステップとを備え、
前記パス遅延を推定するために、
− 第1のピアツーピア透過クロックに関連付けられるネットワークノードにおいて、第1のピアツーピア透過クロックと第2のピアツーピア透過クロックとの間のその送信パスに沿って、同期メッセージによって横断されるネットワークインターフェースのネットワークアドレスのリストを作成するために、トランスポートプロトコルにおいて利用可能なツールを使用するステップと、
− ネットワークインターフェースがSyncメッセージによって横断された順序に、第1のリストを順序付けるステップと、
− 第1のリストの順序を逆にすることによって、第2のリストを作成するステップと、
− 第2のリストを第2のピアツーピア透過クロックに伝達するステップと、
− Pdelay_ReqメッセージとPdelay_Respメッセージのそれぞれのパスを制限して、それぞれのパスが横断されたインターフェースの第2の順序付けられたリストと第1の順序付けられたリストとにマッピングされるようにするために、それぞれ第1のピアツーピア透過クロックおよび第2のピアツーピア透過クロックに関連付けられるネットワークノードにおいて、トランスポートプロトコルにおいて利用可能なメカニズムを使用するステップとを備えることを特徴とする、方法である。
この方法によって、たとえ非リンクバイリンクピアメカニズム配備内でも、正しいパス遅延を、第1のピアツーピア透過クロックから第2のピアツーピア透過クロックに移動しているSyncメッセージに関連付けることが、曖昧性なしに実行され得る。したがって、この方法によって、配備コストを最適化するために、また、配備制約を緩和するために、エンドツーエンド透過クロックとピアツーピア透過クロックとの混合、または、非PTP認識ネットワーク要素と、ピアツーピア透過クロックとの混合の配備が可能になる。
本発明の他の特徴および利点は、本発明の実施形態の以下の詳細な説明を添付の図面と併せて読めば、より明らかになるだろう。
本発明の実施形態の特徴および利点を詳細に示すために、以下の説明は、添付の図面を参照して行われる。図面および記述を通じて、可能な場合、同様または類似の参照番号は、同じまたは類似の構成要素を指す。
上述のように、基本的なピア遅延方法を示す図である。 上述のように、ユニキャストシナリオ、および中間ルータIPRIが非PTP認識ネットワーク要素であるネットワークトポロジにおけるパス遅延アソシエーションの問題を示す図である。 上述のように、標準によって制限された(または、回避された)別のネットワークトポロジにおけるパス遅延アソシエーションの問題を示す図である。 上述のように、標準によって許可された配備におけるパス遅延アソシエーションを示す図である。 均一環境(たとえば、IPだけの環境)における、本発明による方法の第1の実施形態を示す図である。 均一環境(たとえば、IPだけの環境)における、本発明による方法の第1の実施形態を示す図である。 均一環境(たとえば、IPだけの環境)における、本発明による方法の第1の実施形態を示す図である。 均一環境(たとえば、IPだけの環境)における、本発明による方法の第1の実施形態を示す図である。 異種環境(たとえば、IPおよびイーサネット(登録商標))における、本発明による方法の第2の実施形態を示す図である。
図5−図8は、均一IP環境、たとえば、インターネットプロトコル(IP)における、本発明による方法の第1の実施形態を示している。それらの図は、IPRA、IPRB、IPRCの3つのIPルータ、およびIPRI1、IPRI2、IPRI3の3つの中間IPルータを備えるネットワークの例示的な部分を表している。ルータIPRCのピアツーピア透過クロックP2P TC Cには2つのPTPv2ピアがあり、それぞれ、ルータIPRA内のピアツーピア透過クロックP2P TC Aと、ルータIPRB内のピアツーピア透過クロックP2P TC Bである。中間IPルータIPRI1、IPRI2、IPRI3にはPTPクロックがない。
クロックP2P TC AとP2P TC Bは、それぞれがIPアドレス@IP−Aおよび@IP−Bに対応する、2つのPTPポートをそれぞれ実装する。クロックP2P TC Cは、それぞれがIPアドレス@IP−C1および@IP−C2に対応する2つの異なるIPポートを介して、2つの異なるPTPポートを実装する点に留意されたい。
中間IPルータIPRI1は、以下を有する:
− IPアドレス@IP−Aに対応する、ルータIPRAのIPポートに直接リンクされている第1のIPポート、
− IPアドレス@IP−Bに対応する、ルータIPRBのIPポートに直接リンクされている第2のIPポート、
− IPルータIPRI2の第1のポートに直接リンクされている第3のIPポート、
− IPルータIPRI3の第1のポートに直接リンクされている第4のIPポート。
IPルータIPRI2は、IPアドレス@IP−C1に対応する、ルータIPRCのIPポートに直接リンクされている第2のIPポートを有する。IPルータIPRI3は、IPアドレス@IP−C2に対応する、ルータIPRCのIPポートに直接リンクされている第2のポートを有する。
図5は、図1によって示される問題に対して、より一般的な問題を示している。図5は、図1によって表わされているものと同じPTPv2トポロジを表しているが、異なるネットワークトポロジがある。これは、PTPv2メッセージのIPカプセル化だけがすべてのネットワークノードによってサポートされるので、均一環境である。たとえば、Synchメッセージは、ルータIPRB、IPRI1、IPR3、IPRCを介して、マスタクロックからスレーブクロックに転送される。
図5にシナリオに関しては、たとえSyncパスを識別するための何らかの手段を有することができても、ピアツーピア透過クロックP2P TC Cは、受信したSyncメッセージに関連付けるべきパス遅延がない。これは、IPルーティングが一般的に宛先IPアドレスに基づくという事実によって説明することができる。Syncメッセージの宛先IPアドレスはスレーブIPアドレスなので、Syncメッセージのルーティングは、宛先IPアドレスとして@IP−C1か@IP−C2のいずれかを有するPdelay_Respメッセージと同じネットワークパスを必ずしもたどらない。
この問題を回避するために、本発明による方法の第1の実施形態は、図6、図7、および図8に示される自動手順で構成される。この第1の実施形態は、以下のステップを備える。
1)図6では、ピアツーピア透過クロックP2P TC Bが、Syncメッセージの通信パス(すなわち、ピアツーピア透過クロックP2P TC Bから、IPルータIPRI1を介してスレーブクロックに向かう)を検出する。ルータIPRBである、その関連付けられるネットワークは、IP宛先アドレスがスレーブクロックのIPアドレスに設定されたIP TRACEROUTEコマンドを使用する。IP TRACEROUTE ECHOリクエストメッセージが、スレーブに到達するまで、IPルータIPRI1、IPRI2、IPRCなどを通じて転送される。
IP TRACEROUTEコマンドの出力は、ピアツーピア透過クロックP2P TC Bに、横断されたインターフェースIPアドレスの順序付けられたリストを提供する。このシナリオでは、リストの興味のある部分は、@IP−1、@IP−2、@IP−C1である。ピアツーピア透過クロックP2P TC Bは、アドレス@IP−C1に対応するIPポートをピアツーピア透過クロックP2P TC Cに関連付ける(たとえば、構成によって)ための手段を有する点に留意されたい。
2)図7では、ピアツーピア透過クロックP2P TC Bが逆に順序付けられたリスト(@IP−C1、@IP−2、@IP−1)を構築して、後に、これをプロトコルPTPv2によって定義された新しいタイプ長さ値(TLV)構造を使用して、ピアツーピア透過クロックP2P TC Cに伝達する。このPTPv2構造は、たとえば、IPルータIPRI1、およびIPRI3を通じて転送される。
TLVフィールドの、この新しい構造は以下の通りである:
Figure 2015531216
このTLVフィールドは、ピアツーピア透過クロックP2P TC Bによってピアツーピア透過クロックP2P TC Cに送信された、第1のPdelay_Respメッセージのうちの1つの中で搬送され得る。
あるいは、逆に順序付けられたリストTLVは、ピアツーピア透過クロックP2P TC Bによってピアツーピア透過クロックP2P TC Cに送信された、PTPv2管理メッセージ内で移送され得る。
3)図8では、Pdelay_Respメッセージパスを制限するために、ピアツーピア透過クロックP2P TC BがインターフェースIPアドレスの順序付けられたリストを使用して、Pdelay_Reqメッセージパスを制限するために、ピアツーピア透過クロックP2P TC Cが逆に順序付けられたリストを使用して、それらがSyncメッセージによって経験される同じパス上で、つまりIPルータIPRI1およびIPR2を介して送信されるようにする。この方法内では、Syncメッセージによって横断されるパスに関連付けられるパス遅延だけが測定される。したがって、ピア遅延メカニズムは、この特定のパスだけに適用することができる。
純粋なIP環境内で、ネットワークパスを制限する方法を、ソースルーティングメカニズムを使用して構成することができる(IETF RFC 791を参照)。
IP/MPLS環境内で、パス制限方法を、RSVP−TE(リソース予約プロトコル−トラフィックエンジニアリング)EXPLICIT ROUTE OBJECTを使用して構成することができる(IETF RFC 3209を参照)。
図9は、異種環境における、本発明による方法の第2の実施形態を示している。この実施形態は、図5の問題と同じ問題であるが、異種環境内にある。3つの連続ドメインD1、D2、およびD3を備えるネットワークの例示的な部分を考慮する:
− 第1のドメインD1および第3のドメインD3は、IPベースの技術である(たとえば、PTPは、IPを介しUDPを介してカプセル化される−IEEE標準1588−2008 Annex DまたはAnnex E)。第1のドメインD1および第3のドメインD3は、イーサネットベースの技術である第2のドメインによって分離される(すなわち、IPが配備される−IEEE標準1588−2008 Annex F)。あるいは、第2のドメインはMPLS−TPを実装し得る。
− 第1のドメインD1は、IPまたはIP/MPLS(マルチプロトコルラベルスイッチング)環境である。第1のドメインD1は、IPRA’とIPRB’の2つのIPルータを含む。後者は、第1のドメインD1を第2のドメインD2から分離する境界ネットワークノードの役割を果たす。それらのルータは、それぞれピアツーピア透過クロックP2PTCA’とP2PTCB’とを備える。それらは通信ポートによって第2のドメインD2に接続されている。第1のルータの通信ポートは、IPアドレスIP−Aと、MAC(媒体アクセス制御)アドレスMAC−Aとを有する。第2のルータの通信ポートは、IPアドレスIP−Bと、MACアドレスMAC−Bとを有する。
− 第2のドメインD2はイーサネット環境であり、つまりIEEE標準1588−2008 Annex Fが実装され、最終的にIEEE 802.1qまたはIEEE 802.1ahと、あるいはMPLS−TP(マルチプロトコルラベルスイッチング−トランスポートプロファイル)とともに実装される(jointly with)。いずれにしても、D2は、ESI1、ESI2、ESI3の3つのイーサネットスイッチを含む。それらのスイッチは、非PTP認識装置である。
− 第3のドメインD3は、IPまたはIP/MPLS環境である。第3のドメインD3は、IPルータIPRC’を含む。後者は、第3のドメインD3を第2のドメインD2から分離する境界ノードの役割を果たす。IPルータIPRC’は、D2ドメイン内の2つのそれぞれの通信ポートを介して2つのPTPポートを実装するピアツーピア透過クロックP2P TC C’を備える。第1の通信ポートは、IPアドレスIP−C1と、MACアドレスMAC−C1とを有する。第2の通信ポートは、IPアドレスIP−C2と、MACアドレスMAC−C2とを有する。
イーサネットスイッチESI1は、以下を有する:
− MACアドレスMAC−Aに対応するルータIPRA’のイーサネットポートに直接リンクされている第1のポート、
− MACアドレスMAC−Bに対応するルータIPRB’のイーサネットポートに直接リンクされている第2のポート、
− イーサネットスイッチESI2の第1のポートに直接リンクされている第3のポート、
− イーサネットスイッチESI3の第1のポートに直接リンクされている第4のポート。
イーサネットスイッチESI2は、MACアドレスMAC−C1に対応する、ルータIPRC’のイーサネットポートに直接リンクされている第2のポートを有する。イーサネットスイッチESI3は、MACアドレスMAC−C2に対応する、ルータIPRCのイーサネットポートに直接リンクされている第2のポートを有する。
ルータIPRCのピアツーピア透過クロックP2P TC Cには2つのピアがあり、それぞれルータIPRA’内のピアツーピア透過クロックP2P TC A’と、ルータIPRB’内のピアツーピア透過クロックIPRB’である。イーサネットスイッチESI1、ESI2、ESI3にはPTPクロックが実装されていない。後者は非PTP認識ノードである。
たとえば、SyncメッセージSYNCが、ルータIPRB’、イーサネットスイッチESI1およびESI2、ならびにIPルータIPRC’を通じて、マスタからスレーブに転送される。
この異種環境内で、ピアツーピア透過クロックP2P TC A’、P2P TC B’、P2P TC C’は技術ドメイン間の境界ノードである:
− 一方で、それらはIPを介してPTPメッセージカプセル化方法を使用し(たとえば、IPを介しUDPを介してSyncメッセージがカプセル化される−IEEE標準1588_2008 Annex DまたはAnnex E)、
− 他方で、それらはイーサネットであるPTPメッセージカプセル化方法を使用する(たとえば、イーサネットを介して、Pdelay_Req/Pdelay_Respメッセージがカプセル化される−IEEE標準1588_2008 Annex F)。
したがって、ピアツーピア透過クロックは、2つの異なるカプセル化技術に対応することができ、また、後にこれらの間のインターワーキングを実行することができる。Syncメッセージはイーサネットベースのドメインを透過的に横断した点に留意されたい。
本発明による方法の、この第2の実施形態は、以下のステップを備える。
1)Syncメッセージの送信方向(すなわち、透過クロックP2P TC B’からスレーブクロックに向かう)を検出するピアツーピア透過クロックP2P TC B’が、そのIP宛先アドレス(スレーブIPアドレス)および、特にIP−C1であるそのネクストホップアドレスを監視する(たとえば、IPルーティングテーブル内のルックアップ)。
2)ピアツーピア透過クロックP2P TC B’が、たとえば、ARPと呼ばれるアドレス解決プロトコルを使用して、IPアドレスIP−C1に関連付けられるMACアドレスMAC−C1を取得する(IETF RFC 826)。これは、何らかの事前設定を介して取得することもできる。
3)ピアツーピア透過クロックP2P TC B’が、MAC宛先アドレスをMAC−C1に設定したイーサネットOAM TRACEROUTEコマンドを使用する。イーサネットOAM TRACEROUTEコマンドの出力は、ピアツーピア透過クロックP2P TC B’に、第2のドメインD2内のSynchメッセージSYNCによって横断されたインターフェースに対応する、インターフェースMACアドレスの順序付けられたリストを提供する。
4)ピアツーピア透過クロックP2P TC B’が、第1のリストを逆にすることによって第2のリストを構築して、新しいTLV構造を使用することによって、この第2のリストをピアツーピア透過クロックP2P TC C’に伝達する(すなわち、現在addressTypeは、IPアドレスではなくMACアドレスを示しているべきである)。やはり、この新しいTLVフィールドは、ピアツーピア透過クロックP2P TC B’によってピアツーピア透過クロックP2P TC C’に送信された、第1のPdelay_Respメッセージのうちの1つの中で移送され得る。あるいは、逆に順序付けられたリストは、ピアツーピア透過クロックP2P TC B’によってピアツーピア透過クロックP2P TC C’に送信された、PTPv2管理メッセージの中で移送され得る。
5)Pdelay_Respメッセージパスを制限するために、ピアツーピア透過クロックP2P TC B’がインターフェースMACアドレスの順序付けられたリストを使用して、Pdelay_Reqメッセージパスを制限するために、ピアツーピア透過クロックP2P TC C’が逆に順序付けられたリストを使用する。
イーサネット環境内の通信パスを制限する方法は、仮想ローカルエリアネットワーク(VLAN)IEEE 802.1qまたはIEEE 802.1ahを使用して構成することができる。あるいは、パスのシグナリングのために、RSVP−TEおよびEXPLICIT ROUTE OBJECTを使用して、MPLS−TP(MPLSトランスポートプロファイル)を使用することができる。
上述の均一環境に対する主な違いは、ここでのピアツーピア透過クロックは、イーサネットデータパケット(たとえば、IEEE標準1588_2008 annex F)を介してカプセル化されたPTPメッセージ(すなわち、Pdelay_Req/Pdelay_resp)を使用することによって、IPを介しUDPを介して(たとえば、IEEE標準1588 annex D)移送されたSyncメッセージのパス遅延を推定することである。
従来、異なるカプセル化技術ドメインの境界に、境界クロックを実装することが推奨される。しかし、本発明によって、ピアツーピア透過クロックは、相対的に複雑性を減少して、シームレスにサポートできるようになる。したがって、本発明は、ピア遅延メカニズムの配備に関連する制限を解決する。それによって、ピアツーピア透過クロックの中に、非PTP認識ノード、および/またはエンドツーエンド透過クロックを挿入することが可能になり、配備をより柔軟にする。
また、ピア遅延インスタンスが減少するため、ピア遅延メッセージの数を減少させることが可能になり、特にメッシュ大規模ネットワーク内のネットワークリソース消費が減少する。
最後に、第2の実施形態(すなわち、異種環境)によって示されるように、本発明による方法によって、技術ドメイン境界で境界クロックを回避することが可能になる。これは、同期アーキテクチャの複雑性を著しく減少させる。
本発明による方法は、他の任意の種類のパケットベースネットワークを介して実装することができる。
本発明による方法はエージェントによって実装することができ、各エージェントは、プログラムがプロセッサ上で実行されているときに本方法を実行しているプロセッサ実行可能プログラムである。実装形態の一例は、文書EP 2.408.128内で説明されている。
1つまたは複数のエージェントは、通常のクロック、境界クロック、または透過クロックなどのPTPクロックを備えた各ネットワークノード内に実装される。これらのエージェントによって、異なるネットワークエンティティ間にインターワーキングを、また所与のネットワークノード内にPTPクロックを提供することが可能になる。
実際、インターワーキングエージェントは、PTPプロトコルスタックの延長と見なすことができ、一般的にPTPモジュールなしでインストールすることができない。インターワーキングエージェントには2つのタイプのインターフェースがある:
− アプリケーションレベルでPTPエンティティと対話するためのPTP側インターフェース、
− ネットワークレベルでネットワークエンティティ(運用、管理、および保守(OAM)プレーン、または制御プレーン)と対話するための少なくとも1つのネットワーク側インターフェース。
したがって、インターワーキングエージェントは一方でPTPクロックと、および他方でネットワークエンティティと通信することができる。したがって、他のレベルでのいくつかのパラメータの再構成または修正を必要とするあるレベルでの障害イベントなどの、あるレベルで発生したイベントを他のレベルに通知することを可能にするのは、両側/レベル間のインターフェースである。

Claims (11)

  1. 通信ネットワークにおいて、高精度時刻プロトコルによって配信クロックを同期するための方法であって、
    − あるクロックから別のクロックに、複数のネットワークノード(IPRB、IPRI1、IPRI2、IPRC)を介してSyncメッセージ(SYNC)を送信するステップであって、これらのノードのうちの第1のノードが第1のピアツーピア透過クロック(P2P TC B)を備え、これらのノードのうちの第2のノードが第2のピアツーピア透過クロック(P2P TC C)を備えるステップと、
    − 同期メッセージによって、第1のピアツーピア透過クロックから第2のピアツーピア透過クロックに移動された送信パスのパス遅延を、
    −− 第2のピアツーピア透過クロック(P2P TC C)から第1のピアツーピア透過クロック(P2P TC B)に、Pdelay_Reqメッセージを送信するステップと、
    −− 第1のピアツーピア透過クロック(P2P TC B)から第2のピアツーピア透過クロック(P2P TC C)に、Pdelay_Respメッセージを送信するステップとによって推定するステップと、
    − 次いで、第2のピアツーピア透過クロック(P2P TC C)において、同期メッセージによって搬送される時刻情報を更新するために、このパス遅延を考慮するステップとを備え、
    前記パス遅延を推定するために、
    − 第1のピアツーピア透過クロック(P2P TC B)に関連付けられるネットワークノードにおいて、第1のピアツーピア透過クロックと第2のピアツーピア透過クロック(P2P TC B、P2P TC C)との間のその送信パスに沿って、同期メッセージ(SYNC)によって横断されるネットワークインターフェース(IPRB、IPRI1、IPRI2、IPRC)のネットワークアドレスのリストを作成するために、トランスポートプロトコルレベルで利用可能なツールを使用するステップと、
    − ネットワークインターフェースがSyncメッセージ(SYNC)によって横断された順序に、第1のリストを順序付けるステップと、
    − 第1のリストの順序を逆にすることによって、第2のリストを作成するステップと、
    − 第2のリストを第2のピアツーピア透過クロック(P2P TC C)に伝達するステップと、
    − Pdelay_ReqメッセージとPdelay_Respメッセージのそれぞれのパスを制限して、それぞれのパスが横断されたインターフェースの第2の順序付けられたリストと第1の順序付けられたリストとにマッピングされるようにするために、それぞれ第1のピアツーピア透過クロックおよび第2のピアツーピア透過クロック(P2P TC B、P2P T CC)に関連付けられるネットワークノードにおいて、トランスポートプロトコルレベルにおいて利用可能なメカニズムを使用するステップとを備える、方法。
  2. 第2のリストを第2のピアツーピア透過クロック(P2P TC C)に伝達するステップが、第1のピアツーピア透過クロック(P2P TC B)によって第2のピアツーピア透過クロック(P2P TC C)に送信されたPdelay_RespメッセージのTLVフィールドに第2のリストを入れるステップを備える、請求項1に記載の方法。
  3. 第2のリストを第2のピアツーピア透過クロック(P2P TC C)に伝達するステップが、第1のピアツーピア透過クロック(P2P TC B)によって第2のピアツーピア透過クロック(P2P TC C)に送信された高精度時刻プロトコル管理メッセージに第2のリストを入れるステップを備える、請求項1に記載の方法。
  4. PTPv2メッセージのUDP/IPカプセル化がすべてのネットワークノードによってサポートされる均一環境のための方法であって、
    − 前記パス遅延を推定するために、IP宛先アドレスをスレーブクロックのアドレスに設定したIP TRACEROUTEコマンドを使用するステップを備え、
    − IPインターフェースアドレスの第2の順序付けられたリストを第2のピアツーピア透過クロック(P2P TC C’)に伝達するために、それをIPデータパケットを介してカプセル化されたPTPメッセージに挿入するステップを備え、
    − Pdelay_ReqとPdelay_Respのそれぞれのパスを制約するために、EXPLICIT_ROUTE OBJECTを備えるRSVP−TEシグナリングを使用するステップを備える、請求項1に記載の方法。
  5. PTPv2メッセージのイーサネットカプセル化がすべてのネットワークノードによってサポートされる均一環境のための方法であって、
    − 前記パス遅延を推定するために、イーサネットOAM TRACEROUTEコマンドを使用して、スレーブクロックのうちの1つに設定された媒体アクセス制御宛先アドレスを使用するステップを備え、
    − IPインターフェースアドレスの第2の順序付けられたリストを第2のピアツーピア透過クロック(P2P TC C’)に伝達するために、それをイーサネットデータパケットを介してカプセル化されたPTPメッセージに挿入するステップを備え、
    − Pdelay_ReqとPdelay_Respのそれぞれのパスを制約するために、仮想LAN(VLAN)、またはEXPLICIT_ROUTE OBJECTを備えるRSVP−TEを使用するステップを備える、請求項1に記載の方法。
  6. D1とD3がD2によって分離されており、D1とD3が第1のカプセル化技術を実装しており、D2が第2のカプセル化技術を実装している、3つの連続する技術ドメインD1、D2、D3で構成される異種環境のための方法であって、
    D1とD2が、第1のピアツーピア透過クロック(P2P TC B’)を備える第1のノード(IPRB’)によって分離されており、D2とD3が、第2のピアツーピア透過クロック(P2P TC C’)を備える第2のノード(IPRC’)によって分離されており、
    − Syncメッセージ第1の技術宛先アドレスを監視するために、第1のノードIPRB’が、第1の技術プロトコルに関連するツールを使用して、
    − Syncメッセージ第1の技術ネクストホップアドレスを発見するために、第1のノードIPRB’が、第1の技術に関連するルーティングまたはスイッチングテーブルに、Syncメッセージ第1の技術宛先アドレスでルックアップを実行して、
    − Syncメッセージ第1の技術ネクストホップアドレスに関連付けられる第2の技術アドレスを取得するために、第1のノードIPRB’が、2つの技術の前に、インターワーキングを可能にするツールの中のアドレス解決ツールを使用して、
    − D2にわたる前記パス遅延を推定するために、宛先アドレスを以前のステップで取得された第2の技術アドレスに設定した、第2の技術OAM TRACEROUTEコマンドを使用するステップを備え、
    第2の技術インターフェースアドレスの第2の順序付けられたリストを、第2のピアツーピア透過クロック(P2P TC C’)に伝達するために、それを第2のカプセル化技術に従ってカプセル化されたPTPメッセージに挿入するステップを備え、
    − Pdelay_ReqとPdelay_Respのそれぞれのパスを制約するために、第2の技術内に実装されたパス制約ツールを使用するステップを備える、請求項1に記載の方法。
  7. 第1のカプセル化技術が、IEEE標準1588_2008 annex Dを実装するIPベースであり、第2の技術が、IEEE 802.1qとともにIEEE標準1588_2008 annex Fを実装するイーサネットベースである、請求項6に記載の方法。
  8. 第1のカプセル化技術が、IEEE標準1588_2008 annex Eを実装するIPベースであり、第2の技術が、IEEE 802.1qとともにIEEE標準1588_2008 annex Fを実装するイーサネットベースである、請求項6に記載の方法。
  9. 機械実行可能プログラム命令のセットを備え、プロセッサ上で実行されると、プロセッサに、請求項1から8のうちのいずれか一項による方法のすべての方法ステップを実行させる、インターワーキングエージェント。
  10. 機械実行可能プログラム命令のセットを記憶し、プロセッサ上で実行されると、プロセッサに、請求項1から8のうちのいずれか一項による方法のすべての方法ステップを実行させる、デジタルデータ記憶媒体。
  11. プロセッサ上でプログラムが実行されると、方法を実行するためのプロセッサ実行可能命令を備え、本方法が請求項1から8のうちのいずれか一項のステップを備える、コンピュータプログラム製品。
JP2015527817A 2012-08-22 2013-06-27 通信ネットワークにおいて、高精度時刻プロトコルによって配信クロックを同期するための方法 Expired - Fee Related JP6009672B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12306016.2 2012-08-22
EP12306016.2A EP2701318B1 (en) 2012-08-22 2012-08-22 A method for synchronizing distributed clocks by the precision time protocol, in a telecommunication network
PCT/EP2013/063517 WO2014029533A1 (en) 2012-08-22 2013-06-27 A method for synchronizing distributed clocks by the precision time protocol, in a telecommunication network

Publications (2)

Publication Number Publication Date
JP2015531216A true JP2015531216A (ja) 2015-10-29
JP6009672B2 JP6009672B2 (ja) 2016-10-19

Family

ID=46851905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015527817A Expired - Fee Related JP6009672B2 (ja) 2012-08-22 2013-06-27 通信ネットワークにおいて、高精度時刻プロトコルによって配信クロックを同期するための方法

Country Status (6)

Country Link
US (1) US9438364B2 (ja)
EP (1) EP2701318B1 (ja)
JP (1) JP6009672B2 (ja)
KR (1) KR20150038127A (ja)
CN (1) CN104584468B (ja)
WO (1) WO2014029533A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098588A (ja) * 2014-02-20 2017-06-01 日本電気株式会社 通信システム、無線通信装置及び無線通信方法
CN106716886B (zh) * 2014-09-04 2018-11-16 瑞典爱立信有限公司 通信网络节点和其中执行的方法
WO2016070947A1 (en) * 2014-11-05 2016-05-12 Telefonaktiebolaget L M Ericsson (Publ) Transmitting residence time information in a network
CN106211306B (zh) * 2015-04-30 2020-04-03 华为技术有限公司 一种通信网络延时抖动平滑方法、装置及系统
US9820246B2 (en) 2015-05-29 2017-11-14 Gainspan Corporation Synchronizing active window boundaries used for data transmission between pairs of nodes of a wireless network
CN106921456B (zh) * 2015-12-24 2018-06-19 中国科学院沈阳自动化研究所 基于ptp协议的多跳无线回程网络时间同步误差补偿方法
GB2551327B (en) * 2016-06-10 2020-02-19 Bluwireless Tech Ltd Clock synchronisation in wireless mesh communications networks
EP3270531B1 (en) 2016-07-11 2022-07-06 ADVA Optical Networking SE System and method of synchronizing a distributed clock in a packet-compatible network
CN108540379A (zh) * 2018-04-19 2018-09-14 南方电网科学研究院有限责任公司 基于ieee 1588v2的时间同步故障倒换方法、时间同步装置及系统
US11483127B2 (en) 2018-11-18 2022-10-25 Mellanox Technologies, Ltd. Clock synchronization
US11283454B2 (en) 2018-11-26 2022-03-22 Mellanox Technologies, Ltd. Synthesized clock synchronization between network devices
US10778406B2 (en) 2018-11-26 2020-09-15 Mellanox Technologies, Ltd. Synthesized clock synchronization between networks devices
TWI735052B (zh) * 2018-11-27 2021-08-01 瑞典商Lm艾瑞克生(Publ)電話公司 處理精確時序協定框之裝置及方法
CN111277349B (zh) * 2018-12-04 2023-12-22 深圳市中兴微电子技术有限公司 一种时钟同步的方法及系统
KR102174089B1 (ko) 2019-04-29 2020-11-04 충북대학교 산학협력단 가상 링크를 이용한 평균 컨센서스 기반 시간 동기화 프로토콜의 성능 개선 장치 및 방법
WO2020236164A1 (en) 2019-05-22 2020-11-26 Vit Tall Llc Multi-clock synchronization in power grids
JP7310495B2 (ja) * 2019-09-26 2023-07-19 オムロン株式会社 制御システム、情報処理装置およびプログラム
US11543852B2 (en) 2019-11-07 2023-01-03 Mellanox Technologies, Ltd. Multihost clock synchronization
US11070304B1 (en) 2020-02-25 2021-07-20 Mellanox Technologies, Ltd. Physical hardware clock chaining
US12081427B2 (en) 2020-04-20 2024-09-03 Mellanox Technologies, Ltd. Time-synchronization testing in a network element
US11546073B2 (en) * 2020-05-19 2023-01-03 Realtek Semiconductor Corp. Control method and time aware bridge device for seamless precision time protocol
US11552871B2 (en) 2020-06-14 2023-01-10 Mellanox Technologies, Ltd. Receive-side timestamp accuracy
US11606427B2 (en) 2020-12-14 2023-03-14 Mellanox Technologies, Ltd. Software-controlled clock synchronization of network devices
US11588609B2 (en) 2021-01-14 2023-02-21 Mellanox Technologies, Ltd. Hardware clock with built-in accuracy check
US12111681B2 (en) 2021-05-06 2024-10-08 Mellanox Technologies, Ltd. Network adapter providing isolated self-contained time services
US12028155B2 (en) 2021-11-24 2024-07-02 Mellanox Technologies, Ltd. Controller which adjusts clock frequency based on received symbol rate
US11907754B2 (en) 2021-12-14 2024-02-20 Mellanox Technologies, Ltd. System to trigger time-dependent action
US11835999B2 (en) 2022-01-18 2023-12-05 Mellanox Technologies, Ltd. Controller which adjusts clock frequency based on received symbol rate
US11706014B1 (en) 2022-01-20 2023-07-18 Mellanox Technologies, Ltd. Clock synchronization loop
US11917045B2 (en) 2022-07-24 2024-02-27 Mellanox Technologies, Ltd. Scalable synchronization of network devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080225897A1 (en) * 2007-03-16 2008-09-18 Stewart Frederick Bryant Providing clock synchronization in a network
JP2009065579A (ja) * 2007-09-10 2009-03-26 Nec Corp 時刻同期システム、時刻同期方法、ノード及びプログラム
JP2011525308A (ja) * 2008-05-02 2011-09-15 ノーテル・ネットワークス・リミテッド パケットネットワークを介した時間同期のためのタイミングシステム及び方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7756032B2 (en) * 2000-10-17 2010-07-13 Avaya Inc. Method and apparatus for communicating data within measurement traffic
EP2408128B1 (en) 2010-07-15 2017-06-07 Alcatel Lucent Interworking agent adapted to interact between network and Precision Time Protocol entities
CN102546142B (zh) * 2010-12-11 2016-08-03 上海博达数据通信有限公司 透明时钟的频率同步方法以及同步报文的存储转发方法
EP2487836A1 (en) * 2011-02-01 2012-08-15 Alcatel Lucent Automatic capture of the network delay components
EP2487819B1 (en) * 2011-02-10 2015-08-05 Alcatel Lucent Network element for a packet-switched network
CN102427413A (zh) * 2011-08-30 2012-04-25 广东电网公司电力科学研究院 对等透明时钟校正域误差的测试方法、系统及时钟测试仪

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080225897A1 (en) * 2007-03-16 2008-09-18 Stewart Frederick Bryant Providing clock synchronization in a network
JP2009065579A (ja) * 2007-09-10 2009-03-26 Nec Corp 時刻同期システム、時刻同期方法、ノード及びプログラム
JP2011525308A (ja) * 2008-05-02 2011-09-15 ノーテル・ネットワークス・リミテッド パケットネットワークを介した時間同期のためのタイミングシステム及び方法

Also Published As

Publication number Publication date
CN104584468B (zh) 2018-02-06
KR20150038127A (ko) 2015-04-08
EP2701318A1 (en) 2014-02-26
US20150171980A1 (en) 2015-06-18
JP6009672B2 (ja) 2016-10-19
WO2014029533A1 (en) 2014-02-27
US9438364B2 (en) 2016-09-06
EP2701318B1 (en) 2015-04-15
WO2014029533A8 (en) 2014-04-17
CN104584468A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
JP6009672B2 (ja) 通信ネットワークにおいて、高精度時刻プロトコルによって配信クロックを同期するための方法
JP6931376B2 (ja) ネットワーク内の滞留時間情報の送信
US10205547B2 (en) Clock synchronization using multiple network paths
US10432336B2 (en) System and method of synchronizing a distributed clock in a packet-compatible network
US9258073B2 (en) Network element for a packet-switched network
CN103718483B (zh) 通信网络中的时间同步的方法
JP5377663B2 (ja) 通信システム、通信装置および時刻同期方法
JP5505875B2 (ja) 遅延計測システム及び遅延計測方法、並びに、遅延計測装置及び遅延計測プログラム
WO2016065763A1 (zh) 一种跨域时钟同步方法、装置、系统及计算机存储介质
US9651984B2 (en) Feed-forward time transfer mechanism for time synchronization
US9288002B2 (en) Method for monitoring and managing data networks
JP2009065579A (ja) 時刻同期システム、時刻同期方法、ノード及びプログラム
US20160315855A1 (en) Open Shortest Path First for Temporal Tunnel Services
JP2014127887A (ja) 通信制御装置
EP2458757B1 (en) A method for transmitting IEEE 1588V2 synchronization packets over ethernet in link-by-link mode, via network elements having a transparent clock, and associated help device
Chowdhury Packet Timing: Precision Time Protocol
Mirsky et al. Residence Time Measurement in MPLS Networks
Roberts et al. TICTOC Working Group S. Davari Internet-Draft A. Oren Intended status: Standards Track Broadcom Corp. Expires: November 25, 2011 M. Bhatia
Roberts et al. TICTOC Working Group S. Davari Internet-Draft A. Oren Intended status: Standards Track Broadcom Corp. Expires: April 9, 2012 M. Bhatia
Zhang TICTOC Working Group Y. Cui Internet− draft Huawei Intended Status: Informational M. Bhatia Expires: September 1, 2012 Alcatel− Lucent
Kerö et al. PTP Deployment in Large Networks–Traps and Pitfalls

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6009672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees