JP2015521439A - デジタル信号のシステムおよび方法論 - Google Patents

デジタル信号のシステムおよび方法論 Download PDF

Info

Publication number
JP2015521439A
JP2015521439A JP2015512678A JP2015512678A JP2015521439A JP 2015521439 A JP2015521439 A JP 2015521439A JP 2015512678 A JP2015512678 A JP 2015512678A JP 2015512678 A JP2015512678 A JP 2015512678A JP 2015521439 A JP2015521439 A JP 2015521439A
Authority
JP
Japan
Prior art keywords
current
voltage
conductor
conductors
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015512678A
Other languages
English (en)
Inventor
クリストファー ハンセン，カール
クリストファー ハンセン，カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brilliant Points Inc
Original Assignee
Brilliant Points Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brilliant Points Inc filed Critical Brilliant Points Inc
Publication of JP2015521439A publication Critical patent/JP2015521439A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3082—Vector coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0224—Channel estimation using sounding signals
    • H04L25/0228—Channel estimation using sounding signals with direct estimation from sounding signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0284—Arrangements to ensure DC-balance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3444—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power by applying a certain rotation to regular constellations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

ｎ個の伝導体に接続された要素間で特定周期を有する振幅と仮想周期波形位相に関連するデジタルデータ通信システムと方法論は、一例として第一振幅と第一位相を第一対応電圧または電流に転換させ、その第一対応電圧／電流を複数の伝導体のうちひとつに適用する電気回路構成を有しています。またこの回路構成は、ｍが１から（ｎ−１）までインデックス化される第一位相に対しておよそｍ＊（３６０／ｎ）移り変わる周期波形位相の振幅に基づいて、第一振幅と第一位相を（ｎ−１）対応電圧または電流に転換、それぞれの対応電圧／電流を複数の伝導体のうち関連する伝導体に適用します。このシステムと方法論は、伝導体の数を減らして集積回路チップおよび優先ネットワークにおいて希望のＩ／Ｏデータ比率／スループットを得ようとする場合に特に適しています。【選択図】図１

Description

デジタル信号のシステムおよび方法論に関して現在発表されている情報は、集積回路チップおよび有線ネットワークにおけるデータ入力／出力などのさまざまなアプリケーションに応用できる可能性を秘めています。
技術背景
ここ数十年で集積回路チップ上のトランジスタ密度は増加の一途をたどっており、チップへの情報格納および取り出しに関する現在の戦略をはるかに超える勢いです。チップをより大きなモジュールに組み入れる能力を残しつつも多様な運用状況下で安全かつ信頼できる接続を保つというニーズにより、入力／出力（Ｉ／Ｏ）接続の最小加工寸法は厳しいものとなっています。製造技術および素材の進歩によって、チップ上に集積できるトランジスタの数はムーアの法則のカーブに則した割合で増加し続けています。しかし、信頼性の高いオフチップ接続の数および寸法はほぼ物理的限界に達しています。現在は多くの先行技術において、この問題の解決法が研究されています。
ひとつのアプローチとして、多重化データ／アドレスバスでの利用が考えられます。しかし６４ビットのデータ／アドレスバスを使用する現代の通常版マイクロプロセッサや、１２８，２５６ビットまたはそれ以上のビット数を使用するいくつかのマイクロプロセッサでは、多重化したとしても処理能力の大きさに対応することができません。さらにこのプロセッサのスピード増加がマルチコアプロセッサと合体した場合、チップの処理能力と比べて比較的長い、または遅いオペレーションにおいて、同じピン上にデータとアドレスを多重化する時間は短縮されます。このように、Ｉ／Ｏがシステムでの比率を制限する要素またはボトルネックとなり始めているのです。
要素のサイズが小さくなるにつれて本来のユビキタスＤＩＰパッケージはまずミニＤＩＰ、その後ＳＯＰ、ＴＳＯＰ、ＱＦＰ、ピングリッドアレイ（ＰＧＡ）、ボールグリッドアレイ（ＢＧＡ）などの表面実装技術に置き換えられ、Ｉ／Ｏ接続のさらなる小型化、およびオン／オフチップインターフェースの情報密度増加が試されました。
物理的な具現化に制約がかかったことに加えて、より密に結合した高周波信号により電磁干渉およびオンチップシグナルのクロスカップリングに関連した課題が浮き上がってきています。特にクロックスピードが上がれば信号間のカップリングまたはクロストークは増加し、高速データ転送に際して差動対の相互接続を必要としました。信号カップリングまたはクロストークの課題に対処するにあたってこのアプローチは各Ｉ／Ｏ経路に２組のＩ／Ｏ接続を要し、Ｉ／Ｏ能力の増加に対して意義のある結果とはなりませんでした。
接続機構インターフェースの標準とされるＸＡＵＩおよび他の集合差動バス標準は、Ｉ／Ｏ経路の超高速クロッキングを可能とするために生み出されました。しかしこれらの標準も、転送スピードが４０〜１００ギガビット秒（ＧＢＰＳ）に近づくにあたって限界を迎えています。分離クロック（通常１．２５ＧＨｚまたはマルチ）はＸＡＵＩバスの各終端でトランスミッターおよびレシーバーと同期します。同期では８ｂ／１０ｂまたは６４ｂ／６６ｂエンコーディングのような様々なエンコーディング形態が補助的に使用されることがあります。
多くのシステムがオンザフライ型のオーディオおよびビデオエンコーディングを取り入れるようになったため、現状で最適とされるアプローチすべての組合せでさえも、ユーザー、インターネット、データ通信プロセッサにより課せられるかつてない帯域幅需要に追いつくために重い負担を強いられるようになるとみられています。
限られた帯域幅チャネルの中で情報を転送するため、コーディングに関してはさまざまな方法が開発されてきました。そのうちラジオ周波数（ＲＦ）アプリケーションで広く使用されているのが直交位相振幅変調（ＱＡＭ）です。この方法では情報のエンコーディングを行うために、正弦波の位相および振幅が同時に変化します。ＱＡＭダイアグラムには位相と振幅（またはＱ、Ｉ）軸、そしてＱＡＭ信号空間を定義する位相／振幅の組合せについての指定された「許容」位置または値（ステーション）が描かれます。ＱＡＭ法は信号空間中のステーション数に対応する整数値で参照されることもあります。このことから、信号空間で任意「Ｎ」個のステーションを持つＱＡＭ法は一般的に「ｎＱＡＭ」といわれます。
例として、信号空間（１６ＱＡＭ）でＮ＝１６のステーション数を持つ典型的なｎＱＡＭは図１のように表すことができます。縦軸は調節された正弦波値「Ｑ」（直交（または位相））を、横軸は「Ｉ」（同相（または振幅））を表します。一般的に、各ステーション（信号空間３０中、ステーション２０に代表されることが多い）には、ステーションが訪問された時に３２ビット転送を行う値が振り分けられます。図１に示された例では、各ステーション２０は００００から１１１１までの４ビットを表します。３２ビットの特定パターンがどのステーション２０にも振り分け可能であるとすれば、ステーションには一般的にグレイコード（隣接するステーション間に単一ビットの違いしか発生しない）を用いた振り分け・ナンバリングが行われます。たとえば、ステーション２４は「０１０１」（ビットパターン３４）に関連付けられています。隣接するステーション２６は、ビットパターン３４と単一ビット異なる「０１００」（ビットパターン３６）です。同様に、隣接するステーション２８もビットパターン３４と単一ビット異なる「０００１」（ビットパターン３８）となります。
従来のＱＡＭコーディング法を使ったデータ転送には、基本となる正弦波に加えて、ほぼ瞬時に正弦波の位相／振幅をある信号空間から別のものへと転送することのできる１つないし複数の機器が必要です。Ｑ値で余弦波の振幅を調節、またＩ値で正弦波の振幅を調節することで固定位相の正弦波、余弦波を生成する技術も存在します。その後これら２つの波形をミキサーで合体させ、転送されたＲＦ出力を作り出します。データ転送に必要なチャネル帯域幅はシンボルレートおよびナイキストの定理によって決定されます。
マルチ情報ストリームの同時転送は、広帯域トランスミッター／レシーバーを異なる周波数のマルチセンターキャリア正弦波と組み合わせることで可能となります。この場合の周波数は少なくともそれぞれの情報ストリームごとの帯域幅で分離されている必要があります。
近年、家庭でのインターネット利用に対する需要が高まり、ＰＯＴＳ（基本電話サービス）デリバリーで使用されるユビキタス通信用ツイストペア銅線を用いる以前の調節技術の限界が提唱されてきました。国際電気通信連合（ＩＴＵ）はこのネットワーク需要の急速な高まりに対し、進化し続ける標準規格を普及させることによって対応を試みています。ＤＳＬに始まり、追加のネットワークデリバリーを提供する標準規格にはＶＤＳＬ（Ｇ９９３．１）およびＶＤＳＬ２（Ｇ９９３．２）があります。これらの標準ではＱＡＭなどのコーディング技術と組み合わせる形でツイストペア銅線上にＲＦを使用し、単一ツイストペア上に複数の加入者帯域を作り出します。
これらの標準は中央交換センターまたはヘッドエンドサービス対象となる加入者たちからの分岐回線ネットワーク需要に対処するために用いられているものの、非常に煩雑で、情報のほとんどがファンアウトでのポイント・ツー・ポイント転送であり、分岐回線（シングルカード、またはバックプレーン相互接続カード、ワイヤ−ハブ間ネットワークなど）とはほど遠い現在の一般的なデジタルシステムにおいて実用的とはいえません。通信速度が超高速になると複数のリスナーと紐付いたスタブの管理が難しくなり、線路反射、結合雑音、およびその他の問題によって高速データシステムはフルメッシュのポイント・ツー・ポイント設計へと押し上げられます。さらに、ＶＤＳＬ、ＶＤＳＬ２システムに必要とされるエンコーダー、トランスミッター、レシーバー、デコーダーのサイズ縮小を行い、一般的なチップ間インタフェースとして使用しようという試みにも問題が生じます。
デジタルシステムは特にプロセッサとデータ率が増加し続けることから著しいスペクトル放出を生じさせやすいとされています。放出量を劇的に減らすために、近代設計の多くが差動対の信号方式を使用し、接地と電源層間に挟まれたチップおよびカードの内部レイヤー上に位置するＸＡＵＩおよびその他の高速接続に対してその差動対を実行します。放射妨害波はトランジェント切替時に反応して生成されます。たとえば、ＣＭＯＳ集積回路上のビットが０から１、または１から０に変化するにつれて、回路設計の本質として電源から接地までの比較的強い電流フローが発生し、結果として電流（および放出）スパイクを引き起こすわずかな時間に帰着します。またこの切替周期にはＣＭＯＳ集積回路で巨大な電力が消費されることとなります。これは差動対で２本の線が対極層に切り替えられる場合も同様に発生します。遷移時には両方の線に高電圧および電流トランジェントが観察されます。これらのトランジェントを完璧に切り替えることで異符号との正確な同調、および遠隔電場でのキャンセルが期待できます。しかし完璧な切替を行うことはほぼ不可能であるため、トランジェント切替時にはうまく適合した差動対であっても放出が行われてしまいます。
このように、現在はチップ上で巨大なリソースまたはパワーバジェットを消費せず、および放射妨害波の著しい増加も抑えながら既存の集積回路Ｉ／Ｏ能力を増加させることに関して需要が見込まれています。
一例として、第一、第二、第三伝導体と接続する要素間でのデジタルデータ通信には、デジタルデータをそれに対応する一意の２次元座標（３６０°周期で振幅と周期波形位相を表す）に関連付ける、振幅および位相を第一対応電圧または電流に転換させる、電圧または電流を第一伝導体へ適用する、振幅および位相に対して１２０°移動した周期波形位相の値に基づいて振幅および位相を第二対応電圧または電流へ転換させる、第二対応電圧または電流を第二伝導体に適用する、振幅および位相に対して２４０°（または同様に−１２０°）移動した周期波形位相の値に基づいて振幅および位相を第三対応電圧または電流に転換させる、第三対応電圧または電流を第三伝導体に適用する、という過程が存在します。またこの方法ではデジタルデータのデコードを行うために、第一、第二、第三伝導体ペア間の差動電圧または電流を複数の閾値と比較するという過程も必要です。さまざまな実施例において、デジタルデータは「ｎ」ビットを有するマルチビットのバイナリワードを構成し、複数の閾値は２ｎ未満となります。第一と第二伝導体、第一と第三伝導体、第二と第三伝導体間の差動電圧または電流を複数の閾値と比較し、対応するバイナリに合致するパターン（各閾値に対して１ビットを有する）を生成する、バイナリ合致パターンに対する宣言ビットに基づいてデジタルデータをデコードする過程もあります。後者は特定のシンボル周期の合致パターンにおける最小および最大数の宣言ビットに基づいて、デジタルデータをデコードする場合もあります。デジタルデータは時に、バイナリ合致パターンに基づいて格納済デジタルデータを復元することで決定されます。多くの場合、第一、第二、第三対応電圧または電流の合計は実質ゼロとなります。
また現在実施されている形態には、電気回路構成を有するｎ個の伝導体と接続する要素間で、３６０°周期など特定周期の振幅と周期波形位相に関連するデジタルデータ通信を行うシステムも存在します。この電気回路構成は第一振幅と第一位相を第一対応電圧または電流に転換、第一対応電圧または電流を複数個のうち最初の伝導体に適用、ｍが１から（ｎ−１）までインデックス化される第一位相に対してｍ＊（周期／ｎ）だけ移動した周期波形位相の振幅に基づいて第一振幅と第一位相を（ｎ−１）対応電圧または電流に転換、そして各対応電圧または電流を複数個のうち関連する伝導体に適用します。多くの場合、複数の伝導体に適用される電圧または電流は合計すると実質ゼロという結果になります。また多くの形態ではｎ個の伝導体それぞれの電圧または電流を複数の閾値と比較する電気回路構成、閾値超過の数に応じて仮決定済の複数デジタルデータのうちひとつを選定する回路構成などが用いられています。差動電圧または電流を複数の閾値それぞれと比較し、ｎ個の伝導体におけるそれぞれの一意ペアに差動電圧または電流を生成する回路構成もあります。
集積回路チップデータの伝達法を扱う別の例では、一意のマルチビットバイナリパターンを複数パターンのそれぞれに対応する一意のｎ次元座標に関連付ける、ｎ次元座標の各座標を対応する電圧または電流に転換する、またｎ次元座標に関連する各電圧または電流を、集積回路チップ（伝導体個数を意味する「ｎ」が各マルチビットバイナリパターンのビット数よりも少ない）の「ｎ」個の伝導体の集合内で対応する伝導体に適用することでマルチビットバイナリパターンの通信を行う、などの過程が存在します。この方法ではまた、「ｎ」個の伝導体の電圧または電流を検知することでｎ次元座標に関連するマルチビットバイナリパターンのデコードも行われます。電圧または電流を複数の閾値と比較して対応する座標地を決定する、ｎ次元座標を使用してルックアップテーブルから関連する一意のマルチビットパターンを決定する、座標を対応電圧または電流に転換させる前に伝送符号方式（８ｂ／１０ｂエンコーディングなど）を用いて各伝導体に関連する座標ストリームのエンコーディングを行う、などの過程もあります。また多くの場合、ｎ次元座標の特定次元に関連する対応伝導体を変更し、「ｎ」個の伝導体の集合におけるＤＣバランスを作り変えるという過程も行われます。
一例として、現在発表されているデジタル信号の実施方法として一連の互いに関連し合う座標値を監視し、各座標が対応電圧または電流に転換される前に座標値を少なくともＤＣバランス、放射妨害波、遷一連の座標値に関連した遷移密度のひとつとなるよう調節することが挙げられます。また現在は多くの場合に、集積回路チップの関連する電圧または電流の範囲内で隣接するパターン座標間の距離を最大化するようなｎ次元座標の割り当ても行われています。
集積回路に関する多くの実施例をみると、現在発表されているシステムまたは方法論において、チップ上でインピーダンスに合致し、集積回路の要素間で拡大傾向のある伝導体トレースに各電圧または電流を適用してマルチビットバイナリパターンの通信を行う方法がよく見受けられます。また多くの場合、チップ上の伝導体トレースは集積回路チップの伝導体レイヤー（接地層など）間に位置づけられています。
現在行われているその他の例では、各ｎ次元座標の座標数に対応する「ｎ」個の伝導体を利用しています。各ｎ次元座標がそれぞれひとつの次元に対応する「ｎ」個の要素を有している場合は、各要素は対応電圧または電流へと転換されます。また多くの場合、ｎ次元座標は振幅と周期波形位相を表す２次元座標（正弦曲線など）で、３６０°周期など特定の周期が存在します。例としては「ｎ」個の伝導体がｎ≧２で、各要素の転換において振幅と位相が第一電圧または電流に転換される場合が挙げられます。またこの方法では、第一および（ｎ−１）電圧または電流のそれぞれが「ｎ」個の伝導体の集合内で対応する伝導体に同時に適用される周期／ｎ°の位相インターバルで、周期波形値（または振幅）に対応する各（ｎ−１）電圧または電流を生成するという例もみられます。伝導体の各ペアに対応する差動電圧または電流は複数の閾値と比較され、それに基づいて対応する一意のマルチビットバイナリパターンが選択されます。実施例の中には、閾値数がマルチビットバイナリパターンの順列数より少ない場合も存在しました。また複数の閾値のうちひとつに関連するバイナリマッチパターンの各ビットを用いて伝導体の各ペアに対応するバイナリマッチパターンを生成し、伝導体全ペアのバイナリマッチパターン内に割り当てられたビット数の最大・最小値に対応する一意のマルチビットバイナリパターンを決定することもあります。一意のマルチビットバイナリパターンを、隣接シンボルが１ビットのみ異なるバイナリパターンを有するｎ次元座標と関連付けるという過程もしばしば行われます。
現在実施されている実例の多くから、様々な利点を観察することができます。たとえば現在発表されているシステムと方法論において、チップ上のリソースまたは出力バジェットを大量に消費しないマイクロプロセッサなどの集積回路を含む多くの有線通信／ネットワークアプリケーションにおいて、その入力／出力容量は実質的に増加しているといえます。多くの場合、ピンカウントでの増加または出力バジェットでの大量消費を発生させずに、チップ間バス上のデータ規模、またはＩ／Ｏデータ比率をさらに増加させることができます。このように、現在はチップ間または要素間で可能となる帯域幅が、マイクロプロセッサおよび他の集積回路のプロセス容量に伴って大きく増加しています。またｎ次元座標で表される単一記号を用いてマルチビット情報を伝達することで、信号エッジ比率の減少、およびそれに対応する放射妨害波の減少も期待できます。またまとまった状態変更の際にある集合内のワイヤ１本、またはクラスタ１台のみを用いることで、放射妨害波を減少させた例もあります。隣接する信号クラスタのカップリング信号を減少させる（なくす）ために、伝導体の各信号クラスタに関連するアース線または伝導体を用いることもあります。
現在、高速並列システムが直面するＩ／Ｏのボトルネックに対処し、Ｉ／Ｏパッドサイズを集積回路のＩ／Ｏが抱える制限要素という位置づけから将来的に排除しようという試みが進められています。さらに多くの例では、多くのアプリケーション上で複数の伝導体を使用する場合において高速デジタルデータ伝達時の電力消費と放射妨害波を抑える、デジタル信号の一般的なフレームワークが確立されています。
図１は、現在のシステムまたは方法論において１６個のシンボルを使用する場合の２次元信号空間ダイアグラムです。 図２は、現在のシステムまたは方法論において３２個のシンボルを使用する場合の２次元信号空間ダイアグラムです。 図３は、現在のシステムまたは方法論において多数実証されている、３６０°の特定周期を有する代表的な仮想周期波形と位相移動後の波形（デジタルデータを表す電圧および電流を生成するために用いられる）を表します。 図４は、現在のシステムまたは方法論において多数実証されている、３６０°の特定周期を有する代表的な仮想周期波形と差動振幅（デジタルデータを表す電圧および電流を生成するために用いられる）を表します。 図５Ａ−５Ｄは、現在のシステムまたは方法論において多数実証されている、複相有線信号を用いたＩ／Ｏ信号伝達を行う３伝導体信号クラスタの代表的な配列を表します。 図６は、現時点で発表されている、複相有線信号伝達の回路構成などを含む伝達機器の代表例を示したダイアグラムです。 図７は、現時点で発表されている、複相有線信号伝達の際にＣＭＯＳ伝達ゲートを使用する伝達機器のその他代表例を示したダイアグラムです。 図８は、現時点で発表されている、複相有線信号伝達に用いられるレシーバー／ディテクタ内の差動電圧を生成する回路構成の代表例を示したダイアグラムです。 図９は、現時点で発表されている、電圧と複数閾値との比較、および複相有線信号伝達に用いられるレシーバー／ディテクタが扱うバイナリマッチパターンの生成を行う回路構成の代表例を示したダイアグラムです。 図１０Ａ−１０Ｃは、現時点で多数実証されている、三相有線信号伝達法を適用した場合の受信差動電圧／電流に応じたデータのデコードにおけるシステムまたは方法論のオペレーションを表します。 図１１Ａ−１１Ｃは、現時点で多数実証されている、四相有線信号伝達法を適用した場合の受信差動電圧／電流に応じたデータのデコードにおけるシステムまたは方法論のオペレーションを表します。 図１２および１３は、現時点で発表されている、デジタル信号システムまたは方法論における代表例のオペレーションを示したダイアグラムです。
本文中には現代の発明に関する実例の詳細が記されています。しかし、発表されている例は単に、さまざまな代替方法で実践されている当該発明の模範でしかありません。図表中のデータはほんの参考であり、それぞれの特徴として記された特定要素の詳細は時に誇張または過小化されている場合もあります。そのため、本文にてご紹介する特定の構造・機能的詳細がすべてだとは捉えず、現代の発明をさまざまな形で用いる技術手法の代表例であると解釈してください。
図１は現在のデジタル信号システムまたは方法論において１６個のシンボルを使用する場合の信号空間ダイアグラムを示しています。上記ではツイストペアでの信号伝達が行われるＲＦ実行についての用途として引用されていますが、同様の信号空間ダイアグラムは多相または複相の、Ｎ個のシンボルを用いた信号伝達を実行するにあたっても多く用いられています。上述のとおり、現在発表されている例では信号伝達伝導体の集合内での電圧／電流の変化を利用してステーションまたはシンボルのコード化を行うために、図１に示す１６個のシンボルを有する信号空間３０などのＮ個のシンボルを用いた信号伝達を用います。一般的に、信号空間にＮ＝１６のステーションまたはシンボルを有するＮ個のシンボル／ＱＡＭ方式は図１のように表されます。ステーションはｎ次元座標系（この例では２次元座標）の範囲内に配列されます。選択された座標系および標識付けはここに示す発明から分離されるため、伝統的なＱＡＭ信号伝達に関する専門用語と２次元座標系を使用して説明できます。下記に示すように、特定のアプリケーションまたは実行方法を用いてステーション／シンボルの選択または位置づけを行い、望ましいシステムオペレーションの特性を得ることができます。
図１に示すように、縦軸は調整された正弦波の「Ｑ」（直交（または位相））値を、横軸は「Ｉ」（同相（または振幅））値を表すと考えることができます。各ステーション（一般的に信号空間３０、ステーション２０で表される）はステーション訪問時に伝達が行われる３２のマルチビットバイナリパターンで表される、デジタルデータ配列です。詳細説明で示したとおり、ステーションまたはシンボル座標は伝達／エンコーディング機器と受信／デコーディング機器間で通信を行います。これらの機器は、ステーション／シンボル位置または座標からデジタルデータを復元できるものが対象です。図１に示された例では、ステーション２０のそれぞれが関連する一意の３２マルチビットバイナリパターン（４ビット）を持ちます。４ビット法は２４または１６の順列、または００００から１１１１までのビットパターンを使用します。特定の３２ビットパターンはステーション２０のいずれにも割り当てることができるため、ステーションがグレイコード（隣接するステーション間に単一ビットの違いしか発生しない）によって配列およびナンバリングされていた場合はエラー検知・修正面での点が得られます。たとえば、ステーション２４は「０１０１」（ビットパターン３４）に関連付けられています。隣接するステーション２６は、ビットパターン３４と単一ビット異なる「０１００」（ビットパターン３６）です。同様に、隣接するステーション２８もビットパターン３４と単一ビット異なる「０００１」（ビットパターン３８）となります。
従来のＱＡＭはひとつまたは複数の機器を使用してベースまたはキャリア正弦波を調節し、ひとつの信号空間から他への遷移に対してほぼ瞬時に正弦波の位相または振幅の調節を行います。Ｑ値で余弦波の振幅を、Ｉ値で正弦波の振幅を調節することで固定位相の正弦・余弦波を生成する技術も存在します。その後これら２つの波形をミキサーで合体させ、送信・受信ステーション間で伝達される調節ＲＦ出力を作り出します。データ転送に必要なチャネル帯域幅はシンボルレートおよびナイキストの定理によって決定されます。
デジタル世界差動対として配列された伝導体における従来のＮ−ＱＡＭを用いたデータ伝達には、Ｎ−ＱＡＭ調節が行われた帯域幅がＤＣ上部に存在する状態で、極めて高周波の差動正弦波信号伝達が必須となります。シンボル毎に８ビットのエンコーディングを行うために２５６−ＱＡＭを用いる１０ギガビット秒のデータ比率においては、１．２５ＧＨｚのシンボル比率が要求されます。同時に、位相が正確にコントロールされているマルチギガヘルツキャリア（および逆）も必要です。既存のＸＡＵＩインターフェースは１５６．２５ＭＨｚに合わせられた６４ビットの並行バスを使用することでこのビット比率を達成しています。しかし、この情報密度を持つ調節済のキャリア伝達にはより高い線周波数が必要です。現在の信号伝達方法はすでに有線ベースの周波数に関して物理的限界を迎えてしまっているため、現在のビット比率に対して基底周波数の大幅増加を図るのは得策ではありません。
現在発表されている情報に示されるとおり、差動対実行において調整済のキャリア伝達を行う代わりに、多くの場合はＱ軸ステーション座標で伝導体または有線ペアの一方に対する電圧または電流を、Ｉ軸座標でペアのもう一方に対する電圧または電流を表すことができます。これによって差動対に対応する伝導体の電圧または電流のペアを決定し、擬似ＱＡＭ信号のエンコーディングを行うことができます。１６シンボルの信号空間では、４ビットグループのそれぞれが座標または信号空間のシンボル／ステーション位置で表される電圧／電流値によってエンコーディングが行われます。この場合は一方の次元がＱ伝導体の電圧／電流を、もう一方の次元がＩ線の電圧／電流を表します。これらの当該技術分野では、電圧または電流が一般的に知られる電気回路構成／エレクトロニクスを用いてそれぞれの伝導体と連結するということが認知されるようになると考えられます。たとえば、電圧フォロワー設計または切替可能な電流源設計は対応する電圧または電圧をそれぞれ適用するために用いられます。シンボルのインターバルを定義する分離クロックは、トランスミッターとレシーバーを同期させる伝導体各末端機器との同期を行う際に使用します。このように、伝導体ペアの電圧（または電流）によってＱＡＭ信号空間からＱ・Ｉ軸のシンボルまたはステーション位置を表す手法は、ｎ次元座標系に配列されたステーションに関連する複数の伝導体を用いる場合にも一般化、または拡張して使用することができます。
たとえば、上述の信号伝達方式はＮ個のシンボルを有する３次元の信号空間においても、第三次元または特定のシンボル／ステーションを表す座標要素と関連する電圧または電流の状態と通信を行う第三の伝導体を追加することで拡張が可能です。同様に、４次元のシステムまたは方法論も、座標の各次元に紐付く４つの伝導体を用いて実現することができます。線ごとに４つの電圧または電流状態のみしか持たない４線式システムでは、この方式を使って遷移毎に８ビットのシンボルをひとつ伝達することができます。１６個の伝導体が必要な８ビットＸＡＵＩインターフェースに比べて、この方式であれば４個の伝導体のみで通信を行うことが可能となります。
現在発表されているように、この信号伝達方式は信号空間中の異なるステーションおよび対応する位置／座標を表すために精密電圧または電流を生成するなど、実用化に関して潜在的な課題を抱えています。また、信号を伝導体に適用するために容量カップリングを用いる従来の差動対信号伝達方式と同様、単一ビット値を継続的に伝達しようとするとペアの各末端に位置する結合コンデンサーを飽和状態にしてしまう可能性があります。このように、８ｂ／１０ｂなどのエンコーディング方式や組込み命令を用いた類似の伝送符号技術は、これらの状況を避けるためにビットの無作為化／反転を許容する目的で用いられます。差動対が既存の方式において多く使用されているのは、インピーダンス制御が正確で線の長さもほぼ一致している場合、差動対は遠距離領域においてＥＭ領域の自動キャンセルを行うことができるためです。上述の信号伝達方式では従来の差動対を有効活用するまでには至っていませんが、放射妨害波に関しては管理が行き届いており、下記に示すアプリケーションの多くに適用することが可能だと考えられます。
精密電圧
信号空間中のステーションが簡易的なギャップ（ダイオード電圧効果の順など）に相殺される電圧で表される限り、これらの当該技術分野ではトランスミッターおよびレシーバーの双方に精密電圧／電流を生成することが妥当だと考えられます。トランスミッター・レシーバー間の温度勾配が機器間のマッチングに影響する一方で、８ｂ／１０ｂ、６４ｂ／６６ｂなどの伝送符号プロトコルに類似するプロトコルまたは遷移数最少差動信号伝送方式（ＴＭＤＳ）は、たとえばトランスミッター上の全範囲を動かすためのパケットデータ送信に用いられます。これによってレシーバーは時間／温度に対して校正およびドリフト調節を行います。
ステーションが電圧ではなく電流を表す場合、ノートン式精度増幅器を通して合計された精密電流源によってピンまたは伝導体電流の生成が行われます。類似のエンコーディング方式はデータ転送にも使用できます。また同様の校正・ドリフト補償は電流基盤設計においても実施可能です。
ドライバ設計についても上記で触れましたが、ある例では、一定量の精密電圧が生成され、伝達中のシンボルに関連する一連のビットから特定のピン／伝導体を制御するビットを有するデコーダーにより、低インピーダンス出力、高インピーダンス入力の電圧フォロワーがある電圧からもう一方の電圧へとパスゲート経由で切り替わります。フォロワーは設計仕様書に準拠したエッジ生成を行うよう設計されています。これはアプリケーションまたは実装種類によって異なります。
コンデンサー飽和
ＸＡＵＩおよび容量カップリングデータ伝達システムでは、ＤＣバランス、放出、遷移密度などを制御するデータに対して８ｂ／１０ｂや６４ｂ／６６ｂのようなエンコーディング方式が使用されています。最適なＤＣバランスを作り出すには差動対設計と同様、当該の線はひとつの信号から反対側の信号へと定期的に遷移しなければいけません。しかし、ＸＡＵＩおよび類似の実装方法とは対照的に、現在発表されている多くのデジタル信号システムおよび方法論においては、コンデンサーが全充電状態と放電状態を切り替えることはありません。この場合にコンデンサーが切り替えるのは、充電と放電の比率です。ＤＣバランス、放出、効果的な遷移密度を維持するために、当該技術分野で知られている８ｂ／１０ｂ、６４ｂ／６６ｂ、およびその他の伝達符号／エンコーディングシステムと類似のエンコーディング方式（伝達されたビットストリームとビットのシャッフル順、ビットエンコーディングなどを監視）が現在多くの事例で使用されています。
ある例では、対応するｎ次元座標の特定次元に紐付く伝導体を変化させることで特定の信号伝達グループ内に位置する伝導体のＤＣバランスを管理しています。たとえば、４次元座標または＜ａ，ｂ，ｃ，ｄ＞などの４項ベクトルに紐付く座標を有する各ステーション／シンボルを使用する４線式（４次元）実装においては、特定の伝導体ｃ１が通信を行う次元または要素（「ａ」など）が周期的に変化して（「ｂ」、「ｃ」、または「ｄ」のうちひとつに切替）すべての線のＤＣバランスを管理します。
放出
デジタルシステムは大量のスペクトル放射妨害波を発生させやすいといわれており、特にプロセッサのデータ比率は増加し続けています。放出量を減少させるために、現代設計の多くにはＸＡＵＩの差動対およびカード・回路基盤の内部レイヤー上でのその他高速接続がペア上下の接地・電源層とあわせて実装されています。これによって集積回路チップからの放射妨害波を減少させます。この技術は現在発表されている多くの例においても、信号伝達方式と組み合わせて使用されています。こうすることで信号伝達伝導体を集積回路チップまたはシステムカード／回路基盤の伝導体接地または電源層の間に位置づけ、放出量の管理を行います。
放出はまた、伝達信号のエッジ速度にも関連しています。現在発表されている多くの信号伝達方式では、１本ないし複数の線における電圧変化など、シンボル毎のマルチビット伝達を許容しています。このように、多くの信号伝達方式はシンボル比率の減少、および関連するエッジ比率、放射妨害波の減少を助長します。これらの当該技術分野では、ドライバがすでに保障されたエッジ比率のもとで特定の負荷を促進できるよう設計されている点について認知が進むと考えられます。上記では電圧フォロワー方式が信号伝達方式の代表的なドライバ実装として記されていましたが、まさにそれが既存設計を修正するには妥当な形であるといえるでしょう。
放射妨害波はまた、信号伝達伝導体のクラスタ内で一度に発生する、ひとつの伝導体に対する電圧／電流遷移を制限・制約することでも管理が可能です。隣接するシンボル座標は単一次元のみによって変動します。このような制約のもとで行われた例には、エラー検知・修正およびより良い耐ノイズ性という面で利点があるといえます。たとえばこの方式を利用した例においては、レシーバー側が電圧／電流レベルを変化させると思われる伝導体内の通常変化に対して、不変または変動の伝導体マップにおける電圧／電流のコモンモード変化を仮定することができるという利点があります。瞬時のコモンモードは隣接する伝導体と結合するため、この仮定は一般的に有効であると考えられています。２５６シンボルを用いるシステムでは、これはシンボルの変化が効果的に４ビットの情報のみを伝達するということを意味します。任意のステーションら開始する場合、次のシンボルが隣接している必要があるからです。その後のシンボルも現在のシンボルウィンドウまたはタイムインターバルの間にどの伝導体が移動するかに応じて、左右または上下のステーションにしか移動できません。
信号伝達伝導体の設計において、接地線は各シンボルを運ぶ伝導体クラスタの中に組み入れることができます。これにより、クラスタの外部伝導体から隣接するクラスタの外部伝導体までの信号のカップリングを減少、または防止します。
これらの当該技術分野では、特定の信号空間内に位置するシンボルの各座標に対して伝導体を用いる上述の信号伝達方式における放射妨害波管理が最も厳しい挑戦であると考えられています。遠隔電場で自らのＥＭ放出をキャンセルすることのできる真の差動対が存在しないからです。しかしデータ比率が低い場合、この方式は多くのアプリケーションへの適用可能であり、境界のトランスミッター／レシーバー側に対して回路面積の影響が低い既存のＩ／Ｏ境界における帯域幅獲得に関して大きな可能性が期待できます。また差動信号伝達を実装したからといって、各差動対が任意のシンボル座標次元に正および負の信号値を伝達するという普遍性が失われるわけではありません。この場合は次元ごとの単一伝導体に応じて必要な伝導体の数が倍増しますが、ノンバイナリエンコーディングによる帯域幅増加で伝導体の合計数を減らすことができます。
現在多くの場合に、信号の品質決定に用いられる標準のオシロスコープ型「アイダイアグラム」は、これらの当該技術分野における信号伝達方式の分析ツールとしてはもう使用されないものとみられています。それに代わり、システムの忠実性を決定するためには訪問のあった信号空間内の各ポイントを示す信号空間内の分布グラフ、またはシンボル座標が用いられます。高い忠実性を持つシステムは理想のシンボル座標に対する相違が少なく、一方忠実性の低いシステムの信号空間ダイアグラムは、広範囲・不鮮明で分かりづらいものとなってしまいます。
複相有線を用いたｎシンボル信号伝達
現在発表されているように、デジタル機器から放射妨害波を発生させる大きな原因はトランジェント切替にあります。ＣＭＯＳ集積回路上のビットが０から１、または１から０に状態を変化させるにつれて、回路設計の本質として電源から接地までの比較的強い電流フローが発生し、結果として電流（および放出）スパイクを引き起こすわずかな時間に帰着します。これは差動対で２本の線が対極層に切り替えられる場合も同様に発生します。遷移時には両方の線に高電圧および電流トランジェントが観察されます。これらのトランジェントを完璧に切り替えることで異符号との正確な同調、および遠隔電場でのキャンセルが期待できます。しかし実装時に完璧な切替を行うことはほぼ不可能であるため、うまく適合した差動対であってもトランジェント切替によって放射妨害波が発生します。
現在の発表で示されているように、電力会社では隣接する伝導体に応じてそれぞれ１２０°位相進角／遅角となる電圧または電流を有する３位相伝導体を使って長距離電力伝達を行ってきました。３線式／３伝導体クラスタには、０°、１２０°、２４０°、あるいは０°、１２０°、−１２０°の相対位相が用いられます。この電力伝達方式を分析すると、各伝導体上の電力需要が同じである限り単位時間毎の電力は一定となることが分かります。
また現在、従来の信号伝達方式を実装しているＣＭＯＳ集積回路で消費される電力が状態間切替と紐付いていることも究明されています。ＣＭＯＳ機器内の電圧は一貫して一定に（容量デカップリングを生じながら）保たれますが、バイナリ状態が変化する各ゲートで非常に大きな電流トランジェントの発生を伴います。
このように、２つ以上の伝導体を用いた有線でのｎシンボル信号伝達は多くの場合、電力供給がほぼ一定で放射妨害波もゼロに近いことから、ある機器からもう一方の機器へとデータ伝達を行う能力を備えたシステム構築で利点を得るために用いられます。ある伝達シンボルからもう一方へと遷移する際のトランジェント切替、およびトランスミッターまたはレシーバーの電力変動は細部の設計により減少させる（なくす）ことが可能となりました。多相信号伝達方式は現在、集積回路チップやマイクロプロセッサＩ／Ｏなどの多様なＩ／Ｏアプリケーションで利用可能となり、また成形収縮技術によってより複雑な機器の小型化が進むにつれて集積回路チップ内部での組み込み使用も行われるようになりました。さらにトランスミッター／レシーバードライバの適切な選定、設計においても、既存のＩ／Ｏ信号伝達方式に対して合計電力消費量の低いものが選ばれるようになってきました。
図２は、現在のシステムまたは方法論において３２個のシンボルを使用する場合の２次元信号空間ダイアグラム２００を示しています。図２に示された２次元座標系には一般的なＱＡＭ用語が使用されています。信号空間ダイアグラム２００には３２個のシンボルまたはステーション２１０が存在します。下記に示す代表例においては、シンボルまたはステーション座標はＩ軸座標により表されます。このＩ軸座標はまた、調整済のＲＦ正弦波を経由してデータ転送が行われた場合、ＱＡＭ信号と同様にエンコーディングまたは伝達された電圧／電流の値を決定する際に用いられる周期（仮想）波形の振幅を表すこともあります。これらの当該技術分野では、３６０°周期波形は物理的信号ではなく、多相信号伝達方式の値を決定するためのみに用いられるということが現在分かっています。周期波形を使用して決定される値はルックアップテーブルに記録されるか、またはゲートアレイで（もしくはトランスミッター／レシーバードライバ回路構成で使用される対応要素値の選定により）ハードコード／ファームコードが行われます。周期波形は伝導体の信号伝達クラスタ内で各伝導体に対する信号伝達の電圧／電流値を決定するためのみに用いられ、実際に伝導体上の信号として伝達されることはないため、周期波形は仮想上の波形とみなされます。図２−４に示された例では、正弦波形が仮想余弦波（「ＶＳＷ」）として用いられています。同様に、実際の伝達が従来のＲＦ ＱＡＭ方式で行われていた場合、普遍性およびＱＡＭ用語の利用を保ちつつ、その他の座標軸はＶＳＷを有する位相と同様にＱ軸で表されると考えることができます。
図２の信号空間ダイアグラムで示されるように、各シンボルおよびステーション２１０は直線座標系上のＩ要素およびＱ要素で表されるｎ次元座標２１４と紐付いています。反対に、各シンボルの位置または座標は流量（または振幅）および位相角を持つｎ項ベクトルとして表現されます。たとえば、シンボル２２０は初項に振幅を表す「１．０」、第二項に位相または位相角を「０」を有するｎ項＜１．０，０＞として定義されます。この例において、振幅および位相（またはその他の座標表示）は下記に示すように、信号伝達クラスタ内に位置する各伝導体の周期波形の位相移動値に基づいて追加の電圧／電流を特定・生成するための周期波形、またはＶＳＷ上の地点に対応する第一電圧／電流値を特定するために用いられます。
図１の信号空間ダイアグラムで示されるように、図２の信号空間ダイアグラム２００に表された各ステーションまたはシンボル２１０は一意のマルチビットバイナリパターン２２２で表される関連デジタルデータです。このパターンは関連するシンボル座標の検知を経由してレシーバーと通信、またレシーバーによってデコーディングが行われます。代表的な信号空間ダイアグラム２００では、３２個のシンボル２１０がグレイコード（隣接するステーション間に単一ビットの違いしか発生しない）を用いて配列された一意のマルチビットバイナリパターン２２２とともに４５°のインターバル間隔で対称に配列されます。たとえば、バイナリパターン２２４（１１０１０）はバイナリパターン２２０（１００１０）、バイナリパターン２２６（０１０１０）、バイナリパターン２２８（１１１１０）などに対して単一ビットの違いしかありません。この例では、シンボル２１０がそれぞれ０．２５、０．５０、０．７５、１．０の放射値または振幅を有するサークル２３０、２３２、２３４、２３６の周囲に配列されます。これらの当該技術分野では、シンボル／ステーション位置は理想のシステム性能を実現するために配列されており、信号伝達方式は一般的に特定の位置割り当ておよび関連するデジタルデータ／バイナリパターンとは分離したものであるということが今後証明されるはずです。また図１および２に示された信号空間ダイアグラムは通常対称形で、定間隔のステーション配置が行われていますが、使用するアプリケーションおよび実装方法に応じて非対称構成が用いられる場合もあります。
図３は、現在のシステムまたは方法論において多数実証されている、３６０°の指定周期を有する代表的な仮想周期波形と位相移動後の波形（デジタルデータを表す電圧および電流を生成するために用いられる）を表したものです。図３に示された代表例では、周期波形３００は１．０の振幅を有するＶＳＷを表します。波形３１０、３２０はそれぞれ、１２０°および２４０°（−１２０°でも同様）位相移動した同じ波形３００を表します。これらの当該技術分野では、ＶＳＷが異なる指定周期を持つ、または使用するアプリケーションおよび実装法に応じた正弦波以外の周期波形で実装される場合について検証が進むと考えられます。
図４は、現在のシステムまたは方法論において多数実証されている、３６０°の特定周期を有する代表的な仮想周期波形と差動振幅（デジタルデータを表す電圧および電流を生成するために用いられる）を表したものです。波形３００は図３のＶＳＷ（振幅値１．０）に対応します。波形３５０、３７０、３９０は同じ周期および位相を持ちますが、振幅はそれぞれ０．７５、０．５０、０．２５となります。波形３００、３５０、３７０、３９０は決定された電圧／電流値を表すために用いられます。これらの値は図１のダイアグラム、図２のダイアグラム２００のように信号空間ダイアグラム内のステーション座標をエンコーディングする際に使用されます。
図５Ａ−５Ｄは、現在のシステムまたは方法論において多数実証されている、複相有線信号を用いたＩ／Ｏ信号伝達を行う３伝導体信号クラスタ５２５の代表的な配列を表したものです。図５Ａは信号伝達クラスタ５２５と３個の伝導体５１０、５２０、５３０を一般的な垂直配列で使用する場合の代表例を示しています。伝導体５１０、５２０、５３０の実装形態は単一または多重の絶縁線を用いる場合、回路基板上の伝導トレースとして実装される場合、または集積回路内部に実装される場合とさまざまです。図５Ｂは伝導体５１０、５２０、５３０を集積回路チップまたは回路基板レイヤーの並行平面５５０、５６０間に位置する一般的な平面配列で使用する場合の例を示しています。上述のように、１台または複数の信号伝達クラスタ５２５を使用する場合は、一定電位の電源層または接地として放射妨害波を減少させる（なくす）ために実装される伝導面またはレイヤー５５０、５６０の間に設置します。図５Ｃは伝導体５１０、５２０、５３０を接地線５４０と組み合わせた別の配列を示したものです。図５Ｄは伝導体５１０、５２０、５３０を接地線なしで同様に配列したものです。これらの当該技術分野では、理想のシステム性能を実現するために使用するアプリケーションおよび実装方法によって伝導体の形状、サイズ、数が変動するということについて実証が進むと考えられます。線またはその他の伝導体は絶縁状態、互いに分離された状態での並行配列、また特定のツイスト比率でツイストされます。現在は多くの場合に、伝導体と合致するインピーダンスを使用してここに述べたような理想のオペレーション特性を実現させています。
伝導体５１０、５２０、５３０のような３個の伝導体を使用する複相有線信号伝達方式の代表例は、図２−５で参照することができます。伝導体５１０のように、伝導体のうちひとつを「Ｑ」を示すベース／参照伝導体として任意に指定し、ＶＳＷなどの周期波形により生成／決定された電圧／電流値を伝達するために使用します。この例では「Ｑ」を示す伝導体が、ＶＳＷ３０のような０°の位相移動ＶＳＷに対応する電圧／電流値を保有しています。そこで残りの伝導体５２０のうちひとつをこの例で目的とする「Ｒ」（同様の仮想正弦波３００を有する）として任意に指定します。しかしこの場合の位置は周期が３６０°／３または波形に沿って１２０°位相移動を行った位相周期／ｎ（位相移動を行ったＶＳＷ３１０で表される）で決定されます。残りの伝導体５３０は「Ｓ」（同様の仮想正弦波３００を有する）として指定され、この場合の位置は波形に沿って２４０°位相移動を行った地点（位相移動を行った波形３２０で表される）となります。プリント基板（ＰＣＢ）設計では、３個の伝導体は図５Ａ−Ｄおよび上記に示されるような平面、垂直、または三角形の断面として関連付けられます。差動対の実装と同様に、インピーダンス制御および信号伝達クラスタの伝導体とのマッチングは放射妨害波、電力、その他の性能特定を管理するために望ましいと考えられています。
たとえば図２に示されたような信号空間中のステーションまたは座標を電圧／電流値に対して解釈またはエンコーディングを行って指定のＱＲＳ伝導体５１０、５２０、５３０のそれぞれに適用しようとする場合は、下記のような表を用いることができます。表に示された値は最終的に回路要素値の適切な値とトランスミッター／レシーバー回路構成の配列を用いて表現・実装されます。下記の表は３２ステーションまたはシンボルを使用する、電圧基盤の三相（伝導体３個）信号伝達方式（システムまたは方法論）を用いる場合の代表的なＱＲＳ電圧コーディングを示したものです。各ステーションには、ドライバ回路構成によって適切な位相オフセット位置でＶＳＷ値を表す３個の伝導体の集合またはクラスタ内のＱＲＳ伝導体に対応する２次元（この例の場合）座標に紐付く電圧が適用されます。たとえば、Ｑ伝導体は信号空間内で選択されたステーション／シンボルに紐付く電流または電圧値として、ＶＳＷ振幅／位相のエンコーディングを直接行います。Ｒ伝導体は１２０°の位相移動（進角または遅角）を行った位置に対してＶＳＷ振幅／位相のエンコーディングを行います。Ｓ伝導体はＱおよびＲ伝導体より１２０°の位相移動（１２０°遅角または２４０°進角の場合など）を行った位置に対してＶＳＷ振幅／位相のエンコーディングを行います。
オペレーション時、各シンボル／ステーション２２０はマルチビットバイナリパターン２２２で表され、２次元座標／位置＜１，０＞（３６０°周期で、かつ振幅（１．０）および位相（０°）の周期波形３００で表される）で配列される関連デジタルデータを保持しています。下記のルックアップテーブルおよび図３、４で示すとおり、振幅と位相はポイント３５０で表される周期波形の値に基づいて第一対応電圧（または電流）に転換され、第一伝導体５１０（Ｑ）に適用されます。その後、下記の表および図３のポイント３６０で示すように、振幅と位相は１２０°の位相移動を行った周期波形３００に基づいて第二対応電圧（または電流）に転換されます。この電圧（０．８６６０２５）はドライバ回路構成により、第二伝導体５２０（Ｒ）に適用されます。また下記の表および図３のポイント３７０で示すように、振幅と位相は２４０°の位相移動を行った周期波形３００に基づいて第三対応電圧（または電流）に転換されます。この電圧（−０．８６６０２５）はドライバ回路構成により、第三伝導体５３０（Ｓ）に適用されます。これらの当該技術分野では、この電圧（または電流）が実質的に同じタイミング（上述のようにトランスミッター／レシーバーのドライバ回路構成から送信される同期クロック信号に適切な余裕を提供するために決定された、シンボルウィンドウの範囲内など）でＱＲＳ伝導体に適用されることについて実証が進むと考えられます。
図２のような３２個のシンボルを有する三相有線信号空間でのＱＲＳ値は、図４および下記のルックアップテーブルに記載された周期波形により表されます。上述のとおり、信号空間内のステーション位置／座標は特定の性能特性を実現するために用いられます。しかし、図２の信号空間ダイアグラム２００を使ったこの代表例では、ステーションは対称的に、実質同じ間隔のインターバル４つ（＋０．２５、＋０．５０、＋０．７５、＋１．０）で区切られます。この配列を用いることで、その他の電圧／電流範囲を関連する基板／チップ／システム電圧に基づいて適切なＰＣＢ、ＩＣ、または他の有線アプリケーションに適用できるよう拡張することが可能です。その他の配列に関してはまだ発明の範囲である部分ではありますが、この例のステーション／シンボルは４５°の間隔で、実質的に３６０°サークルの周囲に均等に配置されます。トランスミッターとレシーバー要素間で３個の伝導体を使用する５ビットコーディングシステムの場合、代表的な配列では８つの「ラジアル」と、信号空間内の合計３２個のステーション／シンボルに対する各ラジアル上の４つの位置を用います。これらの当該技術分野では、負振幅が使用された場合、負振幅が現在位置より１８０°の地点に位置するもう一方の位相ラジアルにマッピングされないよう位相座標を選定しなければいけません。下記表のＱＲＳ値は一般的に、図４に示された波形３００（振幅１，０）、波形３５０（振幅０．７５）、波形３７０（振幅０．５）、波形３９０（振幅０．２５）の周期波形で表されます。いずれの振幅／位相ステーション座標／位置に対するＱＲＳ値も上述の、および図３に示されたようにして求めることができます。下記表に示すとおり、各シンボルに紐付く電圧（または電流）の合計は実質的にゼロとなります。
Figure 2015521439
上述のとおり、任意の信号空間に対する位相配列を通して特定のアプリケーションまたは実装方法で希望する分離状態、および関連する検出可能性を得ることができます。これらの当該技術分野では、上述の複相信号伝達方式がトランスミッター・レシーバー間の電圧を自動配列するだろうと考えられています。たとえば、トランスミッターが接地のみ共有しているレシーバーに伝達を行った場合、レシーバーはＱ線上の絶対最小／最大電圧を検知し、それらを用いてＲおよびＳ線を拡張し、信号空間を復元することで自動配列を行うことができます。また信号伝達方式はユビキタス三相電力伝達システムをもとにモデル化されたものであるため、設計上インピーダンスが制御される場合、各ステーションの定常電力は特定の振幅に対してほぼ同等となります。
現在多くの例で示されている複相信号伝達方式には、数多くの利点があると考えられています。たとえば、あるステーション／シンボルからもう一方のステーションへと遷移する場合の信号伝達クラスタ上の線１本にかかる電圧／電流変化はごくわずか（または、変化なし）です。その他の線には広範囲のデジタル電圧振幅が観察され、ノイズマージンの改善、ビットエラー比率の減少につながります。また、外部トランジェントは信号伝達クラスタ上のすべての線と同等にカップリングを行い、複数の線の間の相対値（絶対的な個別値ではなく）に基づいてステーションと関連するデジタルデータのデコーディングを許容できます。信号伝達クラスタ内の伝導体ペア間で差動電圧／電流値を用いる場合もまた、下記の例で示すような一連の検知値を提供すると同時に、コモンモードノイズも減少させます。また信号空間内のステーション配置／位置／座標は任意で、強制的に同間隔を挿入するよりも配置を調節して生成・デコーディングがしやすい特定の電圧／電流比率を獲得できます。任意の振幅にはステーション毎にほぼ同等の電力が割り当てられており、信号伝達方式の遷移時に一定の電力を得ることができます。またこれによって、切替時の放出がゼロに近いデジタル伝達システムが実現します。
これらの当該技術分野では、差動対に関連する「アイダイアグラム」などの従来のシステム分析ツールを直接使用することはもうないといえます。さらに、可能とされるエンコーディングの多くもステーション／シンボルが完全な振幅値を保持していない場合に使用されます。しかし、ＱＲＳストリームが各ステーションを実質的に同じ確率で訪問する場合、信号が伝達ラインから大きく外れた場合でも信号空間および関連するデジタルデータの復元が可能となります。これは従来のＲＦ Ｎ−ＱＡＭシステムで用いられている手法と似ています。
複相有線信号伝達における伝達側の実装
図６は現時点で発表されている、複相有線信号伝達の回路構成などを含む伝達機器の代表例を示したダイアグラムです。回路構成６００は、精密電圧フォロワー／インバーターを通して信号伝達伝導体のひとつに適用される、対応する電圧を生成する標準のＲ−２Ｒ定電流スイッチラダーを実装します。図６に示されるような伝達機器の代表例において、Ｖｒは内部参照電圧に接続されます。また電圧フォロワー／インバーター６１０は対応する電圧を伝導体に適用することにより、直接関連する伝導体６１２を駆動させます。ルックアップテーブルまたは類似機器は、ビット６２０切替を使って上述のように作動するＱＲＳ線に適した電圧を選定します。図６に示されるようなＲ−２Ｒラダーの利点は、ビット６２０に制御されるさまざまなスイッチ６３０が駆動側でのトランジェント切替なしに定電流フローを許容するメークビフォアブレークスイッチ（６ピンパッケージで利用可能なＭＡＸ４６２５アナログスイッチなど（Ｍａｘｉｍ製、カリフォルニア州サニーベール））として実装が可能だということです。
これらの当該技術分野では、ビット６２０切替がシンボルおよび信号空間座標配列の数により必要とされる適応電圧数の生成を行うために選定されると考えられています。たとえば、３２シンボルシステムで上記の表を試用した場合、Ｖｒは＋１と接続し、ビット６２０切替数には表内の差動Ｑ、Ｒ、Ｓ値より最も近い推定値が割り当てられます。上述のように、これらの代表例はさまざまなシステム電圧に対しても拡張が可能です。
図７は、現時点で発表されている、複相有線信号伝達の際にＣＭＯＳ伝達ゲートを使用する伝達機器のその他代表例を示したダイアグラムです。図７に示される例では、固定電圧源７１０、７２０、７３０、７４０はＣＭＯＳ伝達ゲート７５０によって選択切替が行われます。これにより適切な電圧源を選定し、対応する電圧を伝導体７６０に適用することができます。このように、Ｑ、Ｒ、Ｓ値に対応するＶ０…Ｖ３で表される電圧（任意の電圧数に拡張可能）はそれぞれのＣＭＯＳ伝達ゲートＳ０…Ｓ３に接続します。デコーダーを用いてある特定の伝達ゲートを有効にすることで、望ましい電圧が選定されます。このような設計の場合、上記表のＱ、Ｒ、Ｓ列で必要な電圧すべてを含んだ電圧参照ツリーが内部生成されます。
図６および７の代表例では、Ｑ、Ｒ、Ｓの各伝導体駆動に用いられる対応電圧Ｖｏｕｔは合理的な正確性のもとで生成されます。もちろんこれらの当該技術分野では、選定された電圧を信号伝達クラスタ内の伝導体に適用するために、現代技術に即した形で他にもさまざまな実装方法が提唱されています。
オペレーション上、図６または７の例で示された回路構成は第一振幅および周期波形位相を第一対応電圧に転換し、第一対応電圧を信号伝達クラスタ内の伝導体のうち、少なくともひとつに適用するために用いられます。この回路構成は同様に、信号伝達クラスタ（各ステージまたはセクションが特定の伝導体に紐付く）内の「ｎ」個の伝導体それぞれを駆動させ、第一位相に対してｍ＊周期／ｎ度だけ位相移動した周期波形の振幅に基づき、第一振幅および第一位相を対応電圧に転換するためにも使用されます。（この場合、ｍのインデックスは１から（ｎ−１））
上述のように、信号伝達クラスタ内の伝導体集合の中に位置する各伝導体は、差動対の伝導体２個により実装されます。このように、第一伝導体によって決定された第一伝導体の電圧（または電流）はＱに、逆電圧（または電流）が第二伝導体Ｑ’に適用されます。同様に、残りの（ｎ−１）個の伝導体に割り当てられた電圧（または電流）と逆電圧（または電流）も、対応する伝導体ペアに適用されます。この実装方法では２倍の伝導体数を必要としますが、従来用いられてきた多くの信号伝達方式に比べると、必要となる伝導体数は少ないといえます。また、この実装方法ではイーサネット機器などの既存のネットワーク基盤を用いる信号伝達方式を使用します。
複相有線信号伝達における受信側の実装
図８は現時点で発表されている、複相有線信号伝達に用いられるレシーバー／ディテクタ内の差動電圧を生成する回路構成の代表例を示したダイアグラムです。現在これらの当該技術分野では、信号伝達クラスタ内に位置する伝導体上の特定の電圧または電流のデコーディング方式に関して、多くの知見が見出されています。たとえば、ハイ・インピーダンス・コンパレーターは関連する伝導体の推定電圧／電流を迅速に決定したい場合に用いられます。ここで述べるようなデジタル信号伝達方式においては、決定される電圧／電流の精度が問われることはありません。また低ビットフラッシュのアナログ−デジタル（ＡＤＣ）変換回路を用いて電圧／電流値を迅速に決定する方法もあります。各伝導体を一連の参照／閾値と個別に比較する方が良いとされているアプリケーションもありますが、この方法だと伝導体にカップリングを行っているコモンモードのノイズスパイクからの影響を受けやすくなります。このように、現在は多くの例において、信号伝達クラスタ内のひとつまたは複数の伝導体ペアが有する差動電圧／電流と複数の閾値／参照値との比較が行われています。
図８は、信号伝達クラスタ内の伝導体ペアにおいて差動電圧を生成するために用いられるレシーバーの回路構成を示した例です。回路構成８００はＲ１、Ｒ２、Ｒ３の抵抗値が実質的に同じである場合に、差動増幅器または差動電圧フォロワーとして作動します。上記の三相有線信号伝達システムは、ＱＲ、ＲＳ、ＳＱペアの差動生成時にこのような差動増幅器８００を３台使用します。たとえば第一増幅器では、伝導体ＱがＶ２に、伝導体ＲがＶ１に接続し、Ｖｏｕｔが上記表内のＱＲ行に示される差動電圧値を生成します。第二増幅器では伝導体ＳがＶ２に、伝導体ＱがＶ１に接続し、Ｖｏｕｔが上記表内のＳＱ行に示される差動電圧値を生成します。第三増幅器では伝導体ＲがＶ２に、伝導体ＳがＶ１に接続し、Ｖｏｕｔが上記表内のＲＳ行に示される差動電圧値を生成します。ＱＲ、ＲＳ、ＳＱの合計もゼロになるということに注意してください。ゼロでない場合はＱ、Ｒ、Ｓのいずれか（または複数）にエラーが発生している可能性があるため、校正値の調整を行って安定性を確認してください。
上記表のＱＲ、ＳＱ、ＲＳ行に示されている差動電圧値は、コンパレーター値（３台の差動増幅器の値に基づいてビットエンコーディングを一意に定義することが可能）を決定するために用いられます。たとえば図１０の表で示されている例では、連続する２４の参照／閾値コンパレーター電圧が選定されています。（−１．７、−１．５５、−１．４、−１．２５、−１．１、−０．９５、−０．８、−０．６５、−０．５、−０．３５、−０．２、−０．０５、０．０５、０．２、０．３５、０．５、０．６５、０．８、０．９５、１．１、１．２５、１．４、１．５５、１．７）
図９は、現時点で発表されている、電圧と複数閾値との比較、および複相有線信号伝達に用いられるレシーバー／ディテクタが扱うバイナリマッチパターンの生成を行う回路構成の代表例を示したダイアグラムです。回路構成９００は信号空間集合内に位置する少なくとも一対の伝導体間の差動電圧、または電流の比較を行うコンパレーター９３０の集合体を有しています。この例では、第一・第二伝導体（ＱＲ）、第三・第四伝導体（ＳＱ）、第二・第三伝導体（ＲＳ）に関連する差動電圧と、関連する参照または閾値９２０との比較が行われます。それにより生成されたマッチビット９４０が、デジタルデータのデコーディングに使用されるバイナリマッチパターンを形成します。マッチビット９４０（Ｍ０…Ｍ３）は、任意の差動出力に対するデジタル参照または推定値を生成します。通常は信号伝達方式のシンボル数の範囲内で、一意の検知値またはマッチパターンを得ることが可能です。言い換えると、閾値またはコンパレーターの数（マルチビットバイナリパターンの順列数より少ない）を用いて検知が可能だということです。上記の例では、５ビットバイナリパターンが３２の順列またはシンボルを有しており、それらは２４の参照／閾値コンパレーターで検知が可能でした。しかし特定のアプリケーションおよび実装方法によって、より小さい（または優れた）最適数が算出される可能性もあります。
あるコンパレーター層が図９のように４つのコンパレーターを有していたとしても、実際の実装では多くの場合に信号伝達クラスタまたは集合の各伝導体ペアに対して専用のコンパレーター９３０層を準備し、各層に信号伝達方式のシンボル数より少ない台数のコンパレーターを配置します。使用される伝導体ペアの数は、特定のアプリケーションまたは実装方法において理想の性能特性を実現できるよう選定されます。たとえば下記で挙げる例のように、４個の伝導体信号伝達クラスタの場合は利用できる６ペアの中から、４ペアのみを選ぶ形となります。
３個の信号伝達伝導体を用いる代表的な三相信号伝達方式では、差動電圧ＱＲ、ＳＱ、ＲＳに対応する各差動電圧ペアに対して別の９１０コンパレーター９３０層が必要となる場合があります。同様に、コンパレーター層９３０は選定された閾値または参照電圧９２０のそれぞれに対してコンパレーターを使用します。この例では２４個のコンパレータを有する層が用いられています。（図９に示されているのはうち４個のみ）各コンパレーター９３０は一回の入力に対する電圧（ＱＲ、ＳＱ、ＲＳ）と関連する閾値（Ｖ０−Ｖ３）を比較し、入力電圧が閾値を超える場合に対応するマッチビット（Ｍ０−Ｍ３）を生成します。マッチビット９４０は、上記表のようなマッチパターンまたはマッチセットを生成します。このように、図９に示されたような回路構成は選定された伝導体ペアのそれぞれ、および複数の閾値９２０のうちひとつに紐付いたバイナリマッチパターンの各ビットに対するバイナリマッチパターンの生成に用いられます。このバイナリマッチパターンは対応するデジタルデータまたは一意のマルチビットバイナリマッチパターンを決定する際に使用されます。ある例では、すべての伝導体ペアが持つバイナリマッチパターンに割り当てられたビット最大・最小数を用いて対応するデジタルデータを決定しています。その他の例については下記で詳しくご説明します。
図１０Ａ−１０Ｃは現時点で多数実証されている、３つの信号伝達ラインを持つ多相有線信号伝達法を適用した場合の受信差動電圧／電流に応じたデータのデコードにおけるシステムまたは方法論のオペレーションを表します。上述のように、各信号伝達ラインは単一の伝導体、または差動対として機能する２個の伝導体を用いて実装されます。後者の場合、差動対の第一伝導体は表に示したとおりの電圧／電流を、第二伝導体は逆電圧／電流を有します。
この例にある値は、上記にも示した例と同様の３２シンボル信号伝達方式に対応しています。しかし、この信号空間ダイアグラムは３０°位相から始まるシンボル位置／座標を持ち、通常４５°間隔で均等に配置されます。（３０°、７５°、１２０°、１６５°、２１０°、２５５°、３００°、３４５°）またこの場合には２４のコンパレーター電圧または閾値ではなく、対応する１２のコンパレーター層（選定された差動電圧ペアＱＲ、ＳＱ、ＲＳのそれぞれ）において１２の検知閾値が用いられます。代表例では、コンパレーター電圧の閾値は−１．４、−１．１８、−１、−０．５５、−０．２８、−０．０５、０．０５、０．２８、０．５５、１、１．１８、１．４となります。この設計は上述の例と同様の安定性を提供しますが、レシーバー側の回路構成を半分ほど減らしたものとなっています。
上述したように、この例は下記表に示すデータビットで表されるデジタルデータと、振幅および３６０°の周期波形位相で表される対応する一意の２次元座標に紐付いています。振幅および位相は図１０Ａに示す第一伝導体または差動対（Ｑ）に応じて第一対応電圧に転換され、第一信号伝達ラインに適用されます。同様に、振幅および位相は両者に対して１２０°移動した周期波形位相の値に基づいて第二対応電圧に転換され、第二電圧とともに第二信号伝達ライン（「Ｒ（＋１２０）」の対応列に示される伝導体または差動対（Ｒ）によって実装）に適用されます。また振幅および位相は両者に対して２４０°（または−１２０°）移動した周期波形位相の値に基づいて第三対応電圧に転換され、第三信号伝達ライン（「Ｓ（−１２０）」の対応列に示される伝導体または差動対（Ｓ）によって実装）に適用されます。図１０Ａの表にあるとおり、特定のシンボル合計に対する第一、第二、第三電圧は実質的にゼロとなります。信号伝達ライン（ＱＲ、ＳＱ、ＲＳ）の各ペアに対する差動電圧は複数の閾値（この例では１２）と比較され、図１０Ｂの「ビット」列にある関連デジタルデータ語のデコーディングに用いられます。表で示すとおり、デジタルデータは「ｎ」ビット（この例では５）マルチビットバイナリ語から構成され、閾値（１２）の数は２ｎまたは３２未満となります。
図１０Ｂは、マッチパターン生成、および関連するマルチビットデータ語の出コーディングに用いられる１２のコンパレーター×３層のオペレーションを示したものです。レシーバーがＱＲ差動電圧（または電流）に紐付くコンパレーター層９３０から受け取る値は、「ＱＲマッチセット」列のマッチパターンで表されます。同様に、ＳＱ差動電圧（または電流）に紐付くコンパレーターへの値は「ＳＱマッチセット」列のマッチパターンで表されます。ＲＳ差動電圧（または電流）に紐付くコンパレーターへの値は「ＲＳマッチセット」列のマッチパターンで表されます。「マッチパターン」列に示されたマッチパターンのそれぞれが、特定の受信シンボル／座標に関連する差動電圧がそれを超えた、または「マッチ」した閾値または電圧の論理マッチビット９４０に基づいて１’ｓで表される論理ビットおよび０’ｓで表される非論理ビットを保有しています。
列「ｑｒｌ」の値はＱＲマッチセットにおける論理ビットまたは１’ｓの数を表します。
列「ｓｑｌ」の値はＳＱマッチセットにおける論理ビットまたは１’ｓの数を表します。
列「ｒｓｌ」の値はＲＳマッチセットにおける論理ビットまたは１’ｓの数を表します。
列「Ｍａｘ」の値は選定されたすべての伝導体ペアＱＲ、ＳＱ、ＲＳにおける論理マッチビット（この例では１’ｓ、逆論理の場合も同様に適用可能）の最大数を表します。同様に、列「Ｍｉｎ」の値は信号伝達グループまたはクラスタ内の選定されたすべての信号伝達ラインペア（単一の伝導体または差動対）における、論理マッチビット（１’ｓ）の最小数を表します。図１０Ｃの表はｑｒｌ、ｓｑｌ、ｒｓｌの整列リストです。
図１０Ａ−１０Ｃの表で示すとおり、＜ｑｒｌ，ｓｑｌ，ｒｓｌ＞で表されるｎ項または３項エントリーは３２行のすべてにおいて一意となります。このため、マッチパターン内の論理（または非論理）ビットに基づいた受信信号のデコーディングを行う際に、特定のビットパターンまたはデータ語への直接マッピングが可能となります。また論理（または非論理）ビットの最大・最小数も受信信号のデコーディングに使用できます。同じ最大／最小値が存在する場合は複数の行が作成されますが、信号伝達ラインペアに紐付く各マッチパターンの論理ビット数を表す３項またはｎ項（最大／最小の組合せがあいまいな場合に、関連ビットパターンまたはデータ語を一意に定義する）は常に一意となります。このように、最大／最小値は論理（または非論理）ビットとの組合せとして、信号のデコーディングおよび関連ビットパターンまたはデータ語を一意に定義する場合に用いられます。もちろんコンパレーター閾値や閾値の数は最大／最小のｎ項またはペアがすべてのシンボルで一意となるように選定されます。最大／最小値は特定のデータ語やビットパターンを定義するために用いられる場合もあります。
図１０Ｂの表で示すとおり、「Ｄｅｌ＋」列は従来の「アイ」間隔（当該行に対する１’ｓの最大スパンと最小スパン間の差異を利用して任意の行を検知する）と同様の値を表します。この間隔は選定されたコンパレーター電圧／閾値の平均間隔（この例ではコンパレーター１台毎におよそ０．１５ボルト）に基づくものです。同様に、「Ｄｅｌ−」列も最大スパンがコンパレーター検知閾値の最後の「１」を超えた場合、かつ最小スパンがコンパレーター検知閾値の最初の「０」を下回った場合（この例では「アイ」を約０．１５下げる）に「アイ」間隔と同様の値を有します。図１０Ｂの表で示すとおり、この例では最も不良とされる「アイ」値と比べて少なくとも０．１５のボルト分離がみられます。また通常のボルト分離は０．３です。この値は例のようなコモンモードのノイズ除去を使用するデジタルシステムにおいて検知が可能です。
Ａ 遷移毎２ビット三相構造の実例
有線４シンボル型の複相信号伝達方式を用いて、より簡易的な設計で定振幅４ステーション方式における遷移毎２ビット伝達を実現した例もあります。単一の振幅および０°、９０°、１８０°、２７０°位相をもつＶＳＷによって実装された周期波形は下記表に示される電圧およびビットエンコーディングの生成に用いられます。
Figure 2015521439
この表から、３線および４つの状態を使用した場合、状態間および任意の状態内のノイズマージンが激増するため、４つの状態のそれぞれに対してデコーディングを行うことは自明でないと分かります。ＲＳ差動電圧がゼロ（エンコーディング／デジタルデータ０１および１１）の場合、ＱＲとＳＱの差動電圧は両者間ではっきりと区別することができます。
簡易エンコーディングはトランスミッター・レシーバー間で実装することができるため、線／伝導体が不要となります。ここが従来の２ビット差動対システムとの違いです。しかし従来の差動対システムの特徴でもあるビット毎の一定電力および耐ノイズ性は維持されており、伝導体の数も２５％減らすことができます。現在の高速設計においては通常Ｉ／Ｏが制限要素となることが多いため、信号伝達方式を用いてデータのエンコーディング、デコーディングを行うことのできる中等度の追加回路では、多くの場合にＩ／Ｏボンドパッドおよび有線接続に必要なチップ領域内に蓄えられた電流との間で大きなオフセットが生じると考えられます。
Ａ 遷移毎５ビット四相構造の実例
「スターカッド」として知られる一般的な有線接続システムは、４本のツイスト線で構成されています。現在発表されている発明の中は、２対のツイスト線を使って２つの標準差動バイナリ信号を伝達し、同等の帯域幅の大きな改善を実現したという例もあります。この例におけるオペレーションは図１１Ａ−１１Ｃで参照できます。この例では、３２シンボルの信号空間ダイアグラム内に位置する各ステーションに、４つの振幅（０．２５、０．５、０．７５、１．０）のうちひとつ、および３０°間隔のラジアルに対応する８つの位相が割り当てられています。エンコーディングはそれぞれが異なる振幅を持つ４つの仮想周期波形（この例では信号空間ダイアグラム内の振幅に対応）を使って行われますが、システム電圧／電流レベルによって割り当て・拡張が行われる可能性もあります。その後、仮想周期波形は対応電圧（または電流）の決定に使用され、単一の伝導体または差動対で実装される関連の信号伝達ラインに適用されます。各電圧（または電流）値は参照地点における周期波形の値に、その後上述の例同様、＋９０°（Ｒ）、＋１８０°（Ｓ）、−９０°（Ｔ）と移動した位相に基づいて決定されます。４つの信号伝達ライン（Ｑ、Ｒ、Ｓ、Ｔ）は選定された信号伝達ラインペアの少なくともひとつに対応する４つの差動値（ＱＲ、ＲＳ、ＳＴ、ＴＱ）を生成するために用いられます。これらの当該技術分野では、４つの信号伝達ライン（Ｑ、Ｒ、Ｓ、Ｔ）は信号伝達ラインペアを６種（ＱＲ、ＱＳ、ＱＴ、ＲＳ、ＲＴ、ＳＴ）有していると考えられています。特定のアプリケーションおよび実装方法に応じた差動値を生成するために、ひとつ（または複数）の信号伝達ラインペアを選定する必要があります。
図１１Ａ−１１Ｃに示された例では、コンパレーター値／電圧（−１．４、−１．１８、−１．０、−０．７、−０．４、−０．１、０．１、０．４、０．７、１．０、１．１８、１．４）は図１１Ｂに示されるマッチセットで表されるマッチパターンデータに反映されます。３線式の実例と同様、ＱＲ、ＲＳ、ＳＴ、ＴＱの合計はゼロとなり、４項または＜ｑｒｌ，ｒｓｌ，ｓｔｌ，ｔｑｌ＞の４要素が図１１Ｃの整列表エントリに示されたように各ビットエンコーディングに対して一意となります。同数の線を２つの差動対として使用することで、従来の２ビット差動信号伝達と同時間で５ビット伝達が可能となります。
図１２および１３は現時点で発表されている、デジタル信号システムまたは方法論における代表例のオペレーションを示したダイアグラムです。これらの当該技術分野では、ダイアグラムで表される機能はソフトウェア、ファームウェア、およびハードウェア機器などさまざまなタイプの機器で実践することができると考えられています。特定のアプリケーションまたは実装方法に応じて、個別要素または統合された回路要素を用いた回路構成により多くの機能を実践することができます。このように、図で示されている以外にも一連のさまざまな機能が利用できます。同様に、ひとつの（または複数の）ステップまたは機能を反復的に実施、または工程を行わないという場合もあります。これについては図に明確に記されているわけではありません。上述のように、伝導体への参照は、信号伝達の差動対として機能する単一または一対の伝導体によって実装される信号伝達ラインを通して行うということが重要です。
一般的にはブロック１２１０のように表される複相デジタル信号伝達のシステムまたは方法論は、関連デジタルデータ（例としては、一意のマルチビットバイナリパターンによって表される）とそれに対応する複数のバイナリパターンに対する一意のｎ次元座標で構成されます。座標は信号空間ダイアグラム中の選定された、または割り当てられたシンボル位置を表します。ある例では、関連デジタルデータはｎ次元座標（集積回路内の関連電圧または電流範囲内で、隣接するパターン座標間の距離を最大化する）の割り当てを行うとされています。このシステムまたは方法論では、ｎ次元座標の各座標をブロック１２１２のような対応電圧または電流へと転換します。また時には、ブロック１２１４で表されるような各伝導体に関連する一連の連続座標値を監視し、座標値を少なくとも転換前（ブロック１２１６のように、各座標を対応電圧または電流に転換する前）の一連の座標値と関連するＤＣバランス、放射妨害並み、遷移密度のいずれかとなるよう修正を行います。座標値を修正する際には座標を対応電圧または電流に転換する前のラインコードを使って、各信号伝達ラインに関連する座標ストリームのエンコーディングなどを行います。
図１２で示されるように、このシステムまたは方法論ではｎ次元座標に関連する各電圧または電流を「ｎ」個の伝導体集合のうち対応する伝導体に適用することによって、マルチビットバイナリパターンの通信を行います。この場合、ブロック１２１８に示されるように、伝導体数を表す「ｎ」は各マルチビットバイナリパターンのビット数よりも少ないとされています。またブロック１２２０のように、このシステムまたは方法論では「ｎ」個の伝導体の電圧または電流を検知することにより、ｎ次元座標に関連するマルチビットバイナリパターンのデコーディングも行います。デジタルデータのデコーディング時には、ブロック１２２２で示されるように電圧または電流を複数の閾値と比較し、対応する座標値を決定することもあります。またｎ次元座標を用いて、ブロック１２２４に示されるようなルックアップテーブルから関連する一意のマルチビットバイナリパターンを復元する場合もあります。ｎ次元座標の特定の次元に紐付く対応伝導体を変更して、ブロック１２２６に示すように「ｎ」個の伝導体の集合内でのＤＣバランス改変も行われます。
図１３のダイアグラムで示されるように、複相信号伝達システムまたは方法論の中には、関連デジタルデータと対応するｎ次元座標または位置（ブロック１３１０のように、ｎ次元座標＝振幅と周期波形位相を表す２次元座標である場合）を用いるものもあります。上述のとおり、振幅および位相座標は第一電圧または電流に変換され、第一信号伝達伝導体に適用されます（ブロック１３１２）。また３６０／ｎ°の位相間隔それぞれの周期波形に対応する第（ｎ−１）電圧または電流を生成します（ブロック１３１４）。これらの当該技術分野では、第一および第（ｎ−１）電圧または電流は実質的に各シンボルに対応する伝導体に同時に適用され、それによりデジタルデータ伝達・通信が行われるということについて実証が進むと考えられます。
伝達されたデジタルデータの検知およびデコーディングを行うには、まず少なくとも伝導体のペアひとつに対して差動電圧または電流を生成する必要があります（ブロック１３１６）。その後各差動電圧または電流を複数の閾値と比較し、対応する一意のマルチビットバイナリパターン（デジタルデータ）を選定します（ブロック１３１８）。ある例では、４ビットバイナリパターンの場合は閾値数が１６より少なくなるなど、閾値の数がマルチビットバイナリパターンの順列数より少ないという結果が出ています。
図１３のダイアグラムで示されるように、伝達されたｎ次元座標および関連デジタルデータの検知を行うには、複数の閾値のうちひとつに関連するバイナリマッチパターン（ブロック１３２０）の各ビットで選択された伝導体ペアの少なくともひとつ（そのうち、それぞれの伝導体）についてバイナリマッチパターンを生成する必要があります。このシステムまたは方法論では、選択されたすべての伝導体ペアに対するバイナリマッチパターンの論理ビット数に基づいて、対応する一意のバイナリマッチパターン（デジタルデータ）の決定も行われます（ブロック１３２２）。また、特定のシンボル周期内で選択された伝導体ペアに関連する論理ビットの最大・最小数を用いて対応するデジタルデータ語を決定します。各選択ペアに関連するマッチパターンの論理ビット数は他にも、その他のあいまいな最大・最小値を区別するためにも用いられます。また関連デジタルデータ（一意のマルチビットパターン）に対応して出力を行う場合の論理ビット数または論理ビット最大・最小数でインデックス化されたルックアップテーブルへのアクセスを行う場合もあります。
これらの当該技術分野では、現在発表されている複相信号伝達方式（多少の最適化、または最適化なし）が３個の伝導体を使用した遷移毎５ビットまたは２ビットのデコーディングについて安定したメカニズムを提供するということに今後注目が集まると考えられます。これは従来の差動対信号伝達と比べると大きな進歩だといえます。たとえば、従来の遷移毎１ビットの差動対方式では、遷移毎３ビットの伝達を実現するために６個の伝導体が必要でした。それに対し、現在の複相信号伝達方式ではシンボル毎５ビット実装において遷移毎１０データビットの伝達が、またシンボル毎２ビット設計においては遷移毎４データビットの伝達が可能となりました。５ビット方式でのビット密度増加は３００％以上、２ビット方式でのビット密度増加は３３％となっています。エンコーディングとデコーディングを行うための回路構成を追加するとしても、莫大な費用は必要ありません。
ＩＣチップの実装においては、各差動対はすでにＩ／Ｏ伝導体ごとに効果的なドライバを有しているということができます。上述の複相信号伝達では、Ｒ−２Ｒラダースイッチの形成、またＣＭＯＳパスゲート実装で理想となる電圧値を作り出すために必要な抵抗器は小型のためそこまで場所を取りません。パスゲートも同様に小型の低電力機器であるため、トランスミッター側に与える影響も最小限に抑えることができます。
レシーバー側の代表例では、伝導体ペアごとに差動増幅器（従来の差動対信号伝達方式でいう差動レシーバーと同様の）を１台用います。このように、現在発表されている信号伝達方式では増幅器の台数が５０％増加しています。複相信号伝達方式ではたとえば、上述の６線式比較では伝導体ペアごとに増幅器１台という設計で計９台の増幅器が用いられます。従来の差動対方式で必要となる６台と比べると、確かに台数の増加がみられます。これにより、追加の増幅器を設置するためにＩＣチップ領域も約５０％拡大する必要があります。
各差動増幅器に関連するコンパレーター層は、複相信号伝達においては一意となります。また、バイナリマッチセットは３２のエントリを持つ簡易ルックアップテーブルまたは他の機器を使用して３２〜５ビットのルックアップシンボルのデコーディングを行い、対応する５ビットデジタルデータ値を定義します。しかし、回路構成はすべて高速、小型で、かつ広範囲に適用可能でなければいけません。また閾値電圧の最適化を行うことで、コンパレーターの数を劇的に減らした設計が可能となります。
ノイズまたはＥＭ障害が存在するアプリケーションでは、コンパレーターのダイレクトマッチ機能とパターンマッチングビットがＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）技術と同様の統計類似マッチングにより置き換えられるという実証結果が出ています。これによって最も可能性の高いシンボルおよび関連する５ビットデータを抽出することができます。
遷移毎５ビット方式設計は既存の差動対の伝達速度をマッチングさせることができる一方、集積回路上のＩ／Ｏパッド毎のビット数は３倍以上になります。遷移毎２ビット方式においては３３％の増加するとみられています。
１０ギガビット毎秒設計に少し修正を加えると、同じクロック速度で５０ギガビット毎秒の速度設計へと変化させることができます。ギガビットイーサネットも現在は５ギガビットネットワークへと進化を遂げています。
従来の差動信号伝達を用いた場合、３０線式の１５ビット差動バスでは遷移毎に１５ビットの伝達を行うことができました。それが現在では１０個の三相信号伝達グループまたはクラスタ（３０線式）となり、この例ではそれぞれが５ビットの伝達（結果として、遷移毎５０ビット）を行うまでに変化しました。逆に、同様の３０線式１５ビットバスは９線式で１５ビット伝達を行う３個の三相グループへと置き換えられました。差動信号伝達では３０線式であったため、残りの線２１本およびＩ／Ｏパッドはチップ設計の拡張に活用することができます。また電圧およびデコーディングの正確性をより高めることで、信号空間の大きさも３２ステーション以上に拡張することが可能です。
現在発表されている三相有線信号伝達には、定電力（任意の振幅において）など従来の差動対信号伝達が持つ多くの利点がまだ残されています。また振幅の変化において定電力を維持する駆動増幅器の設計も行われ、ある集積回路から別の回路へのデータ伝達に関連するトランジェント切替が大幅に削減されました。バックプレーンおよびカードコネクタもまたボトルネックの原因でしたが、３線式構造でコネクタピン本数を大幅に減らす、同サイズのコネクタ上の帯域幅を大幅に増やす、または両方の組合せを用いることで再設計がなされる予定です。
既存のデジタルシステム上、現在の複相有線信号伝達は切替スピードが遅く、各線がｎ次元信号空間の各次元を表します。また各次元はＫ値により表されるため、Ｎ線式システムは２Ｎ値に代わってＫＮ値を扱うことができます。たとえばＫが８（２３）の場合、同じＮ線バス上でのＮ線式容量は２３Ｎとなります。８線式バスは２８に代わって２２４値を伝達することができます。既存の差動対式コネクタおよびバックプレーンも引き続き使用できますが、同じ伝導体上のビット伝達容量が増加するため切替スピードは遅くなります。１５６．２５ＭＨｚクロックの６４ビットバスを用いる１０ギガビット設計は、Ｋ＝８および２＋〜−２Ｖ（２．０、１．４３、０．８５７、０．２８６、−０．２８６、−０．８５７、−１．４３、−２．０）の電圧範囲で再設計が可能です。こうすることで各ペアが従来の１ビット容量に代わって、遷移毎１３ビットを伝達できるようになります。同様の１０ギガビット比率において、同じクロック比率で線の数を１／３減らす、または線の本数を変えずにクロック比率を１／３に下げる（約５３ＭＨｚ）ことでも、放射妨害波を大幅に減少させることができます。
上述の例からも分かるように、有線信号伝達に関する現在のシステムおよび方法論は多くの利点を持っており、実質的に多くの集積回路（マイクロプロセッサなど）などのアプリケーションにおいて、チップ上のリソースおよび出力バジェットを多大に消費することなく入力／出力容量を増加させることができます。同様に現在発表されている例では、ピンカウントでの増加または出力バジェットでの大量消費を発生させずに、チップ間バス上のデータ規模、またはＩ／Ｏデータ比率をさらに増加させることができます。このように、現在はチップ間または要素間で可能となる帯域幅が、マイクロプロセッサおよび他の集積回路のプロセス容量に伴って大きく増加しています。またｎ次元座標で表される単一記号を用いてマルチビット情報を伝達することで、信号エッジ比率の減少、およびそれに対応する放射妨害波の減少も期待できます。またある集合内のワイヤ１本、またはクラスタ１台のみを用いることで、放射妨害波を減少させた例もあります。隣接する信号クラスタのカップリング信号を減少させる（なくす）ために、伝導体の各信号クラスタに関連するアース線または伝導体を用いることもあります。現在発表されている信号伝達方式を用いることで、並列高速システムが直面するＩ／Ｏボトルネックへの対処、またＩ／Ｏパッドサイズが将来的に集積回路のボトルネックとなる事態への対応策考案が可能になると考えられています。
上記では多くの実験例をご紹介しましたが、これらの例ですべての発明が網羅されているわけではありません。仕様書内では発明の精神と範囲に基づいた説明的描写が多く用いられており、変更もその範囲内で行われます。ご紹介したような実装例を互いに組み合わせることで、当該発明に関するさらに詳細な実例を作り上げることができます。同様に、特定の例に関して最良の形態が発表されたとしても、そこにはまだ代替設計および別の実装例を実験することのできる余地が残っています。多くの例が特有の利点を備えていたり、またその特性上他の実例よりも好まれやすいという事実はありますが、それらの特性は使用する特定のアプリケーションおよび実装方法に応じて、理想のシステム属性を実現するために捨てなければいけない場合も多々あります。これらの属性とは、一例としてコスト、強度、耐久性、ライフサイクルコスト、市場性、外観、パッケージ、サイズ、有用性、重量、製造製、組立てのしやすさなどを指します。ここに示されている例は他の実例に比べて実現できる性能が限られていること、また既存技術の枠を出ない範囲で考案された例であること、特定のアプリケーションに適用可能な実装例であることをご理解ください。

Claims (31)

  1. 以下の特性を有する、「ｎ」個の伝導体の集合におけるデジタル信号伝達の方法論。
    ・一意のマルチビットバイナリパターンを、複数パターンのそれぞれにおいて対応する一意のｎ次元座標に関連付ける；
    ・ｎ次元座標の各座標を、対応する電圧または電流に転換する；
    ・ｎ次元座標に関連する各電圧または電流を「ｎ」個の伝導体集合（「ｎ」個の伝導体は各マルチビットバイナリパターンの数より小さい）中の対応する伝導体に適用することで、マルチビットバイナリパターンの通信を行う。
  2. 特許請求１の方法論はさらに以下の特性を有する。
    ・検知された「ｎ」個の伝導体の電圧または電流に基づき、ｎ次元座標に関連するマルチビットバイナリパターンのデコーディングを行う。
  3. 特許請求２の方法論はデコーディングに関して以下の特性を有する。
    ・電圧または電流を複数の閾値と比較し、対応する座標値を決定する。
    ・ｎ次元座標を使用して関連する一意のマルチビットバイナリパターンをルックアップテーブルから復元する。
  4. 特許請求１の方法論はさらに以下の特性を有する。
    ・座標を対応する電圧または電流に転換する前に、ラインコードを使用して各伝導体に紐付く座標ストリームのエンコーディングを行う。
  5. 特許請求１の方法論はさらに以下の特性を有する。
    ・ｎ次元座標の特定の次元に紐付く対応伝導体を変更することで、「ｎ」個の伝導体集合におけるＤＣバランスの改変を行う。
  6. 特許請求１の方法論はさらに以下の特性を有する。
    ・各伝導体に紐付く、一連の連続する座標値を監視する。
    ・各座標を対応電圧または電流に転換する前に、座標値を修正し、一覧の連続する座標値に関連するＤＣバランス、放射妨害波、遷移密度の少なくともひとつの調整を行う。
  7. 特許請求１の方法論は一意のマルチビットバイナリパターンに関して、関連する指定電圧または電流の範囲内において、隣接するパターン座標間の距離を最大化するｎ次元座標の割り当てを行うという特性を有する。
  8. 特許請求１の方法論においては、インピーダンス整合型の伝導体を用いる。
  9. 特許請求１の方法論はマルチビットバイナリパターンの通信に関して、各電圧または電流を集積回路チップ上の伝導性トレース（実質的なインピーダンス整合型、集積回路要素間に配置）に適用するという特性を有する。
  10. 特許請求９の方法論においては、チップ上の伝導性トレースは集積回路チップのグラウンドプレーンレイヤー間に位置する。
  11. 特許請求１の方法論においては、伝導体個数を表す「ｎ」は各ｎ次元座標の座標数と一致する。
  12. 特許請求１の方法論においては、各伝導体が関連する第二伝導体を有する場合に、逆電圧または電流を第二伝導体に適用するという特性を有する。この場合、各伝導体およびそれに紐付く第二伝導体は信号伝達上の差動対として機能する。
  13. 特許請求１の方法論においては、各ｎ次元座標にそれぞれひとつの次元に対応する「ｎ」個の要素が存在し、各要素を対応する電圧または電流へと転換する。
  14. 特許請求１の方法論は、各ｎ次元座標が３６０°周期波形の振幅および位相を表す２次元座標で、伝導体数の「ｎ」が２以上、また各座標において振幅および位相が第一電圧および電流に転換される場合に以下の特性を有する。
    ・それぞれが３６０／ｎ°間隔の位相をもつ周期波形の値に対応する、（ｎ−１）電圧または電流を生成する。
    ・第一および第（ｎ−１）電圧または電流は、各シンボルにおいて「ｎ」個の伝導体集合中の対応する伝導体に同時に適用される。
  15. 特許請求１４の方法論においては、各シンボルに関連する電圧または電流の合計は実質的にゼロとなる。
  16. 特許請求１４の方法論においては、周期波形は正弦曲線として現れる。
  17. 特許請求１４の方法論はさらに以下の特性を有する。
    ・伝導体ペアの少なくとも２つに対して差動電圧または電流を生成する。
    ・各差動電圧または電流を複数の閾値と比較し、対応する一意のマルチビットバイナリパターンを選定する。
  18. 特許請求１７の方法論においては、閾値の数はマルチビットバイナリパターンの順列数より少ないとされる。
  19. 特許請求１７の方法論はさらに以下の特性を有する。
    ・伝導体ペアの少なくとも２つに対してバイナリマッチパターンを生成する。バイナリマッチパターンの各ビットは複数の閾値のうちひとつに紐付く。
    ・マルチビットバイナリパターンの論理ビット数に基づいて、対応する一意のマルチビットバイナリパターンを決定する。
  20. 特許請求１の方法論は、一意のマルチビットバイナリパターンに関して、隣接するシンボルが１ビットのみ異なるバイナリパターンを保持する形態になるようバイナリパターンの関連付けを行う。
  21. 第一、第二、第三伝導体に接続する要素間におけるデジタルデータ通信の方法論は、以下の特性を有する。
    ・関連付けられた周期を有する周期波形の振幅、および位相をもつデジタルデータを、対応する一意の２次元座標と関連付ける。
    ・振幅および位相を第一対応電圧または電流に転換し、当該の電圧または電流を第一伝導体に適用する。
    ・振幅および位相に対して１／３の周期だけ移動した周期波形位相の値に基づいて、振幅および位相を第二対応電圧または電流に転換し、当該の電圧または電流を第二伝導体に適用する。
    ・振幅および位相に対して２／３の周期だけ移動した周期波形位相の値に基づいて、振幅および位相を第三対応電圧または電流に転換し、当該の電圧または電流を第三伝導体に適用する。
  22. 特許請求２１の方法論はさらに以下の特性を有する。
    ・第一、第二、第三伝導体間の差動電圧または電流を、複数の閾値と比較してデジタルデータのデコーディングを行う。
  23. 特許請求２２の方法論は、デジタルデータとして「ｎ」ビットを有するマルチビットバイナリパターン語を用いる。また複数の閾値は２ｎ未満となる。
  24. 特許請求２２の方法論はさらに以下の特性を有する。
    ・差動電圧または電流を第一・第二伝導体、第三・第一伝導体、および第二・第三伝導体間において複数の閾値と比較し、対応するバイナリマッチパターン（各閾値に対して１ビットを有する）を生成する。
    ・バイナリマッチパターンに基づいてデジタルデータのデコーディングを行う。
  25. 特許請求２４の方法論においては、デコーディングに際して、ひとつまたは複数のバイナリマッチパターンにおける論理ビット数の一意となる組合せを決定する。
  26. 特許請求２４の方法論においては、バイナリマッチパターンに基づいて、
    格納されたデジタルデータの復元を行う。
  27. 特許請求２１の方法論においては、第一、第二、第三対応電圧または電流の合計は実質的にゼロとなる。
  28. ｎ個の伝導体（複数）に接続された要素間に位置する３６０°周期波形の振幅、または位相に関連するデジタルデータ通信システムは、以下の特性を有する。
    ・この回路構成は、第一振幅および第一位相を第一対応電圧または電流に転換し、その第一対応電圧または電流を、複数の伝導体のうち最初のものに適用する。また第一振幅および第一位相を、１から（ｎ−１）までのｍインデックスを有する第一位相からｍ＊（３６０／ｎ）だけ位相移動した周期波形の振幅に基づいて第（ｎ−１）対応電圧または電流に転換し、各対応電圧または電流を複数の伝導体のうちで関連する伝導体への紐付けを行う。
  29. 特許請求２７のシステムにおいては、複数の伝導体に適用された電圧または電流の合計は実質的にゼロとなる。
  30. 特許請求２７のシステムはさらに以下の特性を有する。
    ・この回路構成は、ｎ個の伝導体（複数）のうちそれぞれが有する電圧または電流と複数の閾値との比較を行う。
    ・この回路構成は、超越が発生した閾値の数に対し、複数の規定デジタルデータのうちひとつを選定する。
  31. 特許請求２９のシステムはさらに以下の特性を有する。
    ・この回路構成は、電圧または電流を差動電圧または電流と比較し、ｎ個の伝導体（複数）中のある一意のペアより大きい差動電圧または電流を生成する。
JP2015512678A 2012-05-17 2013-05-03 デジタル信号のシステムおよび方法論 Pending JP2015521439A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/474,069 US8860594B2 (en) 2012-05-17 2012-05-17 System and method for digital signaling
US13/474,069 2012-05-17
PCT/US2013/039390 WO2013173083A1 (en) 2012-05-17 2013-05-03 System and method for digital signaling

Publications (1)

Publication Number Publication Date
JP2015521439A true JP2015521439A (ja) 2015-07-27

Family

ID=49581298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015512678A Pending JP2015521439A (ja) 2012-05-17 2013-05-03 デジタル信号のシステムおよび方法論

Country Status (4)

Country Link
US (3) US8860594B2 (ja)
EP (1) EP2850528A4 (ja)
JP (1) JP2015521439A (ja)
WO (1) WO2013173083A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023071144A (ja) * 2021-11-10 2023-05-22 ウェスタン デジタル テクノロジーズ インコーポレーテッド マルチセルマッピングのための記憶システム及び方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288082B1 (en) * 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9832094B2 (en) * 2014-03-24 2017-11-28 Qualcomm Incorporated Multi-wire electrical parameter measurements via test patterns
US10505249B2 (en) 2014-11-20 2019-12-10 At&T Intellectual Property I, L.P. Communication system having a cable with a plurality of stranded uninsulated conductors forming interstitial areas for guiding electromagnetic waves therein and method of use
US10554454B2 (en) * 2014-11-20 2020-02-04 At&T Intellectual Property I, L.P. Methods and apparatus for inducing electromagnetic waves in a cable
US10009067B2 (en) 2014-12-04 2018-06-26 At&T Intellectual Property I, L.P. Method and apparatus for configuring a communication interface
US10411920B2 (en) 2014-11-20 2019-09-10 At&T Intellectual Property I, L.P. Methods and apparatus for inducing electromagnetic waves within pathways of a cable
US11025460B2 (en) 2014-11-20 2021-06-01 At&T Intellectual Property I, L.P. Methods and apparatus for accessing interstitial areas of a cable
US10516555B2 (en) * 2014-11-20 2019-12-24 At&T Intellectual Property I, L.P. Methods and apparatus for creating interstitial areas in a cable
US9742462B2 (en) 2014-12-04 2017-08-22 At&T Intellectual Property I, L.P. Transmission medium and communication interfaces and methods for use therewith
US10505248B2 (en) 2014-11-20 2019-12-10 At&T Intellectual Property I, L.P. Communication cable having a plurality of uninsulated conductors forming interstitial areas for propagating electromagnetic waves therein and method of use
US10505252B2 (en) 2014-11-20 2019-12-10 At&T Intellectual Property I, L.P. Communication system having a coupler for guiding electromagnetic waves through interstitial areas formed by a plurality of stranded uninsulated conductors and method of use
US10505250B2 (en) 2014-11-20 2019-12-10 At&T Intellectual Property I, L.P. Communication system having a cable with a plurality of stranded uninsulated conductors forming interstitial areas for propagating guided wave modes therein and methods of use
US9888303B1 (en) * 2016-12-15 2018-02-06 Rockwell Collins, Inc. Linearization of photonic analog-digital converter (pADC) system based on multi-dimensional quantization (MDQ)
KR102366069B1 (ko) * 2017-06-26 2022-02-23 스티븐 타린 큰 데이터를 더 작은 표현으로 변환하고 더 작은 표현을 원래의 큰 데이터로 재변환하기 위한 시스템들 및 방법들
US10523269B1 (en) * 2018-11-14 2019-12-31 At&T Intellectual Property I, L.P. Device with configurable reflector for transmitting or receiving electromagnetic waves

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3835252A (en) 1968-11-12 1974-09-10 Burroughs Corp Signal transmission system over bidirectional transmission line
JPS4841722B1 (ja) 1969-06-13 1973-12-08
JPS5125283B1 (ja) 1971-04-30 1976-07-30
US3983323A (en) 1973-09-24 1976-09-28 Sperry Rand Corporation Full-duplex digital transmission line system
US3943284A (en) 1975-02-18 1976-03-09 Burroughs Corporation Digital data communication system featuring multi level asynchronous duplex operation
US4205203A (en) * 1978-08-08 1980-05-27 Wescom Switching, Inc. Methods and apparatus for digitally signaling sounds and tones in a PCM multiplex system
US4280221A (en) 1979-05-31 1981-07-21 The Boeing Company Digital data communication system
DE2940140C2 (de) 1979-10-03 1981-12-24 Siemens AG, 1000 Berlin und 8000 München Einrichtung zur Gegentaktübertragung
FR2466922A1 (fr) 1979-09-27 1981-04-10 Siemens Ag Dispositif de transmission symetrique, notamment pour des informations binaires
CA1163691A (en) 1982-02-26 1984-03-13 David E. Dodds Dataset apparatus
US4581691A (en) 1984-04-23 1986-04-08 At&T Bell Laboratories Balanced constant current sensing circuit inherently immune to longitudinal currents
US4825450A (en) 1987-03-12 1989-04-25 The Boeing Company Binary data communication system
EP0352869A3 (en) 1988-07-29 1990-09-12 Shell Internationale Researchmaatschappij B.V. Modal transmission method and apparatus for multi-conductor wireline cables
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US4993047A (en) 1989-09-05 1991-02-12 At&T Bell Laboratories Volterra linearizer for digital transmission
SE9002559D0 (sv) 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Kommunikationslaenk
US5160929A (en) 1991-04-04 1992-11-03 Costello John F System for parallel communication of binary data via trinary transmission lines
US5235617A (en) 1991-06-11 1993-08-10 Digital Equipment Corporation Transmission media driving system
US5255287A (en) 1991-06-28 1993-10-19 Digital Equipment Corporation Transceiver apparatus and methods
US5341419A (en) 1992-08-21 1994-08-23 The Whitaker Corporation Capacitive unbalancing for reduction of differential mode cross-talk
US5412689A (en) 1992-12-23 1995-05-02 International Business Machines Corporation Modal propagation of information through a defined transmission medium
US5418504A (en) 1993-12-09 1995-05-23 Nottenburg; Richard N. Transmission line
US5440505A (en) 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
US5553097A (en) 1994-06-01 1996-09-03 International Business Machines Corporation System and method for transporting high-bandwidth signals over electrically conducting transmission lines
US5761246A (en) 1995-08-14 1998-06-02 International Business Machines Corporation Circuit for multiplexing a plurality of signals on one transmission line between chips
US5790607A (en) 1995-11-28 1998-08-04 Motorola Inc. Apparatus and method for recovery of symbol timing for asynchronous data transmission
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US6898201B1 (en) * 1998-03-17 2005-05-24 Apple Computer, Inc. Apparatus and method for inter-node communication
US6735247B2 (en) 2001-03-30 2004-05-11 Qualcomm, Incorporated Method and apparatus in a communication system
EP1257102A1 (en) 2001-05-11 2002-11-13 Telefonaktiebolaget L M Ericsson (Publ) Digital line driver circuit operable with and without pre-emphasis
WO2003106604A1 (ja) 2002-06-13 2003-12-24 株式会社京都ロンフォード 脂肪酸アルキルエステル組成物の製造方法
US6922160B1 (en) 2002-10-09 2005-07-26 Unisys Corporation Scalable bus system and method for communicating digital data using analog modulation and demodulation
US7505589B2 (en) 2003-09-09 2009-03-17 Temarylogic, Llc Ternary and higher multi-value digital scramblers/descramblers
US20070110229A1 (en) 2004-02-25 2007-05-17 Ternarylogic, Llc Ternary and Multi-Value Digital Signal Scramblers, Descramblers and Sequence of Generators
US8832523B2 (en) 2006-03-03 2014-09-09 Ternarylogic Llc Multi-state symbol error correction in matrix based codes
US7865806B2 (en) 2006-03-03 2011-01-04 Peter Lablans Methods and apparatus in finite field polynomial implementations
US7643632B2 (en) 2004-02-25 2010-01-05 Ternarylogic Llc Ternary and multi-value digital signal scramblers, descramblers and sequence generators
US20070098160A1 (en) 2005-11-03 2007-05-03 Peter Lablans SCRAMBLING AND SELF-SYNCHRONIZING DESCRAMBLING METHODS FOR BINARY AND NON-BINARY DIGITAL SIGNALS NOT USING LFSRs
US7877670B2 (en) 2005-12-06 2011-01-25 Ternarylogic Llc Error correcting decoding for convolutional and recursive systematic convolutional encoded sequences
US7865807B2 (en) 2004-02-25 2011-01-04 Peter Lablans Multi-valued check symbol calculation in error detection and correction
US7659839B2 (en) 2007-08-15 2010-02-09 Ternarylogic Llc Methods and systems for modifying the statistical distribution of symbols in a coded message
US6917312B2 (en) * 2003-11-10 2005-07-12 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7218144B2 (en) 2004-02-25 2007-05-15 Ternarylogic Llc Single and composite binary and multi-valued logic functions from gates and inverters
US8364977B2 (en) 2004-02-25 2013-01-29 Ternarylogic Llc Methods and systems for processing of n-state symbols with XOR and EQUALITY binary functions
US7656196B2 (en) 2004-02-25 2010-02-02 Ternarylogic Llc Multi-state latches from n-state reversible inverters
US7548092B2 (en) 2004-02-25 2009-06-16 Ternarylogic Llc Implementing logic functions with non-magnitude based physical phenomena
US7580472B2 (en) 2004-02-25 2009-08-25 Ternarylogic Llc Generation and detection of non-binary digital sequences
US7397690B2 (en) 2004-06-01 2008-07-08 Temarylogic Llc Multi-valued digital information retaining elements and memory devices
US7636396B1 (en) 2004-04-26 2009-12-22 Dgi Creations, Llc Method of testing remote power line carrier pick-up coil
US7064684B2 (en) 2004-06-01 2006-06-20 Peter Lablans Sequence detection by multi-valued coding and creation of multi-code sequences
US7562106B2 (en) 2004-08-07 2009-07-14 Ternarylogic Llc Multi-value digital calculating circuits, including multipliers
US8046661B2 (en) 2004-09-08 2011-10-25 Temarylogic Llc Symbol error correction by error detection and logic based symbol reconstruction
WO2006052156A1 (en) * 2004-11-12 2006-05-18 Intel Corporation Method and apparatus to perform equalization and decoding for a communication system
US20090077151A1 (en) 2004-12-20 2009-03-19 Peter Lablans Multi-Input, Multi-State Switching Functions and Multiplications
US7725779B2 (en) 2005-01-25 2010-05-25 Ternarylogic Llc Multi-valued scrambling and descrambling of digital data on optical disks and other storage media
US7365576B2 (en) 2005-06-09 2008-04-29 Ternarylogic Llc Binary digital latches not using only NAND or NOR circuits
US20070005673A1 (en) 2005-06-30 2007-01-04 Peter Lablans The Creation and Detection of Binary and Non-Binary Pseudo-Noise Sequences Not Using LFSR Circuits
US7239254B1 (en) * 2006-03-31 2007-07-03 Intel Corporation Programmable multi-cycle signaling in integrated circuits
US7487194B2 (en) 2006-04-05 2009-02-03 Peter Lablans Binary and n-valued LFSR and LFCSR based scramblers, descramblers, sequence generators and detectors in Galois configuration
US7728816B2 (en) 2006-07-10 2010-06-01 Cypress Semiconductor Corporation Optical navigation sensor with variable tracking resolution
US9203436B2 (en) 2006-07-12 2015-12-01 Ternarylogic Llc Error correction in multi-valued (p,k) codes
US8103943B2 (en) 2006-08-10 2012-01-24 Ternarylogic Llc Symbol reconstruction in Reed-Solomon codes
US9203438B2 (en) 2006-07-12 2015-12-01 Ternarylogic Llc Error correction by symbol reconstruction in binary and multi-valued cyclic codes
US7722999B2 (en) 2006-08-01 2010-05-25 Xerox Corporation Silicone free polyester in undercoat layer of photoconductive member
US7729454B2 (en) * 2006-11-30 2010-06-01 Broadcom Corporation Method and system for signal phase variation detection in communication systems
US8345873B2 (en) 2007-04-04 2013-01-01 Ternarylogic Llc Methods and systems for N-state signal processing with binary devices
US8263921B2 (en) 2007-08-06 2012-09-11 Cypress Semiconductor Corporation Processing methods for speckle-based motion sensing
EP2218173B1 (en) 2007-11-23 2011-11-16 ST-Ericsson SA Amplitude modulation controller for polar transmitter using coarse and fine power control
US20090138535A1 (en) 2007-11-26 2009-05-28 Peter Lablans Novel Binary and n-State Linear Feedback Shift Registers (LFSRs)
WO2009108562A2 (en) * 2008-02-25 2009-09-03 Rambus Inc. Code-assisted error-detection technique
US8861627B2 (en) 2009-07-15 2014-10-14 Fujitsu Limited Direct mm-wave m-ary quadrature amplitude modulation (QAM) modulator operating in saturated power mode
US8699880B2 (en) 2010-01-21 2014-04-15 Ciena Corporation Optical transceivers for use in fiber optic communication networks
US9276731B2 (en) * 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023071144A (ja) * 2021-11-10 2023-05-22 ウェスタン デジタル テクノロジーズ インコーポレーテッド マルチセルマッピングのための記憶システム及び方法
US11822820B2 (en) 2021-11-10 2023-11-21 Western Digital Technologies, Inc. Storage system and method for multi-cell mapping

Also Published As

Publication number Publication date
EP2850528A4 (en) 2016-03-23
US20160226515A1 (en) 2016-08-04
US8860594B2 (en) 2014-10-14
WO2013173083A1 (en) 2013-11-21
US20150139340A1 (en) 2015-05-21
EP2850528A1 (en) 2015-03-25
US20130308718A1 (en) 2013-11-21
US9584154B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
JP2015521439A (ja) デジタル信号のシステムおよび方法論
US11831366B2 (en) Orthogonal differential vector signaling
US9596109B2 (en) Methods and systems for high bandwidth communications interface
US9071476B2 (en) Methods and systems for high bandwidth chip-to-chip communications interface
US20220329467A1 (en) Methods and systems for high bandwidth communications interface
EP3449379B1 (en) Vector signaling codes for densely-routed wire groups
US9929818B2 (en) Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9401828B2 (en) Methods and systems for low-power and pin-efficient communications with superposition signaling codes
WO2011151469A1 (en) Error control coding for orthogonal differential vector signaling
KR20150121724A (ko) 신호 상태의 트랜지션시 클록 정보를 삽입하는 다중-와이어 시그널링을 위한 트랜스코딩 방법
WO2014113727A1 (en) Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
US20120237036A1 (en) Communicating scrambling seed information
US10318158B2 (en) System and method for digital signaling and digital storage
Zogopoulos et al. High-speed single-ended parallel link based on three-level differential encoding
CN111082846B (zh) 一种基于serdes的一分四中继器使用方法
WO2014100235A1 (en) System and method for digital signaling and digital storage
KR20230171716A (ko) 다중 칩 시스템을 위한 회로 장치
Hansen et al. Breaking The I/O Bottleneck