JP2015510349A - オーディオ信号、ビデオ信号、および制御信号を変換するための方法および装置 - Google Patents

Abstract

同期のオーディオ信号、ビデオ信号、および制御信号と、それらのオーディオ信号およびビデオ信号のため、および制御信号のためのインターフェースとしてのＩＰネットワークのための非同期データストリームとの間で変換を行うための装置。プロセッサが、同期のオーディオ信号、ビデオ信号、および制御信号と、非同期のパッケージ化されたデータストリームとの間で変換を行うように構成される。それらのデータストリームは、送信されるべき信号の性質に応じて選択されたＩＰ標準に準拠してストリーム上で送られる。

Description

本発明は、カメラとスタジオ機器の間のオーディオ−ビデオ信号および制御信号の変換および伝送に関する。

本発明の改良点は、後段で参照され得る、添付の独立請求項において規定される。有利な特徴が、従属請求項に記載される。

本願発明の一実施例は、例えば、オーディオ信号、ビデオ信号、および制御信号を変換するための方法および装置に関する。

本発明は、符号化／復号方法、符号器／復号器、および送信機または受信機を提供する。本発明は、カメラまたはスタジオ機器に対する追加物として与えられ得るデバイスをさらに提供する。

大まかに言えば、本発明は、ブロードキャスト環境において使用される信号を、既存の複数の標準からインターネットプロトコル（ＩＰ）に、またＩＰからそのような既存の標準に変換するデバイスを提供する。ＩＰ信号は、ブロードキャスト品質のオーディオビデオ信号をもたらすとともに、スタジオ環境において必要とされるシグナリングをももたらす。スタジオ環境において必要とされるシグナリングは、スタジオ作業者に情報を供給すること、または機器を制御することなど、デバイスおよびディスプレイを制御するという意味で、「制御」シグナリングと呼ばれ得る。そのような制御信号は、どのカメラがライブであるか、カメラをどこに移動させるべきかなどの指示を含む。

詳細には、本発明は、オーディオ信号およびビデオ信号のための第１のインターフェースと、制御信号のための第２のインターフェースと、同期のオーディオ信号、ビデオ信号、および制御信号と非同期のパッケージ化されたデータストリームとの間で変換を行うように構成され、各パッケージ化されたデータストリームは、複数のＩＰ標準のうちの１つに準拠し、各標準は、伝送されるべき信号の性質に準拠して選択されるプロセッサとを備える、同期のオーディオ信号、ビデオ信号、および制御信号と、ＩＰネットワークのための非同期のパッケージ化されたデータストリームとの間で変換を行うための装置を提供する。このことには、信号（例えば、オーディオであるか、ビデオであるか、制御であるか、制御のタイプであるかにかかわらず）の性質を使用して、その信号のために使用されるＩＰ標準のタイプを決定することができるという利点がある。

この装置は、パッケージ化されたデータストリームが、ＩＰネットワークを介して送受信され、その後、ＩＰ標準から同期のオーディオ信号、ビデオ信号、および制御信号に変換されるという意味で、双方向である。このため、それらのＩＰストリームは、それらのＩＰストリームが、そのようなネットワークを介して送受信され得るという意味で、ＩＰネットワーク向けである。

好ましくは、選択される標準は、選択された信号のための最低の帯域幅のそのような標準である。好ましくは、制御信号に関して、オーディオビデオ信号より低い帯域幅のプロ
トコルが使用される。

好ましくは、オーディオおよびビデオは、ＲＴＰに変換される。このことは、確実な伝送を可能にし、配信の順序を保証するとともに、順方向誤り訂正の可能性も保証するパケットフォーマットであるという利点を有する。

好ましくは、制御信号は、ＵＤＰに変換される。このことは、適切な配信速度、およびＲＴＰより低い帯域幅をもたらす最も効率的なパケット化を可能にする。好ましくは、それらのプロトコルは、本明細書の図４の表に記載されるとおりである。

好ましくは、この装置は、ＩＰ標準で制御信号を受信するため、およびカメラにおいて制御出力をアサートするためのプロセッサを含む。
制御出力は、好ましくは、タリーライト、または作業者のヘッドホンにおいて生成される音などの視覚的タリーインジケータまたはオーディオタリーインジケータである。制御出力は、好ましくは、焦点、ズーム、ホワイトバランスなどの、カメラの態様を制御するための、ＲＳ２３２、ＲＳ４２２、ＬＡＮＣ、または以上に類似した信号などのカメラ制御信号である。制御出力は、好ましくは、カメラ作業者とコントローラの間のトークバック信号、すなわち、双方向オーディオフィードである。

好ましくは、この装置は、他のカメラソースからＩＰネットワークを介して複数のＩＰビデオストリームを受信するように構成された入力と、カメラ作業者に提示するためのビデオを出力するように構成されたプロセッサとを備える。この装置は、カメラ作業者がこれらのビデオストリームの間で切り換えることを可能にする切り換えを含む。

好ましくは、この装置は、通常、カメラに対する接続を有する別個のボックスの形態の、インターフェースに対する接続を有するビデオカメラに接続可能なデバイスを備える。そのようなデバイスにおいて、プロセッサは、カメラの固有のオーディオ−ビデオ信号から、スタジオ機器に送信するための非同期のパッケージ化されたデータストリームに変換するように構成される。また、プロセッサは、制御信号を、スタジオ機器から受信された非同期のパッケージ化されたデータストリームから、カメラによって、またはタリーライト、ヘッドホンなどのカメラに結合された補助デバイスによって必要とされる固有のシグナリングに変換するようにさらに構成される。

好ましくは、装置は、スタジオ機器に接続可能なデバイスを備える。そのようなデバイスにおいて、プロセッサは、カメラから受信された非同期のパッケージ化されたデータストリームを、スタジオ機器によって必要とされる固有のオーディオ−ビデオ信号に変換するように構成される。また、プロセッサは、スタジオ機器からの制御信号を、１つまたは複数のカメラに送信するための非同期のパッケージ化されたデータストリームに変換するようにさらに構成される。

好ましくは、適切な変換をもたらすために、単一のデバイスが、カメラまたはスタジオ機器に接続可能である。
本発明は、前述した機能のうちのいずれかを働かせる方法により、また前述した複数のカメラ、スタジオ機器、および装置を組み込んだシステムとして与えられることも可能である。

本発明の実施形態を、例として添付の図面を参照して、より詳細に説明する。

本発明を実施するデバイスのイメージを示す図である。 図１のデバイスの主要な構成要素を示すブロック図である。 本発明を実施するデバイスにおいて使用される好ましいプロトコルを示す表である。 本発明を実施するデバイスの主要なハードワード構成要素を示すブロック図である。 コントローラアルゴリズムを示すプロセス図である。

（総論）
本発明の実施形態が、カメラに接続可能であり、そのカメラによって必要とされるシグナリングからＩＰデータストリームへの変換、およびＩＰデータストリームからカメラのためのシグナリングへの変換をもたらすデバイスを備える。同一のデバイスが、カメラから受信されたＩＰストリームを、スタジオ機器によって使用されるように変換するために、スタジオ機器において使用されることも可能である。このため、単一のタイプのデバイスが、デバイス間の伝送がＩＰを使用することが可能であるようにテレビ制作機器の既存のアイテムにおいて展開され得る。

本発明の実施形態の利点は、この実施形態が、スタジオ環境において、または遠隔で、ただし、制作施設と連携して使用されるタイプのカメラ機器が、パケットベースのネットワークを介したデバイスへのデータの伝送、およびデバイスからのデータの伝送を活用することを可能にすることである。そのようなシステムは、それぞれが、本発明を実施するデバイスを有する、複数のカメラ、スタジオ機器、および制御するための潜在的に１つまたは複数の中央サーバを含み得る。

この実施形態は、機能をさらにもたらすことが可能である。すなわち、例えば、変換する符号器が、システム内にいくつかのカメラが検出されるか、どのような編集システムが使用されるかなどの接続要因に応じて自動的に設定される。システム内のサーバは、リターンパケットを使用して、様々な設定を変更する命令を各デバイスに送り返すことができる。カメラは、世界の任意の場所にあることが可能であり、さらに命令は、訂正情報、または「タリーライト」などの他の制御データを含むことが可能である。

このデバイスは、将来のカメラまたはスタジオ機器に一体化した部分として実装され得る。ただし、説明される主要な実施形態は、カメラ、ミキシングデスク、および他のスタジオ機器などの既存の機器に対するアドオンとして使用され得る別個のデバイスである。本発明者らは、本明細書でそのようなデバイスを、後段の技術資料説明に記載されるとおり、「ステージボックス」と呼ぶ。
（タイミング）
本発明者らは、カメラなどの同期デバイスとＩＰネットワークなどの非同期ネットワークの間で変換を行う際に、タイミング情報を考慮する必要性を認識している。一例において、カメラは、カメラの出力をＩＰストリームに変換するために、いわゆる「ステージボックス」に接続されることが可能であり、さらにカメラから遠隔のリモートコントロールが、ＩＰ信号と制御信号の間で変換を行うために第２のそのようなステージボックスに接続されることが可能である。カメラとリモートコントロールのそれぞれは、仲介のＩＰネットワークに気づいていない必要があり、さらに、仲介者が同期のオープンスタンダードのＩＰネットワークであるものの、同期ネットワークの様態で適切なタイミング信号を送受信する必要がある。より一般的には、ＩＰネットワークに接続された各デバイスは、タイミングをもたらす機能を必要とする。この目的で、タイミング構成が与えられる。

このタイミング構成は、各デバイスから送信されるＩＰパケット内のフィールドの中でタイムスタンプを使用することを備え、このタイムスタンプは、各デバイス内のローカル
クロックから導き出される。次に、各デバイスによって受信されたパケット内のタイムスタンプが、関数に応じて処理され、ローカルクロックを基準として使用されて、各デバイスが、共通の時間概念、詳細には、ロックオン周波数を有し、さらに、好ましくは、位相のロックも有することを確実にする。この実施形態において、関数は、ネットワーク待ち時間を導き出すこと、およびそれに相応してローカル時刻を設定することを含む。関数は、周波数および／または位相に関してローカルクロックを制御することを含む。ＩＰパケットの大多数は、ＲＴＰである。ＲＴＰは、１つのボックスから別のボックスにビデオデータおよびオーディオデータをトランスポートするのに使用される。ＲＴＰパケットには、ＰＴＰを介して同期されているクロックを使用してタイムスタンプが付けられる。ＰＴＰは、複数のデバイスの間でクロックを同期し、さらに最良のマスタの選択を確立するのに使用される。

タイミング機能は、着信するいずれのパケットも、ローカルクロックと比較して急な変化を全く生じさせないことを確実にする平滑化関数を含むことも可能である。
また、タイミング構成は、各デバイスが他のデバイスに対してマスタクロックの役割をすべきか、または他のデバイスに対してスレーブの役割をすべきかを決定する機能を、各デバイス内に含むことも可能である。この機能を使用して、そのようなデバイスのネットワークは、ＩＰネットワークに接続する際に自己組織化することができる。
（序説／概観）
従来の制作システムは、ＳＤＩ（シリアルデジタルインターフェース）ルーティング、つまり、ポイントツーポイント同期配信に依拠する。このことは、最も単純な制作システムにおいて、カメラをモニタに直接に接続することによって実演され得る。これら２つのデバイスの間のプロ用の標準が、ＳＤＩである。ステージボックスは、ＳＤＩのブロードキャスト標準から、ＩＰ（インターネットプロトコル）のＩＴインフラストラクチャ標準への、より具体的には、ＲＴＰ（リアルタイムプロトコル）への展開を画するものである。この変化を駆り立てているのが、費用である。ＩＴインフラストラクチャ費用は、専用のブロードキャスト機器の費用と比べて、大幅に低い。業界は、大規模の企業配信において（国内規模、および地球規模のブロードキャストセンタ間で）、この変化を既に経験している。

市場で入手可能な一連の様々なＩＰ符号器およびＩＰ復号器（コーデックとして誤って知られている）が存在する。これらは、しばしば、独自のネットワークプロトコルを使用して、正しい送受信を確実にする。ステージボックスは、ブロードキャストセンタにまたがってビデオおよびオーディオを送受信するという概念を基礎とし、さらにカメラ作業者によって必要とされるツール、およびスタジオ内のツールに注目する。「食物連鎖」の下の方に基礎を置き、ステージボックスは、プロ用のブロードキャスト市場でＩＴ機器およびＩＴ標準を商品化することを目指す。

このことは、すべての主要なジャンル（ニュース、スポーツ、ロングフォームエンターテイメント、ライブスタジオエンターテイメント、および単一カメラ撮影）に関する作業の標準的な方法を解析すること、およびこれらのジャンルにわたって必要とされる「ツール」に注目することによって達せられる。「ツール」が定義されると、ステージボックスは、ＩＴインフラストラクチャ上でこれらの「ツール」への容易なアクセスを可能にするように設計済みである。

説明した技術的課題に加えて、ステージボックスの主な狙いは、可能な場合、業界ＩＴ標準を使用する、オープンスタンダードのデバイスをもたらすことである。このことは、何であれ業界が開発する可能性があるものに将来、さらに統合することを可能にする。

多くの制作を検討した後、共通のセットの要件が特定されており、それらの要件は、以
下のとおりである。すなわち、
最低限、完全ＨＤビデオサポート（１９２０×１０８０ ４：２：２ ２５ｆｐｓインターレース）
ＳＭＰＴＥ標準２９２Ｍとして定義される
アナログオーディオ入出力
構成の容易さ
トークバック（定義された標準なし）
デッキ制御
ＲＳ２３２およびＲＳ４２２を介するシリアルデータ
カメラ制御（定義された標準なし）
Ｓｏｎｙ ＬＡＮＣ（定義された標準なし）
タリー（定義された標準なし）
この実施形態は、これらのブロードキャスト標準を、一般的なＩＰ標準を介した単一のデバイスにおけるＩＰストリームに変えるように構成される。このことを実現する方法が、この技術資料全体で説明されている。

図１は、本発明を実施するデバイス、いわゆる「ステージボックス」の例を示す。主要なインターフェースである、ビデオ入出力のためのゴールドＢＮＣコネクタ（ＨＤ ＳＤＩ）、およびネットワークアダプタのための長い銀色のＳＦＰケージを見ることができる。図２のブロック図は、この設計に含められた様々なインターフェースを示す。また、図２のブロック図は、コアプロセッサ要素も示す。

ステージボックス技術設計はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を中心的な基礎とし、ＦＰＧＡは２つの主要な役割を有し、その第１の役割が監督の役割である。この図は、この異なるすべてのインターフェースがＦＰＧＡによってどのように、異なる機能ブロックにルーティングされるかを示す。ＦＰＧＡの第２の役割は、リアルタイムビデオ符号器−復号器をもたらすことである。

この図の左側のブロックはすべて、ＦＰＧＡ、またはＡＲＭプロセッサが利用できるリソース、例えば、ＤＤＲ３メモリである。
ステージボックスの全包括的な考え方は、多数の異なる制作フォーマットを取り入れ、それらのフォーマットを従来の線形信号から、イーサネット（登録商標）層２ネットワーク上で実行される標準化されたインターネットプロトコル（ＩＰ）を介した単一の双方向データフィードに移すことである。このことに留意して、イーサネット（登録商標）構成要素は、おそらく、ステージボックスの最も本質的な部分であり、本発明者らが最大の課題を見出すのは、この部分においてである。従来の多重化と同様に、ＩＰ信号は、任意の数の別々のデータラインを包含し得るが、大きな違いは、トラフィックが双方向で「流れる」ことができることである。

技術が前進するという性質そのものによりすぐに緩和されることを本発明者らは知っているものの、問題も存在する。すなわち、ＩＰインフラストラクチャは、圧縮されていないＨＤの帯域幅と比べて相当に小さい、非常に限られた帯域幅を有することである。

業界のＩＰ能力の開発に不可欠なのが、一般的なＩＴネットワーキング標準を使用できることである。ステージボックスは、この概念を受け入れ、以下のＩＰプロトコルを使用する。すなわち、
リアルタイムメディアプロトコル（ＲＴＰ）、およびＲＴＰに対応する制御プロトコル（ＲＴＳＰ）
ユーザデータグラムプロトコル（ＵＤＰ）
伝送制御プロトコル（ＴＣＰ）
プレシジョンタイムプロトコル（ＰＴＰ）
これらの様々なプロトコルは、メディアがパッケージ化される方法および記述である。このことは、システムの２つの部分で行われ、ＡＲＭプロセッサは、ＴＣＰプロトコルおよびＨＴＴＰプロトコルを正しく理解することができる必要があるウェブサーバを実行している一方で、ＦＰＧＡは、メディアを扱っており、したがって、ＲＴＰストリームおよびＵＤＰストリームを生成し、復号することを必要とされる。ＦＰＧＡは、前述したとおり、それらのストリームを正しい宛先にルーティングする。

イーサネット（登録商標）ブロックの最終部分が、物理層である。最も柔軟性のあるソリューションを可能にするのに、ステージボックスは、スモールフォームプロトコルブロック、ＳＦＰの使用をサポートしている。これらは、ユーザが、モジュールを、標準のネットワーキングケーブル（ＲＪ４５ ＣＡＴ ５ｅ）または光ファイバリンクに手作業で合わせる物理的ケージである。
ＨＤ−ＳＤＩ入出力
ＨＤ−ＳＤＩは、ＳＭＰＴＥ ２９２Ｍによって定義され、３つの主要な要素、ビデオデータ、オーディオデータ、および補助データを包含する。ステージボックスは、ステージボックスの様々なフレームレート、およびビデオの解像度に関する標準を完全にサポートする。ステージボックスは、ステージボックスの主要な要素をさらに扱う。図２の図は、ＨＤ−ＳＤＩがどのようにステージボックスに入り、ＩＰに変換されるかを示す。
注：ＳＤＩは、デジタル信号であり、したがって、Ａ−Ｄプロセスは、ステージボックスの外部で扱われる。
プロセス１ ＳＤＩが受信され、ＳＤＩの構成部分に分割され、オーディオデータおよび補助データが、後に取り出すためにＲＡＭの中に格納される。
プロセス２ ビデオが、ＡＶＣ−Ｉ １００に符号化される。
プロセス３ 符号化が実現され、もたらされるストリームが、パッケージ化され、さらにオーディオデータおよび補助データと一緒に、ＩＰプロトコルを介して送信されるように準備される。

前述の説明に加えて、アナログオーディオをストリームに追加するステージボックスによって提供されるさらなる機構が存在する。このことは、２つの主要な要件を有する。すなわち、
アナログ−デジタルプロセス（４８ＫＨｚ、２４ビット）
オーディオが追加されるべきＨＤ−ＳＤＩオーディオチャネルを選択し、
以上が満たされると、オーディオが、以前と同様にＲＡＭに追加され、ＩＰパッケージャによる必要に応じて、ＦＰＧＡによって取り出される（ＦＩＦＯバッファプロセス）。
リターン信号に関して、以下のプロセスが実現される。すなわち、
プロセス１ ＩＰストリームがＭＡＣによって受信される
プロセス２ ビデオデータ、オーディオデータ、補助データ、タリー、およびその他のストリームの逆多重化
プロセス３ オーディオデータおよび補助データがＲＡＭに追加される一方で、ビデオを例外として、その他のストリームがＡＲＭコアに送られる
プロセス４ ビデオがＡＶＣ−Ｉ復号器に送られる
プロセス５ ＨＤ−ＳＤＩシンクロナイザが、必要に応じて、オーディオデータ、ビデオデータ、および補助データをプルする。
オーディオ
オーディオは、いかなる制作においても重要な部分であり、多くの異なる様態で技術的に使用される。ステージボックスは、最も一般的な方法のうちの２つをサポートする、つまり、
デジタルで、ＨＤ−ＳＤＩストリームに埋め込まれた
ＨＤ−ＳＤストリームから「ブレイクアウト」させられたアナログ信号として
ＨＤ−ＳＤＩは、ＨＤ−ＳＤＩ信号の一部として１６個の別々のオーディオチャネルを搬送し、ステージボックスは、このことを正しく扱う。このことは、オーディオをいくらか遅延させて、ビデオ符号化遅延を保証するようにし、それでも、ビデオとオーディオがともにＩＰストリームのためにパッケージ化される際、同期されたビデオおよびオーディオを確実にすることを必要とする。

アナログオーディオブレイクアウトの特別な追加は、さらなるマイクロフォンが思いどおりにサウンドスケープに追加され得る、またはモニタリングのために使用され得る（ライン上で番組オーディオを受信して）。

アナログオーディオを有することは、プロ用のブロードキャストオーディオが、多大なヘッドルーム、比較的高い電圧を要求し、さらに高速データ伝送に関してプリント回路基板上で電磁インターフェースに非常に影響されやすいので、一連の技術的課題をもたらす。この干渉は、オーディオに関して別個のＰＣＢを有することによって、ステージボックスにおいては軽減されている。

アナログオーディオは、「ブレイクアウト」である、またはＨＤ−ＳＤＩ信号に対する「アドイン」であり、さらにステージボックス上に２つの入力および２つの出力しか存在しないので、ステージボックスは、構成可能である（パッチ可能である）必要がある。パッチすることは、ＡＲＭプロセッサ上で管理されるウェブインターフェースを介して実現される。
トークバック
制作環境において、制作チームの異なるメンバの間で信頼できる通信方法の必要性が存在する。このことは、トークバックを介して実現される。ステージボックスは、事実上、一般的なＶＯＩＰ（ボイスオーバーＩＰ）アプリケーションである、ＩＰを介するトークバックストリームを含む。このことは、ＩＴ専門家によって容易にサポートされるというさらなる利点を有する。

ＶＯＩＰアプリケーションに加えて、ステージボックスは、Ｂｌｕｅｔｏｏｔｈ（登録商標）能力も有し、Ｂｌｕｅｔｏｏｔｈ（登録商標）を介してトークバックをストリーミングして、これにより、ステージボックスに加えて、さらなる機器または費用を全く伴うことなく、ワイヤレストークバックを制作チームに与える。

このことは、ＡＲＭプロセッサを使用して、ＶＯＩＰスタックを実行し、さらにＶＯＩＰスタックの出力をＢｌｕｅｔｏｏｔｈ（登録商標）チップにストリーミングし、次に、Ｂｌｕｅｔｏｏｔｈ（登録商標）チップが、アドホックネットワーク信号（ＶＯＩＰ）をヘッドセットに送信することによって、実現される。明らかに、トークバックシステムであるので、ＶＯＩＰは、双方向である必要があり、すなわち、マイクロフォン信号が、ステージボックスから送信される必要がある。
タリー
制作の際に使用される比較的古いツールであるタリーは、マルチカメラ撮影において、ビジョンミキサが特定のカメラを選択した際にトリガされる単純なライトである。すなわち、ビジョンミキサが、ライブになるようカメラ１を選択すると、カメラ１のタリーが点灯する。フロアマネージャ、および画面上のタレントは、いずれのカメラに目を向けるべきかを知るために、このことをしばしば利用する。

情報は、ＩＰを介して容易に送信され、さらに、ＡＲＭコア上で実行される簡単なアプリケーションによって復号される。このアプリケーションは、作業者のためにトークバックシステムを介してオーディオ信号を生成することもする。
ＷｉＦｉ
また、ステージボックスは、簡単なウェブインターフェースを介した遠隔モニタリングのためにＷｉＦｉを介して、低いビット伝送速度でＩＰビデオストリームを供給することも可能である。このことは、ＨＴＭＬ５を中心的な基礎とし、さらにすべての主要なブラウザによってサポートされる。

ステージボックスの構成は、構成ウェブページがすべてのＨＴＴＰ要求に対して提供されるので、ＷｉＦｉを介して可能であり、さらにステージボックス内のＷｉＦｉチップは、アドホックネットワークポイントとして機能するように設定される。
ＡＶＣ−Ｉ １００
前述したとおり、ＩＴネットワーキングインフラストラクチャを使用することに限界が存在し、主要な限界が、圧縮されていないＨＤの帯域幅より小さい限られた帯域幅である。ＨＤ−ＳＤＩは、１０００Ｍｂ／秒というほとんどのネットワークの最大ビット伝送速度との対比で、〜１５００Ｍｂ／秒のビット伝送速度を有する。制作は、単一のネットワーク上に複数のカメラを有する可能性が高いので、ネットワーク化することが可能な現実的な最大ビット伝送速度は、１００Ｍｂ／秒である。

Ｈ．２６４高レベル符号化、または知られている別名で、アドバンストビデオコーディング（ＡＶＣ）は、帯域幅を１００Ｍｂ／秒に制限する、とても融通の利かない符号化プロファイルである特定のサブ標準、ＡＶＣ−Ｉ １００を有する。

ステージボックスは、インド国ハードウェア製造業者であるＣｏｒｅＥＬによって開発されたＡＶＣ−Ｉ符号器−復号器を使用している。これにより、ステージボックスが、符号化ブロックを中心として設計され、開発されることが可能になるが、時間の経過につれて標準が変化するので、自ら特定の符号器を開発することは決して可能にはならない。
ＺｅｒｏＣｏｎｆ
ＺｅｒｏＣｏｎｆは、ネットワークデバイスが、ネットワーク上で自らを自動的に告知し、手作業の構成なしに他のデバイスとともに動作するように必要なＩＰ詳細を取得することを可能にするネットワーキングプロトコルである。ＺｅｒｏＣｏｎｆは、このことを、マルチキャストドメインネームサービス（ｍＤＮＳ）を使用することによって実現する。ｍＤＮＳは、アップル社によって広く使用される、アップル社のＢｏｎｊｏｕｒシステムと呼ばれる非常に有用なツールである。

ステージボックスは、デバイスのＩＰ設定の自動的構成を可能にするＺｅｒｏＣｏｎｆのオープンソースバージョンをＡＲＭハードウェア上で実施する。このバージョンのＺｅｒｏＣｏｎｆは、ユーザが、ユーザの望みどおりに制作ネットワークを動的に作成することを可能にするツールのスイートである、「ワークフローツールセット」を実行するレコーダ−制御アプリケーションのためにさらに使用される。
タイミング情報
非同期ネットワークにおいてデータが交換される際、タイミング情報に関して問題が存在することを本発明者らは認識している。複数のカメラからＡＶフィールドを受信するスタジオ機器は、それらのカメラの間で切り換えを行う機構を必要とする。しかし、カメラからＩＰネットワークを介して送信されるデータは、いずれの特定の順序で着信することも、知られている時間間隔で着信することも保証されていない。適切なタイミング情報を欠いている状況で、スタジオ機器は、したがって、パケットストリームを確実に処理することも、異なるパケットストリームの間で確実に切り換えを行うこともできない。本発明を実施するデバイスは、タイミングを提供するための新たな構成を組み込む。

前述したとおり、「ステージボックス」デバイスは、ローカルネットワーク上でＳＤＩ−ＩＰおよびＩＰ−ＳＤＩのブリッジとして動作することができ、さらにより広いＩＰスタジオ環境の一部として使用され得る。本開示は、ＩＰネットワーク環境におけるタイミ
ング同期の問題に対処する概念を説明する。この構成において、ＡＶ材料がキャプチャされ、オンザワイヤフォーマットに変換され、その後、受信側デバイスに送信され、その後、受信側デバイスが、そのＡＶ材料を元のフォーマットに戻すように変換する。従来の同期環境において、メディアデータは、それらのデータが送信されたのと同一のタイミング関係で着信し、したがって、信号自体が実質的に、信号自らのタイミングを搬送する。同期通信媒体、特に、イーサネット（登録商標）などの共有される媒体を使用している場合、このことは、可能ではなく、したがって、元の材料は、ローカル発振器などのローカルタイミングソース、または従来のケーブルセットアップを介して配信されるジェンロック信号を使用して遠端で再構築されなければならない。さらに、各コンテンツに関する元のソースが、ローカル発振器またはジェンロック信号などの何らかのソースに基づいてタイミング制御される必要がある。従来のスタジオにおいて、このことは、単一のロケーションにおいてジェンロック信号を生成すること、およびその信号を、従来のケーブルシステムを介してコンテンツのすべてのソースに送信することによって解決される。ＩＰ世界において、本発明者らは、同期の共通感覚をもたらすための異なる機構を必要とする。

イーサネット（登録商標）媒体は、特定の接続に関して保証された固定の待ち時間をもたらさないので、イーサネット（登録商標）媒体を利用するシステムは、不規則な間隔で着信するデータのパケットに対応することができなければならない。極端な事例において、パケットは、伝送中に並べ替えられていること、または異なる経路を経由したことにより、誤った順序で着信することさえあり得る。したがって、任意のポイントツーポイントＩＰオーディオ−ビジュアル（ＡＶ）リンク、受信端は、データが着信するにつれ書き込まれ、コンテンツ出力のために固定の周波数で読み取られるデータのバッファを使用しなければならない。送信機は、固定の周波数でデータを送信し、極端なネットワーク輻輳の場合を除いて、データが着信する周波数は、時間で平均すると、送信機がデータを送信する周波数と等しくなる。受信機がデータを処理する周波数が、データが着信する周波数と同一ではない場合、受信バッファは、受信バッファが空になるより速く満ちはじめ、またはバッファが満たされるより速く空になる。時とともに、受信のレートが平均して、受信端における処理のレートと同一になる場合、このことは、一時的な効果であるが、その２つの周波数が顕著に異なる場合、バッファは、最終的に完全に空になり、または溢れて、メディアのストリームに乱れを生じる。このことを回避するのに、送信機上で実行される発振器と受信機で実行される発振器を互いに同期された状態に保つ機構が必要とされる。この目的で、図４に示されるとおり新たな構成が提供される。

図４は、ステージボックス回路のタイミングサブシステム、ネットワーキングサブシステム、および制御サブシステムの簡略化したバージョンを示す。簡明のため、この図は、機能を理解するために必要な接続を示し、提供され得る様々なさらなる接続を示していない。また、この図は、１２５ＭＨｚイーサネット（登録商標）発振器から動作し、このため、２７ＭＨｚ水晶発振器の周波数に対して行われる変更による影響を受けない「固定ローカルクロック」（ＦＬＣ）である、さらなるカウンタの存在も省く。

図４の構成によって実行される機能は、ネットワークソース（別の「ステージボックス」であり得る）によって供給されるクロックと周波数ロック状態にあり、さらに、好ましくは、そのようなネットワーククロックと位相ロック状態にもあるローカルクロックをもたらすことになる。周波数ロックは、パケットの着信およびバッファリングのレートに関連して前述した理由で与えられる。位相ロックは、デバイスが、順序制御問題に悩まされることなしに、複数のそのような異なるソースの間で切り換えを行うことを可能にする。

この構成は、ネットワーク５からパケットを受信するように、さらにネットワーク５にパケットを送信するように構成されたＦＰＧＡ５０の形態のメインモジュールと、このＦＰＧＡに結合されるとともに、受信されたパケットに関連してローカルクロック信号のプ
ロビジョニングを制御するロジックを有するタイミングプロセッサもしくはタイミングモジュール２４とを備える。タイミングプロセッサ２４は、ＰＴＰスタックと後に呼ばれる機能を、ＰＴＰデーモンと呼ばれるソフトウェアモジュールの制御下で実施する。タイミングプロセッサ２４は、パケットを受け取り、ローカルクロックをどのように制御して、周波数ロックおよび位相ロックを確実にすべきかを決定するルーチンを実装する。

まず、ＦＰＧＡ５０の機能を説明する。ＩＰパケットが、トライモードイーサネット（登録商標）ブロック１０およびＦＩＦＯバッファ２６を介してネットワーク５に送信され、ネットワーク５から受信される。パケットは、メインモジュール５０内部の他のユニットにパケットを供給するが、タイミングプロセッサ２４にも供給する、ＥＭＢｕｓ２０として本明細書で示される通信モジュールを介してＡＲＭプロセッサに供給され、ＡＲＭプロセッサから供給される。問題は、既に述べたとおり、回路が接続された（または回路が内部に組み込まれた）ローカルデバイスが、パケットが送信された周波数とロックされた周波数で動作して、ＦＩＦＯ２６が空になることも、溢れることもないようにすることを確実にすることである。この理由で、ジェンロック出力３は、自由に動作することを許された、または遠隔クロックと合致するように駆動される、ローカル入力によって駆動され得るローカルクロックに周波数ロックされるように構成される。

まず、ローカル周波数ロックを説明する。２７ＭＨｚ出力を有する、この場合、ＬＭＨ１９８３クロックモジュール２であるクロックモジュールが提供される。これは、カメラにジェンロック出力信号を供給するようにＤＡＣ６に入力されるブラックアンドバーストジェネレータ４に与えられる。クロックモジュール２に対する入力は、Ｈが、すべてのビデオラインの始めに立ち下りを有し、さらにＶが、すべてのビデオフィールドの始めに立ち下りを有し、Ｆが、奇数フィールド中に高であり、偶数フィールド中に低であることが見込まれる、３つの信号、Ｆ、Ｖ、およびＨの形態をとる。デバイスに接続されたジェンロック入力が存在し、さらにデバイスがマスタモード（後段で説明される）になっている場合、ここではＬＭＨ１９８１同期分離回路である同期分離回路８からの信号は、外部デバイスからこれを取り入れ、これをクロックモジュール２に直接に供給することが可能である。ジェンロック入力がデバイスに接続されていない場合、デバイスは、スレーブモード（後段で説明される）になっており、これらの信号は、同期パルサモジュール１８によって合成される。

同期パルサモジュール１８は、可変ローカルクロック（ＶＬＣ）１６モジュールと一緒に動作するように設計される。これら２つのモジュールはともに、ＥＭＢｕｓモジュール２０において設定可能なレジスタのうちの１つによって制御される周波数制御信号（３２ビットの符号なしの整数の形態の）を取り込み、他のレジスタを設定することによって、指定された値にともにリセットされ得る。同期パルサ１８が、設定されるためにラインを介してライン番号およびナノ秒数を受け取る一方で、可変ローカルクロック１６は、秒数、フレーム数、およびサブフレームナノ秒数を必要とする。すべての事例において、これらは、５０Ｈｚ欧州リフレッシュレートを想定して指定される（ただし、６０／１．００１Ｈｚ米国リフレッシュレートが使用されることになる場合、変更され得る）。

可変ローカルクロック１６および同期パルサ１８は、初期に、以下の関係により互いに対応する値に設定される。
１９７０年１月１日（グレゴリオ暦）の午前零時ＧＭＴに、フレームの第１のフィールドのライン１が開始しており、その時点以来、ラインは、６４マイクロ秒ごとに生じており、フィールドは、３１２．５ラインごとに変化しており、さらに新たなフレームが、２フィールドごとに開始している。

この２つのモジュールが、この関係に適合するように設定される場合、この関係は、周
波数制御値がどれだけ変えられるかにかかわらず、維持される。周波数制御値は、可変ローカルクロック１６カウンタが、受信された公称で１２５ＭＨｚのイーサネット（登録商標）クロックの２２８サイクルごとに周波数制御値と等しいナノ秒数だけ増加し、これらのナノ秒数の加算は、この周期にわたって一様に分布する。このため、周波数制御変数における０×８０００００００という値が、ＶＬＣが、イーサネット（登録商標）クロックから動作し、ティックごとに８ナノ秒、加算する秒数−ナノ秒数カウンタである、固定ローカルクロック（ＦＬＣ）と同一のレートでカウントすることを確実にする。

クロックモジュール２を駆動するのにいずれの方法が使用されるかにかかわらず、クロックモジュール２は、メディアクロック出力を生成し、さらにフレームの始まりを示すトップオブフレームパルスも生成する。位相ロックループカウンタ（ＰＬＬカウンタ）２２は、生成された２７ＭＨｚビデオクロックから動作するナノ秒数−フレーム数−秒数カウンタであり、したがって、同期パルサ１８が、クロックモジュールを駆動するのに使用されている場合、ＰＬＬカウンタ２２は、一般に、可変ローカルクロックと同一の周波数を維持するが、可変ローカルクロックの周波数が変化する時刻近くでは、クロックモジュールにおいてアナログＰＬＬ２２の応答にいくらかの遅延が存在する可能性があり、したがって、ＰＬＬカウンタ２２は、可変ローカルクロックカウンタと位相がずれる。このことを回避するのに、ＰＬＬカウンタ２２は、１フレーム当たり１回、現在時刻値を更新するように設定されて、現在時刻値がその時点における可変ローカルクロックと合致するようにすることが可能であり、これは、同期パルサがクロックモジュールを駆動するのに使用されている場合に通常、使用される動作モードである。

クロックモジュール２が同期分離回路８から駆動される場合、ステージボックスデバイスは、ジェンロック入力で実行されている。そのような状況において、ボックスに入力されるリニアタイムコード（ＬＴＣ）も存在する可能性が極めて高く、したがって、ＰＬＬカウンタは、１フレーム当たり１回、ＬＴＣ入力と合致するようＰＬＬカウンタの時刻を調整するように設定され得る。

ブラックアンドバーストジェネレータ４がやはり、クロックモジュール２およびＰＬＬカウンタ２０から同期を取り入れ、したがって、元のジェンロック入力のタイムシフトされたバージョンを生成する（ジェンロック入力で実行されている場合）、または同期パルサ１８に関して指定された周波数および位相を有するブラックアンドバースト出力を生成する（同期パルサが使用されている場合）。

最後に、ＰＬＬカウンタ２０は、ＰＬＬカウンタ２０と同相に保たれた３つのスレーブカウンタを駆動するのに使用される。１つは、発信パケットに関するＰＴＰタイムスタンプを生成するのに使用されるＰＴＰ秒数−ナノ秒数カウンタであり、第２のカウンタは、ＰＬＬカウンタに対して以下の関係に常に従う３２ビットカウンタである。すなわち、

ただし、ＲＴＰ’_９０は、プロセッサボードから制御可能なレジスタにおいて設定され得る３２ビット値である。
実際には、このことは、このカウンタが、ＲＴＰのビデオプロファイルのために必要とされる公称９０ｋＨｚ ３２ビットカウンタであることを意味する。第３のカウンタは、ＰＬＬカウンタに対して以下の関係に常に従う３２ビットカウンタである。すなわち、

ただし、ＲＴＰ’４８は、プロセッサボードから制御可能なレジスタにおいて設定され得る３２ビット値であり、このカウンタは、実際には、クロックモジュール２から出力された公称２４．５７６ＭＨｚ（５１２掛ける公称４８ｋＨｚオーディオサンプルレート）クロックから動作し、したがって、そのクロックを使用してサンプリングされるオーディオデータにタグ付けする際に使用するのに適している。

これらのカウンタ値は、ステージボックスのペイロードデータを送信するのに使用されるＲＴＰストリームのパッケージ化を実行する、本明細書でステージボックスコアと呼ばれるプロセッサ１４に提供される。

説明されるデバイスハードウェアは、様々な目的で使用されるいくつかのローカル発振器を有することが可能である。本開示に関係があるローカル発振器は、イーサネット（登録商標）パケットをタイミング制御するのに使用される１２５ＭＨｚ水晶発振器、ならびにオーディオ信号およびビデオ信号のために使用される２７ＭＨｚ電圧制御発振器である。これまで説明してきた２７ＭＨｚ発振器は、従来の多くのビデオデバイスにおいて使用されるＬＭＨ１９８３クロックモジュール２である、ハードウェアクロック管理チップによって管理される。このモジュールは、とりわけ、ローカル発振器の周波数を、同期分離回路チップを介した着信するジェンロック信号から生成された着信する基準信号の周波数と合致させるように設計された位相ロックループ（ＰＬＬ）を含む、いくつかの目的を果たす。さらに、ＬＭＨ１９８３チップは、２７ＭＨｚ発振器の周波数を逓倍すること、および分周することを行って、すべて、その発振器の制御可能な周波数の倍数としてロックされた、様々なクロック出力周波数を与える、追加のＰＬＬももたらす。詳細には、クロックモジュールは、以下の出力を有する。すなわち、
２７ＭＨｚビデオクロック（１×Ｆ）
１４８．５ＭＨｚ ＳＤＩクロック（５．５×Ｆ）
２４．５７６ＭＨｚオーディオクロック（

公称５１２×４８ｋＨｚ）
短い間、高になって各ビデオフレームの始まりを示す「トップオブフレーム」信号（５０Ｈｚモードである場合、

であり、クロックモジュールの入力の上の「Ｆ」パルスの立ち上がりと揃えられた）
これらのクロックは、デバイスの他の機能によって、それらの機能の基準周波数として使用されることが可能であり、このため、２７ＭＨｚ電圧制御発振器の周波数（本明細書でＦとして表される）が２つのデバイス間で同一であることを確実にすることによって、ステージボックスのハードウェアによって実行されるオーディオおよびビデオのサンプリングおよび再生が、別のデバイスの周波数と同一で行われることを確実にすることが可能である。Ｆの値は、ＬＭＨ１９８３クロックモジュールに対する入力基準信号によって制御されるので、クロックを制御することは、これらの信号を制御することによって実現さ
れる。例示的な設計において、これらの信号は、ＬＭＨ１９８１同期分離回路の出力に直接には接続されない。代わりに、これらの信号は、ボード上のＶｉｒｔｅｘ ６フィールドプログラマブルゲートアレイ（ＦＰＧＡ）上の制御可能な出力に接続される。ＬＭＨ１９８１の出力が、ＦＰＧＡの制御可能な入力に同様に接続される。このため、これらの信号が、ＦＰＧＡ経由でＬＭＨ１９８１同期分離回路からＬＭＨ１９８３クロックモジュールに直接にルーティングされることが可能であるが、ＬＭＨ１９８３入力信号が、遠隔クロックの数学的モデルに基づいて合成された人工的に構築された一連の同期パルスを生成する別のソースによって駆動されることも可能である。

デバイスが、クロックを、グローバルな時間感覚と同期することができるように、デバイスは、パケット交換ネットワークを介した高精度のクロック同期を可能にするＰＴＰｖ２プロトコルを使用する。ＰＴＰプロトコルは、精度に関して、受信および送信の時点でハードウェアにおいてネットワークパケットにタイムスタンプを付ける能力を頼りにする。ステージボックスアーキテクチャにおいて、ボックスの１０００Ｍｂ／秒イーサネット（登録商標）インターフェースによって受信されるすべてのパケットは、ＳＦＰモジュール１２の働きを介して処理され、その後、１０００ベースＸ ＰＣＳ／ＰＭＡプロトコルを介してＸｉｌｉｎｘトライモードイーサネット（登録商標）ＭＡＣコア１０に戻される。次に、トライモードイーサネット（登録商標）ＭＡＣが、これらのパケットを、ＡＸＩ−Ｓｔｅａｍインターフェースを介してその他の構成要素に送る。

これらのパケットのうちのいくつかは、ステージボックスがハードウェアにおいて復号する必要があるビデオおよびオーディオであるので、すべてのパケットは、フィルタリング、処理、および復号のために、本明細書でステージボックスコア１４として示されるコアプロセッサに送られる。さらに、すべてのパケットは、ＦＩＦＯ−パケットフィルタブロックの一環として、一連のハードウェアブロックＲＡＭの中にさらに入れられる。

ＶＬＣ、ＦＬＣ、およびＰＬＬカウンタの値はすべて、パケットの最初のオクテットがＭＡＣ１０を離れた時点でサンプリングされ、さらにこれらの値は、プロセッサに戻される準備ができたパケットと一緒に格納される。しかし、すべてのパケットがプロセッサに戻されるわけではなく、代わりに、各パケットが、以下の規則により検査される。すなわち、
ＩＦ ｉｓ＿ｕｎｉｃａｓｔ（ｐｋｔ．ａｄｄｒｅｓｓ） ＡＮＤ ｐｋｔ．ａｄｄｒｅｓｓ≠ｓｅｌｆ．ａｄｄｒｅｓｓ ＴＨＥＮ ＤＲＯＰ
ＩＦ ＮＯＴ ｉｓ＿ｂｒｏａｄｃａｓｔ（ｐｋｔ．ａｄｄｒｅｓｓ） ＡＮＤ ｈａｓｈ（ｐｋｔ．ａｄｄｒｅｓｓ）

ｍｃａｓｔ＿ａｄｄｒ＿ｈａｓｈｅｓ ＴＨＥＮ ＤＲＯＰ
ＩＦ ｐｋｔ．ｉｓ＿ｉｐ４ ＡＮＤ ｐｋｔ．ｉｓ＿ｕｄｐ ＡＮＤ ｐｋｔ．ｕｄｐ．ｄｓｔ＿ｐｏｒｔ＞１０２４ ＡＮＤ ｐｋｔ．ｕｄｐ．ｄｓｔ＿ｐｏｒｔ

ｐｏｒｔ＿ｗｈｉｔｅｌｉｓｔ ＴＨＥＮ ＤＲＯＰ．
ＡＬＬＯＷ
ただし、ｍｃａｓｔ＿ａｄｄｒ＿ｈａｓｈｅｓは、ＥＭＢｕｓレジスタを介して設定され得るイーサネット（登録商標）マルチキャストアドレスのハッシュ値のセットであり、
さらにｐｏｒｔ＿ｗｈｉｔｅｌｉｓｔは同様に、ｕｄｐポート番号のリストである。実際には、ハッシュ関数は、異なる６４個だけのハッシュを生成するようになっており、さらにポートホワイトリストは、いくつかのパターンが通過を許可されることを考慮するようにビットマスクを使用して設定され得る。現行では、ボックスに向かう非ＵＤＰ−ｉｎ−ＩＰｖ４トラフィックに対してポートフィルタリングは全く実行されておらず、したがって、大量のＩＰｖ６トラフィックまたはＴＣＰトラフィックをステージボックスに送りつけることによってサービス拒否攻撃を実行することが可能である。実際には、これは、意図的に行われない限り、生じる可能性が低い。

次に、タイミングプロセッサ２４の機能をより詳細に説明する。タイミングプロセッサは、着信バスライン７を介してＦＩＦＯ２６からパケットを受信し、さらにＥＭＢｕｓ２０を介して接続された発信バスライン９を介してＦＩＦＯにパケットを送信する。

送信側で、送信のためにＭＡＣに渡される前に一緒に切り換えられるパケットの３つのストリームが存在する。１つは、ステージボックスコア１４から現れるハードウェアによって生成されたパケットのストリームであり、第２のストリームは、ＥＭＢｕｓ２０を介して送られるソフトウェアによって生成されたパケットのストリームであり、さらに第３のストリームは、ＥＭＢｕｓ２０を介して送られる第２のストリームである。この最後のストリームは、送信に先立つ時点で１つのパケットだけを格納し、さらにそのパケットの最初のオクテットがＭＡＣに入った時点のＦＬＣ、ＶＬＣ、およびＰＬＬカウンタの値を記録する。次に、これらの値が、ＥＭＢｕｓを介してプロセッサボードに戻されるように伝送される。タイミングプロセッサ２４を実装するソフトウェアが、ハードウェア送信タイムスタンプを必要とするものとして特定のパケットに印を付けることを選択することが可能である。次に、そのパケットが、優先して（ハードウェアによって生成されたパケット、または他のソフトウェアによって生成されたパケットより高い優先度で）送信され、さらにタイムスタンプが戻されて、ソフトウェアに提供される。

いくつかの受信されるパケットおよび送信されるパケットのハードウェアタイムスタンプ処理は、タイミングプロセッサ２４においてＰＴＰスタックを実装するように提供されるフィーチャである。様々なカウンタからの複数のタイムスタンプが生成されるという事実は、クロック再構築のためのより複雑なアルゴリズムを可能にする。パケットフィルタリングの使用は、ＥＭＢｕｓが限られた帯域幅（オーバーヘッドなしに継続的に実行されている場合、約１５０Ｍｂ／秒、実際には、これより小さい）しか有さないため重要であり、さらに同一のネットワーク上の他のＡＶストリーミングデバイス（他のステージボックスなどの）によって生成されたＲＴＰストリームが、すべてそのプロセッサに送られた場合、この接続を非常に急に溢れさせる。

ステージボックス上のタイミングプロセッサ２４によって実装されるＰＴＰスタックは、純粋にハードウェアにおいて維持されるのではなく、むしろ、ハードウェアタイムスタンプ処理およびクロック制御は、実際のＰＴＰ状態マシンを動作させるタイミングプロセッサ２４上で実行されるソフトウェアデーモンによって管理される。ＰＴＰデーモンは、異なる２つのモード、すなわち、マスタ専用モード、および最良マスタモードで動作することができる。

最良マスタモードモードは、デバイスが、ボード上のジェンロック入力ポート上で有効な５０Ｈｚブラックアンドバースト信号を入手していないことを検出した場合はいつでも、自動的にトリガされる。最良マスタモードになっている場合、タイミングプロセッサ２４を実装するソフトウェアは、ネットワーク５に対して自らをＰＴＰマスタとして公示するが、ＰＴＰ最良マスタアルゴリズムの格付けにおいてより上位にある別のクロックからメッセージを受信した場合、ＰＴＰ仕様に記載されるとおり、他のマスタに従い、スレー
ブ状態に切り換わる。マスタの役割をしているすべての事例において、ソフトウェアは、同期分離回路８からの着信する基準を使用して、クロックモジュール２を実行するようハードウェアに命令し、同期分離回路からの基準が存在しない場合、ＶＬＣを全く制御せず、このことが、２７ＭＨｚ発振器自走をもたらす。スレーブの役割をしている場合、ハードウェアは、同期パルサ１８を、ＬＭＨ１９８３クロックモジュール２に関する同期信号のソースとして、さらにＶＬＣを、ＰＬＬに関するタイミング値のソースとして代わりに使用し、さらにタイミングプロセッサ２４におけるソフトウェアが、同期パルサ１８およびＶＬＣ１６の周波数コントロールを制御することによって発振器を導く。

自らをマスタとして公示する際、ステージボックスは、ＰＴＰ告知メッセージの中で以下の情報を提供する。すなわち、
Ｐｒｉｏｒｉｔｙ１が、２４８に設定される
有効な５０Ｈｚブラックアンドバーストジェンロック入力が存在する場合、ｃｌｏｃｋＣｌａｓｓが、１３に設定され、存在しない場合、２４８に設定される。
有効な５０Ｈｚブラックアンドバーストジェンロック入力、および有効なリニアタイムコード入力が存在する場合、ｃｌｏｃｋＡｃｃｕｒａｃｙが、０ｘ２Ｃに設定され、存在しない場合、０ｘＦＥに設定される。
ｏｆｆｓｅｔＳｃａｌｅｄＬｏｇＶａｒｉａｎｃｅが、現行では、−４０００に設定されており、ただし、将来の実施例は、これをハードウェアで測定する可能性がある。
Ｐｒｉｏｒｉｔｙ２が、２４８に設定される
ＣｌｏｃｋＩｄｅｎｔｉｔｙが、ＭＡＣ−４８ではなく、ＥＵＩ−４８として扱われるステージボックスのイーサネット（登録商標）ＭＡＣアドレスから導き出されたＥＵＩ−６４に設定される。
有効な５０Ｈｚブラックアンドバーストジェンロック入力が存在する場合、ｔｉｍｅＳｏｕｒｃｅが、０ｘ９０に設定され、存在しない場合、０ｘＡ０に設定される。

以上のことは、ステージボックスが、選好として、非ステージボックスマスタを使用し（ほとんどのマスタには、２４８未満のＰｒｉｏｒｉｔｙ１値が設定されるので）、ジェンロック入力を有するステージボックスを、ジェンロック入力を有さないステージボックスより優先し、さらにＬＴＣ入力を有するステージボックスを、ＬＴＣ入力を有さないステージボックスより優先することを確実にする。本質的に恣意的であるステージボックスのＭＡＣアドレスの値によって結び付きが断たれる。

クロックの実際の同期は、ＰＴＰ仕様に記載されるパケットの交換を介して実現される。具体的には、この実施例は、ＰＴＰｖ２のＩＰｖ４カプセル化を使用し、さらにマスタ状態とスレーブ状態の両方で動作することができる２ステップの終端間の通常のクロックの役割をする。

マスタ実施例は、ハードウェアにおけるＰＬＬカウンタを、送信されるパケットと受信されるパケットの両方に対するタイムスタンプのソースとして使用するので、比較的単純である。このカウンタは、２７ＭＨｚ発振器から駆動され、着信するリニアタイムコードに基づいて設定されるので、このことは、マスタが、位相整列に関して着信するジェンロックから駆動され、さらに時刻に関して着信するＬＴＣから駆動される、またはシステム起動時から自走するＰＴＰクロックを基本的に配信することを意味する。いずれにしても、いずれの手段によっても日付情報はボックスに伝えられていないので、マスタは、デフォルトで１９７０年１月１日となり、時刻情報をもたらすＬＴＣ入力が存在しない場合、起動時は、午前０時として扱われる。

スレーブ実施例は、より複雑である。着信するパケットに、ＶＬＣ１６およびＦＬＣ（図示せず）、ならびにＰＬＬカウンタ２２を使用してタイムスタンプが付けられ、さらに
これらの値が、クロックを導く際に使用される。詳細には、迅速で正確な周波数ロックを獲得するために、クロックモジュールの周波数が誘導された際に変化しないローカルタイムベースを基準とした遠隔クロックの周波数を特定することができることが重要である。この目的で、ＦＬＣが使用される。

マスタを発信元とする、スレーブ状態にあるタイミングプロセッサにおけるデーモンによって受信される、着信する同期パケットが処理され、それらのパケットの遠隔クロック（ＲＣ）タイムスタンプが、それらのパケットの受信時刻に関するＦＬＣタイムスタンプおよびＶＬＣタイムスタンプと一緒に格納される。ＦＬＣ／ＲＣタイムスタンプペアが、フィルタリングされて、誤った測定が破棄され、詳細には、スレーブに転送される前にスイッチにおいて遅延しているパケットは、それらのパケットのＲＣ（送信）タイムスタンプ、およびその他の測定に基づくクロックの見掛けの周波数から予期されるＦＬＣタイムスタンプより大きいＦＬＣタイムスタンプを有することになる。これらのパケットには、不良という印が付けられ（ただし、これらのパケットの値は、将来のデータが、これらのパケットが実際には不良なパケットではなかったことを示す可能性があるので、保持される）、この特定の同期パケットの受信によってトリガされるさらなる統計解析を実行する際に無視される。さらなる解析は、データに対する最小２乗平均（ＬＭＳ）回帰の形態をとり、ＬＭＳ回帰は、偶然誤差を有するデータから最良適合の線を生成するのに使用される単純な統計ツールである。ＬＭＳ回帰は、オペレーティングシステムおよびプロセッサによって提供される６４ビット演算原始関数の能力を超える演算の精度レベルを要求し、この理由で、デーモンは、１２８ビット整数演算の独自の限られた実装を包含する。

ＬＭＳ回帰は、ＦＬＣタイムスタンプ対ＲＣタイムスタンプのグラフに関する最良適合の線の傾き、つまり、マスタ上の遠隔クロック（マスタが別のステージボックスである場合、２７ＭＨｚ電圧制御発振器の倍数）とローカルデバイス上のイーサネット（登録商標）クロック（ローカル発振器誘導による影響を受けないため、さらにこのクロックを使用して適用されるタイムスタンプが、このクロックが、実際の送受信アーキテクチャに関して使用されるのと同一のクロックであることにより、極めて正確であり得るために選択された）の倍数の間の周波数の差を構築しようと試みる。そうするのに、ＬＭＳ回帰は、最良適合の線と各ＦＬＣ測定における実際のＲＣ値の間の差の２乗の平均を最小化する線を選択する。次に、周波数のこの差が、ローカル発振器の周波数を遠隔クロックの周波数と合致させるようにＶＬＣおよび同期パルサにプログラミングされ得る。

制御アルゴリズムのこの部分だけを使用して実行された試験において、その２つのクロックの間の周波数の誤差は、しばしば、１億分の１単位の範囲内にあり、極めて低かった。このレベルの精度で、ボードの温度が変化するにつれてのローカルクロックと遠隔クロックの両方の周波数の変化を測定するのに十分であった。ＶＬＣとＲＣの間の誤差を正確に測定するために、マスタとスレーブの間の終端間ネットワーク遅延の正確な測定を得ることが重要である。これは、スレーブによって開始されたパケットの交換が往復遅延を測定するのに使用され、その場合、その遅延が対称的であるものと想定される、ＰＴＰｖ２において提供される終端間機構を使用して測定される。このアルゴリズムの結果は、以下のようにフィルタリングされる。すなわち、

ただし、Ｆ［ｎ］は、第ｎ番のフィルタリングされた値であり、さらにＤ［ｎ］は、第ｎ番の生の遅延測定であり、さらにｓ［ｎ］は、

であるようなフィルタ剛性値であり、
ただし、ｓ_ｍａｘは、構成可能なパラメータ（通常６４）に基づいて計算され、また、フィルタリングされた値が、それを計算するために使用される３２ビット演算の恩恵を受けすぎて（ｏｖｅｒｏｗｉｎｇ）しまうことがないように制限される。

Ｄ［−１］の値は、０におけるフィルタの不連続を回避するようにＤ［０］と等しく設定される。
ＬＭＳが正しく測定されると、ローカル発振器と遠隔マスタは、その時点で、周波数が緊密にロックされるが、位相整合の保証は、存在しない。これを矯正するために、ＶＬＣとＲＣの間のオフセットの測定から駆動される比例積分（ＰＩ）コントローラを用いる、より従来の位相ロックループ設計を有する第２の制御ループが追加された。

ネットワーク遅延、特に、スイッチにおける滞留時間によって生じる遅延が、パケットに関する見掛けの移動時間を増加させる可能性はあるが、決して減少させる可能性はないので、各パケットに関するＶＬＣタイムスタンプとＲＣタイムスタンプの間の測定されるオフセットは、単純な最小値選択操作を介してフィルタリングされて、ＰＩコントローラが機能する起点のオフセット測定が、常に、最新で測定された（場合により、誤差のある）オフセット値のうちの下限であることを確実にする。次に、このフィルタリングされた値が、標準のＰＩコントローラに送り込まれて、「正しい値」を設定するのに使用され、この「正しい値」が、計算された周波数に加算されて、ゆっくりと再び合致するようにカウンタを駆動することが可能である。この変化が、周波数をあまりにも急速に変えることを防止するのに、一連の抑制する要素が追加されて、ステージボックスデバイスのブラックアンドバースト出力から駆動される場合に、デバイスが接続されたカメラにジェンロックを失わせるだけ急速に発振器の周波数が調整されることが決してないことを確実にした。

通常どおり、このＰＩコントローラは、フィルタリングされたオフセット値の振舞いに応じて、切り換えを行う異なる複数の制御体制を有し、このことに関する状態マシンが、図５に示される。現行の実施によれば、周波数測定が適用された直後に、オフセットは、ＶＬＣ／同期パルサを、０のオフセットをもたらすように計算された特定の時刻に「クラッシュ」させることによって調整される。このことが、厳密に０のオフセットをもたらすことは滅多にないが、通常は、１ビデオラインの範囲内である。次に、制御が、「高速ロック」アルゴリズムに渡され、このアルゴリズムが、Ｐ項の２乗に比例して周波数を実際に調整し、積分項を無視し、高速ロックは、カメラに対するジェンロック信号を乱すことを防ぐように周波数制限も有さない。

カウンタが、互いに数マイクロ秒の範囲内に入ると（プロセスが開始して数秒内に通常、そうなる）、次に、デーモンが、制御を、周波数変更制限を有する従来のＰＩコントローラである「精密ロック」アルゴリズムに渡す。誤差が、ビデオのラインの１／４を超えるようなことがある場合、制御は、変更制限を有するＰ２コントローラである「低速ロックアルゴリズム」に渡され、誤差が、再び、ライン閾値の１／４未満に低下すると、「精密ロック」が再び呼び出される。誤差が、ビデオの複数のラインを超えた場合に限って、別の「クラッシュ」がトリガされ、「高速ロック」アルゴリズムが再び呼び出される。様
々な制御体制の利得は、すべての制御値の完全なリセットをトリガする「クラッシュロック」を例外として、これらすべての境界を横断して制御値が平滑であるようにスケール変更される。このようにして、ネットワーク条件に応じて、さらにクロックの周波数が、そもそも、どれだけ近くで始まったかに応じて、デーモンが開始されてから約５〜２０秒内程度で、本発明者らは、ロック時間を実現することができる。

ステージボックスソフトウェアビルドは、起動時に、ローカルネットワーク上でＤＨＣＰサーバを探索し、ＤＨＣＰサーバが存在する場合、ＤＨＣＰサーバによって与えられるＩＰｖ４アドレスを使用する。ＤＨＣＰを介してアドレスが獲得され得ない場合、ステージボックスソフトウェアビルドは、代わりに、リンクローカルアドレスの自動的構成を行う。また、ステージボックスソフトウェアビルドは、同一の様態でＩＰｖ６アドレスを自動的に構成することも行うが、ＩＰｖ６アドレスは、現行では使用されていない。この振舞いは、スイッチに接続された、いくつかのステージボックスだけがネットワーク上のデバイスである場合でさえ、ステージボックスが正しく動作できることを確実にする。この振舞いは、ステージボックスが、２つのボックスの間のポイントツーポイントネットワークケーブルを使用して接続される場合でさえ、正しく動作することを可能にする。

この設計は、ＲＴＰパケットの２つのストリーム、ビデオストリーム、ならびに生の２４ビットＰＣＭオーディオを包含するオーディオストリームを生成することができるステージボックスコアを包含する。これらのパケットは、ＩＰスタジオのためのＲＴＰストリームに関する仕様に準拠するＲＴＰヘッダ拡張をさらに包含する。これらのストリームを生成するハードウェアは、いくつかのパラメータ（送信元アドレスおよび宛先アドレス、ポート、ペイロードタイプ、およびｔｔｌ値など）が、プロセッサに提供されるレジスタの中で設定されることを要求し、さらにストリームに伴う付随するＲＴＣＰパケットを生成するために必要とされるデータを報告するいくつかのカウンタをさらに生成する。

Claims (30)

1. 同期のオーディオ信号、ビデオ信号、および制御信号と、ＩＰネットワークのための非同期のパッケージ化されたデータストリームとの間で変換を行うための装置であって、
   オーディオ信号およびビデオ信号のための第１のインターフェースと、
   制御信号のための第２のインターフェースと、
   同期のオーディオ信号、ビデオ信号、および制御信号と、非同期のパッケージ化されたデータストリームとの間で変換を行うように構成されたプロセッサとを備え、各パッケージ化されたデータストリームは、複数のＩＰ標準のうちの１つに準拠し、各標準は、送信されるべき前記信号の性質に応じて選択される、装置。
2. 前記デバイスは、前記選択された信号のための最低の帯域幅の前記標準を選択するように構成される請求項１に記載の装置。
3. 前記制御信号に関して、前記オーディオビデオ信号より低い帯域幅のプロトコルが使用される請求項１または２に記載の装置。
4. 前記オーディオおよび前記ビデオは、変換されたＲＴＰである請求項１から３のいずれかに記載の装置。
5. 前記制御信号は、ＵＤＰまたはＴＣＰに変換される請求項１から４のいずれかに記載の装置。
6. 前記プロトコルは、本明細書の図３のテーブルに記載されるとおりである請求項１から５のいずれかに記載の装置。
7. ＩＰ標準で制御信号を受信するため、およびカメラにおいて制御出力をアサートする(asserting)ためのプロセッサを含む請求項１から６のいずれかに記載の装置。
8. 前記制御出力は、視覚的タリー(tally visual)インジケータまたはオーディオタリーインジケータである請求項７に記載の装置。
9. 前記制御出力は、ＲＳ２３２、ＲＳ４２２、ＬＡＮＣなどのカメラ制御信号である請求項１から８のいずれかに記載の装置。
10. 前記制御出力は、好ましくは、カメラ作業者とコントローラの間のトークバック信号、すなわち、双方向オーディオフィードである請求項１から９のいずれかに記載の装置。
11. 他のカメラソースから前記ＩＰネットワークを介して前記複数のＩＰビデオストリームを受信するように構成された入力と、カメラ作業者(operator)に提示するためにビデオを出力するように構成されたプロセッサとを備える請求項１から１０のいずれかに記載の装置。
12. 通常、前記カメラに対する接続を有する別個のボックスの形態(form)の、前記インターフェースに対する接続を有するビデオカメラに接続可能なデバイスを備える請求項１から１１のいずれかに記載の装置。
13. 前記プロセッサは、前記カメラの固有のオーディオ−ビデオ信号を、スタジオ機器に送信するための非同期のパッケージ化されたデータストリームに変換するように構成される請求項１２に記載の装置。
14. 前記プロセッサは、スタジオ機器から受信された非同期のパッケージ化されたデータストリームからの制御信号を、前記カメラによって、またはタリーライト、ヘッドホンなどの前記カメラに結合された補助(ancillary)デバイスによって必要とされる固有の(native)シグナリングに変換するようにさらに構成される請求項１２に記載の装置。
15. スタジオ機器に接続可能なデバイスを備える請求項１から１４のいずれかに記載の装置。
16. 前記プロセッサは、カメラから受信された非同期のパッケージ化されたデータストリームを、前記スタジオ機器によって必要とされる固有のオーディオ−ビデオ信号に変換するように構成される請求項１５に記載の装置。
17. 前記プロセッサは、前記スタジオ機器からの制御信号を、１つまたは複数のカメラに送信するための非同期のパッケージ化されたデータストリームに変換するようにさらに構成される請求項１５に記載の装置。
18. 前記デバイス内のローカルクロックを、ＩＰを介して受信される他のデバイスからのタイムスタンプを基準として制御するように構成されたタイミング機能をさらに備える請求項１から１７のいずれかに記載の装置。
19. 前記タイミング機能は、受信されたパケットからの受信されたタイムスタンプをフィルタリングするステップと、前記フィルタリングされたタイムスタンプに基づいて前記ローカルクロックを制御するステップとを備える請求項１８に記載の装置。
20. 前記フィルタリングするステップは、前記受信されたタイムスタンプが時間限度(time bound)を外れている前記タイミングプロセスからのパケットを破棄するステップを備える請求項１９に記載の装置。
21. 前記タイミング機能は、ＰＴＰプロトコルを使用して、受信および送信の時点でハードウェアにおいてネットワークパケットにタイムスタンプを付ける請求項１８から２０のいずれかに記載の装置。
22. 前記タイミング機能は、前記受信されたタイムスタンプを使用して前記ローカルクロックの周波数制御を制御するステップを備える請求項１８から２１のいずれかに記載の装置。
23. 前記タイミング機能は、受信時に、受信されたパケットにローカルクロックから導き出されたローカルタイムスタンプを付けるステップと、前記受信されたパケットを最良適合(best fit)アルゴリズムに送るステップと、ローカルタイムスタンプと、遠隔ソースからの前記パケット内のタイムスタンプの間で最良適合をもたらすステップとを備える請求項２２に記載の装置。
24. 前記最良適合は、最小２乗平均（ＬＭＳ）回帰を備える請求項２３に記載の装置。
25. 前記タイミング機能は、前記受信されたタイムスタンプを使用して前記ローカルクロックの前記位相制御を制御するステップをさらに備える請求項１８から２４のいずれかに記載の装置。
26. ローカルクロックと各パケットに関する受信されたクロックタイムスタンプとの間の測
    定されたオフセットが、最小値選択操作を使用してフィルタリングされる請求項２５に記載の装置。
27. 同期のオーディオ信号、ビデオ信号、および制御信号と、ＩＰネットワークのための非同期のパッケージ化されたデータストリームとの間で変換を行うための方法であって、
    オーディオ信号およびビデオ信号を受信するステップと、
    制御信号を受信するステップと、
    同期のオーディオ信号、ビデオ信号、および制御信号と、非同期のパッケージ化されたデータストリームとの間で変換を行い、各パッケージ化されたデータストリームは、複数のＩＰ標準のうちの１つに準拠し、各標準は、送信されるべき前記信号の性質に応じて選択されるステップとを備える方法。
28. 複数のカメラと、スタジオ機器とを備え、各カメラおよび前記スタジオ機器は、同期のオーディオ信号、ビデオ信号、および制御信号と、ＩＰネットワークのための非同期のパッケージ化されたデータストリームとの間で変換を行うための装置を有するシステムであって、
    オーディオ信号およびビデオ信号のための第１のインターフェースと、
    制御信号のための第２のインターフェースと、
    同期のオーディオ信号、ビデオ信号、および制御信号と、非同期のパッケージ化されたデータストリームとの間で変換を行うように構成されたプロセッサとを備え、各パッケージ化されたデータストリームは、複数のＩＰ標準のうちの１つに準拠し、各標準は、送信されるべき前記信号の性質に応じて選択されるシステム。
29. 複数のカメラと、スタジオ機器とを備え、各カメラおよび前記スタジオ機器は、同期のオーディオ信号、ビデオ信号、および制御信号と、ＩＰネットワークのための非同期のパッケージ化されたデータストリームとの間で変換を行うための装置を有し、前記カメラおよび前記スタジオ機器のそれぞれは、請求項１から２６のいずれかに記載の装置を備えるシステム。
30. 請求項１から２６のいずれかに記載の同期のオーディオ信号、ビデオ信号、および制御信号と、ＩＰネットワークのための非同期のパッケージ化されたデータストリームとの間で変換を行うための装置を有するカメラまたはスタジオ機器。

Images