JP2015506595A

JP2015506595A - プニクチド吸収体膜とエミッタ膜との間の伝導帯オフセットを低下させた光起電力デバイスの製造方法

Info

Publication number: JP2015506595A
Application number: JP2014554956A
Authority: JP
Inventors: ジェフリー・ピー・ボスコ; グレゴリー・エム・キムボール; ハリー・エイ・アトウォーター; ネイサン・エス・ルイス; レベッカ・クリスティン−リグマン・フィスト; マーティー・ダブリュー・デグルート
Original assignee: ダウグローバルテクノロジーズエルエルシー; カリフォルニアインスティテュートオブテクノロジー
Priority date: 2012-01-31
Filing date: 2013-01-30
Publication date: 2015-03-02
Also published as: KR20140121463A; CN104364910B; US20160071994A1; WO2013116320A3; WO2013116320A2; CN104364910A; EP2810302A2

Abstract

本発明の原理を使って、カルコゲニドエミッタとプニクチド吸収体膜との間の伝導帯オフセットを低下させる。別の言い方をすれば、本発明は、吸収体とエミッタ構成要素との間の電子親和特性をより厳密に適合させる方法を提供する。得られる光起電力デバイスは、より高い効率およびより高い開放電圧を有する可能性がある。得られた接合の抵抗は、低減した漏電電流に伴い低下するであろう。例示的実施態様では、本発明は、１種または複数種の調整剤をエミッタ層中に組み込み、電子親和特性を調節し、それにより、エミッタと吸収体との間の伝導帯オフセットを低下させる。ＺｎＳなどのｎ型エミッタまたはセレン化硫化亜鉛（任意選択によりＡｌをドープ）などの三元系化合物などについて言えば、吸収体が、リン化亜鉛、またはＺｎに加えて少なくとも１種の追加の金属および任意選択でリンに加えて少なくとも１種の非金属を組み込んだリン化亜鉛の合金などのｐ型プニクチド材料の場合、代表的な調整剤はＭｇである。従って、このような膜を組み込んだ光起電力デバイスは、改善された電子性能を示すであろう。【選択図】図１

Description

優先権
本出願は、３５Ｕ．Ｓ．Ｃ．§１１９（ｅ）に基づいて、「ＭＥＴＨＯＤＯＦＭＡＫＩＮＧＰＨＯＴＯＶＯＬＴＡＩＣＤＥＶＩＣＥＳＷＩＴＨＲＥＤＵＣＥＤＣＯＮＤＵＣＴＩＯＮＢＡＮＤＯＦＦＳＥＴＢＥＴＷＥＥＮＰＮＩＣＴＩＤＥＡＢＳＯＲＢＥＲＦＩＬＭＳＡＮＤＥＭＩＴＴＥＲＦＩＬＭＳ」の名称で２０１２年１月３１日出願の米国特許仮出願第６１／５９２，９５７号の優先権を主張する。本出願において、この出願の全体が参照により本明細書に組み込まれる。

発明の分野
本発明は、ｐ型プニクチド半導体吸収体組成物およびｎ型ＩＩ族／ＶＩ族組成物を組み込んだ固相接合の形成方法に関する。さらに具体的には、本発明は、吸収体とエミッタとの間の伝導帯オフセットを低下させる化学物質をエミッタ中に組み込むことにより、これらのヘテロ接合品質を改善する方法に関する。

プニクチドベースの半導体には、ＩＩＢ／ＶＡ族半導体が含まれる。リン化亜鉛（Ｚｎ_３Ｐ_２）は、ＩＩＢ／ＶＡ族半導体の一種である。リン化亜鉛および類似のプニクチドベース半導体材料は、薄膜光起電力デバイスの光活性吸収体として大きな可能性を持っている。例えば、報告によると、リン化亜鉛は、１．５ｅＶの直接バンドギャップ、可視領域での高吸光度（例えば、１０^４〜１０^５ｃｍ^−１を超える吸光度）、および長い少数キャリア拡散長（約５〜約１０μｍ）を有する。これにより、高集電効率が得られるであろう。また、ＺｎやＰなどの材料は、豊富にあり、低コストでもある。

リン化亜鉛は、ｐ型またはｎ型のいずれかであることが知られている。現時点では、ｐ型リン化亜鉛の製造の方がはるかに容易である。特に、工業規模に適する方法でのｎ型リン化亜鉛の調製は、困難なまま残されている。このことがリン化亜鉛ベースのｐ−ｎホモ接合の作製を混乱させている。結果的に、リン化亜鉛を使う太陽電池は、多くの場合、Ｍｇショットキー接触またはｐ／ｎヘテロ接合で構築されている。典型的な光起電力デバイスには、ｐ―Ｚｎ_３Ｐ_２／Ｍｇベースのショットキー接触を組み込んでいるものが含まれ、約５．９％の太陽エネルギー変換効率を示している。このようなダイオードの効率は、Ｚｎ_３Ｐ_２とＭｇなどの金属を含む接合に対し生ずる約０．８ｅＶ障壁の高さが原因で、開放電圧を理論的に約０．５ボルトに制限する。

多くの研究と開発の努力が、オプトエレクトロニクスデバイス、特に、プニクチドベースの半導体を組み込んだ光起電力デバイスの電子性能の向上に集中している。課題の１つには、吸収層としてｐ型プニクチド半導体を、および、エミッタ層としてｎ型ＩＩ族／ＶＩ族半導体を組み込んだ高品質、固相光起電接合の形成が挙げられる。ＺｎＳおよびＺｎＳｅなどの亜鉛のカルコゲニドは、代表的ＩＩ族／ＶＩ族半導体である。ＺｎＳは、ｐ型リン化亜鉛などのｐ型プニクチド半導体との光起電ヘテロ接合に使用するための構成材として考える場合、多くの利点を与える。ＺｎＳは、良好な格子整合特性、電子両立性、相補型構成（ｃｏｍｐｌｅｍｅｎｔａｒｙｆａｂｒｉｃａｔｉｏｎ）、およびヘテロ接合界面での少ない電子欠陥を与える。しかし、ＺｎＳなどのエミッタとＺｎ_３Ｐ_２などのプニクチド吸収体膜との間の伝導帯オフセットは、所望値より大きい場合がある。これは、ヘテロ接合の基本的なバリア高さの増加、または接合部を横切る帯電キャリア輸送のインピーダンスに関連する電気抵抗の過度の増加に起因するＶ_ｏｃ（開放電圧）の直接損失を意味する。理想的には、最良の光起電力デバイス性能を達成するために、可能な限りゼロに近い伝導帯オフセットが好ましい。ｎ型ＺｎＳ／ｐ型Ｚｎ_３Ｐ_２ヘテロ接合の場合には、３００ｍＶの理論的な伝導帯オフセットが予測され、それにより、デバイスの予測Ｖ_ｏｃを対応する量だけ低下させる。

従って、光起電接合にＺｎＳなどのｎ型材料をＺｎ_３Ｐ_２などのｐ型材料と組み合わせて使用する場合の潜在的利点にもかかわらず、材料が依然として類似性のないままであるため、より高い性能水準を達成できない。ｐ型プニクチド材料と、親和性の高い、よく適合するｎ型材料とをより効率的に一体化した固相、光起電接合を作る方法が望まれる。

本発明の原理を使って、プニクチド吸収膜およびエミッタ膜を含む部品を組み込んだ良質光起電接合、例えば、固相ｐ―ｎヘテロ接合、固相ｐ−ｉ−ｎヘテロ接合、などが改善される。概要を述べると、本発明の原理を使って、エミッタと吸収体膜との間の伝導帯オフセットが低減される。別の言い方をすれば、本発明は、吸収体とエミッタ構成要素との間の電子親和特性をより厳密に適合させる方法を提供する。得られた光起電力デバイスは、より高い効率およびより高い開放電圧を持つ可能性がある。例示的実施態様では、本発明は、１種または複数種の調整剤をエミッタ層に組み込んで電子親和特性を調節し、それによってエミッタと吸収体との間の伝導帯オフセットを低下させる。ＺｎＳなどのｎ型エミッタ、またはセレン化硫化亜鉛（任意選択によりＡｌドープ）などの三元系化合物の場合には、代表的な調整剤はＭｇである。吸収体が、リン化亜鉛またはＺｎの他に少なくとも１種の追加の金属、および任意選択でリンの他に少なくとも１種の非金属を組み込んだリン化亜鉛合金などのｐ型プニクチド材料である場合、Ｍｇは、ｎ型エミッタ用の調整剤として特に好適である。従って、このような膜を組み込んだ光起電力デバイスは、改善された電子性能を示すと思われる。

一部の実施形態では、伝導帯オフセットを低下させるための調整剤の追加は、吸収体とエミッタ膜との間の格子不整合の度合を増加させる可能性がある。従って、本発明はまた、格子整合を高め、伝導帯調整戦略をさらに効果的にする方法を提供する。

一態様では、本発明は、固相光起電ヘテロ接合またはその前駆体を作製する方法に関し、この方法は、下記のステップを含む。
ａ．ｐ型プニクチド半導体膜を用意するステップ、および
ｂ．プニクチド半導体膜上に直接または間接的にカルコゲニド半導体膜を形成するステップであって、前記半導体カルコゲニド膜が少なくとも１種のＩＩ族元素、および少なくとも１種のＶＩ族元素を含み、プニクチド半導体膜の近位のカルコゲニド半導体膜の少なくとも一部が、調整剤無添加の、またはより少ない量の少なくとも１種の調整剤を含む同じ条件下で形成され、他の条件は同じカルコゲニド半導体膜組成物に比べて、プニクチド半導体膜とカルコゲニド半導体膜との間の伝導帯オフセットを低下させる少なくとも１種の調整剤（好ましくは、その組成物と合金化可能な、Ｍｇおよび／またはＣａなどの金属であるが、しかし、他の実施例は、Ｓｎ、Ｆ、および／またはＣｄを含む）を組み込むステップ。

別の態様では、本発明は、固相光起電ヘテロ接合またはその前駆体を作製する方法に関
し、この方法は、
ａ．ｐ型プニクチド半導体膜を用意するステップ、および
ｂ．ｐ型プニクチド半導体膜上に直接または間接的にｎ型半導体膜を形成するステップであって、
ｉ．少なくとも１種のＩＩ族元素および少なくとも１種のＶＩ族元素を含む化合
物を加熱し、蒸気化学種を生成するステップ；
ｉｉ．ｐ型プニクチド半導体膜上に直接または間接的に蒸気化学種またはその誘
導体を沈着させるステップ、および
ｉｉｉ．ｐ型プニクチド半導体膜の近位に形成されるｎ型半導体膜の少なくとも一部がＭｇおよび／またはＣａの内の少なくとも１種を組み込むような条件下でｎ型半導体膜が沈着される時間の少なくとも一部の時間中に、ＭｇおよびＣａの内の少なくとも１種を共沈着させるステップ、
を含む形成ステップを含む。

別の態様では、本発明は、光起電力デバイスに関し、この光起電力デバイスは、
（ａ）少なくとも１種のｐ型、プニクチド半導体組成物を含むｐ型吸収領域、および
（ｂ）吸収領域上に直接または間接的に設けられたｎ型エミッタ領域であって、少なくとも１種のＩＩ族元素および少なくとも１種のＶＩ族元素を含み、ｐ型吸収領域に近位のｎ型エミッタ領域の少なくとも一部がＭｇおよび／またはＣａの内の少なくとも１種を組み込んでいるｎ型エミッタ領域、
を含む。

本発明のヘテロ接合を組み込んだ光起電力デバイスの模式図である。

下記の本発明の実施形態は、包括的とする意図、または本発明を以下の詳細な説明で開示されるそのままの形態に限定する意図はない。むしろ、この実施形態は、他の当業者が本発明の原理と実施法を正当に評価し、理解できるように選択され、記載されている。本明細書で引用の全ての特許、係属中の特許出願、公開された特許出願、および技術論文は、本出願において、参照によりそれぞれ全体が本明細書に組み込まれる。

説明のために、本発明の原理は、本発明の原理に従って調整されたｎ型ＩＩ族／ＶＩ族半導体を使って、吸収層として使用されるｐ型プニクチド半導体膜上にエミッタ層を形成することを前提として記載される。エミッタ層および吸収層は、一部の実施形態では、ｐ―ｎ光起電接合、または他の実施形態では、ｐ−ｉ−ｎ接合などの光起電接合の形成に効果的なように組み込まれる。この例示的実施態様では、エミッタの調整を行ってエミッタと吸収層との間の伝導帯オフセットを低下させる。この種の調整により、得られる光起電力デバイスの効率と開放電圧を高める可能性がもたらされる。

本発明の実施では、伝導帯オフセットは、アンダーソン模型に基づいて概念的に、また、定性的に理解されている。また、このモデルは、電子親和性則ともばれている。モデルは、Ｓ．Ｍ．Ｓｚｅ、ＫｗｏｋＫｗｏｋＮｇ、「Ｐｈｙｓｉｃｓｏｆｓｅｍｉｃｏｎｄｕｃｔｏｒｄｅｖｉｃｅｓ」、ＪｏｈｎＷｉｌｅｙａｎｄＳｏｎｓ、（２００７）；Ａｎｄｅｒｓｏｎ、Ｒ．Ｌ．、（１９６０）「Ｇｅｒｍａｎｉｕｍ−ｇａｌｌｉｕｍａｒｓｅｎｉｄｅｈｅｔｅｒｏｊｕｎｃｔｉｏｎ」、ＩＢＭＪ．Ｒｅｓ．Ｄｅｖ．４（３）、ｐｐ．２８３−２８７；Ｂｏｒｉｓｅｎｋｏ、Ｖ．Ｅ．ａｎｄＯｓｓｉｃｉｎｉ、Ｓ．（２００４）．「ＷｈａｔｉｓＷｈａｔｉｎｔｈｅＮａｎｏｗｏｒｌｄ：ＡＨａｎｄｂｏｏｋｏｎＮａｎｏｓｃｉｅｎｃｅａｎｄＮａｎｏｔｅｃｈｎｏｌｏｇｙ」、Ｇｅｒｍａｎｙ：Ｗｉｌｅｙ−ＶＣＨ；ａｎｄＤａｖｉｅｓ、Ｊ．Ｈ．、（１９９７）、「ＴｈｅＰｈｙｓｉｃｓｏｆＬｏｗ−ＤｉｍｅｎｓｉｏｎａｌＳｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＵＫ：ＣａｍｂｒｉｄｇｅＵｎｉｖｅｒｓｉｔｙＰｒｅｓｓ、で考察されている。吸収膜とエミッタ膜との間の実際の伝導帯オフセットの定量的評価は、以下に記載の実験手順により決定される。

アンダーソン模型は、エネルギーバンド図を構築する場合、ヘテロ接合の両側の２種の半導体の真空準位が、同じエネルギーで整列されるべきであることを示している（ＢｏｒｉｓｅｎｋｏａｎｄＯｓｓｉｃｉｎｉ、２００４）。真空準位が整列されると、各半導体に対し電子親和力およびバンドギャップ値を使って伝導帯および価電子帯オフセットを計算できる（Ｄａｖｉｅｓ、１９９７）。電子親和力（固体物理学では、通常、記号χで表される）は、伝導帯の下端と半導体の真空準位との間のエネルギー差を与える。バンドギャップ（通常、記号Ｅ_ｇで表される）は、伝導帯の下端と価電子帯の上端との間のエネルギー差を与える。各半導体は、異なる電子親和力およびバンドギャップ値を有する。半導体合金に対しては、ベガードの法則を使ってこれらの値を算出するのが望ましい。両方の半導体の伝導帯と価電子帯の相対位置が解ると、アンダーソン模型により、伝導帯オフセット（ΔＥ_ｃ）の計算が可能となる。半導体Ａと半導体Ｂとの間のヘテロ接合について考えてみる。半導体Ａの伝導帯は、半導体Ｂの伝導帯より高いエネルギー準位にあると仮定する。この場合、理論的な伝導帯オフセットは、
ΔＥ_ｃ＝χ_Ｂ−χ_Ａ
で与えられるであろう。

冶金学では、ベガードの法則は、一定温度では、合金の結晶格子パラメータと成分元素の濃度との間に直線関係が存在すると考える近似的経験則である。Ｌ．Ｖｅｇａｒｄ．「ＤｉｅＫｏｎｓｔｉｔｕｔｉｏｎｄｅｒＭｉｓｃｈｋｒｉｓｔａｌｌｅｕｎｄｄｉｅＲａｕｍｆuｌｌｕｎｇｄｅｒＡｔｏｍｅ．」ＺｅｉｔｓｃｈｒｉｆｔｆuｒＰｈｙｓｉｋ、５：１７、１９２１；Ｈａｒｖａｒｄ．ｅｄｕＡ．Ｒ．ＤｅｎｔｏｎａｎｄＮ．Ｗ．Ａｓｈｃｒｏｆｔ．「Ｖｅｇａｒｄ’ｓｌａｗ」、Ｐｈｙｓ．Ｒｅｖ．Ａ、４３：３１６１−３１６４、Ｍａｒｃｈ１９９１、を参照されたい。

例えば、Ｚｎ_２＋ｘＳ_２−２ｘＰ_２ｘなどの亜鉛、イオウ、およびリンの半導体合金、またはＭｇ_ｘＺｎ_１−ｘＳなどの亜鉛、リンおよびイオウの半導体合金について考えてみる。成分元素とそれらの関連格子定数、ａ、との間には、次のような関係が存在する。
ａ_{Ｍｇ（ｘ）Ｚｎ（１−ｘ）Ｓ}＝ｘａ_ＭｇＳ＋（１−ｘ）ａ_ＺｎＳ
ａ_{Ｍｇ（３ｘ）Ｚｎ３（１−ｘ）Ｐ２}＝ｘａ_{Ｍｇ３Ｐ２}＋（１−ｘ）ａ_{Ｚｎ３Ｐ２}

半導体バンドギャップエネルギーを測定するために、この関係を拡張できる。下記は、それぞれの例示合金に対するバンドギャップエネルギー、Ｅ_ｇ、を成分比率および湾曲係数ｂに関係付ける式である。
Ｅｇ、_{Ｍｇ（ｘ）Ｚｎ（１−ｘ）Ｓ}＝ｘＥｇ、_ＭｇＳ＋（１−ｘ）Ｅｇ、_ＺｎＳ-ｂｘ（１−ｘ）
Ｅｇ、_{Ｍｇ（３ｘ）Ｚｎ３（１−ｘ）Ｐ２}＝ｘＥｇ、_{Ｍｇ３Ｐ２}＋（１−ｘ）Ｅｇ、_{Ｚｎ３Ｐ２}-ｂｘ（１−ｘ）

全組成範囲にわたり格子定数の変動が非常に小さい場合は、ベガードの法則はアマガーの法則と同じになる。Ｊ．Ｈ．Ｎｏｇｇｌｅ、ＰｈｙｓｉｃａｌＣｈｅｍｉｓｔｒｙ、３ｒｄＥｄ．、ＨａｒｐｅｒＣｏｌｌｉｎｓ、ＮｅｗＹｏｒｋ、１９９６、を参照されたい。

上記考察は、理論的観点からの伝導帯オフセットを提供する。２種の半導体材料間の実際の伝導帯オフセットは、実験による測定から決定できる。本発明の実施態様では、実験的に伝導帯オフセットを決定する方法は、Ｘ線光電子分光法（ＸＰＳ）を使用して直接的にヘテロ接合界面の価電子帯オフセットを検出することを含む。それぞれのヘテロ接合を含む半導体材料の価電子帯オフセットおよび既知のバンドギャップの値から、伝導帯オフセットが以下の方法により計算できる。
単一半導体の純粋相試料の内殻準位位置および価電子帯の頂上の高解像度ＸＰＳ測定値が収集される。通常、表面汚染を回避するために、１０ｎｍを超える真空蒸着薄膜が使われる。この測定から、内殻準位（ＣＬ）と価電子帯の頂上（ＶＢＭ）のエネルギー差（Ｅ_ＣＬ ^Ａ−Ｅ_ＶＢＭ ^Ａ）が単一半導体（Ａ）に対し高精度で測定される。この手続きが対象ヘテロ接合を含む両方の半導体に対し繰り返される。次に、１つの半導体のおおよそ５〜３０オングストローム（０．５〜３ｎｍ）厚さの極薄膜が第２の半導体のバルク膜（１０ｎｍ超）上に沈着されて薄いヘテロ接合が生成される。実際にヘテロ接合を検出するために、極薄膜の厚さは、ほぼ生成光電子の脱出深さである。通常は、より正確な測定のために幾つかの異なる膜厚（例えば、１０、２０、および３０オングストローム）が使われ、種々の膜厚に対し得られた値の平均が使われる。ヘテロ接合は、２種の半導体の内殻準位間の正確なエネルギー差（△Ｅ_ＣＬ ^Ｂ−Ａ）に焦点を絞って、高解像度ＸＰＳを使用して再度探索される。次に、価電子帯オフセット（△Ｅ_Ｖ）が、集められたＸＰＳデータから次のようにして計算できる。
△Ｅ_Ｖ＝（Ｅ_ＣＬ ^Ｂ−Ｅ_ＶＢＭ ^Ｂ）−（Ｅ_ＣＬ ^Ａ−Ｅ_ＶＢＭ ^Ａ）−（△Ｅ_ＣＬ ^Ｂ−Ａ）
最後に、伝導帯オフセットは、ヘテロ接合（Ｅ_ｇ、ＡおよびＥ_ｇ、Ｂ）を含む２種の半導体の既知のバンドギャップおよび測定された価電子帯オフセットから以下のように計算できる。
△Ｅ_Ｃ＝Ｅ_ｇ、Ｂ−Ｅ_ｇ、Ａ−△Ｅ_Ｖ

上述の方法を適用して、Ｚｎ_３Ｐ_２／ＺｎＳヘテロ接合の価電子帯および伝導帯オフセットを決定できる。この場合では、純粋なＺｎ_３Ｐ_２膜に対するＺｎ_３Ｐ_２Ｐ２ｐ_{３／２、１／２}内殻準位ピーク（おおよそ１２８ｅＶ結合エネルギー）とＺｎ_３Ｐ_２価電子帯の頂上との間のエネルギー差が測定され、（Ｅ_ＣＬ ^{Ｚｎ３Ｐ２}−Ｅ_ＶＢＭ ^{Ｚｎ３Ｐ２}）の値が得られる。この量を正確に測定するためには、１６０〜０ｅＶの結合エネルギー間の反復高解像度ＸＰＳ走査（少なくとも約１０回の走査）が必要である。複数回走査によりＳ／Ｎ比を改善する。得られた合計ピーク値を使ってピーク差が計算される。Ｐ２ｐ_{３／２、１／２}ダブレットは、２つの純粋なローレンツ関数を使用して、２つの適合ピークのエネルギーの平均として得られた内殻準位エネルギーと正確に合致する。同様の方法で、純粋なＺｎＳ膜のＺｎＳＳ２ｐ_{３／２、１／２}内殻準位ピーク（おおよそ１６３ｅＶ）とＺｎＳ価電子帯の頂上との間のエネルギー差も決定され、（Ｅ_ＣＬ ^ＺｎＳ−Ｅ_ＶＢＭ ^ＺｎＳ）の値が得られる。その後、一連の超薄型（例えば、５オングストローム〜３０オングストローム）ＺｎＳ膜がより厚いＺｎ_３Ｐ_２膜上に沈着される。ＺｎＳ上層が厚すぎないことを仮定して、超薄ヘテロ接合試料の１６５〜１２５ｅＶの間の結合エネルギー領域に対する高解像度ＸＰＳ走査を記録し、Ｚｎ_３Ｐ_２Ｐ２ｐ_{３／２、１／２}およびＺｎＳＳ２ｐ_{３／２、１／２}内殻準位の両方を取得する。上述と同じ適合手続きを使って、内殻準位間のエネルギー差が正確に決定され、（△Ｅ_ＣＬ ^{ＺｎＳ−Ｚｎ３Ｐ２}）の値を得る。最後に、Ｚｎ_３Ｐ_２／ＺｎＳヘテロ接合の価電子帯および伝導帯オフセットが下記の改良版の式を使って計算できる。
△Ｅ_Ｖ＝（Ｅ_ＣＬ ^ＺｎＳ−Ｅ_ＶＢＭ ^ＺｎＳ）−（Ｅ_ＣＬ ^{Ｚｎ３Ｐ２}−Ｅ_ＶＢＭ ^{Ｚｎ３Ｐ２}）−（△Ｅ_ＣＬ ^{ＺｎＳ−Ｚｎ３Ｐ２}）
△Ｅ_Ｃ＝Ｅ_{ｇ、ＺｎＳ}−Ｅ_{ｇ、Ｚｎ３Ｐ２}−△Ｅ_Ｖ

実際の実施では、２種の半導体材料の間の界面に関し、理論的および実験的に得られた伝導帯オフセットが異なる場合がある。本発明の実施では、理論的モデルおよび値は、伝導帯オフセットの概念の定性的理解を助けるために使われるが、実験的に決定された伝導帯オフセットが求める値である。

本発明の調整方法は実験的に得られる伝導帯オフセットが可能な限りゼロに近づくように使われる。例えば、伝導帯オフセットの大きさは、好ましくは、０．１ｅＶ未満である。実際の実施では、伝導帯オフセットを例えば、＋／−０．０７ｅＶより高い精度で測定することが困難な場合がある。より高い精度が産業界における技量の範囲内に入るようになる実験および計測手段の進歩が起こるのに伴い、＋／−０．０７ｅＶよりもさらにゼロに近い伝導帯オフセット測定値でさえも、本発明の範囲内で実現される可能性があることが本発明で意図されている。より好ましくは、伝導帯オフセットは、実質的に０ｅＶである。

本発明の方法では、処理法が実行されるプニクチド半導体膜またはその前駆体が用意される。用語の「プニクチド」または「プニクチド化合物」は、プニクトゲンの少なくとも１種、およびプニクトゲン以外の元素の少なくとも１種を含む分子を意味する。用語の「プニクトゲン」は、元素の周期表のＶＡ族の任意の元素を意味する。また、これらは、ＶＡ族または１５族元素とも呼ばれる。プニクトゲンは、窒素、リン、ヒ素、アンチモン、およびビスマスを含む。リンおよびヒ素が好ましい。リンが最も好ましい。

プニクトゲンに加えて、その他のプニクチドの元素は、１種または複数種の金属、および／または非金属であってよい。一部の実施形態では、非金属には、１種または複数種の半導体を含んでもよい。適切な金属および／または半導体の例には、Ｓｉ、遷移金属、ＩＩＢ族金属（Ｚｎ、Ｃｄ、Ｈｇ）、ランタノイド系列に含まれる金属、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｎ、Ｐｂ、これらの組み合わせ、などが含まれる。上記の半導体材料に加えて、このような非金属の他の実施例には、Ｂ、Ｆ、Ｓ、Ｓｅ、Ｔｅ、Ｃ、Ｏ、Ｈ、これらの組合せ、などが含まれる。非金属プニクチドの例には、リン化ホウ素、窒化ホウ素、ヒ化ホウ素、アンチモン化ホウ素、これらの組み合わせ、などが含まれる。１種または複数種のプニクトゲンに加えて、金属と非金属成分の両方を含むプニクチドは、本明細書では、混合プニクチドと呼ばれる。混合プニクチドの例としては、（ａ）Ｚｎおよび／またはＣｄの内の少なくとも１種、（ｂ）Ｐ、Ａｓ、および／またはＳｂの内の少なくとも１種、ならびに（ｃ）Ｓｅおよび／またはＳの内の少なくとも１種、これらの組合せ、などが含まれる。

金属、非金属、および混合プニクチドの多くの実施形態は、光起電活性であるか、および／または半導体特性を示す。このように光起電力的に活性であるか、および／または半導体プニクチドの例には、アルミニウム、ホウ素、カドミウム、ガリウム、インジウム、マグネシウム、ゲルマニウム、スズ、シリコン、および／または亜鉛の１種または複数種のリン化物、窒化物、アンチモン化物、および／またはヒ化物が含まれる。化合物の実例には、リン化亜鉛、アンチモン化亜鉛、ヒ化亜鉛、アンチモン化アルミニウム、ヒ化アルミニウム、リン化アルミニウム、アンチモン化ホウ素、ヒ化ホウ素、リン化ホウ素、アンチモン化ガリウム、ヒ化ガリウム、リン化ガリウム、アンチモン化インジウム、ヒ化インジウム、リン化インジウム、アルミニウムガリウムアンチモン、アルミニウムガリウムヒ素、アルミニウムガリウムリン、アルミニウムインジウムアンチモン、アルミニウムインジウムヒ素、アルミニウムインジウムリン、インジウムガリウムアンチモン、インジウムガリウムヒ素、インジウムガリウムリン、アンチモン化マグネシウム、ヒ化マグネシウム、リン化マグネシウム、アンチモン化カドミウム、ヒ化カドミウム、リン化カドミウム、これらの組合せ、などが含まれる。これらの具体的な例には、Ｚｎ_３Ｐ_２、ＺｎＰ_２、ＺｎＡｒ_２、ＺｎＳｂ_２、ＺｎＰ_４、ＺｎＰ、これらの組合せ、などが含まれる。

プニクチド組成物の好ましい実施形態には、ＩＩＢ／ＶＡ族半導体の少なくとも１種が含まれる。ＩＩＢ／ＶＡ族半導体は、通常、（ａ）少なくとも１種のＩＩＢ族元素、および（ｂ）少なくとも１種のＶＡ族元素を含む。ＩＩＢ族元素の例には、Ｚｎおよび／またはＣｄが含まれる。現時点では、Ｚｎが好ましい。ＶＡ族元素（プニクトゲンとも呼ばれる）の例には、１種または複数種のプニクトゲンが含まれる。現時点では、３価のリンが好ましい。

ＩＩＢ族／ＶＡ族半導体の代表的実施形態には、リン化亜鉛（Ｚｎ_３Ｐ_２）、ヒ化亜鉛（Ｚｎ_３Ａｓ_２）、アンチモン化亜鉛（Ｚｎ_３Ｓｂ_２）、リン化カドミウム（Ｃｄ_３Ｐ_２）、ヒ化カドミウム（Ｃｄ_３Ａｓ_２）、アンチモン化カドミウム（Ｃｄ_３Ｓｂ_２）、これらの組合せ、などが含まれる。また、ＩＩＢ族化学種の組み合わせ、および／またはＶＡ族化学種の組み合わせを含むＩＩＢ／ＶＡ族半導体（例えば、Ｃｄ_ｘＺｎ_ｙＰ_２で、式中、各ｘとｙは独立に約０．００１〜約２．９９９、ｘ＋ｙは３である）が使われてもよい。例示的実施形態では、ＩＩＢ族／ＶＡ族半導体材料は、ｐ型および／またはｎ型Ｚｎ_３Ｐ_２を含む。また、任意選択で、他の種類の半導体材料およびドーパントを組成物中に組み込んでもよい。

プニクチド半導体膜の全体または一部が、合金組成物であってもよい。プニクチド合金は、少なくとも２種の金属元素、および１種または複数種のプニクトゲンをさらに含む合金である。合金は、２種以上の元素から構成される混合物または固溶体である組成物を意味する。完全な固溶体合金は、単一固相ミクロ構造を示し、部分的固溶体は、熱履歴に応じて、均質な分布の場合も、そうでない場合もある２種以上の相を示す。合金は、通常、構成元素とは異なる性質を持つ。本発明の実施に際しては、処理技術に起因して、合金に化学量論的勾配ができる場合もある。

金属化学種は、合金が、合金の合計金属含量ベースで０．８〜９９．２原子パーセント、好ましくは１〜９９原子パーセントのその金属を含む場合、得られる合金中に合金化可能であると見なされる。合金化可能な化学種は、ドーパントとは区別される。ドーパントは、大幅により低い濃度、例えば、１ｘ１０^２０ｃｍ^−３〜１ｘ１０^１５ｃｍ^−３またはそれ未満の範囲の濃度で半導体膜中などに組み込まれる。

プニクチド膜組成物と合金化可能な代表的金属化学種には、Ｍｇ、Ｃａ、Ｂｅ、Ｌｉ、Ｃｕ、Ｎａ、Ｋ、Ｓｒ、Ｒｂ、Ｃｓ、Ｂａ、Ａｌ、Ｇａ、Ｂ、Ｉｎ、Ｓｎ、Ｃｄ、およびこれらの組合せの内の１種または複数種が含まれる。Ｍｇが、より好ましい。例えば、Ｍｇは、Ｚｎ_３Ｐ_２と合金化でき、Ｍｇ_３ｘＺｎ_{３＊（１−ｘ）}Ｐ_２合金を形成する。式中、ｘは、Ｍｇ含量が、ＭｇとＺｎの合計量をベースにしたパーセントで、０．８〜９９．２の金属（または陽イオン）原子パーセント範囲に入るような値であり、より好ましくは、ｘは、１〜５パーセントの範囲の値である。

本発明の実施で使用されるプニクチド組成物は、供給のまま、または成形して、非晶質および／または結晶質であってよいが、本発明に従って処理を行う前には結晶質であるのが望ましい。結晶質の実施形態は、単結晶でも、または多結晶でもよいが、単結晶の実施形態が好ましい。代表的結晶相は、正方晶、立方晶、単斜晶、などであってよい。正方晶の結晶相は、特に、リン化亜鉛に対しては、より好ましい。

光起電力および／または半導体特性を有するプニクチド組成物は、ｎ型またはｐ型であってよい。このような材料は、内因的に、および／または外因的にドープされてもよい。多くの実施形態では、外因性ドーパントは、約１０^１３ｃｍ^−３〜約１０^２０ｃｍ^−３の範囲のキャリア密度などの所望のキャリア密度を実現するのを容易にするために効果的な方式で使うことができる。広範囲の外因性ドーパントを使用できる。外因性ドーパントの例には、Ａｌ、Ａｇ、Ｂ、Ｍｇ、Ｃｕ、Ａｕ、Ｓｉ、Ｓｎ、Ｇｅ、Ｆ、Ｉｎ、Ｃｌ、Ｂｒ、Ｓ、Ｓｅ、Ｔｅ、Ｎ、Ｉ、Ｈ、これらの組合せ、などが含まれる。

本発明の実施でのプニクチド膜は、広い範囲の厚さであってよい。適切な厚さは、膜の目的、膜の組成、膜の形成方法、膜の結晶化度および形態学、などを含む因子に依存するであろう。光起電力用途に対しては、膜は、光起電力性能を得るための入射光を取り込むのに効果的な厚さであるのが望ましい。膜が薄すぎる場合は、非常に多くの光が吸収されずに膜を通過する可能性がある。厚すぎる層は、光起電力機能を与えるであろうが、効果的な光取り込みに必要なものより多くの材料を使用するという意味、および増加した直列抵抗により曲線因子が減少するという意味で不経済である。多くの実施形態では、プニクチド膜は、約１０ｎｍ〜約１０ミクロン、または、さらには、約５０ｎｍ〜約１．５ミクロンの範囲の厚さである。例えば、ｐ−ｎ、ｐ−ｉ−ｎ、ショットキー接合、などを少なくとも部分的に形成するために使われるｐ型特性を有する薄膜は、約１〜約１０μｍ、好ましくは約２〜約３μｍの範囲の厚さであってよい。ｐ−ｎ、ｐ−ｉ−ｎ、などを少なくとも部分的に形成するために使われるｎ型特性を有する薄膜は、約１０ｎｍ〜約２μｍ、好ましくは約５０ｎｍ〜約０．２μｍの範囲の厚さであってよい。

プニクチド膜は、単層または複数層から形成されてもよい。単層は、通常、全体を通して均一な組成であっても、または膜全体にわたって変動する組成であってもよい。多層積層体中の層は、典型的な例では、隣接の層とは異なる組成であるが、このような実施形態では、隣接していない層の組成は、類似であっても、異なっていてもよい。

プニクチド膜は、適切な基板で支持されるのが望ましい。代表的基板は、固くても、柔軟性があってもよいが、得られるマイクロエレクトロニクスデバイスが非平坦面との組み合わせで使用される可能性がある実施形態では、柔軟性があるのが望ましい。基板は、単一構成でも、多層構成でもよい。プニクチド膜が光電子デバイス中に組み込まれる場合には、基板は、デバイスが表を上にして組み上げられる場合、最終デバイスで膜の下になると想定される層の少なくとも一部を含んでもよい。あるいは、デバイスが表を下にして作られる場合、基板は、最終デバイスで膜の上になると想定される層の少なくとも一部であってもよい。

プニクチド吸収体膜上にエミッタ層を形成する前に、プニクチド吸収体膜は、１種または複数種の追加の処理を行って、プニクチド吸収体膜とエミッタ膜との間の界面の品質を向上させてもよい。このような任意選択の前処理は、表面研磨のため、表面平滑化のため、表面の清浄化のため、表面を洗浄するため、表面をエッチングするため、電子欠陥を減らすため、酸化物除去のため、パッシベーションのため、表面再結合速度を下げるため、これらの組み合わせのため、などの種々の理由のために行うことができる。例えば、１つの代表的方法では、リン化亜鉛半導体材料の多結晶質ブールを技術文献に記載の方法を使って成長させる。ブールは、さいの目に切断されて粗いウェハにされる。代表的な前処理方法として、粗いウェハは、適切な研磨技術を使って研磨される。例えば、一代表的方法では、リン化亜鉛半導体材料の多結晶質ブールを引用技術文献に記載の方法を使って成長させる。ブールは、さいの目に切断されて粗いウェハにされる。代表的な前処理方法として、粗いウェハは、適切な研磨技術を使って研磨される。ウェハの表面品質は、追加の前処理によりさらに改善される。この前処理では、ウェハの表面は、少なくとも２段階のエッチングおよび少なくとも１回の酸化により処理され、プニクチド膜表面を清浄にするだけでなく、膜表面を高度に平滑にして電子欠陥を低減することも同時に行える。表面は、その後の製造のために充分に準備された状態になる。この統合されたエッチング／酸化／エッチング処理は、Ｋｉｍｂａｌｌ、らによる「ＭＥＴＨＯＤＯＦＭＡＫＩＮＧＰＨＯＴＯＶＯＬＴＡＩＣＤＥＶＩＣＥＳＩＮＣＯＲＰＯＲＡＴＩＮＧＩＭＰＲＯＶＥＤＰＮＩＣＴＩＤＥＳＥＭＩＣＯＮＤＵＣＴＯＲＦＩＬＭＳ」という名称で本出願と同日付で出願された譲受人の同時係属の米国特許仮出願（代理人整理番号７１９５８（ＤＯＷ００５８Ｐ１）に記載されている。本出願において、参照によりこの出願の全体が本明細書に組み込まれる。

任意選択の前処理の別の例では、プニクチド膜の性質は、譲受人の同時係属のＫｉｍｂａｌｌ、らによる「ＭＥＴＨＯＤＯＦＭＡＫＩＮＧＰＨＯＴＯＶＯＬＴＡＩＣＤＥＶＩＣＥＳＩＮＣＯＲＰＯＲＡＴＩＮＧＩＭＰＲＯＶＥＤＰＮＩＣＴＩＤＥＳＥＭＩＣＯＮＤＵＣＴＯＲＦＩＬＭＳＵＳＩＮＧＭＥＴＡＬＬＩＺＡＴＩＯＮ／ＡＮＮＥＡＬＩＮＧ／ＲＥＭＯＶＡＬＴＥＣＨＮＩＱＵＥＳ」の名称で本出願と同日出願の米国特許仮出願（代理人整理番号７１９５６（ＤＯＷ００５６Ｐ１））に記載されている金属化／アニーリング／合金化／除去技術を使ってさらに強化できる。本出願において、参照によりこの出願の全体が本明細書に組み込まれる。この処理は、不純物を除去し、電子欠陥が低減された高度不動態化表面を生ずる。

本発明のエミッタ層は、１種または複数種のＩＩ族元素および１種または複数種のＶＩ族元素を含む成分を組み込んだ半導体である。ＩＩ族元素は、Ｃｄおよび／またはＺｎの内の少なくとも１種を含む。Ｚｎが好ましい。また、ＶＩ族材料は、カルコゲンとも呼ばれ、Ｏ、Ｓ、Ｓｅ、および／またはＴｅを含む。Ｓおよび／またはＳｅが好ましい。一部の実施形態では、Ｓがより好ましい。他の代表的実施形態では、ＳとＳｅの組み合わせがより好ましく、この場合、Ｓ／Ｓｅの原子比は、１：１００〜１００：１、好ましくは１：１０〜１０：１、より好ましくは１：４〜４：１の範囲である。特に好ましい一実施形態では、ＳとＳｅの合計量ベースで３０〜４０原子パーセントのＳの使用が適切であろう。本明細書では、１種または複数種のカルコゲンを組み込んだエミッタ材料もまた、カルコゲニドと呼んでもよい。

特に好ましいＩＩ族／ＶＩ族半導体は、硫化亜鉛を含む。一部の硫化亜鉛の実施形態は、閃亜鉛鉱型結晶構造であっても、またはウルツ鉱型結晶構造であってもよい。本来、立方晶型硫化亜鉛は、２５℃で３．６８ｅＶのバンドギャップであり、六方晶型は、２５℃で３．９１ｅＶバンドギャップである。他の実施形態では、セレン化亜鉛を使用できる。セレン化亜鉛は、２５℃で約２．７０ｅＶのバンドギャップを有する真性半導体である。

また、セレン化硫化亜鉛半導体も使用できる。セレン化硫化亜鉛の例示的実施形態は、ＺｎＳ_ｙＳｅ_１−ｙの組成であってよく、ここで、ｙは、Ｓ／Ｓｅの原子比が１：１００〜１００：１、好ましくは、１：１０〜１０：１、より好ましくは、１：４〜４：１の範囲になる値である。特に好ましい一実施形態では、ＳとＳｅの合計量ベースで３０〜４０原子パーセントのＳの使用が好適であろう。

好都合にも、ＺｎＳ、ＺｎＳｅ、またはセレン化硫化亜鉛材料は、伝導帯オフセット、バンドギャップ、表面パッシベーション、などのいくつかのデバイスパラメータを最適化する可能性を提供する。また、これらの材料は、Ｋｉｍｂａｌｌ、らによる「ＭｅｔｈｏｄｏｌｏｇｙＦｏｒＦｏｒｍｉｎｇＰｎｉｃｔｉｄｅＣｏｍｐｏｓｉｔｉｏｎｓＳｕｉｔａｂｌｅＦｏｒＵｓｅＩｎＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＤｅｖｉｃｅｓ」という名称で２０１１年２月１１日出願の同時係属の米国特許仮出願第６１／４４１，９９７号（代理人整理番号７０３６０（ＤＯＷ００３９Ｐ１））、で教示されているように、化合物原料から成長させることができ、これは、工業規模での製造を容易にするなどの多くの理由から有利である。しかし、これらの亜鉛カルコゲニドは、リン化亜鉛などのプニクチド半導体と非常に相性がよい一方で、２種類の材料の間の伝導帯オフセットの大きさが、未だ過度に大きい場合がある。格子不整合が所望より大きい場合がある。例えば、ＺｎＳとＺｎ_３Ｐ_２は０．３ｅＶの伝導帯オフセットであり、一部の実施態様では、依然としてかなり大きく、過度のＶ_ｏｃの損失の原因となる。また、２種の材料間には、格子不整合（約５．５％）が存在し得る。

本発明は、伝導帯オフセットを下げ、吸収体とエミッタとの間の格子整合を改善する方法を提供する。本発明の実施では、エミッタと吸収体との間の伝導帯オフセットを下げる手段として、少なくとも１種の調整剤、好ましくは少なくとも１種の金属調整剤がＩＩ族／ＶＩ族半導体中に組み込まれる。この方法によるエミッタと吸収層との間の伝導帯オフセットの低下は、得られる光起電力デバイスの効率と開路電圧を高める可能性がある。

代表的な金属調整剤は、Ｍｇ、Ｃａ、Ｂｅ、Ｌｉ、Ｃｕ、Ｎａ、Ｋ、Ｓｒ、Ｓｎ、Ｆ、これらの組合せ、などの内の１種または複数種から選択される。Ｍｇ、Ｃａ、Ｂｅ、Ｓｎ、Ｆ、およびＳｒが好ましい。Ｍｇが最も好ましい。

金属調整剤は、伝導帯オフセットに対し所望の調整を実現するのに効果的な量がエミッタ層中に組み込まれる。例えば、ｐ型Ｚｎ_３Ｐ_２を含む成分から形成される下層吸収体にＺｎＳをより厳密に適合させるために、Ｍｇが合金またはアルミニウムがドープされているｎ型ＺｎＳに添加される実施態様について考察する。少なすぎるか、または多すぎる量の調整剤が硫化亜鉛に加えられる場合、吸収層とエミッタ層との間の伝導帯オフセットは、所望値より大きくなる可能性がある。

エミッタ材料に添加される調整剤の量は、広い範囲にわたり変化してもよい。一般的ガイドラインとして、調整されたエミッタ材料は、１金属原子パーセント〜８０金属原子パーセント、好ましくは、５原子パーセント〜７０原子パーセントの調整剤を含んでよい。これらの量で、調整剤は、エミッタ層中で合金化すると考えられており、得られるエミッタ材料は合金である。

調整剤は、エミッタ層の全体中に、または選択部分中のみに組み込むことができる。一部の実施形態では、調整の目的は、エミッタ層の電子親和特性を、吸収層の電子親和特性により厳密に適合させることである。これが目的の場合、任意選択の実施態様は、吸収層の近位のエミッタ層の一部のみに調整剤を組み込むことを含む。この実施態様により、エミッタ層全体に調整剤を組み込む必要もなく、この方法で電子親和力の適合を十分に実現できることが認められる。さらに、得られる調整された合金が非調整材料より抵抗が高い可能性があるこれらの実施形態では、より薄い調整領域がより望ましい場合がある。このような実施態様では、調整剤は、吸収層の近位のエミッタ層中の所望の深さに組み込むことができる。多くの実施形態では、好適な深さは、１ｎｍ〜２００ｎｍ、好ましくは、５ｎｍ〜１００ｎｍ、より好ましくは、１０ｎｍ〜５０ｎｍの範囲であってよい。この後、さらに拡大するエミッタ層の添加部分への調整剤の組み込みは、徐々に、または一挙に停止できる。

１種または複数種の調整剤に加えて、１種または複数種のＩＩ族元素、および１種または複数種のＶＩ族元素、１種または複数種の追加の成分をエミッタ層中に組み込んでもよい。このような成分の例には、ｎ型特性を強化するドーパント、および／またはｎ型エミッタ層のバンドギャップを広げる他の合金化元素、これらの組合せ、などが含まれる。エミッタ層に含めることができる代表的ドーパントには、Ａｌ、Ｃｄ、Ｓｎ、Ｉｎ、Ｇａ、Ｆ、これらの組合せ、などが含まれる。アルミニウムドープされたカルコゲニド半導体の実施形態は、Ｏｌｓｅｎｅｔａｌ．、「Ｖａｃｕｕｍ−ｅｖａｐｏｒａｔｄｃｏｎｄｕｃｔｉｎｇＺｎＳｆｉｌｍｓ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３４（８）、１５Ａｐｒｉｌ１９７９、５２８−５２９；Ｙａｓｕｄａｅｔ．ａｌ．、「ＬｏｗＲｅｓｉｓｔｉｖｉｔｙＡｌ−ｄｏｐｅｄＺｎＳＧｒｏｗｎｂｙＭＯＶＰＥ」、Ｊ．ｏｆＣｒｙｓｔａｌＧｒｏｗｔｈ７７（１９８６）４８５−４８９、に記載されている。スズドープされたカルコゲニド半導体の実施形態は、Ｌｉｅｔａｌ、「Ｄｕａｌ−ｄｏｎｏｒｃｏｄｏｐｉｎｇａｐｐｒｏａｃｈｔｏｒｅａｌｉｚｅｌｏｗ−ｒｅｓｉｓｔａｎｃｅｎ−ｔｙｐｅＺｎＳｓｅｍｉｃｏｎｄｕｃｔｏｒ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９９（５）、Ａｕｇｕｓｔ２０１１、０５２１０９、に記載されている。

本発明の実施における調整された領域を含むエミッタ膜は、一部領域のみが調整されている場合、広い範囲の厚さであってよい。適切な厚さは、膜の目的、膜の組成、膜の形成方法、膜の結晶化度および形態学、などを含む因子に依存するであろう。光起電用途に対しては、エミッタ膜が薄すぎる場合、デバイスは、短絡するか、または界面の空乏領域が過度にエミッタ層を包含する可能性がある。厚すぎる層は、過剰な自由キャリア再結合を生じ、デバイス電流と電圧に悪影響を及ぼし、最終的にデバイス性能を低下させる可能性がある。多くの実施形態では、エミッタ膜は、約１０ｎｍ〜約１ミクロン、または、さらには、約５０ｎｍ〜約１００ｎｍの範囲の厚さである。

好都合にも、調整剤は、エミッタと吸収体膜との間の伝導帯オフセットの低下を可能とする。しかし、調整によって、調整されたエミッタと吸収体との間の格子不整合が増加する場合がある。例えば、ＺｎＳをＺｎ_３Ｐ_２に対し調整する前では、これら２種の材料間の接合部は、約０．３ｅＶの伝導帯オフセットおよび約５．５％の格子不整合がある。ＺｎＳのＭｇによる調整により、伝導帯オフセットを０．１ｅＶ未満に低下させることができる。残念ながら、調整の結果、格子不整合が５．５％超に増加する傾向がある。本発明の実施では、調整により得られる伝導帯オフセットの利益を維持しながら、調整された材料とプニクチド半導体との間の格子不整合を減らすために、エミッタ膜をカルコゲンの組み合わせで形成できる。

格子整合の改善を促進するために、好ましいカルコゲニド膜は、少なくとも２種のカルコゲンが組み込まれる。例えば、カルコゲニド膜は、ＳおよびＳｅおよび／またはＴｅの内の少なくとも１種を組み込むことができる。より好ましい膜は、ＳとＳｅが組み込まれる。本発明では、エミッタ膜とプニクチド膜との間の格子整合は、カルコゲニド層中に組み込まれるカルコゲンの相対量の関数であることが解っている。従って、カルコゲニド組成物中の２種のカルコゲン間の比率を変えて、格子整合特性を調節できる。

特に好ましい調整組成物は、Ｚｎ、Ｍｇ、Ｓ、およびＳｅを組み込んだ四元系合金である。ＺｎＳのみのカルコゲニドに比べて、Ｍｇは、調整された組成物とプニクチド半導体膜との間の伝導帯オフセットを下げるのを促進する。さらに、ＺｎＳのＭｇによる調整がプニクチド膜との格子不整合を増加させる程度に応じて、Ｓｅ含有は、それを相殺し、格子整合を改善するのに役立つ。

特に好ましい四元合金は、Ｚｎ_ｘＭｇ_１−ｘＳ_ｙＳｅ_１−ｙの式であり、ｘは、ＭｇがＺｎとＭｇの合計量ベースで、０．１〜９９．２、好ましくは、０．１〜５．０原子パーセントの合金金属含量となるような値であり、ｙは、Ｓ／Ｓｅの原子比が１：１００〜１００：１、好ましくは、１：１０〜１０：１、より好ましくは、１：４〜４：１の範囲となるような値である。

調整されたエミッタ層は、任意の好適な沈着技術を使用して作製できる。好ましい技術に従って、エミッタ層は、より適切なＩＩ族／ＶＩ族源化合物、調整剤、任意のドーパント、および他の任意の成分の内の１種または複数種の蒸気フラックスが第１の処理ゾーン中で生成される適切な源化合物から調製される。蒸気フラックスは、任意選択で、析出性能を高めるために、第１の処理ゾーンとは異なる第２の処理ゾーン中で処理される。処理された蒸気フラックスを使って、プニクチド含有吸収膜を含む好適基板上にエミッタ膜を成長させ、それにより、所望の光起電接合またはその前駆体を形成する。これらの技術、およびこれらの技術を実施するための対応する装置は、「ＭＥＴＨＯＤＯＬＯＧＹＦＯＲＦＯＲＭＩＮＧＰＮＩＣＴＩＤＥＣＯＭＰＯＳＩＴＩＯＮＳＳＵＩＴＡＢＬＥＦＯＲＵＳＥＩＮＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣＤＥＶＩＣＥＳ」の名称で２０１１年２月１１日出願の同時係属のＫｉｍｂａｌｌ、らの米国特許仮出願第６１／４４１，９９７号（代理人整理番号７０３６０（ＤＯＷ００３９Ｐ１））でさらに詳細に記載されている。本出願において、この特許出願の全体が参照により本明細書に組み込まれる。

図１は、本発明の膜を組み込んだ光起電力デバイス１０の模式図を示す。デバイス１０は、ｐ―ｎ光起電接合１４を支持する基板１２を含む。例示目的用の基板１２は、ＩｎＧａ裏面接合（図示せず）を備えたｐ＋ＧａＡｓ（ρ：０．００１ｏｈｍ−ｃｍ未満）である。接合１４は、ｐ型プニクチド半導体膜１８を吸収体として含む。例示目的のプニクチド吸収体は、任意選択によりＡｇをドープドされたリン化亜鉛であってよい。Ｍｇ合金層２０および金属化／アニーリング／除去技術を使って得られたリン化亜鉛が、膜１８とエミッタ膜２２との間の領域中に形成される。

エミッタ膜２２は、本発明の原理に従って形成される。例示目的のエミッタ膜２２は、高度にＡｌをドープされたＺｎＳであり、吸収膜１８と合金層２０の近位の領域２４を含む。領域２４は、Ｍｇを含む合金である。Ｍｇを含む合金化領域２４は、膜２２の電子親和特性を、膜２４の電子親和特性により厳密に適合させるように調節する。この実施形態では、膜２２の領域２４のみが調整剤Ｍｇを組み込む。他の実施形態では、調整剤は、膜２２の全体にわたり組み込まれてもよい。膜２２全体にわたる調整剤の濃度は、均一である必要はない。例えば、濃度は、吸収膜１８からの距離が増加するに伴い、減少する傾向であってよい。

窓層２６は、エミッタ膜２４上に形成される。このような層は、バンドギャップ特性の強化、分岐の伝播の防止、などの多くのメリットをもたらす。透明導電電極層２８は、窓層２６上に形成される。例示的実施形態では、透明導電電極材料は、アルミニウムドープド酸化亜鉛もしくは酸化インジウムスズもしくは酸化スズであり、または一部の実施形態では、窓層は、内因性または抵抗酸化層を含む二重層および伝導性透明酸化物層を含んでもよい。収集グリッド３０は、層２８上に形成される。一部の実施形態では、収集グリッド３０は、Ａｇ、Ｎｉ、Ａｌ、Ｃｕ、Ｉｎ、Ａｕ、およびこれらの組合せなどの材料から形成されてもよい。グリッド材は、合金または金属間組成物などの混合物であってもよく、および／または多層であってもよい。１種または複数種の環境保護バリヤー（図示せず）を使って、デバイス１０を環境から保護できる。

本発明は、以降で、下記の例示的実施例に基づいて、さらに詳細に記載される。

実施例１：基板調製
「ＭＥＴＨＯＤＯＬＯＧＹＦＯＲＦＯＲＭＩＮＧＰＮＩＣＴＩＤＥＣＯＭＰＯＳＩＴＩＯＮＳＳＵＩＴＡＢＬＥＦＯＲＵＳＥＩＮＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣＤＥＶＩＣＥＳ」という名称で２０１１年２月１１日に出願の同時係属のＫｉｍｂａｌｌ、らの米国特許仮出願第６１／４４１，９９７号（代理人整理番号７０３６０（ＤＯＷ００３９Ｐ１））、にさらに詳細に記載の技術とこれらの技術の実施に対応する装置に従って化合物原料および分子線エピタキシー（ＭＢＥ）技術を使用して、縮退ドープされたｐ型ＧａＡｓ（００１）単結晶基板上に固相ＺｎＳ／Ｚｎ_３Ｐ_２ヘテロ接合太陽電池が作製される。成長は、１０^−１０ｔｏｒｒのベース圧力の超高真空（ＵＨＶ）分子線エピタキシーチャンバ中で行われる。チャンバは、Ｚｎ_３Ｐ_２およびＺｎＳの化合物原料、ならびにＡｌ、Ａｇ、Ｚｎ、およびＭｇ元素を備えている。

ＧａＡｓ基板の裏面は、電池製造の前にＰｔ−Ｔｉ−Ｐｔ低抵抗率裏面接合でコートされる。基板は、Ｃｕ―Ｂｅクリップを用いたモリブデン試料チャックに取り付けられ、真空チャンバに入れられる。基板の裏面には、Ｉｎ−Ｇａ液相共晶を塗布し、チャックとの熱的接触を高める。

ＧａＡｓ自然酸化物は、それぞれの薄膜成長の前に除去される。２段階の除去手順が使われる。第１のステップは、５８０℃超でＵＨＶアニールを採用し、熱的に表面酸化物類を取り除く。第２のステップは、４００℃〜５００℃の温度で表面を水素原子ビームに暴露することにより、自然酸化物を直接低減させることを含む。イオン化化学種を除く偏向板を備えた低圧高周波（ＲＦ）プラズマ源を使って水素ラジカルが生成される。基板の加熱により、自動的に平滑なピットのない成長表面が得られるために、水素処理が好ましい。酸化物の除去後、基板は、リン化亜鉛成長温度まで冷却される。

実施例２：リン化亜鉛成長
リン化亜鉛膜成長は、クヌーセン流出セルから９９．９９９９％のＺｎ_３Ｐ_２を昇華させることにより行われる。流出セルは、３５０℃超に加熱され、移動可能なヌード電離真空計で測定して、５ｘ１０^−７〜２ｘ１０^−６Ｔｏｒｒのビーム圧を生ずる。成長は、２００℃の基板温度で行われる。膜沈着速度は、約０．３〜１．０オングストローム／ｓである。典型的な膜厚は、４００〜５００ｎｍである。より厚い膜が可能であるが、より大きい成長速度またはより高いビーム圧が必要となる。Ａｇ元素は、追加のＡｇ源由来の共昇華により、成長プロセス中にドーパントとして組み込まれる。Ａｇ源は７００℃〜９００℃の温度で操作される。Ｚｎ_３Ｐ_２成長直後に、基板温度がＺｎＳ沈着温度に下げられる。

実施例３：調整されたＺｎＳの成長
ＺｎＳ成長は、９９．９９９９％のＺｎＳ含有クヌーセン流出セルを使って行われる。流出セルは、沈着のために８５０℃に加熱される。これにより、約１．５ｘ１０−６Ｔｏｒｒのビーム圧が生成される。ＺｎＳ成長の間、基板は、１００℃に保持される。このビーム圧力と基板温度で、ＺｎＳ成長速度は、約１オングストローム／ｓである。１００ｎｍの厚さの膜が成長する。成長の間、ＡｌとＭｇがＺｎＳと共導入される。９９．９９９９％のＡｌ金属を満たした電子ビームエバポレーターを使ってＡｌが供給される。Ａｌ組み込みの程度、すなわち、ドーパント密度は、エバポレーターへの供給電源により制御される。成長膜中のＡｌの密度は、通常、１ｘ１０^１８〜１ｘ１０^１９ｃｍ^−３である。Ｍｇは、３００℃〜６００℃の動作温度の９９．９９９９％のＭｇを満たした流出セルを使って供給される。Ｍｇは、最初の１０〜１００ｎｍの膜成長の間のみ、共導入される。代替実施形態では、Ｍｇは、ＺｎＳ膜全体にわたり包含されてもよい。

実施例４：電池の形成
Ｚｎ_３Ｐ_２およびＺｎＳ膜によりｐ―ｎヘテロ接合を形成する。これらの膜が成長した後、被処理物は装置から取り出され、別の装置に移されて、そこで７０ｎｍの酸化インジウムスズが透明導電酸化物として１ｘ１ｍｍシャドウマスク全体にわたりＺｎＳ上にスパッタリング沈着される。デバイスの光起電性能は、適切な照射の下で、例えば、ＡＭ１．５１−ＳＵＮ照射下で評価できる。

この明細書を考察するか、または本明細書に開示の本発明の実施から、当業者なら本発明の他の実施形態は明らかであろう。当業者なら、以下の請求項により示される本発明の本来の範囲と趣旨を逸脱することなく、本明細書記載の原理および実施形態に対する種々の省略、修正、および変更を行うことができる。

Claims

固相光起電ヘテロ接合またはその前駆体の製造方法であって、
ａ．プニクチド半導体膜を用意するステップ、および
ｂ．カルコゲニド半導体膜を直接または間接的に前記プニクチド半導体膜上に形成するステップであって、前記半導体カルコゲニド膜が、少なくとも１種のＩＩ族元素および少なくとも１種のＶＩ族元素を含み、前記プニクチド半導体膜の近位の前記カルコゲニド半導体膜の少なくとも一部が、調整剤不含の、または少ない量の少なくとも１種の調整剤を含む同じ条件下で形成され、その他は同じカルコゲニド半導体膜組成物に比べて、前記プニクチド半導体膜と前記カルコゲニド半導体膜との間の伝導帯オフセットを下げる少なくとも１種の調整剤を組み込むステップ、
を含む方法。
前記プニクチド半導体膜が、亜鉛および３価のリンを含む請求項１に記載の方法。
前記プニクチド半導体膜が、合金組成物を含む請求項１に記載の方法。
前記合金組成物が、前記プニクチド半導体膜と前記カルコゲニド半導体膜との間の界面の近位にある請求項３に記載の方法。
前記プニクチド半導体膜が、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｎ、およびＰｂの内の少なくとも１種を含む請求項１に記載の方法。
前記プニクチド半導体膜が、Ｂ、Ｆ、Ｓ、Ｓｅ、Ｔｅ、Ｃ、Ｏ、およびＨの内の少なくとも１種を含む請求項１に記載の方法。
前記カルコゲニド半導体膜が、Ｓおよび／またはＳｅを含む請求項１に記載の方法。
前記プニクチド半導体膜が、Ｚｎ、ＳおよびＭｇを含む請求項１に記載の方法。
前記カルコゲニド半導体膜が、Ｚｎ、Ｓ、ＳｅおよびＭｇを含む請求項１に記載の方法。
前記少なくとも１種の調整剤が、前記プニクチド半導体膜と前記カルコゲニド半導体膜との間の前記伝導帯オフセットが０．１ｅＶ未満になるような量で使われる請求項１に記載の方法。
前記少なくとも１種の調整剤が、前記プニクチド半導体膜と前記カルコゲニド半導体膜との間の所望で、所定の伝導帯オフセットを実現するのに効果的な量で使われる請求項１に記載の方法。
前記少なくとも１種の調整剤が、Ｍｇ、Ｃａ、Ｂｅ、Ｌｉ、Ｃｕ、Ｎａ、Ｋ、Ｓｒ、Ｓｎ、および／またはＦの内の１種または複数種から選択される請求項１に記載の方法。
前記少なくとも１種の調整剤が、Ｍｇ、Ｃａ、Ｂｅ、Ｓｒ、Ｓｎ、および／またはＦの内の１種または複数種から選択される請求項１に記載の方法。
前記少なくとも１種の調整剤がＭｇを含む請求項１に記載の方法。
前記カルコゲニド半導体膜が、前記少なくとも１種の調整剤の１〜８０原子パーセントを含む部分を含む請求項１に記載の方法。
前記少なくとも１種の調整剤が、前記プニクチド半導体膜の近位の前記カルコゲニド半導体膜の一部中に組み込まれる請求項１５に記載の方法。
前記少なくとも１種の調整剤が、１〜８０原子パーセントの平均含量で前記カルコゲニド半導体膜の全体にわたり組み込まれる請求項１５に記載の方法。
固相光起電ヘテロ接合またはその前駆体の製造方法であって、
ａ．ｐ型プニクチド半導体膜を用意するステップ、および
ｂ．前記ｐ型プニクチド半導体膜上に直接または間接的にｎ型半導体膜を形成するステップであって、
ｉ．少なくとも１種のＩＩ族元素および少なくとも１種のＶＩ族元素を含む化合物を加熱して蒸気化学種を生成するステップ；
ｉｉ．前記蒸気化学種またはその誘導体を前記ｐ型プニクチド半導体膜上に直接または間接的に沈着させるステップ、および
ｉｉｉ．前記ｐ型プニクチド半導体膜の近位の前記形成されたｎ型半導体膜の少なくとも一部がＭｇおよび／またはＣａの内の少なくとも１種を組み込むような条件下で前記ｎ型半導体膜が沈着される時間の少なくとも一部の時間中にＭｇとＣａの内の少なくとも１種を共沈着させるステップ、
を含む形成ステップ、
を含む方法。
（ａ）少なくとも１種のｐ型プニクチド半導体組成物を含むｐ型領域、および
（ｂ）前記吸収領域上に直接または間接的に設けられたｎ型領域であって、少なくとも１種のＩＩ族元素および少なくとも１種のＶＩ族元素を含み、前記ｐ型吸収領域の近位の前記ｎ型領域の少なくとも一部がＭｇおよび／またはＣａの内の少なくとも１種を組み込んだｎ型領域、
を含む光起電力デバイス。