JP2015505114A - 動的優先制御のシステムおよび方法 - Google Patents
動的優先制御のシステムおよび方法 Download PDFInfo
- Publication number
- JP2015505114A JP2015505114A JP2014553826A JP2014553826A JP2015505114A JP 2015505114 A JP2015505114 A JP 2015505114A JP 2014553826 A JP2014553826 A JP 2014553826A JP 2014553826 A JP2014553826 A JP 2014553826A JP 2015505114 A JP2015505114 A JP 2015505114A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- priority parameter
- command
- final priority
- current command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
- Advance Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
Description
本開示は2012年1月27日出願の米国仮特許出願第61/591,705号の優先権と利益を主張しており、その開示全体をここに参照として組み込む。
Claims (20)
- システムコントローラのファーストイン/ファーストアウト(FIFO)コマンドキューを動的に管理する方法であって、
それぞれ優先度パラメータが関連づけられた1または複数のコマンドを前記コマンドキューへと受信する段階と、
前記コマンドキュー内における1番初めに実行されるべき現コマンドであって、第1の優先度パラメータに関連付けられる前記現コマンドを決定する段階と、
前記1または複数のコマンドに関連付けられる優先度パラメータの中で最大である第2の優先度パラメータに関連付けられる第2のコマンドを決定する段階と、
少なくとも一部は前記第2の優先度パラメータに基づいて、前記現コマンドに対する最終的な優先度パラメータを計算する段階と、
前記最終的な優先度パラメータが予め定められた条件を満たす場合に、前記現コマンドを実行のために選択するべく、前記最終的な優先度パラメータを出力する段階と
を含む方法。 - 前記システムコントローラ内の、第2のFIFOコマンドキュー内の第2の現コマンドに対する第2の最終的な優先度パラメータを計算する段階をさらに含み、
前記最終的な優先度パラメータが前記第2の最終的な優先度パラメータよりも大きければ、前記最終的な優先度パラメータは前記予め定められた条件を満たし、前記現コマンドを実行のために選択する
請求項1に記載の方法。 - 前記システムコントローラ内の、第2のFIFOコマンドキュー内の第2の現コマンドに対する第2の最終的な優先度パラメータを計算する段階と、
前記システムコントローラ内の、第3のFIFOコマンドキュー内の第3の現コマンドに対する第3の最終的な優先度パラメータを計算する段階と、をさらに含み、
前記最終的な優先度パラメータが、前記第2の最終的な優先度パラメータおよび前記第3の最終的な優先度パラメータの両方よりも大きければ、前記最終的な優先度パラメータは、前記予め定められた条件を満たし、前記現コマンドを実行のために選択する
請求項1に記載の方法。 - 前記現コマンドは第1の待ち時間パラメータに関連付けられ、前記第1の待ち時間パラメータは前記コマンドキュー内の前記現コマンドの待機時間を示し、
前記第2のコマンドは第2の待ち時間パラメータに関連付けられ、前記第2の待ち時間パラメータは前記コマンドキュー内の前記第2のコマンドの待機時間を示す
請求項1から3のいずれか1項に記載の方法。 - 前記第2の待ち時間パラメータが予め定められた閾値よりも大きい場合、前記最終的な優先度パラメータは第1の値に等しく計算され、
前記第2の待ち時間パラメータが前記予め定められた閾値より小さいかまたは等しい場合、前記最終的な優先度パラメータは、第2の値に等しく計算される
請求項4に記載の方法。 - 前記第1の値は、前記第2の優先度パラメータに等しく、前記第2の値は、前記第2の優先度パラメータと前記第1の優先度パラメータとの合計の1/2に等しい
請求項5に記載の方法。 - 前記第2の待ち時間パラメータが、第1の閾値よりも大きく、かつ前記第1の待ち時間パラメータが第2の閾値よりも大きい場合、前記最終的な優先度パラメータは第1の値に等しく計算され、
前記第2の待ち時間パラメータが、前記第1の閾値より小さいかまたは等しく、かつ前記第1の待ち時間パラメータが前記第2の閾値よりも大きい場合、前記最終的な優先度パラメータは、第2の値に等しく計算され、
前記第2の待ち時間パラメータが、前記第1の閾値よりも大きく、かつ前記第1の待ち時間パラメータが前記第2の閾値より小さいかまたは等しい場合、前記最終的な優先度パラメータは、第3の値に等しく計算され、
前記第2の待ち時間パラメータが、前記第1の閾値より小さいかまたは等しく、かつ前記第1の待ち時間パラメータが、前記第2の閾値より小さいかまたは等しい場合、前記最終的な優先度パラメータは、第4の値に等しく計算される
請求項4から6のいずれか1項に記載の方法。 - 前記最終的な優先度パラメータは、前記第2の優先度パラメータに等しく計算される
請求項1から7のいずれか1項に記載の方法。 - システムコントローラのファーストイン/ファーストアウト(FIFO)コマンドキューを動的に管理する集積回路であって、
それぞれ優先度パラメータが関連づけられた1または複数のコマンドを、前記コマンドキューへと受信するインターフェース回路と、
前記コマンドキュー内における1番初めに実行されるべき現コマンドであって、第1の優先度パラメータに関連付けられる前記現コマンドを決定し、前記1または複数のコマンドに関連付けられる優先度パラメータの中で最大である第2の優先度パラメータに関連付けられる第2のコマンドを決定する監視回路と、
少なくとも一部は前記第2の優先度パラメータに基づいて、前記現コマンドに対する最終的な優先度パラメータを計算し、前記最終的な優先度パラメータが予め定められた条件を満たす場合に、前記現コマンドを実行のために選択するべく前記最終的な優先度パラメータを出力する選択回路と
を備える集積回路。 - 前記システムコントローラ内の第2のFIFOコマンドキュー内の第2の現コマンドに対する第2の最終的な優先度パラメータを計算する第2の選択回路をさらに備え、
前記最終的な優先度パラメータが前記第2の最終的な優先度パラメータよりも大きければ、前記最終的な優先度パラメータは、前記予め定められた条件を満たし、前記現コマンドを実行のために選択する
請求項9に記載の集積回路。 - 前記システムコントローラ内の第2のFIFOコマンドキュー内の第2の現コマンドに対する第2の最終的な優先度パラメータを計算する第2の選択回路と、
前記システムコントローラ内の第3のFIFOコマンドキュー内の第3の現コマンドに対する第3の最終的な優先度パラメータを計算する第3の選択回路と、をさらに備え、
前記最終的な優先度パラメータが、前記第2の最終的な優先度パラメータおよび前記第3の最終的な優先度パラメータの両方よりも大きければ、前記最終的な優先度パラメータは前記予め定められた条件を満たし、前記現コマンドを実行のために選択する
請求項9または10に記載の集積回路。 - 前記現コマンドは第1の待ち時間パラメータに関連付けられ、前記第1の待ち時間パラメータは前記コマンドキュー内の前記現コマンドの待機時間を示し、
前記第2のコマンドは第2の待ち時間パラメータに関連付けられ、前記第2の待ち時間パラメータは前記コマンドキュー内の前記第2のコマンドの待機時間を示す
請求項9から11のいずれか1項に記載の集積回路。 - 前記第2の待ち時間パラメータが予め定められた閾値よりも大きい場合、前記選択回路はさらに、前記最終的な優先度パラメータを第1の値に等しく計算し、
前記第2の待ち時間パラメータが前記予め定められた閾値より小さいかまたは等しい場合、前記選択回路はさらに、前記最終的な優先度パラメータを第2の値に等しく計算する
請求項12に記載の集積回路。 - 前記第2の待ち時間パラメータが第1の閾値よりも大きく、かつ前記第1の待ち時間パラメータが第2の閾値よりも大きい場合、前記選択回路はさらに、前記最終的な優先度パラメータを第1の値に等しく計算し、
前記第2の待ち時間パラメータが前記第1の閾値より小さいかまたは等しく、かつ前記第1の待ち時間パラメータが前記第2の閾値よりも大きい場合、前記選択回路はさらに、前記最終的な優先度パラメータを第2の値に等しく計算し、
前記第2の待ち時間パラメータが前記第1の閾値よりも大きく、かつ前記第1の待ち時間パラメータが前記第2の閾値より小さいかまたは等しい場合、前記選択回路はさらに、前記最終的な優先度パラメータを第3の値に等しく計算し、
前記第2の待ち時間パラメータが前記第1の閾値より小さいかまたは等しく、かつ前記第1の待ち時間パラメータが前記第2の閾値より小さいかまたは等しい場合、前記選択回路はさらに、前記最終的な優先度パラメータを第4の値に等しく計算する
請求項12または13に記載の集積回路。 - 前記選択回路はさらに、前記最終的な優先度パラメータを前記第2の優先度パラメータに等しく計算する
請求項9から14のいずれか1項に記載の集積回路。 - システムコントローラ内のファーストイン/ファーストアウト(FIFO)コマンドキューを動的に管理するシステムであって、
1または複数のデータプロセッサと、
前記1または複数のデータプロセッサに命令して複数の段階を実行させるプログラミング命令が符号化されたコンピュータ可読メモリと、を含み、前記複数の段階は、
それぞれ優先度パラメータが関連づけられた1または複数のコマンドを、前記コマンドキューへと受信する段階と、
前記コマンドキュー内における1番初めに実行されるべき現コマンドであって、第1の優先度パラメータに関連付けられる前記現コマンドを決定する段階と、
前記1または複数のコマンドに関連付けられる優先度パラメータの中で最大である第2の優先度パラメータに関連付けられる第2のコマンドを決定する段階と、
少なくとも一部は前記第2の優先度パラメータに基づいて、前記現コマンドに対する最終的な優先度パラメータを計算する段階と、
前記最終的な優先度パラメータが予め定められた条件を満たす場合に、前記現コマンドを実行のために選択するべく前記最終的な優先度パラメータを出力する段階と
を含むシステム。 - 前記コンピュータ可読メモリに符号化された前記プログラミング命令は、前記1または複数のデータプロセッサに命令してさらなる複数の段階を実行させ、前記複数の段階は、
前記システムコントローラ内の第2のFIFOコマンドキュー内の第2の現コマンドに対する第2の最終的な優先度パラメータを計算する段階を含み、
前記最終的な優先度パラメータが前記第2の最終的な優先度パラメータよりも大きければ、前記最終的な優先度パラメータは前記予め定められた条件を満たし、前記現コマンドは実行のために選択される
請求項16に記載のシステム。 - 前記コンピュータ可読メモリに符号化された前記プログラミング命令は、前記1または複数のデータプロセッサに命令してさらなる複数の段階を実行させ、前記複数の段階は、
前記システムコントローラ内の第2のFIFOコマンドキュー内の第2の現コマンドに対する第2の最終的な優先度パラメータを計算する段階と、
前記システムコントローラ内の第3のFIFOコマンドキュー内の第3の現コマンドに対する第3の最終的な優先度パラメータを計算する段階と、を含み、
前記最終的な優先度パラメータが、前記第2の最終的な優先度パラメータおよび前記第3の最終的な優先度パラメータの両方よりも大きければ、前記最終的な優先度パラメータは前記予め定められた条件を満たし、前記現コマンドを実行のために選択する
請求項16または17に記載のシステム。 - 前記現コマンドは、第1の待ち時間パラメータに関連付けられ、前記第1の待ち時間パラメータは前記コマンドキュー内の前記現コマンドの待機時間を示し、
前記第2のコマンドは、第2の待ち時間パラメータに関連付けられ、前記第2の待ち時間パラメータは前記コマンドキュー内の前記第2のコマンドの待機時間を示す
請求項16から18のいずれか1項に記載のシステム。 - 前記第2の待ち時間パラメータが、予め定められた閾値よりも大きい場合、前記最終的な優先度パラメータは第1の値に等しく計算され、
前記第2の待ち時間パラメータが、前記予め定められた閾値より小さいかまたは等しい場合、前記最終的な優先度パラメータは第2の値に等しく計算される
請求項19に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261591705P | 2012-01-27 | 2012-01-27 | |
US61/591,705 | 2012-01-27 | ||
PCT/IB2013/000521 WO2013111019A2 (en) | 2012-01-27 | 2013-01-25 | Systems and methods for dynamic priority control |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015505114A true JP2015505114A (ja) | 2015-02-16 |
JP6169615B2 JP6169615B2 (ja) | 2017-07-26 |
Family
ID=48325782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014553826A Expired - Fee Related JP6169615B2 (ja) | 2012-01-27 | 2013-01-25 | システムコントローラのfifoコマンドキューを動的に管理する方法、集積回路およびシステム |
Country Status (6)
Country | Link |
---|---|
US (3) | US9146690B2 (ja) |
EP (1) | EP2807567B1 (ja) |
JP (1) | JP6169615B2 (ja) |
KR (1) | KR20140127233A (ja) |
CN (1) | CN104160384B (ja) |
WO (1) | WO2013111019A2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9824004B2 (en) | 2013-10-04 | 2017-11-21 | Micron Technology, Inc. | Methods and apparatuses for requesting ready status information from a memory |
US10108372B2 (en) | 2014-01-27 | 2018-10-23 | Micron Technology, Inc. | Methods and apparatuses for executing a plurality of queued tasks in a memory |
US9454310B2 (en) | 2014-02-14 | 2016-09-27 | Micron Technology, Inc. | Command queuing |
KR101699377B1 (ko) * | 2014-07-02 | 2017-01-26 | 삼성전자주식회사 | 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법 |
US10055368B2 (en) * | 2016-02-26 | 2018-08-21 | Sandisk Technologies Llc | Mobile device and method for synchronizing use of the mobile device's communications port among a plurality of applications |
US10037246B1 (en) * | 2016-07-25 | 2018-07-31 | Cadence Design Systems, Inc. | System and method for memory control having self writeback of data stored in memory with correctable error |
CN106647359B (zh) * | 2016-11-24 | 2019-02-05 | 哈工大机器人集团上海有限公司 | 一种调度方法 |
WO2018123268A1 (ja) * | 2016-12-27 | 2018-07-05 | パナソニックIpマネジメント株式会社 | 測位システム、基地局および測位方法 |
KR20180090124A (ko) * | 2017-02-02 | 2018-08-10 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
CN108984108A (zh) * | 2017-06-05 | 2018-12-11 | 北京忆恒创源科技有限公司 | 用于调度io命令的方法与固态存储设备 |
CN107205035B (zh) * | 2017-06-15 | 2020-11-10 | 公安部交通管理科学研究所 | 一种基于互联网的驾驶人考试预约管理方法 |
US10318301B2 (en) * | 2017-08-31 | 2019-06-11 | Micron Technology, Inc. | Managed multiple die memory QoS |
CN108259368A (zh) * | 2018-01-11 | 2018-07-06 | 郑州云海信息技术有限公司 | 一种基于fpga的数据传输系统及方法 |
US10725696B2 (en) * | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
US11144240B2 (en) | 2018-08-24 | 2021-10-12 | Micron Technology, Inc. | Memory sub-system for increasing bandwidth for command scheduling |
US11038856B2 (en) * | 2018-09-26 | 2021-06-15 | Marvell Asia Pte, Ltd. | Secure in-line network packet transmittal |
US11095626B2 (en) | 2018-09-26 | 2021-08-17 | Marvell Asia Pte, Ltd. | Secure in-line received network packet processing |
US11288185B2 (en) * | 2019-01-03 | 2022-03-29 | Silicon Motion, Inc. | Method and computer program product for performing data writes into a flash memory |
CN111399750B (zh) * | 2019-01-03 | 2023-05-26 | 慧荣科技股份有限公司 | 闪存数据写入方法及计算机可读取存储介质 |
CN113377277B (zh) * | 2020-03-09 | 2024-08-16 | 伊姆西Ip控股有限责任公司 | 管理存储器的方法、设备和计算机程序产品 |
CN113179227B (zh) * | 2021-04-26 | 2023-05-19 | 哈尔滨铁路科研所科技有限公司 | 基于队列的at指令控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09198264A (ja) * | 1995-12-06 | 1997-07-31 | Internatl Business Mach Corp <Ibm> | データ処理システム用の動的待ち行列優先順位づけのシステムおよび方法 |
JP2001217893A (ja) * | 2000-02-03 | 2001-08-10 | Toyo Commun Equip Co Ltd | 電源保持回路及びこれを用いた回線終端装置 |
WO2007099613A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | コマンド選択方法、装置、コマンド投入方法、及び装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6092158A (en) * | 1997-06-13 | 2000-07-18 | Intel Corporation | Method and apparatus for arbitrating between command streams |
US6270040B1 (en) * | 2000-04-03 | 2001-08-07 | Kam Industries | Model train control system |
US6681270B1 (en) * | 1999-12-07 | 2004-01-20 | Texas Instruments Incorporated | Effective channel priority processing for transfer controller with hub and ports |
IL134755A0 (en) * | 2000-02-28 | 2001-04-30 | Terracross Ltd | Method and apparatus for high-speed generation of a priority metric for queues |
US6738386B1 (en) * | 2000-05-11 | 2004-05-18 | Agere Systems Inc. | Controlled latency with dynamically limited queue depth based on history and latency estimation |
US7035984B2 (en) * | 2001-12-31 | 2006-04-25 | Intel Corporation | Memory arbiter with grace and ceiling periods and intelligent page gathering logic |
US7240090B2 (en) * | 2002-11-04 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | Data queueing |
US7299324B2 (en) * | 2003-11-05 | 2007-11-20 | Denali Software, Inc. | Reactive placement controller for interfacing with banked memory storage |
US20050289530A1 (en) * | 2004-06-29 | 2005-12-29 | Robison Arch D | Scheduling of instructions in program compilation |
JP4895183B2 (ja) * | 2006-07-21 | 2012-03-14 | キヤノン株式会社 | メモリコントローラ |
CN101075963B (zh) * | 2007-07-02 | 2012-05-23 | 中兴通讯股份有限公司 | 一种基于网络QoS的动态控制装置及其方法 |
KR20090085906A (ko) * | 2008-02-05 | 2009-08-10 | 삼성전자주식회사 | 로지컬 인터페이스의 우선순위에 따른 라우팅 처리 시스템및 그 제어방법 |
JP5770721B2 (ja) * | 2010-05-24 | 2015-08-26 | パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカPanasonic Intellectual Property Corporation of America | 情報処理システム |
US9354926B2 (en) * | 2011-03-22 | 2016-05-31 | International Business Machines Corporation | Processor management via thread status |
-
2013
- 2013-01-25 WO PCT/IB2013/000521 patent/WO2013111019A2/en active Application Filing
- 2013-01-25 JP JP2014553826A patent/JP6169615B2/ja not_active Expired - Fee Related
- 2013-01-25 EP EP13721047.2A patent/EP2807567B1/en active Active
- 2013-01-25 US US13/750,053 patent/US9146690B2/en not_active Expired - Fee Related
- 2013-01-25 KR KR1020147021101A patent/KR20140127233A/ko not_active Application Discontinuation
- 2013-01-25 CN CN201380007046.XA patent/CN104160384B/zh active Active
-
2015
- 2015-09-22 US US14/861,168 patent/US9411753B2/en active Active
-
2016
- 2016-07-06 US US15/203,108 patent/US20160313949A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09198264A (ja) * | 1995-12-06 | 1997-07-31 | Internatl Business Mach Corp <Ibm> | データ処理システム用の動的待ち行列優先順位づけのシステムおよび方法 |
JP2001217893A (ja) * | 2000-02-03 | 2001-08-10 | Toyo Commun Equip Co Ltd | 電源保持回路及びこれを用いた回線終端装置 |
WO2007099613A1 (ja) * | 2006-02-28 | 2007-09-07 | Fujitsu Limited | コマンド選択方法、装置、コマンド投入方法、及び装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2807567B1 (en) | 2018-03-07 |
EP2807567A2 (en) | 2014-12-03 |
US9411753B2 (en) | 2016-08-09 |
CN104160384B (zh) | 2017-06-16 |
WO2013111019A2 (en) | 2013-08-01 |
JP6169615B2 (ja) | 2017-07-26 |
WO2013111019A3 (en) | 2013-10-24 |
US20160313949A1 (en) | 2016-10-27 |
US20130198416A1 (en) | 2013-08-01 |
KR20140127233A (ko) | 2014-11-03 |
US9146690B2 (en) | 2015-09-29 |
CN104160384A (zh) | 2014-11-19 |
US20160011993A1 (en) | 2016-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6169615B2 (ja) | システムコントローラのfifoコマンドキューを動的に管理する方法、集積回路およびシステム | |
KR101557090B1 (ko) | 이종 소스들에 대한 계층적인 메모리 중재 기법 | |
KR101270848B1 (ko) | 트래픽 클래스들과 관련된 포트들을 갖는 다중 포트 메모리 제어기 | |
US20120239873A1 (en) | Memory access system and method for optimizing SDRAM bandwidth | |
US20130054901A1 (en) | Proportional memory operation throttling | |
JP2009193107A (ja) | メモリアクセス装置 | |
JP6146128B2 (ja) | データ処理装置 | |
JP5591729B2 (ja) | トレースデータの優先度の選択 | |
JP2008046997A (ja) | 調停回路、クロスバ、リクエスト選択方法、及び情報処理装置 | |
US10545898B2 (en) | Shared resource access arbitration method, and shared resource access arbitration device and shared resource access arbitration system for performing same | |
US20110246688A1 (en) | Memory arbitration to ensure low latency for high priority memory requests | |
JP2014075028A (ja) | 画像処理装置 | |
US9134910B2 (en) | Set head flag of request | |
JP6004463B2 (ja) | 記憶装置及びその制御方法 | |
US8356119B2 (en) | Performance by reducing transaction request ordering requirements | |
US9965321B2 (en) | Error checking in out-of-order task scheduling | |
JP2010044645A (ja) | データ転送装置、およびデータ転送方法 | |
US20120079216A1 (en) | Memory control device and method | |
JP4440181B2 (ja) | ストリーミングidメソッドによるdmac発行メカニズム | |
JP4327081B2 (ja) | メモリアクセス制御回路 | |
CN110764710A (zh) | 低延迟高iops的数据访问方法与存储系统 | |
JP2009205573A (ja) | バッファ制御装置およびバッファ制御方法 | |
JP2011048744A (ja) | メモリアクセス処理装置及び方法 | |
JP2007164388A (ja) | バス調停方法及び装置及びプログラム | |
JP2015014872A (ja) | データ処理装置、データ処理方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6169615 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |