JP2015201793A - Imaging device and imaging apparatus - Google Patents

Imaging device and imaging apparatus Download PDF

Info

Publication number
JP2015201793A
JP2015201793A JP2014080408A JP2014080408A JP2015201793A JP 2015201793 A JP2015201793 A JP 2015201793A JP 2014080408 A JP2014080408 A JP 2014080408A JP 2014080408 A JP2014080408 A JP 2014080408A JP 2015201793 A JP2015201793 A JP 2015201793A
Authority
JP
Japan
Prior art keywords
connection
direction wiring
pixel
wiring
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014080408A
Other languages
Japanese (ja)
Inventor
正樹 沖田
Masaki Okita
正樹 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014080408A priority Critical patent/JP2015201793A/en
Publication of JP2015201793A publication Critical patent/JP2015201793A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an imaging device which can add a pixel signal in arbitrary pixels whose reduction of an opening rate of a photodiode is suppressed and reading time can be shortened.SOLUTION: An imaging apparatus includes: a light receiving circuit where pixels having photoelectric conversion elements, FD capacities for holding electric charges from the photoelectric conversion elements and light receiving circuit connection sections connected to the FD capacities are two-dimensionally arranged; and an addition circuit having a plurality of first direction wiring, a plurality of second direction wiring which extend in a direction different from that of the first direction wiring and are connected to the first direction wiring at a cross section and an addition circuit connection section connected to the light receiving circuit connection section. Connection points with the second direction wiring adjacent on the first direction wiring are connected via a column connection switch. Connection points with the first direction wiring adjacent on the second direction wiring are connected via a row connection switch. The connection points of the first direction wiring and the second direction wiring are connected with the addition circuit connection section via an FD connection switch, and the FD capacities are coupled in arbitrary combination.

Description

本発明は、撮像素子、及びそれを有する撮像装置に関する。   The present invention relates to an imaging element and an imaging apparatus having the imaging element.

撮像素子(イメージセンサ)は、読み出し時に撮像素子内の容量や画素のフローティングディフュージョン(FD)容量を接続することで画素出力を水平方向や垂直方向において加算平均することが可能である。例えば、特許文献1には、ベイヤ配列型の撮像センサに関して、露光によって得られた電荷を色毎に隣り合う画素で統合する手段が開示されている。   The image sensor (image sensor) can add and average the pixel outputs in the horizontal direction and the vertical direction by connecting the capacitance in the image sensor and the floating diffusion (FD) capacitance of the pixel at the time of reading. For example, Patent Document 1 discloses a means for integrating charges obtained by exposure with adjacent pixels for each color with respect to a Bayer array type image sensor.

また、イメージセンサチップと信号処理チップとからなる半導体モジュールに関する技術が提案されている(例えば、特許文献2参照)。特許文献2には、イメージセンサチップと信号処理チップとをマイクロバンプで接続し、イメージセンサチップ側でアナログデジタル変換した画素信号を、マイクロバンプを介して信号処理チップ側のメモリに記憶させる半導体モジュールが記載されている。   In addition, a technique relating to a semiconductor module including an image sensor chip and a signal processing chip has been proposed (see, for example, Patent Document 2). Patent Document 2 discloses a semiconductor module in which an image sensor chip and a signal processing chip are connected by micro bumps, and a pixel signal obtained by analog-digital conversion on the image sensor chip side is stored in a memory on the signal processing chip side via the micro bumps. Is described.

特開2003−189316号公報JP 2003-189316 A 特開2009−170944号公報JP 2009-170944 A

ベイヤ配列型の撮像素子によって得られる画像は、色毎の画素ピッチと被写体の高周波成分との関係性により干渉縞(モアレ)を発生してしまう。モアレの発生は、画質を劣化させる。このため、ベイヤ配列型の撮像素子を用いた撮像装置の多くは、撮像素子の前面に光学ローパスフィルタを配置することで、モアレを引き起こす高周波成分が撮像素子に入射しないようにしている。   The image obtained by the Bayer array type image sensor generates interference fringes (moire) due to the relationship between the pixel pitch for each color and the high frequency component of the subject. The occurrence of moiré degrades the image quality. For this reason, in many imaging apparatuses using Bayer array type imaging devices, an optical low-pass filter is disposed in front of the imaging device so that high frequency components that cause moire do not enter the imaging device.

また、静止画と動画が撮影可能なコンパクトデジタルカメラやデジタル一眼レフカメラ等の撮像装置がある。これらの製品では、解像度の必要な静止画に合わせて画素ピッチとローパスフィルタ特性が設計され、動画撮影時の間引き読み出し或いは加算読み出しには最適化されていないことが多い。このような製品での動画撮影時のモアレ抑制に、画素信号の加算(画素加算)は有効であることが知られている。   There are also imaging devices such as compact digital cameras and digital single-lens reflex cameras that can shoot still images and moving images. In these products, the pixel pitch and low-pass filter characteristics are designed in accordance with a still image that requires resolution, and are often not optimized for thinning readout or addition readout during moving image shooting. It is known that pixel signal addition (pixel addition) is effective in suppressing moire during moving image shooting with such a product.

特許文献1に記載の技術において画素信号を加算するには、受光画素と画素加算用の配線と選択スイッチが必要となり、配線とトランジスタの設置で画素が有するフォトダイオードの開口率と画素信号を加算する画素の選択自由度がトレードオフになってしまう。また、特許文献2に記載の技術では、メモリに格納したデジタルデータをデジタル処理により加算平均することで、フォトダイオードの開口率を維持したまま、画素信号を加算することが可能である。しかし、加算に用いる画素についてそれぞれ電荷電圧変換を行って画素信号を読み出す必要があるため、読み出し時間が増大してしまう。   In order to add pixel signals in the technique described in Patent Document 1, a light receiving pixel, pixel addition wiring, and a selection switch are required, and the pixel aperture ratio and pixel signal of the pixel are added by wiring and transistor installation. The degree of freedom in selecting pixels to be traded off. In the technique described in Patent Document 2, it is possible to add pixel signals while maintaining the aperture ratio of the photodiode by adding and averaging digital data stored in the memory by digital processing. However, since it is necessary to read out a pixel signal by performing charge-voltage conversion for each pixel used for addition, the readout time increases.

本発明の目的は、画素が有するフォトダイオードの開口率の減少を抑え、かつ読み出し時間の短縮を可能とした任意の画素同士で画素信号の加算ができる撮像素子を提供することにある。   An object of the present invention is to provide an imaging device capable of adding a pixel signal between arbitrary pixels that suppresses a decrease in the aperture ratio of a photodiode of a pixel and shortens a readout time.

本発明に係る撮像素子は、それぞれの画素が光電変換素子と前記光電変換素子からの電荷を保持する容量と前記容量に電気的に接続する第1の接続部とを有し、複数の前記画素が2次元状に配置された受光回路と、前記受光回路の前記第1の接続部に対応する第2の接続部を有する加算回路と、前記受光回路の前記第1の接続部と前記加算回路の前記第2の接続部とを電気的に接続する接続手段とを有し、前記加算回路は、第1の方向に伸びる複数の第1方向配線と、前記第1の方向とは異なる方向に伸び、前記第1方向配線との交差部で前記第1方向配線に電気的に接続する複数の第2方向配線と、前記第1方向配線と前記第2方向配線の接続点のうちの前記第1方向配線上で隣り合う接続点の間にそれぞれ配置した第1の接続スイッチと、前記第1方向配線と前記第2方向配線の接続点のうちの前記第2方向配線上で隣り合う接続点の間にそれぞれ配置した第2の接続スイッチと、前記第1方向配線と前記第2方向配線の接続点と、前記第2の接続部との間にそれぞれ配置した第3の接続スイッチとを有することを特徴とする。   The image pickup device according to the present invention includes a plurality of the pixels, each pixel including a photoelectric conversion element, a capacitor that holds a charge from the photoelectric conversion element, and a first connection portion that is electrically connected to the capacitor. Is a two-dimensionally arranged light receiving circuit, an adder circuit having a second connecting portion corresponding to the first connecting portion of the light receiving circuit, and the first connecting portion and the adding circuit of the light receiving circuit. Connecting means for electrically connecting the second connection portion, and the adder circuit includes a plurality of first direction wirings extending in a first direction and a direction different from the first direction. A plurality of second direction wirings that extend and electrically connect to the first direction wiring at intersections with the first direction wiring; and the first of the connection points of the first direction wiring and the second direction wiring. A first connection switch disposed between adjacent connection points on the one-way wiring; A second connection switch disposed between adjacent connection points on the second direction wiring among the connection points of the first direction wiring and the second direction wiring; the first direction wiring; It has 3rd connection switch each arrange | positioned between the connection point of direction wiring, and the said 2nd connection part, It is characterized by the above-mentioned.

本発明によれば、接続スイッチを制御することで任意の画素間で容量を結合させることができ、光電変換素子の開口率や読み出し時間に影響を及ぼすことなく、任意の画素同士で画素信号の加算を行うことが可能になる。   According to the present invention, the capacitance can be coupled between arbitrary pixels by controlling the connection switch, and the pixel signal can be transmitted between arbitrary pixels without affecting the aperture ratio or readout time of the photoelectric conversion element. Addition can be performed.

第1の実施形態に係る撮像素子の構成例を示す図である。It is a figure showing an example of composition of an image sensor concerning a 1st embodiment. 第1の実施形態に係る撮像素子の構成例を示す図である。It is a figure showing an example of composition of an image sensor concerning a 1st embodiment. 第1の実施形態に係る撮像素子のスイッチの配置を示す模式図である。It is a schematic diagram which shows arrangement | positioning of the switch of the image pick-up element which concerns on 1st Embodiment. 第1の実施形態に係る撮像素子の非加算読み出しの駆動例を示す図である。It is a figure which shows the drive example of the non-addition read of the image pick-up element which concerns on 1st Embodiment. 第1の実施形態における画素信号の加算方法を説明するための図である。It is a figure for demonstrating the addition method of the pixel signal in 1st Embodiment. 第1の実施形態における画素信号(G画素)の加算例を示す図である。It is a figure which shows the example of addition of the pixel signal (G pixel) in 1st Embodiment. 第1の実施形態における画素信号(R画素)の加算例を示す図である。It is a figure which shows the example of addition of the pixel signal (R pixel) in 1st Embodiment. 第1の実施形態における画素信号(B画素)の加算例を示す図である。It is a figure which shows the example of addition of the pixel signal (B pixel) in 1st Embodiment. 本実施形態に係る撮像装置の構成例を示す模式図である。It is a schematic diagram which shows the structural example of the imaging device which concerns on this embodiment. 第1の実施形態に係る撮像素子の加算読み出しの駆動例を示す図である。It is a figure which shows the example of a drive of addition reading of the image pick-up element which concerns on 1st Embodiment. 第2の実施形態における画素信号の加算方法を説明するための図である。It is a figure for demonstrating the addition method of the pixel signal in 2nd Embodiment. 第2の実施形態における画素信号の加算例を示す図である。It is a figure which shows the addition example of the pixel signal in 2nd Embodiment. 第2の実施形態における画素信号の加算例を示す図である。It is a figure which shows the addition example of the pixel signal in 2nd Embodiment. 第2の実施形態に係る撮像素子の動画モードでの加算読み出しの駆動例を示す図である。It is a figure which shows the drive example of the addition reading in the moving image mode of the image pick-up element which concerns on 2nd Embodiment. 本発明の実施形態における加算回路の他の構成例を示す図である。It is a figure which shows the other structural example of the addition circuit in embodiment of this invention. 本発明の実施形態における撮像素子の他の構成例を示す図である。It is a figure which shows the other structural example of the image pick-up element in embodiment of this invention. 本発明の実施形態としての携帯電話機の構成例を示す図である。It is a figure which shows the structural example of the mobile telephone as embodiment of this invention.

以下、本発明の実施形態を図面に基づいて説明する。
(第1の実施形態)
本発明の第1の実施形態について説明する。図1及び図2は、第1の実施形態に係る撮像素子100の構成例を示す図である。ここでは、第1の実施形態に係る撮像素子100を、裏面照射型の撮像素子(イメージセンサ)で実現する場合を一例として示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
A first embodiment of the present invention will be described. 1 and 2 are diagrams illustrating a configuration example of the image sensor 100 according to the first embodiment. Here, a case where the image sensor 100 according to the first embodiment is realized by a back-illuminated image sensor (image sensor) is shown as an example.

本実施形態に係る撮像素子100は、受光回路200と加算回路300とを有する。図2に示すように、受光回路200と加算回路300とは1つの半導体チップに形成されており、受光回路200の裏側(受光面の反対側)に加算回路300が形成されている。受光回路200が有する受光回路接続部208と加算回路300が有する加算回路接続部306とが、例えば貫通ビア等の接続手段400により電気的に接続される。受光回路接続部208及び加算回路接続部306は、例えばメタルパッドといった回路外部に電気的に接続するための外部に露出された電気接点等である。なお、接続手段400は、撮像素子100の構成等に応じて適切なものを選択すればよい。   The image sensor 100 according to the present embodiment includes a light receiving circuit 200 and an adding circuit 300. As shown in FIG. 2, the light receiving circuit 200 and the adding circuit 300 are formed on one semiconductor chip, and the adding circuit 300 is formed on the back side of the light receiving circuit 200 (on the opposite side of the light receiving surface). The light receiving circuit connecting portion 208 included in the light receiving circuit 200 and the adding circuit connecting portion 306 included in the adding circuit 300 are electrically connected by connecting means 400 such as a through via. The light receiving circuit connection unit 208 and the addition circuit connection unit 306 are, for example, electrical contacts exposed to the outside for electrical connection to the outside of the circuit, such as metal pads. Note that an appropriate connection unit 400 may be selected according to the configuration of the image sensor 100 or the like.

また、撮像素子100は、図2に示すように受光回路200中の光電変換素子(フォトダイオード)への集光効率を高めるオンチップマイクロレンズ101と、色分離するためのカラーフィルタ102とを有する。カラーフィルタ102は、例えばR(赤)、G(緑)、B(青)の複数色のカラーフィルタがベイヤ配列で配されている。詳細には、ベイヤ配列型の撮像素子では、R、Gr、Gb,Bのカラーフィルタが2×2画素を基本単位として配置される。   Further, as shown in FIG. 2, the image sensor 100 includes an on-chip microlens 101 that increases the light collection efficiency to the photoelectric conversion element (photodiode) in the light receiving circuit 200, and a color filter 102 for color separation. . In the color filter 102, for example, color filters of a plurality of colors of R (red), G (green), and B (blue) are arranged in a Bayer array. Specifically, in a Bayer array type image sensor, R, Gr, Gb, and B color filters are arranged with 2 × 2 pixels as a basic unit.

受光回路200は、2次元状(行方向及び列方向)に配置される複数の画素と、列毎に設けられた列回路211、容量212、及び列選択スイッチ213と、メインアンプ214とを有する。各々の画素は、光電変換素子201、転送スイッチ202、フローティングディフュージョン(FD)容量203、リセットスイッチ204、増幅トランジスタ205、行選択スイッチ206、及び受光回路接続部208を有する。ここで、各スイッチは、例えばトランジスタで構成され、そのゲートに供給される信号により制御される(以下の説明における各スイッチについても同様)。   The light receiving circuit 200 includes a plurality of pixels arranged two-dimensionally (row direction and column direction), a column circuit 211 provided for each column, a capacitor 212, a column selection switch 213, and a main amplifier 214. . Each pixel includes a photoelectric conversion element 201, a transfer switch 202, a floating diffusion (FD) capacitor 203, a reset switch 204, an amplification transistor 205, a row selection switch 206, and a light receiving circuit connection unit 208. Here, each switch is composed of, for example, a transistor and is controlled by a signal supplied to its gate (the same applies to each switch in the following description).

以下、i行j列に配置された画素を例に画素について説明する。光電変換素子201は、フォトダイオードであり、光電変換により入射光に応じた光電荷を蓄積する。転送スイッチ202は、光電変換素子201で蓄積された光電荷のFD容量203への転送を制御する。転送スイッチ202は、信号φTX(i)により導通/非導通(オン/オフ)が制御される。FD容量203は、光電変換素子201からの光電荷を保持する。   Hereinafter, the pixels will be described by taking the pixels arranged in i rows and j columns as an example. The photoelectric conversion element 201 is a photodiode, and accumulates photoelectric charges corresponding to incident light by photoelectric conversion. The transfer switch 202 controls transfer of the photocharge accumulated in the photoelectric conversion element 201 to the FD capacitor 203. The transfer switch 202 is controlled to be conductive / non-conductive (ON / OFF) by a signal φTX (i). The FD capacitor 203 holds the photocharge from the photoelectric conversion element 201.

リセットスイッチ204は、光電変換素子201及びFD容量203に蓄積された電荷のリセットを制御する。リセットスイッチ204は、信号φR(i)により導通/非導通(オン/オフ)が制御される。増幅トランジスタ205は、FD容量203に保持された電荷を増幅し電圧に変換する。行選択スイッチ206は、増幅トランジスタ205の出力と列出力線との接続を制御する。行選択スイッチ206は、信号φSEL(i)により導通/非導通(オン/オフ)が制御される。受光回路接続部208は、FD容量203に接続される。   The reset switch 204 controls resetting of charges accumulated in the photoelectric conversion element 201 and the FD capacitor 203. The reset switch 204 is controlled to be conductive / non-conductive (ON / OFF) by a signal φR (i). The amplification transistor 205 amplifies the charge held in the FD capacitor 203 and converts it into a voltage. The row selection switch 206 controls connection between the output of the amplification transistor 205 and the column output line. The row selection switch 206 is controlled to be conductive / non-conductive (ON / OFF) by a signal φSEL (i). The light receiving circuit connection unit 208 is connected to the FD capacitor 203.

列回路211は、対応する列の複数の画素に対して列出力線を介して共通に接続され、画素からの信号を増幅して出力する。容量212は、対応する列回路211の出力を記憶する。列選択スイッチ213は、容量212とメインアンプ214との接続を制御する。列選択スイッチ213は、信号φPH(j)により導通/非導通(オン/オフ)が制御される。   The column circuit 211 is commonly connected to a plurality of pixels in the corresponding column via a column output line, and amplifies and outputs a signal from the pixel. The capacitor 212 stores the output of the corresponding column circuit 211. The column selection switch 213 controls connection between the capacitor 212 and the main amplifier 214. The column selection switch 213 is controlled to be conductive / non-conductive (ON / OFF) by a signal φPH (j).

ここで、図1に示すように、各々の画素においてFD容量203と受光回路接続部208との間に、信号φADDSEL(i,j)により導通/非導通(オン/オフ)が制御される接続容量カットスイッチ207を配置するようにしても良い。このように接続容量カットスイッチ207を配置し、画素信号の加算を行わない場合に非導通(オフ)とすることで容量成分を小さくすることが可能である。   Here, as shown in FIG. 1, in each pixel, a connection in which conduction / non-conduction (on / off) is controlled by a signal φADDSEL (i, j) between the FD capacitor 203 and the light receiving circuit connection unit 208. A capacity cut switch 207 may be arranged. In this way, the connection capacitance cut switch 207 is arranged, and when the pixel signal is not added, the capacitance component can be reduced by turning off the connection.

加算回路300は、受光回路200の第1の方向に並ぶ画素を接続するための、第1の方向に伸びる第1方向配線301と、第1の方向とは直交する第2の方向に並ぶ画素を接続するための、第2の方向に伸びる第2方向配線302とを有する。第1方向配線301と第2方向配線302とは、その交差部で電気的に接続されており、網目状配線(加算配線)を形成する。   The adder circuit 300 connects the pixels arranged in the first direction of the light receiving circuit 200, and the first direction wiring 301 extending in the first direction, and the pixels arranged in the second direction orthogonal to the first direction. And a second direction wiring 302 extending in the second direction. The first directional wiring 301 and the second directional wiring 302 are electrically connected at the intersection thereof, and form a mesh wiring (additional wiring).

第1方向配線301と第2方向配線302とを結ぶ各々の節点(接続点)と電気的に等価な位置に、前述した受光回路200の各画素と対応した加算回路接続部306がFD接続スイッチ305を介して接続される。言い換えれば、第1方向配線301と第2方向配線302との接続点と、加算回路接続部306との間にFD接続スイッチ305がそれぞれ配置されている。FD接続スイッチ305は、画素信号の加算を制御するための信号φFADD(i,j)により導通/非導通(オン/オフ)が制御される。   An adder circuit connection unit 306 corresponding to each pixel of the light receiving circuit 200 described above is located at an electrically equivalent position to each node (connection point) connecting the first direction wiring 301 and the second direction wiring 302. 305 is connected. In other words, the FD connection switch 305 is disposed between the connection point between the first direction wiring 301 and the second direction wiring 302 and the addition circuit connection unit 306. The FD connection switch 305 is controlled to be conductive / non-conductive (on / off) by a signal φFADD (i, j) for controlling addition of pixel signals.

また、網目状配線における第1方向配線301及び第2方向配線302のそれぞれにおいて、同じ配線上にある隣り合う節点同士を分離する接続スイッチが配置されている。この接続スイッチを制御することで、同じ配線上の隣り合う節点を電気的に分離したり接続したりすることが可能となっている。   Further, in each of the first direction wiring 301 and the second direction wiring 302 in the mesh wiring, a connection switch for separating adjacent nodes on the same wiring is arranged. By controlling this connection switch, adjacent nodes on the same wiring can be electrically separated or connected.

ここで本実施形態では、第1方向配線301に対して配置される、すなわち第1方向配線301と第2方向配線302との接続点のうちの第1方向配線上で隣り合う接続点の間に配置される接続スイッチを列接続スイッチ303と呼ぶ。また、第2方向配線302に対して配置される、すなわち第1方向配線301と第2方向配線302との接続点のうちの第2方向配線上で隣り合う接続点の間に配置される接続スイッチを行接続スイッチ304と呼ぶ。列接続スイッチ303は、画素信号の加算を制御するための信号φRADD(i,j)により導通/非導通(オン/オフ)が制御される。行接続スイッチ304は、画素信号の加算を制御するための信号φCADD(i,j)により導通/非導通(オン/オフ)が制御される。   Here, in the present embodiment, between the connection points adjacent to each other on the first direction wiring among the connection points of the first direction wiring 301 and the second direction wiring 302 that are arranged with respect to the first direction wiring 301. The connection switch arranged in is called a column connection switch 303. Further, the connection arranged between the connection points adjacent to each other on the second direction wiring among the connection points between the first direction wiring 301 and the second direction wiring 302. The switch is called a row connection switch 304. The column connection switch 303 is controlled to be conductive / non-conductive (ON / OFF) by a signal φRADD (i, j) for controlling addition of pixel signals. The row connection switch 304 is controlled to be conductive / non-conductive (ON / OFF) by a signal φCADD (i, j) for controlling addition of pixel signals.

図3は、前述した接続容量カットスイッチ207、列接続スイッチ303、行接続スイッチ304、及びFD接続スイッチ305の配置を示す模式図である。なお、図3においては、図を見易くするために一部の構成の図示を省略している。同じ第1方向配線301において隣り合う節点同士が、列接続スイッチ303を介して接続可能となっており、同じ第2方向配線302において隣り合う節点同士が、行接続スイッチ304を介して接続可能となっている。また、第1方向配線301と第2方向配線302とを結ぶ節点が、接続容量カットスイッチ207、受光回路接続部208、加算回路接続部306、及びFD接続スイッチ305を介して、対応する画素のFD容量203に接続可能となっている。   FIG. 3 is a schematic diagram showing the arrangement of the connection capacity cut switch 207, the column connection switch 303, the row connection switch 304, and the FD connection switch 305 described above. In FIG. 3, some components are not shown for easy understanding of the drawing. Adjacent nodes in the same first direction wiring 301 can be connected via the column connection switch 303, and adjacent nodes in the same second direction wiring 302 can be connected via the row connection switch 304. It has become. Further, a node connecting the first direction wiring 301 and the second direction wiring 302 is connected to the corresponding pixel via the connection capacitance cut switch 207, the light receiving circuit connection unit 208, the addition circuit connection unit 306, and the FD connection switch 305. Connection to the FD capacitor 203 is possible.

前述した第1の実施形態に係る撮像素子100において、例えば図4に一例を示すように、信号φTX、φR、φSEL、φADDSEL、及びφPHを駆動制御することで画素信号の非加算の読み出しが行える。図4は、第1の実施形態に係る撮像素子100の非加算読み出しの駆動例を示す図である。なお、図4において、各信号はアサートされているときハイレベルであり、ネゲートされているときローレベルであるとする。   In the imaging device 100 according to the first embodiment described above, as shown in an example in FIG. 4, for example, non-addition readout of pixel signals can be performed by driving and controlling the signals φTX, φR, φSEL, φADDSEL, and φPH. . FIG. 4 is a diagram illustrating a driving example of non-addition reading of the image sensor 100 according to the first embodiment. In FIG. 4, it is assumed that each signal is at a high level when asserted and is at a low level when negated.

まず、シャッタを閉じた撮像素子100を遮光した状態で、撮像素子100におけるすべての画素行の信号φR(φR(1)〜φR(n))及び信号φTX(φTX(1)〜φTX(n))をアサートする。これにより、撮像素子100の各画素が有する光電変換素子201及びFD容量203の電荷をリセットする。すべての画素行の信号φR及び信号φTXをネゲートした後、シャッタが開いて撮像素子100の画素に被写体からの光が入射され光電変換素子201に光電荷が蓄積される。その後、シャッタが閉じて撮像素子100が遮光されることで、光電変換素子201での光電荷の蓄積が止まる。   First, the signal φR (φR (1) to φR (n)) and the signal φTX (φTX (1) to φTX (n) of all the pixel rows in the image pickup device 100 in a state where the image pickup device 100 with the shutter closed is shielded from light. ). Thereby, the electric charges of the photoelectric conversion element 201 and the FD capacitor 203 included in each pixel of the imaging element 100 are reset. After negating the signals φR and φTX of all the pixel rows, the shutter is opened, light from the subject is incident on the pixels of the image sensor 100, and photoelectric charges are accumulated in the photoelectric conversion element 201. After that, the shutter is closed and the image sensor 100 is shielded from light, whereby the accumulation of photocharges in the photoelectric conversion element 201 is stopped.

光電変換素子201での光電荷の蓄積を停止した後、撮像素子100における画素行毎に対応する信号φTXを一時的にアサートした後に、信号φSELをアサートしている期間中に信号φPHを列毎にアサートする。これを画素行毎に繰り返すことで、撮像素子100から各画素において蓄積される光電荷に応じた信号を読み出すことができる。非加算読み出しでは、信号φADDSELは常にネゲートしたまま、すなわち接続容量カットスイッチ207を常に非導通(オフ)状態にする。   After stopping the accumulation of photoelectric charge in the photoelectric conversion element 201, the signal φTX corresponding to each pixel row in the image sensor 100 is temporarily asserted, and then the signal φPH is changed for each column during the period in which the signal φSEL is asserted. Assert to. By repeating this for each pixel row, a signal corresponding to the photocharge accumulated in each pixel can be read from the image sensor 100. In non-addition reading, the signal φADDSEL is always negated, that is, the connection capacitor cut switch 207 is always in a non-conductive (off) state.

次に、第1の実施形態に係る撮像素子100での画素信号の加算について説明する。図5は、第1の実施形態における画素信号の加算方法を説明するための図であり、撮像素子100上の画素のうち、座標(i,j)近傍に対応する受光回路200及び加算回路300の構成を模式的に示している。本実施形態では、列接続スイッチ303、行接続スイッチ304、FD接続スイッチ305、及び接続容量カットスイッチ207の開閉制御により、画素信号の加算の制御が行える。   Next, addition of pixel signals in the image sensor 100 according to the first embodiment will be described. FIG. 5 is a diagram for explaining a pixel signal adding method according to the first embodiment. Among the pixels on the image sensor 100, the light receiving circuit 200 and the adding circuit 300 corresponding to the vicinity of the coordinates (i, j). The structure of is schematically shown. In the present embodiment, pixel signal addition can be controlled by opening / closing control of the column connection switch 303, the row connection switch 304, the FD connection switch 305, and the connection capacitance cut switch 207.

例えば、図5に示した構成において、G画素の画素信号を加算する方法について説明する。以下の例では、座標(i,j+1)、(i,j+3)、(i+1,j)、(i+1,j+2)、(i+2,j+1)、(i+2,j+3)、(i+3,j)、(i+3,j+2)にある8つのG画素の画素信号を加算する例について説明する。   For example, a method for adding pixel signals of G pixels in the configuration shown in FIG. 5 will be described. In the following example, coordinates (i, j + 1), (i, j + 3), (i + 1, j), (i + 1, j + 2), (i + 2, j + 1), (i + 2, j + 3), (i + 3, j), (i + 3) , J + 2), an example of adding pixel signals of eight G pixels will be described.

座標(i,j+1)、(i,j+3)、(i+1,j)、(i+1,j+2)にある画素の接続容量カットスイッチ207とFD接続スイッチ305を導通(オン)状態にし、これらG画素のFD容量203を加算回路300の加算配線と接続する。また、座標(i+2,j+1)、(i+2,j+3)、(i+3,j)、(i+3,j+2)にある画素の接続容量カットスイッチ207とFD接続スイッチ305を導通(オン)状態にし、これらG画素のFD容量203を加算回路300の加算配線と接続する。図5において、その他の座標にある画素の接続容量カットスイッチ207及びFD接続スイッチ305の少なくとも一方は非導通(オフ)状態とする。   The connection capacitance cut switch 207 and the FD connection switch 305 of the pixels at the coordinates (i, j + 1), (i, j + 3), (i + 1, j), (i + 1, j + 2) are turned on, and the G pixels The FD capacitor 203 is connected to the addition wiring of the addition circuit 300. Further, the connection capacitance cut switch 207 and the FD connection switch 305 of the pixel at the coordinates (i + 2, j + 1), (i + 2, j + 3), (i + 3, j), (i + 3, j + 2) are turned on (on), and these G The FD capacitor 203 of the pixel is connected to the addition wiring of the addition circuit 300. In FIG. 5, at least one of the connection capacitance cut switch 207 and the FD connection switch 305 of the pixel at other coordinates is in a non-conductive (off) state.

さらに、座標(i,j+1)、(i+1,j+1)、(i+2,j+1)の行接続スイッチ304を導通(オン)状態にする。また、座標(i,j+2)、(i,j+3)、(i+1,j+1)、(i+1,j+2)、(i+2,j+2)、(i+2,j+3)、(i+3,j+1)、(i+3,j+2)の列接続スイッチ303を導通(オン)状態にする。また、図5において、その他の座標の行接続スイッチ304、列接続スイッチ303は非導通(オフ)状態とする。   Further, the row connection switch 304 at coordinates (i, j + 1), (i + 1, j + 1), (i + 2, j + 1) is turned on. Also, coordinates (i, j + 2), (i, j + 3), (i + 1, j + 1), (i + 1, j + 2), (i + 2, j + 2), (i + 2, j + 3), (i + 3, j + 1), (i + 3, j + 2) The column connection switch 303 is turned on. In FIG. 5, the row connection switch 304 and the column connection switch 303 of other coordinates are in a non-conduction (off) state.

このように、列接続スイッチ303、行接続スイッチ304、FD接続スイッチ305、及び接続容量カットスイッチ207を制御することで、図5に示した4×4画素中の8つのG画素のFD容量を接続することができる。このときの接続状況を図6に示す。   In this way, by controlling the column connection switch 303, the row connection switch 304, the FD connection switch 305, and the connection capacitance cut switch 207, the FD capacitance of eight G pixels in the 4 × 4 pixels shown in FIG. Can be connected. The connection status at this time is shown in FIG.

このとき、座標(p,q)の画素のFD容量203に蓄積されていた電荷をQ(p,q)と表し、各画素のFD容量203の電荷の総和として、
total=Q(i,j+1)+Q(i,j+3)+Q(i+1,j)+Q(i+1,j+2)+Q(i+2,j+1)+Q(i+2,j+3)+Q(i+3,j)+Q(i+3,j+2)
となるQtotal[C]が保持されているとすると、接続された8つのG画素のFD容量203にその電荷が分配される。
At this time, the charge accumulated in the FD capacitor 203 of the pixel at the coordinates (p, q ) is expressed as Q (p, q), and the total charge of the FD capacitor 203 of each pixel is
Q total = Q (i, j + 1) + Q (i, j + 3) + Q (i + 1, j) + Q (i + 1, j + 2) + Q (i + 2, j + 1) + Q (i + 2, j + 3) + Q (i + 3, j) + Q (i + 3, j + 2)
If Q total [C] is held, the charge is distributed to the FD capacitors 203 of the eight connected G pixels.

ここで、電荷の分配には、加算回路300のインピーダンスで決まる時定数だけ時間を要するため、十分な接続状態を継続することが望ましい。また、実際にはそれぞれのスイッチ(トランジスタ)と配線に存在する容量成分には種々の製造上のばらつきが存在するが、それらのばらつきが無視できるとすると、電荷は接続された各画素のFD容量203に均等に分配される。   Here, since it takes time for the charge distribution to be determined by the time constant determined by the impedance of the adder circuit 300, it is desirable to maintain a sufficient connection state. Actually, there are various manufacturing variations in the capacitance components present in each switch (transistor) and wiring. If these variations are negligible, the charge is the FD capacitance of each connected pixel. 203 evenly distributed.

電荷分配後にFD容量203を加算配線に接続する際に導通(オン)状態にした各スイッチをすべて非導通(オフ)状態にすることで、座標(i,j+1)の画素の蓄積電荷は理想的にはQtotal/8[C]となる。ただし、前述した製造上のばらつきは無視し、さらにFD容量203以外の浮遊容量成分等による信号電荷の損失も無視している。そのため、実際には理想値からずれるが、ずれ量は容量成分の比で現れるので、損失分に対してゲイン補償することが望ましい。 When all the switches that are turned on (on) when the FD capacitor 203 is connected to the addition wiring after charge distribution are turned off (off), the accumulated charge of the pixel at the coordinate (i, j + 1) is ideal. Is Q total / 8 [C]. However, the above-described manufacturing variations are ignored, and the loss of signal charges due to stray capacitance components other than the FD capacitor 203 is also ignored. Therefore, although it actually deviates from the ideal value, the deviation amount appears as a ratio of capacitance components, so it is desirable to compensate the gain for the loss.

次に、図5に示した構成において、R画素の画素信号を加算する方法について説明する。以下の例では、座標(i,j)、(i,j+2)、(i+2,j)、(i+2,j+2)にある4つのR画素の画素信号を加算する例について説明する。   Next, a method for adding pixel signals of R pixels in the configuration shown in FIG. 5 will be described. In the following example, an example in which pixel signals of four R pixels at coordinates (i, j), (i, j + 2), (i + 2, j), and (i + 2, j + 2) are added will be described.

座標(i,j)、(i,j+2)、(i+2,j)、(i+2,j+2)にある画素の接続容量カットスイッチ207とFD接続スイッチ305を導通(オン)状態にし、これらR画素のFD容量203を加算回路300の加算配線と接続する。図5において、その他の座標にある画素の接続容量カットスイッチ207及びFD接続スイッチ305の少なくとも一方は非導通(オフ)状態とする。   The connection capacitance cut switch 207 and the FD connection switch 305 of the pixel at the coordinates (i, j), (i, j + 2), (i + 2, j), (i + 2, j + 2) are turned on, and the R pixels The FD capacitor 203 is connected to the addition wiring of the addition circuit 300. In FIG. 5, at least one of the connection capacitance cut switch 207 and the FD connection switch 305 of the pixel at other coordinates is in a non-conductive (off) state.

さらに、座標(i,j+1)、(i+1,j+1)の行接続スイッチ304を導通(オン)状態にし、座標(i,j+1)、(i,j+2)、(i+2,j+1)、(i+2,j+2)の列接続スイッチ303を導通(オン)状態にする。また、図5において、その他の座標の行接続スイッチ304、列接続スイッチ303は非導通(オフ)状態とする。   Further, the row connection switch 304 at the coordinates (i, j + 1), (i + 1, j + 1) is turned on, and the coordinates (i, j + 1), (i, j + 2), (i + 2, j + 1), (i + 2, j + 2) are set. ) Column connection switch 303 is turned on. In FIG. 5, the row connection switch 304 and the column connection switch 303 of other coordinates are in a non-conduction (off) state.

このように、列接続スイッチ303、行接続スイッチ304、FD接続スイッチ305、及び接続容量カットスイッチ207を制御することで、図5に示した4×4画素中の4つのR画素のFD容量を接続することができる。このときの接続状況を図7に示す。   In this way, by controlling the column connection switch 303, the row connection switch 304, the FD connection switch 305, and the connection capacitance cut switch 207, the FD capacitances of the four R pixels in the 4 × 4 pixels shown in FIG. Can be connected. The connection status at this time is shown in FIG.

次に、図5に示した構成において、B画素の画素信号を加算する方法について説明する。以下の例では、座標(i+1,j+1)、(i+1,j+3)、(i+3,j+1)、(i+3,j+3)にある4つのB画素の画素信号を加算する例について説明する。   Next, a method for adding the pixel signals of the B pixel in the configuration shown in FIG. 5 will be described. In the following example, an example will be described in which pixel signals of four B pixels at coordinates (i + 1, j + 1), (i + 1, j + 3), (i + 3, j + 1), and (i + 3, j + 3) are added.

座標(i+1,j+1)、(i+1,j+3)、(i+3,j+1)、(i+3,j+3)にある画素の接続容量カットスイッチ207とFD接続スイッチ305を導通(オン)状態にし、これらB画素のFD容量203を加算回路300の加算配線と接続する。図5において、その他の座標にある画素の接続容量カットスイッチ207及びFD接続スイッチ305の少なくとも一方は非導通(オフ)状態とする。   The connection capacity cut switch 207 and the FD connection switch 305 of the pixels at the coordinates (i + 1, j + 1), (i + 1, j + 3), (i + 3, j + 1), (i + 3, j + 3) are turned on, and the B pixels The FD capacitor 203 is connected to the addition wiring of the addition circuit 300. In FIG. 5, at least one of the connection capacitance cut switch 207 and the FD connection switch 305 of the pixel at other coordinates is in a non-conductive (off) state.

さらに、座標(i+1,j+1)、(i+2,j+1)の行接続スイッチ304を導通(オン)状態にし、座標(i+1,j+2)、(i+1,j+3)、(i+3,j+2)、(i+3,j+3)の列接続スイッチ303を導通(オン)状態にする。また、図5において、その他の座標の行接続スイッチ304、列接続スイッチ303は非導通(オフ)状態とする。   Further, the row connection switch 304 at the coordinates (i + 1, j + 1), (i + 2, j + 1) is turned on, and the coordinates (i + 1, j + 2), (i + 1, j + 3), (i + 3, j + 2), (i + 3, j + 3) are set. ) Column connection switch 303 is turned on. In FIG. 5, the row connection switch 304 and the column connection switch 303 of other coordinates are in a non-conduction (off) state.

このように、列接続スイッチ303、行接続スイッチ304、FD接続スイッチ305、及び接続容量カットスイッチ207を制御することで、図5に示した4×4画素中の4つのB画素のFD容量を接続することができる。このときの接続状況を図8に示す。   In this way, by controlling the column connection switch 303, the row connection switch 304, the FD connection switch 305, and the connection capacitance cut switch 207, the FD capacitances of the four B pixels in the 4 × 4 pixels shown in FIG. Can be connected. The connection status at this time is shown in FIG.

前述のようにして画素信号を加算し電荷分配後のFD容量203の電荷量に応じた信号を間引き読み出しする。このようにすることで、電荷分配なしでFD容量203の電荷量に応じた信号を間引き読み出しした場合と比較して、高周波成分が平均化されているためモアレの発生を抑制することができる。前述のような周囲近傍の画素による加算平均フィルタは、空間周波数の低域通過特性をもつフィルタとして知られており、同等の効果が加算読み出しで得ることができる。   As described above, the pixel signals are added, and a signal corresponding to the charge amount of the FD capacitor 203 after charge distribution is read out. By doing in this way, compared with the case where the signal according to the charge amount of the FD capacitor 203 is thinned and read without charge distribution, the generation of moire can be suppressed because the high frequency components are averaged. The above-described addition average filter using pixels in the vicinity of the surroundings is known as a filter having a low-pass characteristic of spatial frequency, and an equivalent effect can be obtained by addition reading.

ここでは、一例としてR画素、G画素、B画素を同一の4×4画素領域で同色画素同士の画素信号を加算する例について説明したが、加算する画素の組み合わせを制限するものではない。画素信号を加算する画素の組み合わせは、適宜設定すれば良い。   Here, an example has been described in which pixel signals of the same color pixels are added to the R pixel, G pixel, and B pixel in the same 4 × 4 pixel region, but the combination of pixels to be added is not limited. What is necessary is just to set suitably the combination of the pixel which adds a pixel signal.

以下に、本実施形態に係る撮像素子100を用いた撮像装置500について、図9を用いて説明する。撮像装置500は、デジタルスチルカメラを想定している。撮像装置500は、本実施形態に係る撮像素子100、撮像素子100の画素に光を集光するためのレンズ503、撮像素子100とレンズ503の間に配された光学ローパスフィルタ501、及び撮像素子100を遮光するためのシャッタ502を有する。また、撮像装置500は、それらを含む撮像装置500が有する各コンポーネントを制御する制御部505、及び撮影ボタン504や記録メディア506等を有する。   Hereinafter, an image capturing apparatus 500 using the image sensor 100 according to the present embodiment will be described with reference to FIG. The imaging apparatus 500 is assumed to be a digital still camera. The imaging device 500 includes an imaging device 100 according to the present embodiment, a lens 503 for condensing light on the pixels of the imaging device 100, an optical low-pass filter 501 disposed between the imaging device 100 and the lens 503, and the imaging device. A shutter 502 for shielding 100 is provided. In addition, the imaging apparatus 500 includes a control unit 505 that controls each component included in the imaging apparatus 500 including them, a shooting button 504, a recording medium 506, and the like.

光学ローパスフィルタ501は、ベイヤ配列型の撮像素子によって得られる画像において、空間周波数の高い成分により発生するモアレと呼ばれる干渉縞を抑える目的で使用される。光学ローパスフィルタ501の通過帯域は、撮像素子100における最短の画素ピッチに対して最適となるように、画素ピッチの2倍までの波長を通過させるものが好ましい。しかし、設計思想は種々の条件により異なるため、光学ローパスフィルタ501の通過帯域特性は画素ピッチの2倍までの波長を通過させるものに限定するものではない。   The optical low-pass filter 501 is used for the purpose of suppressing interference fringes called moire generated by a component having a high spatial frequency in an image obtained by a Bayer array type image sensor. The pass band of the optical low-pass filter 501 is preferably one that passes a wavelength up to twice the pixel pitch so as to be optimal for the shortest pixel pitch in the image sensor 100. However, since the design philosophy varies depending on various conditions, the pass band characteristics of the optical low-pass filter 501 are not limited to those that allow wavelengths up to twice the pixel pitch to pass.

撮像装置500は設定可能な複数の撮影モードを有し、制御部505は、設定された撮影モードに応じて、撮像装置500の制御方法を切り換えることが可能である。撮影モードの選択方法は、例えば不図示のタッチパネル液晶やコントロールボタン等の種々の方法が適用可能である。   The imaging apparatus 500 has a plurality of imaging modes that can be set, and the control unit 505 can switch the control method of the imaging apparatus 500 according to the set imaging mode. As a method for selecting the shooting mode, various methods such as a touch panel liquid crystal and a control button (not shown) can be applied.

制御部505は、例えば高解像度静止画撮影モードでは高解像度の画像が取得できるように撮像装置500の各機能部を制御する。高解像度静止画撮影モードでの制御の一例を挙げれば、制御部505は、撮影ボタン504の押下信号を検知すると、撮像素子100を図4に例示したように駆動させ、撮像素子100のすべての画素の画素信号を非加算で読み出して画像出力を得る。取得した画像は、例えば液晶表示器等の表示装置に表示したり、記録メディアに記録したりすることが可能である。   For example, in the high-resolution still image shooting mode, the control unit 505 controls each functional unit of the imaging apparatus 500 so that a high-resolution image can be acquired. As an example of control in the high-resolution still image shooting mode, when the control unit 505 detects a pressing signal of the shooting button 504, the control unit 505 drives the image sensor 100 as illustrated in FIG. An image output is obtained by reading the pixel signal of the pixel by non-addition. The acquired image can be displayed on a display device such as a liquid crystal display, or can be recorded on a recording medium.

また、制御部505は、例えば縮小静止画撮影モードでは、画素信号を加算してから読み出すことで縮小サイズの画像が取得できるように撮像装置500の各機能部を制御する。縮小静止画撮影モードでの制御の一例を、図10を用いて説明する。なお、図10において、各信号はアサートされているときハイレベルであり、ネゲートされているときローレベルであるものとする。   For example, in the reduced still image shooting mode, the control unit 505 controls each functional unit of the imaging apparatus 500 so that a reduced-size image can be acquired by adding and reading out pixel signals. An example of control in the reduced still image shooting mode will be described with reference to FIG. In FIG. 10, each signal is at a high level when asserted and is at a low level when negated.

制御部505は、縮小静止画撮影モードで撮影ボタン504の押下信号を検知すると、リセット期間において、撮像素子100におけるすべての画素行の信号φR及び信号φTXをアサートさせる。これにより、撮像素子100の各画素が有する光電変換素子201及びFD容量203の電荷をリセットする。また、このとき、所望の画素信号の加算を行うための信号φADDSEL、信号φRADD、信号φCADD、及び信号φFADDを適宜アサートさせることで、加算回路300も含めてリセットを行う。画素信号を加算する画素の組み合わせ毎にタイミングを異ならせて、図6、図7、及び図8にそれぞれ例示したように各接続スイッチを導通(オン)状態にすればよい。   When the control unit 505 detects a pressing signal of the shooting button 504 in the reduced still image shooting mode, the control unit 505 asserts the signal φR and the signal φTX of all the pixel rows in the image sensor 100 during the reset period. Thereby, the electric charges of the photoelectric conversion element 201 and the FD capacitor 203 included in each pixel of the imaging element 100 are reset. At this time, the signal φADDSEL, the signal φRADD, the signal φCADD, and the signal φFADD for adding desired pixel signals are appropriately asserted to reset the signal including the adder circuit 300. The connection switches may be turned on as shown in FIGS. 6, 7, and 8 with different timings for each combination of pixels to which pixel signals are added.

リセット期間においてアサートされた信号は、シャッタ502を開ける蓄積期間に移行する前までにすべてネゲートしておく。シャッタ502が開いて撮像素子100に被写体からの光が入射されてから、シャッタ502が閉じて撮像素子100が遮光されるまでの間に、受光回路200の光電変換素子201に光電荷が蓄積される。シャッタ502が閉じた後に電荷転送期間に入り、電荷転送期間において、撮像素子100におけるすべての画素行について信号φTXをアサートさせ、光電変換素子201内の電荷をFD容量203に転送する。信号φTXのアサート期間は、FD容量203への電荷転送に必要な時間だけ確保する。   All signals asserted in the reset period are negated before the transition to the accumulation period in which the shutter 502 is opened. Photoelectric charges are accumulated in the photoelectric conversion element 201 of the light receiving circuit 200 after the shutter 502 is opened and light from the subject is incident on the imaging element 100 until the shutter 502 is closed and the imaging element 100 is shielded. The The charge transfer period starts after the shutter 502 is closed. In the charge transfer period, the signal φTX is asserted for all the pixel rows in the image sensor 100, and the charge in the photoelectric conversion element 201 is transferred to the FD capacitor 203. The assertion period of the signal φTX is ensured only for a time necessary for charge transfer to the FD capacitor 203.

加算ON期間では、リセット期間と同様に信号φADDSEL、信号φRADD、信号φCADD、及び信号φFADDの各信号を再度アサートさせる。すなわち、画素信号を加算する画素の組み合わせ毎に異なるタイミングで、図6、図7、及び図8に例示したように各接続スイッチが導通(オン)状態となるように、信号φADDSEL、信号φRADD、信号φCADD、及び信号φFADDをアサートさせる。これにより、対象画素のFD容量203が加算回路300を介して接続され、画素信号を加算して容量内の電荷分配が行われる。電荷の分配が完了するまで加算ON期間を継続した後で、加算OFF期間において、各信号をネゲートさせる。   In the addition ON period, the signal φADDSEL, the signal φRADD, the signal φCADD, and the signal φFADD are reasserted similarly to the reset period. That is, the signal φADDSEL, the signal φRADD, the signal φADDSEL, the signal φRADD, and the connection switches are turned on as illustrated in FIGS. 6, 7, and 8 at different timings for each combination of pixels to which pixel signals are added. The signal φCADD and the signal φFADD are asserted. As a result, the FD capacitor 203 of the target pixel is connected via the adder circuit 300, and the pixel signals are added to perform charge distribution in the capacitor. After the addition ON period is continued until the charge distribution is completed, each signal is negated in the addition OFF period.

読み出し期間では、信号φSELをアサートしている期間中に信号φPHを間引き列毎にアサートさせる。この動作を間引き行毎に繰り返すことで、撮像素子100から画素の光電荷を加算平均した出力信号を読み出すことができる。例えば、図6、図7、及び図8で説明した4×4画素を単位パターンとして各色毎の画素において光電荷の加算平均を行った場合には、4行4列の間引きで信号φPHをアサートすればよい。   In the read period, the signal φPH is asserted for each thinning column during the period in which the signal φSEL is asserted. By repeating this operation for each thinning row, an output signal obtained by averaging the photoelectric charges of the pixels can be read from the image sensor 100. For example, when 4 × 4 pixels described in FIGS. 6, 7, and 8 are used as unit patterns and the photoelectric charges are averaged in the pixels for each color, the signal φPH is asserted by thinning out 4 rows and 4 columns. do it.

このように間引いて画素信号を読み出すことにより、画素信号の読み出しに要する時間が短縮できる。しかし、4行4列の間引き読み出しを行うことで、見かけの画素ピッチが広がってしまう。それにより、非加算読み出しで説明した高解像度静止画に比べて空間周波数の低い成分でもモアレが発生してしまうが、前述したような加算読み出しによるローパスフィルタ特性のためにモアレの発生を抑制できる。画素信号の加算によるローパスフィルタ特性を方向依存性なく発揮させるためには、縦、横、斜めのそれぞれの方向に隣接する画素において光電荷を加算平均すればよい。また、通過帯域をより低周波数側にするには、さらに遠くの画素を使うことで可能となる。本実施形態で例示した画素の組み合わせに限定せず、どの画素の光電荷を加算平均するかは必要とするフィルタ特性に応じて適宜設定してよい。   By reading out the pixel signal by thinning out in this way, the time required for reading out the pixel signal can be shortened. However, by performing decimation readout with 4 rows and 4 columns, the apparent pixel pitch widens. As a result, moiré occurs even with a component having a lower spatial frequency than the high-resolution still image described in the non-addition readout, but the occurrence of moiré can be suppressed due to the low-pass filter characteristics by addition readout as described above. In order to exhibit the low-pass filter characteristics by the addition of pixel signals without depending on the direction, the photocharges may be added and averaged in pixels adjacent in the vertical, horizontal, and diagonal directions. In addition, it is possible to use a farther pixel to make the passband lower. The pixel combination illustrated in the present embodiment is not limited to the combination of pixels, and which pixel's photocharge is to be averaged may be appropriately set according to the required filter characteristics.

本実施形態では、受光回路200の光の入射方向に対して光電変換素子(フォトダイオード)201の裏側に加算回路300を設置する。これにより、光電変換素子(フォトダイオード)201の開口率への影響が小さく、かつ光電荷を加算平均する画素の組み合わせを接続スイッチにより任意に選択可能となる。また、光電荷の加算平均時には画素信号を間引き読み出しすることにより、画素信号の読み出し時間を増大させることなく画素出力の加算処理が可能となる。   In the present embodiment, the addition circuit 300 is installed on the back side of the photoelectric conversion element (photodiode) 201 with respect to the light incident direction of the light receiving circuit 200. Thereby, the influence on the aperture ratio of the photoelectric conversion element (photodiode) 201 is small, and a combination of pixels that add and average photocharges can be arbitrarily selected by the connection switch. In addition, pixel signals can be added and averaged without increasing the pixel signal read time by thinning and reading out the pixel signals at the time of averaging the photocharges.

前述した説明では、高解像度静止画撮影時の非加算制御方法と縮小静止画撮影時の画素加算制御方法について説明したが、それだけに限定されるものではなく、用途に応じて適宜使い分けることが可能である。この他に、撮像素子100の実施形態として、受光回路200と加算回路300の製造プロセス、受光回路200や加算回路300の他の例として下記に例示するような種々の方法が考え得る。   In the above description, the non-addition control method at the time of high-resolution still image shooting and the pixel addition control method at the time of reduced still image shooting have been described. However, the present invention is not limited thereto, and can be appropriately used depending on the application. is there. In addition, as an embodiment of the image sensor 100, various processes as exemplified below can be considered as manufacturing processes of the light receiving circuit 200 and the adding circuit 300 and other examples of the light receiving circuit 200 and the adding circuit 300.

(第2の実施形態)
本発明の第2の実施形態について説明する。以下では、前述した第1の実施形態とは異なる点について説明し、第1の実施形態と同様の点については説明を省略する。加算回路300の他の一例を、図11を参照して説明する。図11は、第2の実施形態における画素出力の加算方法を説明するための図である。図11に示すように、第2の実施形態に係る撮像素子100の加算回路300は、第1方向配線301が伸びる第1の方向の1つの画素配列毎に、第1方向配線A301aと第1方向配線B301bの2種類の第1方向配線を有する。
(Second Embodiment)
A second embodiment of the present invention will be described. Hereinafter, differences from the first embodiment described above will be described, and description of the same points as in the first embodiment will be omitted. Another example of the adding circuit 300 will be described with reference to FIG. FIG. 11 is a diagram for explaining a pixel output addition method according to the second embodiment. As illustrated in FIG. 11, the adder circuit 300 of the image sensor 100 according to the second embodiment includes the first direction wiring A 301 a and the first direction for each pixel array in the first direction in which the first direction wiring 301 extends. There are two types of first direction wirings of the direction wiring B301b.

ベイヤ配列型の撮像素子では、R(赤)、Gr(R画素と同じ行の緑)、Gb(B画素と同じ行の緑),B(青)のカラーフィルタが、2×2画素を基本単位として配置される。同色画素の画素出力を色毎に加算するためには、カラーフィルタの基本単位に合わせて、第1方向配線A301a、第1方向配線B301b、及び第2方向配線302を電気的に接続する必要がある。   In the Bayer array type image sensor, R (red), Gr (green in the same row as the R pixel), Gb (green in the same row as the B pixel), and B (blue) color filters are basically 2 × 2 pixels. Arranged as a unit. In order to add pixel outputs of the same color pixel for each color, it is necessary to electrically connect the first direction wiring A301a, the first direction wiring B301b, and the second direction wiring 302 in accordance with the basic unit of the color filter. is there.

ここで、説明のため、第1方向配線A301aに対して配置された行接続スイッチを行接続スイッチA303aとし、第1方向配線B301bに対して配置された行接続スイッチを行接続スイッチB303bとする。また、第2方向配線302のうち偶数列に属するものを第2方向配線A302a、奇数列に属するものを第2方向配線B302bと区別する。第2方向配線A302aに対して配置された列接続スイッチを列接続スイッチA304aとし、第2方向配線B302bに対して配置された列接続スイッチを列接続スイッチB304bとする。   Here, for description, the row connection switch arranged for the first direction wiring A301a is referred to as a row connection switch A303a, and the row connection switch arranged for the first direction wiring B301b is referred to as a row connection switch B303b. Further, among the second direction wirings 302, those belonging to the even-numbered columns are distinguished from the second direction wiring A302a, and those belonging to the odd-numbered columns are distinguished from the second direction wiring B302b. The column connection switch arranged for the second direction wiring A302a is called a column connection switch A304a, and the column connection switch arranged for the second direction wiring B302b is called a column connection switch B304b.

第2方向配線A302aは、偶数行の第1方向配線A301a及び奇数行の第1方向配線B301bに対して、互いに交差する節点(接続点)で電気的に接続されている。第2方向配線B302bは、奇数行の第1方向配線A301a及び偶数行の第1方向配線B301bに対して、互いに交差する節点で電気的に接続されている。前述のような接続により、2×2画素のカラーフィルタの基本単位に対して、同色毎の画素出力の加算が可能となる。   The second direction wiring A302a is electrically connected to the first direction wiring A301a in the even-numbered row and the first direction wiring B301b in the odd numbered row at nodes (connection points) intersecting each other. The second direction wiring B302b is electrically connected to the odd-numbered first direction wiring A301a and the even-numbered first direction wiring B301b at nodes intersecting each other. With the connection as described above, the pixel output for each color can be added to the basic unit of the color filter of 2 × 2 pixels.

例えば、R画素及びG画素を例として、図12を参照して第2の実施形態における画素信号の加算方法を説明する。なお、図12に係る説明においては、導通(オン)状態にすると示したスイッチ以外は、非導通(オフ)状態とする(なお、接続容量カットスイッチ207及びFD接続スイッチ305については、少なくとも一方が非導通(オフ)状態であれば良い)。   For example, the pixel signal addition method in the second embodiment will be described with reference to FIG. 12 taking R pixels and G pixels as examples. In the description of FIG. 12, except for the switch shown to be in the conductive (on) state, the switch is in the non-conductive (off) state (note that at least one of the connection capacitance cut switch 207 and the FD connection switch 305 is at least one of them. Any non-conducting (off) state is acceptable.

座標(i,j+1)、(i,j+3)、(i+1,j)、(i+1,j+2)にある画素の接続容量カットスイッチ207とFD接続スイッチ305を導通(オン)状態にし、これらG画素のFD容量203を加算回路300の加算配線と接続する。また、座標(i+2,j+1)、(i+2,j+3)、(i+3,j)、(i+3,j+2)にある画素の接続容量カットスイッチ207とFD接続スイッチ305を導通(オン)状態にし、これらG画素のFD容量203を加算回路300の加算配線と接続する。   The connection capacitance cut switch 207 and the FD connection switch 305 of the pixels at the coordinates (i, j + 1), (i, j + 3), (i + 1, j), (i + 1, j + 2) are turned on, and the G pixels The FD capacitor 203 is connected to the addition wiring of the addition circuit 300. Further, the connection capacitance cut switch 207 and the FD connection switch 305 of the pixel at the coordinates (i + 2, j + 1), (i + 2, j + 3), (i + 3, j), (i + 3, j + 2) are turned on (on), and these G The FD capacitor 203 of the pixel is connected to the addition wiring of the addition circuit 300.

さらに、座標(i,j+2)、(i,j+3)、(i+2,j+2)、(i+2,j+3)の第1方向配線A301aの行接続スイッチA303aを導通(オン)状態にする。また、座標(i+1,j+1)、(i+1,j+2)、(i+3,j+1)、(i+3,j+2)の第1方向配線B301bの行接続スイッチB303bを導通(オン)状態にする。また、座標(i,j+2)、(i+1,j+2)、(i+2,j+2)の第2方向配線B302bの列接続スイッチB304bを導通(オン)状態にする。このように、各スイッチを制御することで、4×4画素中の8つのG画素の画素出力の加算が行える。   Further, the row connection switch A303a of the first direction wiring A301a at the coordinates (i, j + 2), (i, j + 3), (i + 2, j + 2), and (i + 2, j + 3) is turned on. Further, the row connection switch B303b of the first direction wiring B301b at the coordinates (i + 1, j + 1), (i + 1, j + 2), (i + 3, j + 1), (i + 3, j + 2) is turned on (ON). Further, the column connection switch B304b of the second direction wiring B302b at the coordinates (i, j + 2), (i + 1, j + 2), (i + 2, j + 2) is turned on. In this way, by controlling each switch, pixel outputs of 8 G pixels in 4 × 4 pixels can be added.

また、座標(i,j)、(i,j+2)、(i+2,j)、(i+2,j+2)にある画素の接続容量カットスイッチ207とFD接続スイッチ305を導通(オン)状態にし、これらR画素のFD容量203を加算回路300の加算配線と接続する。さらに、座標(i,j+1)、(i,j+2)、(i+2,j+1)、(i+2,j+2)の第1方向配線B301bの行接続スイッチ303bを導通(オン)状態にする。また、座標(i,j+1)、(i+1,j+1)の第2方向配線A302aの列接続スイッチ304aを導通(オン)状態にする。このように、各スイッチを制御することで、4×4画素中の4つのR画素の画素出力の加算が行える。   Further, the connection capacitance cut switch 207 and the FD connection switch 305 of the pixel at the coordinates (i, j), (i, j + 2), (i + 2, j), (i + 2, j + 2) are turned on (on), and these R The FD capacitor 203 of the pixel is connected to the addition wiring of the addition circuit 300. Further, the row connection switch 303b of the first direction wiring B301b at the coordinates (i, j + 1), (i, j + 2), (i + 2, j + 1), (i + 2, j + 2) is turned on. In addition, the column connection switch 304a of the second direction wiring A302a at the coordinates (i, j + 1) and (i + 1, j + 1) is turned on. In this way, by controlling each switch, the pixel outputs of four R pixels in 4 × 4 pixels can be added.

次に、B画素及びG画素を例として、図13を参照して第2の実施形態における画素出力の加算方法を説明する。なお、図13に係る説明においては、導通(オン)状態にすると示したスイッチ以外は、非導通(オフ)状態とする(なお、接続容量カットスイッチ207及びFD接続スイッチ305については、少なくとも一方が非導通(オフ)状態であれば良い)。4×4画素中の8つのG画素の画素出力の加算については、図12に示したものと同様である。   Next, a pixel output addition method according to the second embodiment will be described with reference to FIG. 13 taking B pixels and G pixels as examples. In the description according to FIG. 13, except for the switch shown to be in the conductive (on) state, the non-conductive (off) state is set (note that at least one of the connection capacitance cut switch 207 and the FD connection switch 305 is at least one of them. Any non-conducting (off) state is acceptable. The addition of pixel outputs of 8 G pixels in 4 × 4 pixels is the same as that shown in FIG.

座標(i+1,j+1)、(i+1,j+3)、(i+3,j+1)、(i+3,j+3)にある画素の接続容量カットスイッチ207とFD接続スイッチ305を導通(オン)状態にし、これらB画素のFD容量203を加算回路300の加算配線と接続する。さらに、座標(i+1,j+2)、(i+1,j+3)、(i+3,j+2)、(i+3,j+3)の第1方向配線A301aの行接続スイッチ303aを導通(オン)状態にする。また、座標(i+1,j+1)、(i+2,j+1)の第2方向配線A302aの列接続スイッチ304aを導通(オン)状態にする。このように、各スイッチを制御することで、4×4画素中の4つのB画素の画素出力の加算が行える。   The connection capacity cut switch 207 and the FD connection switch 305 of the pixels at the coordinates (i + 1, j + 1), (i + 1, j + 3), (i + 3, j + 1), (i + 3, j + 3) are turned on, and the B pixels The FD capacitor 203 is connected to the addition wiring of the addition circuit 300. Further, the row connection switch 303a of the first direction wiring A301a at the coordinates (i + 1, j + 2), (i + 1, j + 3), (i + 3, j + 2), (i + 3, j + 3) is turned on. Further, the column connection switch 304a of the second direction wiring A302a at the coordinates (i + 1, j + 1) and (i + 2, j + 1) is turned on (on). In this way, by controlling each switch, pixel outputs of four B pixels in 4 × 4 pixels can be added.

本実施形態では、行毎に画素信号の読み出しを行うものを想定しており、特に行方向を第1の方向と規定している。この場合、行毎の加算動作を時間的に分離できるため、スリットローリング動作をさせる動画撮影においても、画素出力の加算が可能となる。   In the present embodiment, it is assumed that pixel signals are read out for each row, and in particular, the row direction is defined as the first direction. In this case, since the addition operation for each row can be temporally separated, pixel output can be added even in moving image shooting in which a slit rolling operation is performed.

前述した説明では、カラーフィルタが2×2画素を基本単位として配置され、第1の方向を行方向と規定した場合について示したが、本実施形態はこれに限定されるものではない。例えば、m×n画素を基本単位として、m×n種をそれぞれ別々に加算する場合には、第1方向配線をm本設ければ良い。そのとき、第2方向配線をm種に分類して、それぞれ異なる第1方向配線に(n−1)行おきに互いに交差する節点で電気的に接続すればよい。また、第1方向配線、第2方向配線のどれを画素配列毎に複数本化するかを限定するものではなく、種々の設計条件により、適宜決めて良い。第1方向配線を第1の方向の1つの画素配列毎に複数本とするようにしても良いし、第2方向配線を第2の方向の1つの画素配列毎に複数本とするようにしても良いし、第1方向配線及び第2方向配線をともに複数本とするようにしても良い。   In the above description, the case where the color filter is arranged with 2 × 2 pixels as a basic unit and the first direction is defined as the row direction has been described, but the present embodiment is not limited to this. For example, when m × n pixels are used as a basic unit and m × n types are added separately, m first direction wirings may be provided. At that time, the second-direction wirings are classified into m types, and the first-direction wirings may be electrically connected to the different first-direction wirings at nodes intersecting with each other every (n−1) rows. Further, it does not limit which one of the first direction wiring and the second direction wiring is formed for each pixel arrangement, and may be appropriately determined according to various design conditions. A plurality of first direction wirings may be provided for each pixel array in the first direction, and a plurality of second direction wirings may be provided for each pixel array in the second direction. Alternatively, a plurality of first direction wirings and second direction wirings may be provided.

一般に、撮像装置の動画撮影モードでは、HD(High Definition)やFHD(Full HD)といった公知の動画フォーマットに合わせた解像度及びフレームレートが求められる。通常、デジタルスチルカメラにおいては、動画撮影では静止画よりも解像度を抑えて画像信号を読み出すため、撮像素子の画素出力の間引き読み出しか加算読み出しが行われる。さらに場合によっては、画像伸縮処理も行うことで各動画フォーマットに合わせた画像出力を得ることもある。   In general, in a moving image shooting mode of an imaging apparatus, a resolution and a frame rate that match a known moving image format such as HD (High Definition) and FHD (Full HD) are required. Usually, in a digital still camera, in order to read an image signal with a resolution lower than that of a still image in moving image shooting, thinning readout or addition readout is performed on the pixel output of the image sensor. Further, in some cases, an image output corresponding to each moving image format may be obtained by performing an image expansion / contraction process.

動画撮影モードでの制御の一例をあげれば、動画撮影モードに動作モードを遷移した際にシャッタを開き、撮影ボタンの押下により撮影を開始する。動画撮影中は、例えば、図14に示す駆動例のように各信号を制御して、撮像素子をフレーム毎に駆動して画素信号の加算読み出しを行って画像出力を得る。図14に示されているように、フレーム同期信号によって各フレームでの動作を規定することができる。   As an example of control in the moving image shooting mode, the shutter is opened when the operation mode is changed to the moving image shooting mode, and shooting is started by pressing the shooting button. During moving image shooting, for example, each signal is controlled as in the driving example shown in FIG. 14, and the image sensor is driven for each frame to perform addition reading of pixel signals to obtain an image output. As shown in FIG. 14, the operation in each frame can be defined by the frame synchronization signal.

CMOS型の撮像素子である場合、動画撮影は一行毎にリセットと蓄積を行うスリットローリング駆動により動画撮影が行われる。ここで、4×i、4×i+1、4×i+2、4×i+3行目の読み出し動作について説明する。行読み出し同期信号のタイミングでリセット期間に入り、4×i、4×i+1、4×i+2、4×i+3行目の画素に対応する信号φR及び信号φTXを同時にアサートさせ、対象行の画素のリセットを行う。   In the case of a CMOS type image sensor, moving image shooting is performed by slit rolling driving that performs reset and accumulation for each row. Here, the read operation of the 4 × i, 4 × i + 1, 4 × i + 2, 4 × i + 3 row will be described. The reset period starts at the timing of the row readout synchronization signal, and the signals φR and φTX corresponding to the pixels in the 4 × i, 4 × i + 1, 4 × i + 2, 4 × i + 3 rows are simultaneously asserted, and the pixels in the target row are reset. I do.

次の加算ON期間において、例えば図12、図13を用いて説明したような加算配線の信号φADDSEL、信号φRADD、信号φCADD、及び信号φFADDをアサートさせることで、対象画素のFD容量203を電気的に接続する。このとき、信号φRをアサートさせておくことで、加算回路300内の電位のリセットを行うことができる。   In the next addition ON period, for example, the signal φADDSEL, the signal φRADD, the signal φCADD, and the signal φFADD of the addition wiring as described with reference to FIGS. 12 and 13 are asserted, so that the FD capacitor 203 of the target pixel is electrically Connect to. At this time, the potential in the adder circuit 300 can be reset by asserting the signal φR.

そして、信号φR及び信号φTXがネゲートされた時点で蓄積期間が開始され、受光回路200の光電変換素子201は光電荷の蓄積を開始する。加算OFF期間において、信号φADDSEL、信号φRADD、信号φCADD、及び信号φFADDをネゲートする。読み出し期間では、信号φSELをアサートしている期間中に信号φPHを間引き列毎にアサートさせる。この動作を間引き行毎に繰り返すことで、撮像素子から画素の光電荷を加算平均した出力信号を読み出すことができる。例えば、図12、図13で説明した4×4画素を単位パターンとして画素出力の加算を行った場合には、4行4列の間引きで信号φPHをアサートすればよい。   Then, when the signal φR and the signal φTX are negated, the accumulation period is started, and the photoelectric conversion element 201 of the light receiving circuit 200 starts accumulating photoelectric charges. In the addition OFF period, the signal φADDSEL, the signal φRADD, the signal φCADD, and the signal φFADD are negated. In the read period, the signal φPH is asserted for each thinning column during the period in which the signal φSEL is asserted. By repeating this operation for each thinning-out row, an output signal obtained by averaging the photoelectric charges of the pixels can be read from the image sensor. For example, when pixel outputs are added using the 4 × 4 pixels described in FIGS. 12 and 13 as a unit pattern, the signal φPH may be asserted by thinning out 4 rows and 4 columns.

本実施形態では、前述した第1の実施形態と同様の効果が得られるとともに、スリットローリング読み出しでも加算回路の接続スイッチにより任意の画素同士の画素出力の加算を行うことができる。   In the present embodiment, the same effects as those of the first embodiment described above can be obtained, and pixel outputs of arbitrary pixels can be added by the connection switch of the addition circuit even in slit rolling reading.

加算回路300は、前述した構成に限らず、例えば図15に示すように加算回路300内に電荷を保持するメモリ部としてのアナログメモリを備えるようにしても良い。図15は、加算回路300の他の構成例を示す図である。図15に示す加算回路300では、網目状配線(加算配線)の各節点に対してアナログメモリ307とメモリ接続スイッチ308とが接続されている。このように、メモリ接続スイッチ308を介して加算配線に接続されるアナログメモリ307を設けることで、別の時刻に取得した電荷(画素信号)を保持しておくことができるため、例えばフレーム間やコマ間での画素信号の加算が行えるようになる。   The adder circuit 300 is not limited to the configuration described above, and may include an analog memory as a memory unit that holds charges in the adder circuit 300 as shown in FIG. FIG. 15 is a diagram illustrating another configuration example of the adder circuit 300. In the addition circuit 300 shown in FIG. 15, an analog memory 307 and a memory connection switch 308 are connected to each node of the mesh-like wiring (addition wiring). In this manner, by providing the analog memory 307 connected to the addition wiring via the memory connection switch 308, the charge (pixel signal) acquired at another time can be held. Pixel signals can be added between frames.

また、前述した実施形態では、本実施形態に係る撮像素子を1つの半導体チップに受光回路200及び加算回路300を形成した、裏面照射型の撮像素子で実現する場合を示したが、これに限定されるものではない。例えば、図16に示すように、異なる半導体チップに形成された受光回路200と加算回路300とで撮像素子を構成するようにしても良い。すなわち、受光回路200が形成された受光回路チップ250と、加算回路300が形成された加算回路チップ350とを、マイクロバンプ等の接続手段410により電気的に接続する構成としても良い。このようにして、受光回路300のFD容量203と加算回路300の加算配線とが接続される構成であっても良い。   In the above-described embodiments, the imaging device according to the present embodiment is realized by a back-illuminated imaging device in which the light receiving circuit 200 and the adding circuit 300 are formed on one semiconductor chip. However, the present invention is not limited thereto. Is not to be done. For example, as shown in FIG. 16, an image sensor may be configured by the light receiving circuit 200 and the adding circuit 300 formed on different semiconductor chips. That is, the light receiving circuit chip 250 in which the light receiving circuit 200 is formed and the adding circuit chip 350 in which the adding circuit 300 is formed may be electrically connected by the connecting means 410 such as a micro bump. In this manner, the FD capacitor 203 of the light receiving circuit 300 and the addition wiring of the addition circuit 300 may be connected.

(他の実施形態)
図17は、本発明の実施形態としての携帯電話機600の構成例を示すブロック図である。本実施形態の携帯電話機600は、音声通話機能の他、電子メール機能や、インターネット接続機能、画像の撮影、再生機能等を有する。
(Other embodiments)
FIG. 17 is a block diagram illustrating a configuration example of a mobile phone 600 as an embodiment of the present invention. The mobile phone 600 according to the present embodiment has an electronic mail function, an Internet connection function, an image shooting and playback function, etc. in addition to a voice call function.

図17において、通信部601は、ユーザが契約した通信キャリアに従う通信方式により他の電話機との間で音声データや画像データを通信する。音声処理部602は、音声通話時において、マイクロフォン603からの音声データを発信に適した形式に変換して通信部601に送る。また、音声処理部602は、通信部601から送られた通信相手からの音声データを復号し、スピーカ604に送る。撮像部605は、前述した実施形態に係る撮像素子100を有し、被写体の画像を撮影したり、画像データを出力したりする。画像処理部606は、画像の撮影時においては、撮像部605により撮影された画像データを処理し、記録に適した形式に変換して出力する。また、画像処理部606は、記録された画像の再生時には、再生された画像を処理して表示部607に送る。表示部607は、数インチ程度の液晶表示パネルを備え、制御部609からの指示に応じて各種の画面を表示する。不揮発メモリ608は、アドレス帳の情報や、電子メールのデータ、撮像部605により撮影された画像データ等のデータを記憶する。   In FIG. 17, a communication unit 601 communicates audio data and image data with other telephones by a communication method according to a communication carrier contracted by a user. The voice processing unit 602 converts voice data from the microphone 603 into a format suitable for transmission and sends it to the communication unit 601 during a voice call. Also, the voice processing unit 602 decodes voice data from the communication partner sent from the communication unit 601 and sends it to the speaker 604. The image capturing unit 605 includes the image sensor 100 according to the above-described embodiment, and captures an image of a subject or outputs image data. The image processing unit 606 processes the image data captured by the imaging unit 605 at the time of capturing an image, converts it into a format suitable for recording, and outputs it. In addition, when the recorded image is reproduced, the image processing unit 606 processes the reproduced image and sends it to the display unit 607. The display unit 607 includes a liquid crystal display panel of about several inches, and displays various screens in accordance with instructions from the control unit 609. The nonvolatile memory 608 stores data such as address book information, e-mail data, and image data captured by the imaging unit 605.

制御部609はCPUやメモリ等を有し、不図示のメモリに記憶された制御プログラムに従って電話機600の各部を制御する。操作部610は、電源ボタンや番号キー、その他ユーザがデータを入力するための各種の操作キーを備える。カードIF(インタフェース)611は、メモリカード612に対して各種のデータを記録再生する。外部IF613は、不揮発メモリ608やメモリカード612に記憶されたデータを外部機器に送信し、また、外部機器から送信されたデータを受信する。外部IF(インタフェース)613は、USB(Universal Serial Bus)等の有線の通信方式や、無線通信など、公知の通信方式により通信を行う。   The control unit 609 includes a CPU, a memory, and the like, and controls each unit of the telephone 600 according to a control program stored in a memory (not shown). The operation unit 610 includes a power button, number keys, and other various operation keys for a user to input data. A card IF (interface) 611 records and reproduces various data with respect to the memory card 612. The external IF 613 transmits data stored in the nonvolatile memory 608 and the memory card 612 to an external device, and receives data transmitted from the external device. The external IF (interface) 613 performs communication by a known communication method such as a wired communication method such as USB (Universal Serial Bus) or wireless communication.

次に、電話機600における音声通話機能を説明する。通話相手に対して電話をかける場合、ユーザが操作部610の番号キーを操作して通話相手の番号を入力するか、不揮発メモリ608に記憶されたアドレス帳を表示部607に表示し、通話相手を選択し、発信を指示する。発信が指示されると、制御部609は通信部601に対し、通話相手に発信する。通話相手に着信すると、通信部601は音声処理部602に対して相手の音声データを出力するとともに、ユーザの音声データを相手に送信する。   Next, a voice call function in the telephone 600 will be described. When making a call to the other party, the user operates the number key of the operation unit 610 to input the number of the other party, or the address book stored in the nonvolatile memory 608 is displayed on the display unit 607 to call the other party. Select and instruct to make a call. When the transmission is instructed, the control unit 609 transmits the communication unit 601 to the other party. When an incoming call is received, the communication unit 601 outputs the other party's voice data to the voice processing unit 602 and transmits the user's voice data to the other party.

また、電子メールを送信する場合、ユーザは、操作部610を用いて、メール作成を指示する。メール作成が指示されると、制御部609はメール作成用の画面を表示部607に表示する。ユーザは操作部610を用いて送信先アドレスや本文を入力し、送信を指示する。制御部609はメール送信が指示されると、通信部601に対しアドレスの情報とメール本文のデータを送る。通信部601は、メールのデータを通信に適した形式に変換し、送信先に送る。また、通信部601は、電子メールを受信すると、受信したメールのデータを表示に適した形式に変換し、表示部607に表示する。   When transmitting an e-mail, the user uses the operation unit 610 to instruct mail creation. When mail creation is instructed, the control unit 609 displays a mail creation screen on the display unit 607. The user inputs a transmission destination address and text using the operation unit 610 and instructs transmission. When mail transmission is instructed, the control unit 609 sends address information and mail text data to the communication unit 601. The communication unit 601 converts mail data into a format suitable for communication and sends the data to a transmission destination. When the communication unit 601 receives an electronic mail, the communication unit 601 converts the received mail data into a format suitable for display and displays the data on the display unit 607.

次に、電話機600における撮影機能について説明する。ユーザが操作部610を操作して撮影モードを設定した後、静止画或いは動画の撮影を指示すると、撮像部605は静止画データ或いは動画データを撮影して画像処理部606に送る。画像処理部606は撮影された静止画データや動画データを処理し、不揮発メモリ608に記憶する。また、画像処理部606は、撮影された静止画データや動画データをカードIF611に送る。カードIF611は静止画データや動画データをメモリカード612に記憶する。   Next, the photographing function in the telephone 600 will be described. When the user operates the operation unit 610 to set the shooting mode and then instructs to shoot a still image or a moving image, the imaging unit 605 shoots the still image data or the moving image data and sends it to the image processing unit 606. The image processing unit 606 processes captured still image data and moving image data, and stores them in the nonvolatile memory 608. Also, the image processing unit 606 sends the captured still image data and moving image data to the card IF 611. The card IF 611 stores still image data and moving image data in the memory card 612.

また、電話機600は、このように撮影された静止画データや動画データを含むファイルを、電子メールの添付ファイルとして送信することができる。具体的には、電子メールを送信する際に、不揮発メモリ608やメモリカード612に記憶された画像ファイルを選択し、添付ファイルとして送信を指示する。   In addition, the telephone 600 can transmit a file including still image data and moving image data shot in this way as an attached file of an e-mail. Specifically, when an e-mail is transmitted, an image file stored in the nonvolatile memory 608 or the memory card 612 is selected, and transmission is instructed as an attached file.

また、電話機600は、撮影された静止画データや動画データを含むファイルを、外部IF613によりPC(コンピュータ)や他の電話機等の外部機器に送信することもできる。ユーザは、操作部610を操作して、不揮発メモリ608やメモリカード612に記憶された画像ファイルを選択し、送信を指示する。制御部609は、選択された画像ファイルを不揮発メモリ608或いはメモリカード612から読み出し、外部機器に送信するよう、外部IF613を制御する。   The phone 600 can also transmit a file including captured still image data and moving image data to an external device such as a PC (computer) or another telephone using the external IF 613. The user operates the operation unit 610 to select an image file stored in the nonvolatile memory 608 or the memory card 612 and instruct transmission. The control unit 609 controls the external IF 613 so that the selected image file is read from the nonvolatile memory 608 or the memory card 612 and transmitted to the external device.

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。   The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed as being limited thereto. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.

100:撮像素子 200:受光回路 201:光電変換素子(フォトダイオード) 203:フローティングディフュージョン(FD)容量 207:接続容量カットスイッチ 208:受光回路接続部 300:加算回路 301:第1方向配線 302:第2方向配線 303:列接続スイッチ 304:行接続スイッチ 305:FD接続スイッチ 306:加算回路接続部 307:アナログメモリ 308:メモリ接続スイッチ 400、410:接続手段 500:撮像装置 503:レンズ 505:制御部 DESCRIPTION OF SYMBOLS 100: Image pick-up element 200: Light receiving circuit 201: Photoelectric conversion element (photodiode) 203: Floating diffusion (FD) capacity | capacitance 207: Connection capacity cut switch 208: Light receiving circuit connection part 300: Adder circuit 301: 1st direction wiring 302: 1st Two-way wiring 303: Column connection switch 304: Row connection switch 305: FD connection switch 306: Adder circuit connection unit 307: Analog memory 308: Memory connection switch 400, 410: Connection means 500: Imaging device 503: Lens 505: Control unit

Claims (7)

それぞれの画素が光電変換素子と前記光電変換素子からの電荷を保持する容量と前記容量に電気的に接続する第1の接続部とを有し、複数の前記画素が2次元状に配置された受光回路と、
前記受光回路の前記第1の接続部に対応する第2の接続部を有する加算回路と、
前記受光回路の前記第1の接続部と前記加算回路の前記第2の接続部とを電気的に接続する接続手段とを有し、
前記加算回路は、
第1の方向に伸びる複数の第1方向配線と、
前記第1の方向とは異なる方向に伸び、前記第1方向配線との交差部で前記第1方向配線に電気的に接続する複数の第2方向配線と、
前記第1方向配線と前記第2方向配線の接続点のうちの前記第1方向配線上で隣り合う接続点の間にそれぞれ配置した第1の接続スイッチと、
前記第1方向配線と前記第2方向配線の接続点のうちの前記第2方向配線上で隣り合う接続点の間にそれぞれ配置した第2の接続スイッチと、
前記第1方向配線と前記第2方向配線の接続点と、前記第2の接続部との間にそれぞれ配置した第3の接続スイッチとを有することを特徴とする撮像素子。
Each pixel has a photoelectric conversion element, a capacitor for holding charges from the photoelectric conversion element, and a first connection portion electrically connected to the capacitor, and the plurality of pixels are arranged two-dimensionally. A light receiving circuit;
An adder circuit having a second connection corresponding to the first connection of the light receiving circuit;
Connection means for electrically connecting the first connection part of the light receiving circuit and the second connection part of the adding circuit;
The adder circuit
A plurality of first direction wirings extending in a first direction;
A plurality of second direction wirings extending in a direction different from the first direction and electrically connected to the first direction wiring at an intersection with the first direction wiring;
A first connection switch disposed between connection points adjacent to each other on the first direction wiring among connection points of the first direction wiring and the second direction wiring;
A second connection switch disposed between connection points adjacent to each other on the second direction wiring among connection points of the first direction wiring and the second direction wiring;
An image pickup device comprising: a third connection switch disposed between a connection point of the first direction wiring and the second direction wiring and the second connection portion.
前記第1方向配線及び前記第2方向配線の少なくとも一方の配線は、当該配線が伸びる方向の1つの画素配列毎に複数の配線を設けていることを特徴とする請求項1記載の撮像素子。   The imaging device according to claim 1, wherein at least one of the first direction wiring and the second direction wiring includes a plurality of wirings for each pixel array in a direction in which the wiring extends. 前記受光回路は、前記容量と前記第1の接続部との間にそれぞれ配置した接続容量カットスイッチを有することを特徴とする請求項1又は2記載の撮像素子。   The imaging device according to claim 1, wherein the light receiving circuit includes a connection capacitance cut switch disposed between the capacitor and the first connection portion. 前記加算回路は、前記第1方向配線と前記第2方向配線の接続点に、第4の接続スイッチを介して接続され、当該接続点における電荷を保持するメモリ部を有することを特徴とする請求項1〜3の何れか1項に記載の撮像素子。   The adder circuit includes a memory unit that is connected to a connection point between the first direction wiring and the second direction wiring via a fourth connection switch and holds electric charges at the connection point. Item 4. The imaging device according to any one of Items 1 to 3. 前記受光回路における光の入射方向に対して前記光電変換素子の裏側に前記加算回路が配置され、
前記受光回路と前記加算回路とが1つの半導体チップに形成されていることを特徴とする請求項1〜4の何れか1項に記載の撮像素子。
The addition circuit is disposed on the back side of the photoelectric conversion element with respect to the light incident direction in the light receiving circuit,
The imaging device according to claim 1, wherein the light receiving circuit and the adding circuit are formed on a single semiconductor chip.
前記受光回路と前記加算回路とが異なる半導体チップに形成されていることを特徴とする請求項1〜4の何れか1項に記載の撮像素子。   The image sensor according to claim 1, wherein the light receiving circuit and the adding circuit are formed on different semiconductor chips. 請求項1〜6の何れか1項に記載の撮像素子と、
前記撮像素子が有する画素に光を集光させるレンズと、
前記撮像素子及び前記レンズを制御する制御部とを有することを特徴とする撮像装置。
The image sensor according to any one of claims 1 to 6,
A lens that collects light on the pixels of the image sensor;
An imaging apparatus comprising: a control unit that controls the imaging element and the lens.
JP2014080408A 2014-04-09 2014-04-09 Imaging device and imaging apparatus Pending JP2015201793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014080408A JP2015201793A (en) 2014-04-09 2014-04-09 Imaging device and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014080408A JP2015201793A (en) 2014-04-09 2014-04-09 Imaging device and imaging apparatus

Publications (1)

Publication Number Publication Date
JP2015201793A true JP2015201793A (en) 2015-11-12

Family

ID=54552707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014080408A Pending JP2015201793A (en) 2014-04-09 2014-04-09 Imaging device and imaging apparatus

Country Status (1)

Country Link
JP (1) JP2015201793A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801932A (en) * 2017-11-16 2019-05-24 三星电子株式会社 Imaging sensor and electronic device including it

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801932A (en) * 2017-11-16 2019-05-24 三星电子株式会社 Imaging sensor and electronic device including it
US11031430B2 (en) 2017-11-16 2021-06-08 Samsung Electronics Co., Ltd. Image sensor with dummy lines for minimizing fixed pattern noise (FPN) and electronic apparatus including the same
CN109801932B (en) * 2017-11-16 2024-03-05 三星电子株式会社 Image sensor and electronic device including the same

Similar Documents

Publication Publication Date Title
KR101853242B1 (en) Solid state image sensor with enhanced charge capacity and dynamic range
JP5026951B2 (en) Imaging device driving device, imaging device driving method, imaging device, and imaging device
US7978240B2 (en) Enhancing image quality imaging unit and image sensor
CN109742094B (en) Image pickup device and electronic apparatus
JP6026102B2 (en) Solid-state imaging device and electronic device
KR20230093080A (en) Imaging element, imaging method and electronic apparatus
JP7400863B2 (en) Imaging device and imaging device
JP6825675B2 (en) Image sensor and image sensor
JP2016072863A (en) Electronic apparatus, reproduction apparatus, recording medium, recording program, reproduction program, recording method, and reproduction method
JP2015201793A (en) Imaging device and imaging apparatus
JP2016072864A (en) Electronic apparatus, reproduction apparatus, recording medium, recording program, reproduction program, recording method, and reproduction method
JP6733159B2 (en) Imaging device and imaging device
JP6520035B2 (en) Electronics
JP6217338B2 (en) Solid-state imaging device and imaging apparatus
JP6702371B2 (en) Imaging device and imaging device
JP6760907B2 (en) Image sensor and image sensor
JP6798532B2 (en) Image sensor and image sensor
JP6375613B2 (en) Solid-state imaging device and imaging apparatus
JP7439772B2 (en) Imaging device and imaging device
JP6458114B2 (en) Imaging device, imaging device, and mobile phone
JP6863355B2 (en) Image sensor and image sensor
JP2021016201A (en) Solid state imaging device and imaging apparatus
JP6375614B2 (en) Solid-state imaging device and imaging apparatus
JP2020145699A (en) Solid state image sensor and imaging device
BR112017011803B1 (en) SOLID-STATE IMAGE SENSOR WITH IMPROVED LOAD CAPACITY AND DYNAMIC RANGE