JP2015186337A - 電源回路及び照明装置 - Google Patents

Abstract

【課題】安定した動作の電源回路及び照明装置を提供することを目的とする。【解決手段】実施形態によれば、ブリッジ回路とトランスと整流平滑回路とドライバと電流検出部と制御部とを備えた電源回路が提供される。ブリッジ回路は、スイッチング素子のオン・オフによって、直流電圧を交流電圧に変換する。トランスは、ブリッジ回路に接続された一次巻線と、一次巻線と磁気結合した二次巻線と、を含み、交流電圧に変圧する。整流平滑回路は、交流電圧を整流する整流素子を含み、交流電圧を直流の出力電圧に変換して直流負荷に供給する。ドライバは、スイッチング素子のオン・オフを制御する。電流検出部は、スイッチング素子に流れる電流を検出する。制御部は、電流検出部の検出した電流を基に、直流負荷の異常の検出を行い、異常を検出した場合に、ドライバによるスイッチング素子の制御を停止させる。【選択図】図１

Description

本発明の実施形態は、電源回路及び照明装置に関する。

入力電圧を所定の出力電圧に変換して負荷に供給する電源回路がある。電源回路は、例えば、発光ダイオード（Light-emitting diode：ＬＥＤ）などの発光素子を含む照明装置に用いられている。電源回路は、例えば、発光素子に電力を供給し、発光素子を点灯させる。また、電源回路では、トランスを用いることにより、一次側と二次側とを電気的に絶縁することが行われている。こうした電源回路では、安定した動作が望まれる。

特開２００６−７３４４０号公報

安定した動作の電源回路及び照明装置を提供することを目的とする。

本発明の実施形態によれば、ブリッジ回路と、トランスと、整流平滑回路と、ドライバと、電流検出部と、制御部と、を備えた電源回路が提供される。前記ブリッジ回路は、少なくとも１つのスイッチング素子を含み、前記スイッチング素子のオン・オフによって、直流電圧を第１交流電圧に変換する。前記トランスは、前記ブリッジ回路に接続された一次巻線と、前記一次巻線と磁気結合した二次巻線と、を含み、前記第１交流電圧を前記第２交流電圧に変圧する。前記整流平滑回路は、前記二次巻線から出力される前記第２交流電圧を整流する整流素子を含み、前記第２交流電圧を直流の出力電圧に変換し、前記出力電圧を直流負荷に供給する。前記ドライバは、前記スイッチング素子のオン・オフを制御する。前記電流検出部は、前記スイッチング素子に流れる電流を検出する。前記制御部は、前記電流検出部の検出した前記電流を基に、前記直流負荷の異常の検出を行い、前記異常を検出した場合に、前記ドライバによる前記スイッチング素子の制御を停止させる。

本発明の実施形態によれば、安定した電力を負荷に供給できる電源回路及び照明装置を提供することができる。

実施形態に係る照明装置を模式的に表すブロック図である。 図２（ａ）〜図２（ｃ）は、スイッチング素子に流れる電流のシミュレーションの一例を模式的に表すグラフ図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

図１は、実施形態に係る照明装置を模式的に表すブロック図である。
図１に表したように、照明装置１０は、照明負荷１２（直流負荷）と、電源回路１４と、を備える。照明負荷１２は、例えば、発光ダイオード（Light-emitting diode：ＬＥＤ）などの照明光源１６を有する。照明光源１６は、例えば、有機発光ダイオード（Organic light-emitting diode：ＯＬＥＤ）などでもよい。照明光源１６には、例えば、順方向降下電圧を有する発光素子が用いられる。照明負荷１２は、電源回路１４からの出力電圧の印加及び出力電流の供給により、照明光源１６を点灯させる。出力電圧及び出力電流の値は、照明光源１６に応じて規定される。

電源回路１４は、一対の電源入力端子１４ａ、１４ｂと、一対の電源出力端子１４ｃ、１４ｄと、を有する。各電源入力端子１４ａ、１４ｂには、交流電源２が接続される。照明負荷１２は、各電源出力端子１４ｃ、１４ｄに接続される。なお、本願明細書において、「接続」とは、電気的な接続を意味し、物理的に接続されていない場合や他の要素を介して接続されている場合も含むものとする。また、「接続」には、トランスなどを介して磁気的に結合している場合も含むものとする。

交流電源２は、例えば、商用電源である。電源回路１４は、交流電源２から供給される交流の入力電圧ＶＩＮを直流の出力電圧ＶＯＵＴに変換して照明負荷１２に出力することにより、照明光源１６を点灯させる。

電源出力端子１４ｃの電位は、電源出力端子１４ｄの電位よりも高い。例えば、照明光源１６がＬＥＤである場合には、アノードが、電源出力端子１４ｃに接続され、カソードが、電源出力端子１４ｄに接続される。これにより、照明光源１６に順方向の電流が流れ、照明光源１６が点灯する。以下では、各電源出力端子１４ｃ、１４ｄを区別する場合に、電源出力端子１４ｃを高電位出力端子１４ｃと称し、電源出力端子１４ｄを低電位出力端子１４ｄと称す。

電源回路１４は、フィルタ回路２１と、整流回路２２と、力率改善回路２３と、ハーフブリッジ回路２４（ブリッジ回路）と、トランス２５と、整流平滑回路２６と、を含む。

フィルタ回路２１は、各電源入力端子１４ａ、１４ｂに接続されている。フィルタ回路２１は、例えば、インダクタと、コンデンサと、を含む。フィルタ回路２１は、交流電源２から供給される入力電圧ＶＩＮに含まれるノイズを抑制する。

整流回路２２は、入力端子２２ａ、２２ｂ、高電位端子２２ｃ、及び、低電位端子２２ｄを有する。各入力端子２２ａ、２２ｂは、フィルタ回路２１に接続される。整流回路２２には、フィルタ回路２１によってノイズの抑制された入力電圧ＶＩＮが入力される。フィルタ回路２１は、必要に応じて設けられ、省略可能である。例えば、フィルタ回路２１を省略し、整流回路２２を各電源入力端子１４ａ、１４ｂに接続してもよい。

整流回路２２は、例えば、ダイオードブリッジである。整流回路２２は、例えば、交流の入力電圧ＶＩＮを全波整流し、全波整流後の整流電圧（例えば、脈流電圧）を高電位端子２２ｃと低電位端子２２ｄとの間に生じさせる。高電位端子２２ｃの電位は、低電位端子２２ｄの電位よりも高い。低電位端子２２ｄの電位は、例えば、接地電位または電源回路１４の基準電位である。低電位端子２２ｄの電位は、高電位端子２２ｃの電位よりも低い任意の電位でよい。整流回路２２による入力電圧ＶＩＮの整流は、半波整流でもよい。

力率改善回路２３は、整流回路２２に接続される。力率改善回路２３は、整流電圧において、電源周波数の整数倍の高調波の発生を抑制する。これにより、力率改善回路２３は、整流電圧の力率を改善する。

力率改善回路２３は、例えば、スイッチング素子４１と、インダクタ４２と、ダイオード４３と、コンデンサ４４と、を含む。スイッチング素子４１は、電極４１ａ〜電極４１ｃを有する。インダクタ４２の一端は、高電位端子２２ｃに接続されている。インダクタ４２の他端は、電極４１ａに接続されている。電極４１ｂは、低電位端子２２ｄに接続されている。ダイオード４３のアノードは、電極４１ａに接続されている。ダイオード４３のカソードは、コンデンサ４４の一端に接続されている。コンデンサ４４の他端は、低電位端子２２ｄに接続されている。すなわち、この例において、力率改善回路２３は、昇圧チョッパ回路である。力率改善回路２３は、これに限ることなく、整流電圧の力率を改善することができる任意の回路でよい。

力率改善回路２３は、例えば、スイッチング素子４１をスイッチングさせ、入力電流を正弦波に近づけることにより、整流電圧の力率を改善する。また、力率改善回路２３は、力率改善後の整流電圧をコンデンサ４４で平滑化することにより、整流電圧を直流電圧ＶＤＣに変換する。力率改善回路２３は、例えば、交流１００Ｖ（実効値）の入力電圧ＶＩＮを、約４１０Ｖの直流電圧ＶＤＣに変換する。直流電圧ＶＤＣの値は、これに限ることなく、任意の値でよい。なお、コンデンサ４４は、必要に応じて設けられ、省略可能である。力率改善回路２３は、例えば、力率改善後の整流電圧を出力してもよい。

ハーフブリッジ回路２４は、スイッチング素子５１、５２と、コンデンサ５３と、を含む。スイッチング素子５１は、電極５１ａ〜電極５１ｃを有する。電極５１ａは、コンデンサ４４の高電位側の端子に接続されている。電極５１ｂは、スイッチング素子５２の電極５２ａに接続されている。電極５２ｂは、低電位端子２２ｄに接続されている。この例では、整流回路２２と力率改善回路２３とによって直流電圧源が構成される。スイッチング素子５１、５２は、直流電圧源に対して直列に接続される。直流電圧源は、これに限ることなく、ハーフブリッジ回路２４に対して直流電圧を供給可能な任意の電圧源でよい。

トランス２５は、一次巻線５５と、二次巻線５６、５７と、を有する。一次巻線５５は、ハーフブリッジ回路２４に接続されている。一次巻線５５の一端は、電極５１ｂ及び電極５２ａに接続される。すなわち、一次巻線５５の一端は、２つのスイッチング素子５１、５２の間に接続される。一次巻線５５の他端は、コンデンサ５３を介して低電位端子２２ｄに接続されている。この例では、コンデンサ５３が、一次巻線５５と低電位端子２２ｄとの間に接続されている。換言すれば、コンデンサ５３は、一次巻線５５と基準電位との間に接続される。コンデンサ５３は、例えば、電極５１ｂと一次巻線５５との間に接続してもよい。

ハーフブリッジ回路２４は、スイッチング素子５１をオンにし、スイッチング素子５２をオフにすることにより、一次巻線５５を介してコンデンサ５３を充電する。そして、ハーフブリッジ回路２４は、スイッチング素子５１をオフにし、スイッチング素子５２をオンにすることにより、一次巻線５５を介してコンデンサ５３を放電する。このように、ハーフブリッジ回路２４は、各スイッチング素子５１、５２を交互にオン・オフすることにより、一次巻線５５の両端に交流電圧を生じさせる。すなわち、ハーフブリッジ回路２４は、力率改善回路２３から供給される直流電圧ＶＤＣを交流電圧に変換する。

また、トランス２５は、漏れインダクタンス５５ａを含む。図１では、便宜的に漏れインダクタンス５５ａを一次巻線５５と離して図示しているが、実際には、漏れインダクタンス５５ａは、トランス２５の一部である。漏れインダクタンス５５ａは、図示のように、一次巻線５５に直列に接続されたインダクタとして表される。

電源回路１４は、トランス２５とコンデンサ５３とによって共振回路を構成する。具体的には、一次巻線５５と漏れインダクタンス５５ａとコンデンサ５３とによって、いわゆるＬＬＣ共振回路を構成する。一次巻線５５と漏れインダクタンス５５ａとコンデンサ５３とによって、共振周波数が決定される。これにより、各スイッチング素子５１、５２のスイッチング周波数を制御することにより、照明負荷１２に供給する電力を制御することができる。

各スイッチング素子４１、５１、５２は、例えば、ｎチャネル形のＦＥＴである。例えば、電極４１ａ、５１ａ、５２ａは、ドレインである。電極４１ｂ、５１ｂ、５２ｂは、ソースである。電極４１ｃ、５１ｃ、５２ｃは、ゲートである。各スイッチング素子４１、５１、５２は、例えば、ｐチャネル形のＦＥＴでもよいし、バイポーラトランジスタやＨＥＭＴなどでもよい。

二次巻線５６、５７は、一次巻線５５と磁気結合している。従って、一次巻線５５に交流電流が流れると、それに応じた交流電流が、二次巻線５６、５７に流れる。これにより、トランス２５は、ハーフブリッジ回路２４から供給される第１交流電圧を第２交流電圧に変圧する。トランス２５は、ハーフブリッジ回路２４から供給される交流電圧を降圧する。第２交流電圧は、第１交流電圧と異なる。第２交流電圧の実効値は、例えば、第１交流電圧の実効値よりも小さい。

このように、トランス２５を設け、一次側と二次側とを電気的に絶縁することで、例えば、照明装置１０の安全性を高めることができる。

二次巻線５７は、二次巻線５６に直列に接続されている。二次巻線５６、５７の接続点は、図示を省略した配線により、低電位端子２２ｄに接続される。二次巻線５６、５７の接続点は、低電位端子２２ｄと実質的に同じ電位に設定される。すなわち、二次巻線５６、５７の接続点は、基準電位に設定される。

整流平滑回路２６は、整流回路６０と、平滑コンデンサ６４と、を含む。整流回路６０は、整流素子６１、６２を含む。整流回路６０は、例えば、１つのパッケージ６０ｐ内に２つの整流素子６１、６２が設けられた１つの素子である。整流素子６１、６２は、ショットキーバリアダイオードである。整流素子６１、６２は、他のダイオードでもよい。

整流素子６１のアノードは、二次巻線５６の二次巻線５７と反対側の端部に接続されている。整流素子６１のカソードは、平滑コンデンサ６４の一端に接続されている。整流素子６２のアノードは、二次巻線５７の二次巻線５６と反対側の端部に接続されている。整流素子６２のカソードは、平滑コンデンサ６４の一端に接続されている。平滑コンデンサ６４の他端は、二次巻線５６、５７の接続点に接続されている。

これにより、整流平滑回路２６は、トランス２５によって降圧された交流電圧を整流素子６１、６２で整流し、整流電圧に変換する。そして、整流平滑回路２６は、整流電圧を平滑コンデンサ６４で平滑化することにより、整流電圧を直流電圧に変換する。すなわち、整流平滑回路２６は、出力電圧ＶＯＵＴを生成する。この例において、整流平滑回路２６は、各整流素子６１、６２により、交流電圧を全波整流する。整流平滑回路２６は、例えば、各整流素子６１、６２のいずれか一方を含み、交流電圧を半波整流する回路でもよい。すなわち、整流平滑回路２６は、各整流素子６１、６２の少なくとも一方を含む回路でよい。

高電位出力端子１４ｃは、平滑コンデンサ６４の高電位側の端子に接続されている。低電位出力端子１４ｄは、二次巻線５６、５７の接続点に接続されている。これにより、各電源出力端子１４ｃ、１４ｄの間に出力電圧ＶＯＵＴが出力される。

電源回路１４は、ＰＦＣ（Power Factor Correction）ドライバ３０（第２ドライバ）と、ＨＢ（Half Bridge）ドライバ３１（第１ドライバ）と、フィードバック回路３２と、制御部３３と、電流検出部３４と、位相検出器３５と、をさらに含む。

ＰＦＣドライバ３０は、力率改善回路２３のスイッチング素子４１の電極４１ｃに接続に接続されている。ＰＦＣドライバ３０は、例えば、所定のパルス信号を電極４１ｃに入力することにより、スイッチング素子４１のオン・オフを制御する。すなわち、ＰＦＣドライバ３０は、力率改善回路２３による直流電圧ＶＤＣの生成を制御する。

ＨＢドライバ３１は、ハーフブリッジ回路２４のスイッチング素子５１の電極５１ｃ及びスイッチング素子５２の電極５２ｃに接続されている。ＨＢドライバ３１は、例えば、所定の制御信号を電極５１ｃ、５２ｃに入力することにより、スイッチング素子５１、５２のオン・オフを制御する。すなわち、ＨＢドライバ３１は、ハーフブリッジ回路２４による直流電圧ＶＤＣの交流電圧への変換を制御する。制御信号は、換言すれば、ゲート信号である。

電極５１ｃ、５２ｃに入力する制御信号は、例えば、デューティ比５０％のパルス信号である。電極５２ｃに入力する制御信号のオンのタイミングは、電極５１ｃに入力する制御信号のオンのタイミングと反対である。これにより、各スイッチング素子５１、５２が、交互にオン・オフする。また、ＨＢドライバ３１は、電極５１ｃ、５２ｃに入力する制御信号の周波数を制御する。これにより、トランス２５に発生する交流電圧の電圧値を制御することができる。

スイッチング素子５１に入力する制御信号のデューティ比は、スイッチング素子５２に入力する制御信号のデューティ比と異なってもよい。但し、電極５１ｃ、５２ｃのそれぞれに入力する各制御信号のデューティ比を同じにする。これにより、例えば、ハーフブリッジ回路２４の動作を安定させることができる。

フィードバック回路３２は、低電位出力端子１４ｄに接続される。フィードバック回路３２は、高電位出力端子１４ｃに接続してもよい。フィードバック回路３２は、出力電圧ＶＯＵＴと、照明負荷１２に流れる出力電流ＩＯＵＴと、の少なくとも一方を検出する。フィードバック回路３２は、出力電圧ＶＯＵＴと出力電流ＩＯＵＴとの少なくとも一方を基に、ＨＢドライバ３１をフィードバック制御する。

照明光源１６にＬＥＤなどの発光素子が用いられている場合、照明光源１６の電圧は、順方向降下電圧に応じて実質的に一定である。従って、照明光源１６にＬＥＤなどの発光素子が用いられている場合には、フィードバック回路３２を低電位出力端子１４ｄに接続することで、照明光源１６に流れる電流を適切に検出することができる。

フィードバック回路３２は、例えば、差動増幅回路を有する。差動増幅回路の一方の入力には、基準電圧が入力される。差動増幅回路の他方の入力には、出力電圧ＶＯＵＴまたは出力電流ＩＯＵＴの検出電圧が入力される。差動増幅回路は、基準電圧と検出電圧との差分に対応した電圧を出力する。

フィードバック回路３２は、差動増幅回路の出力電圧をフィードバック信号としてＨＢドライバ３１に入力する。ＨＢドライバ３１は、フィードバック回路３２からのフィードバック信号に応じて、各スイッチング素子５１、５２のオン・オフの周波数を変化させる。これにより、ＨＢドライバ３１及びフィードバック回路３２は、例えば、出力電流ＩＯＵＴを実質的に一定にする。例えば、照明負荷１２への過電圧の印加や照明負荷１２への過電流の供給が抑制される。

ＨＢドライバ３１とフィードバック回路３２との間には、フォトカプラ３６が設けられている。フォトカプラ３６は、発光部と、受光部と、を有する。フォトカプラ３６は、フィードバック回路３２から入力された電気信号を一度光に変換し、再び電気信号に戻してＨＢドライバ３１に入力する。これにより、ＨＢドライバ３１とフィードバック回路３２とを電気的に絶縁することができる。例えば、一次側と二次側とをより適切に絶縁することができる。

電流検出部３４は、各スイッチング素子５１、５２に流れる電流を検出する。この例において、電流検出部３４は、電流検出抵抗である。電流検出部３４の一端は、スイッチング素子５２の電極５２ｂに接続される。電流検出部３４の他端は、整流回路２２の低電位端子２２ｄに接続される。すなわち、電流検出部３４は、スイッチング素子５２と低電位端子２２ｄとの間に設けられる。これにより、電流検出部３４は、スイッチング素子５２に流れる電流を検出する。

電流検出部３４は、例えば、スイッチング素子５１とスイッチング素子５２との間に設け、スイッチング素子５１の電流を検出してもよい。但し、上記のように、電流検出部３４の他端を低電位端子２２ｄに接続する。すなわち、電流検出部３４の他端を基準電位に設定する。これにより、例えば、電流を容易に検出できる。例えば、電流を検出する回路を簡素にできる。電流検出部３４は、スイッチング素子５１に流れる電流と、スイッチング素子５２に流れる電流と、を検出してもよい。電流検出部３４は、電流検出抵抗に限ることなく、例えば、インダクタなどでもよい。電流検出部３４は、各スイッチング素子５１、５２に流れる電流を検出可能な任意の素子でよい。

位相検出器３５は、電流検出部３４と制御部３３との間に設けられている。位相検出器３５は、電流検出部３４の検出した電流の位相を検出し、位相検出信号を制御部３３に入力する。なお、位相検出器３５は、必要に応じて設けられ、省略可能である。例えば、電流検出部３４の検出結果を制御部３３に入力してもよい。

制御部３３は、位相検出器３５及びＨＢドライバ３１に接続されている。制御部３３は、位相検出器３５から入力された位相検出信号を基に、照明負荷１２の異常を検出する。すなわち、制御部３３は、電流検出部３４の検出した電流を基に、照明負荷１２の異常を検出する。制御部３３は、例えば、照明負荷１２の短絡及び開放を異常として検出する。そして、制御部３３は、異常を検出した場合に、ＨＢドライバ３１による各スイッチング素子５１、５２の制御を停止させる。すなわち、制御部３３は、異常を検出した場合に、照明負荷１２への出力電圧ＶＯＵＴの供給を停止させる。

電源回路１４は、第１電源部８１と、第２電源部８２と、ドロッパ８３と、をさらに含む。第１電源部８１は、力率改善回路２３の出力に接続されている。これにより、第１電源部８１には、直流電圧ＶＤＣが入力される。第１電源部８１は、例えば、直流電圧ＶＤＣを降圧することにより、直流電圧ＶＤＣからＰＦＣドライバ３０及びＨＢドライバ３１に対応した駆動電圧を生成する。第１電源部８１は、例えば、４１０Ｖの直流電圧ＶＤＣから１５Ｖの駆動電圧に生成する。第１電源部８１は、生成した駆動電圧をＰＦＣドライバ３０及びＨＢドライバ３１に供給する。ＰＦＣドライバ３０及びＨＢドライバ３１は、第１電源部８１からの駆動電圧の供給に応じて動作を開始する。

ドロッパ８３は、制御部３３と第１電源部８１とに接続されている。ドロッパ８３は、第１電源部８１から入力された駆動電圧を降圧し、制御部３３に対応した駆動電圧に変換する。そして、ドロッパ８３は、変換後の駆動電圧を制御部３３に供給する。ドロッパ８３は、例えば、１５Ｖの駆動電圧を５Ｖの駆動電圧に変換して制御部３３に供給する。制御部３３は、ドロッパ８３からの駆動電圧の供給に応じて動作を開始する。

第２電源部８２は、平滑コンデンサ６４の高電位側の端子に接続されている。これにより、第２電源部８２には、出力電圧ＶＯＵＴが入力される。第２電源部８２は、例えば、出力電圧ＶＯＵＴを降圧することにより、出力電圧ＶＯＵＴからフィードバック回路３２に対応した駆動電圧を生成する。第２電源部８２は、例えば、約３０Ｖの出力電圧ＶＯＵＴから１５Ｖの駆動電圧に生成する。第２電源部８２は、生成した駆動電圧をフィードバック回路３２に供給する。フィードバック回路３２は、第２電源部８２からの駆動電圧の供給に応じて動作を開始する。

このように、電源回路１４では、第１電源部８１と第２電源部８２とを設ける。一次側の制御回路であるＰＦＣドライバ３０、ＨＢドライバ３１及び制御部３３には、第１電源部８１から電力を供給する。そして、二次側の制御回路であるフィードバック回路３２には、第２電源部８２から電力を供給する。すなわち、ＰＦＣドライバ３０、ＨＢドライバ３１及び制御部３３には、トランス２５の一次側から電力を供給し、フィードバック回路３２には、トランス２５の一次側から電力を供給する。このように、一次側の回路と二次側の回路とで電源を分けることにより、一次側と二次側とをより適切に絶縁することができる。

また、ＰＦＣドライバ３０、ＨＢドライバ３１、フィードバック回路３２及び制御部３３のそれぞれの基準電位は、整流回路２２の低電位端子２２ｄの電位と実質的に同じである。これにより、例えば、ＰＦＣドライバ３０、ＨＢドライバ３１、フィードバック回路３２及び制御部３３の動作を安定させることができる。

ＰＦＣドライバ３０、ＨＢドライバ３１、フィードバック回路３２及び制御部３３の少なくともいずれかは、ソフトウェア制御が可能な半導体素子を含む。ＰＦＣドライバ３０、ＨＢドライバ３１、フィードバック回路３２及び制御部３３には、例えば、マイクロプロセッサが用いられる。一次側に設けられるＰＦＣドライバ３０、ＨＢドライバ３１及び制御部３３は、例えば、１つのプロセッサ内に設けもよい。ＰＦＣドライバ３０、ＨＢドライバ３１及び制御部３３は、例えば、１つのプロセッサ内に設けられた論理ブロックでもよい。

図２（ａ）〜図２（ｃ）は、スイッチング素子に流れる電流のシミュレーションの一例を模式的に表すグラフ図である。
図２（ａ）〜図２（ｃ）の縦軸は、スイッチング素子５２に流れる電流である。図２（ａ）〜図２（ｃ）の横軸は、時間である。図２（ａ）は、定格状態の時にスイッチング素子５２に流れる電流の一例である。図２（ｂ）は、負荷短絡状態の時にスイッチング素子５２に流れる電流の一例である。図２（ｃ）は、負荷開放状態の時にスイッチング素子５２に流れる電流の一例である。

シミュレーションでは、負荷に流れる電流（出力電流ＩＯＵＴ）を実質的に一定とし、負荷の抵抗値を変化させることによって、定格状態、負荷短絡状態、及び、負荷開放状態を模擬した。シミュレーションでは、例えば、出力電流ＩＯＵＴを１．１Ａとした。また、シミュレーションでは、例えば、負荷の抵抗値が２３Ωの時を定格状態とし、１０Ωの時を短絡状態とし、５０Ωの時を開放状態とした。

電源回路１４は、前述のように、出力電流ＩＯＵＴが実質的に一定になるように制御を行う。このため、負荷抵抗を変化させた場合、出力電圧ＶＯＵＴも変化する。すなわち、各スイッチング素子５１、５２のスイッチング周波数も変化する。

定格状態のシミュレーションにおける出力電圧ＶＯＵＴは、例えば、２５．３Ｖである。定格状態のシミュレーションにおけるスイッチング周波数は、例えば、５３ｋＨｚである。この場合、図２（ａ）の横軸の１目盛りは、約３．７７μｓである。

短絡状態のシミュレーションにおける出力電圧ＶＯＵＴは、例えば、１１Ｖである。短絡状態のシミュレーションにおけるスイッチング周波数は、例えば、１２０ｋＨｚである。この場合、図２（ｂ）の横軸の１目盛りは、約１．６７μｓである。

開放状態のシミュレーションにおける出力電圧ＶＯＵＴは、例えば、５５Ｖである。開放状態のシミュレーションにおけるスイッチング周波数は、例えば、３９ｋＨｚである。この場合、図２（ｃ）の横軸の１目盛りは、約５．１３μｓである。

図２（ａ）〜図２（ｃ）において、区間Ｔ１は、スイッチング素子５２のオンの区間である。区間Ｔ２は、スイッチング素子５２のオフの区間である。従って、区間Ｔ１において、スイッチング素子５２の電極５２ａ、５２ｂの間に電流が流れる。制御部３３には、例えば、ＨＢドライバ３１から各スイッチング素子５１、５２のスイッチング周期の情報が入力される。制御部３３は、例えば、入力されたスイッチング周期の情報を基に、オンの区間Ｔ１及びオフの区間Ｔ２を判別する。

制御部３３は、スイッチング素子５２のオンの区間Ｔ１において、スイッチング素子５２に流れる電流の絶対値が、スイッチング素子５２のオンのタイミングから増加した後、所定値以上低下した区間ＤＳ（以下、低下区間ＤＳと称す）の検出を行う。

制御部３３は、例えば、電流検出部３４で検出された電流を所定の周期でサンプリングすることにより、低下区間ＤＳを検出する。制御部３３は、例えば、取得した電流の絶対値と、その前のサンプリング周期で取得された電流の絶対値との差分を算出する。そして、制御部３３は、算出した差分とサンプリング周期とにより、電流の絶対値が所定値以上低下したか否かを判別する。制御部３３は、例えば、所定値以上低下したと判定した時点から以降の区間Ｔ１を低下区間ＤＳとして検出する。例えば、所定値以上低下している区間を低下区間ＤＳとして検出してもよい。

制御部３３は、例えば、電流の絶対値に対して一定の値を設定し、前のサンプリング周期の電流の絶対値との差分が一定値以上である場合に、所定値以上低下したと判断する。このように、低下区間ＤＳの検出に用いる「所定値」は、例えば、電流の絶対値の大きさによらず一定の値である。「所定値」は、例えば、低下する前の電流の絶対値に対する低下の割合でもよい。例えば、低下する前の電流の絶対値に対して、２０％以上低下した時に、所定値以上低下したと判断してもよい。このように、「所定値」は、例えば、低下する前の電流の絶対値に応じて変化させてもよい。なお、「前のサンプリング周期」は、１つ前のサンプリング周期でもよいし、複数前のサンプリング周期でもよい。

サンプリング周期は、例えば、各スイッチング素子５１、５２のスイッチング周期（スイッチング周波数）に応じて変化させてもよい。例えば、サンプリング周期を変化させることにより、検出する電流の絶対値の数が、スイッチング周期によらず一定となるようにする。これにより、スイッチング周期の変化にともなって、低下区間ＤＳの検出精度が変化してしまうことを抑制することができる。例えば、各スイッチング素子５１、５２に流れる電流の変化に対して、サンプリング周期が十分に細かく設定されている場合には、サンプリング周期を一定にしてもよい。この場合、検出する電流の絶対値の数は、スイッチング周期に応じて変化してもよい。

図２（ａ）に表したように、電源回路１４では、定格状態において低下区間ＤＳが表れるように、各部が設計される。電源回路１４では、定格状態において低下区間ＤＳの長さ（時間）が、所定の範囲内になるように、各部が設計される。例えば、ハーフブリッジ回路２４、トランス２５、整流平滑回路２６などの回路定数が設計される。

低下区間ＤＳは、負荷側の電圧が高くなって、整流平滑回路２６の各整流素子６１、６２に実質的に電流が流れなくなった区間である。すなわち、低下区間ＤＳは、トランス２５の二次側に実質的に電流が流れなくなった区間である。低下区間ＤＳは、換言すれば、各整流素子６１、６２の各電極間の電圧が順方向降下電圧以下になり、各整流素子６１、６２がオフになった区間である。低下区間ＤＳは、換言すれば、平滑コンデンサ６４の電圧が所定値以上になって、各整流素子６１、６２がオフになった区間である。このように、制御部３３は、低下区間ＤＳを検出する。換言すれば、制御部３３は、各整流素子６１、６２のオフの区間を検出する。換言すれば、制御部３３は、平滑コンデンサ６４の電圧が所定値以上の区間を検出する。

図２（ｂ）に表したように、負荷が短絡状態に近づくと、定常状態に比べて低下区間ＤＳが短くなる。例えば、低下区間ＤＳが実質的になくなり、スイッチング素子５２に流れる電流の絶対値が、単調に増加する。これは、負荷の抵抗が低くなり、平滑コンデンサ６４に蓄積された電荷が消費されやすくなるためであると考えられる。このため、制御部３３は、低下区間ＤＳの長さを検出し、低下区間ＤＳの長さが下限値以下の時に、照明負荷１２が短絡したと判定する。これにより、電流検出部３４の検出した電流を基に、照明負荷１２の短絡が検出される。

図２（ｃ）に表したように、負荷が開放状態に近づくと、定常状態に比べて低下区間ＤＳが長くなる。これは、負荷の抵抗が高くなり、平滑コンデンサ６４に蓄積された電荷が消費され難くなるためであると考えられる。このため、制御部３３は、低下区間ＤＳの長さを検出し、低下区間ＤＳの長さが上限値以上の時に、照明負荷１２が開放したと判定する。これにより、電流検出部３４の検出した電流を基に、照明負荷１２の開放が検出される。

制御部３３は、照明負荷１２の短絡又は開放を検出した場合、前述のように、ＨＢドライバ３１の各スイッチング素子５１、５２の制御を停止させる。これにより、異常な状態の照明負荷１２に電力が供給され続けてしまうことを抑制することができる。

絶縁型の電源回路において、例えば、出力電圧ＶＯＵＴや出力電流ＩＯＵＴを二次側で検出し、検出結果をフォトカプラを介して一次側の制御部に入力する構成がある。この場合、制御部は、入力された検出結果を基に、負荷の異常を検出し、異常の検出に応じてスイッチング素子の制御を停止させる。しかしながら、フォトカプラは、温度による特性の変化や、素子毎の特性のバラツキなどが大きい。このため、フォトカプラは、電源回路の安定した動作の妨げとなる。また、フォトカプラを用いた場合には、一次側と二次側とを適切に絶縁するために、発光部と受光部との間に所定の距離を設けなければならず、電源回路の小型化の妨げにもなる。

これに対して、本実施形態に係る電源回路１４では、一次側に設けられたスイッチング素子５２に流れる電流に基に、照明負荷１２の異常を検出する。電源回路１４では、フォトカプラを用いることなく、照明負荷１２の異常を検出する。これにより、電源回路１４では、フォトカプラを用いる場合に比べて、熱による特性変動などを抑制し、より安定した動作を得ることができる。また、電源回路１４では、例えば、制御部３３と二次側との間に設けられるフォトカプラを省略することができる。これにより、例えば、部品点数を削減することができる。例えば、電源回路１４をより小型化できる。例えば、電源回路１４の製造コストを抑えることもできる。

以上、具体例を参照しつつ実施形態について説明したが、それらに限定されるものではなく、種々の変形が可能である。

なお、照明光源１６はＬＥＤに限らず、例えば、有機ＥＬ（Electro-Luminescence）やＯＬＥＤ（Organic light-emitting diode）などでもよい。照明負荷１２には、複数の照明光源１６が直列又は並列に接続されていてもよい。

上記各実施形態では、ブリッジ回路として、２つのスイッチング素子５１、５２を含むハーフブリッジ回路２４を示している。ブリッジ回路は、これに限ることなく、例えば、４つのスイッチング素子を含むフルブリッジ回路などでもよい。

上記実施形態では、直流負荷として、照明負荷１２を示しているが、これに限ることなく、例えば、ヒータなどの他の直流負荷でもよい。上記実施形態では、電源回路として、照明装置１０に用いられる電源回路１４を示しているが、これに限ることなく、直流負荷に対応する任意の電源回路でよい。

本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態または実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態または実施例やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２…交流電源、 １０…照明装置、 １２…照明負荷、 １４…電源回路、 １６…照明光源、 ２１…フィルタ回路、 ２２…整流回路、 ２３…力率改善回路、 ２４…ハーフブリッジ回路、 ２５…トランス、 ２６…整流平滑回路、 ３０…ＰＦＣドライバ、 ３１…ＨＢドライバ、 ３２…フィードバック回路、 ３３…制御部、 ３４…電流検出部、 ３５…位相検出器、 ３６…フォトカプラ、 ４１…スイッチング素子、 ４２…インダクタ、 ４３…ダイオード、 ４４…コンデンサ、 ５１、５２…スイッチング素子、 ５３…コンデンサ、 ５５…一次巻線、 ５６、５７…二次巻線、 ６０…整流回路、 ６１、６２…整流素子、 ６４…平滑コンデンサ、 ８１…第１電源部、 ８２…第２電源部、 ８３…ドロッパ

Claims (5)

1. 少なくとも１つのスイッチング素子を含み、前記スイッチング素子のオン・オフによって、直流電圧を第１交流電圧に変換するブリッジ回路と、
   前記ブリッジ回路に接続された一次巻線と、前記一次巻線と磁気結合した二次巻線と、を含み、前記第１交流電圧を前記第２交流電圧に変圧するトランスと、
   前記二次巻線から出力される前記第２交流電圧を整流する整流素子を含み、前記第２交流電圧を直流の出力電圧に変換し、前記出力電圧を直流負荷に供給する整流平滑回路と、
   前記スイッチング素子のオン・オフを制御するドライバと、
   前記スイッチング素子に流れる電流を検出する電流検出部と、
   前記電流検出部の検出した前記電流を基に、前記直流負荷の異常の検出を行い、前記異常を検出した場合に、前記ドライバによる前記スイッチング素子の制御を停止させる制御部と、
   を備えた電源回路。
2. 前記制御部は、前記スイッチング素子のオンの区間において、前記スイッチング素子に流れる電流の絶対値が、前記スイッチング素子のオンのタイミングから増加した後、所定値以上低下した区間を検出し、前記区間の長さが下限値以下の時に、前記直流負荷の短絡を検出し、前記区間の長さが上限値以上の時に、前記直流負荷の開放を検出する請求項１記載の電源回路。
3. 前記制御部は、前記電流検出部で検出された前記電流を所定のサンプリング周期でサンプリングし、取得した前記電流の絶対値と、その前のサンプリング周期で取得された前記電流の絶対値との差分を算出し、前記差分と前記サンプリング周期とにより、前記区間を検出する請求項２記載の電源回路。
4. 前記ドライバの電力は、前記トランスの一次側から供給される請求項１〜３のいずれか１つに記載の電源回路。
5. 照明負荷と、
   前記照明負荷に電力を供給する請求項１〜４のいずれか１つに記載の電源回路と、
   を備えた照明装置。

Images