JP2015186263A - 十分に接続されたメッシュトポロジーのためのPCIExpressファブリックルーティング - Google Patents
十分に接続されたメッシュトポロジーのためのPCIExpressファブリックルーティング Download PDFInfo
- Publication number
- JP2015186263A JP2015186263A JP2015055866A JP2015055866A JP2015186263A JP 2015186263 A JP2015186263 A JP 2015186263A JP 2015055866 A JP2015055866 A JP 2015055866A JP 2015055866 A JP2015055866 A JP 2015055866A JP 2015186263 A JP2015186263 A JP 2015186263A
- Authority
- JP
- Japan
- Prior art keywords
- tlp
- layer switch
- hub
- port
- pcie fabric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】PCIeファブリック100は、IO層スイッチ108A、108Bと、ハブ層スイッチ106A、106Bと、ターゲットデバイスと、を含む。IO層スイッチは、TLPをクライアントから受け取り、TLP内のアドレスが第1のIO層スイッチ内のいずれのマルチキャスト・アドレス範囲とも対応付けられず、第1のIO層スイッチ内のいずれの下りポートとも対応付けられない決定に基づき、TLPを、第1のハブ層スイッチにIO層スイッチ内の上りのポートを介してルーティングする。ハブ層スイッチは、TLPがマルチキャストグループと対応付けられる決定に基づき、書き換えられたTLPを生成し、ターゲットデバイスにハブ層スイッチ上の下りポートを介してルーティングする。
【選択図】図1
Description
2つのシステムが、通信する独立した2つのシステムを可能とするために、それぞれのシステムは、2つのシステムがインターフェース接続可能とするための十分なハードウェアおよび/またはソフトウェアを含む必要がある。
一般的に、1つの局面では、本発明は、第1のIO層スイッチと第2のIO層スイッチとを備える入出力(I/O)層と、複数のハブ層スイッチを備えるハブ層であって、複数のハブ層スイッチが第1のハブ層スイッチと第2のハブ層スイッチとを備え、第1のIO層スイッチが第1のリンクを用いて第1のハブ層スイッチに接続され、第1のIO層スイッチがクロスリンクを用いて第2のハブ層スイッチに接続される、ハブ層と、を備えるPCIeファブリックに関する。PCIeファブリックは、複数のターゲットデバイスをさらに備え、各ターゲットデバイスは複数のハブ層スイッチの1つに接続され、第1のハブ層スイッチが、第2のリンクを用いて複数のターゲットデバイスの第1のターゲットデバイスに接続され、第1のハブ層スイッチが、第3のリンクを用いて複数のターゲットデバイスの第2のターゲットデバイスに接続される。第1のIO層スイッチは、トランザクション層パケット(TLP)をクライアントから受け取り、TLP内のアドレスが、第1のIO層スイッチ内のいずれのマルチキャスト・アドレス範囲とも対応付けられていないという第1の決定を行い、TLP内のアドレスが、第1のIO層スイッチ内のいずれの下りポートとも対応付けられていない、という第2の決定を行い、第1の決定と第2の決定とに基づき、TLPを、第1のリンクを用いて、第1のIO層スイッチ上の第1の上りポートを介して、第1のハブ層スイッチにルーティングするよう構成される。第1のハブ層スイッチは、第1のIO層スイッチから、第1の下りポートでTLPを受け取り、TLPが第1のマルチキャストグループと対応付けられている、という第3の決定を行い、第3の決定に基づき、第1の書き換えられたTLPを生成し、第1の書き換えられたTLPを、第1のターゲットデバイスに第2のリンクを用いて第1のハブ層スイッチ上の第2の下りポートを介してルーティングし、第2の下りポートは第1のマルチキャストグループの受信者であるよう構成される。
本発明の具体的実施態様が、添付された図面を参照して、以下に詳細に記述される。以下の実施形態の詳細な説明では、本発明のより完全な理解のために、多数の具体的実施態様が提供されるだろう。しかしながら、当業者とっては、本発明はこれらの具体的な詳細なしに実現してもよいことが明らかであろう。他の例では、説明を不要に複雑化させるのを避けるため、周知の機能は詳細には説明されていない。
図1に示すように、クライアントは、HTSに接続されたITSとPSMとに接続されるが、本発明の実施形態は、クライアントが、ITSに接続されHTSとPSMとに接続されるように実施されてもよい。
図3は、本発明の1以上の実施形態によるハブ層スイッチを示す。HTS(106B)は、1つの上り(US)ポート(USポート2(136))と、1以上の下り(DS)ポート(DSポート4(130)、DSポート5(128))、DSポート6(132)、DSポート7(134))と、を含む。本発明の1つの実施形態では、ポートは、(前述の)ルート複合体に向かう場合、USポートに指定される。代替的に、ポートは、ポートがルート複合体から離れるときには、DSポートに指定される。1つの実施形態では、(下りまたは上りのいずれかの)ポートは、HTSとデバイス(たとえば、PSM、プロセッサ、PCIeスイッチ(たとえば、ITSあるいはHTS)、等)との間の物理インタフェースである。ポートはリンク(すなわち物理的接続)を介してデバイスに接続する。デバイスがHTSと異なるスライスにあるとき、リンクはクロスリンクと呼ばれる。さらに、図3では単一ポートとして示されるが、各ポートは、TLPを送信するときには出口ポートとして、TLPを受け取るときには入口ポートとして動作してもよい。代替的に、図3において示されるポートは、代わりに、それぞれが、2つの別個のポート―たとえば入口ポートと出口ポートといったポート、として実施されてもよい。
ステップ714では、アドレスがクロスリンクアドレス範囲に対応付られる場合、TLPは、TLPを発行したPSMと異なるスライス内のITSに接続された出口DSポート(たとえば、図5のDSポート5(128))にルーティングされる。ステップ716では、(異なるスライス内の)ITSが、HTSからTLPを受け取る。ステップ718では、TLPは、TLP内のアドレスを含むアドレス範囲に対応付けられる出口DSポート(たとえば、図2においてクライアントAまたはクライアントBにリンクを介して接続するDSポート)にルーティングされる。ステップ720では、TLPは、TLP内のアドレスを含むアドレス範囲に対応付けられるITS上の出口DSポートを介して、クライアントに送信される。
ITS B(図1の108B)が、USポート1(126)のみを受信者として含む、第1のマルチキャスト・アドレス範囲に対応付けられた第1のマルチキャストグループを構成しするシナリオを考える。さらに、HTS B(106B)は、(i)DSポート6(132)と、USポート2(136)と、を受信者として含む、第2のマルチキャスト・アドレス範囲に対応付けられた、第2のマルチキャストグループを構成し、(ii)DSポート6(132)と、DSポート7(134)と、を受信者として含む、第3のマルチキャスト・アドレス範囲に対応付けられた、第3のマルチキャストグループを構成し、(iii)DSポート5(128)と、DSポート7(134)と、USポート2(136)と、を受信者として含む、第4のマルチキャスト・アドレス範囲に対応付けられた、第4のマルチキャストグループを構成する。
ITS A(図1の108A)が、HTS A(106A)に対応づけられたUSポートのみを受信者として含む、第1のマルチキャスト・アドレス範囲に対応付けられた、第1のマルチキャストグループを構成するシナリオを考える。さらに、HTS A(106A)は、PSM A(110A)に対応付けられたDSポートと、PSM B(110B)に対応付けられたDSポートと、プロセッサA(112A)に対応付けられたUSポートと、HTS B(106B)へのクロスリンクに対応付けられたDSポートとを受信者として含む、第2のマルチキャスト・アドレス範囲に対応付けられた、第2のマルチキャストグループを構成する。加えて、HTS Bは、DSポート6(132)と、DSポート7(134)と、を受信者として含む、第3のマルチキャスト・アドレス範囲に対応付けられた、第3のマルチキャストグループを構成する。
(図1において図示されない)ITS AとHTS Aとの間のクロスリンクがあるシナリオを考える。さらに、HTS A(106A)は、PSM A(110A)に対応付けられたDSポートと、PSM B(110B)に対応付けられたDSポートと、プロセッサA(112A)に対応付けられたUSポートと、を受信者として含むマルチキャスト・アドレス・グループ範囲に対応付けられたマルチキャストグループを構成する。
Claims (25)
- 第1のIO層スイッチと第2のIO層スイッチとを備える入出力(I/O)層と、
複数のハブ層スイッチを備え、複数のハブ層スイッチが第1のハブ層スイッチと第2のハブ層スイッチとを備え、第1のIO層スイッチが第1のリンクを用いて第1のハブ層スイッチに接続され、第1のIO層スイッチがクロスリンクを用いて第2のハブ層スイッチに接続される、ハブ層と、
各複数のターゲットデバイスが複数のハブ層スイッチの1つに接続され、第1のハブ層スイッチが、第2のリンクを用いて複数のターゲットデバイスの第1のターゲットデバイスに接続され、第1のハブ層スイッチが、第3のリンクを用いて複数のターゲットデバイスの第2のターゲットデバイスに接続される、複数のターゲットデバイスと、を備え、
第1のIO層スイッチは、
トランザクション層パケット(TLP)をクライアントから受け取り、
TLP内のアドレスが、第1のIO層スイッチ内のいずれのマルチキャスト・アドレス範囲とも対応付けられていないという第1の決定を行い、
TLP内のアドレスが、第1のIO層スイッチ内のいずれの下りポートとも対応付けられていないという第2の決定を行い、
第1の決定と第2の決定とに基づき、TLPを、第1のリンクを用いて、第1のIOスイッチ上の第1の上りポートを介して、第1のハブ層スイッチにルーティングするよう構成され、
第1のハブ層スイッチは、
第1のIO層スイッチから、第1の下りポートでTLPを受け取り、
TLPが第1のマルチキャストグループと対応付けられているという第3の決定を行い、
第3の決定に基づき、
第1の書き換えられたTLPを生成し、第1の書き換えられたTLPを、第1のターゲットデバイスに第2のリンクを用いて第1のハブ層スイッチ上の第2の下りポートを介してルーティングし、第2の下りポートは第1のマルチキャストグループの受信者であるよう構成される、PCIeファブリック。 - 第1のハブ層スイッチは、
第2の書き換えられたTLPを生成し、第2の書き換えられたTLPを、第1のターゲットデバイスに第3のリンクを用いて第1のハブ層スイッチ上の第3の下りポートを介してルーティングし、第3の下りポートは第1のマルチキャストグループの受信者であるよう、さらに構成される、請求項1に記載の、PCIeファブリック。 - 第1のハブ層スイッチに第4のリンクを用いて接続され、第4のリンクが、ハブ層スイッチ上の第2の上りポートとプロセッサ上のルート・ポートとの間にある、プロセッサをさらに備え、
ルート・ポートは第2のマルチキャストグループと対応付けられ、
第1のハブ層スイッチは、
第3の決定に基づき、第3の書き換えられたTLPを生成し、第3の書き換えられたTLPを、プロセッサに第3のリンクを用いて第1のハブ層スイッチ上の第2の上りポートを介してルーティングし、第2の上りポートが第1のマルチキャストグループの受信者であるようさらに構成される、請求項1に記載の、PCIeファブリック。 - 第2のプロセッサをさらに備え、プロセッサと第2のプロセッサとがプロセッサ相互接続を介して動作可能に接続するよう構成される、請求項3に記載の、PCIeファブリック。
- 第1のIO層スイッチが、
クライアントから、第2のTLPを受け取り、
第2のTLPが第1のIO層スイッチ上の第3の下りポートに関連付られたアドレス範囲内である、アドレスを備える、という第4の決定を行い、
第4の決定に基づき、第2のTLPを第2のハブ層スイッチにクロスリンクを用いて第3の下りポートを介してルーティングするようさらに構成され、
第2のハブ層スイッチが、
第1のIO層スイッチから、第2のTLPを第4の下りポートで受け取り、
第2のTLPが、第2のハブ層スイッチに直接接続するターゲットデバイスと対応付けられる、という第5の決定を行い、
第5の決定に基づき、第2のTLPを、第2のハブ層スイッチに直接接続するターゲットデバイスにルーティングするよう構成される、請求項1に記載の、PCIeファブリック。 - 第1のIO層スイッチは、
クライアントから、第2のTLPを受け取り、
第2のTLPが、第1のIO層スイッチ上の第3の下りポートに対応付けられたアドレス範囲内であるアドレスを備える、という第4の決定を行い、
第4の決定に基づき、第2のTLPを第2のハブ層スイッチにクロスリンクを用いて第3の下りポートを介してルーティングするようさらに構成され、
第2のハブ層スイッチは、
第1のIO層スイッチから、第2のTLPを第4の下りポートで受け取り、
第2のTLPが第2のマルチキャストグループと対応付けられる、という第5の決定を行い、
第5の決定に基づき、第3の書き換えられたTLPを生成し、第3の書き換えられたTLPを、第3のターゲットデバイスに第4のリンクを用いて第2のハブ層スイッチ上の第5の下りポートを介してルーティングし、第5の下りポートが、第2のマルチキャストグループの受信者であり、第3のターゲットデバイスが、第2のハブ層スイッチに第4のリンクを介して接続されるよう構成される、請求項1に記載の、PCIeファブリック。 - 第1のIO層スイッチは、
クライアントから、第2のTLPを受け取り、
第2のTLPが第1のマルチキャストグループと対応付けられる、という第3の決定を行い、
第3の決定に基づき、第2の書き換えられたTLPを生成し、第2の書き換えられたTLPを、第1のハブ層スイッチに第1のリンクを用いてルーティングするようさらに構成され、
第1のハブ層スイッチは、
第1のIO層スイッチから、第2の書き換えられたTLPを、第1の下りポートで受け取り、
第2の書き換えられたTLPが、第1のハブ層スイッチに直接接続するターゲットデバイスと対応付けられる、という第5の決定を行い、
第5の決定に基づき、第2の書き換えられたTLPを、第2のハブ層スイッチに直接接続するターゲットデバイスにルーティングするよう構成される、請求項1に記載の、PCIeファブリック。 - 第1のIO層スイッチ上の第1の上りポートは、プロセッサに直接接続するメモリを除くPCIeファブリック内のすべてのメモリを含む第1のアドレス範囲と、PCIeファブリックに接続するクライアントに対応付けられるすべてのメモリを含む第2のアドレス範囲と、に対応づけられ、第1のアドレス範囲と第2のアドレス範囲とは第1のIO層スイッチで受け取ったTLPパケットをルーティングするために使用される、請求項1に記載の、PCIeファブリック。
- クライアントに対応付けられるすべてのメモリが、永続記憶デバイスと揮発性メモリとから成るグループから選択された少なくとも1つを備える、請求項8に記載の、PCIeファブリック。
- PCIeファブリック内のすべてのメモリが、永続記憶デバイスと揮発性メモリとを備えるグループから選択された少なくとも1つを備える、請求項8に記載の、PCIeファブリック。
- 第1のハブ層スイッチ上の第2の上りポートが、PCIeファブリック内のすべてのスライス内のすべてのメモリを含む第1のアドレス範囲と、PCIeファブリックに接続されたクライアントに対応付けられるすべてのメモリを含む第2のアドレス範囲と、に対応付けられ、第1のIO層スイッチと第1のハブ層スイッチとは、PCIeファブリック内のスライスの第1のスライス内にあり、第1のスライスはプロセッサに直接接続するメモリを含まず、第1のハブ層スイッチに直接接続しない複数のターゲットデバイスのいずれも含まず、第1のアドレス範囲と第2のアドレス範囲とは、第1のIO層スイッチが受けとったTLPパケットをルーティングするために使用される、請求項1に記載の、PCIeファブリック。
- クロスリンクが、第1のIO層スイッチの第3の下りポートと、第2のハブ層スイッチの下りポートと、を接続する、請求項1に記載の、PCIeファブリック。
- 第1のIO層の第3の下りポートが、PCIeファブリックのスライス内のメモリを含むアドレス範囲と対応付けられ、PCIeファブリックスライス内のメモリは、第2のハブ層スイッチに直接接続する複数のターゲットデバイスを含み、第1のハブ層スイッチに直接接続する複数のターゲットデバイスのいずれも含まない、請求項12に記載の、PCIeファブリック。
- 複数のターゲットデバイスの少なくとも1つが、揮発性メモリと永続記憶デバイスとから成るグループから選択された少なくとも1つを備える、請求項1に記載の、PCIeファブリック。
- 複数のターゲットデバイスの少なくとも1つが、NANDフラッシュを備える、請求項1に記載の、PCIeファブリック。
- 複数のターゲットデバイスの少なくとも1つが、ネットワークエンドポイントデバイスとエンドポイント記憶デバイスとから成るグループから選択された1つを備える、請求項1に記載の、PCIeファブリック。
- クライアントがPCIeエンドポイントである、請求項1に記載の、PCIeファブリック。
- 第1のIO層スイッチと第1のハブ層スイッチとが、第2のクロスリンクを用いて接続される、請求項1に記載の、PCIeファブリック。
- 第1のIO層スイッチがTLPを第1のハブ層スイッチに第2のクロスリンクを用いてルーティングするよう構成される、請求項18に記載の、PCIeファブリック。
- 第2のクロスリンクが、いずれのマルチキャストグループとも対応付けられない、請求項18に記載の、PCIeファブリック。
- 第2のクロスリンクが、第1のIO層スイッチ上の第1の下りポートと、第1のハブ層スイッチ上の第3の下りポートと、に接続される、請求項18に記載の、PCIeファブリック。
- 第1のIO層スイッチと第2のIO層スイッチとを備える入出力(I/O)層と、
複数のハブ層スイッチを備え、複数のハブ層スイッチが第1のハブ層スイッチと第2のハブ層スイッチとを備え、第1のIO層スイッチが第1のリンクを用いて第1のハブ層スイッチに接続され、第1のIO層スイッチがクロスリンクを用いて第2のハブ層スイッチに接続される、ハブ層と、を備え、
PCIeファブリックは、複数のターゲットデバイスと動作可能に接続され、各複数のターゲットデバイスが複数のハブ層スイッチの1つに接続され、第1のハブ層スイッチが、第2のリンクを用いて複数のターゲットデバイスの第1のターゲットデバイスに接続され、第1のハブ層スイッチが、第3のリンクを用いて複数のターゲットデバイスの第2のターゲットデバイスに接続され、
第1のIO層スイッチは、
トランザクション層パケット(TLP)をクライアントから受け取り、
TLP内のアドレスが、第1のIO層スイッチ内のいずれのマルチキャスト・アドレス範囲とも対応付けられていないという第1の決定を行い、
TLP内のアドレスが、第1のIO層スイッチ内のいずれの下りポートとも対応付けられていないという第2の決定を行い、
第1の決定と第2の決定とに基づき、TLPを、第1のリンクを用いて、第1のIOスイッチ上の第1の上りポートを介して、第1のハブ層スイッチにルーティングするよう構成され、
第1のハブ層スイッチは、
第1のIO層スイッチから、第1の下りポートでTLPを受け取り、
TLPが第1のマルチキャストグループと対応付けられているという第3の決定を行い、
第3の決定に基づき、
第1の書き換えられたTLPを生成し、第1の書き換えられたTLPを、第1のターゲットデバイスに第2のリンクを用いて第1のハブ層スイッチ上の第2の下りポートを介してルーティングし、第2の下りポートは第1のマルチキャストグループの受信者であるよう構成される、PCIeファブリック。 - 第1のIO層スイッチが、
クライアントから、第2のTLPを受け取り、
第2のTLPが第1のIO層スイッチ上の第3の下りポートに関連付られたアドレス範囲内である、アドレスを備えるという第4の決定を行い、
第4の決定に基づき、第2のTLPを第2のハブ層スイッチにクロスリンクを用いて第3の下りポートを介してルーティングするようさらに構成され、
第2のハブ層スイッチが、
第1のIO層スイッチから、第2のTLPを第4の下りポートで受け取り、
第2のTLPが、第2のハブ層スイッチにに直接接続するターゲットデバイスと対応付けられる、という第5の決定を行い、
第5の決定に基づき、第2のTLPを、第2のハブ層スイッチに直接接続するターゲットデバイスにルーティングするよう構成される、請求項22に記載の、PCIeファブリック。 - 第1のIO層スイッチは、
クライアントから、第2のTLPを受け取り、
第2のTLPが、第1のIO層スイッチ上の第3の下りポートに対応付けられたアドレス範囲内であるアドレスを含む、という第4の決定を行い、
第4の決定に基づき、第2のTLPを第2のハブ層スイッチにクロスリンクを用いて第3の下りポートを介してルーティングするようさらに構成され、
第2のハブ層スイッチは、
第1のIO層スイッチから、第2のTLPを第4の下りポートで受け取り、
第2のTLPが第2のマルチキャストグループと対応付けられる、という第5の決定を行い、
第5の決定に基づき、第3の書き換えられたTLPを生成し、第3の書き換えられたTLPを、第3のターゲットデバイスに第4のリンクを用いて第2のハブ層スイッチ上の第5の下りポートを介してルーティングし、第5の下りポートが、第2のマルチキャストグループの受信者であり、第3のターゲットデバイスが、第2のハブ層スイッチに第4のリンクを介して接続されるよう構成される、請求項22に記載の、PCIeファブリック。 - 第1のIO層スイッチは、
クライアントから、第2のTLPを受け取り、
第2のTLPが第1のマルチキャストグループと対応付けられる、という第3の決定を行い、
第3の決定に基づき、第2の書き換えられたTLPを生成し、第2の書き換えられたTLPを、第1のハブ層スイッチに第1のリンクを用いてルーティングするようさらに構成され、
第1のハブ層スイッチは、
第1のIO層スイッチから、第2の書き換えられたTLPを、第1の下りポートで受け取り、
第2の書き換えられたTLPが、第1のハブ層スイッチに直接接続するターゲットデバイスと対応付けられる、という第5の決定を行い、
第5の決定に基づき、第2の書き換えられたTLPを、第2のハブ層スイッチに直接接続するターゲットデバイスにルーティングするよう構成される、請求項22に記載の、PCIeファブリック。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/224,846 | 2014-03-25 | ||
US14/224,846 US9003090B1 (en) | 2014-03-25 | 2014-03-25 | PCI express fabric routing for a fully-connected mesh topology |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015193276A Division JP6328596B2 (ja) | 2014-03-25 | 2015-09-30 | 十分に接続されたメッシュトポロジーのためのPCIExpressファブリックルーティング |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015186263A true JP2015186263A (ja) | 2015-10-22 |
JP5819554B2 JP5819554B2 (ja) | 2015-11-24 |
Family
ID=52627032
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015055866A Active JP5819554B2 (ja) | 2014-03-25 | 2015-03-19 | 十分に接続されたメッシュトポロジーのためのPCIExpressファブリックルーティング |
JP2015193276A Active JP6328596B2 (ja) | 2014-03-25 | 2015-09-30 | 十分に接続されたメッシュトポロジーのためのPCIExpressファブリックルーティング |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015193276A Active JP6328596B2 (ja) | 2014-03-25 | 2015-09-30 | 十分に接続されたメッシュトポロジーのためのPCIExpressファブリックルーティング |
Country Status (4)
Country | Link |
---|---|
US (3) | US9003090B1 (ja) |
EP (2) | EP3151493B1 (ja) |
JP (2) | JP5819554B2 (ja) |
CN (2) | CN106533992B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10191882B2 (en) * | 2015-06-29 | 2019-01-29 | Futurewei Technologies, Inc. | Method and system for aggregation-friendly address assignment to PCIe devices |
US10013370B2 (en) | 2015-12-29 | 2018-07-03 | EMC IP Holding Company LLC | Method and system for providing access of a storage system using a shared storage module as a transport mechanism |
US10852955B2 (en) | 2015-12-29 | 2020-12-01 | EMC IP Holding Company LLC | Method and system for accessing data objects stored in a storage system using object descriptors allocated by clients |
US9921756B2 (en) | 2015-12-29 | 2018-03-20 | EMC IP Holding Company LLC | Method and system for synchronizing an index of data blocks stored in a storage system using a shared storage module |
TWI721319B (zh) | 2016-06-10 | 2021-03-11 | 美商利魁得股份有限公司 | 資料儲存系統中的多埠中介件架構 |
US10311008B2 (en) | 2016-08-12 | 2019-06-04 | Samsung Electronics Co., Ltd. | Storage device with network access |
US10365981B2 (en) * | 2016-08-19 | 2019-07-30 | Samsung Electronics Co., Ltd. | Adaptive multipath fabric for balanced performance and high availability |
CN108008657B (zh) * | 2016-10-28 | 2020-07-21 | 北京计算机技术及应用研究所 | 一种控制板和交换板总线直连的负载均衡冗余交换系统 |
US10180924B2 (en) | 2017-05-08 | 2019-01-15 | Liqid Inc. | Peer-to-peer communication for graphics processing units |
US10728172B2 (en) * | 2018-03-28 | 2020-07-28 | Quanta Computer Inc. | Method and system for allocating system resources |
JP6635209B2 (ja) * | 2018-04-18 | 2020-01-22 | 富士通クライアントコンピューティング株式会社 | 情報処理システム |
CN108471384B (zh) * | 2018-07-02 | 2020-07-28 | 北京百度网讯科技有限公司 | 用于端到端通信的报文转发的方法和装置 |
CN109308281A (zh) * | 2018-07-16 | 2019-02-05 | 郑州云海信息技术有限公司 | 一种gpu集群和一种计算系统 |
US10585827B1 (en) | 2019-02-05 | 2020-03-10 | Liqid Inc. | PCIe fabric enabled peer-to-peer communications |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261447A (ja) * | 1999-03-05 | 2000-09-22 | Nec Corp | Usbネットワーク構成システム |
US7502878B1 (en) * | 2003-06-27 | 2009-03-10 | Cypress Semiconductor Corporation | Method and apparatus for switching USB devices between multiple USB hosts |
JP2010041335A (ja) * | 2008-08-04 | 2010-02-18 | Ricoh Co Ltd | データ通信システム、画像処理システム、及びデータ通信方法 |
JP2010108211A (ja) * | 2008-10-30 | 2010-05-13 | Hitachi Ltd | ストレージ装置、及びストレージコントローラ内部ネットワークのデータ経路フェイルオーバー方法 |
JP2011065551A (ja) * | 2009-09-18 | 2011-03-31 | Hitachi Ltd | 計算機システムの管理方法、計算機システム及びプログラム |
JP2012146105A (ja) * | 2011-01-12 | 2012-08-02 | Hitachi Ltd | 計算機システム |
WO2013136522A1 (ja) * | 2012-03-16 | 2013-09-19 | 株式会社日立製作所 | 計算機システム及び計算機間のデータ通信方法 |
JP2013206390A (ja) * | 2012-03-29 | 2013-10-07 | Fujitsu Ltd | スイッチ、情報処理装置および通信制御方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006195871A (ja) * | 2005-01-17 | 2006-07-27 | Ricoh Co Ltd | 通信装置、電子機器、及び画像形成装置 |
JP4878185B2 (ja) * | 2006-03-17 | 2012-02-15 | 株式会社リコー | データ通信回路および調停方法 |
US20070294498A1 (en) * | 2006-06-14 | 2007-12-20 | International Business Machines Corporation | Storage Allocation Management in Switches Utilizing a Flow Control |
JP5108261B2 (ja) * | 2006-07-11 | 2012-12-26 | 株式会社リコー | 情報処理装置およびデータ通信装置 |
JP4998469B2 (ja) * | 2006-08-09 | 2012-08-15 | 日本電気株式会社 | インターコネクション用スイッチおよびシステム |
US7849252B2 (en) * | 2008-05-30 | 2010-12-07 | Intel Corporation | Providing a prefix for a packet header |
WO2011043769A1 (en) * | 2009-10-07 | 2011-04-14 | Hewlett-Packard Development Company, L.P. | Notification protocol based endpoint caching of host memory |
JP2011100412A (ja) * | 2009-11-09 | 2011-05-19 | Hitachi Ltd | 計算機装置及びその制御方法 |
JP5299559B2 (ja) | 2010-03-19 | 2013-09-25 | 富士通株式会社 | 情報処理装置及び情報処理装置のデバイス情報収集処理方法 |
WO2011141963A1 (en) * | 2010-05-13 | 2011-11-17 | Hitachi, Ltd. | Information processing apparatus and data transfer method |
US8395416B2 (en) * | 2010-09-21 | 2013-03-12 | Intel Corporation | Incorporating an independent logic block in a system-on-a-chip |
US20130179621A1 (en) * | 2012-01-06 | 2013-07-11 | Glenn Willis Smith | Extensible daisy-chain topology for compute devices |
US8554963B1 (en) * | 2012-03-23 | 2013-10-08 | DSSD, Inc. | Storage system with multicast DMA and unified address space |
IN2013KN03842A (ja) * | 2012-10-27 | 2015-05-01 | Huawei Tech Co Ltd | |
CN103117929B (zh) * | 2013-01-31 | 2015-12-23 | 中国科学院计算技术研究所 | 一种基于PCIe数据交换的通信方法及系统 |
-
2014
- 2014-03-25 US US14/224,846 patent/US9003090B1/en active Active
-
2015
- 2015-02-16 CN CN201611089994.4A patent/CN106533992B/zh active Active
- 2015-02-16 CN CN201510086459.2A patent/CN104954221B/zh active Active
- 2015-02-27 EP EP16196446.5A patent/EP3151493B1/en active Active
- 2015-02-27 EP EP15157003.3A patent/EP2924935B1/en active Active
- 2015-03-05 US US14/639,823 patent/US9460039B2/en active Active
- 2015-03-19 JP JP2015055866A patent/JP5819554B2/ja active Active
- 2015-09-30 JP JP2015193276A patent/JP6328596B2/ja active Active
- 2015-12-29 US US14/982,557 patent/US10013377B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261447A (ja) * | 1999-03-05 | 2000-09-22 | Nec Corp | Usbネットワーク構成システム |
US7502878B1 (en) * | 2003-06-27 | 2009-03-10 | Cypress Semiconductor Corporation | Method and apparatus for switching USB devices between multiple USB hosts |
JP2010041335A (ja) * | 2008-08-04 | 2010-02-18 | Ricoh Co Ltd | データ通信システム、画像処理システム、及びデータ通信方法 |
JP2010108211A (ja) * | 2008-10-30 | 2010-05-13 | Hitachi Ltd | ストレージ装置、及びストレージコントローラ内部ネットワークのデータ経路フェイルオーバー方法 |
JP2011065551A (ja) * | 2009-09-18 | 2011-03-31 | Hitachi Ltd | 計算機システムの管理方法、計算機システム及びプログラム |
JP2012146105A (ja) * | 2011-01-12 | 2012-08-02 | Hitachi Ltd | 計算機システム |
WO2013136522A1 (ja) * | 2012-03-16 | 2013-09-19 | 株式会社日立製作所 | 計算機システム及び計算機間のデータ通信方法 |
JP2013206390A (ja) * | 2012-03-29 | 2013-10-07 | Fujitsu Ltd | スイッチ、情報処理装置および通信制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2016036149A (ja) | 2016-03-17 |
EP2924935B1 (en) | 2016-11-30 |
US9003090B1 (en) | 2015-04-07 |
EP3151493B1 (en) | 2018-08-29 |
CN104954221B (zh) | 2016-12-28 |
CN106533992A (zh) | 2017-03-22 |
EP3151493A1 (en) | 2017-04-05 |
US20150278142A1 (en) | 2015-10-01 |
JP6328596B2 (ja) | 2018-05-23 |
US20160132452A1 (en) | 2016-05-12 |
JP5819554B2 (ja) | 2015-11-24 |
US10013377B2 (en) | 2018-07-03 |
EP2924935A1 (en) | 2015-09-30 |
CN104954221A (zh) | 2015-09-30 |
CN106533992B (zh) | 2020-01-17 |
US9460039B2 (en) | 2016-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6328596B2 (ja) | 十分に接続されたメッシュトポロジーのためのPCIExpressファブリックルーティング | |
US9215172B2 (en) | Hashing-based routing table management | |
US20170109299A1 (en) | Network computing elements, memory interfaces and network connections to such elements, and related systems | |
US8989193B2 (en) | Facilitating insertion of device MAC addresses into a forwarding database | |
JP2017098935A (ja) | 仮想ルータクラスタ、データ転送方法および装置 | |
US20150121060A1 (en) | Methods for configurable hardware logic device reloading and devices thereof | |
US20100020818A1 (en) | Sharing buffer space in link aggregation configurations | |
CN104811392A (zh) | 用于处理网络中的资源访问请求的方法和系统 | |
EP3278235B1 (en) | Reading data from storage via a pci express fabric having a fully-connected mesh topology | |
EP3278230B1 (en) | Writing data to storage via a pci express fabric having a fully-connected mesh topology | |
US10616116B1 (en) | Network traffic load balancing using rotating hash | |
US10911292B1 (en) | Controlling peer-to-peer communication | |
US9537799B2 (en) | Phase-based packet prioritization | |
US9258273B2 (en) | Duplicating packets efficiently within a network security appliance | |
US20190065418A1 (en) | Message routing in a main memory arrangement | |
US10466930B2 (en) | Method and system for fast ordered writes with atomic multicast |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5819554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |