JP2015181221A - Imaging device, defective pixel detection method, program, and storage medium - Google Patents

Imaging device, defective pixel detection method, program, and storage medium Download PDF

Info

Publication number
JP2015181221A
JP2015181221A JP2015000514A JP2015000514A JP2015181221A JP 2015181221 A JP2015181221 A JP 2015181221A JP 2015000514 A JP2015000514 A JP 2015000514A JP 2015000514 A JP2015000514 A JP 2015000514A JP 2015181221 A JP2015181221 A JP 2015181221A
Authority
JP
Japan
Prior art keywords
unit
transfer
defective pixel
pixel
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015000514A
Other languages
Japanese (ja)
Inventor
顯 佐々木
Akira Sasaki
顯 佐々木
隆史 岸
Takashi Kishi
隆史 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015000514A priority Critical patent/JP2015181221A/en
Publication of JP2015181221A publication Critical patent/JP2015181221A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an appropriate detection method of a defective pixel, in an imaging element where a plurality of pixels including a pixel memory are arranged.SOLUTION: An imaging device includes an imaging element where a plurality of pixels, each including a photoelectric conversion unit performing photoelectric conversion, a charge holding unit for holding the charges stored in the photoelectric conversion unit, and a floating diffusion unit for converting the charges into a voltage, are arranged, and a defect detector for detecting the defect of the pixel of an imaging element. The defect detector at least detects a first defective pixel due to the defect of the charge holding unit, from a plurality of pixels, and detects the positional information of the first defective pixel.

Description

本発明は、撮像装置における欠陥画素を検出する技術に関するものである。   The present invention relates to a technique for detecting defective pixels in an imaging apparatus.

電子カメラなどの撮像装置に搭載される、CMOSイメージセンサなどの撮像素子は、複数の画素が行及び列方向に配置された画素配列を有する。近年の電子カメラでは、数百万から数千万の画素を含む画素配列を有する撮像素子を搭載するものが多く存在している。画素配列の全ての画素が、入射光量に応じた適正な信号を発生させるような撮像素子を常に製造することは非常に困難であり、個々の撮像素子には、通常いくつかの正常に動作しない「欠陥画素」が含まれる。   An imaging device such as a CMOS image sensor mounted on an imaging device such as an electronic camera has a pixel array in which a plurality of pixels are arranged in the row and column directions. Many electronic cameras in recent years are equipped with an image pickup device having a pixel array including millions to tens of millions of pixels. It is very difficult to always produce an image sensor in which all the pixels in the pixel array generate an appropriate signal according to the amount of incident light, and each individual image sensor usually does not operate normally. “Defective pixels” are included.

これに対して、撮像装置の製造工程の検査においては、所定の条件下、標準蓄積時間での画像信号出力を画素毎に評価し、所定の出力信号レベルを超えた画素を欠陥画素として検出している。さらに欠陥画素毎に、種類(黒キズ、白キズ等)、アドレス(水平方向座標x、垂直方向座標y)、及び出力信号レベルのデータを取得して、メモリ部に保存しておく。この方法によれば、撮像装置は、メモリ部に保存されたアドレスを参照することにより、欠陥画素から出力された画像信号を、その周辺の正常画素の画像信号を用いた補間演算処理により補正することができる。欠陥画素を補正することで、画質劣化を抑えることができる。   On the other hand, in the inspection of the manufacturing process of the imaging device, the image signal output at the standard accumulation time is evaluated for each pixel under a predetermined condition, and a pixel exceeding a predetermined output signal level is detected as a defective pixel. ing. Further, for each defective pixel, the data of the type (black scratch, white scratch, etc.), address (horizontal direction coordinate x, vertical direction coordinate y), and output signal level are acquired and stored in the memory unit. According to this method, the imaging apparatus refers to the address stored in the memory unit, and corrects the image signal output from the defective pixel by the interpolation calculation process using the image signal of the surrounding normal pixels. be able to. Image quality degradation can be suppressed by correcting defective pixels.

また、撮像装置の出荷後においては、撮像装置がユーザからの撮影指示を受けた際に、各画素から出力された画像信号レベルとその周辺画素の画像信号レベルとの差から、撮像装置がリアルタイムに欠陥画素を検出してメモリ部に保存しておく方法がある。この方法によっても、撮像装置は、メモリ部に保存されたアドレスを参照することにより、欠陥画素から出力された画像信号を、その周辺の正常画素の画像信号を用いて補正することができる。   In addition, after the imaging device is shipped, when the imaging device receives a shooting instruction from the user, the imaging device is in real time based on the difference between the image signal level output from each pixel and the image signal level of the surrounding pixels. There is a method of detecting defective pixels and storing them in a memory unit. Also by this method, the imaging apparatus can correct the image signal output from the defective pixel by using the image signal of the surrounding normal pixel by referring to the address stored in the memory unit.

ここで、欠陥画素の発生原因には、温度や蓄積時間に応じて大きな暗電流が発生することや、そもそも画素自体が正しく形成されておらず適正な信号を出力しないことが考えられる。これらの現象は、同一の撮影条件下における撮影毎に発生する。   Here, it is conceivable that a defective pixel is generated because a large dark current is generated according to the temperature and accumulation time, or the pixel itself is not formed properly and an appropriate signal is not output. These phenomena occur every time shooting is performed under the same shooting conditions.

他方、CMOSイメージセンサでは、例えば特許文献1のように、撮像素子の画素内部に画素メモリを設けることで、グローバル電子シャッタ駆動を可能とする構成が提案されている。具体的には、撮像素子の画素は、フォトダイオード(以下PDとも記す)と、フローティングディフュージョン(以下FDとも記す)と、これらの間に設けられ、電荷を一時的に保持するための画素メモリを含む。さらに全画素のPDを一括にリセットすることが可能なリセット部が設けられている。この構成によれば、撮像素子面内でPDを全画素一括にリセットした後、PDに蓄積された信号電荷を、画素メモリに全画素一括転送することで、グローバル電子シャッタ駆動を行うことが可能となる。読み出しは、画素メモリに保持された信号電荷を行毎に順次転送することにより行われる。   On the other hand, a CMOS image sensor has been proposed in which a global electronic shutter drive is possible by providing a pixel memory inside a pixel of an image sensor as in Patent Document 1, for example. Specifically, a pixel of the image sensor includes a photodiode (hereinafter also referred to as PD), a floating diffusion (hereinafter also referred to as FD), and a pixel memory for temporarily holding electric charges provided therebetween. Including. Further, a reset unit is provided that can collectively reset PDs of all pixels. According to this configuration, it is possible to perform global electronic shutter driving by resetting the PD to all the pixels at once in the image sensor surface and then transferring the signal charges accumulated in the PD to the pixel memory all at once. It becomes. Reading is performed by sequentially transferring the signal charges held in the pixel memory for each row.

特開2002−064751号公報JP 2002-064751 A

ところで、PDに欠陥がある場合、PDでは信号電荷を蓄積する時間(PD蓄積時間)に発生した暗電流の成分が、その画素の適正な信号電荷に加算されてしまう。一方、画素メモリに欠陥がある場合、画素メモリでは信号電荷を保持する時間(画素メモリ保持時間)に画素メモリで発生した暗電流の成分が、その画素の適正な信号電荷に加算される。そして、画素メモリを設けた撮像素子においては、画素に欠陥が含まれない正常画素と、PDに起因する欠陥画素と、画素メモリに起因する欠陥画素と、PDと画素メモリ共に欠陥を含む欠陥画素が発生することが考えられる。   By the way, when the PD is defective, the component of the dark current generated during the signal charge accumulation time (PD accumulation time) is added to the appropriate signal charge of the pixel. On the other hand, when the pixel memory has a defect, the dark current component generated in the pixel memory is added to the appropriate signal charge of the pixel during the time for holding the signal charge in the pixel memory (pixel memory holding time). In the image sensor provided with the pixel memory, the normal pixel in which the pixel does not include a defect, the defective pixel due to the PD, the defective pixel due to the pixel memory, and the defective pixel including both the PD and the pixel memory are defective. May occur.

PD蓄積時間、画素メモリ保持時間は、それぞれ撮影時に設定される蓄積時間や、撮影モードなどによって様々に変化する。しかし、従来の欠陥画素検出方法では、画素メモリを設けた撮像素子において、欠陥箇所がどこにあるのかが考慮されていなかった。つまり、撮影時の蓄積時間や撮影モードが、撮像装置の製造工程の検査における条件と異なる場合に、補正が必要でない画素を補正してしまう「過補正」や、補正するべき欠陥画素を補正できない「補正残り」が容易に発生してしまう恐れがある。過補正や、補正残りは画質低下を招く。   The PD accumulation time and the pixel memory retention time vary depending on the accumulation time set at the time of shooting, the shooting mode, and the like. However, the conventional defective pixel detection method does not consider where the defective portion is in the image sensor provided with the pixel memory. In other words, when the storage time and shooting mode at the time of shooting differ from the conditions for inspection of the manufacturing process of the imaging device, “overcorrection” that corrects pixels that do not require correction, or defective pixels that should be corrected cannot be corrected. There is a risk that the “correction residue” may easily occur. Over-correction and remaining correction cause image quality degradation.

従って、画素メモリを含む撮像素子において、従来の欠陥画素検出方法を単純に適用することは適切ではなく、欠陥画素の欠陥箇所を特定した上で欠陥画素検出を行うことが望ましい。   Therefore, it is not appropriate to simply apply a conventional defective pixel detection method in an image sensor including a pixel memory, and it is desirable to detect a defective pixel after specifying a defective portion of the defective pixel.

本発明は上述した課題に鑑みてなされたものであり、その目的は、画素メモリを含む画素が複数配置された撮像素子において、適切な欠陥画素の検出方法を提供することである。   The present invention has been made in view of the above-described problems, and an object thereof is to provide an appropriate defective pixel detection method in an image sensor in which a plurality of pixels including a pixel memory are arranged.

本発明に係わる撮像装置は、光電変換を行う光電変換部と、該光電変換部で蓄積された電荷を保持する電荷保持部と、電荷を電圧に変換するフローティングディフュージョン部とをそれぞれ含む複数の画素が配置された撮像素子と、前記撮像素子の画素の欠陥を検出する欠陥検出手段とを備え、前記欠陥検出手段は、少なくとも、前記複数の画素から、前記電荷保持部の欠陥に起因する第1の欠陥画素を検出するとともに、該第1の欠陥画素の位置情報を検出することを特徴とする。   An imaging apparatus according to the present invention includes a plurality of pixels each including a photoelectric conversion unit that performs photoelectric conversion, a charge holding unit that holds charges accumulated in the photoelectric conversion unit, and a floating diffusion unit that converts charges into voltage. And a defect detection means for detecting a defect of a pixel of the image pickup element, wherein the defect detection means includes a first defect caused by a defect of the charge holding unit from at least the plurality of pixels. And detecting position information of the first defective pixel.

本発明によれば、画素メモリを含む画素が複数配置された撮像素子において、適切に欠陥画素を検出することが可能となる。   According to the present invention, it is possible to appropriately detect defective pixels in an imaging device in which a plurality of pixels including a pixel memory are arranged.

本発明の一実施形態に係る撮像装置の全体構成を示すブロック図。1 is a block diagram illustrating an overall configuration of an imaging apparatus according to an embodiment of the present invention. 本発明の一実施形態における撮像素子の構成を模式的に示す図。The figure which shows typically the structure of the image pick-up element in one Embodiment of this invention. 本発明の一実施形態における画素の構成を模式的に示す図。The figure which shows typically the structure of the pixel in one Embodiment of this invention. 本発明の一実施形態における撮像素子の等価回路図。1 is an equivalent circuit diagram of an image sensor according to an embodiment of the present invention. 第1の実施例における第1の欠陥画素検出駆動のタイミングチャート。The timing chart of the 1st defective pixel detection drive in the 1st example. 第1の実施例における第1の欠陥画素検出駆動のフローチャート。The flowchart of the 1st defective pixel detection drive in a 1st Example. 第2の実施例における第2の欠陥画素検出駆動のタイミングチャート。The timing chart of the 2nd defective pixel detection drive in the 2nd example. 第3の実施例における第3の欠陥画素検出駆動のタイミングチャート。The timing chart of the 3rd defective pixel detection drive in the 3rd example. 第4の実施例における第4の欠陥画素検出駆動のタイミングチャート。The timing chart of the 4th defective pixel detection drive in the 4th example. 第5の実施形態における画素の構成を模式的に示す断面図。Sectional drawing which shows the structure of the pixel in 5th Embodiment typically. 第5の実施形態における撮像素子の等価回路図。FIG. 10 is an equivalent circuit diagram of an image sensor according to the fifth embodiment.

以下、本発明の一実施形態について、添付図面を参照して詳細に説明する。   Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の一実施形態に係る撮像装置全体のシステムブロック図である。図1においてCMOS型の撮像素子101は、不図示の光学系で結像された光学像を受光する。アナログフロントエンド(以下AFEとも記す)102は、基準レベルの調整(クランプ処理)およびアナログデジタル変換処理を行う。デジタルフロントエンド(以下DFEとも記す)103は、各画素のデジタル出力を受けて画像信号の補正や画素の並び替え等をデジタル処理している。デジタル信号処理部104は、DFE103からのデジタル出力に対して現像処理や、欠陥画素の補間処理を行う。メモリ部105はデジタル信号処理部104の作業用メモリであり、連続撮影等においてはバッファーメモリとしても使用される。また本実施形態では、メモリ部105に、PDに欠陥を含む画素及び画素メモリに欠陥を含む画素のアドレス、出力信号レベルなどの欠陥画素データが保存される。制御部106は、撮像装置全体を統括的に制御し、周知のCPUなどを内蔵する。操作部107は、デジタルスチルカメラなどにある操作部材に対する操作を電気的に受け付けるものである。表示部108は画像等を表示する。記録部109は、具体的にはメモリカードやハードディスクなどの記録媒体である。タイミング発生回路(以下TGとも記す)110は、撮像素子101を駆動する各種タイミング信号を生成する。   FIG. 1 is a system block diagram of the entire imaging apparatus according to an embodiment of the present invention. In FIG. 1, a CMOS image sensor 101 receives an optical image formed by an optical system (not shown). An analog front end (hereinafter also referred to as AFE) 102 performs reference level adjustment (clamp processing) and analog-digital conversion processing. A digital front end (hereinafter also referred to as DFE) 103 receives a digital output of each pixel and performs digital processing such as image signal correction and pixel rearrangement. The digital signal processing unit 104 performs development processing and defective pixel interpolation processing on the digital output from the DFE 103. The memory unit 105 is a working memory for the digital signal processing unit 104, and is also used as a buffer memory in continuous shooting or the like. Further, in the present embodiment, the memory unit 105 stores defective pixel data such as a pixel having a defect in the PD, an address of a pixel having a defect in the pixel memory, and an output signal level. The control unit 106 comprehensively controls the entire imaging apparatus and incorporates a known CPU or the like. The operation unit 107 electrically accepts an operation on an operation member in a digital still camera or the like. The display unit 108 displays an image or the like. The recording unit 109 is specifically a recording medium such as a memory card or a hard disk. A timing generation circuit (hereinafter also referred to as TG) 110 generates various timing signals for driving the image sensor 101.

図2は、本実施形態の撮像装置における撮像素子101の構成を示す図である。図2に示すように、撮像素子101は、画素部201、垂直走査部202、読み出し部203、水平走査部204を含む構成である。画素部201は、複数の単位画素が行列状に配置されており、不図示の光学系により結像された光学像を受光する。垂直走査部202は、画素部201の複数の行を順に選択し、水平走査部204は、画素部201の複数の列を順に選択する。これによって、画素部201の複数の画素が順に選択される。読み出し部203は、垂直走査部202および水平走査部204によって選択された画素の信号を読み出し、読み出した信号をAFE102へ出力する。   FIG. 2 is a diagram illustrating a configuration of the imaging element 101 in the imaging apparatus according to the present embodiment. As shown in FIG. 2, the image sensor 101 includes a pixel unit 201, a vertical scanning unit 202, a reading unit 203, and a horizontal scanning unit 204. The pixel unit 201 has a plurality of unit pixels arranged in a matrix and receives an optical image formed by an optical system (not shown). The vertical scanning unit 202 sequentially selects a plurality of rows of the pixel unit 201, and the horizontal scanning unit 204 sequentially selects a plurality of columns of the pixel unit 201. Thereby, a plurality of pixels in the pixel unit 201 are selected in order. The reading unit 203 reads the signal of the pixel selected by the vertical scanning unit 202 and the horizontal scanning unit 204 and outputs the read signal to the AFE 102.

図3は、撮像素子101における画素部201の構成を示す図である。説明を分かりやすくするため、単位画素である301のみを示したが、実際には、このような画素301がさらに複数配置されて画素部201を構成する。図3に示すように、画素部201における画素301は、PD303、第1転送スイッチ304、画素メモリ(電荷保持部)305、第2転送スイッチ306、FD307、出力部308、選択スイッチ309、リセットスイッチ310を含んで構成される。FDとはフローティングディフュージョン部である。画素301における、各構成要素のレイアウトについては、図3の配置に限らず、その機能を発揮する範囲で適切な位置に配置しても良い。   FIG. 3 is a diagram illustrating a configuration of the pixel unit 201 in the image sensor 101. In order to make the explanation easy to understand, only the unit pixel 301 is shown, but actually, a plurality of such pixels 301 are arranged to constitute the pixel unit 201. As shown in FIG. 3, the pixel 301 in the pixel unit 201 includes a PD 303, a first transfer switch 304, a pixel memory (charge holding unit) 305, a second transfer switch 306, an FD 307, an output unit 308, a selection switch 309, and a reset switch. 310 is comprised. FD is a floating diffusion part. The layout of each component in the pixel 301 is not limited to the arrangement shown in FIG. 3 and may be arranged at an appropriate position within a range where the function is exhibited.

図4は、撮像素子101の等価回路図である。説明を分かりやすくするため、画素301と、その信号の出力経路と、読み出し部203のみ示した。   FIG. 4 is an equivalent circuit diagram of the image sensor 101. For easy understanding, only the pixel 301, its signal output path, and the readout unit 203 are shown.

PD303は、入射した光を受光し、その受光量に応じた信号電荷を生成して蓄積する光電変換部として機能する。第1転送スイッチ304は、転送パルス信号φTX1によって駆動され、PD303で発生した電荷を、画素メモリ305に転送する。画素メモリ305は、PD303から転送された電荷を保持可能な構成となっている。第2転送スイッチ306は、転送パルス信号φTX2によって駆動され、画素メモリ305に保持された電荷を、FD307に転送する。FD307は、画素メモリ305から転送された電荷を保持可能な構成となっている。   The PD 303 functions as a photoelectric conversion unit that receives incident light and generates and accumulates signal charges corresponding to the amount of received light. The first transfer switch 304 is driven by the transfer pulse signal φTX1 and transfers the charge generated in the PD 303 to the pixel memory 305. The pixel memory 305 is configured to hold the charge transferred from the PD 303. The second transfer switch 306 is driven by the transfer pulse signal φTX2 and transfers the charge held in the pixel memory 305 to the FD 307. The FD 307 is configured to hold the charge transferred from the pixel memory 305.

リセットスイッチ310は、リセットパルス信号φRESによって駆動され、FD307に基準電位SVDDを供給可能な構成となっている。FD307は、転送された電荷を保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。出力部308は、FD307に保持した電荷に基づく電圧信号を増幅して、画素の信号として出力する。ここでは例として、MOSトランジスタと定電流源401を用いたソースフォロワ回路を示している。選択スイッチ309は、垂直選択パルス信号φSELによって駆動され、出力部308で出力された信号が、垂直信号線402に出力される。垂直信号線402に出力された信号は、列毎の読み出し部203でサンプリングされたのち、さらにAFE102へ出力される。   The reset switch 310 is driven by a reset pulse signal φRES and has a configuration capable of supplying the reference potential SVDD to the FD 307. The FD 307 functions as a charge-voltage converter that holds the transferred charge and converts the held charge into a voltage signal. The output unit 308 amplifies the voltage signal based on the electric charge held in the FD 307 and outputs it as a pixel signal. Here, as an example, a source follower circuit using a MOS transistor and a constant current source 401 is shown. The selection switch 309 is driven by the vertical selection pulse signal φSEL, and the signal output from the output unit 308 is output to the vertical signal line 402. The signal output to the vertical signal line 402 is sampled by the readout unit 203 for each column, and further output to the AFE 102.

読み出し部203は、読み出しスイッチ403,404,405、及び信号保持部406,407,408、及び信号転送スイッチ409,410,411を含む構成となっている。読み出しスイッチ403,404,405は、読み出しパルス信号φS2、φS1、φNによって各々駆動され、垂直信号線402に出力された信号が各々信号保持部406,407,408にサンプリングされる。信号転送スイッチ409,410,411は、水平選択パルス信号φHによって駆動され、信号保持部406,407,408にサンプリングされた信号を各々N信号、S1信号、S2信号として、AFEへ列順次出力する。読み出し部203は、上記構成の他に、信号を増幅するためのバッファアンプを含む構成としてもよい。   The read unit 203 includes read switches 403, 404, and 405, signal holding units 406, 407, and 408, and signal transfer switches 409, 410, and 411. The read switches 403, 404, and 405 are driven by read pulse signals φS 2, φS 1, and φN, respectively, and the signals output to the vertical signal lines 402 are sampled by the signal holding units 406, 407, and 408, respectively. The signal transfer switches 409, 410, and 411 are driven by the horizontal selection pulse signal φH, and sequentially output the signals sampled in the signal holding units 406, 407, and 408 to the AFE as N signals, S1 signals, and S2 signals, respectively. . In addition to the above configuration, the reading unit 203 may include a buffer amplifier for amplifying a signal.

次に、上述の撮像装置に適用される欠陥画素検出(欠陥検出)駆動方法の4種類の実施例について、図5〜図9を用いて説明する。   Next, four types of embodiments of the defective pixel detection (defect detection) driving method applied to the above-described imaging apparatus will be described with reference to FIGS.

(第1の実施例)
この第1の実施例における第1の欠陥画素検出駆動では、1回の走査で、PDに起因する欠陥画素と、画素メモリに起因する欠陥画素を検出することができる。なお、欠陥画素の検出は、画素を遮光した状態で各画素に電荷を蓄積させることにより行われる。
(First embodiment)
In the first defective pixel detection drive in the first embodiment, it is possible to detect a defective pixel caused by the PD and a defective pixel caused by the pixel memory in one scan. The defective pixel is detected by accumulating charges in each pixel in a state where the pixel is shielded from light.

図5は、第1の欠陥画素検出駆動のタイミングチャートである。説明を分かりやすくするため、n行目から(n+2)行目の信号パルスを示す。   FIG. 5 is a timing chart of the first defective pixel detection drive. In order to make the explanation easy to understand, signal pulses from the nth row to the (n + 2) th row are shown.

期間501はリセット期間であり、画素部201内の全ての行に対して、信号パルスφTX1、φTX2、φRES、φSELが印加される。リセット期間501では、PD303及び画素メモリ305の電荷は排出され、FD307の電位は基準電位SVDDにリセットされる。期間502はn行目の蓄積期間である。欠陥画素検出駆動時は、暗電流によって増幅する電荷を検出するために、少なくとも各行の蓄積期間において撮像素子を遮光状態とさせる。遮光状態は、不図示のシャッタなどの遮光部材などによって遮光されるか、或いは、暗室や遮光された箱の中に撮像装置を配置するなどしてもよい。また、蓄積期間502は、暗電流が発生しやすい条件として、1秒以上の長い時間が設定されることが望ましい。蓄積期間502において、PD303と画素メモリ305の内部では、暗電流によって発生する電荷が蓄積され続ける。   A period 501 is a reset period, and signal pulses φTX1, φTX2, φRES, and φSEL are applied to all the rows in the pixel portion 201. In the reset period 501, the charges of the PD 303 and the pixel memory 305 are discharged, and the potential of the FD 307 is reset to the reference potential SVDD. A period 502 is an accumulation period of the nth row. At the time of defective pixel detection driving, in order to detect the charge amplified by the dark current, the image sensor is put in a light shielding state at least in the accumulation period of each row. The light shielding state may be shielded by a light shielding member such as a shutter (not shown), or an imaging device may be arranged in a dark room or a light shielded box. In addition, it is desirable that the accumulation period 502 is set to a long time of 1 second or more as a condition that a dark current is likely to be generated. In the accumulation period 502, charges generated by dark current continue to be accumulated in the PD 303 and the pixel memory 305.

期間503は、n行目の垂直読み出し期間であり、垂直選択パルス信号φSELが印加され、選択されたn行目の信号が、読み出し部203に読み出される。期間504では、リセットパルス信号φRESが印加され、FD307の電位が基準電位SVDDにリセットされる。期間505では、読み出しパルス信号φNが印加されて、リセットされた後のFD307の電圧に応じたノイズ信号が、N信号として読み出し部203にサンプリングされる。   A period 503 is a vertical readout period of the n-th row, the vertical selection pulse signal φSEL is applied, and the selected n-th row signal is read out to the reading unit 203. In the period 504, the reset pulse signal φRES is applied, and the potential of the FD 307 is reset to the reference potential SVDD. In the period 505, the readout pulse signal φN is applied and a noise signal corresponding to the voltage of the FD 307 after being reset is sampled in the readout unit 203 as an N signal.

期間506では、転送パルス信号φTX2が印加され、蓄積期間502に画素メモリ305で発生した電荷がFD307に転送される(転送状態)。同時に、読み出し部203には、読み出しパルス信号φS1が印加される。この時、N信号に画素メモリ305内部の発生電荷を加えた信号が、S1信号としてサンプリングされる。期間506では、転送パルス信号φTX1はローレベル(第1転送スイッチ304はオフ状態:非転送状態)とすることで、PD303で発生した電荷は転送されずPD303に蓄積されたままである。   In the period 506, the transfer pulse signal φTX2 is applied, and the charge generated in the pixel memory 305 in the accumulation period 502 is transferred to the FD 307 (transfer state). At the same time, the readout pulse signal φS1 is applied to the readout unit 203. At this time, a signal obtained by adding the generated charge in the pixel memory 305 to the N signal is sampled as the S1 signal. In the period 506, the transfer pulse signal φTX1 is set to a low level (the first transfer switch 304 is in an off state: a non-transfer state), so that the charge generated in the PD 303 is not transferred and remains accumulated in the PD 303.

期間507では、転送パルス信号φTX1とφTX2が同時に印加され、蓄積期間502にPD303で発生した電荷が一気にFD307に転送される。同時に、読み出し部203には、読み出しパルス信号φS2が印加される。この時、S1信号にPD303内部の発生電荷を加えた信号が、S2信号としてサンプリングされる。   In the period 507, transfer pulse signals φTX1 and φTX2 are applied at the same time, and charges generated in the PD 303 in the accumulation period 502 are transferred to the FD 307 all at once. At the same time, the readout pulse signal φS2 is applied to the readout unit 203. At this time, a signal obtained by adding the charge generated in the PD 303 to the S1 signal is sampled as the S2 signal.

期間508は、n行目の水平読み出し期間であり、水平選択パルスφHが印加され、読み出し部203でサンプリングされた各信号が、順次AFEへ出力される。   A period 508 is a horizontal readout period of the n-th row, a horizontal selection pulse φH is applied, and each signal sampled by the readout unit 203 is sequentially output to the AFE.

ここで、期間505にサンプリングされたN信号と、期間506にサンプリングされたS1信号の、差分(S1−N)信号は、画素メモリ305で蓄積期間中に発生した暗電流の電荷に応じた信号である。従って、この(S1−N)信号の出力信号レベルによって、その画素が画素メモリ305に起因する欠陥画素であるかどうかが判定される。また、期間506にサンプリングされたS1信号と、期間507にサンプリングされたS2信号の、差分(S2−S1)信号は、PD303で蓄積期間中に発生した暗電流電荷に応じた信号である。従って、この(S2−S1)信号の出力信号レベルによって、その画素がPDに起因する欠陥画素であるかどうかかが判定される。   Here, a difference (S1-N) signal between the N signal sampled in the period 505 and the S1 signal sampled in the period 506 is a signal corresponding to the charge of the dark current generated in the pixel memory 305 during the accumulation period. It is. Therefore, whether or not the pixel is a defective pixel caused by the pixel memory 305 is determined based on the output signal level of the (S1-N) signal. A difference (S2-S1) signal between the S1 signal sampled in the period 506 and the S2 signal sampled in the period 507 is a signal corresponding to the dark current charge generated in the PD 303 during the accumulation period. Therefore, whether or not the pixel is a defective pixel due to the PD is determined based on the output signal level of the (S2-S1) signal.

この差分処理は、例えば、AFE102、DFE103、デジタル信号処理部104などで行えばよく、また、読み出し部203内部で差分処理を行ってAFE102に出力する構成としてもよい。   This difference processing may be performed by the AFE 102, the DFE 103, the digital signal processing unit 104, or the like, for example. Alternatively, the difference processing may be performed inside the reading unit 203 and output to the AFE 102.

n行目の水平読み出し期間508が終わると、(n+1)行目、(n+2)行目と走査し、n行目と同様にして順次読み出しが行われる。   When the horizontal reading period 508 of the n-th row ends, the (n + 1) -th and (n + 2) -th rows are scanned, and reading is sequentially performed in the same manner as the n-th row.

ところで、期間501では、画素部201内の全ての行に対して、リセット動作を行っているが、読み出しの走査は行順次に行うため、n行目の蓄積期間502よりも、n+1行目の蓄積期間509の方が長い。また、n+1行目の蓄積期間509よりもn+2行目の蓄積期間510の方が長い、というように、後に読み出される行ほど、1行の読み出しに要する時間(垂直読み出し期間503+水平読み出し期間508)の分だけ蓄積期間が長い。   By the way, in the period 501, the reset operation is performed on all the rows in the pixel portion 201. However, since the scanning for reading is performed in the row order, the n + 1-th row is compared with the n-th accumulation period 502. The accumulation period 509 is longer. Further, the time required to read one row becomes longer (vertical reading period 503 + horizontal reading period 508) as the accumulation period 510 of the (n + 2) th row is longer than the accumulation period 510 of the (n + 1) th row. The accumulation period is longer by that amount.

行毎の蓄積期間の差は、1行の読み出しに要する時間に対して蓄積期間全体の長さを十分長く設定することで、無視してもよい。あるいは、出力信号レベルから欠陥画素であるかどうかを判定する時において、例えば、行毎に出力信号レベルを補正してもよい。あるいは、出力信号レベルと比較する判定閾値として、行毎に異なる閾値を設定してもよい。 図6は、第1の欠陥画素検出駆動の処理の流れを示すフローチャートである。   The difference in the accumulation period for each row may be ignored by setting the length of the entire accumulation period to be sufficiently longer than the time required for reading one row. Or when determining whether it is a defective pixel from an output signal level, you may correct | amend an output signal level for every line, for example. Alternatively, a different threshold value may be set for each row as a determination threshold value to be compared with the output signal level. FIG. 6 is a flowchart showing the flow of the first defective pixel detection driving process.

制御部106は、欠陥画素検出処理を開始するべきと判断すると、まず、ISO感度、蓄積時間等の欠陥画素検出用の検出条件を設定する(S601)。欠陥画素検出駆動では、主に暗電流によって増幅される欠陥画素の検出を目的とする。このため、ここで設定される検出条件は、より暗電流が発生しやすい条件として、蓄積時間が1秒以上の長い時間に設定され、環境温度が40°C〜60°C等の高温に設定されることが望ましい。   When determining that the defective pixel detection process should be started, the control unit 106 first sets detection conditions for detecting defective pixels such as ISO sensitivity and accumulation time (S601). In the defective pixel detection drive, the purpose is mainly to detect a defective pixel amplified by a dark current. For this reason, the detection conditions set here are such that the dark current is more likely to occur, the accumulation time is set to a long time of 1 second or longer, and the ambient temperature is set to a high temperature such as 40 ° C. to 60 ° C. It is desirable that

次に、制御部106はステップ601で設定された検出条件で、図5で説明したように撮像素子を駆動させるように各部を制御して、N信号、S1信号、S2信号の各信号を得る(S602)。   Next, the control unit 106 controls each unit to drive the image sensor as described in FIG. 5 under the detection condition set in step 601 to obtain each signal of the N signal, the S1 signal, and the S2 signal. (S602).

続けて、デジタル信号処理部104は、(S1−N)信号、(S2−S1)信号のそれぞれの信号を基に、各画素が、PD303または画素メモリ305に欠陥が含まれるか否かの判定を行う(S603)。(S1−N)信号、(S2−S1)信号を取得する差分処理は、AFE102、またはDFE103、またはデジタル信号処理部104で行うことができる。欠陥画素の判定方法は、例えば、対象画素と周辺画素との各信号レベルの差を算出し、その差が所定値以上である場合、対象画素を欠陥画素と判定する。また例えば、検出条件に応じて予め設定された閾値と出力信号レベルを比較して判定してもよい。   Subsequently, the digital signal processing unit 104 determines whether each pixel includes a defect in the PD 303 or the pixel memory 305 based on the signals (S1-N) and (S2-S1). (S603). The difference processing for acquiring the (S1-N) signal and the (S2-S1) signal can be performed by the AFE 102, the DFE 103, or the digital signal processing unit 104. The defective pixel determination method calculates, for example, a difference in signal level between the target pixel and the surrounding pixels, and determines that the target pixel is a defective pixel when the difference is equal to or greater than a predetermined value. Further, for example, the determination may be made by comparing a threshold value set in advance according to the detection condition and the output signal level.

そして制御部106は、S603で検出されたPD303、画素メモリ305、それぞれのアドレス(位置情報)、出力信号レベルなどの欠陥画素データをメモリ部105に記録し(S604)、欠陥画素検出処理を終了する。欠陥画素データとして、欠陥画素のアドレスだけでなく、出力信号レベルも記録することで、撮影条件に応じて、より適切な欠陥画素の補正をすることができる。   The control unit 106 records the defective pixel data such as the PD 303, the pixel memory 305, each address (position information), and the output signal level detected in S603 in the memory unit 105 (S604), and ends the defective pixel detection process. To do. By recording not only the address of the defective pixel but also the output signal level as the defective pixel data, it is possible to correct the defective pixel more appropriately according to the photographing conditions.

以上説明したように、第1の欠陥画素検出駆動では、撮像素子101の1回の走査で、PD303に起因する欠陥画素と、画素メモリ305に起因する欠陥画素を検出し、これら欠陥画素データを保存することができる。撮像装置では、撮影時にメモリ部に保存されたアドレスを参照することにより、撮影時の蓄積時間や撮影モードに応じて、欠陥画素から出力された画像信号を適切に補正することができる。   As described above, in the first defective pixel detection drive, the defective pixel caused by the PD 303 and the defective pixel caused by the pixel memory 305 are detected by one scan of the image sensor 101, and these defective pixel data are detected. Can be saved. In the imaging apparatus, by referring to the address stored in the memory unit at the time of shooting, the image signal output from the defective pixel can be corrected appropriately according to the accumulation time and shooting mode at the time of shooting.

(第2の実施例)
第2の実施例における第2の欠陥画素検出駆動では、1回の走査で、画素メモリに起因する欠陥画素を検出することができる。以下の説明では、第1の欠陥画素検出駆動と異なる点に絞って説明する。
(Second embodiment)
In the second defective pixel detection driving in the second embodiment, it is possible to detect defective pixels caused by the pixel memory in one scan. In the following description, only the differences from the first defective pixel detection drive will be described.

図7は、第2の欠陥画素検出駆動のタイミングチャートである。説明を分かりやすくするため、n行目の信号パルスのみを示す。また、図5と同様の駆動を示す期間は同じ記号で示し、詳細な説明は省略する。   FIG. 7 is a timing chart of second defective pixel detection driving. For ease of explanation, only the signal pulse in the nth row is shown. Further, the same period as that in FIG. 5 is indicated by the same symbol, and detailed description is omitted.

図7において、n行目の読み出し期間503において、転送パルス信号φTX1がローレベルであり、第1転送スイッチ304は常にオフ状態となっている。期間701では、リセットパルス信号φRESが印加され、FD307の電位を基準電位SVDDにリセットしている。   In FIG. 7, in the readout period 503 of the n-th row, the transfer pulse signal φTX1 is at a low level, and the first transfer switch 304 is always in an off state. In the period 701, the reset pulse signal φRES is applied, and the potential of the FD 307 is reset to the reference potential SVDD.

期間702では、読み出しパルス信号φNが印加されて、リセットされた後のFD307の電圧に応じたノイズ信号が、N信号として読み出し部203にサンプリングされる。   In the period 702, the readout pulse signal φN is applied and a noise signal corresponding to the voltage of the FD 307 after being reset is sampled in the readout unit 203 as an N signal.

期間703では、転送パルス信号φTX2が印加され、蓄積期間502に画素メモリ305内部で発生した電荷がFD307に転送される。同時に、読み出し部203には、読み出しパルス信号φS1が印加される。この時、N信号に画素メモリ305内部の発生電荷を加えた信号が、S1信号としてサンプリングされる。転送パルス信号φTX1はローレベル(第1転送スイッチ304はオフ状態)とすることで、PD303で発生した電荷は転送されずPD303に蓄積されたままである。   In the period 703, the transfer pulse signal φTX2 is applied, and the charge generated in the pixel memory 305 in the accumulation period 502 is transferred to the FD 307. At the same time, the readout pulse signal φS1 is applied to the readout unit 203. At this time, a signal obtained by adding the generated charge in the pixel memory 305 to the N signal is sampled as the S1 signal. By setting the transfer pulse signal φTX1 to a low level (the first transfer switch 304 is in an off state), the charge generated in the PD 303 is not transferred and remains accumulated in the PD 303.

ここで、期間702にサンプリングされたN信号と、期間703にサンプリングされたS1信号の、差分(S1−N)信号は、画素メモリ305で蓄積期間中に発生した暗電流の電荷に応じた信号である。従って、この(S1−N)信号の出力信号レベルによって、その画素が画素メモリに起因する欠陥画素であるかどうかが判定できる。   Here, a difference (S1-N) signal between the N signal sampled in the period 702 and the S1 signal sampled in the period 703 is a signal corresponding to the charge of the dark current generated in the pixel memory 305 during the accumulation period. It is. Therefore, whether or not the pixel is a defective pixel due to the pixel memory can be determined based on the output signal level of the (S1-N) signal.

(第3の実施例)
第3の実施例における第3の欠陥画素検出駆動では、1回の走査で、PDに起因する欠陥画素を検出することができる。以下の説明では、第1の欠陥画素検出駆動と異なる点に絞って説明する。
(Third embodiment)
In the third defective pixel detection drive in the third embodiment, defective pixels caused by the PD can be detected by one scan. In the following description, only the differences from the first defective pixel detection drive will be described.

図8は、第3の欠陥画素検出駆動のタイミングチャートである。説明を分かりやすくするため、n行目の信号パルスのみを示す。また、図5と同様の駆動を示す期間は同じ記号で示し、詳細な説明は省略する。   FIG. 8 is a timing chart of the third defective pixel detection drive. For ease of explanation, only the signal pulse in the nth row is shown. Further, the same period as that in FIG. 5 is indicated by the same symbol, and detailed description is omitted.

図8において、期間801では、リセットパルス信号φRESと、転送パルス信号φTX2が印加され、画素メモリ305の電荷を排出し、さらにFD307を基準電位SVDDにリセットしている。   In FIG. 8, in a period 801, the reset pulse signal φRES and the transfer pulse signal φTX2 are applied, the charge of the pixel memory 305 is discharged, and the FD 307 is reset to the reference potential SVDD.

期間802では、読み出しパルス信号φNが印加されて、リセットされた後のFD307の電圧に応じたノイズ信号が、N信号として読み出し部203にサンプリングされる。   In the period 802, the readout pulse signal φN is applied and a noise signal corresponding to the voltage of the FD 307 after being reset is sampled in the readout unit 203 as an N signal.

期間803では、φTX1とφTX2が印加され、蓄積期間502にPD303内部で発生した電荷がFD307に転送される。同時に、読み出し部203には、読み出しパルス信号φS2が印加される。N信号にPD303内部の発生電荷を加えた信号が、S2信号としてサンプリングされる。   In the period 803, φTX1 and φTX2 are applied, and charges generated in the PD 303 in the accumulation period 502 are transferred to the FD 307. At the same time, the readout pulse signal φS2 is applied to the readout unit 203. A signal obtained by adding the charge generated in the PD 303 to the N signal is sampled as the S2 signal.

ここで、期間802にサンプリングされたN信号と、期間803にサンプリングされたS2信号の、差分(S2−N)信号は、PD303で蓄積期間中に発生した暗電流の電荷に応じた信号である。従って、この(S2−N)信号の出力信号レベルによって、その画素がPDに起因する欠陥画素であるかどうかが判定できる。   Here, the difference (S2-N) signal between the N signal sampled in the period 802 and the S2 signal sampled in the period 803 is a signal corresponding to the charge of the dark current generated in the PD 303 during the accumulation period. . Therefore, whether or not the pixel is a defective pixel due to the PD can be determined based on the output signal level of the (S2-N) signal.

上述した第2の欠陥画素検出駆動と、第3の欠陥画素検出駆動によれば、PDに起因する欠陥画素と、画素メモリに起因する欠陥画素を、それぞれ検出することが可能である。   According to the second defective pixel detection drive and the third defective pixel detection drive described above, it is possible to detect a defective pixel caused by PD and a defective pixel caused by pixel memory, respectively.

(第4の実施例)
図9は、第4の実施例における第4の欠陥画素検出駆動のタイミングチャートである。図5と同様の駆動を示す期間は同じ記号で示し詳細な説明は省略する。本実施例の欠陥画素検出駆動は、いわゆるローリングシャッタ方式で駆動されている。
(Fourth embodiment)
FIG. 9 is a timing chart of fourth defective pixel detection driving in the fourth embodiment. The same period as that of FIG. 5 is indicated by the same symbol, and detailed description is omitted. The defective pixel detection drive of this embodiment is driven by a so-called rolling shutter system.

図9において、期間901は(n+1)行目の蓄積期間であり、期間902は(n+2)行目の蓄積期間である。図9に示すように、第4の欠陥画素検出駆動では、ローリングシャッタ方式で駆動することで、各行の蓄積期間の長さが等しい。つまり、画素部201の全ての画素301で、PD303内部の発生電荷を蓄積する時間と、画素メモリ305内部の発生電荷を蓄積する時間が等しくなる。これによって、出力信号レベルから欠陥画素であるかどうかの判定する時において、行毎の出力信号レベルの補正をしなくてもよい。また、出力信号レベルと比較する判定閾値として、行毎に異なる閾値を設定しなくてもよい。   In FIG. 9, a period 901 is an accumulation period of the (n + 1) th row, and a period 902 is an accumulation period of the (n + 2) th row. As shown in FIG. 9, in the fourth defective pixel detection driving, the length of the accumulation period of each row is equal by driving by the rolling shutter system. That is, in all the pixels 301 of the pixel unit 201, the time for accumulating the generated charge in the PD 303 is equal to the time for accumulating the generated charge in the pixel memory 305. Thus, when determining whether a pixel is a defective pixel from the output signal level, it is not necessary to correct the output signal level for each row. Further, it is not necessary to set a different threshold value for each row as a determination threshold value to be compared with the output signal level.

(第5の実施例)
次に、第1〜第4の実施例とは画素部201の構成が異なる撮像装置に適用される、欠陥画素検出(欠陥検出)駆動方法の実施例について、図10〜11を用いて説明する。以下に説明する第5の実施例では、画素の光電変換部が有機光電変換膜で構成されている点が第1〜第4の実施例とは異なる。
(Fifth embodiment)
Next, an example of a defective pixel detection (defect detection) driving method applied to an imaging apparatus having a configuration of the pixel unit 201 different from that of the first to fourth examples will be described with reference to FIGS. . The fifth embodiment described below is different from the first to fourth embodiments in that the photoelectric conversion unit of the pixel is formed of an organic photoelectric conversion film.

図10は、第5の実施例における撮像素子101の画素部201の構成の一部を示す断面図である。図10において、単位画素1001は画素部201を構成する。図10には、3画素の断面図を示したが、実際には、このような画素1001がさらに複数配置されて画素部201を構成する。マイクロレンズ1002は、不図示の光学系を通過して撮像素子101に結像された光を画素毎にさらに集光する。マイクロレンズ1002の下方には、カラーフィルタ1003、電源配線1004、上部電極1005、有機光電変換膜1006が配置されている。下部電極1007は上部電極1005と対向して設けられている。   FIG. 10 is a cross-sectional view showing a part of the configuration of the pixel portion 201 of the image sensor 101 in the fifth embodiment. In FIG. 10, the unit pixel 1001 constitutes a pixel portion 201. FIG. 10 shows a cross-sectional view of three pixels, but actually, a plurality of such pixels 1001 are arranged to constitute the pixel portion 201. The microlens 1002 further collects the light that passes through an optical system (not shown) and is imaged on the image sensor 101 for each pixel. A color filter 1003, a power supply wiring 1004, an upper electrode 1005, and an organic photoelectric conversion film 1006 are disposed below the microlens 1002. The lower electrode 1007 is provided to face the upper electrode 1005.

このように構成された画素部201では、マイクロレンズ1001によって集光されて、カラーフィルタ1003を透過した特定の波長の光のみが、有機光電変換膜1006で光電変換されて信号電荷を発生させる。そして、上部電極1005と下部電極1007の間にバイアス電圧Vbiasを印加し、有機光電変換膜1006中に電界をかけることで、下部電極1007に移動した信号電荷を外部に取り出すことが可能な構成となっている。   In the pixel unit 201 configured in this manner, only light having a specific wavelength that is condensed by the microlens 1001 and transmitted through the color filter 1003 is photoelectrically converted by the organic photoelectric conversion film 1006 to generate a signal charge. Then, by applying a bias voltage Vbias between the upper electrode 1005 and the lower electrode 1007 and applying an electric field in the organic photoelectric conversion film 1006, the signal charge moved to the lower electrode 1007 can be extracted to the outside. It has become.

第1画素メモリ1008は、半導体基板上に形成されており、有機光電変換膜1006で生成されて取り出された信号電荷を保持可能な構成となっている。また、半導体基板上には、第1転送スイッチ1009、第2画素メモリ1010、第2転送スイッチ1011、フローティングディフュージョン部(以下FD)1012が配置されている。   The first pixel memory 1008 is formed on a semiconductor substrate and has a configuration capable of holding signal charges generated and taken out by the organic photoelectric conversion film 1006. Further, on the semiconductor substrate, a first transfer switch 1009, a second pixel memory 1010, a second transfer switch 1011 and a floating diffusion portion (hereinafter referred to as FD) 1012 are arranged.

図11は、第5の実施例における、撮像素子101の等価回路図である。説明を分かり易くするため、画素1001と、その信号の出力経路と、読み出し部203のみを示した。なお、出力部308、選択スイッチ309、リセットスイッチ310、定電流源401、垂直信号線402、および読み出し部203の内部の構成は図4と同じであるため、同じ記号を付し、説明は省略する。前述したように第5の実施例では、光電変換部として有機光電変換膜を用いる点が第1〜第4の実施例とは異なる。   FIG. 11 is an equivalent circuit diagram of the image sensor 101 in the fifth embodiment. For easy understanding, only the pixel 1001, the signal output path, and the readout unit 203 are shown. Note that the internal configurations of the output unit 308, the selection switch 309, the reset switch 310, the constant current source 401, the vertical signal line 402, and the reading unit 203 are the same as those in FIG. To do. As described above, the fifth embodiment is different from the first to fourth embodiments in that an organic photoelectric conversion film is used as the photoelectric conversion portion.

有機光電変換膜1006は、入射した光を受光し、その受光量に応じた信号電荷を生成して蓄積する光電変換部として機能する。第1転送スイッチ1009は、転送パルス信号φTX1によって駆動され、有機光電変換膜1006で発生し下部電極1007を介して第1画素メモリ1008に保持された信号電荷を、第2画素メモリ1010に転送する。第2画素メモリ1010は、第1画素メモリ1008から転送された電荷を保持可能な構成となっている。第2転送スイッチ1011は、転送パルス信号φTX2によって駆動され、第2画素メモリ1010に保持された電荷を、FD1012に転送する。FD1012は、第2画素メモリ1010から転送された電荷を保持可能な構成となっている。   The organic photoelectric conversion film 1006 functions as a photoelectric conversion unit that receives incident light and generates and accumulates signal charges corresponding to the amount of received light. The first transfer switch 1009 is driven by the transfer pulse signal φTX1, and transfers the signal charge generated in the organic photoelectric conversion film 1006 and held in the first pixel memory 1008 to the second pixel memory 1010 via the lower electrode 1007. . The second pixel memory 1010 has a configuration capable of holding the charge transferred from the first pixel memory 1008. The second transfer switch 1011 is driven by the transfer pulse signal φTX2, and transfers the charge held in the second pixel memory 1010 to the FD 1012. The FD 1012 is configured to hold the charge transferred from the second pixel memory 1010.

ここで、第5の実施例の撮像素子101においても、前述した第1〜第4の欠陥画素検出駆動を第1〜第4の実施例と同様に実施することができる。例えば、図5に示した第1の欠陥画素検出駆動では、1回の走査で有機光電変換膜1006か第1画素メモリ1008のいずれかに起因する欠陥画素と、第2画素メモリ1010に起因する欠陥画素を検出することができる。   Here, also in the image sensor 101 of the fifth embodiment, the first to fourth defective pixel detection driving described above can be performed in the same manner as the first to fourth embodiments. For example, in the first defective pixel detection driving shown in FIG. 5, the defective pixel caused by either the organic photoelectric conversion film 1006 or the first pixel memory 1008 and the second pixel memory 1010 in one scan. Defective pixels can be detected.

以下に、図5に示した第1の欠陥画素検出駆動を、第5の実施例の撮像素子101に適用した場合の動作について説明する。なお、欠陥画素検出駆動時は、撮像素子を遮光状態とさせる。また、欠陥画素検出駆動中は、有機光電変換膜1006中の電荷が、第1画素メモリ1008に転送される状態となるように、バイアス電圧Vbiasが印加されている。   The operation when the first defective pixel detection drive shown in FIG. 5 is applied to the image sensor 101 of the fifth embodiment will be described below. Note that the imaging device is in a light-shielding state during the defective pixel detection drive. Further, during the defective pixel detection driving, the bias voltage Vbias is applied so that the charge in the organic photoelectric conversion film 1006 is transferred to the first pixel memory 1008.

期間505では、読み出しパルス信号φNが印加されて、期間504でリセットされた後のFD1012の電圧に応じたノイズ信号が、N信号として読み出し部203にサンプリングされる。   In the period 505, the readout pulse signal φN is applied, and a noise signal corresponding to the voltage of the FD 1012 after being reset in the period 504 is sampled in the readout unit 203 as an N signal.

期間506では、転送パルス信号φTX2が印加され、N信号に第2画素メモリ1010内部の発生電荷を加えた信号が、S1信号としてサンプリングされる。   In the period 506, the transfer pulse signal φTX2 is applied, and a signal obtained by adding the charge generated in the second pixel memory 1010 to the N signal is sampled as the S1 signal.

期間507では、転送パルス信号φTX1とφTX2が同時に印加され、蓄積期間502に第1画素メモリ1008で発生した電荷が一度にFD1012に転送される。同時に、読み出し部203には、読み出しパルス信号φS2が印加される。この時、S1信号に第1画素メモリ1008内部の発生電荷を加えた信号が、S2信号としてサンプリングされる。   In the period 507, transfer pulse signals φTX1 and φTX2 are applied at the same time, and charges generated in the first pixel memory 1008 in the accumulation period 502 are transferred to the FD 1012 at a time. At the same time, the readout pulse signal φS2 is applied to the readout unit 203. At this time, a signal obtained by adding the charge generated in the first pixel memory 1008 to the S1 signal is sampled as the S2 signal.

ここで、期間505にサンプリングされたN信号と、期間506にサンプリングされたS1信号の、差分(S1−N)信号は、第2画素メモリ1010で蓄積期間中に発生した電荷に応じた信号である。従って、この(S1−N)信号の出力信号レベルによって、その画素が第2画素メモリ1010に起因する欠陥画素であるかどうかが判定される。また、期間506にサンプリングされたS1信号と、期間507にサンプリングされたS2信号の、差分(S2−S1)信号は、第1画素メモリ1008で蓄積期間中に遮光状態で発生した電荷に応じた信号である。従って、この(S2−S1)信号の出力信号レベルによって、その画素が、有機光電変換膜1006か第1画素メモリ1008のいずれかに起因した欠陥画素であるかが判定される。   Here, the difference (S1-N) signal between the N signal sampled in the period 505 and the S1 signal sampled in the period 506 is a signal corresponding to the charge generated in the second pixel memory 1010 during the accumulation period. is there. Therefore, whether or not the pixel is a defective pixel caused by the second pixel memory 1010 is determined based on the output signal level of the (S1-N) signal. Further, the difference (S2-S1) signal between the S1 signal sampled in the period 506 and the S2 signal sampled in the period 507 corresponds to the charge generated in the light-shielded state in the accumulation period in the first pixel memory 1008. Signal. Therefore, whether the pixel is a defective pixel due to either the organic photoelectric conversion film 1006 or the first pixel memory 1008 is determined based on the output signal level of the (S2-S1) signal.

すなわち、本発明の欠陥画素検出駆動方法によれば、画素の光電変換部として有機光電変換膜を用いた撮像素子においても、複数の画素メモリに起因する欠陥画素を各々検出し、これら欠陥画素データを保存することができる。そして、撮像装置では、撮影時にメモリ部に保存された欠陥画素のアドレスを参照することにより、撮影時の蓄積時間や撮影モードに応じて、欠陥画素から出力された画像信号を適切に補正することができる。   That is, according to the defective pixel detection driving method of the present invention, even in an image sensor using an organic photoelectric conversion film as a photoelectric conversion unit of a pixel, each defective pixel caused by a plurality of pixel memories is detected, and these defective pixel data are detected. Can be saved. In the imaging apparatus, by referring to the address of the defective pixel stored in the memory unit at the time of shooting, the image signal output from the defective pixel is appropriately corrected according to the accumulation time and shooting mode at the time of shooting. Can do.

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。   As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to these embodiment, A various deformation | transformation and change are possible within the range of the summary.

(その他の実施形態)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
(Other embodiments)
The present invention supplies a program that realizes one or more functions of the above-described embodiments to a system or apparatus via a network or a storage medium, and one or more processors in a computer of the system or apparatus read and execute the program This process can be realized. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.

Claims (14)

光電変換を行う光電変換部と、該光電変換部で蓄積された電荷を保持する電荷保持部と、電荷を電圧に変換するフローティングディフュージョン部とをそれぞれ含む複数の画素が配置された撮像素子と、
前記撮像素子の画素の欠陥を検出する欠陥検出手段とを備え、
前記欠陥検出手段は、少なくとも、前記複数の画素から、前記電荷保持部の欠陥に起因する第1の欠陥画素を検出するとともに、該第1の欠陥画素の位置情報を検出することを特徴とする撮像装置。
An image sensor in which a plurality of pixels each including a photoelectric conversion unit that performs photoelectric conversion, a charge holding unit that holds charges accumulated in the photoelectric conversion unit, and a floating diffusion unit that converts charges into voltage are arranged;
A defect detection means for detecting a defect of a pixel of the image sensor;
The defect detection means detects at least a first defective pixel caused by a defect in the charge holding unit and detects position information of the first defective pixel from at least the plurality of pixels. Imaging device.
前記複数の画素のそれぞれは、前記光電変換部から前記電荷保持部への電荷の転送を制御する第1転送手段と、前記電荷保持部から前記フローティングディフュージョン部への電荷の転送を制御する第2転送手段とを含み、
前記欠陥検出手段は、前記第1転送手段を非転送状態に制御するとともに、前記第2転送手段を転送状態に制御して、前記電荷保持部から前記フローティングディフュージョン部へ転送された電荷に応じて前記第1の欠陥画素を検出することを特徴とする請求項1に記載の撮像装置。
Each of the plurality of pixels includes a first transfer unit that controls transfer of charge from the photoelectric conversion unit to the charge holding unit, and a second transfer unit that controls transfer of charge from the charge holding unit to the floating diffusion unit. Transfer means,
The defect detection unit controls the first transfer unit to a non-transfer state and controls the second transfer unit to a transfer state in accordance with the charge transferred from the charge holding unit to the floating diffusion unit. The imaging apparatus according to claim 1, wherein the first defective pixel is detected.
前記欠陥検出手段は、前記光電変換部の欠陥に起因する第2の欠陥画素をさらに検出するとともに、該第2の欠陥画素の位置情報を検出することを特徴とする請求項1または2に記載の撮像装置。   The said defect detection means detects the positional information on this 2nd defective pixel while further detecting the 2nd defective pixel resulting from the defect of the said photoelectric conversion part, The Claim 1 or 2 characterized by the above-mentioned. Imaging device. 前記複数の画素のそれぞれは、前記光電変換部から前記電荷保持部への電荷の転送を制御する第1転送手段と、前記電荷保持部から前記フローティングディフュージョン部への電荷の転送を制御する第2転送手段とを含み、
前記欠陥検出手段は、前記第1転送手段を転送状態に制御するとともに、前記第2転送手段を転送状態に制御して、前記光電変換部から前記フローティングディフュージョン部へ転送された電荷に応じて前記第2の欠陥画素を検出することを特徴とする請求項3に記載の撮像装置。
Each of the plurality of pixels includes a first transfer unit that controls transfer of charge from the photoelectric conversion unit to the charge holding unit, and a second transfer unit that controls transfer of charge from the charge holding unit to the floating diffusion unit. Transfer means,
The defect detection means controls the first transfer means to a transfer state and controls the second transfer means to a transfer state, and controls the second transfer means to a transfer state according to the charge transferred from the photoelectric conversion unit to the floating diffusion unit. The imaging apparatus according to claim 3, wherein a second defective pixel is detected.
前記欠陥検出手段は、前記第1の欠陥画素の出力信号レベルに関する情報をさらに検出することを特徴とする請求項1乃至4のいずれか1項に記載の撮像装置。   5. The imaging apparatus according to claim 1, wherein the defect detection unit further detects information related to an output signal level of the first defective pixel. 6. 前記欠陥検出手段は、前記第2の欠陥画素の出力信号レベルに関する情報をさらに検出することを特徴とする請求項3または4に記載の撮像装置。   The imaging apparatus according to claim 3, wherein the defect detection unit further detects information related to an output signal level of the second defective pixel. 光電変換を行う光電変換部と、該光電変換部で蓄積された電荷を保持する電荷保持部と、電荷を電圧に変換するフローティングディフュージョン部とをそれぞれ含む複数の画素が配置された撮像素子における欠陥画素検出方法であって、
前記撮像素子の画素の欠陥を検出する欠陥検出工程を有し、
前記欠陥検出工程では、少なくとも、前記複数の画素から、前記電荷保持部の欠陥に起因する第1の欠陥画素を検出するとともに、該第1の欠陥画素の位置情報を検出することを特徴とする欠陥画素検出方法。
Defect in imaging device in which a plurality of pixels each including a photoelectric conversion unit that performs photoelectric conversion, a charge holding unit that holds charges accumulated in the photoelectric conversion unit, and a floating diffusion unit that converts charges into voltage are arranged A pixel detection method comprising:
A defect detection step of detecting a defect of a pixel of the image sensor;
In the defect detection step, at least a first defective pixel caused by a defect in the charge holding unit is detected from at least the plurality of pixels, and position information of the first defective pixel is detected. Defective pixel detection method.
前記複数の画素のそれぞれは、前記光電変換部から前記電荷保持部への電荷の転送を制御する第1転送手段と、前記電荷保持部から前記フローティングディフュージョン部への電荷の転送を制御する第2転送手段とを含み、
前記欠陥検出工程では、前記第1転送手段を非転送状態に制御するとともに、前記第2転送手段を転送状態に制御して、前記電荷保持部から前記フローティングディフュージョン部へ転送された電荷に応じて前記第1の欠陥画素を検出することを特徴とする請求項7に記載の欠陥画素検出方法。
Each of the plurality of pixels includes a first transfer unit that controls transfer of charge from the photoelectric conversion unit to the charge holding unit, and a second transfer unit that controls transfer of charge from the charge holding unit to the floating diffusion unit. Transfer means,
In the defect detection step, the first transfer unit is controlled to be in a non-transfer state, and the second transfer unit is controlled to be in a transfer state, according to the charge transferred from the charge holding unit to the floating diffusion unit. The defective pixel detection method according to claim 7, wherein the first defective pixel is detected.
前記欠陥検出工程では、前記光電変換部の欠陥に起因する第2の欠陥画素をさらに検出するとともに、該第2の欠陥画素の位置情報を検出することを特徴とする請求項7または8に記載の欠陥画素検出方法。   9. The defect detection step further comprises detecting a second defective pixel due to a defect in the photoelectric conversion unit and detecting position information of the second defective pixel. Defective pixel detection method. 前記複数の画素のそれぞれは、前記光電変換部から前記電荷保持部への電荷の転送を制御する第1転送手段と、前記電荷保持部から前記フローティングディフュージョン部への電荷の転送を制御する第2転送手段とを含み、
前記欠陥検出工程では、前記第1転送手段を転送状態に制御するとともに、前記第2転送手段を転送状態に制御して、前記光電変換部から前記フローティングディフュージョン部へ転送された電荷に応じて前記第2の欠陥画素を検出することを特徴とする請求項9に記載の欠陥画素検出方法。
Each of the plurality of pixels includes a first transfer unit that controls transfer of charge from the photoelectric conversion unit to the charge holding unit, and a second transfer unit that controls transfer of charge from the charge holding unit to the floating diffusion unit. Transfer means,
In the defect detection step, the first transfer unit is controlled to be in a transfer state, and the second transfer unit is controlled to be in a transfer state so that the charge is transferred from the photoelectric conversion unit to the floating diffusion unit. The defective pixel detection method according to claim 9, wherein the second defective pixel is detected.
前記欠陥検出工程では、前記第1の欠陥画素の出力信号レベルに関する情報をさらに検出することを特徴とする請求項7乃至10のいずれか1項に記載の欠陥画素検出方法。   11. The defective pixel detection method according to claim 7, wherein in the defect detection step, information related to an output signal level of the first defective pixel is further detected. 前記欠陥検出工程では、前記第2の欠陥画素の出力信号レベルに関する情報をさらに検出することを特徴とする請求項9または10に記載の欠陥画素検出方法。   11. The defective pixel detection method according to claim 9, wherein in the defect detection step, information relating to an output signal level of the second defective pixel is further detected. 請求項7乃至12のいずれか1項に記載の欠陥画素検出方法の各工程をコンピュータに実行させるためのプログラム。   The program for making a computer perform each process of the defective pixel detection method of any one of Claims 7 thru | or 12. 請求項7乃至12のいずれか1項に記載の欠陥画素検出方法の各工程をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。   A computer-readable storage medium storing a program for causing a computer to execute each step of the defective pixel detection method according to claim 7.
JP2015000514A 2014-03-03 2015-01-05 Imaging device, defective pixel detection method, program, and storage medium Pending JP2015181221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015000514A JP2015181221A (en) 2014-03-03 2015-01-05 Imaging device, defective pixel detection method, program, and storage medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014041046 2014-03-03
JP2014041046 2014-03-03
JP2015000514A JP2015181221A (en) 2014-03-03 2015-01-05 Imaging device, defective pixel detection method, program, and storage medium

Publications (1)

Publication Number Publication Date
JP2015181221A true JP2015181221A (en) 2015-10-15

Family

ID=54329305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015000514A Pending JP2015181221A (en) 2014-03-03 2015-01-05 Imaging device, defective pixel detection method, program, and storage medium

Country Status (1)

Country Link
JP (1) JP2015181221A (en)

Similar Documents

Publication Publication Date Title
JP6776011B2 (en) Imaging device and imaging system
US7999866B2 (en) Imaging apparatus and processing method thereof
JP5516960B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
KR101422875B1 (en) Solid-state imaging device, solid-state imaging device drive method, and imaging device
JP5312246B2 (en) Imaging apparatus and control method
JP5499789B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
US8077227B2 (en) Method and apparatus providing analog row noise correction and hot pixel filtering
JP5128889B2 (en) Solid-state imaging device and solid-state imaging system using the same
JP2007013292A (en) Imaging apparatus
JP2008017388A (en) Solid-state image sensing device
JP6734649B2 (en) IMAGING DEVICE, IMAGING SYSTEM, AND METHOD OF CONTROLLING IMAGING DEVICE
TWI497996B (en) Solid-state imaging device
JP2008042298A (en) Solid-state image pickup device
JP2013118520A (en) Imaging apparatus
JP2010245891A (en) Imaging device and imaging method
WO2020022120A1 (en) Streaking correction circuit, image capture device, and electronic apparatus
JP2018082295A (en) Imaging device and imaging system
JP2008306565A (en) Imaging apparatus and signal correcting method thereof
JP2008017100A (en) Solid-state imaging device
US7787036B2 (en) Imaging apparatus configured to correct noise
JP2008148082A (en) Solid-state imaging apparatus
JP2016167773A (en) Imaging apparatus and processing method of the same
JP2005311736A (en) Solid-state imaging apparatus and drive method of the solid-state imaging apparatus
JP2012235193A (en) Image sensor, imaging device, control method therefor, and control program
JP6049304B2 (en) Solid-state imaging device and imaging device