JP2015170935A - Sample-hold circuit, and high-frequency receiver - Google Patents
Sample-hold circuit, and high-frequency receiver Download PDFInfo
- Publication number
- JP2015170935A JP2015170935A JP2014043413A JP2014043413A JP2015170935A JP 2015170935 A JP2015170935 A JP 2015170935A JP 2014043413 A JP2014043413 A JP 2014043413A JP 2014043413 A JP2014043413 A JP 2014043413A JP 2015170935 A JP2015170935 A JP 2015170935A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- signal
- hold circuit
- circuit
- ground switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、サンプルホールド回路および高周波受信装置に関する。 The present invention relates to a sample and hold circuit and a high frequency receiver.
従来、高周波（ＲＦ；Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を利用する無線通信等では、サンプリング周波数を小さくすることにより消費電力を低減すると共に、帯域通過フィルタの設計を容易にするために、アンダーサンプリングを用いた受信装置が用いられている（例えば、特許文献１または非特許文献１参照）。ここで、アンダーサンプリングとは、高周波の信号を低いサンプリング周波数ｆｓでサンプリングする方法であり、エリアシングにより、ｆｓ／２より高い周波数の信号がｆｓ／２以下に折り返されて混信となることを利用したものである。 Conventionally, in wireless communication using a radio frequency (RF) signal, reception using undersampling is performed to reduce power consumption by reducing the sampling frequency and to facilitate the design of a bandpass filter. An apparatus is used (see, for example, Patent Document 1 or Non-Patent Document 1). Here, undersampling is a method of sampling a high-frequency signal at a low sampling frequency fs, and uses that a signal having a frequency higher than fs / 2 is folded back to fs / 2 or less due to aliasing to cause interference. It is a thing.
このような高周波受信装置では、まず、アンテナで受信した信号に帯域通過フィルタ（ＢＰＦ）をかけたり、その信号を低雑音増幅器（ＬＮＡ）で増幅したりした後、その信号に対してサンプルホールド（Ｓ／Ｈ）回路により、所定のサンプリング周波数ｆｓでアンダーサンプリングを行う。次に、サンプリングした信号をアナログ／デジタル変換し、そのデジタル信号に対して、デジタルシグナルプロセッサ（ＤＳＰ）でフィルタ処理を行い、受信処理信号を得るようになっている。 In such a high-frequency receiving device, first, a band-pass filter (BPF) is applied to a signal received by an antenna, or the signal is amplified by a low noise amplifier (LNA), and then a sample hold ( (S / H) circuit performs undersampling at a predetermined sampling frequency fs. Next, the sampled signal is subjected to analog / digital conversion, and the digital signal is subjected to filter processing by a digital signal processor (DSP) to obtain a reception processing signal.
ここで、図５に示すように、従来の高周波信号用のサンプルホールド回路は、高周波信号の入力端子Ｖｉｎｐに直列に接続されたサンプリング用スイッチ素子のトランジスタＴ１と、サンプリングキャパシタＣＨと、トランジスタＴ２およびＴ３とを有している。このサンプルホールド回路では、サンプリング用スイッチ素子のトランジスタＴ１をクロック信号Ｃｌｋに合わせて開閉（オン／オフ）させ、Ｔ１がオフになった瞬間の入力信号の値を保持（ホールド）して出力端子Ｖｏｕｔｐから出力するようになっている。こうして、Ｖｉｎｐから入力された高周波信号を、クロック信号Ｃｌｋに合わせてアンダーサンプリングし、出力端子Ｖｏｕｔｐから出力することができる（例えば、非特許文献１参照）。なお、図５に示すサンプルホールド回路は左右対称に形成されており、右側の回路では、９０℃位相変化させた高周波信号がＶｉｎｎから入力され、その高周波信号をクロック信号Ｃｌｋに合わせてアンダーサンプリングした後、出力端子Ｖｏｕｔｎからホールド出力信号として出力するようになっている。左右の回路の出力端子Ｖｏｕｔｐ、Ｖｏｕｔｎからそれぞれ出力されたホールド出力信号は、量子化され、デジタル信号に変換された後、ＤＳＰなどで信号処理され、復調される。 Here, as shown in FIG. 5, a conventional sample-and-hold circuit for high-frequency signals includes a sampling switch element transistor T 1 connected in series to a high-frequency signal input terminal Vinp, a sampling capacitor CH, and a transistor. T 2 and T 3 . The sample-hold circuit, to open and close the transistor T 1 of the sampling switch elements in accordance with the clock signal Clk (on / off), T 1 is held the value of the input signal at the moment when turned off (hold) Output The signal is output from the terminal Voutp. Thus, the high-frequency signal input from Vinp can be undersampled in accordance with the clock signal Clk and output from the output terminal Voutp (see, for example, Non-Patent Document 1). The sample and hold circuit shown in FIG. 5 is symmetrically formed. In the right circuit, a high-frequency signal whose phase is changed by 90 ° C. is input from Vinn, and the high-frequency signal is undersampled according to the clock signal Clk. Thereafter, it is output as a hold output signal from the output terminal Voutn. The hold output signals respectively output from the output terminals Voutp and Voutn of the left and right circuits are quantized and converted into digital signals, which are then processed by a DSP and demodulated.
しかしながら、図５に示す従来のサンプルホールド回路では、トランジスタＴ１がサンプリングのためにオフになったとき、トランジスタＴ１のオフ時の静電容量により高周波信号のリークが発生し、ホールド出力が変動してしまうため、量子化されるタイミングにより、異なる値が出力され、復調した受信信号に誤差が発生してしまうという課題があった。 However, the conventional sample hold circuit shown in FIG. 5, when the transistor T 1 is turned off for sampling, leakage of the high frequency signal is generated by the electrostatic capacity at off transistors T 1, holding the output variation Therefore, there is a problem in that different values are output depending on the quantization timing, and an error occurs in the demodulated reception signal.
本発明は、このような課題に着目してなされたもので、高周波信号のリークを低減し、ホールド出力の変動を抑制することができ、高精度の受信信号を得ることができるサンプルホールド回路および高周波受信装置を提供することを目的とする。 The present invention has been made paying attention to such a problem, and can provide a sample-and-hold circuit capable of reducing high-frequency signal leakage, suppressing hold output fluctuations, and obtaining a highly accurate received signal. An object is to provide a high-frequency receiving device.
上記目的を達成するために、本発明に係るサンプルホールド回路は、高周波（ＲＦ）信号を受信するために使用されるサンプルホールド回路であって、前記高周波信号の入力端子に直列に接続されたサンプリング用スイッチ素子と、一端が前記サンプリング用スイッチ素子の入力側に接続され、他端が接地された接地スイッチとを有し、前記接地スイッチは、前記サンプリング用スイッチ素子をスイッチング動作させるための制御信号の反転信号によりスイッチング動作を行うよう構成されていることを特徴とする。 To achieve the above object, a sample-and-hold circuit according to the present invention is a sample-and-hold circuit used for receiving a radio frequency (RF) signal, and is connected in series to an input terminal of the radio frequency signal. Switch element and a ground switch having one end connected to the input side of the sampling switch element and the other end grounded, and the ground switch is a control signal for switching the sampling switch element The switching operation is performed by an inversion signal of.
本発明に係るサンプルホールド回路は、入力端子から高周波信号が入力されたとき、サンプリング用スイッチ素子をオン／オフさせて、サンプリング用スイッチ素子がオフになった瞬間の入力信号の値を保持（ホールド）して出力し、その出力値を後段のアナログ／デジタル変換回路等に渡すようになっている。本発明に係るサンプルホールド回路では、制御信号によりサンプリング用スイッチ素子がサンプリングのためにオフになったとき、反転信号により接地スイッチがオンになるため、高周波信号が接地された接地スイッチに流れる。これにより、サンプリング用スイッチ素子のオフ時の静電容量による高周波信号のリークを低減することができ、ホールド出力の変動を抑制することができる。さらに、高周波信号を高精度でサンプリングして高精度の受信信号を得ることができる。 The sample hold circuit according to the present invention turns on / off the sampling switch element when a high frequency signal is inputted from the input terminal, and holds (holds) the value of the input signal at the moment when the sampling switch element is turned off. And output the output value to an analog / digital conversion circuit or the like at the subsequent stage. In the sample hold circuit according to the present invention, when the sampling switch element is turned off for sampling by the control signal, the ground switch is turned on by the inverted signal, so that the high-frequency signal flows to the grounded ground switch. Thereby, the leakage of the high frequency signal due to the electrostatic capacitance when the sampling switch element is turned off can be reduced, and the fluctuation of the hold output can be suppressed. Furthermore, a high-frequency received signal can be obtained by sampling a high-frequency signal with high accuracy.
本発明に係るサンプルホールド回路で、サンプリング用スイッチ素子はトランジスタから成ることが好ましい。また、高周波信号のリークの低減効果を高めるために、接地スイッチには、なるべくＯＮ抵抗が低いトランジスタを用いることが好ましい。 In the sample and hold circuit according to the present invention, the sampling switch element is preferably a transistor. In order to enhance the effect of reducing the leakage of high-frequency signals, it is preferable to use a transistor with as low an ON resistance as possible for the ground switch.
本発明に係るサンプルホールド回路で、前記接地スイッチは、前記制御信号に基づいてトランジスタを用いた反転回路により作成された前記反転信号により、スイッチング動作を行うよう構成されていることが好ましい。この場合、サンプリング用スイッチ素子のスイッチング動作に合わせて正確に、接地スイッチをスイッチング動作させることができる。 In the sample and hold circuit according to the present invention, it is preferable that the ground switch is configured to perform a switching operation by the inverted signal generated by an inverting circuit using a transistor based on the control signal. In this case, the ground switch can be accurately switched in accordance with the switching operation of the sampling switch element.
本発明に係るサンプルホールド回路では、サンプリング用スイッチ素子のスイッチング動作と同時に接地スイッチをスイッチング動作させると、サンプリング用スイッチ素子をオフした瞬間に接地スイッチがオンになり、高周波信号が接地した接地スイッチに流れるため、ホールド出力がゼロになってしまう恐れがある。このホールド出力がゼロになる状態を防ぎ、正確なホールド出力を得るため、前記接地スイッチは、前記サンプリング用スイッチ素子のスイッチング動作に対して遅れてスイッチング動作を行うよう構成されていることが好ましい。 In the sample and hold circuit according to the present invention, when the ground switch is switched simultaneously with the switching operation of the sampling switch element, the ground switch is turned on at the moment when the sampling switch element is turned off, and the high frequency signal is grounded. As a result, the hold output may become zero. In order to prevent the hold output from becoming zero and to obtain an accurate hold output, the ground switch is preferably configured to perform a switching operation with a delay from the switching operation of the sampling switch element.
本発明に係るサンプルホールド回路は、前記サンプリング用スイッチ素子の入力側の回路とのインピーダンスを整合させるよう、前記接地スイッチよりも入力側に設けられた整合回路を有していてもよい。この場合、インピーダンス整合により、入力される高周波信号が反射してノイズが発生したり、ホールド出力が低下したりするのを防ぐことができる。整合回路は、例えばＬＣ回路から成る。 The sample hold circuit according to the present invention may include a matching circuit provided on the input side of the ground switch so as to match impedance with a circuit on the input side of the sampling switch element. In this case, the impedance matching can prevent the input high-frequency signal from being reflected and generating noise or reducing the hold output. The matching circuit is composed of an LC circuit, for example.
本発明に係るサンプルホールド回路は、前記接地スイッチがオフのとき、前記接地スイッチとの間で並列共振回路を形成するよう、前記接地スイッチに対して並列に設けられたインダクタを有していてもよい。この場合、サンプリング用スイッチ素子がオンのとき、接地スイッチがオフになるため、並列共振回路により、接地スイッチのオフ時の静電容量による影響を抑制することができる。特に、高周波信号のリークを低減するために流れる電流が多い接地スイッチを使用したとき、接地スイッチのオフ時の静電容量が大きくなるため、その静電容量による影響を並列共振回路により効果的に抑制することができる。 The sample hold circuit according to the present invention may include an inductor provided in parallel with the ground switch so as to form a parallel resonant circuit with the ground switch when the ground switch is off. Good. In this case, since the ground switch is turned off when the sampling switch element is on, the parallel resonance circuit can suppress the influence of the capacitance when the ground switch is off. In particular, when a grounding switch with a large amount of flowing current is used to reduce the leakage of high-frequency signals, the capacitance when the grounding switch is off increases. Can be suppressed.
本発明に係る高周波受信装置は、前記入力端子から入力された前記高周波信号をアンダーサンプリングする本発明に係るサンプルホールド回路と、前記サンプルホールド回路からの出力をデジタル信号に変換するアナログ／デジタル変換回路とを、有することを特徴とする。 The high frequency receiver according to the present invention includes a sample hold circuit according to the present invention for undersampling the high frequency signal input from the input terminal, and an analog / digital conversion circuit for converting an output from the sample hold circuit into a digital signal. It is characterized by having.
本発明に係る高周波受信装置は、本発明に係るサンプルホールド回路を有するため、サンプリング用スイッチ素子のオフ時の静電容量による高周波信号のリークを低減することができ、ホールド出力の変動を抑制することができる。これにより、高周波信号を高精度でサンプリングしてデジタルの受信信号を得ることができる。 Since the high-frequency receiving device according to the present invention includes the sample-and-hold circuit according to the present invention, it is possible to reduce the leakage of the high-frequency signal due to the electrostatic capacitance when the sampling switch element is off, and to suppress fluctuations in the hold output be able to. Thereby, a high frequency signal can be sampled with high accuracy and a digital received signal can be obtained.
本発明によれば、高周波信号のリークを低減し、ホールド出力の変動を抑制することができ、高精度の受信信号を得ることができるサンプルホールド回路および高周波受信装置を提供することができる。 According to the present invention, it is possible to provide a sample-and-hold circuit and a high-frequency receiver that can reduce leakage of a high-frequency signal, suppress fluctuations in hold output, and obtain a highly accurate received signal.
以下、図面に基づき、本発明の実施の形態について説明する。
図１は、第１の本発明の実施の形態のサンプルホールド回路を示している。
図１に示すように、サンプルホールド回路１０は、高周波（ＲＦ）信号を受信するために使用されるサンプルホールド回路１０であって、サンプリング用スイッチ素子Ｔ１とサンプリングキャパシタＣＨとトランジスタＴ２とトランジスタＴ３と接地スイッチＴ４とＮＯＴ回路Ｎ１とを有している。なお、サンプルホールド回路１０は左右対称に形成されており、以下では、左側の回路について説明する。右側の回路では、対応する各素子について、符号に全て「’」を付けて示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a sample and hold circuit according to the first embodiment of the present invention.
As shown in FIG. 1, the sample-hold circuit 10 is a sample and hold circuit 10 which is used to receive a radio frequency (RF) signal, a sampling switch elements T 1 and the sampling capacitor C H and the transistor T 2 the transistor T 3 and a grounding switch T 4 and NOT circuit N 1. The sample hold circuit 10 is formed symmetrically, and the left circuit will be described below. In the circuit on the right side, the corresponding elements are all indicated by “′”.
サンプリング用スイッチ素子Ｔ１は、ＭＯＳ型のトランジスタから成り、高周波信号の入力端子Ｖｉｎｐに、ソースまたはドレインで直列に接続されている。サンプリング用スイッチ素子Ｔ１は、ベース端子にクロック信号（制御信号）Ｃｌｋが入力され、クロック信号Ｃｌｋに合わせて開閉（オン／オフ）するようになっている。サンプリングキャパシタＣＨは、一端がサンプリング用スイッチ素子Ｔ１の出力側のソースまたはドレインに接続され、他端が接地されている。トランジスタＴ２およびトランジスタＴ３は、ソースおよびドレインで直列に接続され、トランジスタＴ２のベースがサンプリング用スイッチ素子Ｔ１の出力側に接続されている。また、トランジスタＴ２とトランジスタＴ３との間に、出力端子Ｖｏｕｔｐが設けられている。 Sampling switch elements T 1 consists of a MOS-type transistor, the input terminal Vinp of the high frequency signal are connected in series with the source or drain. Sampling switch elements T 1, the clock signal (control signal) Clk is inputted to the base terminal, so as to open and close (ON / OFF) in accordance with the clock signal Clk. Sampling capacitor C H, one end is connected to the source or drain of the output side of the sampling switch elements T 1, the other end is grounded. Transistor T 2 and the transistor T 3 is connected in series with the source and drain, the base of the transistor T 2 are connected to the output side of the sampling switch elements T 1. Between the transistor T 2 and the transistor T 3, the output terminal Voutp is provided.
接地スイッチＴ４は、ＭＯＳ型のトランジスタから成り、ソースがサンプリング用スイッチ素子Ｔ１の入力側に接続され、ドレインが接地されている。ＮＯＴ回路Ｎ１は、接地スイッチＴ４のベースとサンプリング用スイッチ素子Ｔ１のベースとの間に取り付けられている。ＮＯＴ回路Ｎ１は、サンプリング用スイッチ素子Ｔ１のベースに入力されるクロック信号Ｃｌｋに対して、若干遅れて反転した信号を接地スイッチＴ４のベースに入力するようになっている。これにより、接地スイッチＴ４は、クロック信号Ｃｌｋに基づいて、サンプリング用スイッチ素子Ｔ１のスイッチング動作に対して若干遅れて反転したスイッチング動作を行うようになっている。なお、ＮＯＴ回路Ｎ１は、トランジスタを用いて形成されており、反転回路を成している。 Ground switch T 4 is composed of a MOS-type transistor, a source connected to the input side of the sampling switch elements T 1, a drain is grounded. NOT circuit N 1 is attached between the bases of sampling switch elements T 1 of the ground switch T 4. NOT circuit N 1, to the clock signal Clk is inputted to the base of the sampling switch elements T 1, and a signal inverted slightly after so as to input to the base of the ground switch T 4. Thus, the grounding switch T 4 on the basis of the clock signal Clk, and performs a switching operation in inverted delayed slightly with respect to the switching operation of the sampling switch elements T 1. Incidentally, NOT circuit N 1 is formed by using a transistor, and has an inverting circuit.
次に、作用について説明する。
サンプルホールド回路１０は、入力端子Ｖｉｎｐから高周波信号が入力されたとき、サンプリング用スイッチ素子Ｔ１をオン／オフさせて、サンプリング用スイッチ素子Ｔ１がオフになった瞬間の入力信号の値を保持（ホールド）して出力端子Ｖｏｕｔｐから出力し、その出力値を後段のアナログ／デジタル変換回路等に渡すようになっている。サンプルホールド回路１０では、サンプリング用スイッチ素子Ｔ１がサンプリングのためにオフになったとき、接地スイッチＴ４がオンになるため、高周波信号が接地された接地スイッチＴ４に流れる。これにより、サンプリング用スイッチ素子Ｔ１のオフ時の静電容量による高周波信号のリークを低減することができ、ホールド出力の変動を抑制することができる。さらに、高周波信号を高精度でサンプリングして高精度の受信信号を得ることができる。
Next, the operation will be described.
Sample-and-hold circuit 10, when the high-frequency signal from the input terminal Vinp is input, hold the sampling switch elements T 1 are turned on / off, sampling switch elements T 1 is the value of the input signal at the moment when turned off (Hold) and output from the output terminal Voutp, and the output value is passed to an analog / digital conversion circuit in the subsequent stage. The sample-hold circuit 10, when the sampling switch elements T 1 is turned off for sampling, for grounding switch T 4 is turned on, flows to the ground switch T 4 a high frequency signal is grounded. Thus, it is possible to reduce the leakage of high frequency signals due to the capacitance of the off of the sampling switch elements T 1, it is possible to suppress variation in the hold output. Furthermore, a high-frequency received signal can be obtained by sampling a high-frequency signal with high accuracy.
また、サンプリング用スイッチ素子Ｔ１のスイッチング動作と同時に接地スイッチＴ４をスイッチング動作させると、ホールド出力がゼロになってしまう恐れがあるが、サンプルホールド回路１０は、接地スイッチＴ４が、サンプリング用スイッチ素子Ｔ１のスイッチング動作に対して若干遅れてスイッチング動作を行うため、このホールド出力がゼロになる状態を防ぎ、正確なホールド出力を得ることができる。 Further, if the ground switch T 4 is switched simultaneously with the switching operation of the sampling switch element T 1 , the hold output may become zero. However, in the sample hold circuit 10, the ground switch T 4 is connected to the sampling switch T 4 . to perform a switching operation in a slight delay to the switching operation of the switching elements T 1, preventing a state where the hold output is zero, it is possible to obtain an accurate hold output.
なお、右側の回路では、９０℃位相変化させた高周波信号がＶｉｎｎから入力され、左側の回路と同様に、その高周波信号をクロック信号Ｃｌｋに合わせてアンダーサンプリングした後、出力端子Ｖｏｕｔｎから出力するようになっている。左右の回路の出力端子Ｖｏｕｔｐ、Ｖｏｕｔｎからそれぞれ出力された信号は、アナログ／デジタル変換回路でデジタル信号に変換された後、合成されてＤＳＰ等に送られるようになっている。 In the right circuit, a high-frequency signal whose phase is changed by 90 ° C. is input from Vinn. Similarly to the left-side circuit, the high-frequency signal is undersampled in accordance with the clock signal Clk and then output from the output terminal Voutn. It has become. Signals respectively output from the output terminals Voutp and Voutn of the left and right circuits are converted into digital signals by an analog / digital conversion circuit, and then synthesized and sent to a DSP or the like.
図１に示すサンプルホールド回路１０および図５に示す従来のサンプルホールド回路を用いて、サンプリング後の出力電圧（出力端子Ｖｏｕｔｐの出力−Ｖｏｕｔｎの出力）の変動を、シミュレーションにより求めた。シミュレーションでは、入力した高周波信号の周波数を８８１．５ＭＨｚ、サンプリング周波数を５５．６ＭＨｚとした。また、接地スイッチＴ４およびＮＯＴ回路Ｎ１以外の素子は、図５に示すものに統一し、その他の計算条件も全て同じものとした。図５に示す従来のサンプルホールド回路でのシミュレーション結果を図２（ａ）に、図１に示すサンプルホールド回路１０でのシミュレーション結果を図２（ｂ）に示す。 Using the sample-and-hold circuit 10 shown in FIG. 1 and the conventional sample-and-hold circuit shown in FIG. 5, the fluctuation of the output voltage after sampling (output of the output terminal Voutp−output of Voutn) was obtained by simulation. In the simulation, the frequency of the input high frequency signal was 881.5 MHz, and the sampling frequency was 55.6 MHz. Further, elements other than ground switch T 4 and NOT circuit N 1 is unified to that shown in FIG. 5, were all also other calculation conditions the same. FIG. 2A shows a simulation result in the conventional sample and hold circuit shown in FIG. 5, and FIG. 2B shows a simulation result in the sample and hold circuit 10 shown in FIG.
図２（ａ）に示すように、従来のサンプルホールド回路では、サンプリング後の出力が、振幅０．８１ｍＶで、高周波信号と同じ周波数で振動していることが確認された。これは、サンプリング用スイッチ素子Ｔ１のオフ時の静電容量により、高周波信号のリークが発生したためである。これに対し、図２（ｂ）に示すように、サンプルホールド回路１０では、サンプリング後の出力の振幅が０．０２６ｍＶであり、約１／３０程度にまで抑制されていることが確認された。このように、サンプルホールド回路１０では、接地スイッチＴ４のスイッチング動作により、サンプリング用スイッチ素子Ｔ１のオフ時の静電容量による高周波信号のリークを低減することができる。 As shown in FIG. 2A, in the conventional sample and hold circuit, it was confirmed that the output after sampling vibrates at the same frequency as the high frequency signal with an amplitude of 0.81 mV. This is because the capacitance of the off of the sampling switch elements T 1, because the leakage of the high frequency signal is generated. On the other hand, as shown in FIG. 2B, in the sample and hold circuit 10, it was confirmed that the amplitude of the output after sampling was 0.026 mV, which was suppressed to about 1/30. Thus, the sample-hold circuit 10, the switching operation of the ground switch T 4, it is possible to reduce the leakage of high frequency signals due to the capacitance of the off of the sampling switch elements T 1.
図３は、第２の本発明の実施の形態のサンプルホールド回路２０を示している。
図３に示すように、サンプルホールド回路２０は、高周波（ＲＦ）信号を受信するために使用されるサンプルホールド回路２０であって、サンプリング用スイッチ素子Ｔ１とサンプリングキャパシタＣＨとトランジスタＴ２とトランジスタＴ３と接地スイッチＴ４と整合回路Ｍと並列共振用インダクタＩとを有している。なお、サンプルホールド回路１０は左右対称に形成されており、以下では、左側の回路について説明する。右側の回路では、対応する各素子について、符号に全て「’」を付けて示している。また、以下の説明では、第１の本発明の実施の形態のサンプルホールド回路１０と同一の構成には同一の符号を付して、重複する説明は省略する。
FIG. 3 shows a sample and hold circuit 20 according to the second embodiment of the present invention.
As shown in FIG. 3, the sample hold circuit 20, a sample and hold circuit 20 which is used to receive a radio frequency (RF) signal, a sampling switch elements T 1 and the sampling capacitor C H and the transistor T 2 The transistor T 3 , the ground switch T 4 , the matching circuit M, and the parallel resonance inductor I are included. The sample hold circuit 10 is formed symmetrically, and the left circuit will be described below. In the circuit on the right side, the corresponding elements are all indicated by “′”. Moreover, in the following description, the same code | symbol is attached | subjected to the structure same as the sample hold circuit 10 of embodiment of 1st this invention, and the overlapping description is abbreviate | omitted.
図３に示すように、整合回路Ｍは、サンプリング用スイッチ素子Ｔ１の入力側の回路、すなわち入力端子Ｖｉｎｐに接続された回路とのインピーダンスを整合させるよう、接地スイッチＴ４よりも入力側に設けられている。整合回路Ｍは、ＬＣ回路から成り、入力端子Ｖｉｎｐとサンプリング用スイッチ素子Ｔ１の入力側のソースまたはドレインとの間に、直列に接続されたキャパシタＣ１と、キャパシタＣと入力端子Ｖｉｎｐとの間に一端が接続され、他端が接地されたインダクタＬ１とを有している。 As shown in FIG. 3, the matching circuit M, the circuit on the input side of the sampling switch elements T 1, i.e. to match the impedance of the circuit connected to the input terminal Vinp, the input side of the ground switch T 4 Is provided. Matching circuit M consists LC circuit, between the input terminals Vinp and input side of the source and the drain of sampling switch elements T 1, a capacitor C 1 connected in series, the capacitor C and the input terminal Vinp one end of which is connected between the other end has an inductor L 1 which is grounded.
並列共振用インダクタＩは、２つのインダクタＬ２，Ｌ３から成り、接地スイッチＴ４がオフのとき、接地スイッチＴ４との間で並列共振回路を形成するよう、接地スイッチＴ４に対してそれぞれ並列に設けられている。 Parallel resonance inductor I is composed of two inductors L 2, L 3, when the ground switch T 4 is off, so as to form a parallel resonant circuit between the ground switch T 4, with respect to the ground the switch T 4 Each is provided in parallel.
次に、作用について説明する。
サンプルホールド回路２０は、整合回路Ｍによるインピーダンス整合により、入力される高周波信号が反射してノイズが発生したり、ホールド出力が低下したりするのを防ぐことができる。また、並列共振用インダクタＩにより接地スイッチＴ４との間で並列共振回路が形成されるため、サンプリング用スイッチ素子Ｔ１がオン、接地スイッチＴ４がオフのときの、接地スイッチＴ４の静電容量による影響を抑制することができる。
Next, the operation will be described.
The sample-and-hold circuit 20 can prevent the high-frequency signal that is input from being reflected and generating noise or the hold output from being lowered due to impedance matching by the matching circuit M. Further, since the parallel resonance circuit is formed between the ground switch T 4 by the parallel resonant inductor I, sampling switch elements T 1 is turned on, when the ground switch T 4 is off, the static ground switch T 4 The influence by the electric capacity can be suppressed.
特に、高周波信号のリークを低減するために、流れる電流が多い接地スイッチＴ４を使用したとき、トランジスタＴ２と比べて接地スイッチＴ４のオフ時の静電容量がかなり大きくなってしまうため、並列共振用インダクタＩがなければ、接地スイッチＴ４で電力を大きくロスしてしまい、出力信号が減衰してしまう。これに対し、並列共振用インダクタＩにより並列共振回路を形成することにより、接地スイッチＴ４での電力のロス、および出力信号の減衰を効果的に抑制することができる。なお、ここでは、並列共振用インダクタＩで説明したが、高インピーダンス線路を用いてもよく、その場合にも同様の効果を奏する。 In particular, when the ground switch T 4 having a large amount of flowing current is used to reduce the leakage of the high-frequency signal, the capacitance when the ground switch T 4 is turned off is considerably larger than that of the transistor T 2 . without a parallel resonant inductor I, it will be increased loss of power in the ground switch T 4, the output signal is attenuated. In contrast, by forming a parallel resonant circuit by the parallel resonant inductor I, it is possible to effectively suppress the attenuation of the power loss, and the output signal of the ground switch T 4. Although the parallel resonance inductor I has been described here, a high impedance line may be used, and the same effect can be obtained in that case.
図４は、本発明の実施の形態の高周波受信装置を示している。
図４に示すように、高周波受信装置３０は、アンテナ３１と第１帯域通過フィルタ（ＢＰＦ）３２と低雑音増幅器（ＬＮＡ）３３と第２帯域通過フィルタ（ＢＰＦ）３４とサンプルホールド回路１０とアナログ／デジタル変換器３５とを有している。
FIG. 4 shows a high frequency receiving apparatus according to an embodiment of the present invention.
As shown in FIG. 4, the high frequency receiver 30 includes an antenna 31, a first band pass filter (BPF) 32, a low noise amplifier (LNA) 33, a second band pass filter (BPF) 34, a sample hold circuit 10, and an analog signal. / Digital converter 35.
第１帯域通過フィルタ３２は、受信する高周波信号の周波数を中心とする通過帯域を有している。第１帯域通過フィルタ３２は、アンテナ３１で受信した高周波信号に対して、その通過帯域により帯域制限を行うよう構成されている。低雑音増幅器３３は、第１帯域通過フィルタ３２から出力された高周波信号を増幅し、増幅後の高周波信号を第２帯域通過フィルタ３４に送るよう構成されている。第２帯域通過フィルタ３４は、受信する高周波信号の周波数を中心とする通過帯域を有している。第２帯域通過フィルタ３４は、低雑音増幅器３３からの高周波信号に対して、その通過帯域により再度、帯域制限を行うよう構成されている。 The first band pass filter 32 has a pass band centered on the frequency of the received high frequency signal. The first band pass filter 32 is configured to limit the band of the high frequency signal received by the antenna 31 by the pass band. The low noise amplifier 33 is configured to amplify the high frequency signal output from the first band pass filter 32 and send the amplified high frequency signal to the second band pass filter 34. The second band pass filter 34 has a pass band centered on the frequency of the received high frequency signal. The second band pass filter 34 is configured to perform band limitation again on the high frequency signal from the low noise amplifier 33 by the pass band.
図４では、サンプルホールド回路１０は、図１に示す本発明の実施の形態のサンプルホールド回路１０から成るが、図３に示す本発明の実施の形態のサンプルホールド回路２０から成っていてもよい。サンプルホールド回路１０は、第２帯域通過フィルタ３４から出力された高周波信号を、クロック信号ＣＬＫに合わせてサンプリング周波数ｆｓでアンダーサンプリングするよう構成されている。 In FIG. 4, the sample and hold circuit 10 is composed of the sample and hold circuit 10 of the embodiment of the present invention shown in FIG. 1, but may be composed of the sample and hold circuit 20 of the embodiment of the present invention shown in FIG. . The sample hold circuit 10 is configured to undersample the high frequency signal output from the second band pass filter 34 at the sampling frequency fs in accordance with the clock signal CLK.
アナログ／デジタル変換回路３５は、サンプルホールド回路１０からの出力を、デジタル中間周波数（ＩＦ）信号またはデジタルベースバンド信号に変換し、その信号を出力するよう構成されている。さらに、アナログ／デジタル変換回路３５からの出力された信号は、デジタルシグナルプロセッサ（ＤＳＰ）により、信号の部分を抽出するためのフィルタ処理を行うよう構成されている。 The analog / digital conversion circuit 35 is configured to convert the output from the sample hold circuit 10 into a digital intermediate frequency (IF) signal or a digital baseband signal and output the signal. Further, the signal output from the analog / digital conversion circuit 35 is configured to perform a filtering process for extracting a signal portion by a digital signal processor (DSP).
高周波受信装置３０は、サンプルホールド回路１０を有するため、サンプリング用スイッチ素子Ｔ１のオフ時の静電容量による高周波信号のリークを低減することができ、ホールド出力の変動を抑制することができる。これにより、高周波信号を高精度でアンダーサンプリングしてデジタルの受信信号を得ることができる。 RF receiving apparatus 30, since it has a sample hold circuit 10, it is possible to reduce the leakage of high frequency signals due to the capacitance of the off of the sampling switch elements T 1, it is possible to suppress variation in the hold output. As a result, a digital received signal can be obtained by undersampling the high-frequency signal with high accuracy.
１０，２０ サンプルホールド回路
Ｔ１ サンプリング用スイッチ素子
ＣＨ サンプリングキャパシタ
Ｔ２ トランジスタ
Ｔ３ トランジスタ
Ｔ４ 接地スイッチ
Ｎ１ ＮＯＴ回路
Ｖｉｎｐ 入力端子
Ｖｏｕｔｐ 出力端子
Ｃｌｋ クロック信号
Ｍ 整合回路
Ｃ１ キャパシタ
Ｌ１ インダクタ
Ｉ 並列共振用インダクタ
Ｌ２，Ｌ３ インダクタ
３０ 高周波受信装置
３１ アンテナ
３２ 第１帯域通過フィルタ
３３ 低雑音増幅器
３４ 第２帯域通過フィルタ
３５ アナログ／デジタル変換器
ＣＬＫ クロック信号
10, 20 Sample hold circuit T 1 sampling switch element C H sampling capacitor T 2 transistor T 3 transistor T 4 ground switch N 1 NOT circuit Vinp input terminal Voutp output terminal Clk clock signal
M matching circuit C 1 capacitor L 1 inductor I parallel resonance inductor L 2 , L 3 inductor
30 High Frequency Receiver 31 Antenna 32 First Band Pass Filter 33 Low Noise Amplifier 34 Second Band Pass Filter 35 Analog / Digital Converter CLK Clock Signal
Claims (7)
前記高周波信号の入力端子に直列に接続されたサンプリング用スイッチ素子と、
一端が前記サンプリング用スイッチ素子の入力側に接続され、他端が接地された接地スイッチとを有し、
前記接地スイッチは、前記サンプリング用スイッチ素子をスイッチング動作させるための制御信号の反転信号によりスイッチング動作を行うよう構成されていることを
特徴とするサンプルホールド回路。 A sample and hold circuit used to receive a radio frequency (RF) signal, comprising:
A sampling switch element connected in series to the input terminal of the high-frequency signal;
A grounding switch having one end connected to the input side of the sampling switch element and the other end grounded;
The sample hold circuit, wherein the ground switch is configured to perform a switching operation by an inverted signal of a control signal for switching the sampling switch element.
前記サンプルホールド回路からの出力をデジタル信号に変換するアナログ／デジタル変換回路とを、
有することを特徴とする高周波受信装置。
The sample and hold circuit according to any one of claims 1 to 6, wherein the high frequency signal input from the input terminal is undersampled.
An analog / digital conversion circuit for converting the output from the sample hold circuit into a digital signal;
A high-frequency receiving device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014043413A JP2015170935A (en) | 2014-03-06 | 2014-03-06 | Sample-hold circuit, and high-frequency receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014043413A JP2015170935A (en) | 2014-03-06 | 2014-03-06 | Sample-hold circuit, and high-frequency receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015170935A true JP2015170935A (en) | 2015-09-28 |
Family
ID=54203327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014043413A Pending JP2015170935A (en) | 2014-03-06 | 2014-03-06 | Sample-hold circuit, and high-frequency receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015170935A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018174415A (en) * | 2017-03-31 | 2018-11-08 | 国立大学法人東北大学 | Multiband reception apparatus and reception method of multiband high-frequency signal |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62164700U (en) * | 1986-04-07 | 1987-10-19 | ||
| JPH08204530A (en) * | 1995-01-23 | 1996-08-09 | Sony Corp | Switch circuit |
-
2014
- 2014-03-06 JP JP2014043413A patent/JP2015170935A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62164700U (en) * | 1986-04-07 | 1987-10-19 | ||
| JPH08204530A (en) * | 1995-01-23 | 1996-08-09 | Sony Corp | Switch circuit |
Non-Patent Citations (1)
| Title |
|---|
| D. JAKONIS: "A 2.4-GHz RF sampling receiver front-end in 0.18-μm CMOS", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. Volume 40, Issue 6, JPN6017021051, 13 June 2005 (2005-06-13), pages pp. 1265-1277 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018174415A (en) * | 2017-03-31 | 2018-11-08 | 国立大学法人東北大学 | Multiband reception apparatus and reception method of multiband high-frequency signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Murphy et al. | A blocker-tolerant, noise-cancelling receiver suitable for wideband wireless applications | |
| US9124335B1 (en) | Wideband receiver robust to radio frequency harmonics | |
| JP6396432B2 (en) | Anti-jamming noise canceling receiver front end | |
| US8670739B1 (en) | Frequency-translational bandpass filter with harmonic rejection | |
| EP2937996B1 (en) | Low pass filter with common-mode noise reduction | |
| JP4372694B2 (en) | mixer | |
| Forbes et al. | A 2 GS/s frequency-folded ADC-based broadband sampling receiver | |
| TW201308889A (en) | Infinite impulse response (IIR) filter and filtering method | |
| JP4836041B2 (en) | Method and apparatus for sampling an RF signal | |
| TWI594584B (en) | Improved radio receiver | |
| CN113055102A (en) | Receiver and method for ultrahigh frequency partial discharge detection | |
| US10425071B2 (en) | Fast settling peak detector | |
| JP2016213727A (en) | Amplifier circuit, ad converter, integrated circuit, and radio communication device | |
| US9112482B2 (en) | Receiver | |
| US9531341B2 (en) | Method and apparatus for converting single-ended signals into differential signals | |
| WO2014152402A2 (en) | Buffer amplifier circuit | |
| US9037106B2 (en) | Baseband harmonic rejection circuit | |
| JP2015170935A (en) | Sample-hold circuit, and high-frequency receiver | |
| KR20190021634A (en) | Discrete-time integrator circuit with operational amplifier gain compensation function | |
| TWI454047B (en) | Method and system for improving limiting amplifier phase noise for low slew-rate input signals | |
| Liu et al. | A wideband RF receiver with> 80 dB harmonic rejection ratio | |
| KR101135190B1 (en) | Apparatus for converting signal and apparatus for receiving using balun circuit in wireless communication system | |
| JP6029065B2 (en) | Receiver | |
| Lee et al. | A 1.8 to 2.4-GHz 20mW digital-intensive RF sampling receiver with a noise-canceling bandpass low-noise amplifier in 90nm CMOS | |
| JP6981023B2 (en) | Receiving circuit, receiving device, and receiving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180925 |