JP2015164150A - トランジスタの製造方法および表示装置の製造方法 - Google Patents

Abstract

【課題】工程を削減することが可能な薄膜トランジスタの製造方法、およびこの薄膜トランジスタの製造方法を用いた表示装置の製造方法を提供する。【解決手段】基板に、ゲート電極、ゲート絶縁膜および酸化物半導体層を含む積層体を形成する工程と、前記積層体の表面に、金属または金属酸化物よりなる粒子を樹脂に混合した混合物を塗布し、塗布層を形成する工程と、前記粒子を前記塗布層の前記積層体側の面に偏析させることにより、前記塗布層を粒子濃厚領域および樹脂領域に分離させる工程と、前記塗布層をアニールすることにより、前記粒子濃厚領域に金属酸化物層を形成すると共に、前記樹脂領域に層間絶縁層を形成する工程とを含む薄膜トランジスタの製造方法。【選択図】図６

Description

本開示は、アクティブ駆動方式の表示装置の駆動素子などとして好適な薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）の製造方法、およびこの薄膜トランジスタの製造方法を用いた表示装置の製造方法に関する。

酸化亜鉛（ＺｎＯ）または酸素とインジウムと亜鉛とガリウム等を含む酸化物（以下、酸化物半導体という。）は、優れた半導体（活性層）の性質を示し、ＴＦＴ、発光デバイス、透明導電膜などの電子デバイスへの応用を目指して研究開発が活発化している。酸化物半導体をチャネルとして用いるＴＦＴ（以下、酸化物半導体ＴＦＴという。）は、アモルファスシリコン（ａ−Ｓｉ：Ｈ）を用いるものと比較して電子移動度が大きく、優れた電気特性を有し、また室温付近の低温でも高い移動度が期待される。

酸化物半導体ＴＦＴは、例えば、ボトムゲート型およびトップゲート型の構造が報告されている（例えば特許文献１参照。）。酸化物半導体ＴＦＴの上方には、平坦化層を間にして、ＯＬＥＤ（Organic Light Emitting Diode）などの表示素子が設けられる（同じく特許文献１参照。）。

また、トップゲート型については、セルフアライン（自己整合）トップゲート型の構造が提案されている（例えば、特許文献２参照。）。この構造は、酸化物半導体層のチャネル領域上に、ゲート電極およびゲート絶縁膜を同一形状に形成したのち、酸化物半導体層のゲート電極およびゲート絶縁膜に覆われていない領域を低抵抗化してソース・ドレイン領域を形成するものである。低抵抗化の方法としては、ＴＦＴの表面にプラズマＣＶＤ法によりシリコン窒化膜を形成し、このシリコン窒化膜に含まれる水素を酸化物半導体薄膜層に導入している。

特開２００９−９９８４７号公報（段落００３１、図１１） 特開２００７−２２０８１７号公報

しかしながら、特許文献２では、ＴＦＴの表面にシリコン窒化膜を形成する工程が増えるという問題があった。また、特許文献１でも、平坦化層を形成する前にＴＦＴの表面にパッシベーション層を形成する場合があり、その際には特許文献２と同様の問題が生じていた。

本開示はかかる問題点に鑑みてなされたもので、その目的は、工程を削減することが可能な薄膜トランジスタの製造方法、およびこの薄膜トランジスタの製造方法を用いた表示装置の製造方法を提供することにある。

本開示による薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）基板に、ゲート電極、ゲート絶縁膜および酸化物半導体層を含む積層体を形成する工程
（Ｂ）積層体の表面に、金属または金属酸化物よりなる粒子を樹脂に混合した混合物を塗布し、塗布層を形成する工程
（Ｃ）粒子を塗布層の積層体側の面に偏析させることにより、塗布層を粒子濃厚領域および樹脂領域に分離させる工程
（Ｄ）塗布層をアニールすることにより、粒子濃厚領域に金属酸化物層を形成すると共に、樹脂領域に層間絶縁層を形成する工程

ここに「偏析」とは、粒子が塗布層内の一部領域に偏在していることをいう。

本開示による表示装置の製造方法は、薄膜トランジスタを形成する工程と、薄膜トランジスタの上層に表示素子を形成する工程とを含み、薄膜トランジスタを形成する工程は、上記本開示の薄膜トランジスタの製造方法により行われるものである。

本開示の薄膜トランジスタの製造方法、または本開示の表示装置の製造方法によれば、基板および積層体の表面に、金属または金属酸化物よりなる粒子を樹脂に混合した混合物を塗布し、塗布層を形成する。続いて、粒子を塗布層の積層体側の面に偏析させたのち、アニールにより金属酸化物層と層間絶縁層とを形成する。よって、同じ塗布層から金属酸化物と層間絶縁層とを形成し、工程を削減することが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。

本開示の第１の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図２に続く工程を表す断面図である。 図３に続く工程を表す断面図である。 図４に続く工程を表す断面図である。 図５に続く工程を表す断面図である。 図６に続く工程を表す断面図である。 本開示の第２の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図８に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図９に続く工程を表す断面図である。 図１０に続く工程を表す断面図である。 図１１に続く工程を表す断面図である。 図１２に続く工程を表す断面図である。 図１３に続く工程を表す断面図である。 本開示の第３の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図１５に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図１６に続く工程を表す断面図である。 図１７に続く工程を表す断面図である。 図１８に続く工程を表す断面図である。 本開示の第４の実施の形態に係る表示装置の回路構成を表す図である。 図２０に示した画素駆動回路の一例を表す等価回路図である。 図２１に示した一つの画素の構成を表す断面図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 適用例１の外観を表す斜視図である。 適用例２の外観を表す斜視図である。 適用例３の外観を表す斜視図である。

以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（トップゲート型ＴＦＴ；金属よりなる粒子の酸化により、金属酸化物層を形成すると共に、酸化物半導体層に低抵抗領域を形成する例）
２．第２の実施の形態（第１の実施の形態をボトムゲート型ＴＦＴに適用する例）
３．第３の実施の形態（ボトムゲート型ＴＦＴ；金属酸化物よりなる粒子を用いて金属酸化物層を形成し、この金属酸化物層をパッシベーション層として用いる例）
４．第４の実施の形態（表示装置）
５．適用例

（第１の実施の形態）
図１は、本開示の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、アクティブ駆動方式の表示装置の駆動素子などとして用いられるものであり、例えば、基板１０と、積層体２０と、金属酸化物層３１および層間絶縁層３２とを有している。積層体２０は、基板１０に、酸化物半導体層２１，ゲート絶縁膜２２およびゲート電極２３がこの順に積層されたトップゲート型の構成を有している。酸化物半導体層２１には、ソース電極２４Ｓおよびドレイン電極２４Ｄが接続されている。

基板１０は、例えば、ガラス基板、プラスチックフィルム基板、またはＳＵＳ（ステンレス鋼）基板などの金属基板により構成されている。プラスチック材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体層１２を成膜するため、低コストなプラスチックフィルムを用いることができる。

酸化物半導体層２１は、基板１０上に、ゲート電極２３およびその近傍を含む島状に設けられ、薄膜トランジスタ１の活性層としての機能を有するものである。酸化物半導体層２１は、例えば厚みが５０ｎｍ程度であり、ゲート電極２３に対向してチャネル領域２１Ａを有している。チャネル領域２１Ａ上には、ゲート絶縁膜２２およびゲート電極２３がこの順に同一形状で設けられており（セルフアライントップゲート型）、チャネル領域２１Ａの一方の側にはソース領域２１Ｓ、他方の側にはドレイン領域２１Ｄがそれぞれ設けられている。

チャネル領域２１Ａは、酸化物半導体により構成されている。ここで酸化物半導体とは、インジウム，ガリウム，亜鉛，スズ等の元素と、酸素とを含む化合物である。具体的には、非晶質の酸化物半導体としては、酸化インジウムガリウム亜鉛（ＩＧＺＯ）が挙げられ、結晶性の酸化物半導体としては、酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ（登録商標）），酸化インジウムガリウム（ＩＧＯ）等が挙げられる。

ソース領域２１Ｓおよびドレイン領域２１Ｄは、それぞれ、上面から深さ方向における一部に低抵抗領域２１Ｂを有していることが好ましい。低抵抗領域２１Ｂは、例えば、チャネル領域２１Ａよりも酸素濃度が低いことにより低抵抗化されていることが好ましい。低抵抗領域２１Ｂを設けることにより、セルフアライン（自己整合）構造を有する薄膜トランジスタ１において特性を安定させることが可能となる。

あるいは、低抵抗領域２１Ｂは、アルミニウム（Ａｌ）またはチタン（Ｔｉ）等をドーパントとして含むことにより低抵抗化されていることも好ましい。この場合にも、低抵抗領域２１Ｂを設けることにより、セルフアライン（自己整合）構造を有する薄膜トランジスタ１において特性を安定させることが可能となる。なお、アルミニウム（Ａｌ）またはチタン（Ｔｉ）等は酸化物半導体中に存在する場合には、ドーパントとして働くために酸化物半導体中の電子濃度を増加させることが可能となり、酸化物半導体を低抵抗化することが可能となる。この場合、低抵抗領域２１Ｂに含まれるアルミニウム（Ａｌ）またはチタン（Ｔｉ）等のドーパント濃度は、酸化物半導体を低抵抗化することが可能な程度、例えば１×１０¹⁹ｃｍ^-3以上であることが好ましい。低抵抗領域２１Ｂには、アルミニウム（Ａｌ）またはチタン（Ｔｉ）等のうちの１種のみを含んでいてもよいし、２種以上を含んでいてもよい。また、低抵抗領域２１Ｂに含まれるアルミニウム（Ａｌ）またはチタン（Ｔｉ）等のドーパント濃度は、チャネル領域２１Ａよりも高いことが望ましい。

ソース領域２１Ｓおよびドレイン領域２１Ｄの低抵抗領域２１Ｂ以外の領域は、チャネル領域２１Ａと同様に酸化物半導体により構成されている。低抵抗領域２１Ｂの深さについては後述する。

ゲート絶縁膜２２は、例えば、厚みが３００ｎｍ程度であり、シリコン酸化膜，シリコン窒化膜，シリコン窒化酸化膜または酸化アルミニウム膜などの単層膜または積層膜により構成されている。特に、シリコン酸化膜または酸化アルミニウム膜は、酸化物半導体層２１のチャネル領域２１Ａを構成する酸化物半導体を還元させにくいので好ましい。

ゲート電極２３は、薄膜トランジスタ１にゲート電圧を印加し、このゲート電圧により酸化物半導体層２１中の電子密度を制御する役割を有するものである。ゲート電極２３は、例えば、厚みが２００ｎｍ程度であり、モリブデン（Ｍｏ）により構成されている。ゲート電極２３は低抵抗であることが好ましいので、その構成材料としては、例えば、アルミニウム（Ａｌ）または銅（Ｃｕ）などの低抵抗金属が好ましい。また、アルミニウム（Ａｌ）または銅（Ｃｕ）よりなる低抵抗層と、チタン（Ｔｉ）またはモリブデン（Ｍｏ）よりなるバリア層とを組み合わせた積層膜も好ましい。ゲート電極２３の低抵抗化が可能となるからである。

ソース電極２４Ｓおよびドレイン電極２４Ｄは、層間絶縁層３２および金属酸化物層３１に設けられた接続孔Ｈ１を介して低抵抗領域２１Ｂに接続されている。ソース電極２４Ｓおよびドレイン電極２４Ｄは、例えば、厚みが２００ｎｍ程度であり、モリブデン（Ｍｏ）により構成されている。また、ソース電極２４Ｓおよびドレイン電極２４は、ゲート電極２３と同様に、アルミニウム（Ａｌ）または銅（Ｃｕ）などの低抵抗金属配線により構成されていることが好ましい。更に、アルミニウム（Ａｌ）または銅（Ｃｕ）よりなる低抵抗層と、チタン（Ｔｉ）またはモリブデン（Ｍｏ）よりなるバリア層とを組み合わせた積層膜も好ましい。このような積層膜を用いることにより、配線遅延の少ない駆動が可能となる。

金属酸化物層３１は、基板１０および積層体２０の表面と層間絶縁層３２との間に設けられている。金属酸化物層３１は、例えば、厚みが２０ｎｍ以下であり、酸化チタンまたは酸化アルミニウムにより構成されていることが好ましい。酸化チタンまたは酸化アルミニウムよりなる金属酸化物層２１は、外気に対して良好なバリア性を有し、酸化物半導体層１２の電気的特性を変化させる酸素や水分の影響を低減することが可能である。よって、薄膜トランジスタ１の電気特性を安定化させ、信頼性を高めることが可能となる。

層間絶縁層３２は、金属酸化物層３１の上に設けられている。層間絶縁層３２は、例えば、厚みが１μｍないし２μｍ程度であり、樹脂などの有機絶縁材料により構成されていることが好ましい。このように基板１０および積層体２０の表面に金属酸化物層３１と層間絶縁層３２との積層膜を設けることにより、層間絶縁層３２の厚みを２μｍ程度に厚膜化することが可能となる。よって、層間絶縁層３２に起因するショート等の不良を低減することが可能となる。また、金属配線により形成される配線間容量を低減することが可能となり、表示装置の大型化およびハイフレームレート化に対応することが可能となる。

この薄膜トランジスタ１は、例えば次のようにして製造することができる。

（基板１０に積層体２０を形成する工程）
図２ないし図７は、薄膜トランジスタ１の製造方法を工程順に表したものである。まず、基板１０の上面に、例えばスパッタリング法により、上述した材料よりなる酸化物半導体層２１を、５０ｎｍ程度の厚みで形成する。その際、ターゲットとしては、形成しようとする酸化物半導体層２１と同一組成のセラミックターゲットを用いる。また、酸化物半導体層２１中のキャリア濃度はスパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。

次いで、図２に示したように、例えばフォトリソグラフィおよびエッチングにより酸化物半導体層２１を、チャネル領域２１Ａおよびその一方の側にソース領域２１Ｓ、他方の側にドレイン領域２１Ｄを含む島状に成形する。その際、リン酸と硝酸と酢酸との混合液を用いたウェットエッチングにより加工することが好ましい。リン酸と硝酸と酢酸との混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。

続いて、図３に示したように、基板１０および酸化物半導体層２１の表面に、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法等により、シリコン酸化膜または酸化アルミニウム膜などのゲート絶縁材料膜２２Ａを、３００ｎｍ程度の厚みで形成する。シリコン酸化膜はプラズマＣＶＤ法のほか、反応性スパッタリング法により形成することが可能である。また、酸化アルミニウム膜は、反応性スパッタリング法，ＣＶＤ法または原子層成膜法により形成することが可能である。

そののち、同じく図３に示したように、ゲート絶縁材料膜２２Ａの上に、例えばスパッタリング法により、モリブデン（Ｍｏ），チタン（Ｔｉ），アルミニウム（Ａｌ）等の単層膜または積層膜よりなるゲート電極材料膜２３Ａを、２００ｎｍ程度の厚みで形成する。

ゲート電極材料膜２３Ａを形成したのち、図４に示したように、例えばフォトリソグラフィおよびエッチングにより、ゲート電極材料膜２３Ａを所望の形状に成形して、酸化物半導体膜２１のチャネル領域２１Ａ上にゲート電極２３を形成する。

引き続き、同じく図４に示したように、ゲート電極２３をマスクとしてゲート絶縁材料膜２２Ａをエッチングすることによりゲート絶縁膜２２を形成する。このとき、酸化物半導体層２１をＺｎＯ，ＩＺＯ，ＩＧＯ等の結晶化材料により構成した場合には、ゲート絶縁材料膜２２Ａをエッチングする際に、フッ酸等の薬液を用いて非常に大きなエッチング選択比を維持して容易に加工することが可能となる。

以上により、基板１０に、酸化物半導体層２１、ゲート絶縁膜２２およびゲート電極２３を含む積層体２０が形成される。積層体２０では、酸化物半導体層２１のチャネル領域２１Ａ上に、ゲート絶縁膜２２およびゲート電極２３がこの順に同一形状で形成されている。

（塗布層３５を形成する工程）
積層体２０を形成したのち、図５に示したように、基板１０および積層体２０の表面に、金属よりなる粒子３３を樹脂３４に混合した混合物を塗布し、塗布層３５を形成する。混合物は、例えば、溶剤と、樹脂３４と、金属よりなる粒子３３とを含む。粒子３３は、樹脂３４に例えば数％、均等に混合されていることが好ましい。また、混合物は、後述する条件（ｉｉ）を満たすように調整されていることが好ましい。塗布層３５の形成方法としては、例えば、スピンコータまたはスリットコータを用いた塗布プロセスを用いる。塗布層３５の厚みは、例えば１μｍないし２μｍ程度とする。

粒子３３は、例えば、チタン（Ｔｉ）またはアルミニウム（Ａｌ）等の金属よりなるナノ粒子、ナノロッド、ナノワイヤー、導電性ペーストにより構成されていることが好ましい。チタン（Ｔｉ）またはアルミニウム（Ａｌ）等は、酸化物半導体層２１と比較的低温で反応しやすい。

樹脂３４は、アクリルやポリイミドやシロキサン等を材料とする有機絶縁樹脂により構成されている。また、樹脂３４は感光性樹脂により構成されていることが好ましい。感光性樹脂は、塗布後の露光・現像工程により、容易に所望のパターンに成形することが可能である。なお、樹脂３４は、感光性を有しない樹脂により構成されていてもよい。その場合には、塗布・乾燥後に別途レジスト塗布・露光・現像・エッチング処理を行うことにより所望のパターンに成形することが可能である。

（粒子３３を偏析させる工程）
続いて、塗布層３５を乾燥させると、図６に示したように、粒子３３が沈降して、塗布層３５の底面（積層体２０側の面）に偏析する。これにより、塗布層３５は、下層（積層体２０側）の粒子濃厚領域３１Ａと、上層の樹脂領域３２Ａとに分離する。なお、塗布層３５の乾燥工程は通常のプロセスにより行うことが可能である。

粒子濃厚領域３１Ａ形成の条件は、粒子３３のブラウン拡散速度Ｄ／Ｈと、膜収縮速度Ｅとの比であるペクレ数（Ｐｅ＝ＥＨ／Ｄ）によって整理される。ここでＨ（ｍ）は塗布層３５のウェット膜厚（混合物の溶媒を含む状態の厚み、換言すれば、塗布後・乾燥前の厚み）、Ｄ（ｍ²／ｓ）は粒子ブラウン運動の拡散係数である。Ｓｔｏｋｅｓ−Ｅｉｎｓｔｅｉｎの式が成り立つなら拡散係数は、
Ｄ＝ｋＴ／（６πμＲ）
で評価される。ここでＲ（ｍ）は粒子３３の半径、μ（Ｐａ・ｓ）は混合物の粘性係数、Ｔ（Ｋ）は混合物の温度、ｋ（Ｊ／Ｋ）はボルツマン定数である。

連続体モデルによる数値解析では、Ｐｅ＞１０で表面（積層体２０とは反対側の面）の粒子濃厚領域３１Ａと下層との間にシャープな界面が形成される。同様に高分子（樹脂３４）に対するペクレ数Ｐｅｐも定義することができる。

粒子濃厚領域３１Ａと樹脂領域３２Ａとの配置関係は、粒子３３のペクレ数Ｐｅおよび樹脂３４のペクレ数Ｐｅｐにより、以下の三つの場合に分かれる。
（ｉ）
塗布層３５の表面に粒子濃厚領域３１Ａ、底面に高分子層（樹脂領域３２Ａ）が形成されるのは、Ｐｅ＞１０かつＰｅ＞＞Ｐｅｐの場合である。
（ｉｉ）
Ｐｅｐ＞＞Ｐｅでは逆に高分子（樹脂３４）が表面に偏析し、粒子３３の濃度は底面でより高くなる。
（ｉｉｉ）
Ｐｅ〜Ｐｅｐ＜＜１０（ＰｅとＰｅｐとがおおまかに等しい値で、１０よりもかなり小さい値）なら粒子３３、高分子（樹脂３４）とも膜内に均一に分布する。式中の「〜」は、おおまかに等しい（二つの数字の桁が一致する場合に使われる）ことを意味する。

従って、上記条件（ｉｉ）の場合、すなわち粒子３３のペクレ数Ｐｅおよび樹脂３４のペクレ数Ｐｅｐとが、Ｐｅｐ＞＞Ｐｅを満たすようにすれば、粒子３３を塗布層３５の積層体２０側の面に偏析させ、塗布層３５を下層の粒子濃厚領域３１Ａと上層の樹脂領域３２Ａとに分離させることが可能となる。

（塗布層３５をアニールする工程）
粒子３３を偏析させたのち、塗布層３５を例えば１５０℃〜３００℃程度の温度でアニールする。これにより、図７に示したように、粒子濃厚領域３１Ａでは、金属よりなる粒子３３の酸化反応により金属酸化物層３１が形成される。また、樹脂領域３２Ａでは、樹脂３４の焼成・熱硬化により層間絶縁層３２が形成される。

ここで、粒子３３を偏析させる工程において、粒子濃厚領域３１Ａの厚みＤ３１Ａ（図６参照。）は、例えば１０ｎｍ以下とすることが好ましい。その場合、金属よりなる粒子３３の酸化後に形成される金属酸化物層３１の厚みＤ３１（図７参照。）は、例えば２０ｎｍ以下となる。

また、このとき、金属よりなる粒子３３の酸化反応には、ソース領域２１Ｓおよびドレイン領域２１Ｄに含まれる酸素の一部が利用される。そのため、粒子３３の酸化の進行に伴って、ソース領域２１Ｓおよびドレイン領域２１Ｄの粒子濃厚領域３１Ａと接する上面側から、ソース領域２１Ｓおよびドレイン領域２１中の酸素濃度が低下していく。これにより、同じく図７に示したように、ソース領域２１Ｓおよびドレイン領域２１Ｄの上面から深さ方向における一部に、チャネル領域２１Ａよりも酸素濃度が低い低抵抗領域２１Ｂが形成される。

あるいは、このとき、アニールにより、ソース領域２１Ｓおよびドレイン領域２１Ｄの上面から深さ方向における一部に、チタン（Ｔｉ）またはアルミニウム（Ａｌ）よりなる粒子３３が拡散していく。これにより、ソース領域２１Ｓおよびドレイン領域２１Ｄの上面から深さ方向における一部に、チタン（Ｔｉ）またはアルミニウム（Ａｌ）よりなる粒子３３をドーパントとして含む低抵抗領域２１Ｂが形成される。

塗布層３５のアニールは、酸素雰囲気など、酸化性のガス雰囲気で行うことが好ましい。これにより、金属よりなる粒子３３の酸化をより促進し、金属酸化物層３１の水分や不純物等に対するバリア性を増すことが可能となる。

そののち、図１に示したように、例えばフォトリソグラフィおよびエッチングにより、金属酸化物層３１および層間絶縁層３２に接続孔Ｈ１を設ける。続いて、層間絶縁層３２の上に、例えばスパッタリング法により、例えばモリブデン（Ｍｏ）膜を２００ｎｍの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、図１に示したように、ソース電極２４Ｓおよびドレイン電極２４Ｄを低抵抗領域２１Ｂに接続する。以上により、図１に示した薄膜トランジスタ１が完成する。

この薄膜トランジスタ１では、図示しない配線層を通じてゲート電極２４に所定のしきい値電圧以上の電圧（ゲート電圧）が印加されると、酸化物半導体層２１のチャネル領域２１Ａ中に電流（ドレイン電流）が生じる。ここでは、酸化物半導体層２１のソース領域２１Ｓおよびドレイン領域２１Ｄの上面から深さ方向における少なくとも一部に低抵抗領域２１Ｂが設けられているので、素子特性が安定する。

このように本実施の形態では、基板１０および積層体２０の表面に、金属よりなる粒子３３を樹脂３４に混合させた混合物を塗布して塗布層３５を形成し、粒子３３を塗布層３５の積層体２０側の面に偏析させたのち、アニールにより金属酸化物層３１と層間絶縁層３２とを形成するようにしている。よって、同じ塗布層３５から金属酸化物３１と層間絶縁層４３とを形成し、工程を削減することが可能となる。これによりコストの削減が可能となる。

また、粒子３３を偏析させる工程において、粒子３３のペクレ数Ｐｅおよび樹脂３４のペクレ数Ｐｅｐとが、Ｐｅｐ＞＞Ｐｅを満たすようにしたので、粒子３３を塗布層３５の積層体２０側の面に良好に偏析させることが可能となる。

更に、樹脂３４として感光性樹脂を用いるようにしたので、塗布層３５の露光・現像工程を経ることにより容易に所望のパターンに成形することが可能となる。

加えて、塗布層３５をアニールする工程において、金属酸化物層３１を形成すると共に、ソース領域２１Ｓおよびドレイン領域２１Ｄの上面から深さ方向における少なくとも一部に低抵抗領域２１Ｂを形成するようにしたので、低抵抗領域２１Ｂの形成と、層間絶縁層３２の焼成とを同時に行うことが可能となる。よって、工程を削減することが可能となり、更にコストの削減が可能となる。

更にまた、塗布層３５から形成された金属酸化物層３１は、スパッタ法により形成された場合に比べて、段差のカバレッジが向上し、安定した品質の膜を得ることが可能となる。

加えてまた、低抵抗領域２１Ｂを、プラズマなどの変動要素の多い工程を使わずに形成可能となる。よって、素子特性のプラズマ工程への依存を解消し、安定した素子特性を得ることが可能となる。従って、この薄膜トランジスタ１を用いたアクティブ駆動方式の表示装置では、寄生容量の小さいセルフアライン構造と共に安定した特性を有する薄膜トランジスタ１により、高品質な表示が可能となり、大画面化、高精細化、ハイフレームレート化に対応可能となる。また、保持容量の小さいレイアウトを適用することが可能となり、画素レイアウトにおける配線の占める割合を小さくすることが可能となる。よって、配線間ショートによる欠陥の発生確率を小さくし、製造歩留まりを高めることが可能となる。

（第２の実施の形態）
図８は、本開示の第２の実施の形態に係る薄膜トランジスタの断面構成を表したものである。本実施の形態は、上記第１の実施の形態をボトムゲート型ＴＦＴに適用したものである。すなわち、この薄膜トランジスタ１Ａでは、積層体２０は、基板１０に、ゲート電極２３、ゲート絶縁膜２２、酸化物半導体層２１およびストッパー層２５をこの順に積層したボトムゲート構造を有するものである。このことを除いては、この薄膜トランジスタ１Ａは、上記第１の実施の形態の薄膜トランジスタ１と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。

ストッパー層２５は、酸化物半導体層２１のチャネル領域２１Ａ上に設けられ、例えば、厚みが２００ｎｍ程度であり、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜の単層膜または積層膜により構成されている。

この薄膜トランジスタ１Ａは、例えば次のようにして製造することができる。なお、第１の実施の形態と同一の工程については第１の実施の形態を参照して説明する。

（基板１０に積層体２０を形成する工程）
図９ないし図１４は、薄膜トランジスタ１Ａの製造方法を工程順に表したものである。まず、基板１０の上面に、例えばスパッタリング法や蒸着法を用いて、ゲート電極２３の材料となるモリブデン（Ｍｏ）膜を、例えば２００ｎｍ程度の厚みで形成する。このモリブデン膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、図９に示したように、ゲート電極２３を形成する。

次いで、同じく図９に示したように、基板１０およびゲート電極２３の表面に、例えばプラズマＣＶＤ法により、シリコン酸化膜または酸化アルミニウム膜などのゲート絶縁膜２２を、３００ｎｍ程度の厚みで形成する。

次いで、図１０に示したように、ゲート絶縁膜３０の上に、第１の実施の形態と同様にして、酸化物半導体層２１を形成する。

続いて、酸化物半導体層２１およびゲート絶縁膜２２の上に、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜の単層膜または積層膜よりなるストッパー材料膜を、２００ｎｍ程度の厚みで形成する。そののち、ゲート電極２３をマスクとした裏面露光により、図１１に示したように、自己整合的にゲート電極２３と近い位置にストッパー層２５を形成する。

以上により、基板１０に、ゲート電極２３、ゲート絶縁膜２２、酸化物半導体層２１およびストッパー層２５を含む積層体２０が形成される。積層体２０では、酸化物半導体層２１のチャネル領域２１Ａ上に、ストッパー層２５が形成されている。

（塗布層３５を形成する工程）
積層体２０を形成したのち、図１２に示したように、第１の実施の形態と同様にして、基板１０および積層体２０の表面に、金属よりなる粒子３３を樹脂３４に混合した混合物を塗布し、塗布層３５を形成する。混合物は、第１の実施の形態と同様に、条件（ｉｉ）を満たすように調整されていることが好ましい。

（粒子３３を偏析させる工程）
続いて、塗布層３５を乾燥させると、図１３に示したように、粒子３３が沈降して、塗布層３５の底面（積層体２０側の面）に偏析する。これにより、塗布層３５は、下層（積層体２０側）の粒子濃厚領域３１Ａと、上層の樹脂領域３２Ａとに分離する。なお、塗布層３５の乾燥工程は通常のプロセスにより行うことが可能である。

このとき、第１の実施の形態で説明した条件（ｉｉ）の場合、すなわち粒子３３のペクレ数Ｐｅおよび樹脂３４のペクレ数Ｐｅｐとが、Ｐｅｐ＞＞Ｐｅを満たすようにすれば、粒子３３を塗布層３５の積層体２０側の面に偏析させ、塗布層３５を下層の粒子濃厚領域３１Ａと上層の樹脂領域３２Ａとに分離させることが可能となる。

（塗布層３５をアニールする工程）
粒子３３を偏析させたのち、第１の実施の形態と同様にして、塗布層３５を例えば１５０℃〜３００℃程度の温度でアニールする。これにより、図１４に示したように、粒子濃厚領域３１Ａでは、金属よりなる粒子３３の酸化反応により金属酸化物層３１が形成される。また、樹脂領域３２Ａでは、樹脂３４の焼成・熱硬化により層間絶縁層３２が形成される。

また、このとき、第１の実施の形態と同様に、同じく図１４に示したように、ソース領域２１Ｓおよびドレイン領域２１Ｄの上面から深さ方向における全部に低抵抗領域２１Ｂが形成される。

そののち、図９に示したように、例えばフォトリソグラフィおよびエッチングにより、金属酸化物層３１および層間絶縁層３２に接続孔Ｈ１を設ける。続いて、層間絶縁層３２の上に、例えばスパッタリング法により、例えばモリブデン（Ｍｏ）膜を２００ｎｍの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、図９に示したように、ソース電極２４Ｓおよびドレイン電極２４Ｄを低抵抗領域２１Ｂに接続する。以上により、図９に示した薄膜トランジスタ１Ａが完成する。

この薄膜トランジスタ１Ａの作用および効果は、第１の実施の形態と同様である。

（第３の実施の形態）
図１５は、本開示の第３の実施の形態に係る薄膜トランジスタの構造を表したものである。本実施の形態は、金属酸化物よりなる粒子３３を用いて金属酸化物３１を形成し、この金属酸化物層３１をパッシベーション層として用いるようにしたものである。このことを除いては、この薄膜トランジスタ１Ｂは、上記第１または第２の実施の形態の薄膜トランジスタ１，１Ａと同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。

この薄膜トランジスタ１Ｂでは、積層体２０は、基板１０に、ゲート電極２３、ゲート絶縁膜２２、酸化物半導体層２１、ストッパー層２５、ソース電極２４Ｓおよびドレイン電極２４Ｄをこの順に積層したボトムゲート構造を有するものである。ソース電極２４Ａおよびドレイン電極２４Ｄは、酸化物半導体層２１のソース領域２１Ｓおよびドレイン領域２１Ｄを覆うように設けられている。

この薄膜トランジスタ１Ｂは、例えば次のようにして製造することができる。なお、第１または第２の実施の形態と同一の工程については第１または第２の実施の形態を参照して説明する。

（基板１０に積層体２０を形成する工程）
図１６ないし図１９は、薄膜トランジスタ１Ｂの製造方法を工程順に表したものである。まず、第２の実施の形態と同様にして、図１６に示したように、基板１０に、ゲート電極２３、ゲート絶縁膜２２、酸化物半導体層２１およびストッパー層２５を順に形成する。

次いで、同じく図１６に示したように、酸化物半導体層２１のソース領域２１Ｓ上にソース電極２４Ｓを形成し、酸化物半導体層２１のドレイン領域２１Ｄ上にドレイン電極２４Ｄを形成する。ソース電極２４Ｓおよびドレイン電極２４Ｄの形成方法は第１の実施の形態と同様である。

以上により、基板１０に、ゲート電極２３、ゲート絶縁膜２２、酸化物半導体層２１、ストッパー層２５、ソース電極２４Ｓおよびドレイン電極２４Ｄを含む積層体２０が形成される。積層体２０では、酸化物半導体層２１のチャネル領域２１Ａ上に、ストッパー層２５が形成されている。

（塗布層３５を形成する工程）
積層体２０を形成したのち、図１７に示したように、基板１０および積層体２０の表面に、金属酸化物よりなる粒子３３を樹脂３４に混合した混合物を塗布し、塗布層３５を形成する。混合物は、第１の実施の形態と同様に、条件（ｉｉ）を満たすように調整されていることが好ましい。粒子３３は、例えば、アルミニウム酸化物またはシリコン酸化物のナノ粒子により構成されていることが好ましい。このことを除いては、本実施の形態の塗布層３５の形成工程は第１の実施の形態と同様である。

（粒子３３を偏析させる工程）
続いて、塗布層３５を乾燥させると、図１８に示したように、粒子３３が沈降して、塗布層３５の底面（積層体２０側の面）に偏析する。これにより、塗布層３５は、下層（積層体２０側）の粒子濃厚領域３１Ａと、上層の樹脂領域３２Ａとに分離する。なお、塗布層３５の乾燥工程は通常のプロセスにより行うことが可能である。

このとき、第１の実施の形態で説明した条件（ｉｉ）の場合、すなわち粒子３３のペクレ数Ｐｅおよび樹脂３４のペクレ数Ｐｅｐとが、Ｐｅｐ＞＞Ｐｅを満たすようにすれば、粒子３３を塗布層３５の積層体２０側の面に偏析させ、塗布層３５を下層の粒子濃厚領域３１Ａと上層の樹脂領域３２Ａとに分離させることが可能となる。

（塗布層３５をアニールする工程）
粒子３３を偏析させたのち、第１の実施の形態と同様にして、塗布層３５を例えば１５０℃〜３００℃程度の温度でアニールする。これにより、図１９に示したように、粒子濃厚領域３１Ａでは、金属酸化物よりなる粒子３３により金属酸化物層３１が形成される。また、樹脂領域３２Ａでは、樹脂３４の焼成・熱硬化により層間絶縁層３２が形成される。以上により、図１５に示した薄膜トランジスタ１Ｂが完成する。

この薄膜トランジスタ１Ｂの作用および効果は、第１の実施の形態と同様である。

（第４の実施の形態）
図２０は、本開示の第４の実施の形態に係る表示装置の全体構成を表したものである。この表示装置１００は、例えば、画素アレイ部１０２と、これを駆動する駆動部（信号セレクタ１０３，主スキャナ１０４，および電源スキャナ１０５）とを有している。

画素アレイ部１０２は、行列状に配置された複数の画素ＰＸと、複数の画素ＰＸの各行に対応して配された電源線ＤＳＬ１０１〜１０ｍとを有している。各画素ＰＸは、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎとが交差する部分に配され、画素回路１０１を有している。

主スキャナ（ライトスキャナＷＳＣＮ）１０４は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素ＰＸを行単位で線順次走査するものである。電源スキャナ（ＤＳＣＮ）１０５は、線順次走査に合わせて各電源線ＤＳＬ１０１〜１０ｍに第１電位と第２電位で切り換える電源電圧を供給するものである。信号セレクタ（水平セレクタＨＳＥＬ）１０３は、線順次走査に合わせて列状の信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と基準電位とを供給するものである。

図２１は、図２０に示した画素回路１０１の具体的な構成及び結線関係の一例を表したものである。画素回路１０１は、例えば、有機ＥＬ表示素子などで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含んでいる。

サンプリング用トランジスタ３Ａは、ゲートが対応する走査線ＷＳＬ１０１に接続され、ソースおよびドレインの一方が対応する信号線ＤＴＬ１０１に接続され、ソースおよびドレインの他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。

駆動用トランジスタ３Ｂは、ソースｓおよびドレインｄの一方が発光素子３Ｄに接続され、ソースｓおよびドレインｄの他方が対応する電源線ＤＳＬ１０１に接続されている。本実施形態では、駆動用トランジスタ３Ｂのドレインｄが電源線ＤＳＬ１０１に接続されている一方、ソースｓが発光素子３Ｄのアノードに接続されている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なおこの接地配線３Ｈは全ての画素ＰＸに対して共通に配線されている。

保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続されている。保持容量３Ｃは、信号線ＤＴＬ１０１から供給される映像信号の信号電位を保持するものである。

図２２は、表示装置１００の一つの画素ＰＸの断面構成を表したものである。表示装置１００は、例えば、薄膜トランジスタ１および表示素子２００を有している。

薄膜トランジスタ１は、例えば、上記第１の実施の形態で説明したものである。なお、薄膜トランジスタ１に代えて、上記第２または第３の実施の形態に係る薄膜トランジスタ１Ａ，１Ｂを用いることも可能である。

表示素子２００は、例えば、有機ＥＬ素子により構成され、図２１に示した発光素子３Ｄに対応している。具体的には、表示素子２００は、赤色の光を発生する赤色有機ＥＬ素子と、緑色の光を発生する緑色有機ＥＬ素子と、青色の光を発生する青色有機ＥＬ素子とのうちのいずれか一つである。

表示素子２００は、図２２に示した平坦化層２０１の上に設けられ、アノード電極２１０（第１電極），隔壁２２０，有機層２３０およびカソード電極２４０（第２電極）がこの順に積層された構成を有している。表示素子２００は、例えば上面発光型（トップエミッション型）の有機ＥＬ（Electroluminescence）素子であり、アノード電極２１０から注入された正孔とカソード電極２４０から注入された電子が発光層（図示せず）内で再結合する際に生じた発光光が、基板１０と反対側（カソード電極２４０側）から取り出される。上面発光型の有機ＥＬ素子を用いることにより、表示装置１００の発光部の開口率が向上する。なお、表示素子２００は、上面発光型の有機ＥＬ素子に限定されることはなく、例えば基板１０側から光を取り出す透過型、即ち下面発光型（ボトムエミッション型）の有機ＥＬ素子としてもよい。

平坦化層２０１は、薄膜トランジスタ１による凹凸を低減・平坦化させるものである。平坦化層２０１は、例えば、厚みが２μｍ程度であり、アクリルやポリイミドやシロキサン等を材料とする有機絶縁膜により構成されている。また、平坦化層２０１は、シリコン酸化膜やシリコン窒化膜や酸化アルミニウム膜と、アクリルやポリイミドやシロキサン等を材料とする有機絶縁膜との積層膜を用いることも可能である。

アノード電極２１０は、例えば表示装置１００が上面発光型である場合には、高反射性材料、例えば、アルミニウム−ネオジム合金，アルミニウム（Ａｌ），チタン（Ｔｉ），クロム（Ｃｒ）等からなる。また、表示装置１００が透過型である場合には、アノード電極２１０は、透明材料、例えばＩＴＯ，ＩＺＯ（登録商標），ＩＧＺＯ等が用いられる。アノード電極２１０は、接続孔Ｈ２を介して、ソース電極２４Ｓに接続されている。

隔壁２２０は、例えばポリイミドまたはノボラック等の有機材料により構成され、アノード電極２１０とカソード電極２４０との絶縁性を確保する役割も有している。

有機層２３０は、例えば、アノード電極２１０側から順に、正孔注入層，正孔輸送層，発光層（赤色発光層，緑色発光層，青色発光層），電子輸送層および電子注入層を積層した構成を有している。なお、有機層２３０は他の構成を有していてもよいことは言うまでもない。有機層２３０を構成する各層の膜厚および構成材料等は特に限定されない。

カソード電極２４０は、例えば、厚みが１０ｎｍ程度であり、光透過性が良好で仕事関数が小さい材料により構成されている。また、酸化物を用いて透明導電膜を形成することによっても光取り出しを担保することが可能である。この場合には、ＺｎＯ，ＩＴＯ，ＩＺｎＯ，ＩｎＳｎＺｎＯ等を用いることが可能である。更に、カソード電極２４０は単層でもよいし、積層でもよい。

更に、この表示素子２００が、キャビティ構造となっている場合には、カソード電極２４０が半透過半反射材料を用いて構成されることが好ましい。これにより、アノード電極２１０側の光反射面と、カソード電極２４０側の光反射面との間で多重干渉させた発光光がカソード電極２４０側から取り出される。この場合、アノード電極２１０側の光反射面とカソード電極２４０側の光反射面との間の光学的距離は、取り出したい光の波長によって規定され、この光学的距離を満たすように各層の膜厚が設定されていることとする。このような上面発光型の表示素子２００においては、このキャビティ構造を積極的に用いることにより、外部への光取り出し効率の改善や発光スペクトルの制御を行うことが可能となる。

表示素子２００の上には、例えば、保護層２５０、接着層２６０および封止基板２７０が設けられており、これらにより表示素子２００が封止されている（固体封止構造）。

保護層２５０は、有機層２３０への水分の浸入を防止するためのものであり、透過性および透水性の低い材料を用いて、例えば厚さ２〜３μｍで形成されている。保護層２５０の材料としては、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、無機アモルファス性の絶縁性材料、例えばアモルファスシリコン（α−Ｓｉ）, アモルファス炭化シリコン（α−ＳｉＣ）, アモルファス窒化シリコン（α−Ｓｉ１−ｘ Ｎｘ），アモルファスカーボン（α−Ｃ）などが好ましい。このような無機アモルファス性の絶縁性材料は、グレインを構成しないため透水性が低く、良好な保護膜となる。

封止基板２７０は、表示素子２００のカソード電極２４０の側に位置しており、接着層２６０と共に表示素子２００を封止するものである。封止基板２７０は、表示素子２００で発生した光に対して透明なガラスなどの材料により構成されている。封止基板２７０には、例えば、カラーフィルタおよびブラックマトリクスとしての遮光膜（いずれも図示せず）が設けられており、表示素子２００で発生した光を取り出すと共に、各表示素子２００間の配線において反射された外光を吸収し、コントラストを改善するようになっている。封止基板２７０上には、例えばカラーフィルタおよび遮光膜（いずれも図示せず）が設けられていてもよい。

この表示装置１００は、例えば、上記第１ないし第３の実施の形態のいずれかにより薄膜トランジスタ１（または薄膜トランジスタ１Ａ，１Ｂ）を形成したのち、薄膜トランジスタ１の上に平坦化層２０１および表示素子２００を形成することにより製造することができる。

この表示装置１００では、走査線ＷＳＬから供給される制御信号に応じてサンプリング用トランジスタ３Ａが導通し、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされて保持容量３Ｃに保持される。また、電源線ＤＳＬから駆動用トランジスタ３Ｂに電流が供給され、保持容量３Ｃに保持された信号電位に応じて、駆動電流が発光素子３Ｄ（表示素子２００）に供給される。発光素子３Ｄ（表示素子２００）は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。この光は、カソード電極２４０，カラーフィルタおよび封止基板２７０を透過して取り出される。

（適用例）
続いて、図２３ないし図２６を参照して、上記実施の形態に係る表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置のほか、デスクトップ型、ノート型、タブレット型などのコンピュータやゲーム機のモニター装置、デジタルサイネージ、携帯電話、スマートフォン、電子書籍リーダー、携帯音楽プレーヤ等の携帯端末装置など、広い分野の電子機器に適用することが可能である。

（モジュール）
上記実施の形態の表示装置は、例えば、図２３に示したようなモジュールとして、後述する適用例１〜３などの種々の電子機器に組み込まれる。このモジュールは、例えば、中央部の画素アレイ部１０２（図２０参照。）と、この画素アレイ部１０２の外側の周辺領域１０６とを有している。周辺領域１０６には、図２０に示した駆動部（信号セレクタ１０３，主スキャナ１０４，および電源スキャナ１０５）が設けられると共に、画素アレイ部１０２の配線が延長されて外部接続端子（図示せず）が設けられている。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）１０７が接続されていてもよい。

（適用例１）
図２４は、上記実施の形態の表示装置により構成されたテレビジョン装置１１０の外観を表したものである。このテレビジョン装置１１０は、例えば、フロントパネル１１１およびフィルターガラス１１２を含む映像表示画面部１１３を有している。映像表示画面部１１３が上記実施の形態の表示装置により構成されている。

（適用例２）
図２５は、上記実施の形態の表示装置により構成されたスマートフォン１２０の外観を表したものである。スマートフォン１２０は、上記実施の形態の表示装置により構成され、画素アレイ部１０２がタッチパネル部１２１、周辺領域１０６が額縁領域１２２となっている。額縁領域１２２には、下方に操作ボタン１２３、上方に受話口１２４および近接センサ、照度センサ等のセンサ類１２５が設けられている。側面には電源ボタン１２６が設けられている。裏面にはカメラ（図示せず）が設けられている。

（適用例３）
図２６は、上記実施の形態の表示装置により構成されたタブレット型コンピュータ１３０の外観を表したものである。タブレット型コンピュータ１３０は、上記実施の形態の表示装置により構成され、表示アレイ部１０２がタッチパネル部１３１、周辺領域１０６が額縁領域１３２となっている。額縁領域１３２には、照度センサ１３３およびフロントカメラ１３４が設けられている。側面にはスピーカ１３５、電源キー、マイク、各種の操作ボタン（いずれも図示せず）が配置されている。裏面にはメインカメラ（図示せず）が設けられている。

以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態では、低抵抗領域２１Ｂがソース領域２１Ｓおよびドレイン領域２１Ｄの上面から深さ方向における一部に設けられている場合について説明したが、低抵抗領域２１Ｂは、ソース領域２１Ｓおよびドレイン領域２１Ｄの上面から深さ方向における少なくとも一部に設けられていればよい。例えば、低抵抗領域２１Ｂは、ソース領域２１Ｓおよびドレイン領域２１Ｄの上面から深さ方向における全部に設けられていてもよい。

また、例えば、上記実施の形態では、酸化物半導体層１２が基板１１上に直接設けられている場合について説明したが、酸化物半導体層１２は、基板１１上に、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜などの絶縁膜を間にして設けられていてもよい。これにより、基板１１から酸化物半導体層１２に不純物や水分などが拡散することを抑えることが可能となる。

更に、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。

加えて、本開示は、第４の実施の形態で説明した有機ＥＬ表示装置のほか、液晶表示装置、電気泳動型表示装置、無機ＥＬ表示装置、またはエレクトロデポジション型もしくはエレクトロクロミック型などの他の表示装置にも適用可能である。

なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。

本技術は以下のような構成を取ることも可能である。
（１）
基板に、ゲート電極、ゲート絶縁膜および酸化物半導体層を含む積層体を形成する工程と、
前記積層体の表面に、金属または金属酸化物よりなる粒子を樹脂に混合した混合物を塗布し、塗布層を形成する工程と、
前記粒子を前記塗布層の前記積層体側の面に偏析させることにより、前記塗布層を粒子濃厚領域および樹脂領域に分離させる工程と、
前記塗布層をアニールすることにより、前記粒子濃厚領域に金属酸化物層を形成すると共に、前記樹脂領域に層間絶縁層を形成する工程と
を含む薄膜トランジスタの製造方法。
（２）
前記粒子を偏析させる工程において、前記粒子のペクレ数Ｐｅおよび前記樹脂のペクレ数Ｐｅｐとが、Ｐｅｐ＞＞Ｐｅを満たす
前記（１）記載の薄膜トランジスタの製造方法。
（３）
前記樹脂として感光性樹脂を用いる
前記（１）または（２）記載の薄膜トランジスタの製造方法。
（４）
前記積層体を形成する工程は、
前記基板に、チャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有する前記酸化物半導体層を形成する工程と、
前記チャネル領域上に前記ゲート絶縁膜および前記ゲート電極をこの順に同一形状で形成する工程と
を含む前記（１）ないし（３）のいずれかに記載の薄膜トランジスタの製造方法。
（５）
前記積層体を形成する工程は、
前記基板の一部領域に前記ゲート電極を形成する工程と、
前記ゲート電極の表面に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、チャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有する前記酸化物半導体層を形成する工程と、
前記チャネル領域上にストッパー層を形成する工程と
を含む前記（１）ないし（３）のいずれかに記載の薄膜トランジスタの製造方法。
（６）
前記塗布層をアニールする工程において、前記粒子の酸化により、前記粒子濃厚領域に前記金属酸化物層を形成すると共に、前記ソース領域および前記ドレイン領域の上面から深さ方向における少なくとも一部に低抵抗領域を形成する
前記（４）または（５）記載の薄膜トランジスタの製造方法。
（７）
前記低抵抗領域は、前記チャネル領域よりも低い酸素濃度を有する
前記（６）記載の薄膜トランジスタの製造方法。
（８）
前記低抵抗領域は、前記粒子をドーパントとして含む
前記（６）記載の薄膜トランジスタの製造方法。
（９）
前記粒子として、チタン（Ｔｉ）またはアルミニウム（Ａｌ）を用いる
前記（４）ないし（８）のいずれかに記載の薄膜トランジスタの製造方法。
（１０）
前記塗布層をアニールする工程において、前記金属酸化物層をパッシベーション層として用いる
前記（５）記載の薄膜トランジスタの製造方法。
（１１）
前記粒子として、アルミニウム酸化物またはシリコン酸化物を用いる
前記（１０）記載の薄膜トランジスタの製造方法。
（１２）
前記積層体を形成する工程は、前記ソース領域上にソース電極、前記ドレイン領域上にドレイン電極を形成する工程を更に含む
前記（１０）または（１１）記載の薄膜トランジスタの製造方法。
（１３）
薄膜トランジスタを形成する工程と、
前記薄膜トランジスタの上層に表示素子を形成する工程と
を含み、
前記薄膜トランジスタを形成する工程は、
基板に、ゲート電極、ゲート絶縁膜および酸化物半導体層を含む積層体を形成する工程と、
前記積層体の表面に、金属または金属酸化物よりなる粒子を樹脂に混合した混合物を塗布し、塗布層を形成する工程と、
前記粒子を前記塗布層の前記積層体側の面に偏析させることにより、前記塗布層を粒子濃厚領域および樹脂領域に分離させる工程と、
前記塗布層をアニールすることにより、前記粒子濃厚領域に金属酸化物層を形成すると共に、前記樹脂領域に層間絶縁層を形成する工程と
を含む表示装置の製造方法。

１，１Ａ，１Ｂ…薄膜トランジスタ、１０…基板、２０…積層体、２１…酸化物半導体層、２１Ａ…チャネル領域、２１Ｂ…低抵抗領域、２１Ｓ…ソース領域、２１Ｄ…ドレイン領域、２２…ゲート絶縁膜、２３…ゲート電極、２４Ｓ…ソース電極、２４Ｄ…ドレイン電極、２５…ストッパー層、３１…金属酸化物層、３１Ａ…粒子濃厚領域、３１Ｂ…樹脂領域、３２…層間絶縁層、３３…粒子、３４…樹脂、３５…塗布層。

Claims (13)

1. 基板に、ゲート電極、ゲート絶縁膜および酸化物半導体層を含む積層体を形成する工程と、
   前記積層体の表面に、金属または金属酸化物よりなる粒子を樹脂に混合した混合物を塗布し、塗布層を形成する工程と、
   前記粒子を前記塗布層の前記積層体側の面に偏析させることにより、前記塗布層を粒子濃厚領域および樹脂領域に分離させる工程と、
   前記塗布層をアニールすることにより、前記粒子濃厚領域に金属酸化物層を形成すると共に、前記樹脂領域に層間絶縁層を形成する工程と
   を含む薄膜トランジスタの製造方法。
2. 前記粒子を偏析させる工程において、前記粒子のペクレ数Ｐｅおよび前記樹脂のペクレ数Ｐｅｐとが、Ｐｅｐ＞＞Ｐｅを満たす
   請求項１記載の薄膜トランジスタの製造方法。
3. 前記樹脂として感光性樹脂を用いる
   請求項１記載の薄膜トランジスタの製造方法。
4. 前記積層体を形成する工程は、
   前記基板に、チャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有する前記酸化物半導体層を形成する工程と、
   前記チャネル領域上に前記ゲート絶縁膜および前記ゲート電極をこの順に同一形状で形成する工程と
   を含む請求項１記載の薄膜トランジスタの製造方法。
5. 前記積層体を形成する工程は、
   前記基板の一部領域に前記ゲート電極を形成する工程と、
   前記ゲート電極の表面に前記ゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜の上に、チャネル領域を有すると共に前記チャネル領域の一方の側にソース領域、他方の側にドレイン領域を有する前記酸化物半導体層を形成する工程と、
   前記チャネル領域上にストッパー層を形成する工程と
   を含む請求項１記載の薄膜トランジスタの製造方法。
6. 前記塗布層をアニールする工程において、前記粒子の酸化により、前記粒子濃厚領域に前記金属酸化物層を形成すると共に、前記ソース領域および前記ドレイン領域の上面から深さ方向における少なくとも一部に低抵抗領域を形成する
   請求項４記載の薄膜トランジスタの製造方法。
7. 前記低抵抗領域は、前記チャネル領域よりも低い酸素濃度を有する
   請求項６記載の薄膜トランジスタの製造方法。
8. 前記低抵抗領域は、前記粒子をドーパントとして含む
   請求項６記載の薄膜トランジスタの製造方法。
9. 前記粒子として、チタン（Ｔｉ）またはアルミニウム（Ａｌ）を用いる
   請求項４記載の薄膜トランジスタの製造方法。
10. 前記塗布層をアニールする工程において、前記金属酸化物層をパッシベーション層として用いる
    請求項５記載の薄膜トランジスタの製造方法。
11. 前記粒子として、アルミニウム酸化物またはシリコン酸化物を用いる
    請求項１０記載の薄膜トランジスタの製造方法。
12. 前記積層体を形成する工程は、前記ソース領域上にソース電極、前記ドレイン領域上にドレイン電極を形成する工程を更に含む
    請求項１０記載の薄膜トランジスタの製造方法。
13. 薄膜トランジスタを形成する工程と、
    前記薄膜トランジスタの上層に表示素子を形成する工程と
    を含み、
    前記薄膜トランジスタを形成する工程は、
    基板に、ゲート電極、ゲート絶縁膜および酸化物半導体層を含む積層体を形成する工程と、
    前記積層体の表面に、金属または金属酸化物よりなる粒子を樹脂に混合した混合物を塗布し、塗布層を形成する工程と、
    前記粒子を前記塗布層の前記積層体側の面に偏析させることにより、前記塗布層を粒子濃厚領域および樹脂領域に分離させる工程と、
    前記塗布層をアニールすることにより、前記粒子濃厚領域に金属酸化物層を形成すると共に、前記樹脂領域に層間絶縁層を形成する工程と
    を含む表示装置の製造方法。

Images