JP2015162752A - Transmitter, receiver, chip and digital broadcasting system - Google Patents
Transmitter, receiver, chip and digital broadcasting system Download PDFInfo
- Publication number
- JP2015162752A JP2015162752A JP2014035856A JP2014035856A JP2015162752A JP 2015162752 A JP2015162752 A JP 2015162752A JP 2014035856 A JP2014035856 A JP 2014035856A JP 2014035856 A JP2014035856 A JP 2014035856A JP 2015162752 A JP2015162752 A JP 2015162752A
- Authority
- JP
- Japan
- Prior art keywords
- space
- bit
- axis direction
- spaces
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、送信装置、受信装置、チップ及びデジタル放送システムに関する。 The present invention relates to a transmission device, a reception device, a chip, and a digital broadcasting system.
日本における地上デジタル放送方式であるＩＳＤＢ-Ｔ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ - Ｔｅｒｒｅｓｔｒｉａｌ）方式では、６４ＱＡＭ、１６ＱＡＭ、ＱＰＳＫ、ＤＱＰＳＫなどのキャリア変調方式が用いられている。すなわち、ＩＳＤＢ−Ｔでは、偶数ビットを表すシンボルをＩＱ平面にマッピングするキャリア変調方式が採用されている（例えば、非特許文献１）。 In the ISDB-T (Integrated Services Digital Broadcasting-Terrestrial) system, which is a terrestrial digital broadcasting system in Japan, carrier modulation systems such as 64QAM, 16QAM, QPSK, and DQPSK are used. That is, in ISDB-T, a carrier modulation method is employed in which symbols representing even bits are mapped on the IQ plane (for example, Non-Patent Document 1).
ところで、偶数ビットを表すシンボルをＩＱ平面にマッピングする場合には、Ｉ軸方向及びＱ軸方向の双方において、互いに隣接するシンボルにマッピングされるビット列の違いが１ビットである配列方法（以下、グレー符号）が採用される。これによって、受信装置でシンボルの位置を隣接シンボルに誤って推定した場合であっても、１ビットの誤りによってビット列の誤り訂正を行うことができる。従って、受信特性の改善を見込むことができる。 By the way, when symbols representing even bits are mapped to the IQ plane, an arrangement method (hereinafter, gray scale) in which the difference between bit strings mapped to adjacent symbols in both the I-axis direction and the Q-axis direction is 1 bit. Sign) is adopted. As a result, even when the receiving apparatus erroneously estimates the position of the symbol as an adjacent symbol, it is possible to perform error correction of the bit string with a 1-bit error. Therefore, it is possible to expect an improvement in reception characteristics.
また、偶数ビットを表すシンボルをＩＱ平面にマッピングする場合には、Ｉ軸方向に沿って並べられるシンボルの数及びＱ軸方向に沿って並べられるシンボルの数を同じにすることができるため、正方形の空間においてシンボルを均等に整列することが可能である。言い換えると、複数のシンボルを均等に配置した場合において、Ｉ軸方向で最大の振幅を有するシンボル及びＱ軸方向で最大の振幅を有するシンボルが同一の振幅を有するため、ＩＱ平面において複数のシンボルが占める空間をＩ軸方向及びＱ軸方向において均等にすることができる。従って、受信特性の改善を見込むことができる。 Further, when symbols representing even bits are mapped onto the IQ plane, the number of symbols arranged along the I-axis direction and the number of symbols arranged along the Q-axis direction can be made the same. It is possible to arrange the symbols evenly in the space. In other words, when a plurality of symbols are evenly arranged, the symbol having the maximum amplitude in the I-axis direction and the symbol having the maximum amplitude in the Q-axis direction have the same amplitude. The occupied space can be made uniform in the I-axis direction and the Q-axis direction. Therefore, it is possible to expect an improvement in reception characteristics.
ところで、次世代地上放送方式では、奇数ビットを表すシンボルをＩＱ平面にマッピングするケースについて検討されている。 By the way, in the next-generation terrestrial broadcasting system, a case in which symbols representing odd bits are mapped to the IQ plane has been studied.
しかしながら、ＱＡＭのキャリア変調方式において、奇数ビットを表すシンボルをＩＱ平面にマッピングする場合には、互いに隣接するシンボルにマッピングされるビット列の違いが１ビットである配列方法を採用することができない。また、このようなケースにおいては、Ｉ軸方向に沿って並べられるシンボルの数及びＱ軸方向に沿って並べられるシンボルの数を同じにすることができないため、正方形の空間においてシンボルを均等に整列することができない。 However, in the QAM carrier modulation scheme, when symbols representing odd bits are mapped onto the IQ plane, it is not possible to employ an arrangement method in which the difference between bit strings mapped to adjacent symbols is 1 bit. In such a case, since the number of symbols arranged along the I-axis direction and the number of symbols arranged along the Q-axis direction cannot be the same, the symbols are evenly arranged in a square space. Can not do it.
そこで、本発明は、上述した課題を解決するためになされたものであり、ＱＡＭのキャリア変調方式において、奇数ビットを表すシンボルをＩＱ平面にマッピングする場合であっても、受信特性を改善することを可能とする送信装置、受信装置、チップ及びデジタル放送システムを提供することを目的とする。 Therefore, the present invention has been made to solve the above-described problems, and improves reception characteristics even when symbols representing odd bits are mapped to an IQ plane in a QAM carrier modulation scheme. It is an object of the present invention to provide a transmission device, a reception device, a chip, and a digital broadcasting system that enable communication.
第１の特徴は、入力ビット列に対して所定符号化率で誤り訂正符号化処理を適用する誤り訂正符号化部と、ＩＱ平面において定義される理想的なシンボル座標を用いて、前記誤り訂正符号化処理が適用されたビット列に含まれる奇数ビットを表すシンボルをＱＡＭで前記ＩＱ平面にマッピングするマッピング部とを備える送信装置であって、前記理想的なシンボル座標は、前記ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されており、前記ＩＱ平面において前記理想的なシンボル座標が占める空間は、前記ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される第１空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか一方である第１軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第２空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか他方である第２軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第３空間とによって構成されており、前記第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記第１空間と前記第２空間との境界を挟んで前記第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記第１空間と前記第３空間との境界を挟んで前記第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットであることを要旨とする。 The first feature is that the error correction code is applied using an error correction coding unit that applies error correction coding processing to an input bit string at a predetermined coding rate, and ideal symbol coordinates defined in the IQ plane. A mapping unit that maps a symbol representing an odd number of bits included in a bit sequence to which an encoding process is applied to the IQ plane by QAM, wherein the ideal symbol coordinates are in the I-axis direction in the IQ plane. And the space occupied by the ideal symbol coordinate in the IQ plane has the origin of the IQ plane as a center, and is constituted by a square space. 1 space and adjacent to the first space in the first axial direction that is either the I-axis direction or the Q-axis direction, and configured by a rectangular space A pair of second spaces that are adjacent to the first space in the second axial direction, which is either the I-axis direction or the Q-axis direction, and a pair of rectangular spaces. The difference between bit strings mapped to symbols adjacent to each other in the first space is 1 bit, and bit strings mapped to symbols adjacent to each other in the pair of second spaces The difference is 1 bit, and the difference between the bit strings mapped to symbols adjacent to each other in the pair of third spaces is 1 bit, and the boundary between the first space and the second space is sandwiched between the first space and the second space. The difference between the bit strings mapped to the adjacent symbols in the first axis direction is 1 bit and adjacent in the second axis direction across the boundary between the first space and the third space. Bit sequence differences mapped to symbols, and summarized in that a 2-bit.
第２の特徴は、ＩＱ平面において定義される理想的なシンボル座標を用いて、前記ＩＱ平面にマッピングされたシンボルをＱＡＭで奇数ビットにデマッピングするデマッピング部を備える受信装置であって、前記理想的なシンボル座標は、前記ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されており、前記ＩＱ平面において前記理想的なシンボル座標が占める空間は、前記ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される第１空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか一方である第１軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第２空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか他方である第２軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第３空間とによって構成されており、前記第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記第１空間と前記第２空間との境界を挟んで前記第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記第１空間と前記第３空間との境界を挟んで前記第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットであることを要旨とする。 A second feature is a receiving apparatus including a demapping unit that demappings symbols mapped to the IQ plane into odd bits by QAM using ideal symbol coordinates defined in the IQ plane, The ideal symbol coordinates are equally arranged in both the I-axis direction and the Q-axis direction on the IQ plane, and the space occupied by the ideal symbol coordinates on the IQ plane is centered on the origin of the IQ plane. And has a first space constituted by a square space and is adjacent to the first space in the first axial direction that is either the I-axis direction or the Q-axis direction, and is rectangular. A pair of second spaces constituted by a space and a second axis direction that is either the I-axis direction or the Q-axis direction and adjacent to the first space; A bit space mapped to symbols adjacent to each other in the first space is 1 bit, and the pair of second spaces. The difference between the bit sequences mapped to the symbols adjacent to each other is 1 bit, and the difference between the bit sequences mapped to the symbols adjacent to each other in the pair of third spaces is 1 bit. The bit string mapped to the adjacent symbol in the first axis direction across the boundary with the second space is 1 bit, and the first space and the third space sandwich the boundary between the first space and the third space. The difference between the bit strings mapped to the symbols adjacent in the two-axis directions is 2 bits.
第３の特徴は、受信装置に搭載されるチップであって、ＩＱ平面において定義される理想的なシンボル座標を用いて、前記ＩＱ平面にマッピングされたシンボルをＱＡＭで奇数ビットにデマッピングするデマッピング部を備え、前記理想的なシンボル座標は、前記ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されており、前記ＩＱ平面において前記理想的なシンボル座標が占める空間は、前記ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される第１空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか一方である第１軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第２空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか他方である第２軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第３空間とによって構成されており、前記第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記第１空間と前記第２空間との境界を挟んで前記第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記第１空間と前記第３空間との境界を挟んで前記第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットであることを要旨とする。 A third feature is a chip mounted on a receiving apparatus, which uses an ideal symbol coordinate defined in the IQ plane to demap symbols mapped to the IQ plane into odd bits by QAM. A mapping unit, wherein the ideal symbol coordinates are equally arranged in both the I-axis direction and the Q-axis direction on the IQ plane, and the space occupied by the ideal symbol coordinates on the IQ plane is It has the origin of the IQ plane as the center and is adjacent to the first space in the first space constituted by a square space and the first axis direction that is either the I-axis direction or the Q-axis direction. A pair of second spaces constituted by rectangular spaces, and the first space in the second axial direction which is the other of the I-axis direction and the Q-axis direction. The bit space mapped to symbols adjacent to each other in the first space is 1 bit, and is composed of a pair of third spaces that are adjacent and configured by a rectangular space. The difference between the bit sequences mapped to the adjacent symbols in the second space of the pair is 1 bit, and the difference between the bit sequences mapped to the adjacent symbols in the third space of the pair is 1 bit. The difference between bit strings mapped to symbols adjacent in the first axis direction across the boundary between the first space and the second space is 1 bit, and the boundary between the first space and the third space The gist of the difference is that the bit string mapped to the symbols adjacent in the second axis direction with 2 in between is 2 bits.
第４の特徴は、送信装置及び受信装置を備えるデジタル放送システムであって、前記送信装置は、入力ビット列に対して所定符号化率で誤り訂正符号化処理を適用する誤り訂正符号化部と、ＩＱ平面において定義される理想的なシンボル座標を用いて、前記誤り訂正符号化処理が適用されたビット列に含まれる奇数ビットを表すシンボルをＱＡＭで前記ＩＱ平面にマッピングするマッピング部とを備え、前記受信装置は、前記理想的なシンボル座標を用いて、前記ＩＱ平面にマッピングされたシンボルをＱＡＭで奇数ビットにデマッピングするデマッピング部を備え、前記理想的なシンボル座標は、前記ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されており、前記ＩＱ平面において前記理想的なシンボル座標が占める空間は、前記ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される第１空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか一方である第１軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第２空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか他方である第２軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第３空間とによって構成されており、前記第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記第１空間と前記第２空間との境界を挟んで前記第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記第１空間と前記第３空間との境界を挟んで前記第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットであることを要旨とする。 A fourth feature is a digital broadcast system including a transmission device and a reception device, wherein the transmission device applies an error correction coding process to an input bit string at a predetermined coding rate, and A mapping unit that maps symbols representing odd bits included in the bit sequence to which the error correction coding processing is applied to the IQ plane by QAM using ideal symbol coordinates defined in the IQ plane, The receiving apparatus includes a demapping unit that demappings the symbols mapped on the IQ plane to odd bits by QAM using the ideal symbol coordinates, and the ideal symbol coordinates are IQ on the IQ plane. Evenly arranged in both the axial direction and the Q-axis direction, the space occupied by the ideal symbol coordinates in the IQ plane is The first space having the origin of the IQ plane as a center, the first space formed by a square space, and the first space in either the I-axis direction or the Q-axis direction. Adjacent to the first space in a pair of second spaces constituted by a rectangular space and a second axial direction that is either the I-axis direction or the Q-axis direction, A pair of third spaces configured by a rectangular space, and a bit string mapped to symbols adjacent to each other in the first space is 1 bit, and the pair of second spaces The difference between the bit strings mapped to the symbols adjacent to each other is 1 bit, and the difference between the bit strings mapped to the symbols adjacent to each other in the pair of third spaces is 1 bit. The difference between bit strings mapped to symbols adjacent in the first axis direction across the boundary between the first space and the second space is 1 bit, and the boundary between the first space and the third space The gist of the difference is that the bit string mapped to the symbols adjacent in the second axis direction with 2 in between is 2 bits.
本発明によれば、ＱＡＭのキャリア変調方式において、奇数ビットを表すシンボルをＩＱ平面にマッピングする場合であっても、受信特性を改善することを可能とする送信装置、受信装置、チップ及びデジタル放送システムを提供することができる。 According to the present invention, in a QAM carrier modulation scheme, a transmission device, a reception device, a chip, and a digital broadcast capable of improving reception characteristics even when symbols representing odd bits are mapped onto an IQ plane. A system can be provided.
次に、本発明の実施形態について説明する。なお、以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。 Next, an embodiment of the present invention will be described. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and ratios of dimensions and the like are different from actual ones.
したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Accordingly, specific dimensions and the like should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
［実施形態の概要］
第１に、実施形態に係る送信装置は、入力ビット列に対して所定符号化率で誤り訂正符号化処理を適用する誤り訂正符号化部と、ＩＱ平面において定義される理想的なシンボル座標を用いて、前記誤り訂正符号化処理が適用されたビット列に含まれる奇数ビットを表すシンボルをＱＡＭで前記ＩＱ平面にマッピングするマッピング部とを備える。
[Outline of Embodiment]
First, the transmission apparatus according to the embodiment uses an error correction coding unit that applies error correction coding processing at a predetermined coding rate to an input bit string, and ideal symbol coordinates defined in the IQ plane. And a mapping unit for mapping symbols representing odd bits included in the bit string to which the error correction coding process is applied to the IQ plane by QAM.
第２に、実施形態に係る受信装置は、ＩＱ平面において定義される理想的なシンボル座標を用いて、前記ＩＱ平面にマッピングされたシンボルをＱＡＭで奇数ビットにデマッピングするデマッピング部を備える。 Second, the receiving apparatus according to the embodiment includes a demapping unit that demappings symbols mapped on the IQ plane into odd bits by QAM using ideal symbol coordinates defined on the IQ plane.
実施形態では、前記理想的なシンボル座標は、前記ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されている。前記ＩＱ平面において前記理想的なシンボル座標が占める空間は、前記ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される第１空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか一方である第１軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第２空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか他方である第２軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第３空間とによって構成されている。前記第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットである。前記第１空間と前記第２空間との境界を挟んで前記第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、前記第１空間と前記第３空間との境界を挟んで前記第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットである。 In the embodiment, the ideal symbol coordinates are equally arranged in both the I-axis direction and the Q-axis direction on the IQ plane. The space occupied by the ideal symbol coordinates in the IQ plane has the origin of the IQ plane as a center, and a first space constituted by a square space and the I-axis direction or the Q-axis direction. A pair of second spaces that are adjacent to the first space in the first axial direction and are configured by a rectangular space, and the other of the I-axis direction and the Q-axis direction. It is adjacent to the first space in the second axial direction, and is constituted by a pair of third spaces constituted by rectangular spaces. The difference between bit strings mapped to symbols adjacent to each other in the first space is 1 bit, and the difference between bit strings mapped to symbols adjacent to each other in the pair of second spaces is 1 bit, The difference between bit strings mapped to symbols adjacent to each other in the pair of third spaces is 1 bit. The difference between bit strings mapped to symbols adjacent in the first axis direction across the boundary between the first space and the second space is 1 bit, and the boundary between the first space and the third space The difference between bit strings mapped to symbols adjacent to each other in the second axis direction across 2 is 2 bits.
実施形態では、ＩＱ平面において理想的なシンボル座標が占める空間は、第１空間、第２空間及び第３空間によって構成される。言い換えると、ＩＱ平面において理想的なシンボル座標が占める空間は、十字形状を有しており、Ｉ軸方向で最大の振幅を有するシンボル及びＱ軸方向で最大の振幅を有するシンボルが同一の振幅を有する略円形状を有する。これによって、受信特性の改善を見込むことができる。 In the embodiment, the space occupied by the ideal symbol coordinates on the IQ plane is constituted by the first space, the second space, and the third space. In other words, the space occupied by the ideal symbol coordinates in the IQ plane has a cross shape, and the symbol having the maximum amplitude in the I-axis direction and the symbol having the maximum amplitude in the Q-axis direction have the same amplitude. It has a substantially circular shape. As a result, the reception characteristics can be improved.
また、実施形態では、第１空間と第３空間との境界を挟んで第２軸方向において隣接するシンボルを除いて、互いに隣接するシンボルにマッピングされるビット列の違いが１ビットであり、第１空間と第３空間との境界を挟んで第２軸方向において隣接するシンボルにマッピングされるビット列の違いが２ビットである。受信装置でシンボルの位置を隣接シンボルに誤って推定した場合であっても、最大で２ビットの誤りによってビット列の誤り訂正を行うことができ、受信特性の改善を見込むことができる。 In the embodiment, the difference between the bit strings mapped to the adjacent symbols is 1 bit except for the symbols adjacent in the second axis direction across the boundary between the first space and the third space. The difference between bit strings mapped to symbols adjacent in the second axis direction across the boundary between the space and the third space is 2 bits. Even when the position of the symbol is erroneously estimated as an adjacent symbol by the receiving apparatus, it is possible to perform error correction of the bit string with an error of 2 bits at the maximum, and to expect improvement in reception characteristics.
このように、ＱＡＭのキャリア変調方式において、奇数ビットを表すシンボルをＩＱ平面にマッピングする場合であっても、受信特性を改善することができる。 As described above, in the QAM carrier modulation scheme, even when symbols representing odd bits are mapped onto the IQ plane, reception characteristics can be improved.
［第１実施形態］
（デジタル放送システム）
以下において、第１実施形態に係るデジタル放送システムについて説明する。図１は、第１実施形態に係る送信装置１０を示すブロック図であり、図２は、第１実施形態に係る受信装置２０を示すブロック図である。デジタル放送システムは、送信装置１０及び受信装置２０を備える。
[First Embodiment]
(Digital broadcasting system)
Hereinafter, the digital broadcast system according to the first embodiment will be described. FIG. 1 is a block diagram illustrating a transmission device 10 according to the first embodiment, and FIG. 2 is a block diagram illustrating a reception device 20 according to the first embodiment. The digital broadcasting system includes a transmission device 10 and a reception device 20.
実施形態において、デジタル放送システムは、次世代地上放送方式に対応するデジタル放送システムである。例えば、デジタル放送システムでは、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）技術、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）技術が適用される。デジタル放送システムでは、送信装置１０から受信装置２０に対して、複数の階層に属する階層化データ（例えば、１セグメント、１３セグメント）が送信される。 In the embodiment, the digital broadcasting system is a digital broadcasting system compatible with the next generation terrestrial broadcasting system. For example, in a digital broadcasting system, MIMO (Multiple Input Multiple Output) technology and OFDM (Orthogonal Frequency Division Multiplexing) technology are applied. In the digital broadcast system, hierarchical data (for example, 1 segment, 13 segments) belonging to a plurality of layers is transmitted from the transmission device 10 to the reception device 20.
図１に示すように、送信装置１０は、インターフェース部１１と、誤り訂正符号化部１２と、インターリーブ部１３と、マッピング部１４と、直交変調部１５とを備える。送信装置１０は、例えば、放送局等に設けられる。 As illustrated in FIG. 1, the transmission device 10 includes an interface unit 11, an error correction coding unit 12, an interleaving unit 13, a mapping unit 14, and an orthogonal modulation unit 15. The transmission device 10 is provided in, for example, a broadcasting station.
インターフェース部１１は、映像・音声などの入力データを受け付ける。入力データは、所定フォーマットを有するＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）などである。 The interface unit 11 receives input data such as video / audio. The input data is a TS (Transport Stream) having a predetermined format.
誤り訂正符号化部１２は、入力データを構成する入力ビット列に対して所定符号化率で誤り訂正符号化処理を適用する。具体的には、誤り訂正符号化部１２は、所定ビット数のデータに誤り訂正符号を付与して、所定長の誤り訂正ブロックを生成する。複数の誤り訂正ブロックによってデータフレームが構成される。 The error correction coding unit 12 applies error correction coding processing at a predetermined coding rate to the input bit string constituting the input data. Specifically, the error correction encoding unit 12 adds an error correction code to data having a predetermined number of bits, and generates an error correction block having a predetermined length. A data frame is composed of a plurality of error correction blocks.
インターリーブ部１３は、データフレームを構成するビット列の並び換え処理（インターリーブ処理）を行う。インターリーブ処理は、時間軸及び周波数軸上などにおいて所定法則に従ってビット列を並べ替える処理である。 The interleaving unit 13 performs rearrangement processing (interleaving processing) of bit strings constituting the data frame. The interleaving process is a process of rearranging bit strings according to a predetermined rule on the time axis and the frequency axis.
マッピング部１４は、ＩＱ平面において定義される理想的なシンボル座標を用いて、インターリーブ処理が施されたビット列（すなわち、誤り訂正符号化処理が適用されたビット列）をＩＱ平面にマッピングする処理（キャリア変調処理）を行う。第１実施形態では、マッピング部１４は、奇数ビットを表すシンボルをＱＡＭでマッピング処理を行う。マッピング部１４が用いる理想的なシンボル座標の詳細については後述する（例えば、図３を参照）。 The mapping unit 14 uses an ideal symbol coordinate defined in the IQ plane to process a bit string that has been subjected to the interleaving process (that is, a bit string that has been subjected to the error correction coding process) to the IQ plane (carrier) Modulation process). In the first embodiment, the mapping unit 14 performs a mapping process on the symbols representing odd bits by QAM. Details of the ideal symbol coordinates used by the mapping unit 14 will be described later (see, for example, FIG. 3).
直交変調部１５は、マッピング部１４から出力されるシンボルに基づいて、キャリア変調を行う。ＯＦＤＭ伝送を行う伝送システムの場合、直交変調部１５は、所定数のサブキャリア（周波数軸）及び所定数のシンボル数（時間軸）によって定義されるＯＦＤＭフレーム（伝送フレーム）を生成する。直交変調部１５は、ＯＦＤＭフレームを構成する各シンボルの直交変調を行って無線信号Ｔｘを生成する。直交変調部１５は、１つのアンテナ又は複数のアンテナを用いて、無線信号Ｔｘを受信装置２０に送信する。 The orthogonal modulation unit 15 performs carrier modulation based on the symbols output from the mapping unit 14. In the case of a transmission system that performs OFDM transmission, the orthogonal modulation unit 15 generates an OFDM frame (transmission frame) defined by a predetermined number of subcarriers (frequency axis) and a predetermined number of symbols (time axis). The orthogonal modulation unit 15 performs orthogonal modulation of each symbol constituting the OFDM frame to generate a radio signal Tx. The quadrature modulation unit 15 transmits the radio signal Tx to the reception device 20 using one antenna or a plurality of antennas.
ここで、ＯＦＤＭフレーム（伝送フレーム）は、ＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ ａｎｄ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌ）信号、ＡＣ（Ａｕｘｉｌｉａｒｙ Ｃｈａｎｎｅｌ）信号等の制御信号を含む。例えば、ＴＭＣＣ信号は、複数の階層のそれぞれの伝送パラメータ（変調方式、セグメント数、符号化率等）を示す信号、ＯＦＤＭフレーム（伝送フレーム）の同期をとるための同期信号を含む。 Here, the OFDM frame (transmission frame) includes control signals such as a TMCC (Transmission and Multiplexing Configuration Control) signal and an AC (Auxiliary Channel) signal. For example, the TMCC signal includes a signal indicating transmission parameters (modulation method, number of segments, coding rate, etc.) of a plurality of layers, and a synchronization signal for synchronizing an OFDM frame (transmission frame).
図２に示すように、受信装置２０は、直交復調部２１と、デマッピング部２２と、デインターリーブ部２３と、誤り訂正部２４と、インターフェース部２５とを備える。受信装置２０は、例えば、家庭内に固定的に設置される受像器、ユーザが持ち運び可能な移動端末に設けられる。 As illustrated in FIG. 2, the reception device 20 includes an orthogonal demodulation unit 21, a demapping unit 22, a deinterleaving unit 23, an error correction unit 24, and an interface unit 25. The receiving device 20 is provided, for example, in a receiver fixedly installed in a home or a mobile terminal that can be carried by a user.
直交復調部２１は、１つのアンテナ又は複数のアンテナを用いて、無線信号Ｒｘを受信する。直交復調部２１は、無線信号Ｒｘの直交復調を行って、受信シンボルを取得する。ＯＦＤＭ伝送を行う伝送システムの場合、直交復調部２１は、所定数のサブキャリア（周波数軸）及び所定数のシンボル数（時間軸）によって定義されるＯＦＤＭフレーム（伝送フレーム）を取得する。ＯＦＤＭフレーム（伝送フレーム）の同期は、上述したＴＭＣＣ信号によって行われる。 The quadrature demodulator 21 receives the radio signal Rx using one antenna or a plurality of antennas. The orthogonal demodulator 21 performs orthogonal demodulation of the radio signal Rx to obtain received symbols. In the case of a transmission system that performs OFDM transmission, the orthogonal demodulation unit 21 acquires an OFDM frame (transmission frame) defined by a predetermined number of subcarriers (frequency axis) and a predetermined number of symbols (time axis). The synchronization of the OFDM frame (transmission frame) is performed by the above-described TMCC signal.
デマッピング部２２は、ＩＱ平面において定義される理想的なシンボル座標を用いて、ＩＱ平面にマッピングされたシンボルをビット列に対応する尤度比にデマッピング、あるいは尤度算出処理を行う。第１実施形態では、デマッピング部２２は、奇数ビットを表すシンボルをＱＡＭでデマッピング処理を行う。なお、デマッピング部２２が用いる理想的なシンボル座標の詳細については後述する（例えば、図３を参照）。 The demapping unit 22 uses the ideal symbol coordinates defined on the IQ plane to perform demapping of the symbols mapped on the IQ plane into likelihood ratios corresponding to bit strings, or performs likelihood calculation processing. In the first embodiment, the demapping unit 22 performs demapping processing using QAM on symbols representing odd bits. Details of the ideal symbol coordinates used by the demapping unit 22 will be described later (see, for example, FIG. 3).
デインターリーブ部２３は、デマッピング部２２から出力されるビット列に対応する尤度比などの並び換え処理（デインターリーブ処理）を行う。デインターリーブ処理は、時間軸及び周波数軸上などにおいて所定法則に従ってビット列を並べ替える処理である。 The deinterleave unit 23 performs a rearrangement process (deinterleave process) such as a likelihood ratio corresponding to the bit string output from the demapping unit 22. The deinterleaving process is a process of rearranging bit strings according to a predetermined rule on the time axis and the frequency axis.
誤り訂正部２４は、デインターリーブ部２３から出力されるビット列に対応する尤度比などから誤り訂正ブロックを抽出する。誤り訂正部２４は、誤り訂正ブロックの誤り訂正を行う。 The error correction unit 24 extracts an error correction block from a likelihood ratio corresponding to the bit string output from the deinterleave unit 23. The error correction unit 24 performs error correction on the error correction block.
インターフェース部２５は、誤り訂正部２４によって誤り訂正が施されたビット列に基づいて、映像・音声などの出力データを出力する。出力データは、所定フォーマットを有するＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）などである。 The interface unit 25 outputs output data such as video / audio based on the bit string that has been subjected to error correction by the error correction unit 24. The output data is a TS (Transport Stream) having a predetermined format.
（理想的なシンボル座標）
以下において、第１実施形態に係る理想的なシンボル座標について説明する。図３〜図５は、第１実施形態に係る理想的なシンボル座標を説明するための図である。
(Ideal symbol coordinates)
In the following, ideal symbol coordinates according to the first embodiment will be described. 3 to 5 are diagrams for explaining ideal symbol coordinates according to the first embodiment.
図３に示すように、ＩＱ平面において理想的なシンボル座標が占める空間は、第１空間、１対の第２空間及び１対の第３空間によって構成される。第１空間は、ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される。１対の第２空間は、Ｉ軸方向又はＱ軸方向のいずれか一方である第１軸方向（ここでは、Ｉ軸方向）において第１空間に隣接しており、長方形の空間によって構成される。１対の第３空間は、Ｉ軸方向又はＱ軸方向のいずれか他方（ここでは、Ｑ軸方向）である第２軸方向において第１空間に隣接しており、長方形の空間によって構成される。 As shown in FIG. 3, the space occupied by ideal symbol coordinates on the IQ plane is configured by a first space, a pair of second spaces, and a pair of third spaces. The first space has the origin of the IQ plane as a center and is constituted by a square space. The pair of second spaces are adjacent to the first space in the first axis direction (here, the I axis direction) that is either the I-axis direction or the Q-axis direction, and are configured by rectangular spaces. . The pair of third spaces are adjacent to the first space in the second axis direction that is either the I-axis direction or the Q-axis direction (here, the Q-axis direction), and are configured by rectangular spaces. .
ここで、理想的なシンボル座標は、ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されている。なお、「均等」とは、互いに隣接するシンボルの距離が等しいことを意味する。また、第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットである。第１空間と第２空間との境界を挟んで第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットである。一方で、第１空間と第３空間との境界を挟んで第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットである。 Here, ideal symbol coordinates are equally arranged in both the I-axis direction and the Q-axis direction on the IQ plane. “Equal” means that the distance between adjacent symbols is equal. Further, the difference between the bit strings mapped to the symbols adjacent to each other in the first space is 1 bit, and the difference between the bit strings mapped to the symbols adjacent to each other in the pair of second spaces is 1 bit. The difference between bit strings mapped to symbols adjacent to each other in the third space of the pair is 1 bit. The difference between bit strings mapped to symbols adjacent in the first axis direction across the boundary between the first space and the second space is 1 bit. On the other hand, the difference between bit strings mapped to symbols adjacent in the second axis direction across the boundary between the first space and the third space is 2 bits.
図３に示すように、第１実施形態において、各象限において、Ｑ軸方向の第２領域のサイズ（ＸＱ）は、Ｑ軸方向の第１領域のサイズ（ＸＱ）と同じである。各象限において、Ｉ軸方向の第２領域のサイズ（ＹＩ）は、Ｉ軸方向の第１領域のサイズ（ＸＩ）の１／２である。各象限において、Ｉ軸方向の第３領域のサイズ（ＸＩ）は、Ｉ軸方向の第１領域のサイズ（ＸＩ）と同じである。各象限において、Ｑ軸方向の第３領域のサイズ（ＹＱ）は、Ｉ軸方向の第１領域のサイズ（ＸＱ）の１／２である。 As shown in FIG. 3, in the first embodiment, in each quadrant, the size (X Q ) of the second region in the Q-axis direction is the same as the size (X Q ) of the first region in the Q-axis direction. In each quadrant, the size (Y I ) of the second region in the I-axis direction is ½ of the size (X I ) of the first region in the I-axis direction. In each quadrant, the size (X I ) of the third region in the I-axis direction is the same as the size (X I ) of the first region in the I-axis direction. In each quadrant, the size (Y Q ) of the third region in the Q-axis direction is ½ of the size (X Q ) of the first region in the I-axis direction.
さらに詳細には、図４に示すように、第１段階として、第１空間、第２空間、及び、第１軸方向において第１空間及び第２空間に隣接する１対の仮想第３空間によって構成される仮想座標空間において、仮想座標空間に含まれるシンボルにビット列がグレー符号によってマッピングされる。グレー符号を利用する場合には、Ｉ軸方向及びＱ軸方向の双方において、互いに隣接するシンボルに割り当てられるビット列の違いは１ビットであることに留意すべきである。また、仮想第３空間は、第２空間と同じサイズの長方形の空間である。言い換えると、ビット列＃１−４は、ビット列＃１−１と隣接していないが、グレー符号の特性から両者の違いは１ビットである。 More specifically, as shown in FIG. 4, as a first stage, the first space, the second space, and a pair of virtual third spaces adjacent to the first space and the second space in the first axial direction. In the configured virtual coordinate space, a bit string is mapped to a symbol included in the virtual coordinate space by a gray code. When the gray code is used, it should be noted that the difference between the bit strings assigned to the adjacent symbols in both the I-axis direction and the Q-axis direction is 1 bit. The virtual third space is a rectangular space having the same size as the second space. In other words, the bit string # 1-4 is not adjacent to the bit string # 1-1, but the difference between the two is 1 bit due to the characteristics of the gray code.
第２段階として、１対の仮想第３空間に含まれるシンボルに割り当てられるビット列が１対の第３空間に含まれるシンボルに割り当てられる。ここで、仮想第３空間に含まれるシンボルに割り当てられるビット列を第３空間に含まれるシンボルに割り当てる処理は、各象限ごとに行われることに留意すべきである。 As a second stage, a bit string assigned to symbols included in the pair of virtual third spaces is assigned to symbols included in the pair of third spaces. Here, it should be noted that the process of assigning the bit string assigned to the symbols included in the virtual third space to the symbols included in the third space is performed for each quadrant.
具体的には、図５に示すように、１対の仮想第３空間で互いに隣接するシンボルに割り当てられるビット列が１対の第３空間で互いに隣接するシンボルに割り当てられるように、１対の仮想第３空間に含まれるシンボルに割り当てられるビット列が１対の第３空間に含まれるシンボルに割り当てられる。なお、図５では、５１２ＱＡＭに係る第１象限のみが例示されていることに留意すべきである。 Specifically, as shown in FIG. 5, a pair of virtuals is assigned so that a bit string assigned to symbols adjacent to each other in a pair of virtual third spaces is assigned to symbols adjacent to each other in a pair of third spaces. Bit strings assigned to symbols included in the third space are assigned to symbols included in the pair of third spaces. Note that in FIG. 5, only the first quadrant related to 512QAM is illustrated.
ここで、Ｉ軸方向及びＱ軸方向における第３空間のサイズがＩ軸方向及びＱ軸方向における仮想第３空空間のサイズと異なる。例えば、第１実施形態において、仮想第３空間は、第２空間と同じサイズの長方形の空間であるため、Ｉ軸方向における仮想第３空間のサイズ（ＹＩ）は、Ｉ軸方向における第３空間のサイズ（ＸＩ）の１／２であり、Ｑ軸方向における仮想第３空間のサイズ（ＸＱ）は、Ｑ軸方向における第３空間のサイズ（ＹＱ）の２倍である。従って、仮想第３空間においてＱ軸方向に沿った１列のシンボルに割り当てられたビット列は、図５に示すように、第３空間においてＱ軸方向に沿った２列のシンボルに割り当てられる。 Here, the size of the third space in the I-axis direction and the Q-axis direction is different from the size of the virtual third empty space in the I-axis direction and the Q-axis direction. For example, in the first embodiment, since the virtual third space is a rectangular space having the same size as the second space, the size (Y I ) of the virtual third space in the I-axis direction is the third size in the I-axis direction. The space size (X I ) is ½, and the size (X Q ) of the virtual third space in the Q-axis direction is twice the size (Y Q ) of the third space in the Q-axis direction. Therefore, a bit string assigned to one column of symbols along the Q-axis direction in the virtual third space is assigned to two columns of symbols along the Q-axis direction in the third space, as shown in FIG.
このように、Ｉ軸方向及びＱ軸方向における第３空間のサイズがＩ軸方向及びＱ軸方向における仮想第３空間のサイズと異なる場合には、全てのシンボルについて、仮想第３空間で互いに隣接するシンボルに割り当てられるビット列を第３空間で互いに隣接するシンボルに割り当てられるという条件を満たすことはできない。従って、上述した条件が最大限に満たされるように、仮想第３空間に含まれるシンボルに割り当てられるビット列が第３空間に含まれるシンボルに割り当てられればよい。これによって、第３空間で互いに隣接するシンボルにマッピングされるビット列の違いが１ビットであるという条件を容易に満たすことが可能である。 Thus, when the size of the third space in the I-axis direction and the Q-axis direction is different from the size of the virtual third space in the I-axis direction and the Q-axis direction, all symbols are adjacent to each other in the virtual third space. It is impossible to satisfy the condition that a bit string assigned to a symbol to be assigned to symbols adjacent to each other in the third space. Therefore, the bit string allocated to the symbols included in the virtual third space may be allocated to the symbols included in the third space so that the above-described condition is satisfied to the maximum. Accordingly, it is possible to easily satisfy the condition that the bit string mapped to the symbols adjacent to each other in the third space is 1 bit.
例えば、図５に示すように、仮想第３空間において最も左側に位置するＱ軸方向に沿ったシンボル列に割り当てられたビット列（ビット列＃１−１〜＃１−８）は、第３空間において、Ｉ軸方向の中心を挟むＱ軸方向に沿った２列のシンボルに割り当てられる。ここで、仮想第３空間においてＱ軸方向に沿った１列のシンボル列に割り当てられたビット列（ビット列＃１−１〜＃１−８）は、仮想第３空間においてＩＱ平面の原点から近い順に抽出されて、第３空間においてＱ軸方向に沿った２列のシンボルに対して、ＩＱ平面の原点から離れた方から順に蛇行するように割り当てられる。続いて、仮想第３空間において２番目に左側に位置するＱ軸方向に沿ったシンボル列に割り当てられたビット列（ビット列＃２−１〜＃２−８）は、第３空間においてビット列（ビット列＃１−１〜＃１−８）が割り当てられたシンボル列を挟むＱ軸方向に沿った２列のシンボルに割り当てられる。ここで、仮想第３空間においてＱ軸方向に沿った１列のシンボル列に割り当てられたビット列（ビット列＃２−１〜＃２−８）は、仮想第３空間においてＩＱ平面の原点から近い順に抽出されて、第３空間においてＱ軸方向に沿った２列のシンボルに対して、ＩＱ平面の原点から離れた方から順に蛇行するように割り当てられる。仮想第３空間において３番目以降に左側に位置するＱ軸方向に沿ったシンボル列に割り当てられたビット列についても、同様の手順で第３空間においてＱ軸方向に沿った２列のシンボルに割り当てられる。 For example, as shown in FIG. 5, the bit strings (bit strings # 1-1 to # 1-8) assigned to the symbol strings along the Q-axis direction located on the leftmost side in the virtual third space are , Assigned to two rows of symbols along the Q-axis direction across the center in the I-axis direction. Here, the bit strings (bit strings # 1-1 to # 1-8) assigned to one symbol string along the Q-axis direction in the virtual third space are in order from the origin of the IQ plane in the virtual third space. Extracted and assigned to the two rows of symbols along the Q-axis direction in the third space so as to meander in order from the direction away from the origin of the IQ plane. Subsequently, the bit string (bit strings # 2-1 to # 2-8) allocated to the symbol string along the Q-axis direction that is located on the second left side in the virtual third space is the bit string (bit string # 2) in the third space. 1-1 to # 1-8) are assigned to two rows of symbols along the Q-axis direction across the assigned symbol row. Here, the bit strings (bit strings # 2-1 to # 2-8) assigned to one symbol string along the Q-axis direction in the virtual third space are in order from the origin of the IQ plane in the virtual third space. Extracted and assigned to the two rows of symbols along the Q-axis direction in the third space so as to meander in order from the direction away from the origin of the IQ plane. The bit sequence assigned to the symbol sequence along the Q-axis direction located on the left side in the virtual third space after the third is also assigned to two columns of symbols along the Q-axis direction in the third space in the same procedure. .
なお、仮想第３空間において、ビット列＃１−４は、ビット列＃１−１と隣接していないが、グレー符号の特性から両者の違いは１ビットである。同様に、ビット列＃１−６は、ビット列＃１−３と隣接していないが、グレー符号の特性から両者の違いは１ビットである。さらには、第３空間において第１空間に隣接するシンボルに割り当てられたビット列（ビット列＃１−７、＃１−８、＃２−７、＃２−８など）は、グレー符号の特性から、第１空間と第３空間との境界を挟んで隣接する第１空間のシンボルに割り当てられたビット列と２ビットの違いを有する。 In the virtual third space, the bit string # 1-4 is not adjacent to the bit string # 1-1, but the difference between the two is 1 bit due to the characteristics of the gray code. Similarly, the bit string # 1-6 is not adjacent to the bit string # 1-3, but the difference between the two is 1 bit due to the characteristics of the gray code. Furthermore, in the third space, the bit strings (bit strings # 1-7, # 1-8, # 2-7, # 2-8, etc.) assigned to the symbols adjacent to the first space are gray code characteristics, There is a difference of 2 bits from the bit string assigned to the symbols in the first space adjacent to each other across the boundary between the first space and the third space.
（理想的なシンボル座標の一例）
１２８ＱＡＭの理想的なシンボル座標の一例は、図６に示す通りである。５１２ＱＡＭの理想的なシンボル座標の一例は、図７に示す通りである。２０４８ＱＡＭの理想的なシンボル座標の一例は、図８に示す通りである。なお、図７及び図８では、第１象限のみが例示されていることに留意すべきである。
(An example of ideal symbol coordinates)
An example of ideal symbol coordinates of 128QAM is as shown in FIG. An example of ideal symbol coordinates of 512QAM is as shown in FIG. An example of ideal symbol coordinates of 2048QAM is as shown in FIG. It should be noted that only the first quadrant is illustrated in FIGS. 7 and 8.
図６〜図８に示すように、１２８ＱＡＭ、５１２ＱＡＭ及び２０４８ＱＡＭのいずれにおいても、仮想第３空間に含まれるシンボルにグレー符号によって割り当てられたビット列が第３空間に含まれるシンボルに割り当てられる。図５を用いて説明したように、仮想第３空間で互いに隣接するシンボルに割り当てられるビット列が第３空間で互いに隣接するシンボルに割り当てられるという条件が最大限に満たされるように、仮想第３空間に含まれるシンボルに割り当てられたビット列が第３空間に含まれるシンボルに割り当てられる。 As shown in FIGS. 6 to 8, in any of 128QAM, 512QAM, and 2048QAM, a bit string assigned to a symbol included in the virtual third space by a gray code is assigned to a symbol included in the third space. As described with reference to FIG. 5, the virtual third space is such that the condition that the bit sequences assigned to the adjacent symbols in the virtual third space are assigned to the adjacent symbols in the third space is maximally satisfied. The bit sequence assigned to the symbols included in is assigned to the symbols included in the third space.
（作用及び効果）
第１実施形態では、ＩＱ平面において理想的なシンボル座標が占める空間は、第１空間、第２空間及び第３空間によって構成される。言い換えると、ＩＱ平面において理想的なシンボル座標が占める空間は、十字形状を有しており、Ｉ軸方向で最大の振幅を有するシンボル及びＱ軸方向で最大の振幅を有するシンボルが同一の振幅を有する略円形状を有する。これによって、受信特性の改善を見込むことができる。
(Function and effect)
In the first embodiment, the space occupied by ideal symbol coordinates on the IQ plane is constituted by a first space, a second space, and a third space. In other words, the space occupied by the ideal symbol coordinates in the IQ plane has a cross shape, and the symbol having the maximum amplitude in the I-axis direction and the symbol having the maximum amplitude in the Q-axis direction have the same amplitude. It has a substantially circular shape. As a result, the reception characteristics can be improved.
また、第１実施形態では、第１空間と第３空間との境界を挟んで第２軸方向において隣接するシンボルを除いて、互いに隣接するシンボルにマッピングされるビット列の違いが１ビットであり、第１空間と第３空間との境界を挟んで第２軸方向において隣接するシンボルにマッピングされるビット列の違いが２ビットである。受信装置２０でシンボルの位置を隣接シンボルに誤って推定した場合であっても、最大で２ビットの誤りによってビット列の誤り訂正を行うことができ、受信特性の改善を見込むことができる。 In the first embodiment, the difference between the bit strings mapped to the symbols adjacent to each other excluding the symbols adjacent in the second axis direction across the boundary between the first space and the third space is 1 bit. The difference between the bit strings mapped to symbols adjacent in the second axis direction across the boundary between the first space and the third space is 2 bits. Even when the receiving apparatus 20 erroneously estimates the position of the symbol as an adjacent symbol, it is possible to correct the error of the bit string with an error of 2 bits at the maximum, and to improve the reception characteristics.
このように、ＱＡＭのキャリア変調方式において、奇数ビットを表すシンボルをＩＱ平面にマッピングする場合であっても、受信特性を改善することができる。 As described above, in the QAM carrier modulation scheme, even when symbols representing odd bits are mapped onto the IQ plane, reception characteristics can be improved.
実施形態では、各象限において、Ｑ軸方向の第２領域のサイズ（ＸＱ）は、Ｑ軸方向の第１領域のサイズ（ＸＱ）と同じであり、Ｉ軸方向の第２領域のサイズ（ＹＩ）は、Ｉ軸方向の第１領域のサイズ（ＸＩ）の１／２である。各象限において、Ｉ軸方向の第３領域のサイズ（ＸＩ）は、Ｉ軸方向の第１領域のサイズ（ＸＩ）と同じであり、Ｑ軸方向の第３領域のサイズ（ＹＱ）は、Ｉ軸方向の第１領域のサイズ（ＸＱ）の１／２である。これによって、ＩＱ平面において理想的なシンボル座標が占める空間が適切な十字形状となることに留意すべきである。 In the embodiment, in each quadrant, the size (X Q ) of the second region in the Q-axis direction is the same as the size (X Q ) of the first region in the Q-axis direction, and the size of the second region in the I-axis direction. (Y I ) is ½ of the size (X I ) of the first region in the I-axis direction. In each quadrant, the third area size of the I-axis direction (X I) is the same as the first area size of the I-axis direction (X I), third area size of the Q-axis direction (Y Q) Is ½ of the size (X Q ) of the first region in the I-axis direction. It should be noted that this makes the space occupied by the ideal symbol coordinates in the IQ plane an appropriate cross shape.
［その他の実施形態］
本発明は上述した実施形態によって説明したが、この開示の一部をなす論述及び図面は、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
[Other Embodiments]
Although the present invention has been described with reference to the above-described embodiments, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
実施形態では特に明示していないが、上述した実施形態は、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）技術が用いられるシステムだけではなくて、ＭＩＳＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｓｉｎｇｌｅ Ｏｕｔｐｕｔ）技術又はＳＩＳＯ（Ｓｉｎｇｌｅ Ｉｎｐｕｔ Ｓｉｎｇｌｅ Ｏｕｔｐｕｔ）技術が用いられるシステムに適用されてもよい。 Although not specifically indicated in the embodiment, the above-described embodiment is not limited to a system in which a MIMO (Multiple Input Multiple Output) technique is used, but also in a MISO (Multiple Input Single Output) technique or a SISO (Single Input Single Output) technique. It may be applied to a system where is used.
実施形態では、第３領域がＱ軸方向において第１領域に隣接するケースについて例示した。すなわち、第１方向がＩ軸方向であり、第２方向がＱ軸方向であるケースについて例示した。しかしながら、実施形態はこれに限定されるものではない。詳細には、第３領域は、Ｉ軸方向において第１領域に隣接していていもよい。すなわち、第１方向がＱ軸方向であり、第２方向がＩ軸方向であってもよい。このようなケースでは、実施形態において、Ｉ軸をＱ軸と読み替え、Ｑ軸をＩ軸と読み替えればよい。 In the embodiment, the case where the third region is adjacent to the first region in the Q-axis direction is illustrated. That is, the case where the first direction is the I-axis direction and the second direction is the Q-axis direction is illustrated. However, the embodiment is not limited to this. Specifically, the third region may be adjacent to the first region in the I-axis direction. That is, the first direction may be the Q-axis direction and the second direction may be the I-axis direction. In such a case, in the embodiment, the I axis may be read as the Q axis, and the Q axis may be read as the I axis.
実施形態では特に触れていないが、送信装置１０及び受信装置２０が行う各処理をコンピュータに実行させるプログラムが提供されてもよい。また、プログラムは、コンピュータ読取り可能媒体に記録されていてもよい。コンピュータ読取り可能媒体を用いれば、コンピュータにプログラムをインストールすることが可能である。ここで、プログラムが記録されたコンピュータ読取り可能媒体は、非一過性の記録媒体であってもよい。非一過性の記録媒体は、特に限定されるものではないが、例えば、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ等の記録媒体であってもよい。 Although not particularly mentioned in the embodiment, a program for causing a computer to execute each process performed by the transmission device 10 and the reception device 20 may be provided. The program may be recorded on a computer readable medium. If a computer-readable medium is used, a program can be installed in the computer. Here, the computer-readable medium on which the program is recorded may be a non-transitory recording medium. The non-transitory recording medium is not particularly limited, but may be a recording medium such as a CD-ROM or a DVD-ROM.
或いは、送信装置１０及び受信装置２０が行う各処理を実行するためのプログラムを記憶するメモリ及びメモリに記憶されたプログラムを実行するプロセッサによって構成されるチップが提供されてもよい。 Or the chip | tip comprised by the memory which memorize | stores the program for performing each process which the transmitter 10 and the receiver 20 perform, and the processor which executes the program memorize | stored in memory may be provided.
１０…送信装置、１１…インターフェース部、１２…誤り訂正符号化部、１３…インターリーブ部、１４…マッピング部、１５…直交変調部、２０…受信装置、２１…直交復調部、２２…デマッピング部、２３…デインターリーブ部、２４…誤り訂正部、２５…インターフェース部 DESCRIPTION OF SYMBOLS 10 ... Transmission apparatus, 11 ... Interface part, 12 ... Error correction encoding part, 13 ... Interleaving part, 14 ... Mapping part, 15 ... Orthogonal modulation part, 20 ... Reception apparatus, 21 ... Orthogonal demodulation part, 22 ... Demapping part , 23 ... Deinterleave unit, 24 ... Error correction unit, 25 ... Interface unit
Claims (6)
ＩＱ平面において定義される理想的なシンボル座標を用いて、前記誤り訂正符号化処理が適用されたビット列に含まれる奇数ビットを表すシンボルをＱＡＭで前記ＩＱ平面にマッピングするマッピング部とを備え、
前記理想的なシンボル座標は、前記ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されており、
前記ＩＱ平面において前記理想的なシンボル座標が占める空間は、前記ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される第１空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか一方である第１軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第２空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか他方である第２軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第３空間とによって構成されており、
前記第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記第１空間と前記第２空間との境界を挟んで前記第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記第１空間と前記第３空間との境界を挟んで前記第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットであることを特徴とする送信装置。 An error correction encoding unit that applies error correction encoding processing to the input bit string at a predetermined encoding rate;
A mapping unit that maps symbols representing odd bits included in the bit sequence to which the error correction coding processing is applied to the IQ plane by QAM using ideal symbol coordinates defined in the IQ plane;
The ideal symbol coordinates are equally arranged in both the I-axis direction and the Q-axis direction on the IQ plane,
The space occupied by the ideal symbol coordinates in the IQ plane has the origin of the IQ plane as a center, and a first space constituted by a square space and the I-axis direction or the Q-axis direction. A pair of second spaces that are adjacent to the first space in the first axial direction and are configured by a rectangular space, and the other of the I-axis direction and the Q-axis direction. It is adjacent to the first space in the second axial direction, and is constituted by a pair of third spaces constituted by rectangular spaces,
The difference between bit strings mapped to symbols adjacent to each other in the first space is 1 bit,
The difference between bit strings mapped to symbols adjacent to each other in the pair of second spaces is 1 bit,
The difference between bit strings mapped to symbols adjacent to each other in the pair of third spaces is 1 bit,
The difference between bit strings mapped to symbols adjacent in the first axis direction across the boundary between the first space and the second space is 1 bit,
The transmission apparatus according to claim 1, wherein a difference between bit strings mapped to symbols adjacent in the second axis direction across a boundary between the first space and the third space is 2 bits.
前記１対の仮想第３空間で互いに隣接するシンボルに割り当てられるビット列が前記１対の第３空間で互いに隣接するシンボルに割り当てられるように、前記１対の仮想第３空間に含まれるシンボルに割り当てられるビット列が前記１対の第３空間に含まれるシンボルに割り当てられることを特徴とする請求項１に記載の送信装置。 In the virtual coordinate space configured by the first space, the second space, and a pair of virtual third spaces adjacent to the first space and the second space in the first axial direction, the virtual coordinate space The bit string is mapped to the symbols included in
Allocation to symbols included in the pair of virtual third spaces so that bit sequences allocated to symbols adjacent to each other in the pair of virtual third spaces are allocated to symbols adjacent to each other in the pair of third spaces The transmission apparatus according to claim 1, wherein a bit string to be assigned is assigned to a symbol included in the pair of third spaces.
前記理想的なシンボル座標は、前記ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されており、
前記ＩＱ平面において前記理想的なシンボル座標が占める空間は、前記ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される第１空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか一方である第１軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第２空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか他方である第２軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第３空間とによって構成されており、
前記第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記第１空間と前記第２空間との境界を挟んで前記第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記第１空間と前記第３空間との境界を挟んで前記第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットであることを特徴とする受信装置。 A demapping unit for demapping a symbol mapped to the IQ plane into an odd bit by QAM using ideal symbol coordinates defined in the IQ plane;
The ideal symbol coordinates are equally arranged in both the I-axis direction and the Q-axis direction on the IQ plane,
The space occupied by the ideal symbol coordinates in the IQ plane has the origin of the IQ plane as a center, and a first space constituted by a square space and the I-axis direction or the Q-axis direction. A pair of second spaces that are adjacent to the first space in the first axial direction and are configured by a rectangular space, and the other of the I-axis direction and the Q-axis direction. It is adjacent to the first space in the second axial direction, and is constituted by a pair of third spaces constituted by rectangular spaces,
The difference between bit strings mapped to symbols adjacent to each other in the first space is 1 bit,
The difference between bit strings mapped to symbols adjacent to each other in the pair of second spaces is 1 bit,
The difference between bit strings mapped to symbols adjacent to each other in the pair of third spaces is 1 bit,
The difference between bit strings mapped to symbols adjacent in the first axis direction across the boundary between the first space and the second space is 1 bit,
The receiving apparatus according to claim 1, wherein a difference between bit strings mapped to symbols adjacent in the second axis direction across the boundary between the first space and the third space is 2 bits.
前記１対の仮想第３空間で互いに隣接するシンボルに割り当てられるビット列が前記１対の第３空間で互いに隣接するシンボルに割り当てられるように、前記１対の仮想第３空間に含まれるシンボルに割り当てられるビット列が前記１対の第３空間に含まれるシンボルに割り当てられることを特徴とする請求項３に記載の受信装置。 In the virtual coordinate space configured by the first space, the second space, and a pair of virtual third spaces adjacent to the first space and the second space in the first axial direction, the virtual coordinate space The bit string is mapped to the symbols included in
Allocation to symbols included in the pair of virtual third spaces so that bit sequences allocated to symbols adjacent to each other in the pair of virtual third spaces are allocated to symbols adjacent to each other in the pair of third spaces The receiving apparatus according to claim 3, wherein a bit string to be assigned is assigned to a symbol included in the pair of third spaces.
ＩＱ平面において定義される理想的なシンボル座標を用いて、前記ＩＱ平面にマッピングされたシンボルをＱＡＭで奇数ビットにデマッピングするデマッピング部を備え、
前記理想的なシンボル座標は、前記ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されており、
前記ＩＱ平面において前記理想的なシンボル座標が占める空間は、前記ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される第１空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか一方である第１軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第２空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか他方である第２軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第３空間とによって構成されており、
前記第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記第１空間と前記第２空間との境界を挟んで前記第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記第１空間と前記第３空間との境界を挟んで前記第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットであることを特徴とするチップ。 A chip mounted on a receiving device,
A demapping unit for demapping a symbol mapped to the IQ plane into an odd bit by QAM using ideal symbol coordinates defined in the IQ plane;
The ideal symbol coordinates are equally arranged in both the I-axis direction and the Q-axis direction on the IQ plane,
The space occupied by the ideal symbol coordinates in the IQ plane has the origin of the IQ plane as a center, and a first space constituted by a square space and the I-axis direction or the Q-axis direction. A pair of second spaces that are adjacent to the first space in the first axial direction and are configured by a rectangular space, and the other of the I-axis direction and the Q-axis direction. It is adjacent to the first space in the second axial direction, and is constituted by a pair of third spaces constituted by rectangular spaces,
The difference between bit strings mapped to symbols adjacent to each other in the first space is 1 bit,
The difference between bit strings mapped to symbols adjacent to each other in the pair of second spaces is 1 bit,
The difference between bit strings mapped to symbols adjacent to each other in the pair of third spaces is 1 bit,
The difference between bit strings mapped to symbols adjacent in the first axis direction across the boundary between the first space and the second space is 1 bit,
The chip characterized in that the difference between bit strings mapped to symbols adjacent in the second axis direction across the boundary between the first space and the third space is 2 bits.
前記送信装置は、
入力ビット列に対して所定符号化率で誤り訂正符号化処理を適用する誤り訂正符号化部と、
ＩＱ平面において定義される理想的なシンボル座標を用いて、前記誤り訂正符号化処理が適用されたビット列に含まれる奇数ビットを表すシンボルをＱＡＭで前記ＩＱ平面にマッピングするマッピング部とを備え、
前記受信装置は、
前記理想的なシンボル座標を用いて、前記ＩＱ平面にマッピングされたシンボルをＱＡＭで奇数ビットにデマッピングするデマッピング部を備え、
前記理想的なシンボル座標は、前記ＩＱ平面においてＩ軸方向及びＱ軸方向の双方で均等に配置されており、
前記ＩＱ平面において前記理想的なシンボル座標が占める空間は、前記ＩＱ平面の原点を中心として有しており、正方形の空間によって構成される第１空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか一方である第１軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第２空間と、前記Ｉ軸方向又は前記Ｑ軸方向のいずれか他方である第２軸方向において前記第１空間に隣接しており、長方形の空間によって構成される１対の第３空間とによって構成されており、
前記第１空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記１対の第２空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記１対の第３空間で互いに隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記第１空間と前記第２空間との境界を挟んで前記第１軸方向において隣接するシンボルにマッピングされるビット列の違いは、１ビットであり、
前記第１空間と前記第３空間との境界を挟んで前記第２軸方向において隣接するシンボルにマッピングされるビット列の違いは、２ビットであることを特徴とするデジタル放送システム。 A digital broadcasting system comprising a transmitting device and a receiving device,
The transmitter is
An error correction encoding unit that applies error correction encoding processing to the input bit string at a predetermined encoding rate;
A mapping unit that maps symbols representing odd bits included in the bit sequence to which the error correction coding processing is applied to the IQ plane by QAM using ideal symbol coordinates defined in the IQ plane;
The receiving device is:
A demapping unit for demapping symbols mapped to the IQ plane into odd bits by QAM using the ideal symbol coordinates;
The ideal symbol coordinates are equally arranged in both the I-axis direction and the Q-axis direction on the IQ plane,
The space occupied by the ideal symbol coordinates in the IQ plane has the origin of the IQ plane as a center, and a first space constituted by a square space and the I-axis direction or the Q-axis direction. A pair of second spaces that are adjacent to the first space in the first axial direction and are configured by a rectangular space, and the other of the I-axis direction and the Q-axis direction. It is adjacent to the first space in the second axial direction, and is constituted by a pair of third spaces constituted by rectangular spaces,
The difference between bit strings mapped to symbols adjacent to each other in the first space is 1 bit,
The difference between bit strings mapped to symbols adjacent to each other in the pair of second spaces is 1 bit,
The difference between bit strings mapped to symbols adjacent to each other in the pair of third spaces is 1 bit,
The difference between bit strings mapped to symbols adjacent in the first axis direction across the boundary between the first space and the second space is 1 bit,
A digital broadcasting system, wherein a difference between bit strings mapped to symbols adjacent in the second axis direction across a boundary between the first space and the third space is 2 bits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014035856A JP6336777B2 (en) | 2014-02-26 | 2014-02-26 | Transmitting device, receiving device, chip, and digital broadcasting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014035856A JP6336777B2 (en) | 2014-02-26 | 2014-02-26 | Transmitting device, receiving device, chip, and digital broadcasting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015162752A true JP2015162752A (en) | 2015-09-07 |
| JP6336777B2 JP6336777B2 (en) | 2018-06-06 |
Family
ID=54185595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014035856A Expired - Fee Related JP6336777B2 (en) | 2014-02-26 | 2014-02-26 | Transmitting device, receiving device, chip, and digital broadcasting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6336777B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10116484B1 (en) | 2017-07-21 | 2018-10-30 | Qualcomm Incorporated | Techniques and apparatuses for odd-exponent quadrature amplitude modulation |
| US10425272B2 (en) | 2017-07-21 | 2019-09-24 | Qualcomm Incorporated | Techniques and apparatuses for odd-exponent quadrature amplitude modulation parity bit selection |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243433A (en) * | 1997-12-16 | 1999-09-07 | Toshiba Corp | Radio communication device and its quadature amplitude modulating demodulating circuit |
| WO2007046558A1 (en) * | 2005-10-21 | 2007-04-26 | Nec Corporation | Modulating/demodulating method, modulating apparatus and demodulating apparatus |
| EP2346223A1 (en) * | 2010-01-13 | 2011-07-20 | Universität Duisburg-Essen | Calculation of log-likelihood ratios in a demodulator |
| JP2012100057A (en) * | 2010-11-01 | 2012-05-24 | Fujitsu Ltd | Signal processor |
| US20130332792A1 (en) * | 2012-06-12 | 2013-12-12 | Broadcom Corporation | Symbol mapping for binary coding |
-
2014
- 2014-02-26 JP JP2014035856A patent/JP6336777B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243433A (en) * | 1997-12-16 | 1999-09-07 | Toshiba Corp | Radio communication device and its quadature amplitude modulating demodulating circuit |
| WO2007046558A1 (en) * | 2005-10-21 | 2007-04-26 | Nec Corporation | Modulating/demodulating method, modulating apparatus and demodulating apparatus |
| US20090168917A1 (en) * | 2005-10-21 | 2009-07-02 | Seiichi Noda | Modulation and demodulation method, modulation apparatus and demodulation apparatus |
| EP2346223A1 (en) * | 2010-01-13 | 2011-07-20 | Universität Duisburg-Essen | Calculation of log-likelihood ratios in a demodulator |
| JP2012100057A (en) * | 2010-11-01 | 2012-05-24 | Fujitsu Ltd | Signal processor |
| US20130332792A1 (en) * | 2012-06-12 | 2013-12-12 | Broadcom Corporation | Symbol mapping for binary coding |
Non-Patent Citations (1)
| Title |
|---|
| P. K. VITTHALADEVUNI, ET AL.: "Exact BER computation for cross QAM constellations", IEEE TRANSACTIONS ON WIRELESS COMMUNICATIONS, vol. Vol. 4／No. 6, JPN6017039593, November 2005 (2005-11-01), pages 3039 - 3050, XP055170801, DOI: doi:10.1109/TWC.2005.857997 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10116484B1 (en) | 2017-07-21 | 2018-10-30 | Qualcomm Incorporated | Techniques and apparatuses for odd-exponent quadrature amplitude modulation |
| US10425272B2 (en) | 2017-07-21 | 2019-09-24 | Qualcomm Incorporated | Techniques and apparatuses for odd-exponent quadrature amplitude modulation parity bit selection |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6336777B2 (en) | 2018-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230198662A1 (en) | Transmission device, transmission method, reception device, reception method, integrated circuit, and program | |
| KR102017706B1 (en) | A broadcast signal transmitting device, a broadcast signal receiving device, a broadcast signal transmitting method, and a broadcast signal receiving method | |
| US20210152300A1 (en) | Transmitting method, receiving method, transmitting apparatus, and receiving apparatus | |
| US10979268B2 (en) | Transmitting method, receiving method, transmitting apparatus, and receiving apparatus | |
| JP6482269B2 (en) | Transmitting device, receiving device, digital broadcasting system, and chip | |
| JP2015070279A (en) | Transmission device, reception device and chip | |
| US20240113927A1 (en) | Transmitting apparatus for transmitting an ofdm signal generated by performing ifft processing on a preamble and one or more subframes into which pilot signals are inserted | |
| JP6336777B2 (en) | Transmitting device, receiving device, chip, and digital broadcasting system | |
| US11973706B2 (en) | Transmitting method, receiving method, transmitting apparatus, and receiving apparatus | |
| US11949611B2 (en) | Transmitting method, receiving method, transmitting apparatus, and receiving apparatus | |
| CN106302299B (en) | Multi-user access method and device | |
| JP6240462B2 (en) | Transmission system | |
| JP6296847B2 (en) | Transmitting device, receiving device, chip, and digital broadcasting system | |
| JP6313949B2 (en) | Transmitting device, receiving device, and chip | |
| JP2022013869A (en) | Transmitter and receiver | |
| JP2015146556A (en) | Transmitter, receiver, digital broadcasting system, and chip | |
| JP6965104B2 (en) | Transmitter, receiver and chip | |
| JP2017225092A (en) | Transmitter, receiver, frame configuration method, chip, and program | |
| JP6366946B2 (en) | Transmitting device, receiving device, digital broadcasting system, and chip | |
| JP6271951B2 (en) | Transmitting device, receiving device, digital broadcasting system, and chip | |
| JP2019036960A (en) | Transmitter, receiver and chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6336777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |