JP2015144173A - Thin film transistor structure, thin film transistor manufacturing method and semiconductor device - Google Patents
Thin film transistor structure, thin film transistor manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP2015144173A JP2015144173A JP2014016632A JP2014016632A JP2015144173A JP 2015144173 A JP2015144173 A JP 2015144173A JP 2014016632 A JP2014016632 A JP 2014016632A JP 2014016632 A JP2014016632 A JP 2014016632A JP 2015144173 A JP2015144173 A JP 2015144173A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- substrate
- semiconductor layer
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000012212 insulator Substances 0.000 claims abstract description 39
- 229910052761 rare earth metal Inorganic materials 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 25
- 239000007789 gas Substances 0.000 claims description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 9
- 229910052735 hafnium Inorganic materials 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 125000002524 organometallic group Chemical group 0.000 claims description 9
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 8
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 7
- 229910052746 lanthanum Inorganic materials 0.000 claims description 7
- 229910052727 yttrium Inorganic materials 0.000 claims description 7
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 5
- 239000002994 raw material Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052684 Cerium Inorganic materials 0.000 claims description 4
- 229910052691 Erbium Inorganic materials 0.000 claims description 4
- 229910052693 Europium Inorganic materials 0.000 claims description 4
- 229910052779 Neodymium Inorganic materials 0.000 claims description 4
- 229910052772 Samarium Inorganic materials 0.000 claims description 4
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 229910052706 scandium Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- PBWLVJUKWYROGK-UHFFFAOYSA-N C(C)C1(C=CC=C1)[La](C1(C=CC=C1)CC)C1(C=CC=C1)CC Chemical compound C(C)C1(C=CC=C1)[La](C1(C=CC=C1)CC)C1(C=CC=C1)CC PBWLVJUKWYROGK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 239000012535 impurity Substances 0.000 abstract description 12
- 230000003405 preventing effect Effects 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 76
- 239000010408 film Substances 0.000 description 67
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- 229910018557 Si O Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910004143 HfON Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001748 polybutylene Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 229910052910 alkali metal silicate Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052914 metal silicate Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical group [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- KKEYFWRCBNTPAC-UHFFFAOYSA-L terephthalate(2-) Chemical compound [O-]C(=O)C1=CC=C(C([O-])=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-L 0.000 description 1
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本願発明は、薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置に関するものである。 The present invention relates to a thin film transistor structure, a thin film transistor manufacturing method, and a semiconductor device.
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ（ＥＬ））ディスプレイのスイッチング素子として数多く利用されている。 Thin film transistors (TFTs) are widely used as switching elements for liquid crystal displays employing an active matrix driving method and organic electroluminescence (EL) displays.
ＴＦＴとしては、半導体層（チャネル層）にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にＩｎ（インジウム）−Ｚｎ（亜鉛）−Ｏ系の金属酸化物やＩｎ−Ｇａ（ガリウム）−Ｚｎ−Ｏ系の金属酸化物を用いたＴＦＴが検討されている。 As the TFT, a semiconductor layer (channel layer) using amorphous silicon or polysilicon is known. In recent years, TFTs using In (indium) -Zn (zinc) -O-based metal oxides or In-Ga (gallium) -Zn-O-based metal oxides for semiconductor layers in order to improve various characteristics. Is being considered.
このような薄膜トランジスタはｎ型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。また、金属酸化物を形成材料とする半導体層には、原理上ｐ型伝導を示さないためにｏｆｆ電流が極めて小さくなることから、薄膜トランジスタを用いると消費電力を低減できるという利点を有する。 Such a thin film transistor has n-type conductivity and exhibits higher channel mobility than amorphous silicon or polysilicon, and thus can be suitably used as a switching element for a high-definition display or a large-screen display. In addition, since a semiconductor layer made of a metal oxide does not exhibit p-type conduction in principle and has a very small off current, the use of a thin film transistor has an advantage that power consumption can be reduced.
薄膜トランジスタをフラットパネルディスプレイのスイッチング素子として用いる場合には、例えばガラスのような透明基板を用いることが必要となる。しかしながら、透明基板上に形成したボトムゲート型のＴＦＴの場合、ガラス基板／ゲート絶縁膜／金属酸化物半導体層の積層部分において、ゲート絶縁膜として例えばＳｉＯ２を用いた場合には、ガラスの構成元素、例えばカルシウム（Ｃａ）、ホウ素（Ｂ）、リン（Ｐ）等がゲート絶縁膜を通り抜け、半導体層にまで拡散してしまい、薄膜トランジスタの電流・電圧特性を劣化させてしまう欠点があった。絶縁膜としてはＳｉＯ２よりもＳｉＮｘの方が不純物の拡散防止性が高いことが知られているが、ＳｉＮｘにはキャリアのトラッピングのような問題がある。 When using a thin film transistor as a switching element of a flat panel display, it is necessary to use a transparent substrate such as glass. However, in the case of a bottom gate type TFT formed on a transparent substrate, when SiO 2 is used as the gate insulating film in the laminated portion of the glass substrate / gate insulating film / metal oxide semiconductor layer, the glass configuration Elements, such as calcium (Ca), boron (B), phosphorus (P), etc., pass through the gate insulating film and diffuse to the semiconductor layer, thereby deteriorating the current / voltage characteristics of the thin film transistor. As the insulating film, but towards the SiNx than SiO 2 is known to be highly preventing the diffusion of impurities, the SiNx have problems such as the trapping of carriers.
また拡散防止性を高めるには、ゲート絶縁膜を厚くすることも有効であるが、厚くすれば半導体層にかかる電界も小さくなってしまうため、ゲート絶縁膜の誘電率は高い方が望ましく、特に誘電率の高い材料の膜はＨｉｇｈ−ｋ膜として近年盛んに応用されている。 In order to enhance the diffusion prevention property, it is effective to increase the thickness of the gate insulating film. However, if the thickness is increased, the electric field applied to the semiconductor layer is also reduced. Therefore, it is desirable that the gate insulating film has a higher dielectric constant. In recent years, a film of a material having a high dielectric constant has been actively applied as a high-k film.
そのため、不純物の拡散防止性が高く、その結果薄膜トランジスタの特性劣化が抑制され、かつ誘電率が高いゲート絶縁膜が求められていた。ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ以外、特に金属酸化膜によるゲート絶縁層の従来例としては以下のようなものが開示されていれる。 Therefore, there has been a demand for a gate insulating film that has a high impurity diffusion preventing property, and as a result, suppresses deterioration of characteristics of the thin film transistor and has a high dielectric constant. In addition to SiO 2 , SiNx, and SiON, the following is disclosed as a conventional example of a gate insulating layer made of a metal oxide film.
特許文献１には、ＩＩ族酸化物半導体層を成長させた後、その上に窒素をドープして酸素リッチな条件により抵抗率を１０５Ωｃｍ以上に高抵抗化したＩＩ族酸化物絶縁層を、半導体層と単一の装置で成長することが開示されている。 Patent Document 1 discloses a group II oxide insulating layer in which a group II oxide semiconductor layer is grown and then doped with nitrogen to increase the resistivity to 10 5 Ωcm or higher under oxygen-rich conditions. It is disclosed to grow with a semiconductor layer and a single device.
特許文献２には、積層型の半導体装置において、Ｈｆ、Ｚｒ、Ａｌ、Ｔｉ、およびＴａの少なくとも１つの酸化膜、金属シリケート膜、またはこれらのいずれかに、窒素および炭素の少なくとも１つを添加したゲート絶縁膜を、層の側面に作製した薄膜トランジスタに用いた例が開示されている。 In Patent Document 2, in a stacked semiconductor device, at least one of nitrogen and carbon is added to at least one oxide film of Hf, Zr, Al, Ti, and Ta, a metal silicate film, or any one of them. An example in which the gate insulating film is used for a thin film transistor formed on a side surface of the layer is disclosed.
特許文献３には、半導体基板を用いた相補型の電界効果型トランジスタにおいて、ゲート絶縁膜としてＨｉｇｈ−ｋ膜を適用すると閾値電圧が高くなるという問題を解決するため、第１ゲート絶縁膜としてＨｆＡｌＴｉＯＮ膜を、第２ゲート絶縁膜としてＨｆＬａＯＮ膜を用いることが記載されている。 In Patent Document 3, in a complementary field effect transistor using a semiconductor substrate, in order to solve the problem that a threshold voltage increases when a high-k film is applied as a gate insulating film, HfAlTiON is used as a first gate insulating film. It is described that an HfLaON film is used as the second gate insulating film.
さらに、非特許文献１にはＨｆＯＮ膜を室温で作製し、有機トランジスタのゲート絶縁膜へ応用した結果が報告されている。 Further, Non-Patent Document 1 reports a result of producing an HfON film at room temperature and applying it to a gate insulating film of an organic transistor.
しかしながら、これらの文献は、上記ガラス基板上に薄膜トランジスタを作製する際の問題点に関連した、基板からの半導体層への不純物の拡散防止に関して何ら言及したものではない。 However, these documents do not mention anything about prevention of diffusion of impurities from the substrate to the semiconductor layer, which is related to a problem in manufacturing a thin film transistor on the glass substrate.
本願発明はこのような事情に鑑みてなされたものであって、基板からの半導体層への不純物の拡散防止性に優れ、それによる特性劣化が抑制された薄膜トランジスタを提供することを目的とする。また、この薄膜トランジスタの製造方法を提供することをあわせて目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a thin film transistor that is excellent in preventing diffusion of impurities from a substrate to a semiconductor layer and in which deterioration of characteristics is suppressed. Another object is to provide a method for manufacturing the thin film transistor.
上記の課題を解決するため、本願発明の一態様に係る薄膜トランジスタは、ソース電極およびドレイン電極と、ソース電極およびドレイン電極に接して設けられた半導体層と、ソース電極およびドレイン電極の間のチャネルに対応させて設けられたゲート電極と、ゲート電極と半導体層との間に設けられた絶縁体層とを備え、絶縁体層の形成材料が、Ｈｆおよび希土類元素を含む金属酸窒化物である。 In order to solve the above problems, a thin film transistor according to one embodiment of the present invention includes a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and a channel between the source electrode and the drain electrode. A gate electrode provided correspondingly and an insulator layer provided between the gate electrode and the semiconductor layer are provided, and a material for forming the insulator layer is a metal oxynitride containing Hf and a rare earth element.
本願発明の一態様に係る薄膜トランジスタにおいては、基板と、基板上のゲート電極とゲート電極上の絶縁体層と、絶縁体上の半導体層と、半導体層上に設けられたソース電極およびドレイン電極と、を備え、ソース電極およびドレイン電極の間の半導体層がチャネルを形成し、ゲート電極はチャネルに対応させて設けられ、絶縁体層の形成材料が、Ｈｆおよび希土類元素を含む金属酸窒化物である。 In a thin film transistor according to one embodiment of the present invention, a substrate, a gate electrode over the substrate, an insulator layer over the gate electrode, a semiconductor layer over the insulator, a source electrode and a drain electrode provided over the semiconductor layer, The semiconductor layer between the source electrode and the drain electrode forms a channel, the gate electrode is provided corresponding to the channel, and the insulating layer is formed of a metal oxynitride containing Hf and a rare earth element is there.
本願発明の一態様に係る薄膜トランジスタにおいては、上記希土類元素がランタン（Ｌａ）、イットリウム（Ｙ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロジウム（Ｄｙ）、エルビウム（Ｅｒ）、およびイッテルビウム（Ｙｂ）から選択された少なくとも１つの元素であるとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the rare earth element includes lanthanum (La), yttrium (Y), cerium (Ce), praseodymium (Pr), samarium (Sm), europium (Eu), gadolinium (Gd), It may be at least one element selected from dysprodium (Dy), erbium (Er), and ytterbium (Yb).
本願発明の一態様に係る薄膜トランジスタにおいては、絶縁体層の比誘電率が１２以上であるとしてもよい。 In the thin film transistor according to an embodiment of the present invention, the dielectric layer may have a relative dielectric constant of 12 or more.
本願発明の一態様に係る薄膜トランジスタにおいては、絶縁体層と半導体層との間に窒素を含まない第２の絶縁体層を設けるとしてもよい。 In the thin film transistor according to one embodiment of the present invention, a second insulator layer that does not contain nitrogen may be provided between the insulator layer and the semiconductor layer.
本願発明の一態様に係る薄膜トランジスタにおいては、第２の絶縁体層の厚さが２〜５０ｎｍであるとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the thickness of the second insulator layer may be 2 to 50 nm.
本願発明の一態様に係る薄膜トランジスタにおいては、基板が透明基板であるとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the substrate may be a transparent substrate.
本願発明の一態様に係る薄膜トランジスタにおいては、透明基板がガラスであるとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the transparent substrate may be glass.
本願発明の一態様に係る薄膜トランジスタにおいては、 半導体層がＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ｚｒ、Ｓｉ、Ｔｉ、Ｗ、Ｔａ、Ｈｆ、Ｓｃ、Ｙ、Ｌａ、Ｐｒ、Ｎｄ、Ｇｄ、それ以外の希土類元素、Ａｌ、Ｂ、Ｃからなる群から選択された少なくとも１つの元素を含む酸化物半導体であるとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the semiconductor layer includes In, Ga, Zn, Sn, Zr, Si, Ti, W, Ta, Hf, Sc, Y, La, Pr, Nd, Gd, and other rare earth elements. The oxide semiconductor may include at least one element selected from the group consisting of elements, Al, B, and C.
本願発明の一態様に係る薄膜トランジスタにおいては、Ｈｆおよび希土類元素を含む金属酸窒化物からなる絶縁体層を作製する工程を有し、作製する工程は、ＭＯＣＶＤ法、プラズマＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法の少なくとも１つの方法を用い、Ｈｆを含む有機金属ガスおよび希土類元素の１つを含む有機金属ガスを原料ガスに用い、ＮＨ３、Ｈ２およびＮ２の少なくとも１つをプロセスガスに用いる、薄膜トランジスタの製造方法である。 The thin film transistor according to one embodiment of the present invention includes a step of manufacturing an insulator layer made of a metal oxynitride containing Hf and a rare earth element. The manufacturing step includes a MOCVD method, a plasma CVD method, and an ALD (Atomic Layer). (Deposition) method, using an organometallic gas containing Hf and an organometallic gas containing one of rare earth elements as a source gas, and using at least one of NH 3 , H 2 and N 2 as a process gas This is a method for manufacturing a thin film transistor.
本願発明の一態様に係る薄膜トランジスタにおいては、希土類元素がＬａであるとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the rare earth element may be La.
本願発明の一態様に係る薄膜トランジスタにおいては、Ｈｆを含む有機金属ガスがテトラキシジメチルアミドハフニウム（Ｈｆ(ＮＭｅ２)４）であり、Ｌａを含む有機金属ガスがトリス（エチルシクロペンタジエニル）ランタン（Ｌａ(ＥｔＣｐ)３）であるとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the organometallic gas containing Hf is tetraxydimethylamido hafnium (Hf (NMe 2 ) 4 ), and the organometallic gas containing La is tris (ethylcyclopentadienyl) lanthanum. (La (EtCp) 3 ).
本願発明の一態様に係る薄膜トランジスタにおいては、絶縁体層を形成する工程を、５００℃以下で行うとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the step of forming the insulator layer may be performed at 500 ° C. or lower.
本願発明の一態様に係る半導体装置は、基板と、基板に設けられた上記の薄膜トランジスタを有する。 A semiconductor device according to one embodiment of the present invention includes a substrate and the above thin film transistor provided on the substrate.
本願発明の態様によれば、Ｈｆおよび希土類元素、特にＬａを含む金属酸窒化物をゲート絶縁膜に用いることにより、特性変化が抑制された薄膜トランジスタを提供することができる。また、Ｈｆおよび希土類元素、特にＬａを含む金属酸窒化物をゲート絶縁膜に用いることにより、特性変化が抑制された薄膜トランジスタの製造方法を提供することができる。 According to the aspect of the present invention, it is possible to provide a thin film transistor in which a change in characteristics is suppressed by using a metal oxynitride containing Hf and a rare earth element, particularly La, as a gate insulating film. Further, by using a metal oxynitride containing Hf and a rare earth element, particularly La, for the gate insulating film, a method for manufacturing a thin film transistor in which a change in characteristics is suppressed can be provided.
以下、図１を参照しながら、本願発明の実施形態に係る薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは、実際の製品とは適宜異ならせて示している。図１に示すように、本実施形態の半導体装置１００は、基板２０と、基板２０上に形成された本実施形態の薄膜トランジスタ１０とを備えている。半導体装置１００は、その他に薄膜トランジスタ１０と電気的に接続する不図示の配線や素子を有していてもよい。 Hereinafter, a thin film transistor, a method of manufacturing a thin film transistor, and a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. In all of the following drawings, the dimensions and ratios of the constituent elements are shown as appropriately different from those of actual products in order to make the drawings easy to see. As shown in FIG. 1, the semiconductor device 100 of this embodiment includes a substrate 20 and the thin film transistor 10 of this embodiment formed on the substrate 20. In addition, the semiconductor device 100 may have a wiring or an element (not shown) that is electrically connected to the thin film transistor 10.
（薄膜トランジスタの構造） (Thin film transistor structure)
基板２０としては、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板；シリコン基板；表面が絶縁処理された金属基板；アクリル樹脂、ポリカーボネート樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などのポリエステル樹脂などを形成材料とする樹脂基板；紙性の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。
基板２０の厚さは、設計に応じて適宜設定することができる。
As the substrate 20, a substrate formed of a known forming material can be used, and any of those having light transmission properties and those having no light transmission properties can be used. For example, an inorganic substrate made of alkali silicate glass, quartz glass, silicon nitride, or the like; a silicon substrate; a metal substrate whose surface is insulated; acrylic resin, polycarbonate resin, PET (polyethylene terephthalate), or PBT (polybutylene) Various substrates such as a resin substrate made of a polyester resin such as terephthalate) or a paper substrate can be used. Further, the substrate may be a composite material formed by combining a plurality of these materials.
The thickness of the substrate 20 can be appropriately set according to the design.
図１の薄膜トランジスタ１０は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ１０は、基板２０上に設けられたゲート電極３０と、ゲート電極３０を覆って設けられた絶縁体層４０、あるいは第１の絶縁体層４１と第２の絶縁体層４２の積層と、絶縁体層の上面に設けられた半導体層５０と、半導体層５０の上面において半導体層５０に接して設けられたソース電極６０およびドレイン電極７０、および層間絶縁膜８０を有している。ゲート電極３０は、半導体層５のチャネル領域に対応させて（チャネル領域と平面的に重なる位置に）設けられている。 The thin film transistor 10 in FIG. 1 is a so-called bottom gate type transistor. The thin film transistor 10 includes a gate electrode 30 provided on the substrate 20, an insulator layer 40 provided to cover the gate electrode 30, or a stack of a first insulator layer 41 and a second insulator layer 42, The semiconductor layer 50 provided on the upper surface of the insulator layer, the source electrode 60 and the drain electrode 70 provided on the upper surface of the semiconductor layer 50 in contact with the semiconductor layer 50, and the interlayer insulating film 80 are provided. The gate electrode 30 is provided corresponding to the channel region of the semiconductor layer 5 (at a position overlapping the channel region in a plan view).
ゲート電極３０、ソース電極６０、ドレイン電極７０としては、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）などの金属材料やこれらの合金；インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）、酸化亜鉛（ＺｎＯ）などの導電性酸化物を挙げることができる。また、これらの電極は、２層以上の積層構造を有してもよく、この積層構造は、例えば表面を金属材料でめっきすることにより形成されてもよい。 As the gate electrode 30, the source electrode 60, and the drain electrode 70, those formed of a generally known material can be used. Examples of the material for forming these electrodes include aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), molybdenum (Mo), tantalum (Ta), and tungsten (W). Examples thereof include metal materials such as these and alloys thereof; conductive oxides such as indium tin oxide (ITO) and zinc oxide (ZnO). Moreover, these electrodes may have a laminated structure of two or more layers, and this laminated structure may be formed, for example, by plating the surface with a metal material.
ゲート電極３０、ソース電極６０、ドレイン電極７０は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極６０とドレイン電極７０とは同じ形成材料であることが好ましい。 The gate electrode 30, the source electrode 60, and the drain electrode 70 may be formed of the same forming material, or may be formed of different forming materials. Since manufacture becomes easy, it is preferable that the source electrode 60 and the drain electrode 70 are the same formation material.
絶縁体層４０は、実施例で詳細に述べるように、ＭＯＣＶＤ法、プラズマＣＶＤ法、あるいはＡＬＤ法により作製される。ここでハフニウム（Ｈｆ）に加えて希土類元素をも含ませることによって比誘電率を高めることができ（典型的には１２以上）、その結果、膜厚を薄くする必要がないため、ゲートリーク電流を減らすことができる。 The insulator layer 40 is produced by MOCVD, plasma CVD, or ALD, as will be described in detail in the examples. Here, by adding a rare earth element in addition to hafnium (Hf), the relative dielectric constant can be increased (typically 12 or more). Can be reduced.
半導体層５０は、金属酸化物から構成されていても良く、好ましくは酸素欠損が導入されることで電子キャリアを生成できる第１酸化物と、酸素との結合解離エネルギーが第１酸化物の酸素の解離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きい第２酸化物とを含む。第１酸化物は、好ましくは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および錫（Ｓｎ）からなる群から選択された少なくとも１つを含む金属酸化物であり、第２酸化物は、好ましくはジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ガドリ二ウム（Ｇｄ）、それ以外の希土類元素、アルミニウム（Ａｌ）、ボロン（Ｂ）および炭素（Ｃ）からなる群から選択された少なくとも１つを含む酸化物である。 The semiconductor layer 50 may be made of a metal oxide. Preferably, the bond dissociation energy between the first oxide capable of generating electron carriers by introducing oxygen vacancies and oxygen is oxygen of the first oxide. And a second oxide greater than the dissociation energy of 200 kJ / mol. The first oxide is preferably a metal oxide including at least one selected from the group consisting of indium (In), gallium (Ga), zinc (Zn), and tin (Sn). The product is preferably zirconium (Zr), silicon (Si), titanium (Ti), tungsten (W), tantalum (Ta), hafnium (Hf), scandium (Sc), yttrium (Y), lanthanum (La), Oxidation including at least one selected from the group consisting of praseodymium (Pr), neodymium (Nd), gadolinium (Gd), other rare earth elements, aluminum (Al), boron (B), and carbon (C) It is a thing.
好ましくは、第１酸化物の元素がＩｎである場合、第２酸化物の元素は、Ｚｒ、Ｐｒ、Ｓｉ、Ｔｉ、Ｗ、Ｔａ、Ｌａ、Ｈｆ、Ｂ、Ｃからなる群から選択された少なくとも１つであり、第１酸化物の元素がＳｎである場合、第２酸化物の元素は、Ｓｃ、Ｔｉ、Ｗ、Ｎｄ、Ｇｄからなる群から選択された少なくとも１つの元素である。 Preferably, when the element of the first oxide is In, the element of the second oxide is at least selected from the group consisting of Zr, Pr, Si, Ti, W, Ta, La, Hf, B, and C. In the case where the element of the first oxide is Sn and the element of the first oxide is Sn, the element of the second oxide is at least one element selected from the group consisting of Sc, Ti, W, Nd, and Gd.
それぞれの添加量は目的に応じて適宜、定めることができる。なお、当然のことであるが、本願発明の作用効果に甚だしい悪影響が出ない限り、半導体層には上記以外の成分や不可避の不純物が含まれていてもよい。また半導体層としては上記金属酸化物に制限されることはなく、例えばＳｉ、ＳｉＧｅ等のＩＶ族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮ等のＩＩＩ−Ｖ族半導体の薄膜であってもよい。 Each addition amount can be appropriately determined according to the purpose. As a matter of course, the semiconductor layer may contain components other than those described above and unavoidable impurities as long as the effects of the present invention are not significantly adversely affected. The semiconductor layer is not limited to the above metal oxide, and may be a thin film of a group IV semiconductor such as Si or SiGe, or a group III-V semiconductor such as GaAs, InP, or GaN.
（薄膜トランジスタの製造方法）
次に、本実施形態の薄膜トランジスタ１０の製造方法について説明する。本実施形態の薄膜トランジスタのゲート絶縁体層および半導体層は、物理蒸着法（または物理気相成長法）、あるいは化学蒸着法（ＣＶＤ）を用いることにより形成することも可能である。
(Thin Film Transistor Manufacturing Method)
Next, a method for manufacturing the thin film transistor 10 of this embodiment will be described. The gate insulator layer and the semiconductor layer of the thin film transistor of this embodiment can also be formed by using physical vapor deposition (or physical vapor deposition) or chemical vapor deposition (CVD).
ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法（ＭＢＥ）、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ＥＣＲ（電子サイクロトロン共鳴）・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタ法においてプラズマを用いた場合は、反応性スパッタ法、ＤＣ（直流）スパッタ法、高周波（ＲＦ）スパッタ法等の成膜法を用いることができる。 Here, examples of physical vapor deposition include vapor deposition and sputtering. Examples of the vapor deposition method include vacuum vapor deposition, molecular beam vapor deposition (MBE), ion plating, and ion beam vapor deposition. Examples of the sputtering method include conventional sputtering, magnetron sputtering, ion beam sputtering, ECR (electron cyclotron resonance) sputtering, and reactive sputtering. When plasma is used in the sputtering method, a film forming method such as a reactive sputtering method, a DC (direct current) sputtering method, or a radio frequency (RF) sputtering method can be used.
化学蒸着法（ＣＶＤ）としては、ＭＯＣＶＤ法、プラズマＣＶＤ法等の成膜法を用いることができる。 As the chemical vapor deposition (CVD), a film formation method such as an MOCVD method or a plasma CVD method can be used.
さらには、下記の製造方法を用いて薄膜トランジスタを製造することが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。 Furthermore, it is preferable to manufacture a thin film transistor using the following manufacturing method. When the following manufacturing method is used, a higher quality thin film transistor can be manufactured.
なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明するが、本願発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。 Note that although a so-called bottom-gate thin film transistor is described in this embodiment, the present invention can also be applied to a so-called top-gate thin film transistor.
トップゲート型の薄膜トランジスタ場合、基板と半導体層との間に本願のＨｆおよび希土類元素を含む金属酸窒化物からなる絶縁体層を設けて、同様に基板からの不純物拡散を防止することができる。またこの場合、半導体層上のゲート絶縁層として同じ絶縁体を用いてもよい。 In the case of a top-gate thin film transistor, an insulator layer made of a metal oxynitride containing Hf and a rare earth element of the present application can be provided between the substrate and the semiconductor layer, and similarly, impurity diffusion from the substrate can be prevented. In this case, the same insulator may be used as the gate insulating layer over the semiconductor layer.
以上、添付図面を参照しながら本願発明に係る好適な実施の形態例について説明したが、本願発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本願発明の要件から逸脱しない範囲において設計要求等に基づき種々変更可能である。 The preferred embodiments according to the present invention have been described above with reference to the accompanying drawings, but it goes without saying that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the requirements of the present invention.
以下に本実施形態を実施例により説明するが、本実施形態はこれらの実施例に限定されるものではない。 The present embodiment will be described below by way of examples, but the present embodiment is not limited to these examples.
（実施例１）
図１を参照すると、実施例の薄膜トランジスタ１０は以下のように製造した。ガラス基板２０上にＭｏＷ膜をスパッタリングにより堆積し、通常のマスクを用いたフォトリソグラフィーによりゲート電極３０のパターンを形成した。その上に、下記に詳細に説明するＭＯＣＶＤ法、およびプラズマＣＶＤ法によって、Ｎ濃度が２０%の膜厚１００ｎｍのＨｆ０．５Ｌａ０．５ＯＮ膜からなる第１の絶縁体層４１を形成し、引き続き膜厚が２〜５０ｎｍのＳｉＯ２膜からなる第２の絶縁体層４２を堆積した。第１の絶縁体層４１は基板からの不純物の拡散防止層として機能する。第２の絶縁体層４２は半導体層の膜厚は２ｎｍ以上であることが望ましい。第１および第２の絶縁体層は３００℃の温度で形成した。その上に、以下に説明する方法により、Ｉｎ−Ｓｉ−Ｏ薄膜を堆積した後、通常のマスクを用いたフォトリソグラフィーにより半導体層５０のパターンを形成した。その上にソース電極６０およびドレイン電極７０を、金（Ａｕ）を形成材料として用い、半導体層５０および第２の絶縁体層４２の表面にマスク蒸着することにより形成した。最後にソース電極６０およびドレイン電極７０および半導体層５０の表面上にＳｉ０２を用いて層間絶縁膜８０を形成した。
Example 1
Referring to FIG. 1, the thin film transistor 10 of the example was manufactured as follows. A MoW film was deposited on the glass substrate 20 by sputtering, and a pattern of the gate electrode 30 was formed by photolithography using a normal mask. On top of that, a first insulator layer 41 made of an Hf 0.5 La 0.5 ON film having a film thickness of 100 nm and an N concentration of 20% is formed by MOCVD and plasma CVD described in detail below. Subsequently, a second insulator layer 42 made of a SiO 2 film having a thickness of 2 to 50 nm was deposited. The first insulator layer 41 functions as a diffusion preventing layer for impurities from the substrate. As for the 2nd insulator layer 42, it is desirable for the film thickness of a semiconductor layer to be 2 nm or more. The first and second insulator layers were formed at a temperature of 300 ° C. Further, after depositing an In—Si—O thin film by a method described below, a pattern of the semiconductor layer 50 was formed by photolithography using a normal mask. On top of this, the source electrode 60 and the drain electrode 70 were formed by mask vapor deposition on the surfaces of the semiconductor layer 50 and the second insulator layer 42 using gold (Au) as a forming material. Finally, using the Si0 2 to the source electrode 60 and drain electrode 70 and the semiconductor layer 50 on the surface to form an interlayer insulating film 80.
上記第1の絶縁体層４１はＭＯＣＶＤ法により成膜した。第１の絶縁膜層４１に用いたＨｆ０．５Ｌａ０．５ＯＮ膜は、テトラキシジメチルアミドハフニウム（Ｈｆ(ＮＭｅ２)４）とトリス（エチルシクロペンタジエニル）ランタン（Ｌａ(ＥｔＣｐ)３）を原料ガスとして、また反応ガスとして、ＮＨ３＋Ｈ２ガスとＯ２ガスの交互供給法で導入し、成膜温度は３００℃で作製した。なお原料ガスは上記に限定されるものではなく、Ｈｆおよび希土類元素をそれぞれ含む他の有機金属ガスを用いてもよい。得られたＨｆ０．５Ｌａ０．５ＯＮ膜はＸＲＤ（Ｘ線回折）による解析の結果、アモルファス構造であった。 The first insulator layer 41 was formed by MOCVD. The Hf 0.5 La 0.5 ON film used for the first insulating film layer 41 is composed of tetraxydimethylamido hafnium (Hf (NMe 2 ) 4 ) and tris (ethylcyclopentadienyl) lanthanum (La (EtCp)). 3 ) was introduced as a source gas and as a reaction gas by an alternating supply method of NH 3 + H 2 gas and O 2 gas, and the film formation temperature was 300 ° C. The source gas is not limited to the above, and other organometallic gases containing Hf and rare earth elements may be used. As a result of analysis by XRD (X-ray diffraction), the obtained Hf 0.5 La 0.5 ON film had an amorphous structure.
第２の絶縁膜層４２であるＳｉＯ２膜は、テトラメトキシシラン（Ｓｉ(ＯＣＨ３)４）を原料ガスに、プラズマ酸素ガスを反応ガスに用いたプラズマＣＶＤ法により、成膜温度２００℃で作製した。なお原料ガスは上記に限定されるものではなく、Ｓｉを含む他のガスを用いてもよい。 The SiO 2 film as the second insulating film layer 42 is formed at a film formation temperature of 200 ° C. by plasma CVD using tetramethoxysilane (Si (OCH 3 ) 4 ) as a source gas and plasma oxygen gas as a reaction gas. Produced. The source gas is not limited to the above, and other gas containing Si may be used.
また、第１の絶縁膜層４１は次に述べる方法により作製してもよい。
Ｈｆ(ＮＭｅ２)４原料とＬａ(ＥｔＣｐ)３原料を1/1サイクル比率で供給し、Ｈ２Ｏを酸化ガスとして用いたＡＬＤ法により、成膜温度２００℃で、膜厚が５０〜１００ｎｍのＨｆ０．５Ｌａ０．５Ｏ膜を成膜した。続いて、窒素プラズマ処理を２００℃で施す事で、Ｈｆ０．５Ｌａ０．５Ｏ膜の最表面に約１〜５ｎｍ厚さの、窒化したＨｆ０．５Ｌａ０．５ＯＮ層を形成した。また、ＮＨ３ガスを用いたアニールで窒素をＨｆ０．５Ｌａ０．５Ｏ膜へ導入する場合には、約６００℃以上の熱処理温度で実施した。あるいは、Ｈｆ(ＮＭｅ２)４原料とＬａ(ＥｔＣｐ)３原料を1/1サイクル比率で供給する窒素プラズマガスを用いたＡＬＤ法で、成膜温度２００℃で、膜厚が５０〜１００nmのＨｆ０．５Ｌａ０．５ＯＮ膜を成膜してもよい。
Further, the first insulating film layer 41 may be manufactured by the method described below.
Hf (NMe 2 ) 4 raw material and La (EtCp) 3 raw material are supplied at a 1/1 cycle ratio, and the film thickness is 50 to 100 nm at a film forming temperature of 200 ° C. by the ALD method using H 2 O as an oxidizing gas. A Hf 0.5 La 0.5 O film was formed. Subsequently, by performing nitrogen plasma treatment at 200 ° C., a nitrided Hf 0.5 La 0.5 ON layer having a thickness of about 1 to 5 nm is formed on the outermost surface of the Hf 0.5 La 0.5 O film. did. In addition, when nitrogen was introduced into the Hf 0.5 La 0.5 O film by annealing using NH 3 gas, it was performed at a heat treatment temperature of about 600 ° C. or higher. Alternatively, an ALD method using a nitrogen plasma gas that supplies Hf (NMe 2 ) 4 raw material and La (EtCp) 3 raw material at a 1/1 cycle ratio, Hf having a film formation temperature of 200 ° C. and a film thickness of 50 to 100 nm A 0.5 La 0.5 ON film may be formed.
半導体層５０は、スパッタリング装置を用い、ターゲット材として、Ｉｎ−Ｓｉ−Ｏターゲットを用いて以下のスパッタ条件でスパッタリング法（ＤＣスパッタリング）により成膜した。１０％Ｓｉ添加のＩｎ−Ｓｉ−Ｏターゲットを用いた。成膜したＩｎ−Ｓｉ−Ｏ半導体層の厚さは２０ｎｍであった。 The semiconductor layer 50 was formed by a sputtering method (DC sputtering) using a sputtering apparatus and using an In—Si—O target as a target material under the following sputtering conditions. A 10% Si-added In—Si—O target was used. The thickness of the formed In—Si—O semiconductor layer was 20 nm.
（スパッタリング条件）
ＤＣ ｐｏｗｅｒ ：1００Ｗ
真空度 ：０．２Ｐａ
プロセスガス流量 ：Ａｒ ２０ｓｃｃｍ／Ｏ２ ２ｓｃｃｍ
（ｓｃｃｍ：Ｓｔａｎｄａｒｄ Ｃｕｂｉｃ Ｃｅｎｔｉｍｅｔｅｒ ｐｅｒ Ｍｉｎｕｔｅ）
基板温度 ：２５℃。加熱なし
(Sputtering conditions)
DC power: 100W
Degree of vacuum: 0.2 Pa
Process gas flow rate: Ar 20 sccm / O 2 2 sccm
(Sccm: Standard Cubic Centimeter per Minute)
Substrate temperature: 25 ° C. Without heating
（実施例２）
ガラス基板に含まれるアルカリ金属、アルカリ土塁金属の拡散防止として、窒素を添加したＨｆＬａＯＮ膜の効果を調べた。１０２１/ｃｍ３オーダーの高濃度のボロン（Ｂ）をドープしたガラス基板上へ、上記の成膜方法で、Ｎ濃度が２０%のＨｆ０．５Ｌａ０．５ＯＮ膜を３０ｎｍ作製した。続いて、ボロンの突き抜けが良く見えるようにＩｎ−Ｓｉ−Ｏ膜を１５０ｎｍ作製した。比較として、絶縁膜として３０ｎｍ厚のＳｉＯ２膜を用いた試料も準備した。窒素雰囲気中、９５０℃で1分熱処理した後のＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるボロンの深さ分布を図３に示す。ＳｉＯ２試料では、ボロンはＳｉＯ２膜を完全に突き抜けているのに対して、Ｈｆ０．５Ｌａ０．５ＯＮ試料はボロンの拡散を抑制できている事が分る。ボロン突き抜けの抑制効果があるのは、窒素濃度が１０％以上であり、５０％以上になると絶縁性が著しく低下する傾向を示す。
(Example 2)
The effect of the HfLaON film to which nitrogen was added was examined to prevent diffusion of alkali metal and alkaline earth metal contained in the glass substrate. An Hf 0.5 La 0.5 ON film having an N concentration of 20% was formed to 30 nm on a glass substrate doped with boron (B) at a high concentration of 10 21 / cm 3 in the above-described film formation method. Subsequently, an In—Si—O film with a thickness of 150 nm was formed so that the boron penetration could be clearly seen. For comparison, a sample using a 30 nm thick SiO 2 film as an insulating film was also prepared. FIG. 3 shows the boron depth distribution by SIMS (Secondary Ion Mass Spectroscopy) analysis after heat treatment at 950 ° C. for 1 minute in a nitrogen atmosphere. In the SiO 2 sample, boron penetrates through the SiO 2 film completely, whereas the Hf 0.5 La 0.5 ON sample can suppress the diffusion of boron. The effect of suppressing boron penetration is when the nitrogen concentration is 10% or more, and when it is 50% or more, the insulating property tends to be remarkably lowered.
Ｌａを添加する効果は二つあり、一つは誘電率を大きくすることができること、もう一つはＨｆ−Ｎ結合が弱くボロンの抑制に効果的で無いのに対してＬａ−Ｎ結合は強く、その結果、ボロンの拡散を抑制できる点にある。ＨｆＯＮの誘電率が２０以下であるのに対してＨｆＬａＯＮは２０より大きな誘電率を有することが分った。また、Ｌａの代りに同じ希土類元素のＹ、Ｃｅ、 Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、 Ｅｒ、およびＹｂから選択された元素を用いても良い。 There are two effects of adding La, one is that the dielectric constant can be increased, and the other is that the Hf-N bond is weak and not effective in suppressing boron, whereas the La-N bond is strong. As a result, boron diffusion can be suppressed. It has been found that HfLaON has a dielectric constant greater than 20, whereas the dielectric constant of HfON is 20 or less. Further, instead of La, an element selected from the same rare earth elements Y, Ce, Pr, Sm, Eu, Gd, Dy, Er, and Yb may be used.
本実施例においては、上記２種類の絶縁膜を用いた図２に示す薄膜トランジスタを作製し、両者のＩｄ（ドレイン電流）−Ｖｄ（ドレイン電圧）特性の比較を行った。図２に示す薄膜トランジスタは、図１に示した薄膜トランジスタ１０と基本的に同様の構成であるが、図１の薄膜トランジスタ１０が有するゲート電極３０の代わりに、ｐ型不純物を多量にドープしたＳｉ層２１をゲートとして用いる構成となっている。一方の薄膜トランジスタは、誘電率が２４のＨｆ０．５Ｌａ０．５ＯＮ(６０ｎｍ)/ＳｉＯ２(３ｎｍ)スタック構造をゲート絶縁膜４０に用い、比較の薄膜トランジスタは、スタック構造のゲート絶縁膜と同じ実効膜厚に相当する１３ｎｍのＳｉＯ２をゲート絶縁膜に用いたものである。半導体層５０は両方ともＩｎ−Ｓｉ−Ｏである。得られた特性を図４に示す。評価環境は測定温度２５℃、暗所であり、Ｖｇ＝５、１０、１５および２０Ｖの場合のＩｄ−Ｖｄ特性で、同じＶｇ電圧で比較すると、Ｈｆ０．５Ｌａ０．５ＯＮ(６０ｎｍ)/ＳｉＯ２(３ｎｍ)スタック構造の方が高い飽和特性を示した。この違いは実施例２の結果とあわせて考えると、基板からの不純物拡散が防止されている結果であると考えられる。 In this example, the thin film transistor shown in FIG. 2 using the above two types of insulating films was produced, and the Id (drain current) -Vd (drain voltage) characteristics were compared. The thin film transistor shown in FIG. 2 has basically the same configuration as the thin film transistor 10 shown in FIG. 1, but instead of the gate electrode 30 of the thin film transistor 10 shown in FIG. 1, a Si layer 21 doped with a large amount of p-type impurities. Is used as a gate. One thin film transistor uses a Hf 0.5 La 0.5 ON (60 nm) / SiO 2 (3 nm) stack structure having a dielectric constant of 24 as the gate insulating film 40, and the comparative thin film transistor includes a stack structure gate insulating film and 13 nm of SiO 2 corresponding to the same effective film thickness is used for the gate insulating film. Both semiconductor layers 50 are In-Si-O. The obtained characteristics are shown in FIG. Evaluation environment measurement temperature 25 ° C., a dark, with Id-Vd characteristic when Vg = 5, 10, 15 and 20V, when compared at the same Vg voltage, Hf 0.5 La 0.5 ON (60nm ) The / SiO 2 (3 nm) stack structure showed higher saturation characteristics. When this difference is considered together with the result of Example 2, it is considered that the impurity diffusion from the substrate is prevented.
本願のゲート絶縁膜は、基板からの不純物の拡散防止性に優れ、かつ誘電率が高いため、本実施形態の薄膜トランジスタは、電気的特性の劣化が抑制されている。このため、本実施形態は、液晶ディスプレイや有機エレクトロルミネッセンス（Electro Luminescence（ＥＬ））ディスプレイのスイッチング素子の製造工程に好ましく適用できる。 Since the gate insulating film of the present application is excellent in preventing diffusion of impurities from the substrate and has a high dielectric constant, the thin film transistor of the present embodiment has suppressed deterioration of electrical characteristics. For this reason, this embodiment is preferably applicable to the manufacturing process of the switching element of a liquid crystal display or an organic electroluminescence (Electro Luminescence (EL)) display.
１０：薄膜トランジスタ、２０：基板、３０：ゲート電極、４０：絶縁体層、４１：第１の絶縁体層、４２：第２の絶縁体層、５０：半導体層、６０：ソース電極、７０：ドレイン電極、８０：層間絶縁膜 10: thin film transistor, 20: substrate, 30: gate electrode, 40: insulator layer, 41: first insulator layer, 42: second insulator layer, 50: semiconductor layer, 60: source electrode, 70: drain Electrode, 80: Interlayer insulating film
Claims (15)
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、
前記絶縁体層の形成材料が、Ｈｆおよび希土類元素を含む金属酸窒化物を含む薄膜トランジスタ。 A source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
An insulator layer provided between the gate electrode and the semiconductor layer,
A thin film transistor in which a material for forming the insulator layer includes a metal oxynitride containing Hf and a rare earth element.
前記基板上に前記ゲート電極を有し、
前記ゲート電極上に前記絶縁体層を有し、
前記絶縁体上に前記半導体層を有し、
前記半導体層上にソース電極およびドレイン電極を有する、
請求項１から８のいずれか１項に記載の薄膜トランジスタ。 Further comprising a substrate,
Having the gate electrode on the substrate;
Having the insulator layer on the gate electrode;
Having the semiconductor layer on the insulator;
Having a source electrode and a drain electrode on the semiconductor layer;
The thin film transistor according to any one of claims 1 to 8.
前記作製する工程は、ＭＯＣＶＤ法、プラズマＣＶＤ法、ＡＬＤ法の少なくとも１つの方法を用い、
Ｈｆを含む有機金属ガスおよび希土類元素の１つを含む有機金属ガスを原料ガスに用い、
ＮＨ３、Ｈ２およびＮ２の少なくとも１つをプロセスガスに用いる、
薄膜トランジスタの製造方法。 Producing an insulator layer made of a metal oxynitride containing Hf and a rare earth element,
The manufacturing step uses at least one method of MOCVD method, plasma CVD method, ALD method,
An organometallic gas containing Hf and an organometallic gas containing one of rare earth elements are used as a raw material gas,
Using at least one of NH 3 , H 2 and N 2 as a process gas;
A method for manufacturing a thin film transistor.
The semiconductor device which has the said thin-film transistor of Claim 9, and an element and wiring further.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014016632A JP6241848B2 (en) | 2014-01-31 | 2014-01-31 | Thin film transistor structure, thin film transistor manufacturing method, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014016632A JP6241848B2 (en) | 2014-01-31 | 2014-01-31 | Thin film transistor structure, thin film transistor manufacturing method, and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015144173A true JP2015144173A (en) | 2015-08-06 |
| JP6241848B2 JP6241848B2 (en) | 2017-12-06 |
Family
ID=53889077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014016632A Active JP6241848B2 (en) | 2014-01-31 | 2014-01-31 | Thin film transistor structure, thin film transistor manufacturing method, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6241848B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9837549B2 (en) | 2015-11-17 | 2017-12-05 | Kabushiki Kaisha Toshiba | Oxide semiconductor and semiconductor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249402A (en) * | 2010-05-24 | 2011-12-08 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
| JP2012119383A (en) * | 2010-11-29 | 2012-06-21 | Renesas Electronics Corp | Semiconductor device and manufacturing method thereof |
| JP2012174804A (en) * | 2011-02-18 | 2012-09-10 | Advantest Corp | Semiconductor device, testing device and manufacturing method |
| JP2013110175A (en) * | 2011-11-18 | 2013-06-06 | Japan Science & Technology Agency | Thin-film transistor, and method for manufacturing thin-film transistor |
| JP2013131685A (en) * | 2011-12-22 | 2013-07-04 | Japan Science & Technology Agency | Thin film transistor and method for manufacturing thin film transistor |
| WO2013141197A1 (en) * | 2012-03-23 | 2013-09-26 | 独立行政法人科学技術振興機構 | Thin film transistor and method for manufacturing thin film transistor |
-
2014
- 2014-01-31 JP JP2014016632A patent/JP6241848B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249402A (en) * | 2010-05-24 | 2011-12-08 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
| JP2012119383A (en) * | 2010-11-29 | 2012-06-21 | Renesas Electronics Corp | Semiconductor device and manufacturing method thereof |
| JP2012174804A (en) * | 2011-02-18 | 2012-09-10 | Advantest Corp | Semiconductor device, testing device and manufacturing method |
| JP2013110175A (en) * | 2011-11-18 | 2013-06-06 | Japan Science & Technology Agency | Thin-film transistor, and method for manufacturing thin-film transistor |
| JP2013131685A (en) * | 2011-12-22 | 2013-07-04 | Japan Science & Technology Agency | Thin film transistor and method for manufacturing thin film transistor |
| WO2013141197A1 (en) * | 2012-03-23 | 2013-09-26 | 独立行政法人科学技術振興機構 | Thin film transistor and method for manufacturing thin film transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9837549B2 (en) | 2015-11-17 | 2017-12-05 | Kabushiki Kaisha Toshiba | Oxide semiconductor and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6241848B2 (en) | 2017-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7126085B2 (en) | semiconductor equipment | |
| JP6296463B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP5584960B2 (en) | Thin film transistor and display device | |
| KR101980196B1 (en) | Transistor, method of manufacturing the same and electronic device including transistor | |
| US20090008638A1 (en) | Oxide semiconductor, thin film transistor including the same and method of manufacturing a thin film transistor | |
| US8207530B2 (en) | Oxide semiconductor and thin film transistor including the same | |
| JP2010050165A (en) | Semiconductor device, method of manufacturing the same, transistor substrate, light emitting device, and display device | |
| KR101975929B1 (en) | Transistor having oxynitride channel layer and method of manufacturing the same | |
| KR20100022408A (en) | Oxide semiconductor and thin film transistor comprising the same | |
| JP2012238763A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR20140053933A (en) | Method for driving semiconductor device | |
| KR102205698B1 (en) | Method of forming semiconductor film and method of manufacturing transistor including semiconductor film | |
| JP6308583B2 (en) | Thin film transistor, thin film transistor manufacturing method, and semiconductor device | |
| JP6241848B2 (en) | Thin film transistor structure, thin film transistor manufacturing method, and semiconductor device | |
| KR101748787B1 (en) | Thin film transistor and Method of manufacturing the same | |
| WO2015115330A1 (en) | Thin-film transistor, oxide semiconductor, and method for producing same | |
| JP6260992B2 (en) | Thin film transistor and manufacturing method thereof | |
| CN108369962B (en) | Thin film transistor, method for manufacturing the same, and semiconductor device | |
| TW201431069A (en) | Metal oxynitride based heterojunction field effect transistor | |
| JP6327548B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP6252904B2 (en) | Oxide semiconductor and its production method | |
| JP6230196B2 (en) | Crystalline semiconductor film and semiconductor device | |
| JP6273606B2 (en) | Gate insulating film with fixed charge induced inside | |
| KR102661897B1 (en) | Thin film transistor which can be manufactured by low-temperature process, manufacturing method of the same transistor, semiconductor part and electronic device including the same transistor | |
| JP6261125B2 (en) | Oxide thin film transistor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171031 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6241848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |