JP2015141529A - 画像処理装置、画像処理方法 - Google Patents

画像処理装置、画像処理方法 Download PDF

Info

Publication number
JP2015141529A
JP2015141529A JP2014013640A JP2014013640A JP2015141529A JP 2015141529 A JP2015141529 A JP 2015141529A JP 2014013640 A JP2014013640 A JP 2014013640A JP 2014013640 A JP2014013640 A JP 2014013640A JP 2015141529 A JP2015141529 A JP 2015141529A
Authority
JP
Japan
Prior art keywords
data
image
rearrangement
unit
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014013640A
Other languages
English (en)
Other versions
JP2015141529A5 (ja
JP6234247B2 (ja
Inventor
千田 浩正
Hiromasa Senda
浩正 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014013640A priority Critical patent/JP6234247B2/ja
Priority to US14/598,355 priority patent/US9684945B2/en
Publication of JP2015141529A publication Critical patent/JP2015141529A/ja
Publication of JP2015141529A5 publication Critical patent/JP2015141529A5/ja
Application granted granted Critical
Publication of JP6234247B2 publication Critical patent/JP6234247B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Memory System (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】 冗長なメモリ領域を必要とせずにメモリのデータラインの遷移を抑えて効果的にEMIノイズを抑制するための技術を提供すること。
【解決手段】 画像のデータを構成する各要素を、指定された動作モードによって規定される並び替え順に従って並び替えてから、規定の転送単位でメモリに転送する。メモリに転送されたデータを構成する各要素を、上記並び替え順に従って並び替える前の並び順に並び替えてから処理する。
【選択図】 図1

Description

本発明は、画像処理技術に関するもので、特に、画像のデータの転送技術に関するものである。
近年、ディスプレイやプロジェクタ製品では高解像度化、高画質化が進み、複雑な画像処理を高速に行うことが画像処理エンジンに要求されている。これらの要求は主に、半導体プロセスの向上に伴う、高集積化、動作周波数の向上により実現されている。しかし、動作周波数の向上に伴うLSIの電磁放射の増大は、EMI(Electro Magnetic Interference)の対策を困難にしている。EMIは他の機器の動作を阻害し、人体に影響を与えることから、基準値以内に抑制することは大変重要である。
EMI対策の一つとしてスペクトラム拡散クロックジェネレータ、いわゆるSSCG(Spread Spectrum Clock Generator)が使用されている。SSCGはLSIのクロック周波数を変化させて発振させる(周波数変調)ことによって、EMIのピークを低く抑える働きをする。その他にもLSI外部に出力する信号ピン数の削減や、出力信号の遷移時のスルーレートを低く抑えることによりEMIの低減を図っている。
上記のようにEMIを低減させる為には、複数の対策を組み合わせることが重要である。その中で、EMIをより効果的に低減させる為の技術として、特許文献1として挙げた「メモリ制御回路及びメモリ制御方法」が提案されている。
特開2008−59449号公報
特許文献1においては、複数のバーストから成るデータをメモリに書き込む際、バーストの順番を並び替えた複数個のデータを生成する。生成した複数個のデータの中から最もデータ切替えが少ないデータを選択し、選択したデータのバーストの並び順を冗長ビットとして上記データと共にメモリに格納する。上記のようにメモリに接続されているデータラインの切替え回数を減らすことによりEMIの削減を図っている。しかしながら、特許文献1に記載されている手法では、バーストの並び順を表す冗長ビットを格納するためのメモリ領域が必要な点が課題である。
本発明はこのような問題に鑑みてなされたものであり、冗長なメモリ領域を必要とせずにメモリのデータラインの遷移を抑えて効果的にEMIノイズを抑制するための技術を提供する。
本発明の一様態は、画像のデータを構成する各要素を、指定された動作モードによって規定される並び替え順に従って並び替えてから、規定の転送単位でメモリに転送する転送手段と、前記メモリに転送されたデータを構成する各要素を、前記並び替え順に従って並び替える前の並び順に並び替えてから処理する手段とを備えることを特徴とする。
本発明の構成により、冗長なメモリ領域を必要とせずにメモリのデータラインの遷移を抑えて効果的にEMIノイズを抑制することができる。
画像処理装置1000の構成例を示すブロック図。 並び替え部1022の構成例を示すブロック図。 画像処理装置3000の構成例を示すブロック図。 7画素分のデータの構成例を示す図。 並び替えテーブル0の構成例を示す図。 並び替えテーブル1の構成例を示す図。 各ビット遷移回数の比較を示す図。
以下、添付図面を参照し、本発明の好適な実施形態について説明する。なお、以下説明する実施形態は、本発明を具体的に実施した場合の一例を示すもので、特許請求の範囲に記載した構成の具体的な実施例の1つである。
[第1の実施形態]
先ず、本実施形態に係る画像処理装置1000の構成例について、図1のブロック図を用いて説明する。画像処理装置1000には、画像出力機器1300から1枚の画像が供給される。画像出力機器1300は、画像を提供可能な機器であれば如何なる装置であっても良く、例えば、画像を保持するメモリ装置であっても良いし、静止画像若しくは動画像を撮像可能な撮像装置であっても良い。然るに、画像出力機器1300から画像処理装置1000に入力される1枚の画像は、1枚の静止画像であっても良いし、動画像を構成するそれぞれのフレームの画像であっても良い。画像処理装置1000は、画像出力機器1300から供給された画像に対して画像処理を行ってからメモリ1200に格納し、メモリ1200に格納した画像処理済みの画像を読み出して画像処理を行ってから画像表示パネル1400に出力する。然るに図1では、2つの画像処理部(画像処理部1010及び画像処理部1040)を有する画像処理装置1000の構成例を示しているが、画像処理部の数は2に限るものではなく、3以上であっても良い。又、UI(ユーザインターフェース)等を映像に重ねるシステムにおいても同様である。
次に、画像処理装置1000を構成する各機能部についてより詳細に説明する。バーストモード判定部1070には、表示モード信号、ビット精度信号、データアライン信号が入力される。
表示モード信号は、本装置による表示モードを表す信号であり、本実施形態では、表示モード信号は、動画モード及びミュートモードのうち設定された一方のモードを表す信号であるものとする。動画モードとは、画像出力機器1300から供給された画像に対して画像処理を行ってからメモリ1200に格納し、該格納した画像処理済みの画像を読み出して画像処理を行ってから画像表示パネル1400に出力する通常動作モードを表している。一方、ミュートモードとは、入力信号の切替え等により乱れた画像が出力されるのを防止する目的や入力信号が喪失した場合に本装置の異常ではないことを示す目的で、画像表示パネル1400の画面全体に単一色の画像を表示させるモードである。表示モード信号をバーストモード判定部1070に入力するための信号線の数は1に限るものではないが、本実施形態では1とする。
ビット精度信号は、本装置に入力された画像をメモリ1200に格納する際の画像のビット数(ビット幅)を表している。例えば、ビット精度信号が「12」を表している場合、本装置に入力されたRGBカラー画像を12ビットRGBカラー画像としてメモリ1200に格納することになる。
データアライン信号は、「メモリ1200にデータを格納する際のアクセス単位(格納単位)であるバーストデータ」へのデータ配置方式(以後、データアラインと称す)を示す信号である。データアラインには、1バーストデータのビット数にアラインする方式(以後、バーストアライン方式と称す)と、バースト長で定義されたバーストデータ数分のビット数にアラインする方式(以後、トータルアライン方式と称す)と、がある。
バーストアライン方式では、1バーストデータにピクセル単位で画像のデータを配置し、バーストデータのビット数に足りないビットは、パディングデータと呼ばれる任意のデータを詰める。
トータルアライン方式では、バーストデータに隙間なくピクセルデータを敷き詰め、最終的にバースト長で定義されたバーストデータ数分のビット数に足りないビットはパディングデータを詰める。
特徴としては、前者の方式はバーストデータ上でのピクセルデータ位置がいつも固定であり、後者の方式はバーストデータ上のピクセルデータ位置が固定でないことが挙げられる。
なお、表示モード信号、ビット精度信号、データライン信号は、内部レジスタ等よる内部信号により設定する場合、外部信号として受信する場合等が考えられるが、本実施形態では、内部レジスタにより設定するものとする。また、本実施形態では、動画モード及びミュートモードの何れかを表示モードとしているが、これらのモードに限るものではない。
表示モード選択部1071は、表示モード信号を受けると、該表示モード信号をそのまま選択表示モード信号として後段のバーストモード算出部1072に対して送出する。なお、表示モード選択部1071に複数の表示モードの信号が入力された場合には、何れか1つを選択し、該選択した信号を選択表示モード信号として出力するようにしても構わない。この選択はユーザ指示に応じたものであっても良いし、状況に応じて表示モード選択部1071が行っても良い。
バーストモード算出部1072は、選択表示モード信号、ビット精度受信、データアライン信号からバーストモードを決定し、該決定したバーストモードを示す信号であるバーストモード信号を、並び替え部1022及び復元部1051に対して出力する。バーストモードとは、選択表示モード信号、ビット精度受信、データアライン信号のそれぞれが示す条件から成る条件群を示すものであり、並び替え部1022及び復元部1051が並び替えを行う際に参照するテーブルを決定するために用いられるものである。
画像処理部1010は、画像出力機器1300から供給された画像(入力画像信号)に対して画像処理を施し、画像処理済みの画像を、ライトデータ生成部1020に対して送出する。
ライトデータ生成部1020の不図示の制御部は、バーストモード判定部1070から送出された表示モード信号が「動画モード」を示している場合には、画像処理装置1000から受けた画像をライトデータバッファ1021に格納する。一方、ライトデータ生成部1020の不図示の制御部は、バーストモード判定部1070から送出された表示モード信号が「ミュートモード」を示している場合には、画像処理装置1000から受けた画像を単一色の画像(例えば青一色の画像)に変換する。そしてライトデータ生成部1020の不図示の制御部は、この変換した単一色の画像をライトデータバッファ1021に格納する。
並び替え部1022は、バーストモード算出部1072から送出されたバーストモード信号に対応するテーブルを用いて、ライトデータバッファ1021に格納されている画像のデータを構成する各要素の並び替えを行う。そして並び替え部1022は、この各要素が並び替えられた画像のデータをライトデータとしてバーストデータ生成部1030に対して送出する。並び替え部1022の詳細については後述する。
バーストデータ生成部1030は、並び替え部1022から受けたライトデータをバーストデータ単位で管理し、規定のバースト長に相当する数のバーストデータごとに、メモリコントローラ1080に転送する。
メモリコントローラ1080は、バーストデータ生成部1030から転送されたデータをメモリ1200に格納すると共に、リードデータ受信部1060から要求されたバーストデータをメモリ1200から読み出して該リードデータ受信部1060に送出する。
リードデータ受信部1060は、メモリコントローラ1080から送出されたバーストデータをリードバーストデータとして、画像データ復元部1050内のリードデータバッファ1052に格納する。
復元部1051は、バーストモード算出部1072から送出されたバーストモード信号に対応するテーブルを用いて、リードデータバッファ1052に格納されているデータに対して、並び替え部1022が行った並び替えとは逆の並び替えを行う。これにより復元部1051は、並び替え部1022による並び替え前の順序で要素が並んでいる画像のデータを復元する。
画像処理部1040は、復元部1051により復元された画像に対して画像処理を施し、画像処理済みの画像を出力画像信号として、画像表示パネル1400に対して出力する。
次に、並び替え部1022についてより詳細に説明する。先ず、並び替え部1022の構成例について、図2のブロック図を用いて説明する。以下では並び替え部1022について具体的な説明を行うために、バースト長を8、バーストデータ幅を32ビット、画像データフォーマットをRGB、ビット精度信号を12ビットとし、データアライン信号はトータルアライン方式を示すものとする。なお、バースト長8の総ビット数256ビットに格納できる最大ピクセル数は7個である(252ビット)。よってこの場合、4ビットのパディングビットを詰める。
この場合、図2に示す如く、画像処理部1010から並び替え部1022には、7個の画素(画素1〜7)のそれぞれのR成分の画素値、G成分の画素値、B成分の画素値が入力されて、ライトデータバッファ1021に格納されることになる。例えば、R−1,G−1,B−1はそれぞれ、画素1のR成分の画素値、G成分の画素値、B成分の画素値であり、R−7,G−7,B−7はそれぞれ、画素7のR成分の画素値、G成分の画素値、B成分の画素値である。
並び替え部1022には、様々なバーストモード信号に対応するテーブル(並び替えテーブル)が登録されており、図2では、(n+1)個の並び替えテーブル(並び替えテーブル0〜n)が登録されている。
1つの並び替えテーブルには、設定されたバースト長を持つバーストデータに格納されるビット数分の長さを持つ並び替えパターンが格納されている。並び替えテーブルには、バーストデータ生成部1030で生成されるライトデータを構成するバーストデータ中の各ビットと、ライトデータバッファ1021に格納されている画像中の各ビットとの対応関係が記述されている。すなわち、並び替えテーブルには、該並び替えテーブルに従って並び替えた後のビットが、該並び替えの前のビット群の何れに対応するのかを特定可能なように、その対応関係が登録されている。
本実施形態では、バーストモード信号は、12ビットトータルアライン動画モード、12ビットトータルアラインミュートモード、の何れかを示すことになる。然るにこの場合、並び替え部1022には、12ビットトータルアライン動画モードに対応する並び替えテーブル、12ビットトータルアラインミュートモードに対応する並び替えテーブル、が登録されていることになる。また、並び替えテーブルは、上記のパディングビットの情報も含んでいる。
選択器120は、バーストモード算出部1072からのバーストモード信号を受けると、該バーストモード信号に対応する並び替えテーブルを選択してデータ並び替え部110に対して送出する。
データ並び替え部110は、ライトデータバッファ1021に格納されている7画素のデータを、選択器120で選択された並び替えテーブルに従って並び替えて、ライトデータとしてバーストデータ生成部1030に出力する。
ライトデータバッファ1021に格納された7画素分のデータの構成例を図4に示す。Rm−nは、画素mのR成分のnビット目の画素値、Gm−nは、画素mのG成分のnビット目の画素値、Bm−nは、画素mのB成分のnビット目の画素値、を表している。なお、n=11の場合、MSBを表していることになる。
図4の2行目(ピクセル1)は画素1のデータを表しており、R,G,Bそれぞれが12ビットのビット群(R1−11〜R1−0、G1−11〜G1−0、B1−11〜B1−0、)で表されている。同様に、3〜8行目(ピクセル2〜7)はそれぞれ、画素2〜7のデータを表しており、R,G,Bそれぞれが12ビットのビット群で表されている。
12ビットトータルアライン動画モードに対応する並び替えテーブル(並び替えテーブル0)の構成例を図5に示す。並び替えテーブル0では、特にビットの並び替えは行わずに、36ビット幅のピクセルデータを32ビット幅のバーストデータに12ビットトータルアラインでビット配置しているのみである。尚、このビット配置は従来から使用されている手法でもある。
各行はバーストデータに対応し、各列はバーストデータの各ビットに対応している。301は画素1のR成分、302は画素1のG成分、303−1、303−2は画素1のB成分を示している。1ピクセル当たりのビット幅が36ビットであるのに対してバーストデータのビット幅が32であるため、1ピクセルのデータは2つのバーストデータに分割されて格納される。尚、304はパディングビットを表しており、画素1のR成分のMSBが格納されている。
12ビットトータルアラインミュートモードに対応する並び替えテーブル(並び替えテーブル1)の構成例を図6に示す。本実施形態では、バーストモード判定部1070から送出された表示モード信号が「ミュートモード」を示している場合、画像処理装置1000から受けた画像をR及びG成分の画素値=0、B成分の画素値=“FFF”である画像(青一色の画像)に変換する。然るに図6のテーブルもこのようなミュートモードに対応したものとなっている。
並び替えテーブル1では、バーストデータ0〜6においてはB成分の11ビット目を各バーストデータの最上位に配置し、以降、10ビット目、9ビット目、…、1ビット目をこの順で配置している(311)。そして続いてR成分の上位11ビット、G成分の上位10ビットを配置している(それぞれ312、313)。バーストデータ7では、RGBのそれぞれで残ったビットを配置している。又、パディングビットを314で示すビットに配置し、かつ画素1のB成分のMSBを詰めている。並び替えテーブル1を用いて並び替えられたライトデータからバーストデータ生成部1030が生成するバーストデータ(ライトバーストデータ)は、メモリ1200への同一バースト書き込み内でデータ遷移は発生しない。
並び替えテーブル0、並び替えテーブル1を用いてミュート表示の画像から生成されたライトバーストデータの各ビット遷移回数の比較を図7に示す。従来例におけるビット遷移回数は並び替えテーブル0の行にて示し、本実施形態による効果は並び替えテーブル1の行にて示す。尚、特許文献1に記載されている実施例1による結果も合わせて示す。尚、特許文献1の遷移回数に関しては実施例1適用時における最小値(理想値)である。図7で示されているように、本実施形態を適用することにより、データのビット遷移回数を抑制できることがわかる。
このように本実施形態によれば、冗長ビットを用いなくともメモリライト、リード時に発生するデータのビット遷移回数を低減することが可能となり、EMIノイズやSSOノイズを効果的に低減させ、メモリアクセスに伴う消費電力を削減することができる。なお、本実施形態ではバーストモード判定部は1つであるが複数個搭載されても良い。
また、以上説明した構成はあくまでも一例に過ぎず、具体例を挙げて説明した例示的な構成の一例に過ぎない。すなわち、本実施形態に係る画像処理装置は、次のような基本構成を有する画像処理装置の一例を説明したに過ぎない。
基本構成では、画像のデータを構成する各要素を、指定された動作モードによって規定される並び替え順に従って並び替えてから、規定の転送単位でメモリに転送する。そして、メモリに転送されたデータを構成する各要素を、この並び替え順に従って並び替える前の並び順に並び替えてから処理する。
[第2の実施形態]
本実施形態に係る画像処理装置3000の構成例について、図3のブロック図を用いて説明する。図3において、図1に示した機能部と同じ機能部には同じ参照番号を付しており、これらの機能部に係る説明は省略する。また、以下では第1の実施形態との差分について重点的に説明し、以下で特に触れない限りは第1の実施形態と同様であるものとする。
本実施形態では、第1の実施形態と同様に、バースト長を8、バーストデータ幅を32ビット、画像データフォーマットをRGB、ビット精度信号を12ビットとし、データアライン信号はトータルアライン方式を示すものとする。なお、バースト長8の総ビット数256ビットに格納できる最大ピクセル数は7個である(252ビット)。よってこの場合、4ビットのパディングビットを詰める。
画像解析部3090は、画像処理部1010が処理した画像を解析して表示モードを決定する。例えば、画像のRGB各成分のヒストグラムデータを抽出する。そして、ヒストグラムデータに含まれるRGB成分が各々の最頻値を中心として予め定めた範囲内に収まっていること、B成分の最頻値とR、G成分の最頻値の差分が予め定めた値より大きいこと、の両条件が満たされているか否かを判断する。この判断の結果、両条件が満たされていれば、ミュートモードを表示モードとして決定し、満たされていなければ、動画モードを表示モードとして決定する。そして画像解析部3090は、決定した表示モードを示す信号を、表示モード信号(表示モード2信号)として表示モード選択部1071に送出する。
表示モード選択部3071は、表示モード選択部1071と同様に、表示モード信号(ここでは表示モード1信号)、ビット精度信号、データアライン信号を受信すると共に、画像解析部3090から表示モード2信号を受信する。そして表示モード選択部3071は、表示モード1信号、表示モード2信号のどちらかがミュートモードを示していれば、ミュートモードが指定されたと判断し、何れもミュートモードを示していなければ動画モードが指定されたと判断する。そして以降は第1の実施形態と同様にしてバーストモードを決定し、決定したバーストモードを示す信号をバーストモード信号として出力する。
このように、本実施形態においても、第1の実施形態と同様に、データのビット遷移回数を抑制できることがわかる。なお、画像解析部3090における画像解析方法は上記の方法に限るものではないし、複数の画像解析部を設けて画像解析を行って表示モード信号を決定するようにしても構わない。
このように本実施形態によれば、冗長ビットを用いなくともメモリライト、リード時に発生するデータのビット遷移回数を低減することが可能となり、EMIノイズやSSOノイズを効果的に低減させ、メモリアクセスに伴う消費電力を削減することができる。
更に、本実施形態では内部レジスタによる設定だけではなく、画像に応じて表示モードの判定が行われるため、外部再生機器からミュート信号が入力された時でもEMIノイズ、SSOノイズの低減が実現できる。又、データの並び替えをメモリコントローラ内で実施することも考えられる。
また、図1,3に示した各機能部はハードウェア、ソフトウェアの何れで構成しても構わないし、ハードウェア及びソフトウェアを組み合わせて構成しても構わない。ソフトウェアとして実現した機能部については、不図示のプロセッサが実行することで、対応する機能を実現することができる。
(その他の実施例)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (5)

  1. 画像のデータを構成する各要素を、指定された動作モードによって規定される並び替え順に従って並び替えてから、規定の転送単位でメモリに転送する転送手段と、
    前記メモリに転送されたデータを構成する各要素を、前記並び替え順に従って並び替える前の並び順に並び替えてから処理する手段と
    を備えることを特徴とする画像処理装置。
  2. 更に、
    前記画像に対する処理、前記メモリに書き込む際のデータ幅、前記転送単位への前記要素の配置方法、から前記動作モードを決定する手段を備えることを特徴とする請求項1に記載の画像処理装置。
  3. 更に、
    前記画像を解析して前記動作モードを決定する手段を備えることを特徴とする請求項1に記載の画像処理装置。
  4. 画像処理装置が行う画像処理方法であって、
    前記画像処理装置の転送手段が、画像のデータを構成する各要素を、指定された動作モードによって規定される並び替え順に従って並び替えてから、規定の転送単位でメモリに転送する転送工程と、
    前記画像処理装置の処理手段が、前記メモリに転送されたデータを構成する各要素を、前記並び替え順に従って並び替える前の並び順に並び替えてから処理する工程と
    を備えることを特徴とする画像処理方法。
  5. コンピュータを、請求項1乃至3の何れか1項に記載の画像処理装置の各手段として機能させるためのプログラム。
JP2014013640A 2014-01-28 2014-01-28 画像処理装置、画像処理方法 Active JP6234247B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014013640A JP6234247B2 (ja) 2014-01-28 2014-01-28 画像処理装置、画像処理方法
US14/598,355 US9684945B2 (en) 2014-01-28 2015-01-16 Image processing apparatus and image processing method for transferring image data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014013640A JP6234247B2 (ja) 2014-01-28 2014-01-28 画像処理装置、画像処理方法

Publications (3)

Publication Number Publication Date
JP2015141529A true JP2015141529A (ja) 2015-08-03
JP2015141529A5 JP2015141529A5 (ja) 2017-03-02
JP6234247B2 JP6234247B2 (ja) 2017-11-22

Family

ID=53679492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014013640A Active JP6234247B2 (ja) 2014-01-28 2014-01-28 画像処理装置、画像処理方法

Country Status (2)

Country Link
US (1) US9684945B2 (ja)
JP (1) JP6234247B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091205A (ja) * 2014-10-31 2016-05-23 キヤノン株式会社 画像処理装置、画像処理装置の制御方法およびプログラム
US10909926B2 (en) * 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325257A (ja) * 2001-02-20 2002-11-08 Sanyo Electric Co Ltd 画像復号方法および装置
JP2008059449A (ja) * 2006-09-01 2008-03-13 Canon Inc メモリ制御回路及びメモリ制御方法
JP2008287154A (ja) * 2007-05-21 2008-11-27 Toshiba Corp 変調装置及び画像表示装置
JP2010054939A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 情報処理装置および画像信号処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW567728B (en) * 2001-02-20 2003-12-21 Sanyo Electric Co Method and apparatus for decoding graphic image
US7755951B2 (en) * 2006-09-01 2010-07-13 Canon Kabushiki Kaisha Data output apparatus, memory system, data output method, and data processing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002325257A (ja) * 2001-02-20 2002-11-08 Sanyo Electric Co Ltd 画像復号方法および装置
JP2008059449A (ja) * 2006-09-01 2008-03-13 Canon Inc メモリ制御回路及びメモリ制御方法
JP2008287154A (ja) * 2007-05-21 2008-11-27 Toshiba Corp 変調装置及び画像表示装置
JP2010054939A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 情報処理装置および画像信号処理方法

Also Published As

Publication number Publication date
JP6234247B2 (ja) 2017-11-22
US20150213574A1 (en) 2015-07-30
US9684945B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
US20140285505A1 (en) Image processing apparatus and image display system
US20160057437A1 (en) Image processor, image processing system including image processor, system-on-chip including image processing system, and method of operating image processing system
US20130151796A1 (en) System and method for calibration of serial links using a serial-to-parallel loopback
CN110036628B (zh) 动态配置用于图像产生的存储器带宽
US8711173B2 (en) Reproducible dither-noise injection
US9990248B2 (en) Display driver integrated circuit and display device having the same
US9030609B1 (en) Segmented video data processing
JP6234247B2 (ja) 画像処理装置、画像処理方法
US9380189B2 (en) Method of providing information configuration function in video play device and video play device
US9070201B2 (en) Image processing apparatus
US20190392548A1 (en) Video signal switching for use with an external graphics processing unit device
US9154665B2 (en) Image processing apparatus and control method thereof
US9250683B2 (en) System, method, and computer program product for allowing a head to enter a reduced power mode
US11496720B2 (en) Image slicing to generate in put frames for a digital micromirror device
US9489712B2 (en) Multiple simultaneous unique outputs from a single display pipeline
JP6661339B2 (ja) 表示制御装置、マルチディスプレイシステム、およびマルチディスプレイシステムの表示方法
CN111711800B (zh) 拼接显示屏的图像处理方法、装置及存储介质
US20160335735A1 (en) Memory subsystem consumer trigger
KR101727407B1 (ko) 렌즈 왜곡 교정 장치 및 동작 방법
US9472169B2 (en) Coordinate based QoS escalation
US7109995B2 (en) Cascade of video processing entities and a method for processing video
US9239702B2 (en) Data processing apparatus
US8125491B1 (en) Multiple simultaneous unique outputs from a single display pipeline
JP5125205B2 (ja) データ信号処理装置、画像処理装置、画像出力装置、および、データ信号処理方法
JP2009151243A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171024

R151 Written notification of patent or utility model registration

Ref document number: 6234247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151