JP2015133485A - High frequency circuit and antenna device - Google Patents

High frequency circuit and antenna device Download PDF

Info

Publication number
JP2015133485A
JP2015133485A JP2014250999A JP2014250999A JP2015133485A JP 2015133485 A JP2015133485 A JP 2015133485A JP 2014250999 A JP2014250999 A JP 2014250999A JP 2014250999 A JP2014250999 A JP 2014250999A JP 2015133485 A JP2015133485 A JP 2015133485A
Authority
JP
Japan
Prior art keywords
circuit
reticle
circuits
antenna
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014250999A
Other languages
Japanese (ja)
Other versions
JP6289355B2 (en
Inventor
森本　康夫
Yasuo Morimoto
康夫 森本
大和田　哲
Satoru Owada
哲 大和田
健 湯浅
Takeshi Yuasa
健 湯浅
田原　志浩
Yukihiro Tawara
志浩 田原
卓男 森本
Takao Morimoto
卓男 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014250999A priority Critical patent/JP6289355B2/en
Publication of JP2015133485A publication Critical patent/JP2015133485A/en
Application granted granted Critical
Publication of JP6289355B2 publication Critical patent/JP6289355B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high frequency circuit capable of configuring a large scale phased array antenna without causing any deterioration of array antenna.SOLUTION: The high frequency circuit includes: a semiconductor wafer 2; a re-wiring layer 6 including at least one of an insulator film and a conductor pattern; an input/output terminal 7 which is formed on the re-wiring layer 6 and is connected to an external high frequency circuit 1. The re-wiring layer 6 is formed over the semiconductor wafer 2. The semiconductor wafer 2 includes plural reticles 5 which are formed with an exposure unit in a semiconductor process. The re-wiring layer 6 includes: any one reticle 5 in the plural reticles 5; and a wiring 9 connected to the input/output terminal 7.

Description

この発明は、例えば、無線通信機器やレーダー装置などに搭載され、マイクロ波帯やミリ波帯で用いられる高周波回路と、その高周波回路を搭載しているアンテナ装置とに関するものである。   The present invention relates to a high-frequency circuit that is mounted on, for example, a wireless communication device or a radar device and used in a microwave band or a millimeter-wave band, and an antenna device that includes the high-frequency circuit.

従来は、薄型なタイル形状のモジュールの上平面部に対してアンテナ素子が配置された素子一体モジュール、または、サブアレー化モジュールを配列することで、素子数が大規模な薄型のフェーズドアレーアンテナ（アンテナ装置）を実現している。
例えば、以下の特許文献１に開示されているフェーズドアレーアンテナでは、制御モジュールが多層積層基板で構成され、複数の高周波モジュールがセラミック多層基板パッケージで構成されている。 Conventionally, a thin phased array antenna (antenna with a large number of elements) is arranged by arranging an element integrated module in which antenna elements are arranged on the upper flat part of a thin tile-shaped module or a subarray module. Device).
For example, in the phased array antenna disclosed in Patent Document 1 below, the control module is configured by a multilayer laminated substrate, and the plurality of high-frequency modules are configured by a ceramic multilayer substrate package.

複数の高周波モジュールは、制御モジュール上に載置されており、高周波モジュールは、セラミック多層基板パッケージの制御モジュールと反対側である第１の面に導体パターンで形成された複数のアンテナ素子を有すると共に、制御モジュール側である第２の面に複数のキャビティ及び平面実装用の接続電極を有している。
複数のキャビティの内部には、個片化された半導体チップが配設されており、高周波モジュールには、第１の面のアンテナ素子がない部分に熱伝導性の高い放熱板が設けられ、半導体チップと放熱板は、セラミック多層基板パッケージを貫通して設けられたサーマルバイアホールで接続されている。 The plurality of high-frequency modules are mounted on the control module, and the high-frequency module has a plurality of antenna elements formed with a conductor pattern on the first surface opposite to the control module of the ceramic multilayer substrate package. The second surface on the control module side has a plurality of cavities and connection electrodes for planar mounting.
A plurality of individual semiconductor chips are arranged inside the plurality of cavities, and the high-frequency module is provided with a heat dissipation plate having a high thermal conductivity in a portion where the antenna element on the first surface is not provided. The chip and the heat radiating plate are connected by a thermal via hole provided through the ceramic multilayer substrate package.

このため、このフェーズドアレーアンテナでは、必要な部品の数が多く、部品の製作に要する費用や実装に要する費用が高価格になる。
また、サブアレー化されたセラミック多層基板パッケージの実装や配列の際に、パッケージ間に隙間が生じるため、アンテナ素子を等間隔に配列することができない。また、アンテナ素子のグラウンドを同一面に形成することができない。このため、アレーアンテナの特性が劣化してしまうことがある。
また、主な熱源となる半導体チップが、セラミック多層基板パッケージのキャビティの内部に配設され、セラミック多層基板パッケージが制御モジュールに実装されているため、半導体チップが制御モジュールに実装されている場合と比べて排熱が問題になる。
さらに、接続電極における特性が高周波になるにつれて劣化するため、アンテナシステムの高周波化が難しくなる。具体的には、ミキサー回路の出力又は増幅器の出力であるＲＦ（高周波）信号をミリ波帯にした場合、接続電極におけるＬＯ（ローカル）信号やＩＦ（中間周波数）信号の特性を維持するのが難しくなる。 For this reason, in this phased array antenna, the number of necessary parts is large, and the cost required for manufacturing the parts and the cost required for mounting are high.
Further, when the sub-arrayed ceramic multilayer substrate package is mounted or arranged, a gap is generated between the packages, so that the antenna elements cannot be arranged at equal intervals. In addition, the ground of the antenna element cannot be formed on the same plane. For this reason, the characteristics of the array antenna may deteriorate.
In addition, since the semiconductor chip as the main heat source is disposed inside the cavity of the ceramic multilayer substrate package and the ceramic multilayer substrate package is mounted on the control module, the semiconductor chip is mounted on the control module In comparison, exhaust heat becomes a problem.
Furthermore, since the characteristics of the connection electrode deteriorate as the frequency increases, it is difficult to increase the frequency of the antenna system. Specifically, when the RF (high frequency) signal that is the output of the mixer circuit or the amplifier is in the millimeter wave band, the characteristics of the LO (local) signal and IF (intermediate frequency) signal at the connection electrode are maintained. It becomes difficult.

以下の非特許文献１に開示されているフェーズドサブアレーアンテナは、１３．６ｍｍ×１３．６ｍｍ程度のタイル形状のモジュールを用いて構成されており、そのモジュールより一回り小さくダイシングされた単一のレティクル（回路が半導体ウェハに露光されたエリア）を持つ半導体チップ上に積層誘電体が形成されている。
タイル形状のモジュールの上部に４×４のアンテナ素子が配置されることで、１６素子のフェーズドサブアレーアンテナが構成されている。 The phased subarray antenna disclosed in Non-Patent Document 1 below is configured using a tile-shaped module of about 13.6 mm × 13.6 mm, and is a single reticle that is diced slightly smaller than the module. A laminated dielectric is formed on a semiconductor chip having (an area where a circuit is exposed to a semiconductor wafer).
By arranging 4 × 4 antenna elements on the top of the tile-shaped module, a 16-element phased subarray antenna is configured.

このため、このフェーズドアレーアンテナでは、素子数が１６素子を超える大規模アレーアンテナを構成する場合、サブアレーアンテナを配列する必要がある。
サブアレーアンテナを配列する際、サブアレーアンテナ間には、実装の都合上、空隙が必要であり、または、配線用のスペースが必要となる。
つまり、アンテナ素子を等間隔に配列することができず、また、アンテナ素子のグラウンドを同一面に形成することができないため、アレーアンテナの特性が劣化することがある。
さらには、サブアレーアンテナを複数配列する際、ＲＦ信号、あるいは、ＬＯ信号及びＩＦ信号を、全てのサブアレーアンテナに個別に給電する必要があり、サブアレーアンテナの数だけ、それら信号線の数が必要となる。この場合、サブアレーアンテナの間には、実装の都合上、空隙又は配線用のスペースが必要となる。また、この場合、アレーアンテナ装置と外部回路基板との接続端子数が増加する。
このため、アンテナ素子を等間隔に配列することができなくなり、また、外部回路基板との接続端子数が増加するため接続領域の自由度が低くなる。より具体的には、接続端子数が増加すると、外部回路基板のデザインルールに則った接続パッドを配置することが困難となる。さらには、ＲＦ信号、あるいは、ＬＯ信号及びＩＦ信号を、それぞれサブアレーアンテナの数だけ分配する回路が必要となり、分配させる機能を外部回路基板に持たせるため、外部回路基板の大型化を招くようになる。即ち、アレーアンテナ装置の大型化を招くようになる。 For this reason, in this phased array antenna, when configuring a large-scale array antenna having more than 16 elements, it is necessary to arrange sub-array antennas.
When arranging the subarray antennas, a gap or a space for wiring is required between the subarray antennas for the convenience of mounting.
That is, the antenna elements cannot be arranged at equal intervals, and the ground of the antenna elements cannot be formed on the same plane, so that the characteristics of the array antenna may be deteriorated.
Furthermore, when arranging a plurality of subarray antennas, it is necessary to feed RF signals or LO signals and IF signals individually to all subarray antennas, and the number of signal lines is required by the number of subarray antennas. Become. In this case, a gap or a space for wiring is required between the subarray antennas for convenience of mounting. In this case, the number of connection terminals between the array antenna device and the external circuit board increases.
For this reason, the antenna elements cannot be arranged at equal intervals, and the number of connection terminals with respect to the external circuit board increases, so that the degree of freedom of the connection region is reduced. More specifically, when the number of connection terminals increases, it becomes difficult to arrange connection pads in accordance with the design rule of the external circuit board. Furthermore, a circuit for distributing the RF signal or the LO signal and the IF signal by the number of subarray antennas is required, and the external circuit board has a function to distribute it, so that the size of the external circuit board is increased. Become. That is, the array antenna device is increased in size.

また、このフェーズドアレーアンテナでは、サブアレーアンテナへの配線用パターンがパッケージの外周に設けられるが、これらをアンテナ素子形成面と反対側の面に設けた場合においても、パッケージ間に隙間が必要であり、また、排熱には課題が残る。
また、半導体チップは１３．６ｍｍ×１３．６ｍｍよりも一回り小さい大きさに個片化されているが、一般的には、レティクルを超えるような半導体チップは製造することができない。半導体製造装置のレティクルの最大は２０ｍｍ×２０ｍｍ程度である。
即ち、２０ｍｍ×２０ｍｍを超えるようなアレーアンテナを一括で製造することができない。よって、非特許文献１に開示されているフェーズドサブアレーアンテナを用いて、大規模なフェーズドアレーアンテナを構成することは困難である。 In this phased array antenna, the pattern for wiring to the subarray antenna is provided on the outer periphery of the package. Even when these patterns are provided on the surface opposite to the antenna element formation surface, a gap is required between the packages. Also, there remains a problem with exhaust heat.
Further, although the semiconductor chip is divided into pieces smaller than 13.6 mm × 13.6 mm, in general, a semiconductor chip exceeding the reticle cannot be manufactured. The maximum reticle of a semiconductor manufacturing apparatus is about 20 mm × 20 mm.
That is, array antennas exceeding 20 mm × 20 mm cannot be manufactured in a lump. Therefore, it is difficult to configure a large-scale phased array antenna using the phased subarray antenna disclosed in Non-Patent Document 1.

特開平１１−３４０７２４号公報JP-A-11-340724

Jonathan Hacker，Chris Hillman，Alex Papavasiliou，Chong Gon Kim，Abbas Abbaspour-Tamijani，Choul Young Kim，Dong Woo Kang，Babriel Rebeiz，“A 16-Element Transmit / Receive Q-Band Electronically Steerable Subarray Tile，”Microwave Symposium Digest(MTT)，2012 IEEE MTT-S International，2012.Jonathan Hacker, Chris Hillman, Alex Papavasiliou, Chong Gon Kim, Abbas Abbaspour-Tamijani, Choul Young Kim, Dong Woo Kang, Babriel Rebeiz, “A 16-Element Transmit / Receive Q-Band Electronically Steerable Subarray Tile,” Microwave Symposium Digest ( MTT), 2012 IEEE MTT-S International, 2012.

従来のアンテナ装置は以上のように構成されているので、アンテナ素子を等間隔に配列することができず、また、アンテナ素子のグラウンドを同一面に形成することができない。このため、アレーアンテナの特性が劣化してしまう課題があった。
また、排熱が困難であることに伴う熱の影響や、ミリ波帯などの高周波化に伴って特性が劣化し、大規模なフェーズドアレーアンテナの構築が困難である課題があった。
また、サブアレーアンテナの数だけ配線が必要であり、外部回路基板に全ての配線数に応じた分配機能を持たせる必要があるため、アレーアンテナ装置の大型化を招いてしまう課題があった。 Since the conventional antenna device is configured as described above, the antenna elements cannot be arranged at equal intervals, and the ground of the antenna elements cannot be formed on the same plane. For this reason, there has been a problem that the characteristics of the array antenna deteriorate.
In addition, there is a problem that it is difficult to construct a large-scale phased array antenna due to the influence of heat due to difficulty in exhausting heat and the deterioration of characteristics due to higher frequencies such as millimeter waves.
In addition, as many wirings as the number of sub-array antennas are necessary, and it is necessary to provide a distribution function corresponding to the number of all wirings on the external circuit board, which causes a problem of increasing the size of the array antenna device.

この発明は上記のような課題を解決するためになされたもので、アレーアンテナ特性の劣化を招くことなく、大規模なフェーズドアレーアンテナの構築を実現することができる小型のアンテナ装置と、そのアンテナ装置に用いる高周波回路とを得ることを目的とする。   The present invention has been made to solve the above-described problems, and a small antenna device capable of realizing the construction of a large-scale phased array antenna without deteriorating the array antenna characteristics, and the antenna. It aims at obtaining the high frequency circuit used for an apparatus.

この発明に係る高周波回路は、半導体ウェハと、絶縁膜と導体パターンのうち、少なくとも１つを含んでいる再配線層と、その再配線層に形成され、外部回路と接続される外部回路接続端子とを備え、その再配線層は半導体ウェハの上に形成され、その半導体ウェハは半導体プロセスにおける露光単位で形成されるレティクル回路を複数備え、複数のレティクル回路の中のいずれか１つのレティクル回路と外部回路接続端子の接続を行う第１の接続手段を再配線層に備えるようにしたものである。   A high-frequency circuit according to the present invention includes a semiconductor wafer, a rewiring layer including at least one of an insulating film and a conductor pattern, and an external circuit connection terminal formed in the rewiring layer and connected to an external circuit The redistribution layer is formed on a semiconductor wafer, and the semiconductor wafer includes a plurality of reticle circuits formed in exposure units in a semiconductor process, and one of the plurality of reticle circuits, The rewiring layer is provided with first connection means for connecting the external circuit connection terminals.

この発明によれば、半導体ウェハと、絶縁膜と導体パターンのうち、少なくとも１つを含んでいる再配線層と、その再配線層に形成され、外部回路と接続される外部回路接続端子とを備え、その再配線層は半導体ウェハの上に形成され、その半導体ウェハは半導体プロセスにおける露光単位で形成されるレティクル回路を複数備え、複数のレティクル回路の中のいずれか１つのレティクル回路と外部回路接続端子の接続を行う第１の接続手段を再配線層に備えるように構成したので、アレーアンテナ特性の劣化を招くことなく、大規模なフェーズドアレーアンテナの構築を実現することができる小型のアンテナ装置が得られる効果がある。   According to the present invention, a semiconductor wafer, a rewiring layer including at least one of an insulating film and a conductor pattern, and an external circuit connection terminal formed in the rewiring layer and connected to an external circuit are provided. The redistribution layer is formed on a semiconductor wafer, and the semiconductor wafer includes a plurality of reticle circuits formed by exposure units in a semiconductor process, and one of the plurality of reticle circuits and an external circuit Since the first connection means for connecting the connection terminals is provided in the redistribution layer, a small antenna capable of realizing the construction of a large-scale phased array antenna without deteriorating the array antenna characteristics. There is an effect that a device can be obtained.

この発明の実施の形態１による高周波回路を示す上面透過図である。1 is a top transparent view showing a high-frequency circuit according to Embodiment 1 of the present invention. 図１におけるＡ−Ａ’断面図である。It is A-A 'sectional drawing in FIG. 従来の高周波回路を示す側面透過図である。It is a side transmissive view showing a conventional high-frequency circuit. 従来の高周波回路を示す側面透過図である。It is a side transmissive view showing a conventional high-frequency circuit. 従来の高周波回路が２×１実装された場合の上面透過図である。It is an upper surface transmission figure at the time of mounting the conventional high frequency circuit 2x1. この発明の実施の形態１による他の高周波回路を示す上面透過図である。It is an upper surface transmission figure which shows the other high frequency circuit by Embodiment 1 of this invention. この発明の実施の形態２による高周波回路を示す上面透過図である。It is an upper surface transmission figure which shows the high frequency circuit by Embodiment 2 of this invention. 図７におけるＡ−Ａ’断面図である。It is A-A 'sectional drawing in FIG. 図７におけるＢ−Ｂ’断面図である。It is B-B 'sectional drawing in FIG. 図７におけるＣ−Ｃ’断面図である。It is C-C 'sectional drawing in FIG. 従来の高周波回路が３×３実装された場合の上面透過図である。It is an upper surface transmission figure in case the conventional high frequency circuit is mounted 3x3. この実施の形態２の高周波回路が３×３実装された場合の上面透過図である。It is a transparent top view when the high-frequency circuit of the second embodiment is mounted 3 × 3. この発明の実施の形態２による他の高周波回路を示す上面透過図である。It is an upper surface transmission figure which shows the other high frequency circuit by Embodiment 2 of this invention. この発明の実施の形態３によるアンテナ装置を示す上面透過図である。It is an upper surface transmission figure which shows the antenna apparatus by Embodiment 3 of this invention. 図１４におけるＡ−Ａ’断面図である。It is A-A 'sectional drawing in FIG. この発明の実施の形態４によるアンテナ装置を示す上面透過図である。It is an upper surface transmission figure which shows the antenna apparatus by Embodiment 4 of this invention. 図１６におけるＡ−Ａ’断面図である。It is A-A 'sectional drawing in FIG. この実施の形態４のアンテナ装置が５×４実装された場合の上面透過図である。It is an upper surface penetration figure at the time of the antenna device of this Embodiment 4 being mounted 5 * 4. この実施の形態４のアンテナ装置が５×４実装された場合の側面透過図である。It is a transparent side view when the antenna device of the fourth embodiment is mounted 5 × 4. この発明の実施の形態５によるアンテナ装置を示す断面図である。It is sectional drawing which shows the antenna apparatus by Embodiment 5 of this invention. この発明の実施の形態６によるアンテナ装置を示す断面図である。It is sectional drawing which shows the antenna apparatus by Embodiment 6 of this invention. この発明の実施の形態７によるアンテナ装置を示す上面図である。It is a top view which shows the antenna apparatus by Embodiment 7 of this invention. この発明の実施の形態７によるアンテナ装置を示す断面図である。It is sectional drawing which shows the antenna apparatus by Embodiment 7 of this invention. この発明の実施の形態７によるアンテナ装置のうち、半導体ウェハ２と再配線層６を示す上面ブロック図である。It is an upper surface block diagram which shows the semiconductor wafer 2 and the rewiring layer 6 among the antenna devices by Embodiment 7 of this invention.

実施の形態１．
図１はこの発明の実施の形態１による高周波回路を示す上面透過図であり、図２は図１におけるＡ−Ａ’断面図である。
図１及び図２において、外部高周波回路１は、例えば、ローカル信号を発振するローカル信号源や、中間周波数信号を発振する中間周波数信号源などが設けられている外部回路である。
半導体ウェハ２は複数のレティクル５が残るようにダイシング加工が施されたウェハであり、外部高周波回路１の上に載せられている。 Embodiment 1 FIG.
1 is a top transparent view showing a high-frequency circuit according to Embodiment 1 of the present invention, and FIG. 2 is a cross-sectional view taken along line AA ′ in FIG.
1 and 2, the external high frequency circuit 1 is an external circuit provided with, for example, a local signal source that oscillates a local signal, an intermediate frequency signal source that oscillates an intermediate frequency signal, and the like.
The semiconductor wafer 2 is a wafer that has been diced so that a plurality of reticles 5 remain, and is placed on the external high-frequency circuit 1.

半導体ウェハ２の上部には回路形成層３が形成されており、その回路形成層３の表面が回路形成面４である。
レティクル（レティクル回路）５は半導体プロセスにおける露光単位で形成される回路であって、レティクル５は回路が半導体ウェハ２に露光されたエリア（回路露光領域）であり、半導体ウェハ２における回路形成層３に形成されている。図１及び図２の例では、２個（１×２）のレティクル５が形成されているが、３個以上のレティクル５が形成されていてもよい。
レティクル５の中にはアクティブ回路が形成されている。アクティブ回路としては、例えば、外部高周波回路１におけるローカル信号源（図示せず）から発振されたローカル信号と中間周波数信号源（図示せず）から発振された中間周波数信号を混合するミキサー回路のほか、増幅器、位相器、逓倍器やスイッチ回路などが考えられる。 A circuit forming layer 3 is formed on the semiconductor wafer 2, and the surface of the circuit forming layer 3 is a circuit forming surface 4.
A reticle (reticle circuit) 5 is a circuit formed by an exposure unit in a semiconductor process. The reticle 5 is an area (circuit exposure region) where the circuit is exposed to the semiconductor wafer 2, and the circuit forming layer 3 in the semiconductor wafer 2. Is formed. In the example of FIGS. 1 and 2, two (1 × 2) reticles 5 are formed, but three or more reticles 5 may be formed.
An active circuit is formed in the reticle 5. Examples of the active circuit include a mixer circuit that mixes a local signal oscillated from a local signal source (not shown) and an intermediate frequency signal oscillated from an intermediate frequency signal source (not shown) in the external high-frequency circuit 1. An amplifier, a phase shifter, a multiplier, a switch circuit, etc. can be considered.

再配線層６は回路形成層３の表面である回路形成面４に形成されている積層誘電体であり、絶縁膜と導体パターンのうち、少なくとも１つを含んでいる。
入出力端子７は再配線層６に形成されている外部回路接続端子である。
入出力端子８はレティクル５に形成されている端子である。
配線９は再配線層６の中で入出力端子７と入出力端子８間を電気的に接続し、配線１０は入出力端子７と外部高周波回路１間を電気的に接続している。
なお、配線９は第１の接続手段を構成している。 The rewiring layer 6 is a laminated dielectric formed on the circuit forming surface 4 which is the surface of the circuit forming layer 3 and includes at least one of an insulating film and a conductor pattern.
The input / output terminal 7 is an external circuit connection terminal formed in the rewiring layer 6.
The input / output terminal 8 is a terminal formed on the reticle 5.
The wiring 9 electrically connects the input / output terminal 7 and the input / output terminal 8 in the rewiring layer 6, and the wiring 10 electrically connects the input / output terminal 7 and the external high-frequency circuit 1.
The wiring 9 constitutes a first connecting means.

この実施の形態１の高周波回路は、１×２のレティクルが残るようにダイシング加工が施された半導体ウェハ２の回路形成面４に再配線層６が形成されており、１個のレティクル５のサイズを超える規模の半導体集積回路となっている。
なお、配線９が入出力端子７と入出力端子８間を電気的に接続し、配線１０が入出力端子７と外部高周波回路１間を電気的に接続することで、レティクル５と外部高周波回路１が電気的に接続されている。 In the high-frequency circuit of the first embodiment, a rewiring layer 6 is formed on the circuit forming surface 4 of the semiconductor wafer 2 that has been diced so that a 1 × 2 reticle remains. The semiconductor integrated circuit has a size exceeding the size.
Note that the wiring 9 electrically connects the input / output terminal 7 and the input / output terminal 8, and the wiring 10 electrically connects the input / output terminal 7 and the external high-frequency circuit 1, so that the reticle 5 and the external high-frequency circuit are connected. 1 is electrically connected.

この実施の形態１の高周波回路の構造を明確にするために、従来の高周波回路の構造を説明する。
図３及び図４は従来の高周波回路を示す側面透過図であり、図５は従来の高周波回路が２×１実装された場合の上面透過図である。
ただし、図３から図５において、図１及び図２に相当する部材は同一の符号を付している。 In order to clarify the structure of the high-frequency circuit of the first embodiment, the structure of the conventional high-frequency circuit will be described.
3 and 4 are side transparent views showing a conventional high-frequency circuit, and FIG. 5 is a top transparent view when the conventional high-frequency circuit is mounted 2 × 1.
However, in FIGS. 3 to 5, members corresponding to FIGS. 1 and 2 are denoted by the same reference numerals.

従来の高周波回路では、図３に示すように、半導体集積回路２０の回路形成層３に単一のレティクル５が形成されており、レティクル５に形成された入出力端子８は、配線１０によって外部高周波回路１と接続されている。
また、従来の高周波回路では、図４に示すように、半導体集積回路２０の回路形成層３に単一のレティクル５が形成されており、半導体集積回路２０の回路形成面４に再配線層６が形成されている。また、再配線層６に形成された入出力端子７とレティクル５に形成された入出力端子８が、再配線層６の中の配線９で接続されており、また、その入出力端子７と外部高周波回路１が、配線１０で接続されている。
従来の高周波回路が２×１実装される場合、図５に示すように、半導体集積回路２０の実装のハンドリング、あるいは、配線１０のためのスペース３０が必要になる。 In the conventional high-frequency circuit, as shown in FIG. 3, a single reticle 5 is formed on the circuit forming layer 3 of the semiconductor integrated circuit 20, and the input / output terminal 8 formed on the reticle 5 is externally connected by wiring 10. The high frequency circuit 1 is connected.
In the conventional high-frequency circuit, as shown in FIG. 4, a single reticle 5 is formed on the circuit forming layer 3 of the semiconductor integrated circuit 20, and the rewiring layer 6 is formed on the circuit forming surface 4 of the semiconductor integrated circuit 20. Is formed. The input / output terminal 7 formed on the rewiring layer 6 and the input / output terminal 8 formed on the reticle 5 are connected by the wiring 9 in the rewiring layer 6. The external high frequency circuit 1 is connected by a wiring 10.
When a conventional high-frequency circuit is mounted in 2 × 1, as shown in FIG. 5, the mounting of the semiconductor integrated circuit 20 or the space 30 for the wiring 10 is required.

これに対して、この実施の形態１の高周波回路では、半導体ウェハ２が、２×１のレティクル５が残るようにダイシング加工が施されているので、半導体ウェハ２の実装のハンドリング等のためのスペース３０が不要である。このため、大規模な回路を形成する場合、高密度なレティクル５の配置が可能になり、装置の小形化を図ることができる。
なお、レティクル５の露光可能な最大サイズは、通常、２０ｍｍ□程度であるが、この実施の形態１では、半導体ウェハ２が、２×１のレティクル５が残るようにダイシング加工が施されているので、２０ｍｍ□を超える大規模な半導体集積回路を一括で形成することが可能である。
一括で形成する場合には、実装の数や部品の数の削減が可能であるため低価格化を図ることができる。 On the other hand, in the high-frequency circuit according to the first embodiment, the semiconductor wafer 2 is diced so that the 2 × 1 reticle 5 remains, so that the mounting of the semiconductor wafer 2 can be performed. Space 30 is unnecessary. For this reason, when a large-scale circuit is formed, the high-density reticle 5 can be arranged, and the apparatus can be miniaturized.
The maximum size of the reticle 5 that can be exposed is normally about 20 mm □, but in the first embodiment, the semiconductor wafer 2 is diced so that the 2 × 1 reticle 5 remains. Therefore, it is possible to collectively form a large-scale semiconductor integrated circuit exceeding 20 mm □.
In the case of forming all at once, the number of mountings and the number of parts can be reduced, so that the cost can be reduced.

以上で明らかなように、この実施の形態１によれば、半導体ウェハ２と、絶縁膜と導体パターンのうち、少なくとも１つを含んでいる再配線層６と、その再配線層６に形成され、外部高周波回路１と接続される入出力端子７とを備え、その再配線層６は半導体ウェハ２の上に形成され、その半導体ウェハ２は半導体プロセスにおける露光単位で形成されるレティクル５を複数備え、複数のレティクル５の中のいずれか１つのレティクル５と入出力端子７を接続する配線９を再配線層６に備えるように構成したので、アレーアンテナ特性の劣化を招くことなく、大規模なフェーズドアレーアンテナの構築を実現することができるアンテナ装置が得られる効果を奏する。   As apparent from the above, according to the first embodiment, the semiconductor wafer 2, the rewiring layer 6 including at least one of the insulating film and the conductor pattern, and the rewiring layer 6 are formed. And an input / output terminal 7 connected to the external high-frequency circuit 1, the rewiring layer 6 is formed on the semiconductor wafer 2, and the semiconductor wafer 2 includes a plurality of reticles 5 formed in an exposure unit in a semiconductor process. Since the rewiring layer 6 includes the wiring 9 for connecting any one of the reticles 5 and the input / output terminal 7 to the rewiring layer 6, the large-scale operation without causing deterioration of the array antenna characteristics. It is possible to obtain an antenna device that can realize the construction of a simple phased array antenna.

この実施の形態１では、１×２のレティクル５のサイズが同じ２０ｍｍ□であるものを示したが、サイズが異なるレティクル５が半導体ウェハ２に形成されるものであってもよく、同様の効果を得ることができる。
また、この実施の形態１では、１×２のレティクル５（直線状に配置されている複数のレティクル５が）が半導体ウェハ２に形成されている例を示したが、図６に示すように、Ｎ×２（Ｎは自然数）のレティクル５（格子状に等間隔で周期的に配置されている複数のレティクル５が）が半導体ウェハ２に形成されるものであってもよく、同様の効果を得ることができる。 In the first embodiment, the 1 × 2 reticle 5 has the same size of 20 mm □, but the reticle 5 having a different size may be formed on the semiconductor wafer 2, and the same effect is obtained. Can be obtained.
In the first embodiment, an example in which a 1 × 2 reticle 5 (a plurality of reticles 5 arranged in a straight line) is formed on the semiconductor wafer 2 is shown, but as shown in FIG. , N × 2 (N is a natural number) reticles 5 (a plurality of reticles 5 periodically arranged at regular intervals in a lattice shape) may be formed on the semiconductor wafer 2, and the same effect Can be obtained.

実施の形態２．
図７はこの発明の実施の形態２による高周波回路を示す上面透過図である。
図８は図７におけるＡ−Ａ’断面図であり、図９は図７におけるＢ−Ｂ’断面図であり、図１０は図７におけるＣ−Ｃ’断面図である。
図７から図１０において、図１及び図２と同一符号は同一または相当部分を示すので説明を省略する。
配線１１は再配線層６の中で、図中左側のレティクル５に形成されている入出力端子８と図中右側のレティクル５に形成されている入出力端子８間を電気的に接続している。なお、配線１１は第２の接続手段を構成している。
配線１２は再配線層６の中で、図中左側のレティクル５を跨ぐように、再配線層６に形成されている入出力端子７と図中右側のレティクル５に形成されている入出力端子８間を電気的に接続している。なお、配線１２は第３の接続手段を構成している。 Embodiment 2. FIG.
FIG. 7 is a top transparent view showing a high-frequency circuit according to Embodiment 2 of the present invention.
8 is a cross-sectional view along AA ′ in FIG. 7, FIG. 9 is a cross-sectional view along BB ′ in FIG. 7, and FIG. 10 is a cross-sectional view along CC ′ in FIG.
7 to 10, the same reference numerals as those in FIG. 1 and FIG.
In the rewiring layer 6, the wiring 11 is electrically connected between the input / output terminal 8 formed on the left reticle 5 and the input / output terminal 8 formed on the right reticle 5 in the figure. Yes. Note that the wiring 11 constitutes a second connecting means.
In the rewiring layer 6, the wiring 12 straddles the reticle 5 on the left side in the drawing, and the input / output terminal 7 formed on the rewiring layer 6 and the input / output terminal formed on the right reticle 5 in the drawing. 8 are electrically connected. Note that the wiring 12 constitutes third connection means.

この実施の形態２では、半導体ウェハ２に形成されている１×２のレティクル５間を電気的に接続するために、配線１１が、再配線層６の中で、図中左側のレティクル５に形成されている入出力端子８と、図中右側のレティクル５に形成されている入出力端子８とを電気的に接続している。
また、図中右側のレティクル５を外部高周波回路１と電気的に接続するために、配線１２が、再配線層６の中で、図中左側のレティクル５を跨ぐように、再配線層６に形成されている入出力端子７と、図中右側のレティクル５に形成されている入出力端子８とを電気的に接続している。
図７の例では、半導体ウェハ２に形成されているレティクル５の数が２個であるため、配線１１が、図中左側のレティクル５に形成されている入出力端子８と、図中右側のレティクル５に形成されている入出力端子８とを電気的に接続しているが、例えば、半導体ウェハ２に直線状に形成されているレティクル５の数が３個である場合、配線１１が、真ん中のレティクル５を跨ぐように、左端のレティクル５に形成されている入出力端子８と、右端のレティクル５に形成されている入出力端子８とを電気的に接続するようにしてもよい。 In the second embodiment, in order to electrically connect the 1 × 2 reticles 5 formed on the semiconductor wafer 2, the wiring 11 is connected to the reticle 5 on the left side in the drawing in the rewiring layer 6. The formed input / output terminal 8 is electrically connected to the input / output terminal 8 formed on the right reticle 5 in the drawing.
Further, in order to electrically connect the right reticle 5 in the figure to the external high frequency circuit 1, the wiring 12 is connected to the rewiring layer 6 so as to straddle the reticle 5 on the left side in the figure in the rewiring layer 6. The formed input / output terminal 7 is electrically connected to the input / output terminal 8 formed on the right reticle 5 in the drawing.
In the example of FIG. 7, since the number of reticles 5 formed on the semiconductor wafer 2 is two, the wiring 11 is connected to the input / output terminals 8 formed on the reticle 5 on the left side in the drawing and the right side in the drawing. Although the input / output terminal 8 formed on the reticle 5 is electrically connected, for example, when the number of the reticles 5 formed linearly on the semiconductor wafer 2 is three, the wiring 11 is The input / output terminal 8 formed on the leftmost reticle 5 and the input / output terminal 8 formed on the rightmost reticle 5 may be electrically connected so as to straddle the middle reticle 5.

この実施の形態２では、半導体ウェハ２に形成されている１×２のレティクル５間を電気的に接続する場合、再配線層６の中の配線１１で入出力端子８間を接続するため、半導体ウェハ２の実装のハンドリング等のためのスペース３０が不要である。
また、図中右側のレティクル５を外部高周波回路１と電気的に接続する場合、再配線層６の中で、図中左側のレティクル５を跨ぐように、再配線層６の中の配線１２で入出力端子７と入出力端子８を接続するため、外部高周波回路１との接続部である入出力端子７を片側に集約させることができる。図７の例では、図中左側に入出力端子７を集約させている。
したがって、上記実施の形態１の高周波回路よりも更に、高密度な実装が可能なる効果が得られる。 In the second embodiment, when the 1 × 2 reticles 5 formed on the semiconductor wafer 2 are electrically connected, the wirings 11 in the rewiring layer 6 are connected between the input / output terminals 8. The space 30 for handling the mounting of the semiconductor wafer 2 is not necessary.
Further, when the right reticle 5 in the figure is electrically connected to the external high-frequency circuit 1, the wiring 12 in the rewiring layer 6 extends across the reticle 5 on the left in the figure in the rewiring layer 6. Since the input / output terminal 7 and the input / output terminal 8 are connected, the input / output terminal 7 which is a connection portion with the external high-frequency circuit 1 can be concentrated on one side. In the example of FIG. 7, the input / output terminals 7 are gathered on the left side in the drawing.
Therefore, it is possible to obtain an effect that enables higher-density mounting than the high-frequency circuit of the first embodiment.

ここで、図１１は従来の高周波回路が３×３実装された場合の上面透過図である。
従来の高周波回路では、半導体集積回路２０の実装のハンドリング、あるいは、配線１０のためのスペース３０が必要になる。
また、内側の半導体集積回路２０（図中、真ん中の半導体集積回路２０）から外側へ導く配線１３のためのスペース３１が必要になる。
また、外部高周波回路１の内層への配線１４のためのスペースや、スルーホール１５のためのスペース３２が必要になる。 Here, FIG. 11 is a transparent top view when a conventional high-frequency circuit is mounted in 3 × 3.
In the conventional high frequency circuit, the mounting of the semiconductor integrated circuit 20 or the space 30 for the wiring 10 is required.
In addition, a space 31 for the wiring 13 that leads from the inner semiconductor integrated circuit 20 (the semiconductor integrated circuit 20 in the middle in the figure) to the outside is required.
Further, a space for the wiring 14 to the inner layer of the external high frequency circuit 1 and a space 32 for the through hole 15 are required.

図１２はこの実施の形態２の高周波回路が３×３実装された場合の上面透過図である。
この実施の形態２の高周波回路では、半導体ウェハ２が、３×３のレティクル５が残るようにダイシング加工が施されているので、図１２に示すように、従来の高周波回路で必要となる半導体集積回路２０の実装のハンドリング、外側へ導く配線１３のためのスペース３１、配線１４のためのスペースや、スルーホール１５のためのスペース３２が不要である。このため、大規模な回路を形成する場合、高密度なレティクル５の配置が可能になり、装置の小形化を図ることができる。 FIG. 12 is a top transparent diagram when the high-frequency circuit of the second embodiment is mounted in 3 × 3.
In the high-frequency circuit of the second embodiment, the semiconductor wafer 2 is diced so that the 3 × 3 reticle 5 remains, so that the semiconductor required in the conventional high-frequency circuit is shown in FIG. The mounting of the integrated circuit 20, the space 31 for the wiring 13 that leads to the outside, the space for the wiring 14, and the space 32 for the through hole 15 are unnecessary. For this reason, when a large-scale circuit is formed, the high-density reticle 5 can be arranged, and the apparatus can be miniaturized.

レティクル５の露光可能な最大サイズは、通常、２０ｍｍ□程度であるが、この実施の形態２では、半導体ウェハ２が、３×３のレティクル５が残るようにダイシング加工が施されているので、２０ｍｍ□を超える大規模な半導体集積回路（図１２では、６０ｍｍ□を超える半導体集積回路）を一括で形成することが可能である。
一括で形成する場合には、実装の数や部品の数の削減が可能であるため低価格化を図ることができる。 The maximum exposureable size of the reticle 5 is normally about 20 mm □, but in the second embodiment, since the semiconductor wafer 2 is diced so that the 3 × 3 reticle 5 remains, A large-scale semiconductor integrated circuit exceeding 20 mm □ (in FIG. 12, a semiconductor integrated circuit exceeding 60 mm □) can be formed at a time.
In the case of forming all at once, the number of mountings and the number of parts can be reduced, so that the cost can be reduced.

この実施の形態２では、３×３のレティクル５のサイズが同じ２０ｍｍ□であるものを示したが、サイズが異なるレティクル５が半導体ウェハ２に形成されるものであってもよく、同様の効果を得ることができる。
また、図６に示した例と同様に、Ｎ×２のレティクル５が半導体ウェハ２に形成された場合や、Ｍ×Ｍ（Ｍは３以上の自然数）のレティクル５が半導体ウェハ２に形成された場合においても同様の効果を得ることができる。 In the second embodiment, the 3 × 3 reticle 5 has the same size of 20 mm □, but the reticle 5 having a different size may be formed on the semiconductor wafer 2, and the same effect is obtained. Can be obtained.
Similarly to the example shown in FIG. 6, an N × 2 reticle 5 is formed on the semiconductor wafer 2, or an M × M (M is a natural number of 3 or more) reticle 5 is formed on the semiconductor wafer 2. The same effect can be obtained even in the case of.

図１３はこの発明の実施の形態２による他の高周波回路を示す上面透過図である。
再配線層６における配線１２が分岐を有する場合（図１３の例では、図中左側のレティクル５を跨ぐ配線１２が分岐部１６で２つの分岐されている）、再配線層６の中で、一方の分岐配線（第４の接続手段）が図中右側のレティクル５に形成されている入出力端子８と接続されるとともに、他方の分岐配線（第４の接続手段）が図中左側のレティクル５に形成されている入出力端子８と接続される。
この場合、外部高周波回路１と接続する接続手段や、再配線層６における入出力端子の数を分岐の数だけ減らすことができるようになり、更に省面積な高周波回路や、高密度な高周波回路を実現することが可能になる。
ここでは、再配線層６における配線１２が分岐を有する例を示しているが、配線９又は配線１１が分岐を有し、配線９又は配線１１の分岐配線が２つ以上のレティクル５に形成されている入出力端子８と接続されているようにしてもよい。 FIG. 13 is a top transparent view showing another high-frequency circuit according to Embodiment 2 of the present invention.
When the wiring 12 in the rewiring layer 6 has a branch (in the example of FIG. 13, the wiring 12 straddling the reticle 5 on the left side in the drawing is branched by two branches 16), in the rewiring layer 6, One branch wiring (fourth connecting means) is connected to the input / output terminal 8 formed on the right reticle 5 in the drawing, and the other branch wiring (fourth connecting means) is connected to the left reticle in the drawing. 5 is connected to the input / output terminal 8 formed in the circuit 5.
In this case, it becomes possible to reduce the number of input / output terminals in the connection means connected to the external high-frequency circuit 1 and the rewiring layer 6 by the number of branches, and further reduce the area and high-density high-frequency circuit. Can be realized.
Here, an example in which the wiring 12 in the rewiring layer 6 has a branch is shown, but the wiring 9 or the wiring 11 has a branch, and the branch wiring of the wiring 9 or the wiring 11 is formed in two or more reticles 5. It may be connected to the input / output terminal 8.

実施の形態３．
図１４はこの発明の実施の形態３によるアンテナ装置を示す上面透過図であり、図１５は図１４におけるＡ−Ａ’断面図である。
図１４及び図１５において、図１及び図２と同一符号は同一または相当部分を示すので説明を省略する。
この実施の形態３では、上記実施の形態１の高周波回路を実装しているアンテナ装置について説明するが、アンテナ装置が、上記実施の形態２の高周波回路を実装しているものであってもよい。 Embodiment 3 FIG.
FIG. 14 is a top transparent view showing an antenna apparatus according to Embodiment 3 of the present invention, and FIG. 15 is a cross-sectional view taken along line AA ′ in FIG.
14 and 15, the same reference numerals as those in FIGS. 1 and 2 indicate the same or corresponding parts, and thus description thereof is omitted.
In the third embodiment, the antenna device on which the high-frequency circuit of the first embodiment is mounted will be described. However, the antenna device may be one on which the high-frequency circuit of the second embodiment is mounted. .

アンテナ放射素子４０は再配線層６の上部に形成されている。
入出力端子４１はレティクル５内のアクティブ回路に形成されており、ＲＦ信号（高周波信号）を入出力する端子である。
配線４２は再配線層６の中で、アンテナ放射素子４０とアクティブ回路の入出力端子４１を電気的に接続している。
なお、入出力端子４１及び配線４２はアンテナ結合手段を構成している。 The antenna radiating element 40 is formed on the rewiring layer 6.
The input / output terminal 41 is formed in an active circuit in the reticle 5 and is a terminal for inputting / outputting an RF signal (high frequency signal).
The wiring 42 electrically connects the antenna radiating element 40 and the input / output terminal 41 of the active circuit in the rewiring layer 6.
The input / output terminal 41 and the wiring 42 constitute an antenna coupling means.

この実施の形態３のアンテナ装置では、上記実施の形態１の高周波回路と同様の理由により、大規模なアンテナ装置を形成する場合、高密度なレティクル５及びアンテナ放射素子４０の配置が可能になり、装置の小形化を図ることができる。
また、レティクル５の露光可能な最大サイズは、通常、２０ｍｍ□程度であるが、この実施の形態３では、半導体ウェハ２が、２×１のレティクル５が残るようにダイシング加工が施されているので、２０ｍｍ□を超える大規模なアンテナ装置を一括で形成することが可能である。
一括で形成する場合には、実装の数や部品の数の削減が可能であるため低価格化を図ることができる。 In the antenna device according to the third embodiment, when a large-scale antenna device is formed for the same reason as the high-frequency circuit according to the first embodiment, the high-density reticle 5 and the antenna radiating element 40 can be arranged. Therefore, the apparatus can be miniaturized.
The maximum size of the reticle 5 that can be exposed is normally about 20 mm □, but in the third embodiment, the semiconductor wafer 2 is diced so that the 2 × 1 reticle 5 remains. Therefore, it is possible to collectively form a large-scale antenna device exceeding 20 mm □.
In the case of forming all at once, the number of mountings and the number of parts can be reduced, so that the cost can be reduced.

図５に示している従来の高周波回路を実装するアンテナ装置では、アンテナの接地導体がレティクル５又は再配線層６に形成されるため、アンテナの接地導体が同一面に形成されない。
この実施の形態３のアンテナ装置では、アンテナ放射素子４０の接地導体を再配線層６において同一面に形成することができる。
このため、複数のアンテナ放射素子４０がアレー配置される場合、この実施の形態３では、アレーアンテナ特性が向上する。
なお、アンテナ放射素子４０の接地導体をレティクル５に形成する場合でも、再配線層６の厚みが、半導体ウェハ２の厚みと比べ十分に小さく、レティクル５に設けられた接地導体を再配線層６で接続することは容易である。したがって、アンテナ放射素子４０から見てほぼ同一面に接地導体が形成されるため、アレーアンテナ特性が良くなる。 In the antenna device in which the conventional high-frequency circuit shown in FIG. 5 is mounted, since the antenna ground conductor is formed on the reticle 5 or the redistribution layer 6, the antenna ground conductor is not formed on the same surface.
In the antenna device of the third embodiment, the ground conductor of the antenna radiating element 40 can be formed on the same surface in the rewiring layer 6.
For this reason, when a plurality of antenna radiating elements 40 are arranged in an array, the third embodiment improves the array antenna characteristics.
Even when the ground conductor of the antenna radiation element 40 is formed on the reticle 5, the thickness of the rewiring layer 6 is sufficiently smaller than the thickness of the semiconductor wafer 2, and the ground conductor provided on the reticle 5 is replaced with the rewiring layer 6. It is easy to connect with. Therefore, since the ground conductor is formed on substantially the same surface as viewed from the antenna radiating element 40, the array antenna characteristics are improved.

この実施の形態３では、１×２のレティクル５のサイズが同じ２０ｍｍ□であるものを示したが、サイズが異なるレティクル５が半導体ウェハ２に形成されるものであってもよく、同様の効果を得ることができる。
また、図１２に示す３×３のレティクル５や、図６に示すＮ×２のレティクル５や、Ｍ×Ｍ（Ｍは３以上の自然数）のレティクル５が半導体ウェハ２に形成された場合においても同様の効果を得ることができる。 In the third embodiment, the size of the 1 × 2 reticle 5 is the same 20 mm □, but the reticle 5 having a different size may be formed on the semiconductor wafer 2, and the same effect is obtained. Can be obtained.
Further, in the case where the 3 × 3 reticle 5 shown in FIG. 12, the N × 2 reticle 5 shown in FIG. 6, or the M × M (M is a natural number of 3 or more) reticle 5 is formed on the semiconductor wafer 2. The same effect can be obtained.

この実施の形態３では、配線４２が、再配線層６の中で、アンテナ放射素子４０とアクティブ回路の入出力端子４１を電気的に接続しているものを示したが、接続手段である配線９及び配線１０によって、外部高周波回路１におけるローカル信号源（図示せず）及び中間周波数信号源（図示せず）と、レティクル５内のアクティブ回路に形成されているミキサー回路とを電気的に接続し、そのミキサー回路が、そのローカル信号源から発振されたローカル信号と、その中間周波数信号源から発振された中間周波数信号とを混合し、その混合した信号（高周波信号）を配線を介してアンテナ放射素子４０に出力するようにしてもよい。
ローカル信号源から発振されたローカル信号及び中間周波数信号源から発振された中間周波数信号は、入出力端子４１から入力されるＲＦ信号よりも周波数が低いため、配線１０において、より低損失に信号を通すことができるようになり、アンテナ装置の高周波化や低損失化を図ることができる。 In the third embodiment, the wiring 42 is one in which the antenna radiating element 40 and the input / output terminal 41 of the active circuit are electrically connected in the rewiring layer 6. 9 and wiring 10 electrically connect a local signal source (not shown) and an intermediate frequency signal source (not shown) in external high-frequency circuit 1 to a mixer circuit formed in an active circuit in reticle 5. The mixer circuit mixes the local signal oscillated from the local signal source and the intermediate frequency signal oscillated from the intermediate frequency signal source, and the mixed signal (high frequency signal) is connected to the antenna via the wiring. You may make it output to the radiation element 40. FIG.
Since the local signal oscillated from the local signal source and the intermediate frequency signal oscillated from the intermediate frequency signal source have a frequency lower than that of the RF signal input from the input / output terminal 41, the signal is transmitted at a lower loss in the wiring 10. As a result, the antenna device can be operated at high frequency and low loss.

なお、再配線層６の層数を増やし、再配線層６において、アンテナ放射素子４０とレティクル５の回路を電気的に遮蔽するグラウンドを設けた場合、アンテナ放射素子４０とレティクル５の回路のアイソレーションを確保することができる。   In addition, when the number of layers of the rewiring layer 6 is increased and a ground for electrically shielding the circuit of the antenna radiating element 40 and the reticle 5 is provided in the rewiring layer 6, the circuit of the antenna radiating element 40 and the reticle 5 is isolated. Can be secured.

この実施の形態３では、ミキサー回路から出力された高周波信号を配線を介してアンテナ放射素子４０に出力するものを示したが、レティクル５が、そのミキサー回路から出力された高周波信号を増幅させる高周波信号増幅回路を備え、そのミキサー回路とアンテナ放射素子４０が、その高周波信号増幅回路を介して接続されていてもよい。
また、レティクル５が、ローカル信号を増幅させるローカル信号増幅回路を備え、そのミキサー回路と外部回路接続端子である入出力端子７が、そのローカル信号増幅回路を介して接続されていてもよい。
あるいは、レティクル５が、中間周波数信号を増幅させる中間周波数信号増幅回路を備え、そのミキサー回路と外部回路接続端子である入出力端子７が、その中間周波数信号増幅回路を介して接続されていてもよい。 In the third embodiment, the high-frequency signal output from the mixer circuit is output to the antenna radiating element 40 via the wiring. However, the reticle 5 is a high-frequency signal that amplifies the high-frequency signal output from the mixer circuit. A signal amplification circuit may be provided, and the mixer circuit and the antenna radiating element 40 may be connected via the high-frequency signal amplification circuit.
In addition, the reticle 5 may include a local signal amplifier circuit that amplifies a local signal, and the mixer circuit and the input / output terminal 7 that is an external circuit connection terminal may be connected via the local signal amplifier circuit.
Alternatively, the reticle 5 includes an intermediate frequency signal amplification circuit that amplifies the intermediate frequency signal, and the mixer circuit and the input / output terminal 7 that is an external circuit connection terminal are connected via the intermediate frequency signal amplification circuit. Good.

実施の形態４．
図１６はこの発明の実施の形態４によるアンテナ装置を示す上面透過図であり、図１７は図１６におけるＡ−Ａ’断面図である。
図１６及び図１７において、図１４及び図１５と同一符号は同一または相当部分を示すので説明を省略する。
誘電体基板５１は再配線層６の上部に形成されており、誘電体基板５１には複数のアンテナ放射素子４０が配列されている。
なお、複数のアンテナ放射素子は一括で誘電体基板５１に形成されている。 Embodiment 4 FIG.
FIG. 16 is a top transparent view showing an antenna apparatus according to Embodiment 4 of the present invention, and FIG. 17 is a cross-sectional view along AA ′ in FIG.
16 and FIG. 17, the same reference numerals as those in FIG. 14 and FIG.
The dielectric substrate 51 is formed on the rewiring layer 6, and a plurality of antenna radiating elements 40 are arranged on the dielectric substrate 51.
The plurality of antenna radiating elements are collectively formed on the dielectric substrate 51.

アンテナ放射素子４０とレティクル５内のアクティブ回路との間において、アンテナ放射素子４０が設けられた領域を包含する大きさの領域内に接地導体５２が連続的に形成されている。
接地導体５２には結合孔５３（アンテナ放射素子４０とレティクル５内のアクティブ回路を電気的に接続する抜きパターン）が施されている。
５４はアンテナ放射素子４０とアクティブ回路の結合を表している。 Between the antenna radiating element 40 and the active circuit in the reticle 5, a ground conductor 52 is continuously formed in a region having a size including the region where the antenna radiating element 40 is provided.
The ground conductor 52 is provided with a coupling hole 53 (an extraction pattern for electrically connecting the antenna radiating element 40 and the active circuit in the reticle 5).
Reference numeral 54 denotes a coupling between the antenna radiating element 40 and the active circuit.

この実施の形態４のアンテナ装置では、上記実施の形態３と同様の理由により、大規模なアンテナ装置を形成する場合、高密度なレティクル５及びアンテナ放射素子４０の配置が可能になり、装置の小形化を図ることができる。
また、接地導体５２が同一面に形成されるため、接地導体が同一面に形成されない従来のアンテナ装置よりも、アレーアンテナ特性が向上する。
また、特許文献１や非特許文献１に開示されているフェーズドアレーアンテナが複数配列されている従来のアンテナ装置では、半導体集積回路やレティクルが個片化されており、実装スペースや配線スペースが必要であるが、この実施の形態４のアンテナ装置は、そのような実装スペースや配線スペースが不要であるため、従来のアンテナ装置よりも高密度な実装が可能である。 In the antenna device according to the fourth embodiment, when a large-scale antenna device is formed for the same reason as in the third embodiment, the high-density reticle 5 and the antenna radiating element 40 can be arranged. Miniaturization can be achieved.
Further, since the ground conductor 52 is formed on the same surface, the array antenna characteristics are improved as compared with the conventional antenna device in which the ground conductor is not formed on the same surface.
Further, in the conventional antenna device in which a plurality of phased array antennas disclosed in Patent Document 1 and Non-Patent Document 1 are arranged, a semiconductor integrated circuit and a reticle are separated into pieces, and a mounting space and a wiring space are required. However, since the antenna device according to the fourth embodiment does not require such a mounting space and wiring space, it can be mounted with a higher density than the conventional antenna device.

この実施の形態４では、１×２のレティクル５のサイズが同じ２０ｍｍ□であるものを示したが、サイズが異なるレティクル５が半導体ウェハ２に形成されるものであってもよく、同様の効果を得ることができる。
また、図１２に示す３×３のレティクル５や、図６に示すＮ×２のレティクル５や、Ｍ×Ｍ（Ｍは３以上の自然数）のレティクル５が半導体ウェハ２に形成された場合においても同様の効果を得ることができる。 In the fourth embodiment, the size of the 1 × 2 reticle 5 is the same 20 mm □, but the reticle 5 having a different size may be formed on the semiconductor wafer 2, and the same effect is obtained. Can be obtained.
Further, in the case where the 3 × 3 reticle 5 shown in FIG. 12, the N × 2 reticle 5 shown in FIG. 6, or the M × M (M is a natural number of 3 or more) reticle 5 is formed on the semiconductor wafer 2. The same effect can be obtained.

特に、レティクル５のアレー配置が自然数行×偶数列である場合、例えば、図１８及び図１９に示すように、レティクル５のアレー配置が５×４である場合、中心面１００で対称の構造となり、行毎に同一の構造とすることができるため、領域１１０を同一構造とすることができる。
このため、配線やアンテナの特性ばらつきを小さく抑えることができるため、アンテナ装置におけるアレーアンテナ特性のばらつきを小さく抑えることができる。 In particular, when the array arrangement of the reticle 5 is a natural number of rows × even columns, for example, as shown in FIGS. 18 and 19, when the array arrangement of the reticle 5 is 5 × 4, the structure is symmetrical on the center plane 100. Since the same structure can be provided for each row, the region 110 can have the same structure.
For this reason, variations in characteristics of wiring and antennas can be suppressed small, and variations in array antenna characteristics in the antenna device can be suppressed small.

この実施の形態４では、配線４２が、再配線層６の中で、アンテナ放射素子４０とアクティブ回路の入出力端子４１を電気的に接続しているものを示したが、接続手段である配線９及び配線１０によって、外部高周波回路１におけるローカル信号源（図示せず）及び中間周波数信号源（図示せず）と、レティクル５内のアクティブ回路に形成されているミキサー回路とを電気的に接続し、そのミキサー回路が、そのローカル信号源から発振されたローカル信号と、その中間周波数信号源から発振された中間周波数信号とを混合し、その混合した信号（高周波信号）を配線を介してアンテナ放射素子４０に出力するようにしてもよい。
ローカル信号源から発振されたローカル信号及び中間周波数信号源から発振された中間周波数信号は、入出力端子４１から入力されるＲＦ信号よりも周波数が低いため、配線１０において、より低損失に信号を通すことができるようになり、アンテナ装置の高周波化や低損失化を図ることができる。 In the fourth embodiment, the wiring 42 is one in which the antenna radiating element 40 and the input / output terminal 41 of the active circuit are electrically connected in the rewiring layer 6. 9 and wiring 10 electrically connect a local signal source (not shown) and an intermediate frequency signal source (not shown) in external high-frequency circuit 1 to a mixer circuit formed in an active circuit in reticle 5. The mixer circuit mixes the local signal oscillated from the local signal source and the intermediate frequency signal oscillated from the intermediate frequency signal source, and the mixed signal (high frequency signal) is connected to the antenna via the wiring. You may make it output to the radiation element 40. FIG.
Since the local signal oscillated from the local signal source and the intermediate frequency signal oscillated from the intermediate frequency signal source have a frequency lower than that of the RF signal input from the input / output terminal 41, the signal is transmitted at a lower loss in the wiring 10. As a result, the antenna device can be operated at high frequency and low loss.

なお、再配線層６の層数を増やし、再配線層６において、アンテナ放射素子４０とレティクル５の回路を電気的に遮蔽するグラウンドを設けた場合、アンテナ放射素子４０とレティクル５の回路のアイソレーションを確保することができる。   In addition, when the number of layers of the rewiring layer 6 is increased and a ground for electrically shielding the circuit of the antenna radiating element 40 and the reticle 5 is provided in the rewiring layer 6, the circuit of the antenna radiating element 40 and the reticle 5 is isolated. Can be secured.

この実施の形態４では、誘電体基板５１が再配線層６の上部に形成されており、複数のアンテナ放射素子４０が誘電体基板５１に形成されているものを示したが、誘電体基板５１の代わりに、金属ブロック、または、金属処理が施された誘電体ブロックが再配線層６の上部に形成されており、複数のアンテナ放射素子４０が金属ブロック、または、金属処理が施された誘電体ブロックに形成されているものであってもよく、同様の効果を得ることができる。
なお、複数のアンテナ放射素子４０は一括で金属ブロック、または、金属処理が施された誘電体ブロックに形成される。即ち、複数のアンテナ放射素子４０が金属ブロック又は金属処理が施された誘電体ブロックに一体に形成される。 In the fourth embodiment, the dielectric substrate 51 is formed on the rewiring layer 6 and the plurality of antenna radiating elements 40 are formed on the dielectric substrate 51. However, the dielectric substrate 51 is shown. Instead, a metal block or a dielectric block subjected to metal treatment is formed on the upper part of the redistribution layer 6, and a plurality of antenna radiating elements 40 are formed of metal blocks or metal dielectric. It may be formed on the body block, and the same effect can be obtained.
The plurality of antenna radiating elements 40 are collectively formed in a metal block or a dielectric block subjected to metal processing. In other words, the plurality of antenna radiating elements 40 are integrally formed on a metal block or a dielectric block subjected to metal processing.

実施の形態５．
図２０はこの発明の実施の形態５によるアンテナ装置を示す断面図であり、図において、図１７と同一符号は同一または相当部分を示すので説明を省略する。
ステージ６１は放熱構造６２が設けられた金属ブロックであり、半導体ウェハ２の高さと外部高周波回路１の高さが同一平面になるように、半導体ウェハ２と外部高周波回路１を載せている。
フレキシブル誘電体基板６３は一端が半導体ウェハ２の上に載せられ、他端が外部高周波回路１の上に載せられており、その両端が異方導電性接着剤である異方導電性フィルム６４によって、半導体ウェハ２及び外部高周波回路１と電気的に接続されている。 Embodiment 5 FIG.
FIG. 20 is a sectional view showing an antenna apparatus according to Embodiment 5 of the present invention. In the figure, the same reference numerals as those in FIG.
The stage 61 is a metal block provided with a heat dissipation structure 62, and the semiconductor wafer 2 and the external high-frequency circuit 1 are placed so that the height of the semiconductor wafer 2 and the height of the external high-frequency circuit 1 are on the same plane.
One end of the flexible dielectric substrate 63 is placed on the semiconductor wafer 2, the other end is placed on the external high-frequency circuit 1, and both ends thereof are formed by an anisotropic conductive film 64 that is an anisotropic conductive adhesive. The semiconductor wafer 2 and the external high frequency circuit 1 are electrically connected.

上記実施の形態１〜４では、半導体ウェハ２が外部高周波回路１の上に載せられているものを示したが、この実施の形態５では、半導体ウェハ２を外部高周波回路１の上ではなく、外部高周波回路１の側方に配置しているので、放熱構造６２が設けられているステージ６１の上に、半導体ウェハ２を直接設置することができる。このため、半導体ウェハ２の排熱の効果を高めることができる。
また、この実施の形態５では、フレキシブル誘電体基板６３と異方導電性フィルム６４を用いて、半導体ウェハ２と外部高周波回路１を接続しているので、実装の際に、一括かつ密に配線を行うことができるようになり、低価格化や小形化を容易に図ることができる。 In the first to fourth embodiments, the semiconductor wafer 2 is placed on the external high-frequency circuit 1, but in the fifth embodiment, the semiconductor wafer 2 is not on the external high-frequency circuit 1, Since the semiconductor wafer 2 is disposed on the side of the external high-frequency circuit 1, the semiconductor wafer 2 can be directly installed on the stage 61 on which the heat dissipation structure 62 is provided. For this reason, the effect of the exhaust heat of the semiconductor wafer 2 can be enhanced.
Further, in the fifth embodiment, since the semiconductor wafer 2 and the external high frequency circuit 1 are connected using the flexible dielectric substrate 63 and the anisotropic conductive film 64, wiring is performed collectively and densely at the time of mounting. This makes it possible to easily reduce the price and size.

実施の形態６．
図２１はこの発明の実施の形態６によるアンテナ装置を示す断面図であり、図２１において、図２０と同一符号は同一または相当部分を示すので説明を省略する。
アンテナ装置の高周波回路には複数のレティクルが実装されているが、この実施の形態６では、外部回路接続端子である入出力端子７が上側に配置されていないレティクルと、入出力端子７が上側に配置されているレティクルとが混在しており、入出力端子７が上側に配置されていないレティクルをレティクル５（第１のレティクル回路）、入出力端子７が上側に配置されているレティクルをレティクル５ｂ（第２のレティクル回路）として区別している。ただし、レティクル５とレティクル５ｂは同一のものである。
レティクル５の入出力端子８は、第３の接続手段である配線１２を介して、入出力端子７と接続されているが、レティクル５ｂの入出力端子８ｂは、入出力端子７と接続されていない。また、レティクル５ｂのアンテナ結合手段である入出力端子４１ｂもアンテナ放射素子４０と結合されていない。 Embodiment 6 FIG.
FIG. 21 is a sectional view showing an antenna apparatus according to Embodiment 6 of the present invention. In FIG. 21, the same reference numerals as those in FIG.
Although a plurality of reticles are mounted on the high-frequency circuit of the antenna device, in the sixth embodiment, a reticle in which the input / output terminal 7 that is an external circuit connection terminal is not arranged on the upper side and the input / output terminal 7 on the upper side And a reticle in which the input / output terminal 7 is arranged on the upper side, a reticle 5 (first reticle circuit), and a reticle in which the input / output terminal 7 is arranged on the upper side. It is distinguished as 5b (second reticle circuit). However, the reticle 5 and the reticle 5b are the same.
The input / output terminal 8 of the reticle 5 is connected to the input / output terminal 7 via the wiring 12 which is the third connection means, but the input / output terminal 8b of the reticle 5b is connected to the input / output terminal 7. Absent. Further, the input / output terminal 41b which is an antenna coupling means of the reticle 5b is also not coupled to the antenna radiating element 40.

上記実施の形態１〜５では、入出力端子７がレティクル５の上側、あるいは、レティクル５の近傍に配置されている例を示しているが、この実施の形態６では、入出力端子７がレティクル５ｂの上側、あるいは、レティクル５ｂの近傍に配置されているものについて説明する。
この実施の形態６におけるレティクル５ｂは、実際に回路としての機能を果たすものではなく、配線領域を拡張する目的で形成されている。このため、誘電体基板５１と入出力端子７、または、誘電体基板５１とフレキシブル誘電体基板６３のレイアウト自由度を高くすることができる。特に、入出力端子７のサイズを、接続や実装に必要な分だけ領域を十分に大きくすることができる。また、入出力端子７とフレキシブル誘電体基板６３を実装するために必要な領域（例えば、プレス機）の確保も容易になる。
これら領域は、アンテナ放射素子４０の素子間隔を維持したまま容易に確保することができる。なお、レティクル５とレティクル５ｂは同一のものであるため、レティクルを形成するために必要なマスク製造費の観点で低価格になる。 In the first to fifth embodiments, an example in which the input / output terminal 7 is arranged on the upper side of the reticle 5 or in the vicinity of the reticle 5 is shown. However, in the sixth embodiment, the input / output terminal 7 has the reticle. What is arranged on the upper side of 5b or in the vicinity of the reticle 5b will be described.
The reticle 5b according to the sixth embodiment does not actually function as a circuit, but is formed for the purpose of expanding the wiring region. For this reason, the layout freedom of the dielectric substrate 51 and the input / output terminal 7 or the dielectric substrate 51 and the flexible dielectric substrate 63 can be increased. In particular, the area of the input / output terminal 7 can be made sufficiently large for connection and mounting. In addition, it becomes easy to secure an area (for example, a press) necessary for mounting the input / output terminals 7 and the flexible dielectric substrate 63.
These regions can be easily secured while maintaining the element spacing of the antenna radiating element 40. Since the reticle 5 and the reticle 5b are the same, the cost is low in terms of the mask manufacturing cost necessary for forming the reticle.

実施の形態７．
図２２はこの発明の実施の形態７によるアンテナ装置を示す上面図であり、図２３はこの発明の実施の形態７によるアンテナ装置を示す断面図であり、図２４はこの発明の実施の形態７によるアンテナ装置のうち、半導体ウェハ２と再配線層６を示す上面ブロック図である。
図２２から図２４において、図２１と同一符号は同一または相当部分を示すので説明を省略する。 Embodiment 7 FIG.
22 is a top view showing an antenna apparatus according to Embodiment 7 of the present invention, FIG. 23 is a cross-sectional view showing the antenna apparatus according to Embodiment 7 of the present invention, and FIG. 24 is Embodiment 7 of the present invention. 2 is a top block diagram showing a semiconductor wafer 2 and a redistribution layer 6 in the antenna device according to FIG.
22 to 24, the same reference numerals as those in FIG. 21 denote the same or corresponding parts, and the description thereof will be omitted.

レティクル５には、内部回路として、入力された信号の電力を分配する電力分配回路２１ｂが形成され、レティクル５ｂには、内部回路として、入力された信号の電力を分配する電力分配回路２１が形成されている。
ただし、レティクル５に形成されている電力分配回路２１ｂは、再配線層６と接続されておらず、また、レティクル５に形成されている他の回路とも直接接続されていない。
一方、レティクル５ｂに形成されている電力分配回路２１は、配線９ｂを介して、入出力端子７と接続され、かつ、配線９ｃを介して、レティクル５に形成されている入出力端子８と接続されている。
レティクル５ｂに形成されている入出力端子８ｂは、他の接続端子あるいは他の回路と接続されていない。
したがって、レティクル５ｂに形成されている電力分配回路２１は、ＬＯ信号及びＩＦ信号のうち、少なくとも１つの信号の電力を２つに分配するが、レティクル５に形成されている電力分配回路２１ｂは、実際には信号の電力を分配する機能を果たしていない。マスク製造費を抑える目的で、レティクル５とレティクル５ｂを同一にしているため、電力分配回路２１と同一の電力分配回路２１ｂがレティクル５に形成されている。 In the reticle 5, a power distribution circuit 21b that distributes the power of the input signal is formed as an internal circuit, and in the reticle 5b, a power distribution circuit 21 that distributes the power of the input signal is formed as an internal circuit. Has been.
However, the power distribution circuit 21 b formed on the reticle 5 is not connected to the rewiring layer 6 and is not directly connected to other circuits formed on the reticle 5.
On the other hand, the power distribution circuit 21 formed on the reticle 5b is connected to the input / output terminal 7 via the wiring 9b and connected to the input / output terminal 8 formed on the reticle 5 via the wiring 9c. Has been.
The input / output terminal 8b formed on the reticle 5b is not connected to other connection terminals or other circuits.
Therefore, the power distribution circuit 21 formed in the reticle 5b distributes the power of at least one of the LO signal and the IF signal to two, but the power distribution circuit 21b formed in the reticle 5 Actually, it does not fulfill the function of distributing signal power. Since the reticle 5 and the reticle 5b are the same for the purpose of reducing the mask manufacturing cost, the same power distribution circuit 21b as the power distribution circuit 21 is formed in the reticle 5.

また、外部高周波回路１の領域１１１には、入力された信号の電力を４つに分配する４電力分配回路１２０が配置されており、フレキシブル誘電体基板６３の領域１１２には、４電力分配回路１２０により電力が分配された信号を伝送する４本の信号線が配線されている。４本の信号線は、入出力端子７とそれぞれ接続されている。
なお、上記の信号線は、ＬＯ信号、ＩＦ信号及びＲＦ信号のうち、いずれか１つの信号の場合を示したものであり、ミキサー回路をレティクル５に含む場合は、ＬＯ信号及びＩＦ信号の配線が必要であり、ミキサー回路をレティクル５に含まない場合は、ＲＦ信号の配線が必要である。 Further, a four power distribution circuit 120 that distributes the power of the input signal into four is disposed in the region 111 of the external high-frequency circuit 1, and a four power distribution circuit is disposed in the region 112 of the flexible dielectric substrate 63. Four signal lines for transmitting a signal to which power is distributed by 120 are wired. The four signal lines are connected to the input / output terminal 7 respectively.
Note that the above signal line shows the case of any one of the LO signal, IF signal, and RF signal. When the mixer circuit is included in the reticle 5, the LO signal and the IF signal are wired. If the mixer circuit is not included in the reticle 5, wiring of the RF signal is necessary.

上記実施の形態１〜５では、選択的に接続される回路がレティクル５に配置されていない例を示しているが、この実施の形態７では、選択的に接続される回路として、電力分配回路２１，２１ｂをレティクル５，５ｂに備えている。
この実施の形態７では、選択的に接続される電力分配回路２１，２１ｂを備えているため、外部高周波回路１の電力分配回路の数を減らして、領域１１１の大きさを小さくすることができる。また、入出力端子７の数を外部高周波回路１における電力分配回路の分配数に応じて減らすことができる。
さらには、外部高周波回路１から入出力端子７への配線数が減るため、領域１１２における配線数を減らすことができる。
この実施の形態７のように、選択的に接続される電力分配回路２１，２１ｂを備えていない場合、外部高周波回路１の領域１１１には、入力された信号の電力を８つに分配する８電力分配回路を配置する必要であり、フレキシブル誘電体基板６３の領域１１２には、８電力分配回路により電力が分配された信号を伝送する８本の信号線の配線が必要になる。 In the first to fifth embodiments, an example in which a selectively connected circuit is not arranged in the reticle 5 is shown. In the seventh embodiment, a power distribution circuit is used as a selectively connected circuit. 21 and 21b are provided in the reticles 5 and 5b.
Since the power distribution circuits 21 and 21b that are selectively connected are provided in the seventh embodiment, the number of power distribution circuits in the external high-frequency circuit 1 can be reduced and the size of the region 111 can be reduced. . Further, the number of input / output terminals 7 can be reduced according to the number of power distribution circuits distributed in the external high-frequency circuit 1.
Furthermore, since the number of wires from the external high frequency circuit 1 to the input / output terminal 7 is reduced, the number of wires in the region 112 can be reduced.
When the power distribution circuits 21 and 21b that are selectively connected are not provided as in the seventh embodiment, the power of the input signal is divided into eight in the region 111 of the external high-frequency circuit 1 8 It is necessary to arrange a power distribution circuit, and in the region 112 of the flexible dielectric substrate 63, wiring of eight signal lines for transmitting a signal in which power is distributed by the eight power distribution circuit is necessary.

この実施の形態７では、選択的に接続される回路が電力分配回路２１，２１ｂである例を示しているが、選択的に接続される回路は電力分配回路２１，２１ｂに限るものではなく、例えば、配線引き回し損失分の利得を得る増幅器、経路間の配線引き回し損失差を補正する減衰器や、経路間の配線引き回し位相差を補正する位相器などでもよい。   In the seventh embodiment, an example in which the selectively connected circuits are the power distribution circuits 21 and 21b is shown, but the selectively connected circuits are not limited to the power distribution circuits 21 and 21b. For example, an amplifier that obtains a gain corresponding to a wiring routing loss, an attenuator that corrects a wiring routing loss difference between paths, or a phaser that corrects a wiring routing phase difference between paths may be used.

電力分配回路２１ｂは、上述したように、レティクル５における他の回路と接続しないため、レティクル５における配置の自由度が高いものとなる。特に空いた領域に電力分配回路２１ｂを配置するようにすると、領域の有効活用を図ることができる。
この実施の形態７では、配線領域を拡張したレティクル５ｂにおいて、電力分配回路２１を選択的に接続している例を示しているが、この電力分配回路２１が他のレティクル５，５ｂに配置されている電力分配回路２１又は電力分配回路２１ｂと選択的に接続するようにしてもよい。 Since the power distribution circuit 21b is not connected to other circuits in the reticle 5 as described above, the degree of freedom of arrangement in the reticle 5 is high. In particular, when the power distribution circuit 21b is arranged in a vacant area, the area can be effectively used.
In the seventh embodiment, an example is shown in which the power distribution circuit 21 is selectively connected in the reticle 5b whose wiring area is expanded. However, the power distribution circuit 21 is disposed in the other reticles 5 and 5b. The power distribution circuit 21 or the power distribution circuit 21b may be selectively connected.

ここで、ウィルキンソン型分配器はアイソレーション用の抵抗器が必要となるため、再配線層６のみでは実現することができない。電力分配回路２１，２１ｂは、アイソレーション特性を有するウィルキンソン型分配器であるとなお良い。
電力分配回路２１，２１ｂは、半導体ウェハ２に形成されているため、集中乗数型の電力分配回路を実現することができ、より小形化を図ることができる。
この実施の形態７では、電力分配回路２１，２１ｂが２分配器である例を示しているが、電力分配回路２１，２１ｂが２分配器であるものに限るものではなく、例えば、３分配器や４分配器など、他の分配器であってもよい。
この実施の形態７では、アンテナ放射素子４０を増やすことは容易である。この実施の形態７では、アンテナ放射素子４０が４×４配列された場合について示しているが、これ以上のアンテナ放射素子４０を配列する場合であってもよい。 Here, since the Wilkinson divider requires a resistor for isolation, it cannot be realized by the rewiring layer 6 alone. The power distribution circuits 21 and 21b are more preferably Wilkinson distributors having isolation characteristics.
Since the power distribution circuits 21 and 21b are formed on the semiconductor wafer 2, a concentrated multiplier type power distribution circuit can be realized, and the size can be further reduced.
Although the power distribution circuits 21 and 21b are two distributors in the seventh embodiment, the power distribution circuits 21 and 21b are not limited to two distributors. Other distributors such as 4 distributors may be used.
In the seventh embodiment, it is easy to increase the antenna radiating elements 40. In the seventh embodiment, a case where the antenna radiating elements 40 are arranged 4 × 4 is shown, but a case where more antenna radiating elements 40 are arranged may be used.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。   In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

１ 外部高周波回路（外部回路）、２ 半導体ウェハ、３ 回路形成層、４ 回路形成面、５ レティクル（レティクル回路、第１のレティクル回路）、５ｂ レティクル（第２のレティクル回路）、６ 再配線層（積層誘電体）、７ 入出力端子（外部回路接続端子）、８ 入出力端子、８ｂ 入出力端子、９ 配線（第１の接続手段）、９ｂ，９ｃ 配線、１０ 配線、１１ 配線（第２の接続手段）、１２ 配線（第３の接続手段）、１３，１４ 配線、１５ スルーホール、１６ 分岐部、２０ 半導体集積回路、２１，２１ｂ 電力分配回路（内部回路）、、３０，３１，３２ スペース、４０ アンテナ放射素子、４１，４１ｂ 入出力端子（アンテナ結合手段）、４２ 配線（アンテナ結合手段）、５１ 誘電体基板、５２ 接地導体、５３ 結合孔、５４ アンテナ放射素子とアクティブ回路の結合、６１ ステージ（金属ブロック）、６２ 放熱構造、６３ フレキシブル誘電体基板、６４ 異方導電性フィルム（異方導電性接着剤）、１００ 中心面、１１０ 領域、１１１ 外部高周波回路１の領域、１１２ フレキシブル誘電体基板６３の領域、１２０ ４電力分配回路。   DESCRIPTION OF SYMBOLS 1 External high frequency circuit (external circuit), 2 Semiconductor wafer, 3 Circuit formation layer, 4 Circuit formation surface, 5 Reticle (reticle circuit, 1st reticle circuit), 5b Reticle (2nd reticle circuit), 6 Redistribution layer (Multilayer dielectric), 7 input / output terminals (external circuit connection terminals), 8 input / output terminals, 8b input / output terminals, 9 wiring (first connection means), 9b, 9c wiring, 10 wiring, 11 wiring (second) Connecting means), 12 wiring (third connecting means), 13, 14 wiring, 15 through hole, 16 branching part, 20 semiconductor integrated circuit, 21, 21b power distribution circuit (internal circuit), 30, 31, 32 Space, 40 Antenna radiating element, 41, 41b Input / output terminal (antenna coupling means), 42 Wiring (antenna coupling means), 51 Dielectric substrate, 52 Ground conductor, 53 connection Hole, 54 coupling of antenna radiating element and active circuit, 61 stage (metal block), 62 heat dissipation structure, 63 flexible dielectric substrate, 64 anisotropic conductive film (anisotropic conductive adhesive), 100 central plane, 110 region 111, area of external high-frequency circuit 1, 112 area of flexible dielectric substrate 63, 1204 power distribution circuit.

Claims (27)

半導体ウェハと、
絶縁膜と導体パターンのうち、少なくとも１つを含んでいる再配線層と、
前記再配線層に形成され、外部回路と接続される外部回路接続端子とを備え、
前記再配線層は、前記半導体ウェハの上に形成され、
前記半導体ウェハは、半導体プロセスにおける露光単位で形成されるレティクル回路を複数備え、
前記複数のレティクル回路の中のいずれか１つのレティクル回路と前記外部回路接続端子の接続を行う第１の接続手段を前記再配線層に備えることを特徴とする高周波回路。 A semiconductor wafer;
A rewiring layer including at least one of an insulating film and a conductor pattern;
An external circuit connection terminal formed on the rewiring layer and connected to an external circuit;
The redistribution layer is formed on the semiconductor wafer;
The semiconductor wafer includes a plurality of reticle circuits formed in exposure units in a semiconductor process,
A high-frequency circuit comprising: a first connection means for connecting any one of the plurality of reticle circuits to the external circuit connection terminal in the rewiring layer. 前記複数のレティクル回路の中のいずれか１つのレティクル回路と、もう１つのレティクル回路の接続を行う第２の接続手段を前記再配線層に備えることを特徴とする請求項１記載の高周波回路。   2. The high-frequency circuit according to claim 1, wherein the redistribution layer includes second connection means for connecting any one of the plurality of reticle circuits to another reticle circuit. 前記第１の接続手段及び前記第２の接続手段のうち、少なくとも１つの接続手段は、前記複数のレティクル回路の中のいずれか１つのレティクル回路を跨ぐように接続を行う第３の接続手段を含んでいることを特徴とする請求項２記載の高周波回路。   Of the first connection means and the second connection means, at least one connection means includes third connection means for connecting so as to straddle any one of the plurality of reticle circuits. The high-frequency circuit according to claim 2, wherein the high-frequency circuit is included. 前記第１から第３の接続手段のうち、少なくとも１つの接続手段は、配線が複数に分岐されている分岐配線から構成されており、前記分岐配線が前記複数のレティクル回路の中の２つ以上のレティクル回路と接続されている第４の接続手段を含んでいることを特徴とする請求項３記載の高周波回路。   Of the first to third connection means, at least one connection means is composed of a branch wiring in which the wiring is branched into a plurality of branches, and the branch wirings are two or more of the plurality of reticle circuits. 4. The high frequency circuit according to claim 3, further comprising fourth connecting means connected to the reticle circuit. 前記複数のレティクル回路が全て同一の回路であることを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波回路。   5. The high-frequency circuit according to claim 1, wherein all of the plurality of reticle circuits are the same circuit. 前記複数のレティクル回路のうち、前記外部回路接続端子が上側に配置されていないレティクル回路が第１のレティクル回路で、前記外部回路接続端子が上側に配置されているレティクル回路が第２のレティクル回路であり、
前記外部回路接続端子と前記第２のレティクル回路に形成されている入出力端子が接続されておらず、前記外部回路接続端子と前記第１のレティクル回路に形成されている入出力端子が接続されていることを特徴とする請求項３から請求項５のうちのいずれか１項記載の高周波回路。 Of the plurality of reticle circuits, the reticle circuit in which the external circuit connection terminal is not disposed on the upper side is the first reticle circuit, and the reticle circuit in which the external circuit connection terminal is disposed on the upper side is the second reticle circuit. And
The external circuit connection terminal and the input / output terminal formed in the second reticle circuit are not connected, and the external circuit connection terminal and the input / output terminal formed in the first reticle circuit are connected. The high frequency circuit according to claim 3, wherein the high frequency circuit is provided. 前記複数のレティクル回路には内部回路がそれぞれ形成されており、
前記複数のレティクル回路に形成されている内部回路の中に、前記再配線層と接続されている内部回路と、前記再配線層と接続されていない内部回路とが混在していることを特徴とする請求項１から請求項６のうちのいずれか１項記載の高周波回路。 An internal circuit is formed in each of the plurality of reticle circuits,
Among the internal circuits formed in the plurality of reticle circuits, an internal circuit connected to the rewiring layer and an internal circuit not connected to the rewiring layer are mixed. The high-frequency circuit according to any one of claims 1 to 6. 前記複数のレティクル回路のうち、前記外部回路接続端子が上側に配置されていないレティクル回路が第１のレティクル回路で、前記外部回路接続端子が上側に配置されているレティクル回路が第２のレティクル回路であり、
前記第１のレティクル回路に形成されている内部回路は、前記再配線層と接続されておらず、
前記第２のレティクル回路に形成されている内部回路は、前記外部回路接続端子と接続され、かつ、前記第１のレティクル回路に形成されている入出力端子と接続されていることを特徴とする請求項３から請求項５のうちのいずれか１項記載の高周波回路。 Of the plurality of reticle circuits, the reticle circuit in which the external circuit connection terminal is not disposed on the upper side is the first reticle circuit, and the reticle circuit in which the external circuit connection terminal is disposed on the upper side is the second reticle circuit. And
The internal circuit formed in the first reticle circuit is not connected to the redistribution layer,
An internal circuit formed in the second reticle circuit is connected to the external circuit connection terminal and is connected to an input / output terminal formed in the first reticle circuit. 6. The high-frequency circuit according to claim 3, wherein the high-frequency circuit is any one of claims 3 to 5. 前記複数のレティクル回路に形成されている内部回路は、入力された信号の電力を分配する電力分配回路であることを特徴とする請求項７または請求項８記載の高周波回路。   9. The high frequency circuit according to claim 7, wherein the internal circuit formed in the plurality of reticle circuits is a power distribution circuit that distributes power of an input signal. 前記半導体ウェハのサイズが、前記レティクル回路の露光可能なサイズより大きいことを特徴とする請求項１から請求項９のうちのいずれか１項記載の高周波回路。   10. The high-frequency circuit according to claim 1, wherein a size of the semiconductor wafer is larger than an exposure size of the reticle circuit. 前記複数のレティクル回路が直線状、または、格子状に等間隔で周期的に配置されていることを特徴とする請求項１から請求項１０のうちのいずれか１項記載の高周波回路。   The high-frequency circuit according to any one of claims 1 to 10, wherein the plurality of reticle circuits are periodically arranged at regular intervals in a straight line shape or a lattice shape. 自然数行×偶数列に配置されている複数のレティクル回路が前記格子状に等間隔で周期的に配置されていることを特徴とする請求項１１記載の高周波回路。   12. The high frequency circuit according to claim 11, wherein a plurality of reticle circuits arranged in natural number rows × even columns are periodically arranged in the lattice shape at equal intervals. 前記半導体ウェハと前記外部回路が金属ブロックの上に設置されていることを特徴とする請求項１から請求項１２のうちのいずれか１項記載の高周波回路。   The high-frequency circuit according to any one of claims 1 to 12, wherein the semiconductor wafer and the external circuit are installed on a metal block. 前記外部回路接続端子と前記外部回路の接続手段は、フレキシブル誘電体基板及び異方導電性接着剤を用いて接続されていることを特徴とする請求項１から請求項１３のうちのいずれか１項記載の高周波回路。   The connection means between the external circuit connection terminal and the external circuit is connected using a flexible dielectric substrate and an anisotropic conductive adhesive. The high frequency circuit described in the paragraph. 半導体ウェハと、
絶縁膜と導体パターンのうち、少なくとも１つを含んでいる再配線層と、
前記再配線層に形成され、外部回路と接続される外部回路接続端子とを備え、
前記再配線層は、前記半導体ウェハの上に形成され、
前記半導体ウェハは、半導体プロセスにおける露光単位で形成されるレティクル回路を複数備え、
前記複数のレティクル回路の中のいずれか１つのレティクル回路と前記外部回路接続端子の接続を行う第１の接続手段を前記再配線層に備えた高周波回路と、
アンテナ放射素子と、
前記アンテナ放射素子と前記高周波回路における前記レティクル回路とを接続するアンテナ結合手段と
を備えたアンテナ装置。 A semiconductor wafer;
A rewiring layer including at least one of an insulating film and a conductor pattern;
An external circuit connection terminal formed on the rewiring layer and connected to an external circuit;
The redistribution layer is formed on the semiconductor wafer;
The semiconductor wafer includes a plurality of reticle circuits formed in exposure units in a semiconductor process,
A high-frequency circuit comprising a first connection means for connecting the reticle circuit and any one of the plurality of reticle circuits to the external circuit connection terminal in the rewiring layer;
An antenna radiating element;
An antenna device comprising: an antenna coupling means for connecting the antenna radiating element and the reticle circuit in the high-frequency circuit. 前記アンテナ放射素子を複数備え、
前記複数のアンテナ放射素子が一体で形成されていることを特徴とする請求項１５記載のアンテナ装置。 A plurality of antenna radiating elements;
The antenna device according to claim 15, wherein the plurality of antenna radiating elements are integrally formed. 前記複数のレティクル回路の中のいずれか１つのレティクル回路と、もう１つのレティクル回路の接続を行う第２の接続手段を前記再配線層に備え、
前記第１の接続手段及び前記第２の接続手段のうち、少なくとも１つの接続手段は、前記複数のレティクル回路の中のいずれか１つのレティクル回路を跨ぐように接続を行う第３の接続手段を含んでおり、
前記第１から第３の接続手段のうち、少なくとも１つの接続手段は、配線が複数に分岐されている分岐配線から構成されており、前記分岐配線が前記複数のレティクル回路の中の２つ以上のレティクル回路と接続されている第４の接続手段を含んでいることを特徴とする請求項１５または請求項１６記載のアンテナ装置。 The rewiring layer includes second connection means for connecting any one of the plurality of reticle circuits to the other reticle circuit,
Of the first connection means and the second connection means, at least one connection means includes third connection means for connecting so as to straddle any one of the plurality of reticle circuits. Including
Of the first to third connection means, at least one connection means is composed of a branch wiring in which the wiring is branched into a plurality of branches, and the branch wirings are two or more of the plurality of reticle circuits. 17. The antenna device according to claim 15, further comprising fourth connecting means connected to the reticle circuit. 前記外部回路は、ローカル信号を発振するローカル信号源と、中間周波数信号を発振する中間周波数信号源とを備え、
前記レティクル回路は、前記ローカル信号源から発振されたローカル信号と前記中間周波数信号源から発振された中間周波数信号を混合して高周波信号を出力するミキサー回路を備え、
前記第１から第４の接続手段のうち、少なくとも１つの接続手段を用いて、前記ミキサー回路と、前記ローカル信号源及び前記中間周波数信号源とが接続されており、
前記アンテナ結合手段を用いて、前記ミキサー回路と、前記アンテナ放射素子とが接続されていることを特徴とする請求項１７記載のアンテナ装置。 The external circuit includes a local signal source that oscillates a local signal, and an intermediate frequency signal source that oscillates an intermediate frequency signal,
The reticle circuit includes a mixer circuit that mixes a local signal oscillated from the local signal source and an intermediate frequency signal oscillated from the intermediate frequency signal source to output a high frequency signal,
The mixer circuit, the local signal source and the intermediate frequency signal source are connected using at least one connection means among the first to fourth connection means,
18. The antenna apparatus according to claim 17, wherein the mixer circuit and the antenna radiating element are connected using the antenna coupling means. 前記複数のレティクル回路のうち、前記外部回路接続端子が上側に配置されていないレティクル回路が第１のレティクル回路で、前記外部回路接続端子が上側に配置されているレティクル回路が第２のレティクル回路であり、
前記外部回路接続端子と前記第２のレティクル回路に形成されている入出力端子が接続されておらず、前記外部回路接続端子と前記第１のレティクル回路に形成されている入出力端子が接続されていることを特徴とする請求項１８記載のアンテナ装置。 Of the plurality of reticle circuits, the reticle circuit in which the external circuit connection terminal is not disposed on the upper side is the first reticle circuit, and the reticle circuit in which the external circuit connection terminal is disposed on the upper side is the second reticle circuit. And
The external circuit connection terminal and the input / output terminal formed in the second reticle circuit are not connected, and the external circuit connection terminal and the input / output terminal formed in the first reticle circuit are connected. The antenna device according to claim 18, wherein the antenna device is provided. 前記複数のレティクル回路には内部回路がそれぞれ形成されており、
前記複数のレティクル回路に形成されている内部回路の中に、前記再配線層と接続されている内部回路と、前記再配線層と接続されていない内部回路とが混在していることを特徴とする請求項１８または請求項１９記載のアンテナ装置。 An internal circuit is formed in each of the plurality of reticle circuits,
Among the internal circuits formed in the plurality of reticle circuits, an internal circuit connected to the rewiring layer and an internal circuit not connected to the rewiring layer are mixed. The antenna device according to claim 18 or 19. 前記複数のレティクル回路のうち、前記外部回路接続端子が上側に配置されていないレティクル回路が第１のレティクル回路で、前記外部回路接続端子が上側に配置されているレティクル回路が第２のレティクル回路であり、
前記第１のレティクル回路に形成されている内部回路は、前記再配線層と接続されておらず、
前記第２のレティクル回路に形成されている内部回路は、前記外部回路接続端子と接続され、かつ、前記第１のレティクル回路に形成されている入出力端子と接続されていることを特徴とする請求項１８記載のアンテナ装置。 Of the plurality of reticle circuits, the reticle circuit in which the external circuit connection terminal is not disposed on the upper side is the first reticle circuit, and the reticle circuit in which the external circuit connection terminal is disposed on the upper side is the second reticle circuit. And
The internal circuit formed in the first reticle circuit is not connected to the redistribution layer,
An internal circuit formed in the second reticle circuit is connected to the external circuit connection terminal and is connected to an input / output terminal formed in the first reticle circuit. The antenna device according to claim 18. 前記複数のレティクル回路に形成されている内部回路は、前記ローカル信号及び前記中間周波数信号のうち、少なくとも一方の信号の電力を分配する電力分配回路であることを特徴とする請求項２０または請求項２１記載のアンテナ装置。   21. The internal circuit formed in the plurality of reticle circuits is a power distribution circuit that distributes power of at least one of the local signal and the intermediate frequency signal. 21. The antenna device according to item 21. 前記レティクル回路は、前記高周波信号を増幅させる高周波信号増幅回路を備え、
前記ミキサー回路と前記アンテナ放射素子は、前記高周波信号増幅回路を介して、前記アンテナ結合手段によって接続されていることを特徴とする請求項１８から請求項２２のうちのいずれか１項記載のアンテナ装置。 The reticle circuit includes a high-frequency signal amplification circuit that amplifies the high-frequency signal,
The antenna according to any one of claims 18 to 22, wherein the mixer circuit and the antenna radiating element are connected by the antenna coupling means via the high-frequency signal amplification circuit. apparatus. 前記レティクル回路が前記ローカル信号を増幅させるローカル信号増幅回路を備え、前記ミキサー回路と前記外部回路接続端子が、前記ローカル信号増幅回路を介して、前記第１から第４の接続手段のうち、少なくとも１つの接続手段によって接続、
あるいは、
前記レティクル回路が前記中間周波数信号を増幅させる中間周波数信号増幅回路を備え、前記ミキサー回路と前記外部回路接続端子が、前記中間周波数信号増幅回路を介して、前記第１から第４の接続手段のうち、少なくとも１つの接続手段によって接続されていることを特徴とする請求項１８から請求項２３のうちのいずれか１項記載のアンテナ装置。 The reticle circuit includes a local signal amplification circuit that amplifies the local signal, and the mixer circuit and the external circuit connection terminal are at least one of the first to fourth connection means via the local signal amplification circuit. Connected by one connection means,
Or
The reticle circuit includes an intermediate frequency signal amplification circuit for amplifying the intermediate frequency signal, and the mixer circuit and the external circuit connection terminal are connected to the first to fourth connection means via the intermediate frequency signal amplification circuit. The antenna device according to any one of claims 18 to 23, wherein the antenna device is connected by at least one connecting means. 前記アンテナ放射素子と前記レティクル回路の間において、前記アンテナ放射素子が設けられた領域を包含する大きさの領域内に接地導体が連続的に形成され、
前記接地導体には、前記アンテナ結合手段のための抜き穴が施されていることを特徴とする請求項１５から請求項２４のうちのいずれか１項記載のアンテナ装置。 Between the antenna radiating element and the reticle circuit, a ground conductor is continuously formed in a region including a region where the antenna radiating element is provided,
The antenna device according to any one of claims 15 to 24, wherein the ground conductor is provided with a hole for the antenna coupling means. 前記半導体ウェハと前記外部回路が金属ブロックの上に設置されていることを特徴とする請求項１５から請求項２５のうちのいずれか１項記載のアンテナ装置。   The antenna device according to any one of claims 15 to 25, wherein the semiconductor wafer and the external circuit are installed on a metal block. 前記外部回路接続端子と前記外部回路の接続手段は、フレキシブル誘電体基板及び異方導電性接着剤を用いて接続されていることを特徴とする請求項１５から請求項２６のうちのいずれか１項記載のアンテナ装置。   27. The connection means between the external circuit connection terminal and the external circuit is connected using a flexible dielectric substrate and an anisotropic conductive adhesive. The antenna device according to item.
JP2014250999A 2013-12-13 2014-12-11 High frequency circuit and antenna device Active JP6289355B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014250999A JP6289355B2 (en) 2013-12-13 2014-12-11 High frequency circuit and antenna device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013258074 2013-12-13
JP2013258074 2013-12-13
JP2014250999A JP6289355B2 (en) 2013-12-13 2014-12-11 High frequency circuit and antenna device

Publications (2)

Publication Number Publication Date
JP2015133485A true JP2015133485A (en) 2015-07-23
JP6289355B2 JP6289355B2 (en) 2018-03-07

Family

ID=53900449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250999A Active JP6289355B2 (en) 2013-12-13 2014-12-11 High frequency circuit and antenna device

Country Status (1)

Country Link
JP (1) JP6289355B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340234B2 (en) 2017-03-28 2019-07-02 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded electronic component
US11211710B2 (en) 2017-03-17 2021-12-28 Mitsubishi Electric Corporation Array antenna apparatus and method for fabricating same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03229253A (en) * 1990-02-02 1991-10-11 Nec Corp Reticle for reduction stepper
JP2001223319A (en) * 1999-11-30 2001-08-17 Nissan Motor Co Ltd Semiconductor mounting structure and semiconductor chip set used therefor
JP2009246404A (en) * 2009-07-30 2009-10-22 Casio Comput Co Ltd Manufacturing method for semiconductor device
US20120286398A1 (en) * 2011-05-11 2012-11-15 Hynix Semiconductor Inc. Semiconductor chip module and planar stack package having the same
JP2013034032A (en) * 2007-08-20 2013-02-14 Sk Hynix Inc Semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03229253A (en) * 1990-02-02 1991-10-11 Nec Corp Reticle for reduction stepper
JP2001223319A (en) * 1999-11-30 2001-08-17 Nissan Motor Co Ltd Semiconductor mounting structure and semiconductor chip set used therefor
JP2013034032A (en) * 2007-08-20 2013-02-14 Sk Hynix Inc Semiconductor package
JP2009246404A (en) * 2009-07-30 2009-10-22 Casio Comput Co Ltd Manufacturing method for semiconductor device
US20120286398A1 (en) * 2011-05-11 2012-11-15 Hynix Semiconductor Inc. Semiconductor chip module and planar stack package having the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211710B2 (en) 2017-03-17 2021-12-28 Mitsubishi Electric Corporation Array antenna apparatus and method for fabricating same
GB2574522B (en) * 2017-03-17 2022-05-25 Mitsubishi Electric Corp Array antenna apparatus
US10340234B2 (en) 2017-03-28 2019-07-02 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded electronic component
US11444043B2 (en) 2017-03-28 2022-09-13 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded electronic component

Also Published As

Publication number Publication date
JP6289355B2 (en) 2018-03-07

Similar Documents

Publication Publication Date Title
JP6429680B2 (en) Antenna integrated module and radar device
US11631933B2 (en) Antenna module and communication device
CA2915243C (en) Switchable transmit and receive phased array antenna
US10756445B2 (en) Switchable transmit and receive phased array antenna with high power and compact size
US11171421B2 (en) Antenna module and communication device equipped with the same
WO2018037655A1 (en) Antenna module
WO2014073355A1 (en) Array antenna
JP6777273B1 (en) Antenna module and communication device equipped with it
KR20110005250A (en) Radio frequency(rf) integrated circuit(ic) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
JP6973663B2 (en) Antenna module and communication device
US11936123B2 (en) Sub-array antenna, array antenna, antenna module, and communication device
US11462837B2 (en) Array antenna
CN112271171B (en) Semiconductor device and amplifier assembly
WO2019187872A1 (en) Antenna module
US20200153114A1 (en) Planar array antenna and wireless module
JP6289355B2 (en) High frequency circuit and antenna device
JP6320167B2 (en) Wilkinson distributor and high frequency circuit
JP6223144B2 (en) Phased array antenna device
JP2019016929A (en) Multilayer Substrate Array Antenna
JP6305360B2 (en) Patch antenna and array antenna
KR20220036602A (en) Antenna apparatus
EP4362219A1 (en) Antenna structure and antenna structure manufacturing method
JP2013187731A (en) Antenna device
WO2024206457A1 (en) Phased array antennas employing antenna element system in package
JP2015173140A (en) High frequency package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180206

R150 Certificate of patent or registration of utility model

Ref document number: 6289355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250