JP6305360B2

JP6305360B2 - Patch antenna and array antenna

Info

Publication number: JP6305360B2
Application number: JP2015038309A
Authority: JP
Inventors: 丸山　貴史; 貴史丸山; 森本　康夫; 康夫森本; 北村　洋一; 洋一北村; 西村　俊雄; 俊雄西村; 大和田　哲; 哲大和田; 田原　志浩; 志浩田原; 大塚　昌孝; 昌孝大塚
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-02-27
Filing date: 2015-02-27
Publication date: 2018-04-04
Anticipated expiration: 2035-02-27
Also published as: JP2016163120A

Description

この発明は、例えば、信号を送受信する通信装置やレーダ装置などに搭載されるパッチアンテナ及びアレーアンテナに関するものである。 The present invention relates to a patch antenna and an array antenna mounted on, for example, a communication device or a radar device that transmits and receives signals.

例えば、１０ＧＨｚ以下程度の周波数の信号を送受信するアンテナの場合、例えば、樹脂基板上の導体パターンや、金属加工等を用いて製造される。
上記の周波数よりも高いミリ波帯等の周波数の信号を送受信するアンテナの場合、波長が短いため、小形化を図ることができる。そのため、集積回路であるＩＣやＩＣのパッケージに形成されることがある。 For example, in the case of an antenna that transmits and receives a signal with a frequency of about 10 GHz or less, it is manufactured using, for example, a conductor pattern on a resin substrate, metal processing, or the like.
In the case of an antenna that transmits and receives a signal of a frequency such as a millimeter wave band higher than the above frequency, the antenna can be downsized because the wavelength is short. Therefore, the integrated circuit may be formed in an IC or an IC package.

以下の特許文献１には、小片化されたＩＣであるＩＣパッケージにアンテナを形成する方法が開示されている。
この方法では、アンテナがＩＣパッケージに形成されるため、立体的な構造にすることができる。そのため、設計の自由度があり、インピーダンス整合も容易である。
以下の非特許文献１には、ＩＣ自体にアンテナの給電部を形成し、その給電部の上部に設けられている誘電体にアンテナの放射部を形成する方法が開示されている。
特許文献１及び非特許文献１に記載されている方法を用いれば、別途、アンテナを製造することなく、ＩＣあるいはＩＣパッケージの製造プロセス内でアンテナを製造することができる。 Patent Document 1 below discloses a method of forming an antenna on an IC package which is a small-sized IC.
In this method, since the antenna is formed in the IC package, a three-dimensional structure can be obtained. Therefore, there is a degree of freedom in design and impedance matching is easy.
Non-Patent Document 1 below discloses a method of forming an antenna feeding portion on an IC itself and forming an antenna radiating portion on a dielectric provided above the feeding portion.
If the methods described in Patent Document 1 and Non-Patent Document 1 are used, the antenna can be manufactured within the IC or IC package manufacturing process without separately manufacturing the antenna.

特開２００９−２７８００５号公報（図１）JP 2009-278005 A (FIG. 1)

A 108-114 GHz 44 Wafer-Scale Phased Array Transmitter With High-Efficiency On-Chip Antennas, IEEE Journal of solid-state circuits, vol. 48, no. 9, Sept 2013A 108-114 GHz 44 Wafer-Scale Phased Array Transmitter With High-Efficiency On-Chip Antennas, IEEE Journal of solid-state circuits, vol. 48, no. 9, Sept 2013

従来のパッチアンテナは以上のように構成されているので、特許文献１の場合、アンテナがＩＣパッケージに形成される。このため、多数のＩＣパッケージを配列すれば、大規模なアレーアンテナを製造することが可能であるが、アレーアンテナの小型化を図るには、各ＩＣパッケージの間隔を狭める必要がある。その間隔によってはＩＣパッケージの配列が困難になり、アレーアンテナを製造することができなくなるという課題があった。
また、非特許文献１の場合、ＩＣのウェハの面積が許す限り、多数のアンテナを形成することができるが、ＩＣの薄膜上にアンテナや伝送線路が形成されるため、厚さ方向の設計の自由度がほとんどない。したがって、厚さ方向を調整することができないため、損失の増加を招いたり、アンテナと伝送線路との間のインピーダンス整合が困難になってしまったりすることがあるという課題があった。 Since the conventional patch antenna is configured as described above, in the case of Patent Document 1, the antenna is formed in an IC package. For this reason, if a large number of IC packages are arranged, a large-scale array antenna can be manufactured. However, in order to reduce the size of the array antenna, it is necessary to narrow the interval between the IC packages. Depending on the interval, it is difficult to arrange the IC packages, which makes it impossible to manufacture the array antenna.
In the case of Non-Patent Document 1, a large number of antennas can be formed as long as the area of the IC wafer permits. However, since antennas and transmission lines are formed on the thin film of the IC, There is little freedom. Therefore, since the thickness direction cannot be adjusted, there is a problem that an increase in loss may be caused or impedance matching between the antenna and the transmission line may become difficult.

この発明は上記のような課題を解決するためになされたもので、大規模なアレーアンテナを容易に製造することができるとともに、インピーダンス整合を容易に図ることができる低損失なパッチアンテナを得ることを目的とする。
また、この発明は、インピーダンス整合を容易に図ることができる低損失なアレーアンテナを得ることを目的とする。 The present invention has been made to solve the above-described problems, and it is possible to easily manufacture a large-scale array antenna and to obtain a low-loss patch antenna that can easily achieve impedance matching. With the goal.
Another object of the present invention is to obtain a low-loss array antenna that can easily achieve impedance matching.

この発明に係るパッチアンテナは、表面に無線周波数の信号を送受信するための高周波回路と、高周波回路に対する無線周波数の信号を入出力する入出力端子が形成されている半導体ウェハと、半導体ウェハの上部に設けられる第１の誘電体層と、第１の誘電体層の上部に設けられ、グランドが形成されている導体層と、導体層の上部に設けられており、表面に、無線周波数の信号を空間に放射するための導体からなる励振パッチが形成され、かつ、その励振パッチと一端が電気的に接続されている伝送線路が形成されている第２の誘電体層と、第２の誘電体層の上部に設けられ、導体からなる非励振パッチが励振パッチと対向して表面に形成されている第３の誘電体層と、第１の誘電体層をグランドと電気的に非接続状態にて貫通して伝送線路の他端と入出力端子を電気的に接続する第１の層間接続導体とを備え、第１の誘電体層、第２の誘電体層により半導体ウェハの表面上に設けられる再配線層を構成し、励振パッチとグランドと非励振パッチとで２重パッチアンテナを構成したものである。 A patch antenna according to the present invention includes a high-frequency circuit for transmitting and receiving a radio frequency signal on a surface thereof, a semiconductor wafer on which input / output terminals for inputting and outputting a radio frequency signal to and from the high-frequency circuit are formed, and an upper portion of the semiconductor wafer a first dielectric layer formed on, provided above the first dielectric layer, a conductor layer ground is formed, it is provided on top of the conductor layer on the surface, a radio frequency signal A second dielectric layer formed with a transmission line formed of a conductor for radiating the light into the space and having a transmission line electrically connected to the excitation patch at one end ; and a second dielectric A third dielectric layer provided on the body layer, wherein a non-excitation patch made of a conductor is formed on the surface facing the excitation patch, and the first dielectric layer is electrically disconnected from the ground through in transmission And a first interlayer connection conductor for electrically connecting the other end with the output terminal of the road, the first dielectric layer, a rewiring layer formed on the surface of the semiconductor wafer by a second dielectric layer The double patch antenna is configured by the excitation patch, the ground, and the non-excitation patch .

この発明によれば、表面に無線周波数の信号を送受信するための高周波回路と、高周波回路に対する無線周波数の信号を入出力する入出力端子が形成されている半導体ウェハと、半導体ウェハの上部に設けられる第１の誘電体層と、第１の誘電体層の上部に設けられ、グランドが形成されている導体層と、導体層の上部に設けられており、表面に、無線周波数の信号を空間に放射するための導体からなる励振パッチが形成され、かつ、その励振パッチと一端が電気的に接続されている伝送線路が形成されている第２の誘電体層と、第２の誘電体層の上部に設けられ、導体からなる非励振パッチが励振パッチと対向して表面に形成されている第３の誘電体層と、第１の誘電体層をグランドと電気的に非接続状態にて貫通して伝送線路の他端と入出力端子を電気的に接続する第１の層間接続導体とを備え、第１の誘電体層、第２の誘電体層により半導体ウェハの表面上に設けられる再配線層を構成し、励振パッチとグランドと非励振パッチとで２重パッチアンテナを構成したので、大規模なアレーアンテナを容易に製造することができるとともに、インピーダンス整合を容易に図ることができる低損失なパッチアンテナが得られる効果がある。 According to the present invention, a high-frequency circuit for transmitting and receiving a radio frequency signal on the surface, a semiconductor wafer on which an input / output terminal for inputting and outputting a radio frequency signal to and from the high-frequency circuit is formed, and an upper portion of the semiconductor wafer a first dielectric layer is provided on top of the first dielectric layer, a conductor layer ground is formed, is provided on top of the conductor layer on the surface, the space radiofrequency signals A second dielectric layer in which an excitation patch made of a conductor for radiating to the antenna is formed, and a transmission line in which one end of the excitation patch is electrically connected is formed; and a second dielectric layer A non-excited patch made of a conductor is formed on the surface of the non-excited patch facing the excited patch, and the first dielectric layer is electrically disconnected from the ground. other end inlet of the through to the transmission line And a first interlayer connection conductor for electrically connecting the power terminal, the first dielectric layer, constitute a rewiring layer formed on the surface of the semiconductor wafer by a second dielectric layer, and the excitation patches Since the double patch antenna is constituted by the ground and the non-excited patch, it is possible to easily manufacture a large-scale array antenna and to obtain a low-loss patch antenna that can easily achieve impedance matching. is there.

この発明の実施の形態１によるパッチアンテナを示す分解斜視図である。It is a disassembled perspective view which shows the patch antenna by Embodiment 1 of this invention. この発明の実施の形態２によるパッチアンテナを示す分解斜視図である。It is a disassembled perspective view which shows the patch antenna by Embodiment 2 of this invention. この発明の実施の形態２による他のパッチアンテナを示す分解斜視図である。It is a disassembled perspective view which shows the other patch antenna by Embodiment 2 of this invention. この発明の実施の形態３によるパッチアンテナを示す分解斜視図である。It is a disassembled perspective view which shows the patch antenna by Embodiment 3 of this invention. この発明の実施の形態３による他のパッチアンテナを示す分解斜視図である。It is a disassembled perspective view which shows the other patch antenna by Embodiment 3 of this invention. この発明の実施の形態３による他のパッチアンテナを示す分解斜視図である。It is a disassembled perspective view which shows the other patch antenna by Embodiment 3 of this invention. この発明の実施の形態４によるアレーアンテナを示す分解斜視図である。It is a disassembled perspective view which shows the array antenna by Embodiment 4 of this invention. この発明の実施の形態５によるアレーアンテナを示す分解斜視図である。It is a disassembled perspective view which shows the array antenna by Embodiment 5 of this invention.

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。 Hereinafter, in order to describe the present invention in more detail, modes for carrying out the present invention will be described with reference to the accompanying drawings.

実施の形態１．
図１はこの発明の実施の形態１によるパッチアンテナを示す分解斜視図である。
図１において、半導体ウェハ１には、無線周波数の信号を送受信するための高周波回路が形成されており、また、半導体ウェハ１には、その高周波回路が無線周波数の信号を入出力するための入出力端子２が形成されている。
誘電体層１１は半導体ウェハ１の上部に設けられる第１の誘電体層である。
導体層１２は誘電体層１１の上部に設けられ、グランド１２ａが形成されている。また、導体層１２には層間接続導体３１との短絡を避けるための小孔１２ｂが設けられている。 Embodiment 1 FIG.
1 is an exploded perspective view showing a patch antenna according to Embodiment 1 of the present invention.
In FIG. 1, a high frequency circuit for transmitting and receiving radio frequency signals is formed on a semiconductor wafer 1, and an input for inputting and outputting a radio frequency signal to the semiconductor wafer 1 is also provided on the semiconductor wafer 1. An output terminal 2 is formed.
The dielectric layer 11 is a first dielectric layer provided on the semiconductor wafer 1.
The conductor layer 12 is provided on the top of the dielectric layer 11, and a ground 12a is formed. The conductor layer 12 is provided with a small hole 12 b for avoiding a short circuit with the interlayer connection conductor 31.

誘電体層１３は導体層１２の上部に設けられている第２の誘電体層であり、誘電体層１３の表面には、導体からなる励振パッチであるリングパッチ１４が形成され、かつ、リングパッチ１４と接続されている伝送線路１５が形成されている。
なお、誘電体層１１、導体層１２及び誘電体層１３から再配線層（ＲＤＬ：Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎｌａｙｅｒｓ）が構成されている。 The dielectric layer 13 is a second dielectric layer provided on the conductor layer 12, and a ring patch 14 which is an excitation patch made of a conductor is formed on the surface of the dielectric layer 13, and the ring A transmission line 15 connected to the patch 14 is formed.
The dielectric layer 11, the conductor layer 12, and the dielectric layer 13 constitute a redistribution layer (RDL: Redistribution layer).

誘電体基板である誘電体層２１は誘電体層１３の上部に設けられている第３の誘電体層であり、誘電体層２１の表面には、導体からなる非励振パッチ２２が形成されている。
なお、誘電体層２１は、誘電正接が低い低損失な材料からなる誘電体であればよく、また、誘電体層２１の厚さには自由度がある。
層間接続導体３１は伝送線路１５と入出力端子２を電気的に接続する第１の層間接続導体である。
層間接続導体３１は導体層１２に形成されているグランド１２ａと短絡しないように、導体層１２に設けられている小孔１２ｂを通されている。 The dielectric layer 21 which is a dielectric substrate is a third dielectric layer provided on the top of the dielectric layer 13, and a non-excitation patch 22 made of a conductor is formed on the surface of the dielectric layer 21. Yes.
The dielectric layer 21 may be a dielectric made of a low-loss material having a low dielectric loss tangent, and the thickness of the dielectric layer 21 is flexible.
The interlayer connection conductor 31 is a first interlayer connection conductor that electrically connects the transmission line 15 and the input / output terminal 2.
The interlayer connection conductor 31 is passed through a small hole 12b provided in the conductor layer 12 so as not to short-circuit the ground 12a formed in the conductor layer 12.

次に動作について説明する。
例えば、半導体ウェハ１に形成されている高周波回路が、無線周波数の信号を入出力端子２に出力すると、入出力端子２は、層間接続導体３１を介して、伝送線路１５と電気的に接続されており、伝送線路１５は、リングパッチ１４と電気的に接続されているため、その無線周波数の信号が励振パッチであるリングパッチ１４に給電される。
これにより、リングパッチ１４が励振することで、無線周波数の信号が空間に放射される。 Next, the operation will be described.
For example, when a high frequency circuit formed on the semiconductor wafer 1 outputs a radio frequency signal to the input / output terminal 2, the input / output terminal 2 is electrically connected to the transmission line 15 via the interlayer connection conductor 31. Since the transmission line 15 is electrically connected to the ring patch 14, the radio frequency signal is fed to the ring patch 14 which is an excitation patch.
Thereby, the ring patch 14 is excited to radiate a radio frequency signal to the space.

この実施の形態１では、誘電体層２１の表面に形成されている非励振パッチ２２が、リングパッチ１４の上方に配置されているため、リングパッチ１４及び非励振パッチ２２と、導体層１２に形成されているグランド１２ａとによって、２重パッチアンテナが形成されている。
仮に非励振パッチ２２が配置されていない構成では、アンテナの入力インピーダンスが低くなるため、例えば、５０Ω程度のインピーダンスを有する伝送線路１５とリングパッチ１４との接続が困難になることがある。あるいは、伝送線路１５とリングパッチ１４を接続するために、インピーダンスの大きな変換比を有するインピーダンス変換器を伝送線路１５に接続する必要を生じることがある。
また、導体層１２に形成されているグランド１２ａとリングパッチ１４との間隔が狭いことに起因して、使用可能な周波数帯域が狭くなることがある。
以上より、非励振パッチ２２が配置されていない構成では、実用的なアンテナを製造することが困難になることがある。 In the first embodiment, since the non-excited patch 22 formed on the surface of the dielectric layer 21 is disposed above the ring patch 14, the ring patch 14, the non-excited patch 22, and the conductor layer 12 are provided. A double patch antenna is formed by the formed ground 12a.
In the configuration in which the non-excitation patch 22 is not disposed, the input impedance of the antenna becomes low, and therefore, for example, it may be difficult to connect the transmission line 15 having an impedance of about 50Ω to the ring patch 14. Alternatively, in order to connect the transmission line 15 and the ring patch 14, it may be necessary to connect an impedance converter having a large impedance conversion ratio to the transmission line 15.
In addition, the usable frequency band may be narrowed due to the narrow distance between the ground 12a formed in the conductor layer 12 and the ring patch 14.
As described above, it may be difficult to manufacture a practical antenna in a configuration in which the non-excitation patch 22 is not disposed.

この実施の形態１では、非励振パッチ２２が配置されているため、アンテナの入力インピーダンスが高くなり、導体層１２に形成されているグランド１２ａとリングパッチ１４との間隔が狭い場合でも、リングパッチ１４の内径及び外径を調整するのみで、容易に伝送線路１５とリングパッチ１４との間の整合を図ることができるようになる。したがって、伝送線路１５とリングパッチ１４を接続するために、インピーダンスの大きな変換比を有するインピーダンス変換器を伝送線路１５に接続する必要がない。 In the first embodiment, since the non-excitation patch 22 is disposed, the input impedance of the antenna is increased, and the ring patch is provided even when the distance between the ground 12a formed in the conductor layer 12 and the ring patch 14 is narrow. The adjustment between the transmission line 15 and the ring patch 14 can be easily achieved only by adjusting the inner diameter and the outer diameter of 14. Therefore, in order to connect the transmission line 15 and the ring patch 14, there is no need to connect an impedance converter having a large impedance conversion ratio to the transmission line 15.

一般的に、２重パッチアンテナは、単純なパッチアンテナと比較して広帯域であり、使用可能な周波数帯域を広げることができる。
この実施の形態１では、２重パッチアンテナが形成されているため、使用可能な周波数帯域を広げることができる。
また、一般的に、パッチアンテナは、パッチとグランドとの間の厚さが厚いほど損失を低減することができる。
この実施の形態１では、再配線層の誘電体である誘電体層１１，１３は、半導体ウェハ１内の層間よりも厚いため、半導体ウェハ１にアンテナを形成する場合と比較して、信号の損失を低減することができる。 In general, a double patch antenna has a wider band than a simple patch antenna, and can expand a usable frequency band.
In this Embodiment 1, since the double patch antenna is formed, the usable frequency band can be expanded.
In general, the patch antenna can reduce loss as the thickness between the patch and the ground increases.
In the first embodiment, the dielectric layers 11 and 13 which are the dielectrics of the rewiring layer are thicker than the layers in the semiconductor wafer 1, and therefore, compared with the case where the antenna is formed on the semiconductor wafer 1, Loss can be reduced.

半導体ウェハ１には、無線周波数の信号を送受信するための高周波回路が形成されるが、半導体ウェハ１にアンテナが形成される場合、アンテナの形成に必要な面積の分だけ、高周波回路を形成することが可能な面積が減少し、高周波回路のレイアウトが難しくなる。
この実施の形態１では、上述したように、半導体ウェハ１にはアンテナが形成されていないため、半導体ウェハ１の全面に高周波回路を形成することができ、高周波回路のレイアウトが容易になる。したがって、大規模なアレーアンテナを容易に製造することができる。 A high-frequency circuit for transmitting and receiving radio frequency signals is formed on the semiconductor wafer 1. When an antenna is formed on the semiconductor wafer 1, the high-frequency circuit is formed by an area necessary for forming the antenna. The possible area is reduced and the layout of the high-frequency circuit becomes difficult.
In the first embodiment, as described above, since no antenna is formed on the semiconductor wafer 1, a high-frequency circuit can be formed on the entire surface of the semiconductor wafer 1, and the layout of the high-frequency circuit is facilitated. Therefore, a large-scale array antenna can be easily manufactured.

以上で明らかなように、この実施の形態１によれば、リングパッチ１４及び非励振パッチ２２と、導体層１２に形成されているグランド１２ａとによって、２重パッチアンテナが形成されるように構成したので、大規模なアレーアンテナを容易に製造することができるとともに、インピーダンス整合を容易に図ることができる低損失なパッチアンテナが得られる効果がある。 As apparent from the above, according to the first embodiment, the double patch antenna is formed by the ring patch 14 and the non-excited patch 22 and the ground 12a formed on the conductor layer 12. Therefore, it is possible to easily manufacture a large-scale array antenna and to obtain a low-loss patch antenna that can easily achieve impedance matching.

この実施の形態１では、誘電体層１３の表面には、励振パッチとして、内部に空孔を有するリングパッチ１４が形成されているものを示したが、リングパッチ１４の内径を調整することなく、リングパッチ１４の外径を調整するのみで、伝送線路１５とリングパッチ１４との間の整合を図ることができる場合、リングパッチ１４の内側の開口を廃し、円形又は矩形のパッチを励振パッチとして、誘電体層１３の表面に形成するようにしてもよい。
なお、誘電体層２１は、誘電体であればよく、例えば、ガラス基板や樹脂基板などであってもよい。 In the first embodiment, the surface of the dielectric layer 13 has the ring patch 14 having pores formed therein as the excitation patch. However, the inner diameter of the ring patch 14 is not adjusted. When the alignment between the transmission line 15 and the ring patch 14 can be achieved only by adjusting the outer diameter of the ring patch 14, the opening inside the ring patch 14 is eliminated, and a circular or rectangular patch is used as the excitation patch. Alternatively, it may be formed on the surface of the dielectric layer 13.
In addition, the dielectric material layer 21 should just be a dielectric material, for example, a glass substrate, a resin substrate, etc. may be sufficient as it.

この実施の形態１では、グランド１２ａが導体層１２に形成されているものを示したが、このグランド１２ａはメッシュグランドであってもよい。メッシュグランドは、例えば、誘電体の表面、側面及び裏面に対して、網目状に導体を配線することで形成することができる。
グランド１２ａがメッシュグランドである場合、伝送線路１５のインピーダンスが上昇して、アンテナとの整合を図ることが困難になることがあるが、この実施の形態１では、リングパッチ１４の内径及び外径を調整するのみで、容易に伝送線路１５とリングパッチ１４との間の整合を図ることができる。 In the first embodiment, the ground 12a is formed on the conductor layer 12. However, the ground 12a may be a mesh ground. The mesh ground can be formed, for example, by wiring conductors in a mesh pattern on the front surface, side surface, and back surface of the dielectric.
In the case where the ground 12a is a mesh ground, the impedance of the transmission line 15 rises and it may be difficult to achieve matching with the antenna. In the first embodiment, the inner diameter and the outer diameter of the ring patch 14 may be used. It is possible to easily match between the transmission line 15 and the ring patch 14 only by adjusting.

実施の形態２．
図２はこの発明の実施の形態２によるパッチアンテナを示す分解斜視図であり、図２において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ただし、この実施の形態２では、導体層１２は第１の導体層を構成し、誘電体層２１は第４の誘電体層を構成している。 Embodiment 2. FIG.
2 is an exploded perspective view showing a patch antenna according to Embodiment 2 of the present invention. In FIG. 2, the same reference numerals as those in FIG.
However, in the second embodiment, the conductor layer 12 constitutes the first conductor layer, and the dielectric layer 21 constitutes the fourth dielectric layer.

誘電体層４１は導体層１２の上部に設けられている第２の誘電体層であり、誘電体層４１の表面には、伝送線路４２が形成されている。
なお、誘電体層４１のうち、導体層１２に形成されているグランド１２ａと導体層４４に形成されているグランド４４ａに挟まれており、かつ、伝送線路４２が形成されていない部分には、例えば、半導体ウェハ１に形成されている高周波回路を駆動するための電源線や制御線などが形成されているようにしてもよい。その電源線や制御線などは、例えば、図示せぬ層間接続導体によって半導体ウェハ１に形成されている高周波回路と接続されることが想定される。 The dielectric layer 41 is a second dielectric layer provided on the conductor layer 12, and a transmission line 42 is formed on the surface of the dielectric layer 41.
In the portion of the dielectric layer 41 that is sandwiched between the ground 12a formed in the conductor layer 12 and the ground 44a formed in the conductor layer 44 and the transmission line 42 is not formed, For example, a power line or a control line for driving a high frequency circuit formed on the semiconductor wafer 1 may be formed. The power supply line, the control line, and the like are assumed to be connected to a high frequency circuit formed on the semiconductor wafer 1 by an interlayer connection conductor (not shown), for example.

誘電体層４３は誘電体層４１の上部に設けられている第３の誘電体層である。
導体層４４は誘電体層４３の上部に設けられている第２の導体層であり、導体層４４には、グランド４４ａが形成されるとともに、グランド４４ａに施されている開口部４４ｂに、導体からなる励振パッチであるリングパッチ４５が形成されている。
なお、誘電体層１１、導体層１２、誘電体層４１，４３及び導体層４４から再配線層が構成されている。 The dielectric layer 43 is a third dielectric layer provided on top of the dielectric layer 41.
The conductor layer 44 is a second conductor layer provided on the upper side of the dielectric layer 43. The conductor layer 44 is provided with a ground 44a, and an opening 44b formed on the ground 44a is provided with a conductor. A ring patch 45 which is an excitation patch made of is formed.
A rewiring layer is composed of the dielectric layer 11, the conductor layer 12, the dielectric layers 41 and 43, and the conductor layer 44.

層間接続導体５１は伝送線路４２と入出力端子２を電気的に接続する第１の層間接続導体である。
層間接続導体５１は導体層１２に形成されているグランド１２ａと短絡しないように、導体層１２に設けられている小孔１２ｂを通されている。
層間接続導体５２はリングパッチ４５と伝送線路４２を電気的に接続する第２の層間接続導体である。
層間接続導体５３は導体層１２に形成されているグランド１２ａと導体層４４に形成されているグランド４４ａを電気的に接続する第３の層間接続導体である。
図２では、図面を見易くするために、数本の層間接続導体５３を配置している例を示しているが、例えば、グランド４４ａに施されている開口部４４ｂに沿うように、開口部４４ｂの全周に亘って層間接続導体５３が配置されているようにしてもよい。 The interlayer connection conductor 51 is a first interlayer connection conductor that electrically connects the transmission line 42 and the input / output terminal 2.
The interlayer connection conductor 51 is passed through a small hole 12b provided in the conductor layer 12 so as not to short-circuit with the ground 12a formed in the conductor layer 12.
The interlayer connection conductor 52 is a second interlayer connection conductor that electrically connects the ring patch 45 and the transmission line 42.
The interlayer connection conductor 53 is a third interlayer connection conductor that electrically connects the ground 12 a formed in the conductor layer 12 and the ground 44 a formed in the conductor layer 44.
FIG. 2 shows an example in which several interlayer connection conductors 53 are arranged to make the drawing easy to see. For example, the opening 44b extends along the opening 44b formed on the ground 44a. The interlayer connection conductor 53 may be arranged over the entire circumference.

次に動作について説明する。
例えば、半導体ウェハ１に形成されている高周波回路が、無線周波数の信号を入出力端子２に出力すると、入出力端子２は、層間接続導体５１を介して、伝送線路４２と電気的に接続されており、伝送線路４２は、層間接続導体５２を介して、リングパッチ４５と電気的に接続されているため、その無線周波数の信号が励振パッチであるリングパッチ４５に給電される。
これにより、リングパッチ４５が励振することで、無線周波数の信号が空間に放射される。 Next, the operation will be described.
For example, when a high frequency circuit formed on the semiconductor wafer 1 outputs a radio frequency signal to the input / output terminal 2, the input / output terminal 2 is electrically connected to the transmission line 42 via the interlayer connection conductor 51. Since the transmission line 42 is electrically connected to the ring patch 45 via the interlayer connection conductor 52, the radio frequency signal is fed to the ring patch 45 which is an excitation patch.
Thereby, the ring patch 45 is excited, and a radio frequency signal is radiated into the space.

この実施の形態２では、誘電体層２１の表面に形成されている非励振パッチ２２が、リングパッチ４５の上方に配置されているため、リングパッチ４５及び非励振パッチ２２と、導体層１２，４４に形成されているグランド１２ａ，４４ａとによって、２重パッチアンテナが形成されている。
この実施の形態２でも、２重パッチアンテナが形成されているため、上記実施の形態１と同様の理由により、伝送線路４２とアンテナとの間のインピーダンス整合を容易に図ることができる。 In the second embodiment, since the non-excited patch 22 formed on the surface of the dielectric layer 21 is disposed above the ring patch 45, the ring patch 45 and the non-excited patch 22, the conductor layers 12, A double patch antenna is formed by the grounds 12 a and 44 a formed on 44.
Also in the second embodiment, since the double patch antenna is formed, impedance matching between the transmission line 42 and the antenna can be easily achieved for the same reason as in the first embodiment.

この実施の形態２では、リングパッチ４５が形成されている導体層４４と、グランド１２ａが形成されている導体層１２との間に、２つの誘電体層４１，４３が設けられているため、上記実施の形態１と比べて、リングパッチ４５とグランド１２ａとの間隔が拡大する。このため、上記実施の形態１よりも更に信号の損失を低減することができる。 In the second embodiment, since the two dielectric layers 41 and 43 are provided between the conductor layer 44 in which the ring patch 45 is formed and the conductor layer 12 in which the ground 12a is formed, Compared to the first embodiment, the distance between the ring patch 45 and the ground 12a is increased. For this reason, signal loss can be further reduced as compared with the first embodiment.

また、この実施の形態２では、導体層１２に形成されているグランド１２ａだけでなく、導体層４４に形成されているグランド４４ａも２重パッチアンテナのグランドの役割を担っている。
即ち、伝送線路４２の下面にはグランド１２ａが配置され、伝送線路４２の上面にはグランド４４ａが配置されているため、トリプレート線路が形成されている。伝送線路がトリプレート線路となることで、上記実施の形態１よりも更に伝送線路４２での信号の損失を低減することができる。 In the second embodiment, not only the ground 12a formed in the conductor layer 12 but also the ground 44a formed in the conductor layer 44 plays a role of the ground of the double patch antenna.
That is, since the ground 12a is disposed on the lower surface of the transmission line 42 and the ground 44a is disposed on the upper surface of the transmission line 42, a triplate line is formed. Since the transmission line is a triplate line, signal loss in the transmission line 42 can be further reduced as compared with the first embodiment.

この実施の形態２では、グランド１２ａ，４４ａが導体層１２，４４に形成されているものを示したが、グランド１２ａ，４４ａのうち、少なくとも一方がメッシュグランドであってもよい。
グランド１２ａ，４４ａがメッシュグランドである場合、伝送線路４２のインピーダンスが上昇して、アンテナとの整合を図ることが困難になることがあるが、この実施の形態２では、リングパッチ４５の内径及び外径を調整するのみで、容易に伝送線路４２とリングパッチ４５との間の整合を図ることができる。 In the second embodiment, the grounds 12a and 44a are formed on the conductor layers 12 and 44. However, at least one of the grounds 12a and 44a may be a mesh ground.
In the case where the grounds 12a and 44a are mesh grounds, the impedance of the transmission line 42 increases and it may be difficult to achieve matching with the antenna. Matching between the transmission line 42 and the ring patch 45 can be easily achieved only by adjusting the outer diameter.

この実施の形態２では、半導体ウェハ１に形成されている入出力端子２が１個で、リングパッチ４５及び入出力端子２と電気的に接続されている伝送線路４２が１本である例を示したが、図３に示すように、半導体ウェハ１に形成されている入出力端子２が２個で、リングパッチ４５及び入出力端子２と電気的に接続されている伝送線路４２が２本であってもよい。
図３の構成によれば、例えば、２つの入出力端子２での信号の振幅を同じとし、２本の伝送線路４２の線路長を調整することで、リングパッチ４５における２つの給電点での信号の位相を調整すれば、円偏波などの特定の偏波を送受信することが可能になる。また、２つの入出力端子２での信号の振幅及び位相を調整することで、リングパッチ４５における２つの給電点での信号の位相を調整すれば、円偏波などの特定の偏波を送受信することが可能になる。 In the second embodiment, an example in which there is one input / output terminal 2 formed on the semiconductor wafer 1 and one transmission line 42 electrically connected to the ring patch 45 and the input / output terminal 2 is used. As shown in FIG. 3, there are two input / output terminals 2 formed on the semiconductor wafer 1 and two transmission lines 42 electrically connected to the ring patch 45 and the input / output terminals 2. It may be.
According to the configuration of FIG. 3, for example, the signal amplitudes at the two input / output terminals 2 are the same, and the line lengths of the two transmission lines 42 are adjusted, so By adjusting the phase of the signal, it is possible to transmit and receive a specific polarization such as a circular polarization. In addition, by adjusting the amplitude and phase of the signal at the two input / output terminals 2 to adjust the phase of the signal at the two feeding points in the ring patch 45, specific polarization such as circular polarization is transmitted and received. It becomes possible to do.

この実施の形態２では、グランド４４ａに施されている開口部４４ｂに、励振パッチとして、内部に空孔を有するリングパッチ４５が形成されているものを示したが、リングパッチ４５の内径を調整することなく、リングパッチ４５の外径を調整するのみで、伝送線路４２とリングパッチ４５との間の整合を図ることができる場合、リングパッチ４５の内側の開口を廃し、円形又は矩形のパッチを励振パッチとして、グランド４４ａに施されている開口部４４ｂに形成するようにしてもよい。 In the second embodiment, a ring patch 45 having holes inside is formed as an excitation patch in the opening 44b formed in the ground 44a. However, the inner diameter of the ring patch 45 is adjusted. In the case where the alignment between the transmission line 42 and the ring patch 45 can be achieved only by adjusting the outer diameter of the ring patch 45, the opening inside the ring patch 45 is eliminated, and the circular or rectangular patch May be formed in the opening 44b formed in the ground 44a.

実施の形態３．
上記実施の形態１，２では、入出力端子２が半導体ウェハ１に形成されているものを示したが、入出力端子２のほかに、グランドが半導体ウェハ１に形成されているようにしてもよい。 Embodiment 3 FIG.
In the first and second embodiments, the input / output terminal 2 is formed on the semiconductor wafer 1. However, in addition to the input / output terminal 2, a ground may be formed on the semiconductor wafer 1. Good.

図４はこの発明の実施の形態３によるパッチアンテナを示す分解斜視図であり、図４において、図２と同一符号は同一または相当部分を示すので説明を省略する。
導体層１２には導体層４４の開口部４４ｂと同一形状の開口部１２ｃが施されている。
半導体ウェハ１の表面には、導体層４４の開口部４４ｂと同一形状のグランド１ａが形成されている。
図４では、開口部４４ｂと開口部１２ｃとグランド１ａが同一形状の例を示しているが、開口部１２ｃ及びグランド１ａは、リングパッチ４５より大きければよく、必ずしも開口部４４ｂと同一形状である必要はない。
層間接続導体６１は半導体ウェハ１に形成されているグランド１ａと導体層１２に形成されているグランド１２ａと導体層４４に形成されているグランド４４ａとを電気的に接続している。図４では、層間接続導体６１が縦に直線である例を示しているが、途中で折れ曲がっていてもよいし、斜めに直線であってもよい。なお、層間接続導体６１は第３の層間接続導体及び第４の層間接続導体を構成している。
図４では、図面を見易くするために、数本の層間接続導体６１を配置している例を示しているが、例えば、グランド４４ａに施されている開口部４４ｂに沿うように、開口部４４ｂの全周に亘って層間接続導体６１が配置されているようにしてもよい。 4 is an exploded perspective view showing a patch antenna according to Embodiment 3 of the present invention. In FIG. 4, the same reference numerals as those in FIG.
The conductor layer 12 is provided with an opening 12 c having the same shape as the opening 44 b of the conductor layer 44.
A ground 1 a having the same shape as the opening 44 b of the conductor layer 44 is formed on the surface of the semiconductor wafer 1.
FIG. 4 shows an example in which the opening 44b, the opening 12c, and the ground 1a have the same shape. However, the opening 12c and the ground 1a need only be larger than the ring patch 45, and are necessarily the same shape as the opening 44b. There is no need.
The interlayer connection conductor 61 electrically connects the ground 1 a formed on the semiconductor wafer 1, the ground 12 a formed on the conductor layer 12, and the ground 44 a formed on the conductor layer 44. FIG. 4 shows an example in which the interlayer connection conductor 61 is a straight line vertically, but it may be bent in the middle or may be a straight line diagonally. The interlayer connection conductor 61 constitutes a third interlayer connection conductor and a fourth interlayer connection conductor.
FIG. 4 shows an example in which several interlayer connection conductors 61 are arranged to make the drawing easy to see. For example, the opening 44b extends along the opening 44b formed on the ground 44a. The interlayer connection conductor 61 may be arranged over the entire circumference.

次に動作について説明する。
例えば、半導体ウェハ１に形成されている高周波回路が、無線周波数の信号を入出力端子２に出力すると、入出力端子２は、層間接続導体５１を介して、伝送線路４２と電気的に接続されており、伝送線路４２は、層間接続導体５２を介して、リングパッチ４５と電気的に接続されているため、上記実施の形態２と同様に、その無線周波数の信号が励振パッチであるリングパッチ４５に給電される。
これにより、リングパッチ４５が励振することで、無線周波数の信号が空間に放射される。 Next, the operation will be described.
For example, when a high frequency circuit formed on the semiconductor wafer 1 outputs a radio frequency signal to the input / output terminal 2, the input / output terminal 2 is electrically connected to the transmission line 42 via the interlayer connection conductor 51. Since the transmission line 42 is electrically connected to the ring patch 45 via the interlayer connection conductor 52, the ring patch whose radio frequency signal is an excitation patch as in the second embodiment. 45 is fed.
Thereby, the ring patch 45 is excited, and a radio frequency signal is radiated into the space.

図４のパッチアンテナの構成は、基本的には図２のパッチアンテナの構成と同様であり、図２のパッチアンテナと同様の効果が得られる。
ただし、図２のパッチアンテナでは、導体層４４に形成されているグランド４４ａと、導体層１２に形成されているグランド１２ａとが２重パッチアンテナのグランドの役割を担っているのに対して、図４のパッチアンテナでは、導体層４４に形成されているグランド４４ａと、半導体ウェハ１に形成されているグランド１ａとが２重パッチアンテナのグランドの役割を担っている点で相違している。
この実施の形態３では、上記の相違点によって、２重パッチアンテナのグランドのうち、リングパッチ４５の下方側のグランドとして、グランド１ａが用いられるため、上記実施の形態２よりも、リングパッチ４５の上方側のグランドであるグランド４４ａと、下方側のグランドとの間隔が拡大する。したがって、上記実施の形態２よりも更に伝送線路４２での信号の損失を低減することができる。 The configuration of the patch antenna of FIG. 4 is basically the same as the configuration of the patch antenna of FIG. 2, and the same effect as the patch antenna of FIG. 2 can be obtained.
However, in the patch antenna of FIG. 2, the ground 44a formed in the conductor layer 44 and the ground 12a formed in the conductor layer 12 play the role of the ground of the double patch antenna. The patch antenna of FIG. 4 is different in that the ground 44a formed on the conductor layer 44 and the ground 1a formed on the semiconductor wafer 1 serve as the ground of the double patch antenna.
In the third embodiment, the ground patch 1a is used as the ground on the lower side of the ring patch 45 among the grounds of the double patch antenna due to the above-described differences. Therefore, the ring patch 45 is more than in the second embodiment. The distance between the ground 44a that is the upper ground and the ground on the lower side is increased. Therefore, signal loss in the transmission line 42 can be further reduced as compared with the second embodiment.

この実施の形態３では、半導体ウェハ１の表面にグランド１ａが形成されるため、上記実施の形態２よりも、半導体ウェハ１の表面に対して高周波回路を形成することが可能な面積が減少するが、半導体ウェハ１において、グランド１ａが形成される層よりも下層側に導体層が存在する場合には、その導体層に高周波回路を形成するようにしてもよい。 In the third embodiment, since the ground 1a is formed on the surface of the semiconductor wafer 1, the area where a high frequency circuit can be formed on the surface of the semiconductor wafer 1 is reduced as compared with the second embodiment. However, in the semiconductor wafer 1, when a conductor layer exists below the layer on which the ground 1a is formed, a high-frequency circuit may be formed in the conductor layer.

図５はこの発明の実施の形態３による他のパッチアンテナを示す分解斜視図である。
図５のパッチアンテナは、導体層４４に形成されるグランドがメッシュグランド４４ｃになっており、また、導体層１２に形成されるグランドがメッシュグランド１２ｄになり、かつ、導体層１２に開口部１２ｃが施されていない点で、図４のパッチアンテナと相違している。
これにより、２重パッチアンテナのグランドのうち、リングパッチ４５の下方側のグランドが、メッシュグランド１２ｄとグランド１ａの２重構造となる。この場合も、図４のパッチアンテナと同様に、伝送線路４２での信号の損失を低減することができる。 5 is an exploded perspective view showing another patch antenna according to Embodiment 3 of the present invention.
In the patch antenna of FIG. 5, the ground formed on the conductor layer 44 is a mesh ground 44c, the ground formed on the conductor layer 12 is a mesh ground 12d, and the conductor layer 12 has an opening 12c. Is different from the patch antenna of FIG.
Thereby, the ground below the ring patch 45 among the grounds of the double patch antenna has a double structure of the mesh ground 12d and the ground 1a. Also in this case, the signal loss in the transmission line 42 can be reduced as in the patch antenna of FIG.

この実施の形態３では、図２のパッチアンテナにおける半導体ウェハ１の表面にグランド１ａが形成されているものを示したが、図１のパッチアンテナにおける半導体ウェハ１の表面にグランド１ａが形成されているものであってもよい。
図６はこの発明の実施の形態３による他のパッチアンテナを示す分解斜視図である。
図６の例では、第２の層間接続導体である層間接続導体６２が、半導体ウェハ１に形成されているグランド１ａと導体層１２に形成されているグランド１２ａとを電気的に接続している。
この場合、半導体ウェハ１に形成されているグランド１ａが、２重パッチアンテナのグランドの役割を担うため、上記実施の形態１よりも、リングパッチ１４とグランドとの間隔が拡大する。このため、上記実施の形態１よりも更に伝送線路１５での信号の損失を低減することができる。 In the third embodiment, the ground 1a is formed on the surface of the semiconductor wafer 1 in the patch antenna of FIG. 2, but the ground 1a is formed on the surface of the semiconductor wafer 1 in the patch antenna of FIG. It may be.
FIG. 6 is an exploded perspective view showing another patch antenna according to Embodiment 3 of the present invention.
In the example of FIG. 6, the interlayer connection conductor 62 as the second interlayer connection conductor electrically connects the ground 1 a formed on the semiconductor wafer 1 and the ground 12 a formed on the conductor layer 12. .
In this case, since the ground 1a formed on the semiconductor wafer 1 serves as the ground of the double patch antenna, the distance between the ring patch 14 and the ground is larger than that in the first embodiment. For this reason, it is possible to further reduce signal loss in the transmission line 15 than in the first embodiment.

実施の形態４．
上記実施の形態１〜３では、１個のパッチアンテナを示したが、図１〜図６のパッチアンテナのうち、いずれかのパッチアンテナを一体的に複数個形成することで、アレーアンテナを構成するようにしてもよい。 Embodiment 4 FIG.
In the first to third embodiments, one patch antenna is shown. However, an array antenna is configured by integrally forming any one of the patch antennas of FIG. 1 to FIG. You may make it do.

図７はこの発明の実施の形態４によるアレーアンテナを示す分解斜視図である。
図７の例では、導体層４４に形成されているグランド４４ａに４個の開口部４４ｂが施されて、４個の開口部４４ｂにリングパッチ４５がそれぞれ形成されている。また、誘電体層２１の表面に４個の非励振パッチ２２が形成されている。
リングパッチ４５及び非励振パッチ２２が４個形成されている点以外は、図２のパッチアンテナとほぼ同様の構成である。ただし、４個のリングパッチ４５が形成されているため、図面上は一部隠れているが、４個の入出力端子２と、４本の伝送線路４２と、４本の層間接続導体５１と、４個の小孔１２ｂとが設けられている。 FIG. 7 is an exploded perspective view showing an array antenna according to Embodiment 4 of the present invention.
In the example of FIG. 7, four openings 44b are formed in the ground 44a formed in the conductor layer 44, and ring patches 45 are formed in the four openings 44b, respectively. In addition, four non-excitation patches 22 are formed on the surface of the dielectric layer 21.
The configuration is almost the same as that of the patch antenna of FIG. 2 except that four ring patches 45 and four non-excited patches 22 are formed. However, since the four ring patches 45 are formed, the four input / output terminals 2, the four transmission lines 42, and the four interlayer connection conductors 51 are partially hidden in the drawing. Four small holes 12b are provided.

アレーアンテナを構成している４個のパッチアンテナの動作は、図２のパッチアンテナの動作と同様であり、上記実施の形態２と同様の効果が得られる。
一般的に、複数のパッチアンテナを配列することで、アレーアンテナを構成する場合、製造条件等によっては、隣り合っているパッチアンテナの間のグランドが切断されることがある。
パッチアンテナの間のグランドが切断されている場合、その切断部分から漏れ出る回折波によってアレーアンテナの性能が劣化することがある。
この実施の形態４では、導体層４４に形成されているグランド４４ａに対して、４個の開口部４４ｂを設けた上で、４個の開口部４４ｂにリングパッチ４５をそれぞれ形成するものであり、４個のリングパッチ４５のグランド４４ａが一体化されているものであるため、隣り合っているリングパッチ４５の間のグランド４４ａが切断されることはない。
このため、この実施の形態４によれば、グランドの切断に起因する放射パターンの劣化等は生じない。 The operation of the four patch antennas constituting the array antenna is the same as the operation of the patch antenna of FIG. 2, and the same effect as in the second embodiment can be obtained.
In general, when an array antenna is configured by arranging a plurality of patch antennas, the ground between adjacent patch antennas may be cut depending on manufacturing conditions and the like.
When the ground between the patch antennas is cut, the performance of the array antenna may deteriorate due to diffracted waves leaking from the cut portion.
In the fourth embodiment, four openings 44b are provided with respect to the ground 44a formed in the conductor layer 44, and then ring patches 45 are formed in the four openings 44b. Since the grounds 44a of the four ring patches 45 are integrated, the grounds 44a between the adjacent ring patches 45 are not cut.
For this reason, according to the fourth embodiment, the deterioration of the radiation pattern due to the cutting of the ground does not occur.

ここでは、一例として、図２のパッチアンテナが複数個形成されているアレーアンテナを示したが、図１又は図３〜６のパッチアンテナが複数個形成されているアレーアンテナであってもよく、同様の理由で、図７のアレーアンテナと同様の効果が得られる。
図７のアレーアンテナでは、４個のパッチアンテナが形成されているものを示したが、再配線層は、半導体ウェハ１の面積と同一あるいはそれに近い面積で形成されるため、再配線層の面積が許す限り、多数のパッチアンテナを形成するようにしてもよい。 Here, as an example, an array antenna in which a plurality of patch antennas in FIG. 2 are formed is shown, but an array antenna in which a plurality of patch antennas in FIG. 1 or FIGS. For the same reason, the same effect as the array antenna of FIG. 7 can be obtained.
In the array antenna of FIG. 7, four patch antennas are formed. However, since the rewiring layer is formed with an area that is the same as or close to the area of the semiconductor wafer 1, the area of the rewiring layer is shown. As many as possible, a large number of patch antennas may be formed.

なお、この実施の形態４のアレーアンテナは、半導体ウェハ１に形成される高周波回路が、各パッチアンテナでの信号の位相を固定にすることで、特定の方向にアンテナが指向するものであってもよいし、各パッチアンテナでの信号の位相を可変することで、アンテナの指向性を電気的に制御可能なフェーズドアレーアンテナ装置であってもよい。 In the array antenna of the fourth embodiment, the high-frequency circuit formed on the semiconductor wafer 1 fixes the signal phase at each patch antenna so that the antenna is directed in a specific direction. Alternatively, it may be a phased array antenna apparatus that can electrically control the directivity of the antenna by changing the phase of the signal at each patch antenna.

実施の形態５．
上記実施の形態４では、１個の誘電体層２１の表面に４個の非励振パッチ２２が形成されているものを示したが、誘電体層２１が、非励振パッチ２２毎に分割されているものであってもよい。
図８はこの発明の実施の形態５によるアレーアンテナを示す分解斜視図である。 Embodiment 5. FIG.
In the fourth embodiment, four non-excitation patches 22 are formed on the surface of one dielectric layer 21, but the dielectric layer 21 is divided for each non-excitation patch 22. It may be.
8 is an exploded perspective view showing an array antenna according to Embodiment 5 of the present invention.

誘電体層２１に用いる材料が半導体ウェハ１よりも小さい場合がある。
また、誘電体層２１に用いる材料が半導体ウェハ１と同一寸法であっても、半導体ウェハ１及び誘電体層２１が大き過ぎるために、半導体ウェハ１又は誘電体層２１に反り等があると、半導体ウェハ１と誘電体層２１を接着する際、均一な仕上がりが得られない場合がある。
上記のような場合、誘電体層２１を小片化して、１個の誘電体層２１に１個の非励振パッチ２２が形成されるようにして、複数の誘電体層２１が配列されるようにしてもよい。
誘電体層２１を小片化しても、上記実施の形態４と同様に、４個のリングパッチ４５のグランド４４ａが一体化されているものであるため、グランドの切断に起因する放射パターンの劣化等は生じない。
ここでは、誘電体層２１を小片化して、１個の誘電体層２１に１個の非励振パッチ２２が形成されるものを示しているが、均一な仕上がりが得られない等の問題が生じない範囲で、小片化した１個の誘電体層２１に２個以上の非励振パッチ２２が形成されるようにしてもよい。 The material used for the dielectric layer 21 may be smaller than that of the semiconductor wafer 1.
Moreover, even if the material used for the dielectric layer 21 is the same size as the semiconductor wafer 1, the semiconductor wafer 1 and the dielectric layer 21 are too large. When the semiconductor wafer 1 and the dielectric layer 21 are bonded, a uniform finish may not be obtained.
In the case as described above, the dielectric layer 21 is divided into small pieces so that one non-excitation patch 22 is formed on one dielectric layer 21 so that the plurality of dielectric layers 21 are arranged. May be.
Even if the dielectric layer 21 is made smaller, since the ground 44a of the four ring patches 45 is integrated as in the fourth embodiment, the deterioration of the radiation pattern due to the cutting of the ground, etc. Does not occur.
Here, the dielectric layer 21 is divided into small pieces and one non-excited patch 22 is formed on one dielectric layer 21, but there is a problem that a uniform finish cannot be obtained. Two or more non-excited patches 22 may be formed in one piece of the dielectric layer 21 within a range that does not exist.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

１半導体ウェハ、１ａグランド、２入出力端子、１１誘電体層（第１の誘電体層）、１２導体層（第１の導体層）、１２ａグランド、１２ｂ小孔、１２ｃ開口部、１２ｄメッシュグランド、１３誘電体層（第２の誘電体層）、１４リングパッチ（励振パッチ）、１５伝送線路、２１誘電体層（第３の誘電体層、第４の誘電体層）、２２非励振パッチ、３１層間接続導体（第１の層間接続導体）、４１誘電体層（第２の誘電体層）、４２伝送線路、４３誘電体層（第３の誘電体層）、４４導体層（第２の導体層）、４４ａグランド、４４ｂ開口部、４４ｃメッシュグランド、４５リングパッチ（励振パッチ）、５１層間接続導体（第１の層間接続導体）、５２層間接続導体（第２の層間接続導体）、５３層間接続導体、６１層間接続導体（第３の層間接続導体、第４の層間接続導体）、６２層間接続導体（第２の層間接続導体）。 DESCRIPTION OF SYMBOLS 1 Semiconductor wafer, 1a ground, 2 Input / output terminal, 11 Dielectric layer (1st dielectric layer), 12 Conductor layer (1st conductor layer), 12a Ground, 12b Small hole, 12c Opening part, 12d Mesh ground , 13 Dielectric layer (second dielectric layer), 14 Ring patch (excitation patch), 15 Transmission line, 21 Dielectric layer (third dielectric layer, fourth dielectric layer), 22 Non-excitation patch , 31 Interlayer connection conductor (first interlayer connection conductor), 41 Dielectric layer (second dielectric layer), 42 Transmission line, 43 Dielectric layer (third dielectric layer), 44 Conductor layer (second Conductor layer), 44a ground, 44b opening, 44c mesh ground, 45 ring patch (excitation patch), 51 interlayer connection conductor (first interlayer connection conductor), 52 interlayer connection conductor (second interlayer connection conductor), 53 layers Inter-layer connection conductor, 61 interlayer connection conductor (third interlayer connection conductor, fourth interlayer connection conductor), 62 interlayer connection conductor (second interlayer connection conductor).

Claims

A high-frequency circuit for transmitting and receiving radio frequency signals on the surface, and a semiconductor wafer on which input / output terminals for inputting and outputting radio frequency signals to and from the high-frequency circuit are formed;
A first dielectric layer provided on top of the semiconductor wafer;
A conductor layer provided on top of the first dielectric layer and having a ground formed thereon;
An excitation patch made of a conductor for radiating the radio frequency signal to space is formed on the surface of the conductor layer, and one end of the excitation patch is electrically connected to the conductor layer. A second dielectric layer in which a transmission line is formed;
A third dielectric layer provided on top of the second dielectric layer and having a non-excited patch made of a conductor formed on the surface facing the excited patch ;
A first interlayer connection conductor that penetrates the first dielectric layer in an electrically unconnected state with the ground and electrically connects the other end of the transmission line and the input / output terminal ;
A rewiring layer provided on the surface of the semiconductor wafer is constituted by the first dielectric layer and the second dielectric layer, and a double patch antenna is constituted by the excitation patch, the ground, and the non-excitation patch. patch antenna.

A high-frequency circuit for transmitting and receiving radio frequency signals on the surface, and a semiconductor wafer on which input / output terminals for inputting and outputting radio frequency signals to and from the high-frequency circuit are formed;
A first dielectric layer provided on top of the semiconductor wafer;
A first conductor layer provided on top of the first dielectric layer and having a ground formed thereon;
A second dielectric layer provided on top of the first conductor layer and forming a transmission line;
A third dielectric layer provided on top of the second dielectric layer;
An excitation patch is provided on the third dielectric layer, and a ground is formed. An excitation patch made of a conductor for radiating the radio frequency signal to the space is provided in an opening provided in the ground. A formed second conductor layer;
A fourth dielectric layer provided on the second conductor layer and having a non-excitation patch made of a conductor formed on a surface thereof facing the excitation patch ;
A first interlayer connection conductor that penetrates the first dielectric layer in an electrically unconnected state with the ground by the first conductor layer and electrically connects one end of the transmission line and the input / output terminal. When,
A second interlayer connection conductor that penetrates the third dielectric layer and electrically connects the excitation patch and the other end of the transmission line;
The ground formed in the first conductor layer and the ground formed in the second conductor layer are electrically connected through the third dielectric layer and the second dielectric layer. and a third interlayer connection conductor,
The first dielectric layer, the second dielectric layer, and the third dielectric layer constitute a redistribution layer provided on the surface of the semiconductor wafer, and the excitation patch and the first conductor layer A patch antenna that constitutes a double patch antenna with the ground formed on the ground, the ground formed on the second conductor layer, and the non-excited patch .

The patch antenna according to claim 1 or 2, wherein the excitation patch is a ring patch having a hole inside.

The patch antenna according to claim 1 or 2, wherein the excitation patch is a circular or rectangular patch.

An opening is applied to the ground formed in the conductor layer, and a ground having the same shape as the opening is formed in the semiconductor wafer.
The patch antenna according to claim 1, further comprising a second interlayer connection conductor that electrically connects a ground formed on the semiconductor wafer and a ground formed on the conductor layer.

The patch antenna according to claim 1 or 5, wherein the ground formed in the conductor layer is a mesh ground in which conductors are wired in a mesh pattern.

An opening having the same shape as the opening formed in the ground formed in the second conductor layer is formed in the ground formed in the first conductor layer and has the same shape as the opening. Is formed on the semiconductor wafer,
3. The patch antenna according to claim 2, further comprising a fourth interlayer connection conductor that electrically connects a ground formed on the semiconductor wafer and a ground formed on the first conductor layer.

At least one of the ground formed in the first conductor layer and the ground formed in the second conductor layer is a mesh ground in which conductors are wired in a mesh shape. The patch antenna according to claim 2 or 7.

A high-frequency circuit for transmitting and receiving radio frequency signals on the surface, and a semiconductor wafer on which input / output terminals for inputting and outputting radio frequency signals to and from the high-frequency circuit are formed;
A first dielectric layer provided on top of the semiconductor wafer;
A conductor layer provided on top of the first dielectric layer and having a ground formed thereon;
An excitation patch made of a conductor for radiating the radio frequency signal to space is formed on the surface of the conductor layer, and one end of the excitation patch is electrically connected to the conductor layer. A second dielectric layer in which a transmission line is formed;
A third dielectric layer provided on top of the second dielectric layer and having a non-excited patch made of a conductor formed on the surface facing the excited patch ;
A first interlayer connection conductor that penetrates the first dielectric layer in an electrically unconnected state with the ground and electrically connects the other end of the transmission line and the input / output terminal ;
A rewiring layer provided on the surface of the semiconductor wafer is constituted by the first dielectric layer and the second dielectric layer, and a double patch antenna is constituted by the excitation patch, the ground, and the non-excitation patch. An array antenna in which a plurality of patch antennas are integrally formed.

10. The array according to claim 9, wherein a third dielectric layer in the plurality of patch antennas is divided, and the non-excited patch is formed in the divided third dielectric layer. antenna.

A high-frequency circuit for transmitting and receiving radio frequency signals on the surface, and a semiconductor wafer on which input / output terminals for inputting and outputting radio frequency signals to and from the high-frequency circuit are formed;
A first dielectric layer provided on top of the semiconductor wafer;
A first conductor layer provided on top of the first dielectric layer and having a ground formed thereon;
A second dielectric layer provided on top of the first conductor layer and forming a transmission line;
A third dielectric layer provided on top of the second dielectric layer;
An excitation patch is provided on the third dielectric layer, and a ground is formed. An excitation patch made of a conductor for radiating the radio frequency signal to the space is provided in an opening provided in the ground. A formed second conductor layer;
A fourth dielectric layer provided on the second conductor layer and having a non-excitation patch made of a conductor formed on a surface thereof facing the excitation patch ;
A first interlayer connection conductor that penetrates the first dielectric layer in an electrically unconnected state with the ground by the first conductor layer and electrically connects one end of the transmission line and the input / output terminal. When,
A second interlayer connection conductor that penetrates the third dielectric layer and electrically connects the excitation patch and the other end of the transmission line;
The ground formed in the first conductor layer and the ground formed in the second conductor layer are electrically connected through the third dielectric layer and the second dielectric layer. A third interlayer connection conductor; and
The first dielectric layer, the second dielectric layer, and the third dielectric layer constitute a redistribution layer provided on the surface of the semiconductor wafer, and the excitation patch and the first conductor layer An array antenna in which a plurality of patch antennas constituting a double patch antenna are integrally formed by the ground formed on the second conductor layer, the ground ground formed on the second conductor layer, and the non-excited patch .

12. The array according to claim 11, wherein a fourth dielectric layer in the plurality of patch antennas is divided, and the non-excited patch is formed in the divided fourth dielectric layer. antenna.