JP2015129873A - Program and information processing apparatus - Google Patents

Program and information processing apparatus Download PDF

Info

Publication number
JP2015129873A
JP2015129873A JP2014001574A JP2014001574A JP2015129873A JP 2015129873 A JP2015129873 A JP 2015129873A JP 2014001574 A JP2014001574 A JP 2014001574A JP 2014001574 A JP2014001574 A JP 2014001574A JP 2015129873 A JP2015129873 A JP 2015129873A
Authority
JP
Japan
Prior art keywords
image
display area
supplied
display
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014001574A
Other languages
Japanese (ja)
Inventor
裕司 岩城
Yuji Iwaki
裕司 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014001574A priority Critical patent/JP2015129873A/en
Publication of JP2015129873A publication Critical patent/JP2015129873A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a new program and a new information processing apparatus.SOLUTION: An arithmetic unit executes processing including the steps of: determining a visible area of a window for a predetermined application; performing image-processing on image data to be displayed in the visible area, to determine a mask display area; generating a mask image to be overlapped with the mask display area; and displaying the mask image in the foreground.

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、例えばプログラムまたは情報処理装置に関する。 The present invention relates to an object, a method, or a manufacturing method. Or this invention relates to a process, a machine, a manufacture, or a composition (composition of matter). In particular, the present invention relates to, for example, a semiconductor device, a display device, a light-emitting device, a power storage device, a driving method thereof, or a manufacturing method thereof. In particular, the present invention relates to a program or an information processing apparatus, for example.

静止画を表示部に表示する際に、リフレッシュレートを小さくすることにより、消費電力を低減する技術が知られている。 A technique for reducing power consumption by reducing a refresh rate when displaying a still image on a display unit is known.

特開2011−186449号公報JP 2011-186449 A

本発明の一態様は、新規なプログラムを提供することを課題の一とする。または、新規な情報処理装置を提供することを課題の一とする。または、表示の更新に伴うちらつきの発生を抑制することを課題の一とする。 An object of one embodiment of the present invention is to provide a novel program. Another object is to provide a novel information processing device. Another object is to suppress the occurrence of flicker associated with display update.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. Note that one embodiment of the present invention does not have to solve all of these problems. Issues other than these will be apparent from the description of the specification, drawings, claims, etc., and other issues can be extracted from the descriptions of the specification, drawings, claims, etc. It is.

本発明の一態様は、初期化する第1のステップと、割り込み処理を許可する第2のステップと、第1の画像(マスク画像ともいう)を第1の表示領域(マスク表示領域ともいう)に重なるように最も手前に表示する第3のステップと、終了命令が供給された場合は第5のステップに、それ以外は第3のステップに進む第4のステップと、終了する第5のステップと、を有する演算部に実行させるプログラムである。 In one embodiment of the present invention, a first step for initialization, a second step for permitting interrupt processing, and a first image (also referred to as a mask image) are displayed in a first display area (also referred to as a mask display area). The third step to be displayed at the foremost side so as to overlap, the fifth step when the end command is supplied, the fourth step proceeding to the third step otherwise, and the fifth step ending And a program to be executed by a computing unit.

そして、割り込み処理は、所定のイベントが供給された場合は第7のステップに進み、それ以外は第9のステップに進む第6のステップと、第2の表示領域(所定のアプリケーションのウィンドウが使用する領域ともいう)から、第3の表示領域(アプリケーションより手前に表示される他のアプリケーションのウィンドウが使用する領域ともいう)を差し引いて、第4の表示領域(アプリケーションの可視領域ともいう)を決定する第7のステップと、第4の表示領域(可視領域ともいう)から第5の表示領域(画像データに基づいて決定される領域ともいう)を差し引いて、第1の表示領域(マスク表示領域ともいう)を決定する第8のステップと、第1の表示領域(マスク表示領域ともいう)と重なる第1の画像(マスク画像ともいう)を生成する第9のステップと、割り込み処理から復帰する第10のステップと、を備える。 Then, the interrupt processing proceeds to the seventh step when a predetermined event is supplied, and proceeds to the ninth step otherwise, and the second display area (the window of the predetermined application is used). Is subtracted from the third display area (also referred to as an area used by another application window displayed in front of the application) to obtain a fourth display area (also referred to as an application visible area). A seventh step of determining, and a first display area (mask display) by subtracting a fifth display area (also referred to as an area determined based on image data) from a fourth display area (also referred to as a visible area); An eighth step of determining an area (also referred to as an area) and a first image (also referred to as a mask image) overlapping the first display area (also referred to as a mask display area). Comprising a ninth step of generating, a tenth step of returning from the interrupt process, the.

また、本発明の一態様は、第7のステップが、文書を表示するアプリケーションのウィンドウが使用する領域から、アプリケーションより手前に表示される他のアプリケーションのウィンドウが使用する領域を差し引いて、第4の表示領域(アプリケーションの可視領域ともいう)を決定する、上記のプログラムである。 According to one aspect of the present invention, in the seventh step, the area used by the window of another application displayed before the application is subtracted from the area used by the window of the application that displays the document. This is the program for determining the display area (also referred to as the visible area of the application).

また、本発明の一態様は、第8のステップが、第4の表示領域(可視領域ともいう)から画像データの階調値が所定の閾値を超える領域を差し引いて、第1の表示領域(マスク表示領域ともいう)を決定する、上記のプログラムである。 In one embodiment of the present invention, the eighth step subtracts a region where the gradation value of the image data exceeds a predetermined threshold value from the fourth display region (also referred to as a visible region) to obtain the first display region ( This program determines the mask display area.

また、本発明の一態様は、第9のステップが、テクスチャデータを用いて第1の表示領域(マスク表示領域ともいう)と重なる第1の画像(マスク画像ともいう)を生成する、上記のプログラムである。 In one embodiment of the present invention, the ninth step generates the first image (also referred to as a mask image) that overlaps the first display area (also referred to as a mask display area) using the texture data. It is a program.

また、本発明の一態様は、第3のステップが、イベントを透過できる状態で、第1の画像(マスク画像ともいう)を第1の画像表示領域(マスク表示領域ともいう)に重なるように最も手前に表示する、上記のプログラムである。 According to one embodiment of the present invention, the third step overlaps the first image display region (also referred to as a mask display region) with the first image (also referred to as a mask display region) in a state where the event can be transmitted. The above program is displayed in the forefront.

上記本発明の一態様のプログラムは、所定のアプリケーションのウィンドウの可視領域を決定する第1のステップと、可視領域に表示する画像データを画像処理してマスク表示領域を決定する第2のステップと、マスク表示領域と重なるマスク画像を生成する第3のステップと、マスク画像を最も手前に表示する第4のステップと、を有する処理を演算装置に実行させる。 The program according to one aspect of the present invention includes a first step of determining a visible region of a window of a predetermined application, and a second step of determining a mask display region by performing image processing on image data displayed in the visible region. Then, the arithmetic unit is caused to execute a process including a third step of generating a mask image that overlaps the mask display area and a fourth step of displaying the mask image in the forefront.

これにより、所定のアプリケーションの、例えば文書表示領域に、例えば紙の模様を具備するテクスチャ画像を、重ねて表示することができる。その結果、新規なプログラムを提供することができる。 As a result, a texture image having a paper pattern, for example, can be displayed in an overlapping manner in, for example, a document display area of a predetermined application. As a result, a new program can be provided.

また、本発明の一態様は、第3のステップが、所定のイベントを供給される場合または動画を表示する場合に、他の場合に比べて高い頻度でリフレッシュして、第1の画像(マスク画像ともいう)を第1の表示領域(マスク表示領域ともいう)に重なるように最も手前に表示する、上記のいずれか一に記載のプログラムである。 Further, according to one embodiment of the present invention, when the third step is supplied with a predetermined event or displays a moving image, the third step is refreshed more frequently than in other cases, and the first image (mask The program according to any one of the above, wherein the image is also displayed on the foremost side so as to overlap a first display area (also referred to as a mask display area).

上記本発明の一態様のプログラムは、動画像を表示する可視領域の有無または供給されるイベントの種類に応じて、異なる頻度で表示を更新するステップを含んで構成される。これにより、表示の更新に伴うちらつきの発生を抑制することができる。その結果、新規なプログラムを提供することができる。 The program according to one embodiment of the present invention includes a step of updating the display at a different frequency depending on the presence or absence of a visible region for displaying a moving image or the type of supplied event. Thereby, generation | occurrence | production of the flicker accompanying the update of a display can be suppressed. As a result, a new program can be provided.

また、本発明の一態様は、所定のイベントを供給する入力装置と、イベントを供給され、一次画像信号および一次制御信号を供給する演算装置と、一次画像信号および一次制御信号を供給され、一次画像信号を一次制御信号に基づく頻度で表示する表示装置と、を有する情報処理装置である。 Another embodiment of the present invention is an input device that supplies a predetermined event, an arithmetic device that is supplied with the event and supplies a primary image signal and a primary control signal, a primary image signal and a primary control signal, And a display device that displays an image signal at a frequency based on the primary control signal.

そして、演算装置は、イベントを供給される場合または動画を表示する場合に、他の場合に比べて高い頻度でリフレッシュするための一次制御信号を供給するステップを含むプログラムを記憶する記憶部と、プログラムを実行させる演算部と、を備える。 Then, when the event is supplied or when displaying a moving image, the arithmetic device stores a program including a step of supplying a primary control signal for refreshing at a higher frequency than in other cases, and An arithmetic unit that executes the program.

上記本発明の一態様の情報処理装置は、動画像を表示する可視領域の有無または供給されるイベントの種類に応じて、表示を異なる頻度で更新する演算装置と、表示が更新される表示装置とで構成される。これにより、表示の更新に伴うちらつきの発生を抑制することができる。その結果、新規なプログラムを提供することができる。 The information processing device according to one embodiment of the present invention includes an arithmetic device that updates a display at a different frequency according to the presence or absence of a visible region for displaying a moving image or a type of event that is supplied, and a display device that updates the display. It consists of. Thereby, generation | occurrence | production of the flicker accompanying the update of a display can be suppressed. As a result, a new program can be provided.

本発明の一態様によれば、新規なプログラムを提供できる。または、新規な情報処理装置を提供できる。または、表示の更新に伴うちらつきの発生を抑制することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 According to one embodiment of the present invention, a novel program can be provided. Alternatively, a new information processing apparatus can be provided. Alternatively, occurrence of flicker accompanying display update can be suppressed. Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.

実施の形態に係るプログラムの構成を説明するフロー図。The flowchart explaining the structure of the program which concerns on embodiment. 実施の形態に係るプログラムに従って演算装置が処理を実行した結果、情報処理装置に表示される画像を説明する模式図。The schematic diagram explaining the image displayed on information processing apparatus as a result of the arithmetic unit performing a process according to the program according to the embodiment. 実施の形態に係るプログラムに従って演算装置が処理を実行した結果、決定される領域を説明する模式図。The schematic diagram explaining the area | region determined as a result of the arithmetic unit performing a process according to the program which concerns on embodiment. 実施の形態に係るプログラムに従って演算装置が処理を実行した結果、生成されるマスク画像を説明する模式図。The schematic diagram explaining the mask image produced | generated as a result of a computing device performing a process according to the program which concerns on embodiment. 実施の形態に係る情報処理装置の構成を説明するブロック図。1 is a block diagram illustrating a configuration of an information processing device according to an embodiment. 実施の形態に係る情報処理装置の表示部の構成を説明するブロック図。4 is a block diagram illustrating a structure of a display portion of the information processing device according to the embodiment. FIG. 実施の形態に係る情報処理装置の表示部に用いることができるトランジスタの構成を説明する図。3A and 3B illustrate a structure of a transistor that can be used for a display portion of an information processing device according to an embodiment. 実施の形態に係る電子機器の外観を説明する図。8A and 8B illustrate an external appearance of an electronic device according to an embodiment.

本発明の一態様のプログラムは、所定のアプリケーションのウィンドウの可視領域を決定するステップと、可視領域に表示する画像データを画像処理してマスク表示領域を決定するステップと、マスク表示領域と重なるマスク画像を生成するステップと、マスク画像を最も手前に表示するステップと、を有する処理を演算装置に実行させる。 A program according to one embodiment of the present invention includes a step of determining a visible area of a window of a predetermined application, a step of determining a mask display area by performing image processing on image data displayed in the visible area, and a mask overlapping with the mask display area A processing unit is caused to execute a process including a step of generating an image and a step of displaying a mask image in the foreground.

これにより、所定のアプリケーションの、例えば文書表示領域に、例えば紙の模様を具備するテクスチャ画像を、重ねて表示することができる。その結果、新規なプログラムを提供することができる。または、新規な情報処理装置を提供できる。 As a result, a texture image having a paper pattern, for example, can be displayed in an overlapping manner in, for example, a document display area of a predetermined application. As a result, a new program can be provided. Alternatively, a new information processing apparatus can be provided.

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

(実施の形態1)
本実施の形態では、本発明の一態様のプログラムの構成について、図1乃至図4を参照しながら説明する。
(Embodiment 1)
In this embodiment, a structure of a program according to one embodiment of the present invention is described with reference to FIGS.

図1は本発明の一態様のプログラムの構成を説明するフロー図である。 FIG. 1 is a flowchart illustrating the configuration of a program according to one embodiment of the present invention.

図2は情報処理装置に表示する画像データを説明する模式図である。図2(B)は、図2(A)に示す画像データについて本発明の一態様のプログラムの処理を演算装置に実行させて生成された、マスク画像データと画像データとを重ねあわせた結果を説明する模式図である。 FIG. 2 is a schematic diagram illustrating image data displayed on the information processing apparatus. FIG. 2B shows the result of superimposing the mask image data and the image data generated by causing the arithmetic unit to execute the processing of the program of one embodiment of the present invention for the image data shown in FIG. It is a schematic diagram to explain.

図3は演算装置に決定される領域を説明する模式図である。図3(A)は、図2(A)に示す画像データについて本発明の一態様のプログラムの処理を演算装置に実行させて決定された、可視領域を説明する模式図である。図3(B)は、図3(A)に示す可視領域にある画像データについて本発明の一態様のプログラムの処理を演算装置に実行させ決定された、階調値が所定の閾値を超える領域を説明する模式図である。 FIG. 3 is a schematic diagram for explaining a region determined by the arithmetic device. FIG. 3A is a schematic diagram for explaining the visible region determined by causing the arithmetic device to execute the processing of the program of one embodiment of the present invention for the image data illustrated in FIG. FIG. 3B illustrates an area in which the gradation value exceeds a predetermined threshold, which is determined by causing the arithmetic device to execute the processing of the program of one embodiment of the present invention for the image data in the visible area illustrated in FIG. FIG.

図4は演算装置に決定されるマスク画像データを説明する模式図である。図4は、図2(A)に示す画像データについて本発明の一態様のプログラムの処理を演算装置に実行させて生成された、マスク画像データを説明する模式図である。 FIG. 4 is a schematic diagram for explaining the mask image data determined by the arithmetic unit. FIG. 4 is a schematic diagram illustrating mask image data generated by causing the arithmetic device to execute the processing of the program of one embodiment of the present invention for the image data illustrated in FIG.

<プログラムの構成例1.>
本実施の形態で説明するプログラムは、以下の第1のステップ乃至第10のステップを有する処理を演算装置に実行させる。
<Example of Program Configuration 1. >
The program described in the present embodiment causes an arithmetic device to execute processing including the following first step to tenth step.

第1のステップにおいて、初期化する(図1(A)(S1))。 In the first step, initialization is performed (FIG. 1A (S1)).

第2のステップにおいて、割り込み処理を許可する(S2)。 In the second step, interrupt processing is permitted (S2).

第3のステップにおいて、マスク画像をマスク表示領域に重なるように最も手前に表示する(S3)。 In the third step, the mask image is displayed on the foremost side so as to overlap the mask display area (S3).

第4のステップにおいて、終了命令が供給された場合は第5のステップに、それ以外は第3のステップに進む(S4)。 In the fourth step, if the end instruction is supplied, the process proceeds to the fifth step, otherwise the process proceeds to the third step (S4).

第5のステップにおいて、終了する(S5)。 In the fifth step, the process ends (S5).

割り込み処理は以下の第6のステップ乃至第10のステップを備える。 The interrupt process includes the following sixth to tenth steps.

第6のステップにおいて、所定のイベントが供給された場合は第7のステップに進み、それ以外は第9のステップに進む(図1(B)(T6))。 In the sixth step, if a predetermined event is supplied, the process proceeds to the seventh step, and otherwise, the process proceeds to the ninth step (FIG. 1B (T6)).

第7のステップにおいて、所定のアプリケーションのウィンドウが使用する領域から、アプリケーションより手前に表示される他のアプリケーションのウィンドウが使用する領域を差し引いて、アプリケーションの可視領域を決定する(T7)。 In the seventh step, the visible area of the application is determined by subtracting the area used by the window of the other application displayed in front of the application from the area used by the window of the predetermined application (T7).

第8のステップにおいて、可視領域から画像データに基づいて決定される領域を差し引いて、マスク表示領域を決定する(T8)。 In the eighth step, the mask display area is determined by subtracting the area determined based on the image data from the visible area (T8).

第9のステップにおいて、マスク表示領域と重なるマスク画像を生成する(T9)。 In the ninth step, a mask image overlapping the mask display area is generated (T9).

第10のステップにおいて、割り込み処理から復帰する(T10)。 In the tenth step, the process returns from the interrupt process (T10).

上記のプログラムは、所定のアプリケーションのウィンドウの可視領域を決定するステップ(T6)と、可視領域に表示する画像データを画像処理してマスク表示領域を決定するステップ(T7)と、マスク表示領域と重なるマスク画像を生成するステップ(T9)と、マスク画像を最も手前に表示するステップ(S4)と、を有する処理を演算装置に実行させる。 The program includes a step (T6) of determining a visible area of a window of a predetermined application, a step (T7) of determining a mask display area by performing image processing on image data to be displayed in the visible area, a mask display area, The arithmetic unit is caused to execute a process including a step (T9) of generating an overlapping mask image and a step (S4) of displaying the mask image in the forefront.

これにより、所定のアプリケーションの、例えば文書表示領域に、例えば紙の模様を具備するテクスチャ画像を、重ねて表示することができる。その結果、新規なプログラムを提供することができる。 As a result, a texture image having a paper pattern, for example, can be displayed in an overlapping manner in, for example, a document display area of a predetermined application. As a result, a new program can be provided.

《全体の構成》
例示するプログラムは、第1のステップ乃至第10のステップを有する(図1参照)。主の処理は第1のステップ乃至第5のステップを含み、割り込み処理は第6のステップ乃至第10のステップを含む。
<Overall configuration>
The illustrated program has a first step to a tenth step (see FIG. 1). The main process includes the first to fifth steps, and the interrupt process includes the sixth to tenth steps.

《第1のステップ》
主の処理について説明する。第1のステップにおいて、演算装置に初期化をさせる。例えば、カウンタの値を所定の値に、マスク画像を所定の画像におよび/またはマスク表示領域を所定の領域に設定しまたは操作の用に供する画像を表示してもよい(図1(S1)参照)。具体的には、カウンタの値を0に設定することができる。
<< First Step >>
The main processing will be described. In the first step, the arithmetic unit is initialized. For example, the counter value may be set to a predetermined value, the mask image may be set to the predetermined image and / or the mask display area may be set to the predetermined area, or an image used for operation may be displayed (FIG. 1 (S1)). reference). Specifically, the counter value can be set to zero.

《第2のステップ》
第2のステップにおいて、演算装置に割り込み処理を許可する。割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる(図1(S2)参照)。
<< Second Step >>
In the second step, interrupt processing is permitted to the arithmetic device. An arithmetic unit that is permitted to perform interrupt processing can perform interrupt processing in parallel with main processing (see FIG. 1 (S2)).

割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を、主の処理に反映することができる。 The arithmetic unit that has returned from the interrupt process to the main process can reflect the result obtained by the interrupt process in the main process.

なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理から復帰させる際にカウンタの値を初期値以外の値としてもよい。これにより、プログラムを起動した後に割り込み処理をさせることができる。 Note that when the counter value is an initial value, the arithmetic unit performs interrupt processing, and when returning from the interrupt processing, the counter value may be a value other than the initial value. Thereby, interrupt processing can be performed after starting the program.

《第3のステップ》
第3のステップにおいて、マスク画像をマスク表示領域に重なるように最も手前に表示する処理を演算装置に実行させる(図1(S3)参照)。これにより、マスク画像の背後に配置される画像に換えてマスク画像を表示できる。または、マスク画像の背後に配置される画像とマスク画像を混合または合成して表示できる。例えば、二つの画像のアンド論理積またはマルチプライ論理積を得る処理もしくはアルファブレンド処理を施して生成した画像を表示できる。
《Third step》
In the third step, the arithmetic unit is caused to execute a process of displaying the mask image closest to the mask display area (see FIG. 1 (S3)). Thus, the mask image can be displayed in place of the image arranged behind the mask image. Alternatively, the image arranged behind the mask image and the mask image can be mixed or combined and displayed. For example, it is possible to display an image generated by performing an AND logical product or a multiply logical product of two images or an alpha blend process.

例えば、初期値化をした際に読み込ませた所定のマスク画像データを所定の領域に、または割り込み処理で生成されたマスク画像データを割り込み処理で決定されたマスク表示領域に、表示することができる。なお、マスク画像データを取得または生成する処理をマスク処理という。 For example, predetermined mask image data read at the time of initialization can be displayed in a predetermined area, or mask image data generated by interrupt processing can be displayed in a mask display area determined by interrupt processing. . Note that a process for acquiring or generating mask image data is referred to as a mask process.

具体的には、紙の模様および色を模したテクスチャデータ等を含む画像をマスク画像に用いることができる。また、無地の背景に文字が配置された画像、言い換えると文書を表示する画像をマスク画像の背後に配置される画像に用いることができる。また、紙の模様および色と文書の画像を合成して表示することができる。その結果、紙に記されたように見える文書を情報処理装置の表示部に表示することができる。 Specifically, an image including texture data imitating a paper pattern and color can be used as a mask image. Further, an image in which characters are arranged on a plain background, in other words, an image displaying a document can be used as an image arranged behind a mask image. In addition, a paper pattern and color and a document image can be combined and displayed. As a result, it is possible to display a document that appears on paper on the display unit of the information processing apparatus.

また、イベントを透過できる状態で、マスク画像をマスク表示領域に重なるように最も手前に表示する処理を演算装置に実行させることができる。これにより、マスク画像の背後に配置されたアプリケーションの操作を妨げることなく、マスク画像を最も手前に表示することができる。なお、操作命令に含まれる座標情報に基づいて操作命令を関連付ける対象から除外された画像の状態を、イベントを透過できる画像の状態という。具体的には、操作命令が最も手前に表示されたアプリケーションに関連付けられることなく、手前から二番目に配置されたアプリケーションに関連付けられ、手前から二番目に配置されたアプリケーションにイベントを供給できる。 In addition, in a state where the event can be transmitted, it is possible to cause the arithmetic device to execute a process for displaying the mask image on the foremost side so as to overlap the mask display area. Thereby, the mask image can be displayed in the foreground without interfering with the operation of the application arranged behind the mask image. Note that the state of an image that is excluded from the targets to which the operation command is associated based on the coordinate information included in the operation command is referred to as an image state that can transmit the event. Specifically, an operation command is associated with the application arranged second from the front without being associated with the application displayed at the front, and an event can be supplied to the application arranged second from the front.

《第4のステップ》
第4のステップにおいて、終了命令が供給された場合は第5のステップに、それ以外は第3のステップに進む(図1(S4)参照)。なお、割り込み処理中に終了命令を受けつけて、割り込み処理から復帰した際にプログラムを終了してもよい。
<< Fourth Step >>
In the fourth step, if the end instruction is supplied, the process proceeds to the fifth step, and otherwise the process proceeds to the third step (see FIG. 1 (S4)). Note that an end command may be received during interrupt processing, and the program may be terminated when returning from interrupt processing.

《第5のステップ》
第5のステップにおいて、演算装置にプログラムを終了させる(図1(S5)参照)。なお、プログラムと共にマスク画像の表示を終了する。
<< 5th step >>
In the fifth step, the arithmetic unit is caused to end the program (see FIG. 1 (S5)). The mask image display is terminated together with the program.

《第6のステップ》
割り込み処理について説明する。第6のステップにおいて、所定のイベントが供給された場合は第7のステップに進み、それ以外は第10のステップに進む(図1(T6)参照)。所定の属性を備える画像データに変化が生じるイベントを所定のイベントとすることができる。
<< Sixth Step >>
The interrupt process will be described. In the sixth step, if a predetermined event is supplied, the process proceeds to the seventh step, and otherwise, the process proceeds to the tenth step (see FIG. 1 (T6)). An event that causes a change in image data having a predetermined attribute can be set as a predetermined event.

例えば、ウィンドウシステムを採用するグラフィカルユーザーインターフェース(GUI:Graphical User Interface)において、所定の属性を備えるアプリケーションソフトウエアが使用するウィンドウについて行うイベント等を所定のイベントとすることができる。 For example, in a graphical user interface (GUI) that employs a window system, an event performed on a window used by application software having a predetermined attribute can be set as a predetermined event.

具体的にはウィンドウを新たに生成または消去するイベント、ウィンドウを移動するイベントまたはウィンドウの大きさを変えるイベント等を所定のイベントとすることができる。または、画像をスクロールするイベント等を所定のイベントとすることができる。 Specifically, an event for newly creating or deleting a window, an event for moving a window, an event for changing the size of a window, or the like can be set as a predetermined event. Or the event which scrolls an image etc. can be made into a predetermined event.

なお、文字を含む文書等を表示するアプリケーションソフトウエアを、所定のアプリケーションソフトウエアに指定することができる。具体的にはワードプロセッサ、表計算ソフトウエア、文書閲覧用ソフトウエア、電子書籍閲覧用ソフトウエア、ウェブブラウザまたはメールクライアント等を所定のアプリケーションに指定することができる。 Note that application software for displaying documents including characters can be designated as predetermined application software. Specifically, a word processor, spreadsheet software, document browsing software, electronic book browsing software, web browser, mail client, or the like can be designated as a predetermined application.

《第7のステップ》
第7のステップにおいて、演算装置に所定のアプリケーションの可視領域を決定させる(図1(T7)参照)。例えば、文書を表示するアプリケーションのウィンドウW1、ウィンドウW2およびウィンドウW5が使用する領域から、当該アプリケーションより手前に表示される他のアプリケーションのウィンドウが使用する領域を差し引いて、文書を表示するアプリケーションの可視領域VIS1、可視領域VIS2および可視領域VIS5を決定する処理を演算装置に実行させる。
<< Seventh Step >>
In the seventh step, the arithmetic device determines the visible region of the predetermined application (see FIG. 1 (T7)). For example, by subtracting the area used by the window of another application displayed in front of the application from the area used by the window W1, window W2, and window W5 of the application displaying the document, the visibility of the application displaying the document is displayed. The arithmetic unit is caused to execute processing for determining the region VIS1, the visible region VIS2, and the visible region VIS5.

なお、本実施の形態では、文字を含む文書等を表示するアプリケーションソフトウエアが所定のアプリケーションソフトウエア、具体的にはワードプロセッサ、表計算ソフトウエア、文書閲覧用ソフトウエア、電子書籍閲覧用ソフトウエア、ウェブブラウザまたはメールクライアント等が指定されている場合を例に説明する。また、各ウィンドウを使用するアプリケーションは、各ウィンドウの配置および大きさに関する情報を供給する。 In the present embodiment, application software for displaying documents including characters is predetermined application software, specifically word processor, spreadsheet software, document browsing software, electronic book browsing software, A case where a web browser or a mail client is designated will be described as an example. In addition, an application that uses each window supplies information regarding the arrangement and size of each window.

情報処理装置に表示する画像データの一例を図2(A)に示す。 An example of image data displayed on the information processing apparatus is shown in FIG.

画像データはウィンドウW1乃至ウィンドウW5の5つのウィンドウを含む。なお、ウィンドウW1乃至ウィンドウW5は手前側から奥側に向かって順番に重ねられ、奥側のウィンドウは手前側のウィンドウの表示に隠される。具体的には、ウィンドウW2乃至ウィンドウW5はウィンドウW1より奥側に配置され、ウィンドウW2乃至ウィンドウW5の一部はウィンドウW1に隠される。 The image data includes five windows, windows W1 to W5. Note that the windows W1 to W5 are overlapped in order from the near side to the far side, and the far side window is hidden in the display of the near side window. Specifically, the windows W2 to W5 are arranged on the back side of the window W1, and a part of the windows W2 to W5 is hidden by the window W1.

ウィンドウW1はワードプロセッサに利用され、文字列および挿図IMG11が表示されている。 The window W1 is used for a word processor, and a character string and an illustration IMG11 are displayed.

ウィンドウW2はウェブブラウザに利用され、文字列、挿図IMG21および挿図IMG22が表示されている。 The window W2 is used for a web browser, and a character string, an illustration IMG21 and an illustration IMG22 are displayed.

ウィンドウW3は写真表示ソフトウエアに利用されている。 Window W3 is used for photo display software.

ウィンドウW4は動画閲覧ソフトウエアに利用され、動画像が表示されている。 The window W4 is used for moving image browsing software, and a moving image is displayed.

ウィンドウW5は電子メールクライアントに利用され、文字列が表示されている。 The window W5 is used for an e-mail client and displays a character string.

従って、ウィンドウW1、ウィンドウW2およびウィンドウW5が所定のアプリケーションに利用さる。なお、前述のとおり、ウィンドウW1がウィンドウW2乃至ウィンドウW5の一部に重なるように配置されている。 Accordingly, the window W1, the window W2, and the window W5 are used for a predetermined application. As described above, the window W1 is arranged so as to overlap a part of the windows W2 to W5.

これにより、ウィンドウW1が使用する可視領域VIS1、ウィンドウW2が使用する領域からウィンドウW1が使用する領域を差し引いた可視領域VIS2およびウィンドウW5が使用する領域からウィンドウW1が使用する領域を差し引いた可視領域VIS5が、所定のアプリケーションの可視領域に決定される(図3(A)参照)。 Thus, the visible area VIS1 used by the window W1, the visible area VIS2 obtained by subtracting the area used by the window W1 from the area used by the window W2, and the visible area obtained by subtracting the area used by the window W1 from the area used by the window W5. VIS5 is determined as a visible area of a predetermined application (see FIG. 3A).

なお、手前側に配置されるウィンドウが使用する領域を奥側に配置されるウィンドウが使用する領域から差し引く際に、手前側に配置されるウィンドウの全体を差し引いてもよい。 When subtracting the area used by the window arranged on the near side from the area used by the window arranged on the far side, the whole window arranged on the near side may be subtracted.

または、ウィンドウがコンテンツ部分とコンテンツ部分を囲むフレーム部分を含む場合、手前側に配置されるコンテンツ部分を奥側に配置されるコンテンツ部分から差し引いて、奥側に配置されたウィンドウの領域としてもよい。 Alternatively, when the window includes a content portion and a frame portion surrounding the content portion, the content portion arranged on the front side may be subtracted from the content portion arranged on the back side to form a window area arranged on the back side. .

または、手前側に配置されるフレーム部分を含むウィンドウの領域を奥側に配置されるコンテンツ部分から差し引いて、奥側に配置されたウィンドウの領域としてもよい(図3(A)参照)。 Alternatively, the window region including the frame portion arranged on the near side may be subtracted from the content portion arranged on the far side to obtain the window region arranged on the far side (see FIG. 3A).

各ウィンドウを使用するアプリケーションが供給する各ウィンドウの配置および大きさに関する情報を用いて、演算装置に所定のアプリケーションの可視領域を決定させることができる。 Information relating to the arrangement and size of each window supplied by the application that uses each window can be used to cause the computing device to determine the visible area of the predetermined application.

《第8のステップ》
第8のステップにおいて、演算装置にマスク表示領域を決定させる(図1(T8)参照)。例えば、可視領域から画像データの階調値が所定の閾値を超える領域を差し引いて、マスク表示領域を決定させる処理を演算装置に実行させる。
<< Eighth Step >>
In the eighth step, the arithmetic device determines the mask display area (see FIG. 1 (T8)). For example, the arithmetic unit is caused to execute a process of subtracting an area where the gradation value of the image data exceeds a predetermined threshold from the visible area and determining the mask display area.

本実施の形態では、画像データに含まれる挿図の配置を画像データに基づいて特定し、特定された挿図を可視領域から差し引いてマスク表示領域を決定する。 In the present embodiment, the layout of the illustration included in the image data is specified based on the image data, and the mask display area is determined by subtracting the specified illustration from the visible area.

具体的には、取得した画像データを画像処理して輪郭を検出し、挿図が表示される領域を決定する。これにより、挿図IMG11、挿図IMG21および挿図IMG22が表示される領域を決定することができる。 Specifically, the obtained image data is subjected to image processing to detect a contour, and a region where an illustration is displayed is determined. Thereby, the area | region where illustration IMG11, illustration IMG21, and illustration IMG22 are displayed can be determined.

挿図IMG11が表示される領域を可視領域VIS1から差し引いてマスク表示領域MASK1を決定し、挿図IMG21および挿図IMG22が表示される領域を可視領域VIS2から差し引いてマスク表示領域MASK2を決定し、可視領域VIS5をマスク表示領域MASK5に決定する(図3および図4参照)。そして、マスク表示領域を、マスク表示領域MASK1、マスク表示領域MASK2およびマスク表示領域MASK5を含む領域とする。 The mask display area MASK1 is determined by subtracting the area where the illustration IMG11 is displayed from the visible area VIS1, and the mask display area MASK2 is determined by subtracting the area where the illustrations IMG21 and IMG22 are displayed from the visible area VIS2. Is determined as the mask display area MASK5 (see FIGS. 3 and 4). The mask display area is an area including the mask display area MASK1, the mask display area MASK2, and the mask display area MASK5.

《第9のステップ》
第9のステップにおいて、マスク画像を生成する(図1(T9)参照)。例えば、テクスチャデータを用いてマスク表示領域MASK1、MASK2およびMASK5と重なるマスク画像を生成する処理を演算装置に実行させる。
<< Ninth Step >>
In the ninth step, a mask image is generated (see FIG. 1 (T9)). For example, the processing device is caused to execute processing for generating a mask image that overlaps the mask display areas MASK1, MASK2, and MASK5 using the texture data.

マスク画像は、マスク表示領域と重なる形状を有する。特に、マスク表示領域の形状と同じであると好ましい。マスク画像は、模様、色またはこれらの結合の画像とすることができる。具体的には、紙の模様および色を模したテクスチャデータ等を用いてマスク表示領域と同じ形状を有する画像を生成すればよい。 The mask image has a shape overlapping the mask display area. In particular, the shape is preferably the same as the shape of the mask display area. The mask image can be an image of a pattern, color or a combination thereof. Specifically, an image having the same shape as the mask display area may be generated using texture data imitating a paper pattern and color.

《第10のステップ》
第10のステップにおいて、割り込み処理から復帰する(図1(T10)参照)。
<< Tenth Step >>
In the tenth step, the process returns from the interrupt process (see FIG. 1 (T10)).

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.

(実施の形態2)
本実施の形態では、本発明の一態様の情報処理装置の構成について、図5および図6を参照しながら説明する。
(Embodiment 2)
In this embodiment, a structure of an information processing device of one embodiment of the present invention will be described with reference to FIGS.

図5は、本発明の一態様の情報処理装置50の構成を説明するブロック図である。 FIG. 5 is a block diagram illustrating a configuration of the information processing device 50 according to one embodiment of the present invention.

図6は、本発明の一態様の表示部32の構成を説明するブロック図である。図6(A−1)および図6(A−2)は、表示部32の画素と駆動回路の配置を説明するブロック図である。図6(B−1)および図6(B−2)は、画素に用いることができる画素回路を説明する回路図である。 FIG. 6 is a block diagram illustrating a structure of the display portion 32 of one embodiment of the present invention. 6A-1 and 6A-2 are block diagrams illustrating the arrangement of the pixels and the driver circuit of the display portion 32. FIG. 6B-1 and 6B-2 are circuit diagrams illustrating pixel circuits that can be used for pixels.

<情報処理装置の構成例1.>
本実施の形態で説明する情報処理装置50は、所定の操作命令(イベントともいう)を供給する入力装置22と、イベントを供給され、一次画像信号V1および一次制御信号C1を供給する演算装置10と、一次画像信号V1および一次制御信号C1を供給され、一次画像信号V1を一次制御信号C1に基づく頻度で表示する表示装置30と、を有する(図5参照)。
<Configuration example 1 of information processing apparatus>>
The information processing device 50 described in the present embodiment includes an input device 22 that supplies a predetermined operation command (also referred to as an event), and an arithmetic device 10 that is supplied with the event and supplies the primary image signal V1 and the primary control signal C1. And a display device 30 that is supplied with the primary image signal V1 and the primary control signal C1 and displays the primary image signal V1 at a frequency based on the primary control signal C1 (see FIG. 5).

そして、演算装置10は、イベントを供給される場合または動画を表示するアプリケーションの可視領域を含む画像を表示する場合に、他の場合に比べて高い頻度でリフレッシュするための一次制御信号C1を供給するステップを含むプログラムを記憶する記憶部12と、プログラムを実行させる演算部11と、を備える。 When the event is supplied or when the image including the visible region of the application that displays the moving image is displayed, the arithmetic unit 10 supplies the primary control signal C1 for refreshing more frequently than in other cases. The memory | storage part 12 which memorize | stores the program containing the step to perform, and the calculating part 11 which performs a program are provided.

上記本発明の一態様の情報処理装置は、動画像を表示する可視領域の有無または供給されるイベントの種類に応じて、表示を異なる頻度で更新する演算装置と、表示が更新される表示装置とで構成される。これにより、表示の更新に伴うちらつきの発生を抑制することができる。その結果、新規なプログラムを提供することができる。 The information processing device according to one embodiment of the present invention includes an arithmetic device that updates a display at a different frequency according to the presence or absence of a visible region for displaying a moving image or a type of event that is supplied, and a display device that updates the display. It consists of. Thereby, generation | occurrence | production of the flicker accompanying the update of a display can be suppressed. As a result, a new program can be provided.

なお、演算装置10は、伝送路14および入出力インターフェース15を備えていてもよい。 Note that the arithmetic device 10 may include a transmission path 14 and an input / output interface 15.

入出力装置20は、表示装置30および入力装置22を備えていてもよい。 The input / output device 20 may include a display device 30 and an input device 22.

表示装置30は、制御部31および表示部32を備えていてもよい。 The display device 30 may include a control unit 31 and a display unit 32.

表示部32は、画素部32D、G駆動回路32GD、S駆動回路32SDおよび光供給部32Lを備えていてもよい。 The display unit 32 may include a pixel unit 32D, a G drive circuit 32GD, an S drive circuit 32SD, and a light supply unit 32L.

画素部32Dは画素32Pを備え、画素32Pは画素回路32PCを備え、画素回路32PCは表示素子32DVを備えていてもよい。 The pixel unit 32D may include a pixel 32P, the pixel 32P may include a pixel circuit 32PC, and the pixel circuit 32PC may include a display element 32DV.

以下に、情報処理装置50を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。 Below, each element which comprises the information processing apparatus 50 is demonstrated. Note that these configurations cannot be clearly separated, and one configuration may serve as another configuration or may include a part of another configuration.

例えばタッチセンサが表示パネルに重ねられたタッチパネルは、タッチセンサであるとともに表示パネルでもある。 For example, a touch panel in which a touch sensor is superimposed on a display panel is a touch sensor and a display panel.

《全体の構成》
情報処理装置50は、操作命令が供給され、一次制御信号C1および一次画像信号V1を供給する演算装置10と、操作命令を供給し、一次制御信号C1および一次画像信号V1が供給される入出力装置20と、を有する。そして、入出力装置20は、操作命令を供給する入力装置22と、一次制御信号C1および一次画像信号V1を供給される表示装置30と、を備える(図5参照)。
<Overall configuration>
The information processing apparatus 50 is supplied with an operation command and supplies the primary control signal C1 and the primary image signal V1, and the input / output to which the operation command is supplied and the primary control signal C1 and the primary image signal V1 are supplied. Device 20. The input / output device 20 includes an input device 22 that supplies an operation command and a display device 30 that is supplied with the primary control signal C1 and the primary image signal V1 (see FIG. 5).

表示装置30は、一次制御信号C1および一次画像信号V1を供給され、二次制御信号C2および二次画像信号V2を供給する制御部31と、二次制御信号C2および二次画像信号V2を供給される表示部32と、を備える。 The display device 30 is supplied with the primary control signal C1 and the primary image signal V1, and supplies the secondary control signal C2 and the secondary image signal V2, and the control unit 31 that supplies the secondary control signal C2 and the secondary image signal V2. The display unit 32 is provided.

表示部32は、二次制御信号C2を供給されG信号を供給するG駆動回路32GDと、二次画像信号V2を供給されS信号を供給するS駆動回路32SDと、画素部32Dと、を備える。 The display unit 32 includes a G drive circuit 32GD that is supplied with the secondary control signal C2 and supplies the G signal, an S drive circuit 32SD that is supplied with the secondary image signal V2 and supplies the S signal, and a pixel unit 32D. .

なお、表示部32は制御信号を供給される光供給部32Lを備えていてもよい。制御部31は光供給部32Lを制御することができる信号を供給してもよい。 The display unit 32 may include a light supply unit 32L to which a control signal is supplied. The control unit 31 may supply a signal that can control the light supply unit 32L.

なお、入力装置22および表示装置30を含む入出力装置20並びに演算装置10は、電源電位等を供給される。 The input / output device 20 and the arithmetic device 10 including the input device 22 and the display device 30 are supplied with a power supply potential or the like.

《1.演算装置10》
演算装置10は、演算部11、記憶部12、入出力インターフェース15および伝送路14を備える(図5参照)。
<< 1. Arithmetic unit 10 >>
The computing device 10 includes a computing unit 11, a storage unit 12, an input / output interface 15, and a transmission path 14 (see FIG. 5).

演算装置10は、操作命令が供給され、一次制御信号C1および一次画像信号V1を供給する。 The arithmetic unit 10 is supplied with an operation command and supplies a primary control signal C1 and a primary image signal V1.

例えば、演算装置10は、情報処理装置50の操作の用に供する画像情報を含む一次画像信号V1を供給し、入出力装置20は一次画像信号V1を供給される。そして、表示装置30は操作の用に供する画像を表示する。 For example, the arithmetic device 10 supplies a primary image signal V1 including image information used for operation of the information processing device 50, and the input / output device 20 is supplied with the primary image signal V1. Then, the display device 30 displays an image used for operation.

《1.1演算部11》
演算部11は、記憶部12が記憶するプログラムを実行する。例えば、実施の形態1に記載して説明されるプログラムを実行する。
<< 1.1 Calculation Unit 11 >>
The calculation unit 11 executes a program stored in the storage unit 12. For example, the program described in the first embodiment is executed.

また、実施の形態1に記載して説明されるプログラムの第3のステップを次のように変形することができる。 Further, the third step of the program described and described in the first embodiment can be modified as follows.

第3のステップにおいて、所定の操作命令(イベントともいう)を供給される場合または動画を表示するアプリケーションの可視領域を含む画像を表示する場合に、他の場合に比べて高い頻度でリフレッシュして、マスク画像をマスク表示領域に重なるように最も手前に表示する。 In the third step, when a predetermined operation command (also referred to as an event) is supplied or when an image including a visible area of an application for displaying a moving image is displayed, refreshing is performed more frequently than in other cases. The mask image is displayed on the foremost side so as to overlap the mask display area.

上記のプログラムは、動画像を表示する可視領域の有無または供給されるイベントの種類に応じて、異なる頻度で表示を更新するステップを含んで構成される。これにより、表示の更新に伴うちらつきの発生を抑制することができる。その結果、新規なプログラムを提供することができる。 The above program is configured to include a step of updating the display at a different frequency according to the presence or absence of a visible region for displaying a moving image or the type of supplied event. Thereby, generation | occurrence | production of the flicker accompanying the update of a display can be suppressed. As a result, a new program can be provided.

《1.2記憶部12》
記憶部12は、演算部11に実行させるプログラムを記憶する。なお、実施の形態1に記載して説明するプログラムを、演算部11に処理させるプログラムに適用できる。
<< 1.2 storage unit 12 >>
The storage unit 12 stores a program to be executed by the calculation unit 11. Note that the program described and described in the first embodiment can be applied to a program that causes the calculation unit 11 to process the program.

《1.3入出力インターフェース15・伝送路14》
入出力インターフェース15は情報を供給し、情報が供給される。
<< 1.3 I / O interface 15 / transmission path 14 >>
The input / output interface 15 supplies information and information is supplied.

伝送路14は情報を供給し、情報が供給される。演算部11、記憶部12および入出力インターフェース15は情報を供給される。また、演算部11、記憶部12および入出力インターフェース15は、情報を供給することができ、伝送路14は情報を供給される。 The transmission line 14 supplies information and information is supplied. Information is supplied to the calculation unit 11, the storage unit 12, and the input / output interface 15. The calculation unit 11, the storage unit 12, and the input / output interface 15 can supply information, and the transmission path 14 is supplied with information.

《2.入出力装置20》
入出力装置20は、例えば操作命令等を供給し、一次画像信号V1または一次制御信号C1等が供給される。操作命令等を供給する入力装置22および一次画像信号V1または一次制御信号C1等が供給される表示装置30を入出力装置20に適用できる。
<< 2. I / O device 20 >>
The input / output device 20 supplies an operation command or the like, for example, and is supplied with a primary image signal V1 or a primary control signal C1. The input device 22 for supplying an operation command and the like and the display device 30 to which the primary image signal V1 or the primary control signal C1 or the like is supplied can be applied to the input / output device 20.

《2.1入力装置22》
入力装置22は、所定の操作命令(イベントともいう)を供給できる。所定の属性を備える画像データに変化を生じる操作命令を、所定の操作命令にすることができる。
<< 2.1 Input Device 22 >>
The input device 22 can supply a predetermined operation command (also referred to as an event). An operation command that causes a change in image data having a predetermined attribute can be a predetermined operation command.

例えば、ウィンドウシステムを採用するグラフィカルユーザーインターフェース(GUI:Graphical User Interface)において、所定の属性を備えるアプリケーションソフトウエアが使用するウィンドウについて行うイベント等を所定のイベントとすることができる。 For example, in a graphical user interface (GUI) that employs a window system, an event performed on a window used by application software having a predetermined attribute can be set as a predetermined event.

具体的にはウィンドウを新たに生成または消去するイベント、ウィンドウを移動するイベントまたはウィンドウの大きさを変えるイベント等を所定のイベントとすることができる。または、画像をスクロールするイベント等を所定のイベントとすることができる。 Specifically, an event for newly creating or deleting a window, an event for moving a window, an event for changing the size of a window, or the like can be set as a predetermined event. Or the event which scrolls an image etc. can be made into a predetermined event.

なお、文字を含む文書等を表示するアプリケーションソフトウエアを、所定のアプリケーションソフトウエアに指定することができる。具体的にはワードプロセッサ、表計算ソフトウエア、文書閲覧用ソフトウエア、電子書籍閲覧用ソフトウエア、ウェブブラウザまたはメールクライアント等を所定のアプリケーションに指定することができる。 Note that application software for displaying documents including characters can be designated as predetermined application software. Specifically, a word processor, spreadsheet software, document browsing software, electronic book browsing software, web browser, mail client, or the like can be designated as a predetermined application.

入力装置22は、操作命令を供給することができる。例えば、キーボード、マウス、タッチパネル、タッチパッド、マウス、ジョイスティック、トラックボール、データグローブ、ジェスチャや視点動作などを検出するセンサまたは撮像装置などを入力装置22に用いることができる。なお、グラフィカルユーザーインターフェースを用いる場合、操作命令は操作命令を関連付ける画像が表示された表示部の座標情報を含む。 The input device 22 can supply an operation command. For example, a keyboard, a mouse, a touch panel, a touch pad, a mouse, a joystick, a trackball, a data glove, a sensor or an imaging device that detects a gesture or a viewpoint movement can be used as the input device 22. When a graphical user interface is used, the operation command includes coordinate information of a display unit on which an image that associates the operation command is displayed.

演算装置10は、操作命令に含まれる座標情報に基づいて、操作命令を表示部の座標に表示された画像情報に関連づける。これにより、例えば情報処理装置を使用する者は、表示部に表示された複数の画像情報から一を選んで処理するための操作命令を供給することができる。 The computing device 10 associates the operation command with the image information displayed at the coordinates of the display unit based on the coordinate information included in the operation command. Thereby, for example, a person using the information processing apparatus can supply an operation command for selecting and processing one from a plurality of pieces of image information displayed on the display unit.

使用する者が入力装置22から供給する情報としては、例えば表示部に表示される画像の表示位置を変えるためにドラッグする命令、表示されている画像を送り次の画像を表示するためにスワイプする命令、帯状の画像を順に送るためにスクロールする命令、特定の画像を選択する命令、画像を表示する大きさを変化するためにピンチ・イン、ピンチ・アウトする命令の他、手書きによる文字を供給する命令などを挙げることができる。 Information supplied from the input device 22 by the user includes, for example, a drag command for changing the display position of the image displayed on the display unit, and a swipe to send the displayed image to display the next image. Supplied with commands, scrolling commands to send strip images sequentially, commands to select specific images, commands to pinch in and pinch out to change the display size of the images, and handwritten characters Command to do.

《2.2表示装置30》
表示装置30は、一次制御信号C1および一次画像信号V1に基づいて、画像を表示部32に表示する。
<< 2.2 display device 30 >>
The display device 30 displays an image on the display unit 32 based on the primary control signal C1 and the primary image signal V1.

一次画像信号V1は、画像の階調情報(輝度情報ともいえる)の他、例えば色度情報等を含む。 The primary image signal V1 includes, for example, chromaticity information in addition to image gradation information (also referred to as luminance information).

一次制御信号C1は、例えば表示装置30の走査線の選択を開始するタイミング等を制御するための信号などを含む。 The primary control signal C1 includes, for example, a signal for controlling timing for starting selection of a scanning line of the display device 30 and the like.

《2.2.1制御部31》
制御部31は、表示部32を制御する信号、例えば二次画像信号V2および/または二次制御信号C2等を生成し、を供給する。
<< 2.2.1 Control Unit 31 >>
The control unit 31 generates and supplies a signal for controlling the display unit 32, for example, a secondary image signal V2 and / or a secondary control signal C2.

《2.2.1.1二次画像信号》
制御部31は一次画像信号V1を供給され、二次画像信号V2を生成する。二次画像信号V2は画像情報を含む。
<< 2.2.1.1 Secondary image signal >>
The controller 31 is supplied with the primary image signal V1 and generates a secondary image signal V2. The secondary image signal V2 includes image information.

例えば、制御部31は一次画像信号V1の基準電位Vscからの差を振幅とし、極性がフレーム毎に反転される二次画像信号V2を生成してもよい。 For example, the control unit 31 may generate the secondary image signal V2 whose amplitude is the difference from the reference potential Vsc of the primary image signal V1 and whose polarity is inverted every frame.

《2.2.1.2二次制御信号》
二次制御信号C2は、表示部32の第1の駆動回路(G駆動回路32GDともいう)を制御するための信号および/または第2の駆動回路(S駆動回路32SDともいう)を制御するための信号を含むことができる。
<< 2.2.1.2 Secondary control signal >>
The secondary control signal C2 is for controlling a first drive circuit (also referred to as G drive circuit 32GD) and / or a second drive circuit (also referred to as S drive circuit 32SD) of the display section 32. Can be included.

例えば、二次制御信号C2は、垂直同期信号および/または水平同期信号などの同期信号を含むことができる。また、二次制御信号C2は、スタートパルス信号SP、ラッチ信号LP、パルス幅制御信号PWCおよびクロック信号CKなどを含むことができる。 For example, the secondary control signal C2 can include a synchronization signal such as a vertical synchronization signal and / or a horizontal synchronization signal. The secondary control signal C2 can include a start pulse signal SP, a latch signal LP, a pulse width control signal PWC, a clock signal CK, and the like.

具体的には、S駆動回路32SDの動作を制御するS駆動回路用のスタートパルス信号SP、S駆動回路用のクロック信号CK、ラッチ信号LPなどを二次制御信号C2は含むことができる。 Specifically, the secondary control signal C2 may include a start pulse signal SP for the S drive circuit that controls the operation of the S drive circuit 32SD, a clock signal CK for the S drive circuit, a latch signal LP, and the like.

また、G駆動回路32GDの動作を制御するG駆動回路用のスタートパルス信号SP、G駆動回路用のクロック信号CK、パルス幅制御信号PWCなどを二次制御信号C2は含むことができる。 Further, the secondary control signal C2 can include a start pulse signal SP for the G drive circuit that controls the operation of the G drive circuit 32GD, a clock signal CK for the G drive circuit, a pulse width control signal PWC, and the like.

《2.2.1.3画像信号の極性》
制御部31が、画像信号の極性をフレーム毎に反転する極性決定回路を備える構成としてもよい。
<< 2.2.1.3 Image signal polarity >>
The control unit 31 may include a polarity determination circuit that inverts the polarity of the image signal for each frame.

例えば、極性決定回路が通知するタイミングに従って制御部31が二次画像信号V2の極性を反転し、極性が反転された二次画像信号V2を供給してもよい。 For example, the control unit 31 may invert the polarity of the secondary image signal V2 according to the timing notified by the polarity determination circuit, and supply the secondary image signal V2 with the polarity inverted.

なお、制御部31からの命令に従って表示部32が二次画像信号V2の極性を反転してもよい。 Note that the display unit 32 may invert the polarity of the secondary image signal V2 in accordance with a command from the control unit 31.

また、極性決定回路がカウンタおよび信号生成回路を具備し、カウンタが数える同期信号に基づいて信号生成回路がタイミングを通知してもよい。 The polarity determination circuit may include a counter and a signal generation circuit, and the signal generation circuit may notify the timing based on a synchronization signal counted by the counter.

例えば、カウンタはフレーム期間の数を水平同期信号のパルスを数えて特定し、信号生成回路がタイミングを通知する。これにより、連続する複数のフレーム期間ごとに二次画像信号V2の極性を反転することができる。 For example, the counter specifies the number of frame periods by counting the pulses of the horizontal synchronization signal, and the signal generation circuit notifies the timing. As a result, the polarity of the secondary image signal V2 can be inverted every a plurality of consecutive frame periods.

《2.2.2表示部32》
表示部32は、画素部32Dを有する。また、第1の駆動回路(G駆動回路32GDともいう)並びに第2の駆動回路(S駆動回路32SDともいう)を有していてもよい。
<< 2.2.2 Display 32 >>
The display unit 32 includes a pixel unit 32D. Further, a first driver circuit (also referred to as a G driver circuit 32GD) and a second driver circuit (also referred to as an S driver circuit 32SD) may be included.

列方向に延在する複数の走査線G、行方向に延在する複数の信号線Sおよび走査線Gの一と電気的に接続され且つ信号線Sの一と電気的に接続される画素32Pが画素部32Dに配設されている。そして、複数の画素32Pは行列状に配置されている。 A plurality of scanning lines G extending in the column direction, a plurality of signal lines S extending in the row direction, and a pixel 32P electrically connected to one of the scanning lines G and electrically connected to one of the signal lines S Is disposed in the pixel portion 32D. The plurality of pixels 32P are arranged in a matrix.

なお、画素部32Dに配設される配線の種類及び数は、画素32Pの数、構成および配置に基づいて決定される。 Note that the type and number of wirings provided in the pixel portion 32D are determined based on the number, configuration, and arrangement of the pixels 32P.

例えば、画素32Pをx列×y行のマトリクス状に画素部32Dに配置する場合、信号線S1乃至信号線Sx並びに走査線G1乃至走査線Gyを、画素部32D内に配置する(図6(A−1)参照)。 For example, when the pixels 32P are arranged in a matrix of x columns × y rows in the pixel portion 32D, the signal lines S1 to Sx and the scanning lines G1 to Gy are arranged in the pixel portion 32D (FIG. 6 ( (See A-1)).

一の走査線(G1乃至Gy)はG駆動回路32GDに選択されている期間G信号を供給することができ、一の信号線(S1乃至Sx)はS駆動回路32SDに選択されている期間S信号を供給することができる。 One scanning line (G1 to Gy) can supply a G signal during a period selected by the G drive circuit 32GD, and one signal line (S1 through Sx) can be supplied during a period S selected by the S drive circuit 32SD. A signal can be supplied.

また、画素部32Dを複数の領域に分割して駆動してもよい。例えば、第1領域32Da、第2領域32Dbおよび第3領域32Dcに分割して駆動する構成を図6(A−2)に示す。 Further, the pixel unit 32D may be driven by being divided into a plurality of regions. For example, FIG. 6A-2 illustrates a structure in which driving is performed by being divided into a first region 32Da, a second region 32Db, and a third region 32Dc.

《2.2.2.1G駆動回路32GD》
G駆動回路32GDは、複数の走査線から一の走査線を順番に選択し、選択した走査線にG信号を供給する。なお、G信号は第1の駆動信号ともいう。
<< 2.2.2.1G drive circuit 32GD >>
The G drive circuit 32GD selects one scanning line from a plurality of scanning lines in order, and supplies a G signal to the selected scanning line. Note that the G signal is also referred to as a first drive signal.

なお、選択された走査線は、その走査線に電気的に接続された画素32PにG信号を供給する。これにより、画素32Pにある画素回路32PCはG信号を供給される。 The selected scanning line supplies a G signal to the pixel 32P electrically connected to the scanning line. Thereby, the G signal is supplied to the pixel circuit 32PC in the pixel 32P.

G駆動回路32GDは、一の走査線を選択しG信号を供給する頻度を切り替えて動作することができる。例えば、G駆動回路32GDはG信号を所定の頻度で供給する第1のモードと、第1のモードより高い頻度で供給する第2のモードとで動作する。 The G drive circuit 32GD can operate by switching the frequency of selecting one scanning line and supplying the G signal. For example, the G drive circuit 32GD operates in a first mode in which the G signal is supplied at a predetermined frequency and a second mode in which the G signal is supplied at a frequency higher than that in the first mode.

具体的には、第1のモードで動作するG駆動回路32GDは、30Hz(1秒間に30回)以上、好ましくは60Hz(1秒間に60回)以上960Hz(1秒間に960回)未満の頻度で一の走査線を選択しG信号を供給する。 Specifically, the G driving circuit 32GD operating in the first mode has a frequency of 30 Hz (30 times per second) or more, preferably 60 Hz (60 times per second) or more and less than 960 Hz (960 times per second). Then, one scanning line is selected and the G signal is supplied.

第2のモードで動作するG駆動回路32GDは、11.6μHz(1日に1回)以上0.1Hz(1秒間に0.1回)未満の頻度、好ましくは0.28mHz(1時間に1回)以上1Hz(1秒間に1回)未満の頻度で一の走査線を選択しG信号を供給する。 The G driving circuit 32GD operating in the second mode has a frequency of 11.6 μHz (once a day) or more and less than 0.1 Hz (0.1 times per second), preferably 0.28 mHz (1 per hour). One scan line is selected at a frequency of more than 1 Hz (once per second) and the G signal is supplied.

G駆動回路32GDが、第1のモードと第2のモードとを切り替えて動作する方法としては、例えば、モード切り替え信号を含む二次制御信号C2を用いる方法、または二次制御信号C2に含まれるG駆動回路用のスタートパルスを用いる方法が挙げられる。いずれの方法を用いても、G駆動回路32GDの動作を第1のモードから第2のモードに切り替えることができる。 Examples of the method in which the G drive circuit 32GD operates by switching between the first mode and the second mode include a method using the secondary control signal C2 including the mode switching signal or the secondary control signal C2. A method using a start pulse for the G drive circuit can be mentioned. Whichever method is used, the operation of the G drive circuit 32GD can be switched from the first mode to the second mode.

具体的には、制御部31を用いて二次制御信号C2に含まれるG駆動回路用のスタートパルスを供給する頻度を制御することができる。 Specifically, the frequency of supplying the start pulse for the G drive circuit included in the secondary control signal C2 can be controlled using the control unit 31.

なお、画素部32Dが複数の領域に分けられ、各領域にG駆動回路が設けられている場合、それぞれのG駆動回路を異なるモードで動作してもよい(図6(A−2)参照)。 Note that in the case where the pixel portion 32D is divided into a plurality of regions and a G drive circuit is provided in each region, each G drive circuit may be operated in different modes (see FIG. 6A-2). .

例えば、第1の領域に設けられたG駆動回路を第1のモードで動作して、動画像を第1の領域に表示し、第2の領域に設けられたG駆動回路を第2のモードで動作して、静止画像を第2の領域に表示してもよい。 For example, the G drive circuit provided in the first area is operated in the first mode, the moving image is displayed in the first area, and the G drive circuit provided in the second area is set in the second mode. The still image may be displayed in the second area.

または、複数のG駆動回路の一部を動作させて、他の駆動回路を停止してもよい。これにより、消費電力を低減することができる。 Alternatively, some of the plurality of G drive circuits may be operated and other drive circuits may be stopped. Thereby, power consumption can be reduced.

《2.2.2.2S駆動回路32SD》
S駆動回路32SDは、複数の信号線から一の信号線を順番に選択し、選択された信号線にS信号を供給する。なお、S信号は第2の駆動信号ともいう。
<< 2.2.2.2S drive circuit 32SD >>
The S drive circuit 32SD sequentially selects one signal line from the plurality of signal lines, and supplies the S signal to the selected signal line. Note that the S signal is also referred to as a second drive signal.

なお、S信号が供給された信号線は、その信号線に接続された画素32PにS信号を供給する。特に、G信号が供給されている状態の画素32Pにある画素回路32PCは、S信号を書き込まれる。 Note that the signal line supplied with the S signal supplies the S signal to the pixel 32P connected to the signal line. In particular, the S signal is written in the pixel circuit 32PC in the pixel 32P to which the G signal is supplied.

《2.2.2.3画素部32D》
画素部32Dは、図示されていない複数の画素32Pを有する。
<< 2.2.2.3 Pixel Unit 32D >>
The pixel unit 32D includes a plurality of pixels 32P that are not shown.

画素32Pは、表示素子32DVと当該表示素子32DVを含む画素回路32PCを備える(図5参照)。 The pixel 32P includes a display element 32DV and a pixel circuit 32PC including the display element 32DV (see FIG. 5).

画素回路32PCは供給されるS信号を保持し、表示素子32DVに画像情報の一部を表示する。 The pixel circuit 32PC holds the supplied S signal and displays part of the image information on the display element 32DV.

なお、利用する表示素子32DVの種類または駆動方法に応じて選択された構成を、画素回路32PCに用いることができる。 Note that a configuration selected in accordance with the type or driving method of the display element 32DV to be used can be used for the pixel circuit 32PC.

《2.2.2.3.1画素回路1》
表示素子32DVに液晶素子32LCを利用する場合に選択することができる画素回路32PCの構成の一例を、図6(B−1)に示す。
<< 2.2.2.3.1 Pixel Circuit 1 >>
An example of a structure of the pixel circuit 32PC that can be selected when the liquid crystal element 32LC is used as the display element 32DV is illustrated in FIG.

画素回路32PCは、G信号が供給されるゲート電極と、S信号が供給される第1の電極とを備えるトランジスタ32Tと、トランジスタ32Tの第2の電極に電気的に接続される第1の電極と、共通電位が供給される第2の電極を備える液晶素子32LCと、を具備する。 The pixel circuit 32PC includes a transistor 32T including a gate electrode to which a G signal is supplied and a first electrode to which an S signal is supplied, and a first electrode that is electrically connected to the second electrode of the transistor 32T. And a liquid crystal element 32LC including a second electrode to which a common potential is supplied.

画素回路32PCは、S信号の表示素子32DVへの供給を制御するトランジスタ32Tを有する。 The pixel circuit 32PC includes a transistor 32T that controls the supply of the S signal to the display element 32DV.

トランジスタ32Tのゲートは、走査線G1から走査線Gyのいずれか1つに電気的に接続されている。トランジスタ32Tのソース及びドレインの一方は、信号線S1から信号線Sxのいずれか1つに電気的に接続され、トランジスタ32Tのソース及びドレインの他方は、表示素子32DVの第1電極に電気的に接続されている。 The gate of the transistor 32T is electrically connected to any one of the scanning line G1 to the scanning line Gy. One of the source and the drain of the transistor 32T is electrically connected to one of the signal lines S1 to Sx, and the other of the source and the drain of the transistor 32T is electrically connected to the first electrode of the display element 32DV. It is connected.

画素32Pはトランジスタ32TをS信号の画素32Pへの供給を制御するスイッチング素子として用いることができる。また、複数のトランジスタを一のスイッチング素子として画素32Pに用いてもよい。上記複数のトランジスタを並列に接続して一のスイッチング素子として用いてもよいし、直列に接続して用いても、直列と並列が組み合わされた接続を用いてもよい。 The pixel 32P can use the transistor 32T as a switching element that controls the supply of the S signal to the pixel 32P. A plurality of transistors may be used for the pixel 32P as one switching element. The plurality of transistors may be connected in parallel to be used as one switching element, or may be connected in series or may be a connection in which series and parallel are combined.

画素32Pは、必要に応じて液晶素子32LCの第1電極と第2電極間の電圧を保持するための容量素子32Cの他、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を有していても良い。表示素子32DVの第2電極には、所定の共通電位Vcomが供給されている。 The pixel 32P includes other circuit elements such as a transistor, a diode, a resistor, a capacitor, and an inductor, as well as a capacitor 32C for holding a voltage between the first electrode and the second electrode of the liquid crystal element 32LC as necessary. You may have. A predetermined common potential Vcom is supplied to the second electrode of the display element 32DV.

容量素子32Cの容量は適宜調整すればよい。例えば、S信号を比較的長い期間(具体的には、1/60sec以上)保持する場合には、容量素子32Cを設ける。また、容量素子32C以外の構成を用いて、画素回路32PCの容量を調節してもよい。例えば、液晶素子32LCの第1の電極と第2の電極を重ねて設ける構成により、実質的に容量素子を形成してもよい。 The capacity of the capacitor 32C may be adjusted as appropriate. For example, when the S signal is held for a relatively long period (specifically, 1/60 sec or more), the capacitive element 32C is provided. Further, the capacitance of the pixel circuit 32PC may be adjusted using a configuration other than the capacitive element 32C. For example, the capacitor element may be substantially formed by a configuration in which the first electrode and the second electrode of the liquid crystal element 32LC are provided to overlap each other.

《2.2.2.3.2画素回路2》
表示素子32DVにEL(Electroluminescence)素子、EL素子32ELを利用する場合に選択することができる画素回路32PCの構成の一例を、図6(B−2)に示す。
<< 2.2.2.3.2 Pixel Circuit 2 >>
An example of a structure of a pixel circuit 32PC that can be selected when an EL (Electroluminescence) element or an EL element 32EL is used for the display element 32DV is illustrated in FIG.

画素回路32PCELは、G信号が供給されるゲート電極と、S信号が供給される第1の電極と、容量素子32Cの第1の電極と電気的に接続される第2の電極と、を有する第1のトランジスタ32T1を有する。また、第1のトランジスタ32T1の第2の電極に電気的に接続されるゲート電極と、容量素子32Cの第2の電極と電気的に接続される第1の電極と、EL素子32ELの第1の電極と電気的に接続される第2の電極と、を有する第2のトランジスタ32T2を有する。また、容量素子32Cの第2の電極と、第2のトランジスタ32T2の第1の電極には、電源電位が供給され、EL素子32ELの第2の電極には、共通電位が供給される。なお、電源電位と共通電位の電位差は、EL素子32ELの発光開始電圧よりも大きい。 The pixel circuit 32PCEL includes a gate electrode to which a G signal is supplied, a first electrode to which an S signal is supplied, and a second electrode that is electrically connected to the first electrode of the capacitor 32C. The first transistor 32T1 is included. In addition, the gate electrode electrically connected to the second electrode of the first transistor 32T1, the first electrode electrically connected to the second electrode of the capacitor 32C, and the first electrode of the EL element 32EL. A second transistor 32T2 having a second electrode electrically connected to the first electrode. Further, a power supply potential is supplied to the second electrode of the capacitor 32C and the first electrode of the second transistor 32T2, and a common potential is supplied to the second electrode of the EL element 32EL. Note that the potential difference between the power supply potential and the common potential is larger than the light emission start voltage of the EL element 32EL.

《2.2.2.3.3トランジスタ》
画素回路32PC1において、トランジスタ32Tは、信号線Sの電位を液晶素子32LCの第1電極に与えるか否かを制御する。また、画素回路32PC2において、第1のトランジスタ32T1は、信号線Sの電位をEL素子32ELの第1電極に与えるか否かを制御する。
<< 2.2.2.3.3 Transistor >>
In the pixel circuit 32PC1, the transistor 32T controls whether or not to apply the potential of the signal line S to the first electrode of the liquid crystal element 32LC. In the pixel circuit 32PC2, the first transistor 32T1 controls whether or not the potential of the signal line S is applied to the first electrode of the EL element 32EL.

なお、本発明の一態様の表示装置に好適なトランジスタとして酸化物半導体を用いたトランジスタを適用することができる。酸化物半導体を用いたトランジスタの詳細については、実施の形態3の記載を参酌することができる。 Note that as the transistor suitable for the display device of one embodiment of the present invention, a transistor including an oxide semiconductor can be used. For the details of the transistor including an oxide semiconductor, the description in Embodiment 3 can be referred to.

酸化物半導体膜が適用されたトランジスタは、オフ状態でのソースとドレイン間のリーク電流(オフ電流)を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。オフ電流が極めて小さいトランジスタを画素部32Dに用いることにより、フリッカーの発生を抑制しつつ、フレーム周波数を下げることができる。 In a transistor to which an oxide semiconductor film is applied, a leakage current (off-state current) between a source and a drain in an off state can be extremely low as compared with a conventional transistor using silicon. By using a transistor with extremely small off-state current for the pixel portion 32D, it is possible to reduce the frame frequency while suppressing the occurrence of flicker.

《2.2.2.3.4表示素子》
表示素子32DVは液晶素子32LC、EL素子32ELに限られず、例えば、電気泳動を用いる電子インク、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子など、さまざまな表示素子を適用できる。
<< 2.2.2.3.4 Display element >>
The display element 32DV is not limited to the liquid crystal element 32LC and the EL element 32EL, and various display elements such as electronic ink using electrophoresis, a shutter-type MEMS display element, and an optical interference-type MEMS display element can be applied.

例えば、液晶素子32LCの偏光の透過率は、S信号の電位により制御することができ、これにより階調を表示することができる。 For example, the polarization transmittance of the liquid crystal element 32LC can be controlled by the potential of the S signal, thereby displaying a gradation.

《2.2.3光供給部32L》
光供給部32Lは光源を備える。例えば、冷陰極蛍光ランプ、発光ダイオード(LED)、EL素子などを光源に用いることができる。
<< 2.2.3 Light Supply Unit 32L >>
The light supply unit 32L includes a light source. For example, a cold cathode fluorescent lamp, a light emitting diode (LED), an EL element, or the like can be used as the light source.

制御部31は制御信号を供給し、光供給部32Lは制御信号が供給されて、光源が制御される。 The control unit 31 supplies a control signal, and the light supply unit 32L is supplied with the control signal to control the light source.

光供給部32Lは、例えば画素部32Dに光を供給することができる。具体的には、光供給部32Lをバックライトに用いることができる。 The light supply unit 32L can supply light to the pixel unit 32D, for example. Specifically, the light supply unit 32L can be used as a backlight.

例えば、透過型の液晶素子を表示素子32DVに適用する場合、光供給部32Lを表示部32に設けことができる。 For example, when a transmissive liquid crystal element is applied to the display element 32DV, the light supply unit 32L can be provided in the display unit 32.

なお、例えばEL素子やLED等の自発光型の表示素子を用いる場合、または反射型液晶素子または電子インク等の反射型の表示素子を表示素子32DVに用いる場合は、表示部32は光供給部32Lを備えていなくてもよい。 For example, when a self-luminous display element such as an EL element or an LED is used, or when a reflective display element such as a reflective liquid crystal element or electronic ink is used for the display element 32DV, the display unit 32 is a light supply unit. 32L may not be provided.

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.

(実施の形態3)
本実施の形態では、本発明の一態様の情報処理装置に用いることのできるトランジスタの構成について、図7を用いて説明する。
(Embodiment 3)
In this embodiment, the structure of a transistor that can be used for the information processing device of one embodiment of the present invention will be described with reference to FIGS.

例えば、実施の形態2で説明する情報処理装置50に用いることができる。具体的には、表示装置30が備える表示部32の画素部に用いることができる。 For example, the information processing apparatus 50 described in Embodiment 2 can be used. Specifically, the display device 30 can be used for a pixel portion of the display portion 32.

図7(A)乃至図7(C)に、トランジスタ151の上面図及び断面図を示す。図7(A)はトランジスタ151の上面図であり、図7(B)は、図7(A)の一点鎖線A−B間の切断面の断面図に相当し、図7(C)は、図7(A)の一点鎖線C−D間の切断面の断面図に相当する。なお、図7(A)では、明瞭化のため、構成要素の一部を省略して図示している。 7A to 7C are a top view and cross-sectional views of the transistor 151. FIG. 7A is a top view of the transistor 151, FIG. 7B corresponds to a cross-sectional view taken along the dashed-dotted line A-B in FIG. 7A, and FIG. This corresponds to a cross-sectional view of a cross-sectional surface taken along dashed-dotted line CD in FIG. Note that in FIG. 7A, some components are not illustrated for clarity.

なお、本実施の形態において、第1の電極はトランジスタのソース電極またはドレイン電極の一方を、第2の電極は他方を指すものとする。 Note that in this embodiment, the first electrode indicates one of a source electrode and a drain electrode of a transistor, and the second electrode indicates the other.

トランジスタ151は、基板102上に設けられるゲート電極104aと、基板102及びゲート電極104a上に形成される絶縁膜106及び絶縁膜107を含む第1の絶縁膜108と、第1の絶縁膜108を介して、ゲート電極104aと重なる酸化物半導体膜110と、酸化物半導体膜110に接する第1の電極112a及び第2の電極112bとを有する。 The transistor 151 includes a gate electrode 104a provided over the substrate 102, a first insulating film 108 including an insulating film 106 and an insulating film 107 formed over the substrate 102 and the gate electrode 104a, and a first insulating film 108. The oxide semiconductor film 110 overlaps with the gate electrode 104a, and the first electrode 112a and the second electrode 112b in contact with the oxide semiconductor film 110 are provided.

また、第1の絶縁膜108、酸化物半導体膜110、第1の電極112a及び第2の電極112b上に、絶縁膜114、116、118を含む第2の絶縁膜120と、第2の絶縁膜120上に形成されるゲート電極122cとを有する。 In addition, the second insulating film 120 including the insulating films 114, 116, and 118 over the first insulating film 108, the oxide semiconductor film 110, the first electrode 112 a, and the second electrode 112 b, and the second insulating film A gate electrode 122 c formed over the film 120.

ゲート電極122cは、第1の絶縁膜108及び第2の絶縁膜120に設けられる開口142eにおいて、ゲート電極104aと接続する。また、絶縁膜118上に画素電極として機能する導電膜122aが形成され、導電膜122aは、第2の絶縁膜120に設けられる開口142aにおいて、第2の電極112bと接続する。 The gate electrode 122c is connected to the gate electrode 104a in the opening 142e provided in the first insulating film 108 and the second insulating film 120. In addition, a conductive film 122a functioning as a pixel electrode is formed over the insulating film 118, and the conductive film 122a is connected to the second electrode 112b in an opening 142a provided in the second insulating film 120.

なお、第1の絶縁膜108は、トランジスタ151の第1のゲート絶縁膜として機能し、第2の絶縁膜120は、トランジスタ151の第2のゲート絶縁膜として機能する。また、導電膜122aは、画素電極として機能する。 Note that the first insulating film 108 functions as a first gate insulating film of the transistor 151, and the second insulating film 120 functions as a second gate insulating film of the transistor 151. The conductive film 122a functions as a pixel electrode.

本実施の形態に示すトランジスタ151は、チャネル幅方向において、ゲート電極104a及びゲート電極122cの間に、第1の絶縁膜108及び第2の絶縁膜120を介して酸化物半導体膜110が設けられている。また、ゲート電極104aは図7(A)に示すように、上面形状において、第1の絶縁膜108を介して酸化物半導体膜110の側面と重なる。 In the transistor 151 described in this embodiment, the oxide semiconductor film 110 is provided between the gate electrode 104a and the gate electrode 122c with the first insulating film 108 and the second insulating film 120 interposed therebetween in the channel width direction. ing. 7A, the gate electrode 104a overlaps with the side surface of the oxide semiconductor film 110 with the first insulating film 108 interposed therebetween in the top surface shape.

第1の絶縁膜108及び第2の絶縁膜120には複数の開口を有する。代表的には、図7(B)に示すように、第2の電極112bの一部が露出する開口142aを有する。また、図7(C)に示すように、開口142eを有する。 The first insulating film 108 and the second insulating film 120 have a plurality of openings. Typically, as illustrated in FIG. 7B, an opening 142a from which part of the second electrode 112b is exposed is provided. Further, as shown in FIG. 7C, an opening 142e is provided.

開口142aにおいて、第2の電極112bと導電膜122aが接続する。 In the opening 142a, the second electrode 112b and the conductive film 122a are connected to each other.

また、開口142eにおいて、ゲート電極104a及びゲート電極122cが接続する。 In addition, the gate electrode 104a and the gate electrode 122c are connected in the opening 142e.

ゲート電極104a及びゲート電極122cを有し、且つゲート電極104a及びゲート電極122cを同電位とすることで、キャリアが酸化物半導体膜110の広い範囲を流れる。これにより、トランジスタ151を移動するキャリアの量が増加する。 When the gate electrode 104a and the gate electrode 122c are included and the gate electrode 104a and the gate electrode 122c have the same potential, carriers flow in a wide range of the oxide semiconductor film 110. Thereby, the amount of carriers moving through the transistor 151 increases.

この結果、トランジスタ151のオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度が10cm/V・s以上、さらには20cm/V・s以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。 As a result, the on-state current of the transistor 151 is increased, and the field effect mobility is increased. Typically, the field effect mobility is 10 cm 2 / V · s or more, further 20 cm 2 / V · s or more. Note that the field-effect mobility here is not an approximate value of mobility as a physical property value of the oxide semiconductor film but an index of current driving force in the saturation region of the transistor and is an apparent field-effect mobility. .

なお、トランジスタのチャネル長(L長ともいう。)を0.5μm以上6.5μm以下、好ましくは1μmより大きく6μm未満、より好ましくは1μmより大きく4μm以下、より好ましくは1μmより大きく3.5μm以下、より好ましくは1μmより大きく2.5μm以下とすることで、電界効果移動度の増加が顕著である。また、チャネル長が0.5μm以上6.5μm以下のように小さいことで、チャネル幅も小さくすることが可能である。 Note that the channel length (also referred to as L length) of the transistor is greater than or equal to 0.5 μm and less than or equal to 6.5 μm, preferably greater than 1 μm and less than 6 μm, more preferably greater than 1 μm and less than 4 μm, more preferably greater than 1 μm and less than 3.5 μm. More preferably, the field effect mobility is remarkably increased by setting it to be larger than 1 μm and 2.5 μm or less. In addition, when the channel length is as small as 0.5 μm or more and 6.5 μm or less, the channel width can be reduced.

また、ゲート電極104a及びゲート電極122cを有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板102及びゲート電極104aの間、ゲート電極122c上に設けられる荷電粒子等の電荷が、酸化物半導体膜110に影響しない。この結果、ストレス試験(例えば、ゲート電極にマイナスの電位を印加する−GBT(Gate Bias−Temperature)ストレス試験)の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。 In addition, since each of the gate electrode 104a and the gate electrode 122c has a function of shielding an electric field from the outside, electric charges such as charged particles provided between the substrate 102 and the gate electrode 104a and on the gate electrode 122c can be obtained. The oxide semiconductor film 110 is not affected. As a result, deterioration of the stress test (for example, a negative bias potential applied to the gate electrode -GBT (Gate Bias-Temperature) stress test) is suppressed, and fluctuations in the rising current of the on-current at different drain voltages are suppressed. be able to.

なお、BTストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化(即ち、経年変化)を、短時間で評価することができる。特に、BTストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。BTストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。 Note that the BT stress test is a kind of accelerated test, and a change in characteristics (that is, a secular change) of a transistor caused by long-term use can be evaluated in a short time. In particular, the amount of change in the threshold voltage of the transistor before and after the BT stress test is an important index for examining reliability. Before and after the BT stress test, the smaller the variation amount of the threshold voltage, the higher the reliability of the transistor.

以下に、基板102およびトランジスタ151を構成する個々の要素について説明する。 Hereinafter, individual elements included in the substrate 102 and the transistor 151 will be described.

《基板102》
基板102としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板102は、第8世代(2160mm×2460mm)、第9世代(2400mm×2800mm、または2450mm×3050mm)、第10世代(2950mm×3400mm)等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、好ましくは600℃以下、さらに好ましくは450℃以下、さらに好ましくは350℃以下とすることが望ましい。
<< Substrate 102 >>
As the substrate 102, a glass material such as aluminosilicate glass, aluminoborosilicate glass, or barium borosilicate glass is used. For mass production, it is preferable to use a mother glass of the eighth generation (2160 mm × 2460 mm), the ninth generation (2400 mm × 2800 mm, or 2450 mm × 3050 mm), the tenth generation (2950 mm × 3400 mm), or the like. Since the mother glass has a high processing temperature and contracts significantly when the processing time is long, when mass production is performed using the mother glass, the heat treatment in the manufacturing process is preferably 600 ° C. or less, more preferably 450 ° C. or less. Further, it is desirable that the temperature is 350 ° C. or lower.

《ゲート電極104a》
ゲート電極104aに用いる材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極104aに用いる材料は、単層構造でも、二層以上の積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。また、ゲート電極104aに用いる材料としては、例えば、スパッタリング法を用いて形成することができる。
<< Gate electrode 104a >>
As a material used for the gate electrode 104a, a metal element selected from aluminum, chromium, copper, tantalum, titanium, molybdenum, tungsten, an alloy including the above-described metal element, an alloy combining the above-described metal elements, or the like Can be used. The material used for the gate electrode 104a may have a single-layer structure or a stacked structure including two or more layers. For example, a two-layer structure in which a titanium film is stacked on an aluminum film, a two-layer structure in which a titanium film is stacked on a titanium nitride film, a two-layer structure in which a tungsten film is stacked on a titanium nitride film, a tantalum nitride film, or a tungsten nitride film There are a two-layer structure in which a tungsten film is stacked thereon, a titanium film, and a three-layer structure in which an aluminum film is stacked on the titanium film and a titanium film is further formed thereon. Alternatively, aluminum may be a film of an element selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium, or an alloy film or a nitride film in combination of a plurality of elements. As a material used for the gate electrode 104a, for example, a sputtering method can be used.

《第1の絶縁膜108》
第1の絶縁膜108は、絶縁膜106と絶縁膜107の2層の積層構造を例示している。なお、第1の絶縁膜108の構造はこれに限定されず、例えば、単層構造または3層以上の積層構造としてもよい。
<< First Insulating Film 108 >>
The first insulating film 108 exemplifies a two-layer structure of the insulating film 106 and the insulating film 107. Note that the structure of the first insulating film 108 is not limited thereto, and may be, for example, a single-layer structure or a stacked structure including three or more layers.

絶縁膜106としては、例えば、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などを用いればよく、PE−CVD装置を用いて積層または単層で設ける。また、絶縁膜106を積層構造とした場合、第1の窒化シリコン膜として、欠陥が少ない窒化シリコン膜とし、第1の窒化シリコン膜上に、第2の窒化シリコン膜として、水素放出量及びアンモニア放出量の少ない窒化シリコン膜を設けると好適である。この結果、絶縁膜106に含まれる水素及び窒素が、後に形成される酸化物半導体膜110へ移動または拡散することを抑制できる。 As the insulating film 106, for example, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, or the like may be used, and the insulating film 106 is provided as a stacked layer or a single layer using a PE-CVD apparatus. In the case where the insulating film 106 has a stacked structure, the first silicon nitride film is a silicon nitride film with few defects, and the second silicon nitride film is formed over the first silicon nitride film with a hydrogen release amount and ammonia. It is preferable to provide a silicon nitride film with a small emission amount. As a result, hydrogen and nitrogen contained in the insulating film 106 can be prevented from moving or diffusing into the oxide semiconductor film 110 formed later.

絶縁膜107としては、酸化シリコン膜、酸化窒化シリコン膜などを用いればよく、PE−CVD装置を用いて積層または単層で設ける。 As the insulating film 107, a silicon oxide film, a silicon oxynitride film, or the like may be used, and the insulating film 107 is provided as a stacked layer or a single layer using a PE-CVD apparatus.

また、第1の絶縁膜108としては、絶縁膜106として、例えば、厚さ400nmの窒化シリコン膜を形成し、その後、絶縁膜107として、厚さ50nmの酸化窒化シリコン膜を形成する積層構造を用いることができる。該窒化シリコン膜と、該酸化窒化シリコン膜は、真空中で連続して形成すると不純物の混入が抑制され好ましい。なお、ゲート電極104aと重畳する位置の第1の絶縁膜108は、トランジスタ151のゲート絶縁膜として機能する。また、窒化酸化シリコンとは、窒素の含有量が酸素の含有量より大きい絶縁材料であり、他方、酸化窒化シリコンとは、酸素の含有量が窒素の含有量より大きな絶縁材料のことをいう。 The first insulating film 108 has a stacked structure in which, for example, a silicon nitride film having a thickness of 400 nm is formed as the insulating film 106, and then a silicon oxynitride film having a thickness of 50 nm is formed as the insulating film 107. Can be used. The silicon nitride film and the silicon oxynitride film are preferably formed continuously in a vacuum because contamination of impurities is suppressed. Note that the first insulating film 108 in a position overlapping with the gate electrode 104 a functions as a gate insulating film of the transistor 151. In addition, silicon nitride oxide is an insulating material in which the nitrogen content is higher than the oxygen content, and silicon oxynitride is an insulating material in which the oxygen content is higher than the nitrogen content.

《酸化物半導体膜110》
酸化物半導体膜110は、酸化物半導体を用いると好ましく、該酸化物半導体としては、少なくともインジウム(In)、亜鉛(Zn)及びM(Al、Ga、Ge、Y、Zr、Sn、La、CeまたはHf等の金属)を含むIn−M−Zn酸化物で表記される膜を含むことが好ましい。または、InとZnの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
<< Oxide Semiconductor Film 110 >>
The oxide semiconductor film 110 is preferably an oxide semiconductor. As the oxide semiconductor, at least indium (In), zinc (Zn), and M (Al, Ga, Ge, Y, Zr, Sn, La, Ce) are used. Or a film represented by an In-M-Zn oxide containing a metal such as Hf). Or it is preferable that both In and Zn are included. In addition, in order to reduce variation in electrical characteristics of the transistor including the oxide semiconductor, a stabilizer is preferably included together with the transistor.

スタビライザーとしては、ガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、アルミニウム(Al)、またはジルコニウム(Zr)等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等がある。 Examples of the stabilizer include gallium (Ga), tin (Sn), hafnium (Hf), aluminum (Al), and zirconium (Zr). Other stabilizers include lanthanoids such as lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb). ), Dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), lutetium (Lu), and the like.

酸化物半導体膜110を構成する酸化物半導体として、例えば、In−Ga−Zn系酸化物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。 Examples of the oxide semiconductor included in the oxide semiconductor film 110 include an In—Ga—Zn-based oxide, an In—Al—Zn-based oxide, an In—Sn—Zn-based oxide, and an In—Hf—Zn-based oxide. In-La-Zn-based oxide, In-Ce-Zn-based oxide, In-Pr-Zn-based oxide, In-Nd-Zn-based oxide, In-Sm-Zn-based oxide, In-Eu- Zn-based oxide, In-Gd-Zn-based oxide, In-Tb-Zn-based oxide, In-Dy-Zn-based oxide, In-Ho-Zn-based oxide, In-Er-Zn-based oxide, In-Tm-Zn-based oxide, In-Yb-Zn-based oxide, In-Lu-Zn-based oxide, In-Sn-Ga-Zn-based oxide, In-Hf-Ga-Zn-based oxide, In -Al-Ga-Zn-based oxide, In-Sn-Al-Zn-based oxide, In-Sn- f-Zn-based oxide can be used In-Hf-Al-Zn-based oxide.

なお、ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。 Note that here, an In—Ga—Zn-based oxide means an oxide containing In, Ga, and Zn as its main components, and there is no limitation on the ratio of In, Ga, and Zn. Moreover, metal elements other than In, Ga, and Zn may be contained.

酸化物半導体膜110の成膜方法は、スパッタリング法、MBE(Molecular Beam Epitaxy)法、CVD法、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を適宜用いることができる。とくに、酸化物半導体膜110を成膜する際、スパッタリング法を用いると緻密な膜が形成されるため、好適である。 As a method for forming the oxide semiconductor film 110, a sputtering method, an MBE (Molecular Beam Epitaxy) method, a CVD method, a pulse laser deposition method, an ALD (Atomic Layer Deposition) method, or the like can be used as appropriate. In particular, when the oxide semiconductor film 110 is formed, a sputtering method is preferable because a dense film is formed.

酸化物半導体膜110として、酸化物半導体膜を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。 When the oxide semiconductor film is formed as the oxide semiconductor film 110, it is preferable to reduce the concentration of hydrogen contained in the film as much as possible. In order to reduce the hydrogen concentration, for example, when film formation is performed using a sputtering method, it is necessary not only to evacuate the film formation chamber to a high vacuum but also to increase the purity of the sputtering gas. As the oxygen gas or argon gas used as the sputtering gas, a gas having a dew point of −40 ° C. or lower, preferably −80 ° C. or lower, more preferably −100 ° C. or lower, more preferably −120 ° C. or lower is used. Thus, moisture and the like can be prevented from being taken into the oxide semiconductor film as much as possible.

また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等の排気能力が高いため、当該成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。 In order to remove moisture remaining in the deposition chamber, an adsorption-type vacuum pump such as a cryopump, an ion pump, or a titanium sublimation pump is preferably used. Further, a turbo molecular pump provided with a cold trap may be used. The film formation chamber evacuated using a cryopump has a high exhaust capability such as a compound containing hydrogen atoms (more preferably a compound containing carbon atoms) such as hydrogen molecules and water (H 2 O). The concentration of impurities contained in the film formed in the film chamber can be reduced.

また、酸化物半導体膜110として、酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度(充填率)は90%以上100%以下、好ましくは95%以上100%以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。 In the case where an oxide semiconductor film is formed as the oxide semiconductor film 110 by a sputtering method, the relative density (filling rate) of the metal oxide target used for film formation is 90% to 100%, preferably 95% or more. 100% or less. By using a metal oxide target having a high relative density, a film to be formed can be a dense film.

なお、基板102を高温に保持した状態で酸化物半導体膜110として、酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板102を加熱する温度としては、150℃以上450℃以下とすればよく、好ましくは基板温度が200℃以上350℃以下とすればよい。 Note that formation of an oxide semiconductor film as the oxide semiconductor film 110 with the substrate 102 held at a high temperature is also effective in reducing the concentration of impurities that can be contained in the oxide semiconductor film. The temperature for heating the substrate 102 may be 150 ° C. or higher and 450 ° C. or lower, and preferably the substrate temperature is 200 ° C. or higher and 350 ° C. or lower.

次に、第1の加熱処理を行うこがと好ましい。第1の加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下の温度で、不活性ガス雰囲気、酸化性ガスを10ppm以上含む雰囲気、または減圧状態で行えばよい。また、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上含む雰囲気で行ってもよい。第1の加熱処理によって、酸化物半導体膜110に用いる酸化物半導体の結晶性を高め、さらに第1の絶縁膜108及び酸化物半導体膜110から水素や水などの不純物を除去することができる。なお、酸化物半導体膜110を島状に加工する前に第1の加熱工程を行ってもよい。 Next, it is preferable to perform the first heat treatment. The first heat treatment may be performed at a temperature of 250 ° C. to 650 ° C., preferably 300 ° C. to 500 ° C., in an inert gas atmosphere, an atmosphere containing an oxidizing gas of 10 ppm or more, or a reduced pressure state. The atmosphere of the first heat treatment may be performed in an atmosphere containing 10 ppm or more of an oxidizing gas in order to supplement desorbed oxygen after heat treatment in an inert gas atmosphere. By the first heat treatment, crystallinity of the oxide semiconductor used for the oxide semiconductor film 110 can be increased and impurities such as hydrogen and water can be removed from the first insulating film 108 and the oxide semiconductor film 110. Note that the first heating step may be performed before the oxide semiconductor film 110 is processed into an island shape.

《第1の電極、第2の電極》
第1の電極112aおよび第2の電極112bに用いることのできる導電膜112の材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。とくに、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法を用いて形成することができる。
<< First electrode, second electrode >>
As a material of the conductive film 112 that can be used for the first electrode 112a and the second electrode 112b, a single metal made of aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, tantalum, or tungsten is used. Alternatively, an alloy containing this as a main component can be used as a single layer structure or a stacked structure. In particular, it preferably contains one or more elements selected from aluminum, chromium, copper, tantalum, titanium, molybdenum, and tungsten. For example, a two-layer structure in which a titanium film is laminated on an aluminum film, a two-layer structure in which a titanium film is laminated on a tungsten film, a two-layer structure in which a copper film is laminated on a copper-magnesium-aluminum alloy film, a titanium film, or nitriding A titanium film, a three-layer structure in which an aluminum film or a copper film is laminated on the titanium film or the titanium nitride film, and a titanium film or a titanium nitride film is further formed thereon; a molybdenum film or a molybdenum nitride film; and There is a three-layer structure in which an aluminum film or a copper film is stacked over a molybdenum film or a molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is further formed thereon. Note that a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used. Further, the conductive film can be formed using, for example, a sputtering method.

《絶縁膜114、116》
第2の絶縁膜120は、絶縁膜114、116、118の3層の積層構造を例示している。なお、第2の絶縁膜120の構造はこれに限定されず、例えば、単層構造、2層の積層構造、または4層以上の積層構造としてもよい。
<< Insulating films 114 and 116 >>
The second insulating film 120 illustrates a three-layer structure of insulating films 114, 116, and 118. Note that the structure of the second insulating film 120 is not limited thereto, and may be, for example, a single-layer structure, a two-layer structure, or a four-layer structure.

絶縁膜114、116としては、酸化物半導体膜110として用いる酸化物半導体との界面特性を向上させるため、酸素を含む無機絶縁材料を用いることができる。酸素を含む無機絶縁材料としては、例えば酸化シリコン膜、または酸化窒化シリコン膜等が挙げられる。また、絶縁膜114、116としては、例えば、PE−CVD法を用いて形成することができる。 As the insulating films 114 and 116, an inorganic insulating material containing oxygen can be used in order to improve interface characteristics with the oxide semiconductor used as the oxide semiconductor film 110. As the inorganic insulating material containing oxygen, for example, a silicon oxide film, a silicon oxynitride film, or the like can be given. The insulating films 114 and 116 can be formed using, for example, a PE-CVD method.

絶縁膜114の厚さは、5nm以上150nm以下、好ましくは5nm以上50nm以下、好ましくは10nm以上30nm以下とすることができる。絶縁膜116の厚さは、30nm以上500nm以下、好ましくは150nm以上400nm以下とすることができる。 The thickness of the insulating film 114 can be 5 nm to 150 nm, preferably 5 nm to 50 nm, preferably 10 nm to 30 nm. The thickness of the insulating film 116 can be greater than or equal to 30 nm and less than or equal to 500 nm, preferably greater than or equal to 150 nm and less than or equal to 400 nm.

また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について、説明したが、これに限定されず、例えば、絶縁膜114の単層構造、絶縁膜116の単層構造、または3層以上の積層構造としてもよい。 In addition, since the insulating films 114 and 116 can be formed using the same kind of insulating film, the interface between the insulating film 114 and the insulating film 116 may not be clearly confirmed. Therefore, in this embodiment mode, the interface between the insulating film 114 and the insulating film 116 is indicated by a broken line. Note that although a two-layer structure of the insulating film 114 and the insulating film 116 has been described in this embodiment mode, the present invention is not limited to this. For example, a single-layer structure of the insulating film 114, a single-layer structure of the insulating film 116, Or it is good also as a laminated structure of three or more layers.

絶縁膜118は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜110へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。 The insulating film 118 is a film formed of a material that prevents external impurities such as water, alkali metal, alkaline earth metal, and the like from diffusing into the oxide semiconductor film 110, and further contains hydrogen.

絶縁膜118の一例としては、厚さ150nm以上400nm以下の窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁膜118として、厚さ150nmの窒化シリコン膜を用いる。 As an example of the insulating film 118, a silicon nitride film, a silicon nitride oxide film, or the like with a thickness of 150 nm to 400 nm can be used. In this embodiment, a 150-nm-thick silicon nitride film is used as the insulating film 118.

また、上記窒化シリコン膜は、不純物等からのブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度100℃以上基板の歪み点以下、より好ましくは300℃以上400℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜110として用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。 In addition, the silicon nitride film is preferably formed at a high temperature in order to improve blocking properties from impurities and the like, for example, a substrate temperature of 100 ° C. or higher and a substrate strain point or lower, more preferably 300 ° C. or higher and 400 ° C. or lower. It is preferable to form a film by heating at a temperature of. In the case where the film is formed at a high temperature, oxygen may be desorbed from the oxide semiconductor used as the oxide semiconductor film 110 and a carrier concentration may increase. Therefore, the temperature is set such that such a phenomenon does not occur.

《導電膜122a、ゲート電極122c》
導電膜122a、ゲート電極122cに用いることのできる導電膜としては、インジウムを含む酸化物を用いればよい。例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜122a、122bに用いることのできる導電膜としては、例えば、スパッタリング法を用いて形成することができる。
<< Conductive Film 122a, Gate Electrode 122c >>
As the conductive film that can be used for the conductive film 122a and the gate electrode 122c, an oxide containing indium may be used. For example, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium tin oxide (hereinafter referred to as ITO), indium A light-transmitting conductive material such as zinc oxide or indium tin oxide to which silicon oxide is added can be used. As a conductive film that can be used for the conductive films 122a and 122b, for example, a sputtering method can be used.

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。 Note that the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.

(実施の形態4)
本実施の形態では、本発明の一態様の電子機器の構成について、図8を参照しながら説明する。
(Embodiment 4)
In this embodiment, the structure of the electronic device of one embodiment of the present invention will be described with reference to FIGS.

図8は本発明の一態様の電子機器の構成を説明する図である。 FIG. 8 illustrates a structure of an electronic device of one embodiment of the present invention.

図8(A)は本発明の一態様のテレビジョンシステムの外観図である。 FIG. 8A is an external view of a television system of one embodiment of the present invention.

図8(B)は本発明の一態様の情報処理装置の外観図である。 FIG. 8B is an external view of an information processing device of one embodiment of the present invention.

図8(C)は本発明の一態様の携帯電話の外観図である。 FIG. 8C is an external view of a mobile phone of one embodiment of the present invention.

図8(D)は本発明の一態様の情報処理装置の外観図である。 FIG. 8D is an external view of an information processing device of one embodiment of the present invention.

<電子機器>
本実施の形態で例示する電子機器は、いずれも所定のアプリケーションのウィンドウの可視領域を決定するステップ(T6)と、可視領域に表示する画像データを画像処理してマスク表示領域を決定するステップ(T7)と、マスク表示領域と重なるマスク画像を生成するステップ(T9)と、マスク画像を最も手前に表示するステップ(S4)と、を有する処理を演算装置に実行させるプログラムを記憶する記憶部を有する。
<Electronic equipment>
Each of the electronic devices exemplified in the present embodiment has a step (T6) of determining a visible region of a window of a predetermined application, and a step of determining a mask display region by performing image processing on image data displayed in the visible region ( A storage unit that stores a program that causes the arithmetic device to execute a process including: T7), a step (T9) for generating a mask image overlapping the mask display region, and a step (S4) for displaying the mask image in the forefront. Have.

これにより、所定のアプリケーションの、例えば文書表示領域に、例えば紙の模様を具備するテクスチャ画像を、重ねて表示することができる。 As a result, a texture image having a paper pattern, for example, can be displayed in an overlapping manner in, for example, a document display area of a predetermined application.

《テレビジョンシステム》
テレビジョンシステムは、操作命令を供給されるテレビジョン装置7100と操作命令を供給するコントローラ7109を有する。
《Television system》
The television system includes a television device 7100 to which an operation command is supplied and a controller 7109 that supplies the operation command.

テレビジョン装置7100は、演算装置と入出力装置と筐体7101とを有する。 The television device 7100 includes an arithmetic device, an input / output device, and a housing 7101.

入出力装置は、画像情報が供給され画像情報を表示する表示部7103を含む。 The input / output device includes a display portion 7103 that is supplied with image information and displays the image information.

演算装置は、操作命令を供給され画像情報を供給する。 The arithmetic unit is supplied with operation instructions and supplies image information.

筐体7101は、表示部7103および演算装置を収納する。 The housing 7101 houses the display portion 7103 and the arithmetic device.

コントローラ7109は、使用者が操作命令を選択することができる操作部4110と、操作に係る情報を表示する表示部7107を有する。コントローラ7109は、操作命令を赤外線や電波を用いて無線または有線で供給できる。 The controller 7109 includes an operation unit 4110 that allows a user to select an operation command, and a display unit 7107 that displays information related to the operation. The controller 7109 can supply an operation command wirelessly or by wire using infrared rays or radio waves.

《情報処理装置》
情報処理装置7200は、演算装置と入出力装置と筐体7201とを有する。
《Information processing device》
The information processing device 7200 includes an arithmetic device, an input / output device, and a housing 7201.

入出力装置は、画像情報を供給され画像情報を表示する表示部7203と、操作命令を供給する操作部と、を有する。 The input / output device includes a display portion 7203 that receives image information and displays the image information, and an operation portion that supplies an operation command.

演算装置は、画像情報を供給し操作命令を供給される。 The arithmetic device supplies image information and is supplied with an operation command.

外部機器接続部7205は、情報を供給し、外部から情報を供給される。 The external device connection unit 7205 supplies information and is supplied with information from the outside.

筐体7202は、表示部7203を収納し、筐体7201は演算装置を収納する。 A housing 7202 houses the display portion 7203, and the housing 7201 houses an arithmetic device.

操作部は、例えばキーボード7204、タッチセンサ7206等を備える。 The operation unit includes, for example, a keyboard 7204, a touch sensor 7206, and the like.

《携帯電話》
携帯電話7400は、演算装置と入出力装置と筐体7401とを有する。
"mobile phone"
A cellular phone 7400 includes an arithmetic device, an input / output device, and a housing 7401.

入出力装置は、画像情報が供給される表示部と操作命令を供給するタッチセンサを兼ねるタッチパネル7403と、音声信号が供給され音声を供給するスピーカ7405と、音声が供給され音声信号を供給するマイクロフォン7406と、操作スイッチ7402と、を有する。 The input / output device includes a display unit to which image information is supplied and a touch panel 7403 that also serves as a touch sensor that supplies operation commands, a speaker 7405 that is supplied with audio signals and supplies audio, and a microphone that is supplied with audio and supplies audio signals. 7406 and an operation switch 7402.

演算装置は、画像情報および音声信号を供給し且つ操作命令が供給される。 The arithmetic device supplies image information and audio signals and is supplied with operation instructions.

筐体7401は、演算装置と入出力装置等を収納する。 A housing 7401 houses an arithmetic device, an input / output device, and the like.

《情報処理装置》
情報処理装置7450は、演算装置と入出力装置と筐体7401とを有する。
《Information processing device》
The information processing device 7450 includes an arithmetic device, an input / output device, and a housing 7401.

入出力装置は、画像情報が供給される表示部と操作命令を供給するタッチセンサを兼ねるタッチパネル7453と、音声信号が供給され音声を供給するスピーカ7455Lおよび7455Rと、音声が供給され音声信号を供給するマイクロフォン7456と、操作スイッチ7452と、を有する。 The input / output device includes a display unit to which image information is supplied and a touch panel 7453 that also serves as a touch sensor that supplies operation commands, speakers 7455L and 7455R that are supplied with audio signals and supply audio, and supplied with audio and supply audio signals. A microphone 7456 and an operation switch 7452.

演算装置は、画像情報および音声信号を供給し且つ操作命令が供給される。 The arithmetic device supplies image information and audio signals and is supplied with operation instructions.

筐体7401は、演算装置と入出力装置等を収納する。 A housing 7401 houses an arithmetic device, an input / output device, and the like.

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.

10 演算装置
11 演算部
12 記憶部
14 伝送路
15 入出力インターフェース
20 入出力装置
22 入力装置
30 表示装置
31 制御部
32 表示部
32C 容量素子
32D 画素部
32Da 領域
32Db 領域
32Dc 領域
32DV 表示素子
32EL EL素子
32SD S駆動回路
32GD G駆動回路
32L 光供給部
32LC 液晶素子
32P 画素
32PC 画素回路
32PC1 画素回路
32PC2 画素回路
32PCEL 画素回路
32T トランジスタ
32T1 トランジスタ
32T2 トランジスタ
50 情報処理装置
102 基板
104a ゲート電極
106 絶縁膜
107 絶縁膜
108 絶縁膜
110 酸化物半導体膜
112 導電膜
112a 電極
112b 電極
114 絶縁膜
116 絶縁膜
118 絶縁膜
120 絶縁膜
122a 導電膜
122b 導電膜
122c ゲート電極
142a 開口
142e 開口
151 トランジスタ
4110 操作部
7100 テレビジョン装置
7101 筐体
7103 表示部
7107 表示部
7109 コントローラ
7200 情報処理装置
7201 筐体
7202 筐体
7203 表示部
7204 キーボード
7205 外部機器接続部
7206 タッチセンサ
7400 携帯電話
7401 筐体
7402 操作スイッチ
7403 タッチパネル
7405 スピーカ
7406 マイクロフォン
7450 情報処理装置
7452 操作スイッチ
7453 タッチパネル
7455L スピーカ
7456 マイクロフォン
MASK1 マスク表示領域
MASK2 マスク表示領域
MASK5 マスク表示領域
VIS1 可視領域
VIS2 可視領域
VIS5 可視領域
DESCRIPTION OF SYMBOLS 10 Arithmetic Unit 11 Arithmetic Unit 12 Storage Unit 14 Transmission Line 15 Input / Output Interface 20 Input / Output Device 22 Input Device 30 Display Device 31 Control Unit 32 Display Unit 32C Capacitance Element 32D Pixel Unit 32Da Region 32Db Region 32Dc Region 32DV Display Element 32EL EL Element 32SD S drive circuit 32GD G drive circuit 32L Light supply unit 32LC Liquid crystal element 32P Pixel 32PC Pixel circuit 32PC1 Pixel circuit 32PC2 Pixel circuit 32PCEL Pixel circuit 32T Transistor 32T1 Transistor 32T2 Transistor 50 Information processing device 102 Substrate 104a Gate electrode 106 Insulating film 107 Insulating film 108 insulating film 110 oxide semiconductor film 112 conductive film 112a electrode 112b electrode 114 insulating film 116 insulating film 118 insulating film 120 insulating film 122a conductive film 122b conductive 122c Gate electrode 142a Opening 142e Opening 151 Transistor 4110 Operation part 7100 Television apparatus 7101 Case 7103 Display part 7107 Display part 7109 Controller 7200 Information processing apparatus 7201 Case 7202 Case 7203 Display part 7204 Keyboard 7205 External device connection part 7206 Touch sensor 7400 Mobile phone 7401 Case 7402 Operation switch 7403 Touch panel 7405 Speaker 7406 Microphone 7450 Information processing device 7453 Operation switch 7453 Touch panel 7455L Speaker 7456 Microphone MASK1 Mask display area MASK2 Mask display area MASK5 Mask display area VIS1 Visible area VIS2 Visible area VIS5 Visible area

Claims (7)

初期化する第1のステップと、
割り込み処理を許可する第2のステップと、
第1の画像を第1の表示領域に表示する第3のステップと、
終了命令が供給された場合は第5のステップに進み、前記終了命令が供給されなかった場合は第3のステップに進むように選択する第4のステップと、
終了する第5のステップと、を有し、
前記第1の画像は、マスク処理が行われた画像を有し、
前記第3のステップにおいて、前記第1の画像は最も手前に表示され、
前記割り込み処理は、
所定のイベントが供給された場合は第7のステップに進み、前記所定のイベントが供給されなかった場合は第9のステップに進むように選択する第6のステップと、
第2の表示領域から、第3の表示領域を差し引いて、第4の表示領域を決定する第7のステップと、
前記第4の表示領域から第5の表示領域を差し引いて、前記第1の表示領域を決定する第8のステップと、
前記第1の表示領域に表示される前記第1の画像を生成する第9のステップと、
前記割り込み処理から復帰する第10のステップと、を有し、
前記第2の表示領域は、第1のアプリケーションがウィンドウを表示しようとする領域であり、
前記第3の表示領域は、第2のアプリケーションがウィンドウを表示しようとする領域であり、
前記第2のアプリケーションのウィンドウは、前記第1のアプリケーションのウィンドウよりも、手前に表示されており、
前記第4の表示領域は、前記第1のアプリケーションのウィンドウが表示される領域であり、
前記第5の表示領域は、前記第1のアプリケーションのウィンドウに表示される画像データに基づいて決定される領域であり、前記第1乃至第5のステップは、演算部において実行されるプログラム。
A first step of initialization;
A second step of allowing interrupt processing;
A third step of displaying the first image in the first display area;
A fourth step of selecting to proceed to a fifth step if an end command is supplied, and to proceed to a third step if the end command is not supplied;
And a fifth step to finish,
The first image has a masked image,
In the third step, the first image is displayed in the foreground,
The interrupt process is
A sixth step of selecting to proceed to a seventh step if a predetermined event is supplied, and to proceed to a ninth step if the predetermined event is not supplied;
A seventh step of determining the fourth display area by subtracting the third display area from the second display area;
An eighth step of determining the first display area by subtracting the fifth display area from the fourth display area;
A ninth step of generating the first image displayed in the first display area;
A tenth step of returning from the interrupt processing,
The second display area is an area where the first application intends to display a window;
The third display area is an area where the second application intends to display a window,
The window of the second application is displayed in front of the window of the first application,
The fourth display area is an area where a window of the first application is displayed,
The fifth display area is an area determined on the basis of image data displayed in the window of the first application, and the first to fifth steps are programs executed in a calculation unit.
前記第7のステップが、文書を表示するアプリケーションのウィンドウが使用する領域から、前記アプリケーションより手前に表示される他のアプリケーションのウィンドウが使用する領域を差し引いて、前記第4の表示領域を決定する、請求項1に記載のプログラム。   In the seventh step, the fourth display area is determined by subtracting an area used by a window of another application displayed in front of the application from an area used by an application window displaying the document. The program according to claim 1. 前記第8のステップが、前記第4の表示領域から画像データの階調値が所定の閾値を超える領域を差し引いて、前記第1の表示領域を決定する、請求項1または請求項2に記載のプログラム。   The said 8th step determines the said 1st display area by subtracting the area | region where the gradation value of image data exceeds a predetermined threshold value from the said 4th display area. Program. 前記第9のステップが、テクスチャデータを用いて前記第1の表示領域と重なる前記第1の画像を生成する、請求項1乃至請求項3のいずれか一に記載のプログラム。   The program according to any one of claims 1 to 3, wherein the ninth step generates the first image overlapping the first display area using texture data. 前記第3のステップが、イベントを透過できる状態で、前記第1の画像を前記第1の表示領域に重なるように最も手前に表示する、請求項1乃至請求項4のいずれか一に記載のプログラム。   5. The method according to claim 1, wherein the third step displays the first image on the foremost side so as to overlap the first display area in a state where the event can be transmitted. 6. program. 前記第3のステップが、所定のイベントを供給される場合または動画を表示する場合に、他の場合に比べて高い頻度でリフレッシュして、前記第1の画像を前記第1の表示領域に最も手前に表示する、請求項1乃至請求項5のいずれか一に記載のプログラム。   When the third step is supplied with a predetermined event or when a moving image is displayed, the third step is refreshed more frequently than in other cases, and the first image is the most in the first display area. The program according to any one of claims 1 to 5, which is displayed in front. 所定のイベントを供給する入力装置と、
前記イベントを供給され、一次画像信号および一次制御信号を供給する演算装置と、
前記一次画像信号および前記一次制御信号を供給され、前記一次画像信号を前記一次制御信号に基づく頻度で表示する表示装置と、を有し、
前記演算装置は、
前記イベントを供給される場合または動画を含む画像を表示する場合に、他の場合に比べて高い頻度でリフレッシュするための一次制御信号を供給するステップを含むプログラムを記憶する記憶部と、
前記プログラムを実行させる演算部と、を備える、情報処理装置。
An input device for supplying a predetermined event;
An arithmetic unit which is supplied with the event and supplies a primary image signal and a primary control signal;
A display device that is supplied with the primary image signal and the primary control signal and displays the primary image signal at a frequency based on the primary control signal;
The arithmetic unit is:
A storage unit for storing a program including a step of supplying a primary control signal for refreshing more frequently than other cases when the event is supplied or an image including a moving image is displayed;
An information processing apparatus comprising: an arithmetic unit that executes the program.
JP2014001574A 2014-01-08 2014-01-08 Program and information processing apparatus Withdrawn JP2015129873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014001574A JP2015129873A (en) 2014-01-08 2014-01-08 Program and information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014001574A JP2015129873A (en) 2014-01-08 2014-01-08 Program and information processing apparatus

Publications (1)

Publication Number Publication Date
JP2015129873A true JP2015129873A (en) 2015-07-16

Family

ID=53760633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014001574A Withdrawn JP2015129873A (en) 2014-01-08 2014-01-08 Program and information processing apparatus

Country Status (1)

Country Link
JP (1) JP2015129873A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017207697A (en) * 2016-05-20 2017-11-24 株式会社半導体エネルギー研究所 Display device, display module, and electronic apparatus
JP2022539545A (en) * 2019-06-29 2022-09-12 華為技術有限公司 METHOD AND RELATED DEVICE FOR CONTROLLING SMALL SCREEN WINDOW

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258291A (en) * 1985-05-13 1986-11-15 富士通株式会社 Window display control system
JPH06124189A (en) * 1992-10-13 1994-05-06 Hitachi Ltd Image display device and image display control method
JPH10222336A (en) * 1997-02-07 1998-08-21 Hitachi Ltd Application integrating system
JPH11296128A (en) * 1998-03-20 1999-10-29 Internatl Business Mach Corp <Ibm> Method and computer for lowering frequency of video clock
JP2001282231A (en) * 2000-03-30 2001-10-12 Seiko Epson Corp Device and method for displaying image and information recording medium
JP2002041276A (en) * 2000-07-24 2002-02-08 Sony Corp Interactive operation-supporting system, interactive operation-supporting method and recording medium
JP2005031510A (en) * 2003-07-09 2005-02-03 Sony Corp Information processor
JP2005512130A (en) * 2001-12-04 2005-04-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Reduce media processing in hidden areas
JP2010233923A (en) * 2009-03-31 2010-10-21 Namco Bandai Games Inc Program, information storage medium, and electronic device
JP2011103073A (en) * 2009-11-11 2011-05-26 Yappa Corp Information display device
JP2013037366A (en) * 2011-08-08 2013-02-21 Samsung Display Co Ltd Display device and driving method thereof

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258291A (en) * 1985-05-13 1986-11-15 富士通株式会社 Window display control system
JPH06124189A (en) * 1992-10-13 1994-05-06 Hitachi Ltd Image display device and image display control method
JPH10222336A (en) * 1997-02-07 1998-08-21 Hitachi Ltd Application integrating system
JPH11296128A (en) * 1998-03-20 1999-10-29 Internatl Business Mach Corp <Ibm> Method and computer for lowering frequency of video clock
JP2001282231A (en) * 2000-03-30 2001-10-12 Seiko Epson Corp Device and method for displaying image and information recording medium
JP2002041276A (en) * 2000-07-24 2002-02-08 Sony Corp Interactive operation-supporting system, interactive operation-supporting method and recording medium
JP2005512130A (en) * 2001-12-04 2005-04-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Reduce media processing in hidden areas
JP2005031510A (en) * 2003-07-09 2005-02-03 Sony Corp Information processor
JP2010233923A (en) * 2009-03-31 2010-10-21 Namco Bandai Games Inc Program, information storage medium, and electronic device
JP2011103073A (en) * 2009-11-11 2011-05-26 Yappa Corp Information display device
JP2013037366A (en) * 2011-08-08 2013-02-21 Samsung Display Co Ltd Display device and driving method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017207697A (en) * 2016-05-20 2017-11-24 株式会社半導体エネルギー研究所 Display device, display module, and electronic apparatus
JP2022539545A (en) * 2019-06-29 2022-09-12 華為技術有限公司 METHOD AND RELATED DEVICE FOR CONTROLLING SMALL SCREEN WINDOW
US11797143B2 (en) 2019-06-29 2023-10-24 Huawei Technologies Co., Ltd. Method for controlling small screen window and related device

Similar Documents

Publication Publication Date Title
JP6982705B2 (en) Display device
JP2021182638A (en) Display device
JP2022168024A (en) Display device
US9390665B2 (en) Display device
TWI600277B (en) Pulse output circuit, shift register, and display device
JP2020096199A (en) Manufacturing method of semiconductor device
US20140240362A1 (en) Method for Processing and Displaying Image Information, Program, and Information Processor
JP2018081293A (en) Display, display module, and electronic apparatus
JP2020065059A (en) Semiconductor device
JP6955062B2 (en) Semiconductor devices, electronic components, and electronic devices
JP2015129873A (en) Program and information processing apparatus
JP2016167056A (en) Information processor driving method, program, and information processor
JP6061637B2 (en) Information processing method and program
JP2016167057A (en) Information processor driving method, program, and information processor
JP6310700B2 (en) Program, information processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20171101