JP2015126003A - Method of manufacturing compound semiconductor wafer - Google Patents

Method of manufacturing compound semiconductor wafer Download PDF

Info

Publication number
JP2015126003A
JP2015126003A JP2013267248A JP2013267248A JP2015126003A JP 2015126003 A JP2015126003 A JP 2015126003A JP 2013267248 A JP2013267248 A JP 2013267248A JP 2013267248 A JP2013267248 A JP 2013267248A JP 2015126003 A JP2015126003 A JP 2015126003A
Authority
JP
Japan
Prior art keywords
wafer
compound semiconductor
polishing
etching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013267248A
Other languages
Japanese (ja)
Inventor
植松 鋭
Ei Uematsu
鋭 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2013267248A priority Critical patent/JP2015126003A/en
Publication of JP2015126003A publication Critical patent/JP2015126003A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a compound semiconductor wafer capable of manufacturing the compound semiconductor wafer in which abnormalities are less likely to be generated on a surface of an active layer.SOLUTION: A method of manufacturing a compound semiconductor wafer includes: a step of cutting out a wafer from an ingot formed from a compound semiconductor; a step of performing lapping processing on the wafer; a first polishing step of arranging the wafer subjected to the lapping processing in an opening of a carrier formed of a material containing an epoxy resin, and performing chemical mechanical polishing on both surfaces of the wafer; removing substances adhered onto a surface contacted with the carrier of the wafer at the first polishing step, by etching; and a second polishing step of performing chemical mechanical polishing on one surface or both surfaces of the wafer after the step of removing the adhered substances.

Description

本発明は、化合物半導体ウェハの製造方法に関する。   The present invention relates to a method for manufacturing a compound semiconductor wafer.

化合物半導体は、例えばショットキーゲート電界効果トランジスタ(MESFET:Metal Semiconductor Field Effect Transistor)、高移動度トランジスタ(HEMT:High Electron Mobility Transistor)、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等、種々の半導体素子の作製に用いられている。   Compound semiconductors include various semiconductors such as Schottky gate field effect transistors (MESFETs), high mobility transistors (HEMTs), and heterojunction bipolar transistors (HBTs). It is used for the production of elements.

半導体素子は、表面を鏡面にしたウェハに分子線エピタキシャル成長(MBE:Molecular Beam Epitaxy)法、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法又はイオン打ち込み法等により、能動層を形成して作製される。   A semiconductor element is formed by forming an active layer on a wafer having a mirror-finished surface by molecular beam epitaxy (MBE), metal organic chemical vapor deposition (MOCVD), or ion implantation. Produced.

半導体素子に用いられるウェハは、化合物半導体から形成されたインゴットから切り出したウェハに化学的機械研磨(CMP:Chemical Mechanical Polishing)等の方法によりラップ処理及びポリッシング処理を施し、ウェハの表面を研磨して鏡面とすることにより作製される。   Wafers used for semiconductor elements are obtained by lapping and polishing a wafer cut out from an ingot formed of a compound semiconductor by a method such as chemical mechanical polishing (CMP), and polishing the surface of the wafer. It is produced by making it into a mirror surface.

例えば、基板の反りを低減するために、化合物半導体から形成されたウェハの裏面のラッピング量が表面のラッピング量よりも大きくなるように両面研磨機を用いてウェハにラップ処理を施すラップ工程を含む化合物半導体ウェハの製造方法が提案されている(例えば、特許文献1参照。)。   For example, in order to reduce the warpage of the substrate, a lapping process is performed in which a lapping process is performed on the wafer using a double-side polishing machine so that the lapping amount on the back surface of the wafer formed from the compound semiconductor is larger than the lapping amount on the front surface. A method of manufacturing a compound semiconductor wafer has been proposed (see, for example, Patent Document 1).

また、上記ラップ工程においてウェハへの金属汚染がなく、かつ、効率よくウェハを両面研磨するため、ガラス繊維強化エキポシ樹脂を用いた両面研磨機用のキャリアが提案されている(例えば、特許文献2参照)。   In addition, a carrier for a double-side polishing machine using a glass fiber reinforced epoxy resin has been proposed in order to efficiently polish both sides of the wafer in the lapping step without causing metal contamination on the wafer (for example, Patent Document 2). reference).

特開2009−182135号公報JP 2009-182135 A 特開2006−303136号公報JP 2006-303136 A

しかし、上記ラップ工程中にウェハの周面がキャリアと擦れるため、キャリアの成分であるエキポシ樹脂の付着物が付着する場合がある。   However, since the peripheral surface of the wafer is rubbed with the carrier during the lapping process, the deposit of the epoxy resin which is a component of the carrier may adhere.

このウェハの周面に付着した付着物は、アルコールや超純水によるウェット洗浄では除去することができずにそのままウェハに残留してしまう。残留した付着物のエキポシ樹脂は、ウェハに能動層を成長するときにウェハの成長面に回り込む場合があり、能動層の表面に異常が発生して歩留まり低下の要因となる。   The deposits adhering to the peripheral surface of the wafer cannot be removed by wet cleaning with alcohol or ultrapure water and remain on the wafer as they are. The remaining epoxy resin in the deposit may wrap around the growth surface of the wafer when the active layer is grown on the wafer, causing an abnormality on the surface of the active layer and causing a decrease in yield.

したがって、本発明は、能動層の表面に異常が発生しにくい化合物半導体ウェハを製造することができる化合物半導体ウェハの製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a method of manufacturing a compound semiconductor wafer that can manufacture a compound semiconductor wafer that is less likely to cause an abnormality on the surface of an active layer.

本発明は、上記目的を達成するために、下記の[1]〜[5]を提供する。
[1]化合物半導体から形成されたインゴットからウェハを切り出す工程と、
前記ウェハにラップ処理を施す工程と、
前記ラップ処理が施された前記ウェハを、エキポシ樹脂を含む材料から形成されたキャリアの開口部内に配置して前記ウェハの両面に化学的機械研磨を施す第1の研磨工程と、
前記第1の研磨工程で前記ウェハの前記キャリアと接触する面に付着した付着物をエッチングにより取り除く工程と、
前記付着物を取り除く工程の後、前記ウェハの片面又は両面に化学的機械研磨を施す第2の研磨工程と、
を含む化合物半導体ウェハの製造方法。
[2]前記付着物を取り除く工程は、前記ウェハをエッチング槽の中で周方向に回転させながら前記ウェハをエッチングする、
前記[1]に記載の化合物半導体ウェハの製造方法。
[3]前記付着物を取り除く工程は、アンモニア水、過酸化水素水及び水を混合させたエッチャントを用いる、
[1]又は[2]に記載の化合物半導体ウェハの製造方法。
[4]前記付着物を取り除く工程は、硫酸、過酸化水素水及び水を混合させたエッチャントを用いる、
前記[1]又は[2]に記載の化合物半導体ウェハの製造方法。
[5]前記化合物半導体は、GaAsである、
前記[1]から[4]のいずれかに記載の化合物半導体ウェハの製造方法。
In order to achieve the above object, the present invention provides the following [1] to [5].
[1] A step of cutting a wafer from an ingot formed from a compound semiconductor;
A step of lapping the wafer;
A first polishing step in which the wafer subjected to the lapping treatment is disposed in an opening of a carrier formed of a material containing an epoxy resin, and chemical mechanical polishing is performed on both surfaces of the wafer;
Removing the deposits attached to the surface of the wafer in contact with the carrier in the first polishing step by etching;
A second polishing step of performing chemical mechanical polishing on one or both surfaces of the wafer after the step of removing the deposits;
A method for producing a compound semiconductor wafer comprising:
[2] The step of removing the deposit is performed by etching the wafer while rotating the wafer in the circumferential direction in an etching tank.
The manufacturing method of the compound semiconductor wafer as described in said [1].
[3] The step of removing the deposit uses an etchant in which ammonia water, hydrogen peroxide water and water are mixed.
The method for producing a compound semiconductor wafer according to [1] or [2].
[4] The step of removing the deposit uses an etchant in which sulfuric acid, hydrogen peroxide solution, and water are mixed.
The manufacturing method of the compound semiconductor wafer as described in said [1] or [2].
[5] The compound semiconductor is GaAs.
The method for producing a compound semiconductor wafer according to any one of [1] to [4].

本発明によれば、能動層の表面に異常が発生しにくい化合物半導体ウェハを製造することができる。   According to the present invention, it is possible to manufacture a compound semiconductor wafer that is less likely to cause an abnormality on the surface of the active layer.

図1は、本発明の実施の形態に係る化合物半導体ウェハの製造方法を説明する流れ図である。FIG. 1 is a flowchart for explaining a method of manufacturing a compound semiconductor wafer according to an embodiment of the present invention. 図2は、第1の研磨工程で用いる両面研磨機の要部を示す斜視図である。FIG. 2 is a perspective view showing a main part of a double-side polishing machine used in the first polishing process. 図3は、第1の研磨工程で用いるキャリアを示す平面図である。FIG. 3 is a plan view showing the carrier used in the first polishing step. 図4は、第1の研磨工程後、エッチング工程前のウェハの周面を示す写真である。FIG. 4 is a photograph showing the peripheral surface of the wafer after the first polishing process and before the etching process. 図5は、ウェハを両面研磨するときのウェハとキャリアとの関係を示す模式図である。FIG. 5 is a schematic diagram showing the relationship between the wafer and the carrier when the wafer is double-side polished. 図6は、エッチング後の実施例1に係るウェハの周面を示す写真である。FIG. 6 is a photograph showing the peripheral surface of the wafer according to Example 1 after etching. 図7は、エッチング後の実施例1に係るウェハの形状を示す観察画像である。FIG. 7 is an observation image showing the shape of the wafer according to Example 1 after etching. 図8は、エッチング後の実施例2に係るウェハの周面を示す写真である。FIG. 8 is a photograph showing the peripheral surface of the wafer according to Example 2 after etching. 図9は、エッチング後の実施例3に係るウェハの周面を示す写真である。FIG. 9 is a photograph showing the peripheral surface of the wafer according to Example 3 after etching. 図10は、エッチング後の実施例4に係るウェハの周面を示す写真である。FIG. 10 is a photograph showing the peripheral surface of the wafer according to Example 4 after etching. 図11は、エッチング後の比較例1に係るウェハの形状を示す観察画像である。FIG. 11 is an observation image showing the shape of the wafer according to Comparative Example 1 after etching.

[実施の形態の要約]
本実施の形態の化合物半導体ウェハの製造方法は、化合物半導体から形成されたインゴットからウェハを切り出す工程と、前記ウェハにラップ処理を施す工程と、前記ラップ処理が施された前記ウェハがエキポシ樹脂を含む材料から形成されたキャリアの開口部内に配置された状態で前記ウェハの両面に化学的機械研磨を施す第1の研磨工程と、前記第1の研磨工程で両面が研磨された前記ウェハをエッチングして前記第1の研磨工程で前記ウェハの前記キャリアと接触する面に付着した付着物を取り除く工程と、前記エッチング工程においてエッチングされた前記ウェハの片面又は両面に化学的機械研磨を施す第2の研磨工程とを含む。
[Summary of embodiment]
The method of manufacturing a compound semiconductor wafer according to the present embodiment includes a step of cutting a wafer from an ingot formed of a compound semiconductor, a step of lapping the wafer, and the wafer subjected to the lapping process using an epoxy resin. A first polishing step in which chemical mechanical polishing is performed on both surfaces of the wafer in a state where the wafer is disposed in an opening of a carrier formed of a material containing the material, and the wafer on which both surfaces have been polished in the first polishing step is etched. Then, a step of removing deposits adhering to the surface of the wafer in contact with the carrier in the first polishing step, and a second chemical mechanical polishing on one or both sides of the wafer etched in the etching step. Polishing step.

[実施の形態]
図1は、本発明の実施の形態に係る化合物半導体ウェハの製造方法を説明する流れ図である。以下、図1を参照して、本実施の形態に係る化合物半導体ウェハの製造方法の一例を工程順に説明する。
[Embodiment]
FIG. 1 is a flowchart for explaining a method of manufacturing a compound semiconductor wafer according to an embodiment of the present invention. Hereinafter, an example of a method of manufacturing a compound semiconductor wafer according to the present embodiment will be described in the order of steps with reference to FIG.

まず、図1に示すインゴットを作製する工程(S1)において、化合物半導体の一例であるGaAs単結晶から形成されたインゴットを引き上げ法、ボート法等により作製する。   First, in the step (S1) for producing an ingot shown in FIG. 1, an ingot formed from a GaAs single crystal which is an example of a compound semiconductor is produced by a pulling method, a boat method or the like.

次に、ウェハを切り出す工程(S2)において、GaAs単結晶から形成されたインゴットを板状にスライス(切断)してインゴットからウェハを切り出す。インゴットのスライスは、内周刃式切断機や、マルチワイヤソー等を用いて行う。   Next, in the step of cutting out the wafer (S2), the ingot formed from the GaAs single crystal is sliced (cut) into a plate shape, and the wafer is cut out from the ingot. The ingot is sliced using an inner peripheral cutting machine, a multi-wire saw or the like.

次に、ラップ処理を施す工程(S3)において、切り出したウェハの両面に粒度が#800〜#3000のアルミナ砥粒を用いてウェハの表面のソーマークを除去するラップ処理を施す。このラップ処理は、インゴットをスライスしたときにウェハの表面に生じるソーマークを除去してウェハの厚みを揃えるとともに、表面と裏面との平行度を高める。なお、ラップ処理では、#800〜#3000以外の粒度のアルミナ砥粒、シリコンカーバイド砥粒等を用いてもよい。   Next, in a step (S3) of performing a lapping process, a lapping process for removing saw marks on the surface of the wafer is performed on both surfaces of the cut wafer using alumina abrasive grains having a particle size of # 800 to # 3000. This lapping process removes saw marks generated on the front surface of the wafer when the ingot is sliced to make the thickness of the wafer uniform, and increases the parallelism between the front surface and the back surface. In the lapping process, alumina abrasive grains having a particle size other than # 800 to # 3000, silicon carbide abrasive grains, or the like may be used.

次に、第1の研磨工程(S4)において、ウェハの両面を研磨する。図2は、第1の研磨工程で用いる両面研磨機の要部を示す斜視図である。図3は、第1の研磨工程で用いるキャリアを示す平面図である。図4は、第1の研磨工程後、エッチング工程前のウェハの周面を拡大した写真である。図5は、ウェハを両面研磨するときのウェハとキャリアとの関係を示す模式図である。   Next, in the first polishing step (S4), both surfaces of the wafer are polished. FIG. 2 is a perspective view showing a main part of a double-side polishing machine used in the first polishing process. FIG. 3 is a plan view showing the carrier used in the first polishing step. FIG. 4 is an enlarged photograph of the peripheral surface of the wafer after the first polishing process and before the etching process. FIG. 5 is a schematic diagram showing the relationship between the wafer and the carrier when the wafer is double-side polished.

この工程は、研磨液として次亜塩素酸水溶液とSiOとの混合液、研磨布として表面に多孔層を有する布を用いたメカノケミカル研磨により行う。なお、メカノケミカル研磨は、化学的機械研磨の一例である。 This step is performed by mechanochemical polishing using a mixture of a hypochlorous acid aqueous solution and SiO 2 as the polishing liquid and a cloth having a porous layer on the surface as the polishing cloth. Mechanochemical polishing is an example of chemical mechanical polishing.

また、この工程では、両面研磨機1に上記研磨液及び研磨布を適用してウェハを研磨する。この両面研磨機1は、それぞれウェハ20が配置される複数の開口部11が形成されたキャリア10を有する。なお、符号40、符号50、符号60は、それぞれインターナルギア、太陽ギア、回転軸である。   In this step, the polishing liquid and the polishing cloth are applied to the double-side polishing machine 1 to polish the wafer. This double-side polishing machine 1 has a carrier 10 in which a plurality of openings 11 in which wafers 20 are respectively arranged are formed. Reference numerals 40, 50, and 60 denote an internal gear, a sun gear, and a rotating shaft, respectively.

キャリア10は、エキポシ樹脂を含む材料、例えばガラス繊維、アラミド繊維又はテトロン繊維により補強されたエキポシ樹脂を用いることができる。両面研磨機1によりウェハ20を研磨布で挟んだ状態でキャリア10をウェハ20の周方向に自転及び公転させることにより、ウェハ20がキャリア10の回転に伴って回転してウェハ20の両面が研磨される。研磨されたウェハは、両面が中心線平均粗さ(Ra)が2〜3nmの範囲の鏡面になる。なお、符号12、符号13は、それぞれ孔、アウタギアである。   The carrier 10 may be made of a material containing an epoxy resin, such as an epoxy resin reinforced with glass fiber, aramid fiber, or tetron fiber. By rotating and revolving the carrier 10 in the circumferential direction of the wafer 20 with the wafer 20 sandwiched between the polishing cloths by the double-side polishing machine 1, the wafer 20 rotates with the rotation of the carrier 10 and both surfaces of the wafer 20 are polished. Is done. The polished wafer has a mirror surface with a center line average roughness (Ra) in the range of 2 to 3 nm on both sides. Reference numerals 12 and 13 are a hole and an outer gear, respectively.

第1の研磨工程においてウェハ20を両面研磨すると、図4に示すように、周面21とキャリア10とが接触する部分に主にエキポシ樹脂から形成される付着物100が付着する。これは、図5に示すように、ウェハ20を研磨するときにウェハ20の周面21とキャリア10の開口部11とが接触部30で激しく擦れ合うことにより、キャリア10を形成するエキポシ樹脂が磨耗することによると考えられる。   When the wafer 20 is polished on both sides in the first polishing step, as shown in FIG. 4, the deposit 100 formed mainly from the epoxy resin adheres to a portion where the peripheral surface 21 and the carrier 10 are in contact with each other. As shown in FIG. 5, when the wafer 20 is polished, the peripheral surface 21 of the wafer 20 and the opening 11 of the carrier 10 rub against each other at the contact portion 30, so that the epoxy resin forming the carrier 10 is worn. It is thought to be due to.

次に、ウェハをエッチングする工程(S5)において、第1の研磨工程においてウェハの周面に付着した付着物をエッチングにより取り除く。   Next, in the step of etching the wafer (S5), the deposits attached to the peripheral surface of the wafer in the first polishing step are removed by etching.

この工程は、エッチャントを貯めたエッチング槽の中でウェハを周方向に回転させながら行う。エッチングには、例えばエッチャントとしてアンモニア水又は硫酸と、過酸化水素水と、超純水との混合液を用いる。なお、エッチャントに用いる水は、純水等を含む。   This step is performed while rotating the wafer in the circumferential direction in an etching tank storing an etchant. For the etching, for example, a mixed solution of ammonia water or sulfuric acid, hydrogen peroxide water, and ultrapure water is used as an etchant. The water used for the etchant includes pure water and the like.

次に、第2の研磨工程(S6)において、片面研磨機を用いてウェハの片面を研磨する。この工程は、研磨液として次亜塩素酸水溶液、研磨布としてスウェード系研磨布を用いたメカノケミカル研磨により行う。研磨されたウェハは、表面が中心線平均粗さ(Ra)が0.2〜0.4nmの範囲の鏡面になる。なお、第2の研磨工程において、ウェハの両面を研磨してもよい。   Next, in the second polishing step (S6), one side of the wafer is polished using a single-side polishing machine. This step is performed by mechanochemical polishing using a hypochlorous acid aqueous solution as a polishing liquid and a suede type polishing cloth as a polishing cloth. The polished wafer has a mirror surface with a centerline average roughness (Ra) in the range of 0.2 to 0.4 nm. Note that both surfaces of the wafer may be polished in the second polishing step.

次に、ウェハを洗浄する工程(S7)において、ウェハを酸又はアルカリの薬液を用いて洗浄し、これを乾燥させて化合物半導体ウェハを完成させる。   Next, in the step of cleaning the wafer (S7), the wafer is cleaned using an acid or alkali chemical solution and dried to complete a compound semiconductor wafer.

(実施の形態の効果)
本実施の形態によれば、以下の効果を奏する。
(1)ウェハの両面を研磨した後にウェハをエッチングすることにより、両面研磨したときウェハの周面に付着した付着物を除去することができる。これにより、完成した化合物半導体ウェハに能動層を形成するとき、付着物が能動層の成長を阻害することを少なくすることができる。
(2)ウェハをエッチング槽内で周方向に回転させながらエッチングすることにより、ウェハの表面を均一にエッチングすることができる。これにより、ウェハの周面に付着した付着物を除去するとともに、ウェハ主面の変形を抑制することができる。
(3)両面研磨した後のウェハにアンモニア水又は硫酸と、過酸化水素水と、超純水とを混合させたエッチャントを用いたエッチングを施し、ウェハごと削り取ることにより、ウェハの周面に付着した付着物を除去することができる。
(Effect of embodiment)
According to the present embodiment, the following effects can be obtained.
(1) By etching the wafer after polishing both sides of the wafer, it is possible to remove deposits attached to the peripheral surface of the wafer when both sides are polished. Thereby, when forming an active layer in the completed compound semiconductor wafer, it can reduce that a deposit | attachment inhibits the growth of an active layer.
(2) By etching while rotating the wafer in the circumferential direction in the etching tank, the surface of the wafer can be uniformly etched. Thereby, while adhering matter adhering to the peripheral surface of the wafer can be removed, deformation of the wafer main surface can be suppressed.
(3) Etching using an etchant in which ammonia water or sulfuric acid, hydrogen peroxide water, and ultrapure water are mixed to the wafer after double-side polishing, and scraping the entire wafer to adhere to the peripheral surface of the wafer The attached deposits can be removed.

[実施例]
次に、本発明の実施例について説明する。図6、図8〜図10は、それぞれエッチング後の実施例1〜4に係るウェハの周面を示す写真である。図7、図11は、それぞれエッチング後の実施例1、比較例1に係るウェハの形状を示すシミュレーション画像である。
[Example]
Next, examples of the present invention will be described. 6 and 8 to 10 are photographs showing the peripheral surfaces of the wafers according to Examples 1 to 4 after etching, respectively. 7 and 11 are simulation images showing the shapes of the wafers according to Example 1 and Comparative Example 1 after etching, respectively.

(実施例、比較例に係るウェハの作製)
表1に実施例1〜4のエッチングで用いたエッチャントの配合を示す。実施例1〜4及び比較例1に係るウェハは、上述したS1〜S5工程により作製した。すなわち、まず化合物半導体から形成されたインゴットからウェハを切り出し、このウェハにラップ処理を施した後、ウェハの両面を研磨した。次に、表1に示すそれぞれの配合のエッチャントを用いてウェハを1分エッチングした。
(Production of wafers according to examples and comparative examples)
Table 1 shows the composition of the etchant used in the etching of Examples 1 to 4. The wafers according to Examples 1 to 4 and Comparative Example 1 were produced by the above-described steps S1 to S5. That is, first, a wafer was cut out from an ingot formed of a compound semiconductor, this wafer was lapped, and then both surfaces of the wafer were polished. Next, the wafer was etched for 1 minute using the etchants having the respective compositions shown in Table 1.

(実施例、比較例の評価)
実施例1〜4は、それぞれのエッチャントを用いたエッチングを行った後、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いて各実施例に係るウェハの周面を観察し、周面に付着物が残留しているか否かを判定した。
(Evaluation of Examples and Comparative Examples)
In Examples 1 to 4, after performing etching using each etchant, the peripheral surface of the wafer according to each Example is observed using a scanning electron microscope (SEM) and attached to the peripheral surface. It was determined whether the kimono remained.

また、実施例1及び比較例1について、ウェハ主面の形状を観察し、エッチング後のウェハ主面の形状について評価した。   Moreover, about Example 1 and Comparative Example 1, the shape of the wafer main surface was observed, and the shape of the wafer main surface after etching was evaluated.

(実施例1)
実施例1は、アンモニア水、過酸化水素水、超純水の混合比率が2:1:5のエッチャントを用いてウェハを周方向に回転させながらエッチングしたものである。
Example 1
In Example 1, etching is performed while rotating a wafer in the circumferential direction using an etchant having a mixing ratio of 2: 1: 5 ammonia water, hydrogen peroxide water, and ultrapure water.

実施例1では、図6に示すように、エッチングした後のウェハ20の周面21に付着物が見られないことから、第1の研磨工程後のエッチングによって付着物を除去できたことが分かる。   In Example 1, as shown in FIG. 6, since no deposits were observed on the peripheral surface 21 of the wafer 20 after the etching, it was found that the deposits could be removed by etching after the first polishing step. .

また、実施例1は、エッチング後の図7に示すウェハの形状が後述する図11に示す比較例1のウェハの形状と比較してウェハ形状の変形が少ないことが分かる。   Further, in Example 1, it can be seen that the shape of the wafer shown in FIG. 7 after etching is less deformed than the wafer in Comparative Example 1 shown in FIG.

(実施例2)
実施例2は、アンモニア水、過酸化水素水、超純水の混合比率が1:1:5のエッチャントを用いてウェハを周方向に回転させながらエッチングしたものである。実施例2では、図8に示すように、エッチングした後のウェハ20の周面21に付着物が見られなかった。
(Example 2)
In the second embodiment, etching is performed while rotating the wafer in the circumferential direction using an etchant having a mixing ratio of ammonia water, hydrogen peroxide water, and ultrapure water of 1: 1: 5. In Example 2, as shown in FIG. 8, no deposit was observed on the peripheral surface 21 of the wafer 20 after the etching.

(実施例3)
実施例3は、硫酸、過酸化水素水、超純水の混合比率が5:1:1のエッチャントを用いてウェハを周方向に回転させながらエッチングしたものである。実施例3では、図9に示すように、エッチングした後のウェハ20の周面21に付着物が見られなかった。
(Example 3)
In Example 3, etching is performed while rotating a wafer in the circumferential direction using an etchant having a mixing ratio of sulfuric acid, hydrogen peroxide solution, and ultrapure water of 5: 1: 1. In Example 3, as shown in FIG. 9, no deposit was observed on the peripheral surface 21 of the wafer 20 after the etching.

(実施例4)
実施例4は、硫酸、過酸化水素水、超純水の混合比率が3:1:1のエッチャントを用いてウェハを周方向に回転させながらエッチングしたものである。実施例4では、図10に示すように、エッチングした後のウェハ20の周面21に付着物が見られなかった。
Example 4
In Example 4, etching was performed while rotating the wafer in the circumferential direction using an etchant having a mixing ratio of sulfuric acid, hydrogen peroxide solution, and ultrapure water of 3: 1: 1. In Example 4, as shown in FIG. 10, no deposit was observed on the peripheral surface 21 of the wafer 20 after the etching.

(比較例1)
比較例1は、アンモニア水、過酸化水素水、超純水の混合比率が2:1:5のエッチャントを用いてウェハを回転させずにエッチングしたものである。比較例1では、図11に示すように、エッチングによりウェハ20主面が波打ち、図7に示す実施例1のウェハ20と比較してウェハ20主面の形状が大きく変形していることが分かる。
(Comparative Example 1)
In Comparative Example 1, etching was performed without rotating a wafer using an etchant having a mixing ratio of ammonia water, hydrogen peroxide water, and ultrapure water of 2: 1: 5. In Comparative Example 1, as shown in FIG. 11, it can be seen that the main surface of the wafer 20 is undulated by etching, and the shape of the main surface of the wafer 20 is greatly deformed as compared with the wafer 20 of Example 1 shown in FIG. 7. .

実施例1〜4に係るウェハを観察することにより、両面研磨したウェハに対してアンモニア水又は硫酸と、過酸化水素水と、超純水とを混合させたエッチャントを用いたエッチングを施すことにより、第1の研磨工程で付着した付着物を除去することができることが分かる。   By observing the wafers according to Examples 1 to 4, by performing etching using an etchant in which ammonia water or sulfuric acid, hydrogen peroxide water, and ultrapure water are mixed with the wafer polished on both sides. It can be seen that the deposits adhered in the first polishing step can be removed.

また、実施例1と比較例1との比較から、エッチング槽で周方向に回転させながらウェハをエッチングすることにより、ウェハ主面の変形を抑制できることが分かる。   Further, it can be seen from the comparison between Example 1 and Comparative Example 1 that the deformation of the main surface of the wafer can be suppressed by etching the wafer while rotating it in the circumferential direction in the etching tank.

[他の実施の形態]
なお、本発明の実施の形態及び実施例は、上記実施の形態及び実施例に限定されるものではなく、本発明の要旨を変更しない範囲内で種々に変形、実施が可能である。例えば、本発明は、GaAsの他、AlGaAs、GaP、InP、GaN、AlN、InN等の化合物半導体に適用することができる。
[Other embodiments]
The embodiments and examples of the present invention are not limited to the above-described embodiments and examples, and various modifications and implementations are possible without departing from the scope of the present invention. For example, the present invention can be applied to compound semiconductors such as AlGaAs, GaP, InP, GaN, AlN, and InN in addition to GaAs.

また、上述した化合物半導体ウェハの製造方法は、本発明の要旨を変更しない範囲内で工程の削除、追加、変更、入替等を行ってもよい。   In addition, the above-described method for manufacturing a compound semiconductor wafer may perform process deletion, addition, change, replacement, and the like within a range not changing the gist of the present invention.

1…両面研磨機、10…キャリア、11…開口部、12…孔、13…アウタギア、20…ウェハ、21…周面、30…接触部、40…インターナルギア、50…太陽ギア、60…回転軸、100…付着物 DESCRIPTION OF SYMBOLS 1 ... Double-side polisher, 10 ... Carrier, 11 ... Opening part, 12 ... Hole, 13 ... Outer gear, 20 ... Wafer, 21 ... Peripheral surface, 30 ... Contact part, 40 ... Internal gear, 50 ... Sun gear, 60 ... Rotation Shaft, 100 ... deposit

Claims (5)

化合物半導体から形成されたインゴットからウェハを切り出す工程と、
前記ウェハにラップ処理を施す工程と、
前記ラップ処理が施された前記ウェハを、エキポシ樹脂を含む材料から形成されたキャリアの開口部内に配置して前記ウェハの両面に化学的機械研磨を施す第1の研磨工程と、
前記第1の研磨工程で前記ウェハの前記キャリアと接触する面に付着した付着物をエッチングにより取り除く工程と、
前記付着物を取り除く工程の後、前記ウェハの片面又は両面に化学的機械研磨を施す第2の研磨工程と、
を含む化合物半導体ウェハの製造方法。
A step of cutting a wafer from an ingot formed from a compound semiconductor;
A step of lapping the wafer;
A first polishing step in which the wafer subjected to the lapping treatment is disposed in an opening of a carrier formed of a material containing an epoxy resin, and chemical mechanical polishing is performed on both surfaces of the wafer;
Removing the deposits attached to the surface of the wafer in contact with the carrier in the first polishing step by etching;
A second polishing step of performing chemical mechanical polishing on one or both surfaces of the wafer after the step of removing the deposits;
The manufacturing method of the compound semiconductor wafer containing this.
前記付着物を取り除く工程は、前記ウェハをエッチング槽の中で周方向に回転させながら前記ウェハをエッチングする、
請求項1に記載の化合物半導体ウェハの製造方法。
The step of removing the deposit is performed by etching the wafer while rotating the wafer in the circumferential direction in an etching tank.
The manufacturing method of the compound semiconductor wafer of Claim 1.
前記付着物を取り除く工程は、アンモニア水、過酸化水素水及び水を混合させたエッチャントを用いる、
請求項1又は2に記載の化合物半導体ウェハの製造方法。
The step of removing the deposit uses an etchant in which ammonia water, hydrogen peroxide water and water are mixed.
The manufacturing method of the compound semiconductor wafer of Claim 1 or 2.
前記付着物を取り除く工程は、硫酸、過酸化水素水及び水を混合させたエッチャントを用いる、
請求項1又は2に記載の化合物半導体ウェハの製造方法。
The step of removing the deposit uses an etchant in which sulfuric acid, hydrogen peroxide solution, and water are mixed.
The manufacturing method of the compound semiconductor wafer of Claim 1 or 2.
前記化合物半導体は、GaAsである、
請求項1から4のいずれか1項に記載の化合物半導体ウェハの製造方法。












The compound semiconductor is GaAs.
The manufacturing method of the compound semiconductor wafer of any one of Claim 1 to 4.












JP2013267248A 2013-12-25 2013-12-25 Method of manufacturing compound semiconductor wafer Pending JP2015126003A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013267248A JP2015126003A (en) 2013-12-25 2013-12-25 Method of manufacturing compound semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013267248A JP2015126003A (en) 2013-12-25 2013-12-25 Method of manufacturing compound semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2015126003A true JP2015126003A (en) 2015-07-06

Family

ID=53536550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013267248A Pending JP2015126003A (en) 2013-12-25 2013-12-25 Method of manufacturing compound semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2015126003A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170363406A1 (en) 2015-02-09 2017-12-21 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170363406A1 (en) 2015-02-09 2017-12-21 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate
US10473445B2 (en) 2015-02-09 2019-11-12 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate
US10663277B2 (en) 2015-02-09 2020-05-26 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate

Similar Documents

Publication Publication Date Title
JP6626583B2 (en) Semiconductor wafer and method for polishing semiconductor wafer
TWI567811B (en) Verfahren zum beidseitigen polieren einer halbleiterscheibe
TWI667687B (en) Indium phosphide substrate, inspection method of indium phosphide substrate, and manufacturing method of indium phosphide substrate
JP2007005472A (en) Surface processing method of substrate and manufacturing method of groups iii-v compound semiconductor
TWI721955B (en) Cleaning method of aluminum nitride single crystal substrate and laminated body
JP2007234952A (en) Manufacturing method of compound semiconductor, surface treatment method of compound semiconductor substrate, compound semiconductor substrate, and semiconductor wafer
TWI739445B (en) Indium phosphide substrate and manufacturing method of indium phosphide substrate
JP2003249466A (en) Silicon semiconductor wafer, and method for producing a number of semiconductor wafers and use thereof
TWI747695B (en) Indium Phosphide Substrate
TWI722923B (en) Manufacturing method of indium phosphide substrate, semiconductor epitaxial wafer, and indium phosphide substrate
TWI739446B (en) Indium phosphide substrate and manufacturing method of indium phosphide substrate
JPWO2005057640A1 (en) Epitaxial wafer and method for manufacturing the same
TWI722922B (en) Manufacturing method of indium phosphide substrate, semiconductor epitaxial wafer, and indium phosphide substrate
TWI735256B (en) Manufacturing method of indium phosphide substrate, semiconductor epitaxial wafer, and indium phosphide substrate
JP2015126003A (en) Method of manufacturing compound semiconductor wafer
JP7166324B2 (en) Indium phosphide substrate, method for producing indium phosphide substrate, and semiconductor epitaxial wafer
JP2013211315A (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP2012114138A (en) Epitaxial growth method of silicon wafer
Koyama et al. Effects of N-face finishing on geometry of double-side polished GaN substrate
JP2006228963A (en) Method of manufacturing semiconductor wafer
JP2006173425A (en) Semiconducting crystal wafer
JP5887908B2 (en) Method for producing periodic table group 13 metal nitride semiconductor substrate
TWI810847B (en) Indium Phosphide Substrate
JP2014028720A (en) Group 13 element nitride substrate
JP2004087666A (en) Method for washing semiconductor wafer

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151127