JP2015116737A - Liquid jet head - Google Patents
Liquid jet head Download PDFInfo
- Publication number
- JP2015116737A JP2015116737A JP2013261383A JP2013261383A JP2015116737A JP 2015116737 A JP2015116737 A JP 2015116737A JP 2013261383 A JP2013261383 A JP 2013261383A JP 2013261383 A JP2013261383 A JP 2013261383A JP 2015116737 A JP2015116737 A JP 2015116737A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- shift
- shift register
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
Description
本発明は、液体噴射ヘッドに関する。 The present invention relates to a liquid ejecting head.
液体噴射ヘッド（インクジェットヘッド）は、インクタンクからインク（液体）が供給される液体噴射ヘッドチップを有しており、この液体噴射ヘッドチップのノズル孔からインクを被記録媒体に吐出することで記録を行なう。このような、液滴吐出方式（インクジェット方式）の液体噴射ヘッドには、圧電アクチュエータが液体噴射ヘッドチップに設けられている。この圧電アクチュエータをヘッド駆動部が駆動することにより、液体噴射ヘッドチップのノズル孔から液滴を吐出させるものが知られている（例えば、下記特許文献１参照）。 A liquid ejecting head (inkjet head) has a liquid ejecting head chip to which ink (liquid) is supplied from an ink tank, and recording is performed by ejecting ink to a recording medium from a nozzle hole of the liquid ejecting head chip. To do. In such a liquid ejecting head of a droplet discharge method (ink jet method), a piezoelectric actuator is provided on the liquid ejecting head chip. A device is known in which a droplet is ejected from a nozzle hole of a liquid ejecting head chip by driving a head actuator of this piezoelectric actuator (see, for example, Patent Document 1 below).
例えば、図８は、液体噴射ヘッドに内蔵される液体噴射ヘッドチップを駆動する駆動部の構成例を示すブロック図である。この図に示す例では、液体噴射ヘッドチップは、５１２本のノズルＡ１〜Ａ５１２からなるノズル群（「ＰＺＴ（アクチュエータ）Ａ列ノズル」）と、５１２本のノズルＢ１〜Ｂ５１２からなるノズル群（「ＰＺＴ（アクチュエータ）Ｂ列ノズル」）とを有して構成される。この液体噴射ヘッドチップ内の各ノズルに対応する圧力発生素子は、プリントヘッド９０に搭載された駆動回路基板１１Ａまたは駆動回路基板１１Ｂにより駆動される。
For example, FIG. 8 is a block diagram illustrating a configuration example of a driving unit that drives a liquid jet head chip built in the liquid jet head. In the example shown in this drawing, the liquid ejecting head chip includes a nozzle group including 512 nozzles A1 to A512 (“PZT (actuator) A row nozzle”) and a nozzle group including 512 nozzles B1 to B512 (“ PZT (actuator) B row nozzle "). The pressure generating elements corresponding to the respective nozzles in the liquid jet head chip are driven by the
この駆動回路基板１１Ａおよび１１Ｂは、それぞれ液体噴射ヘッドチップを駆動する駆動部を構成する駆動ＩＣ１２１Ａ〜駆動ＩＣ１２４Ａ、駆動ＩＣ１２１Ｂ〜駆動ＩＣ１２４Ｂを有している。各駆動ＩＣのそれぞれは、１２８本のノズルのうちのいずれかの圧力発生素子ＰＺＴを駆動するように構成されている。また、各ドライバＩＣは、コネクタ９４、中継基板９３、駆動回路基板１１Ａおよび１１Ｂを介して、印字用の画像データ（ＤａｔａＡ０〜ＤａｔａＡ３等）や印字動作を行う際に用いられる各種の制御信号（シフトクロックＳｈｉｆｔ ＣＬＫ、ラッチ信号Ｌａｔｃｈ、制御信号Ｆｉｒｅ）が入力される。
The
図９は、図８に示す駆動ＩＣの構成例を示すブロック図である。図８に示す駆動ＩＣ１２１Ａ〜駆動ＩＣ１２４Ａ、駆動ＩＣ１２１Ｂ〜駆動ＩＣ１２４Ｂそれぞれは、この図９に示す駆動ＩＣ１２０と同一の構成を有するものである。駆動ＩＣ１２０は、シフトレジスタブロック１２１、ラッチブロック１２２、波形選択ブロック１２３、レベル変換ブロック１２４、波形発生手段１２５を有して構成される。
シフトレジスタブロック１２１は、１２８個の長列接続されたシフトレジスタから構成される。各シフトレジスタは、それぞれが４ビットのデータ信号Ｄｒｖ#Ｄａｔａ０〜Ｄａｔａ３を、シフトクロックＳｈｉｆｔ ＣＬＫに同期した周期で順次にシフト（転送）しながら保持する。なお、図８に示す駆動ＩＣ１２１Ａ、駆動ＩＣ１２３Ａ、駆動ＩＣ１２２Ｂ、駆動ＩＣ１２４Ｂの場合、それぞれ駆動ＩＣ１２２Ａ、駆動ＩＣ１２４Ａ、駆動ＩＣ１２１Ｂ、駆動ＩＣ１２３Ｂとカスケード接続されている。従って、駆動ＩＣ１２１Ａ、駆動ＩＣ１２３Ａ、駆動ＩＣ１２２Ｂ、駆動ＩＣ１２４Ｂのシフトレジスタブロック１２１においては、最終段のシフトレジスタが、それぞれ４ビットのデータ信号Ｄａｔａ Ｏｕｔ０〜Ｏｕｔ３を、駆動ＩＣ１２２Ａ、駆動ＩＣ１２４Ａ、駆動ＩＣ１２１Ｂ、駆動ＩＣ１２３Ｂのシフトレジスタブロック１２１における初段のシフトレジスタに対して出力する。駆動ＩＣ１２２Ａ、駆動ＩＣ１２４Ａ、駆動ＩＣ１２１Ｂ、駆動ＩＣ１２３Ｂのシフトレジスタブロック１２１における初段のシフトレジスタには、データ信号Ｄｒｖ#Ｄａｔａ０〜Ｄａｔａ３として、データ信号Ｄａｔａ Ｏｕｔ０〜Ｏｕｔ３が入力される。
ラッチブロック１２２は、それぞれがシフトレジスタに接続される１２８個のラッチから構成される。各ラッチは、シフトレジスタブロック１２１に、印字するデータ（液体噴射ヘッドチップで印字する１２８個のデータ）の全てが入力されると、ラッチ信号Ｌａｔｃｈにより、対応するシフトレジスタに保持された各４ビットの画像データをラッチする。
FIG. 9 is a block diagram showing a configuration example of the drive IC shown in FIG. Each of
The
The
波形選択ブロック１２３は、それぞれがラッチに接続される１２８個の波形選択回路から構成される。各波形選択回路は、ラッチから入力したノズルごとの印字データ（上述のデータ信号Ｄａｔａで示される印字データ）に応じて、波形発生手段１２５から出力される波形信号Ｗａｖｅ０〜Ｗａｖｅ１５のいずれかの信号を選択し、各波形選択回路に対応するレベル変換回路に対して出力する。なお、波形発生手段１２５は、予め印字データに対応する１６種類の波形信号Ｗａｖｅ０〜Ｗａｖｅ１５を記憶、保持しており、制御信号Ｆｉｒｅが入力されると、波形信号Ｗａｖｅ０〜Ｗａｖｅ１５を、各波形選択回路に対して出力する。
レベル変換ブロック１２４は、それぞれが波形選択回路に接続される１２８個のレベル変換回路から構成される。各レベル変換回路は、画像を印字するタイミングにおいて、波形選択回路から入力される、圧力発生素子ＰＺＴごとにデータ信号Ｄｒｖ#Ｄ０〜Ｄ３により設定される波形信号Ｗａｖｅ０からＷａｖｅ１５のいずれかを、電源電圧ＶＨにより電圧レベルを変換し、圧力発生素子ＰＺＴの駆動信号（吐出データ）として出力する。
The
The
図８に戻って、図８に示す液体噴射ヘッドでは、１ライン分の印字を行う際、合計１０２４個の圧力発生素子ＰＺＴを駆動するため、ＰＺＴ（アクチュエータ）Ａ列ノズル」と、ＰＺＴ（アクチュエータ）Ｂ列ノズルとを設けている。仮に、この１ライン分のデータ転送時間を考慮しなければ、上述した駆動ＩＣを８個カスケード接続して、１０２４個のノズルを駆動するため、一組のデータ信号Ｄｒｖ#Ｄ０〜Ｄ３を初段の駆動ＩＣのシフトレジスタブロックに入力する構成としてもよい。 Returning to FIG. 8, in the liquid ejecting head shown in FIG. 8, when printing for one line, in order to drive a total of 1024 pressure generating elements PZT, a PZT (actuator) A-row nozzle ”and a PZT (actuator ) B row nozzles are provided. If the data transfer time for one line is not taken into consideration, the above-described eight drive ICs are cascade-connected to drive 1024 nozzles, so that a set of data signals Drv # D0 to D3 is sent to the first stage. A configuration may be adopted in which input is made to the shift register block of the driving IC.
しかしながら、データ転送時間は予め製品仕様等により設定されるものであり、ノズル数が増えても、カスケード接続される駆動ＩＣの数を増やすことはできない。そのため、図８に示す液体噴射ヘッドでは、駆動ＩＣを２個カスケード接続して、シフトレジスタ部を構成し、このシフトレジスタ部を４組並列に設ける構成をとっている。これにより、データ転送時間が遅くならないようにすることはできるものの、データ信号Ｄｒｖ#Ｄ０〜Ｄ３の組が４組となり、入力データ線の本数が増大してしまう。そのため、入力データ線の本数の増大により、極数の多いコネクタを使用することが必要になってしまうという問題がある。 However, the data transfer time is set in advance according to product specifications and the like, and even if the number of nozzles increases, the number of cascaded drive ICs cannot be increased. Therefore, the liquid jet head shown in FIG. 8 has a configuration in which two drive ICs are connected in cascade to form a shift register unit, and four sets of the shift register units are provided in parallel. As a result, although the data transfer time can be prevented from being delayed, the number of sets of data signals Drv # D0 to D3 becomes 4, and the number of input data lines increases. Therefore, there is a problem that it is necessary to use a connector having a large number of poles due to an increase in the number of input data lines.
本発明は上記の問題点に鑑みてなされたものであり、データの転送時間を遅くすることなく、入力データ線の本数の増大を抑制することができる液体噴射ヘッドを提供することにある。 SUMMARY An advantage of some aspects of the invention is that it provides a liquid jet head capable of suppressing an increase in the number of input data lines without delaying data transfer time.
上記の課題を解決するために、本発明の液体噴射ヘッドは、ノズル開口が設けられたノズルと、前記ノズル開口に連通する圧力発生室と、吐出データが入力されることにより前記圧力発生室内の圧力変動を発生させる圧力発生素子とを有し、前記圧力変動により前記ノズル開口からインク滴を吐出させる噴射部と、前記圧力発生素子毎に設けられるシフトレジスタであって、ｍビットの画像データを第１の周波数のシフトクロックに同期して後段へ転送するシフトレジスタを、複数有するシフトレジスタ部と、前記シフトレジスタ毎に設けられ、前記ｍビットの画像データに対応する前記吐出データを、対応する前記圧力発生素子に供給する信号処理部と、を有する駆動回路部と、差動伝送ラインを介して直列に入力される前記ｍビットの画像データを、前記第１の周波数のシフトクロックの周波数を前記シフトレジスタ部の個数倍した周波数である第２の周波数のシフトクロックに同期して転送し、転送完了後のデータをパラレルシリアル変換して、前記シフトレジスタ部に対して直列に出力するデータ変換部と、を備える、ことを特徴とする。 In order to solve the above-described problem, a liquid jet head according to the present invention includes a nozzle provided with a nozzle opening, a pressure generation chamber communicating with the nozzle opening, and discharge data input to the pressure generation chamber. A pressure generating element that generates pressure fluctuations, an ejection unit that ejects ink droplets from the nozzle openings by the pressure fluctuations, and a shift register provided for each pressure generating element, wherein m-bit image data is A shift register unit having a plurality of shift registers that transfer to the subsequent stage in synchronization with a shift clock of the first frequency, and the discharge data corresponding to the m-bit image data are provided for each of the shift registers. A drive circuit unit having a signal processing unit for supplying to the pressure generating element; and the m-bit image input in series via a differential transmission line. Data is transferred in synchronization with a shift clock having a second frequency, which is a frequency obtained by multiplying the frequency of the shift clock having the first frequency by the number of the shift register units, and the data after the transfer is converted into parallel serial data. And a data converter that outputs the data in series to the shift register unit.
また、本発明は、上記液体噴射ヘッドにおいて、前記ｍビットの画像データは１ビットずつ直列に前記データ変換部に入力され、前記データ変換部は、前記ｍビットの画像データを、前記第１の周波数のシフトクロックの周波数を前記シフトレジスタ部の個数倍し、さらにｍ倍した第２の周波数のシフトクロックに同期して転送する、ことを特徴とする。 According to the present invention, in the liquid jet head, the m-bit image data is serially input to the data conversion unit bit by bit, and the data conversion unit converts the m-bit image data into the first bit. The frequency of the shift clock of the frequency is multiplied by the number of the shift register units, and is further transferred in synchronization with the shift clock of the second frequency multiplied by m.
また、本発明は、上記液体噴射ヘッドにおいて、前記データ変換部は、前記第１の周波数のシフトクロックを、差動伝送ラインを介して入力される前記第２の周波数のシフトクロックを分周し生成して、生成した前記第１の周波数のシフトクロックを前記シフトレジスタ部に対して出力する出力制御回路を有する、ことを特徴とする。 In the liquid jet head according to the aspect of the invention, the data conversion unit may divide the shift clock of the first frequency by dividing the shift clock of the second frequency input through the differential transmission line. And generating an output control circuit that outputs the generated shift clock having the first frequency to the shift register unit.
本発明によれば、データ変換部は、差動伝送ラインを介して入力されるｍビットの画像データを第２の周波数のシフトクロックに同期して転送し、転送完了後のデータをパラレルシリアル変換して、シフトレジスタ部に対して直列に出力する。ここで、第２の周波数は、駆動回路部におけるシフトレジスタ部のシフトクロックの周波数である第１の周波数に対して、シフトレジスタ部の個数倍の周波数である。 According to the present invention, the data conversion unit transfers the m-bit image data input via the differential transmission line in synchronization with the shift clock of the second frequency, and the data after the transfer is parallel-serial converted. Then, the data is output in series to the shift register unit. Here, the second frequency is a frequency that is multiple times the number of shift register units with respect to the first frequency that is the frequency of the shift clock of the shift register unit in the drive circuit unit.
そのため、データの転送時間を遅くすることなく、液体噴射ヘッドに入力する、ｍビットの画像データの信号線の本数を削減することができる。例えば、上記図８におけるシフトレジスタ部の個数は４であり、また、ｍ＝４であるから、画像データの信号線の本数は４×４＝１６本である。一方、本発明によれば、ｍビットの画像データの信号線の本数を、４×２＝８本にすることができる。
すなわち、本発明によれば、データの転送時間を遅くすることなく、入力データ線の本数の増大を抑制することができる液体噴射ヘッドを提供することができる。
Therefore, the number of m-bit image data signal lines input to the liquid jet head can be reduced without delaying the data transfer time. For example, since the number of shift register units in FIG. 8 is 4 and m = 4, the number of image data signal lines is 4 × 4 = 16. On the other hand, according to the present invention, the number of m-bit image data signal lines can be 4 × 2 = 8.
That is, according to the present invention, it is possible to provide a liquid ejecting head that can suppress an increase in the number of input data lines without delaying the data transfer time.
［第１の実施形態］
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
図１は、本実施形態におけるプリントヘッド１０（液体噴射ヘッド）の斜視図である。同図に示すように、プリントヘッド１０は、駆動回路基板１１Ａ，１１Ｂと、噴射部１５と、接続回路１６Ａ，１６Ｂと、中継基板１３と、コネクタ１４と、データ変換部２０を含んで構成される。なお、図８と同じ部分には同一の符号を付し、その説明については適宜省略する。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a perspective view of a print head 10 (liquid ejecting head) in the present embodiment. As shown in the figure, the
噴射部１５は、図１においてＸ方向に移動する被記録媒体（図１において不図示）に対してインク滴を噴射する。
噴射部１５は、電圧が印加されることにより、インクを液滴として被記録媒体へと噴射させる液体噴射ヘッドチップ（図１において不図示）を備えている。液体噴射ヘッドチップ（ノズル列）は、図１のＺ方向に長手方向を有する略長方形状の圧電アクチュエータ（図１において不図示）と、同Ｙ方向に複数のノズル開口が列設されてなる複数のノズルとを備えている。圧電アクチュエータは、圧力発生素子として、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）からなるものである。また、圧電アクチュエータは、各ノズル開口に連通する圧力発生室と、板状に延びる駆動電極部を有している。
The ejecting
The ejecting
接続回路１６Ａ、１６Ｂは、それぞれ圧電アクチュエータの駆動電極部と駆動回路基板１１Ａ、１１Ｂとを電気的に接続する配線（図１において不図示）を含んでいる。駆動電極部が、接続回路１６Ａ、１６Ｂを介して駆動回路基板１１Ａ、１１Ｂに電気的に接続される。噴射部１５は、駆動回路基板１１Ａ、１１Ｂから圧電アクチュエータに駆動信号が入力されることにより、圧力発生室内の圧力変動を発生させ、この圧力変動によりノズル開口からインク滴を吐出させる。
The
駆動回路基板１１Ａ、１１Ｂは、それぞれ４個の駆動ＩＣ１２１Ａ〜１２４Ａ、駆動ＩＣ１２１Ｂ〜１２４Ｂが搭載されている。各駆動ＩＣは、図９に示す駆動ＩＣ１２０と同一の構成のものを用いることができる。すなわち、駆動回路基板１１Ａ、１１Ｂ（駆動回路部）は、圧力発生素子毎に設けられるシフトレジスタであって、ｍビットの画像データを第１の周波数のシフトクロックに同期して後段へ転送するシフトレジスタを、複数有するシフトレジスタ部（カスケード接続されたシフトレジスタブロック１２１）と、シフトレジスタ毎に設けられ、ｍビットの画像データに対応する吐出データを、対応する圧力発生素子に供給するレベル変換ブロック１２４（信号処理部）と、を有する。
The
また、各駆動ＩＣは、噴射部１５の圧電アクチュエータに駆動信号を出力する。図１に示すように、駆動回路基板１１Ａ、１１Ｂは、駆動ＩＣ１２１Ａ〜１２４Ａの裏面側と、駆動ＩＣ１２１Ｂ〜１２４Ｂの裏面側とが向き合うように、接続回路１６Ａ，１６Ｂに接続され、組み立てられる。なお、噴射部１５のうち、ノズル列としては、図８（および図２）に示すように、５１２本のノズルＡ１〜Ａ５１２からなるＰＺＴＡ列ノズルと、５１２本のノズルＢ１〜Ｂ５１２からなるＰＺＴＢ列ノズルとがある（図１において不図示）。
５１２本のノズルＡ１〜Ａ５１２は、Ｙ方向において、Ａ１から順番に図面奥から手前に向かって並び、一方、５１２本のノズルＢ１〜Ｂ５１２は、Ｙ方向において、Ｂ１から順番に図面手前から奥に向かって並ぶ。これにより、駆動回路基板１１Ａ、１１Ｂは、同じ構成のものを用いることができ、また、中継基板１３を介して駆動回路基板に入力する信号（画像データ信号、シフトクロック）の信号配線の長さを、駆動回路基板１１Ａと１１Ｂとの間で均一なものとすることができる。
Further, each drive IC outputs a drive signal to the piezoelectric actuator of the
512 nozzles A1 to A512 are arranged in the Y direction from A1 in the order from the back of the drawing, while 512 nozzles B1 to B512 are arranged in the Y direction from the front to the back in the order of B1. Line up. As a result, the
コネクタ１４は、中継基板１３に接続され、プリントヘッド１０の外部であるプリンタ装置の本体からの画像データ信号、シフトクロックなどを、中継基板１３を介して駆動回路基板１１Ａ、１１Ｂに対して入力する。
中継基板１３は、駆動回路基板１１Ａ、１１Ｂに接続される。本実施形態においては、中継基板１３は、後述するデータ変換部２０を搭載している。このデータ変換部２０は、詳細は後述するが、プリントヘッド１０の外部から入力される、画像データ信号、シフトクロックを変換して、駆動回路基板１１Ａ、１１Ｂに対して出力する。
The connector 14 is connected to the relay board 13 and inputs an image data signal, a shift clock, and the like from the main body of the printer apparatus outside the
The relay board 13 is connected to the
図２は、プリントヘッドの構成の一例を示すブロック図である。なお、図２において、図８と同一の部分には、同一の符号を付し、その説明を省略する。 FIG. 2 is a block diagram illustrating an example of the configuration of the print head. In FIG. 2, the same parts as those in FIG. 8 are denoted by the same reference numerals, and the description thereof is omitted.
プリントヘッド１０は、駆動回路基板１１Ａ、１１Ｂと、中継基板１３とを含んで構成される。中継基板１３は、コネクタ１４と、データ変換部２０とを含んで構成される。
駆動回路基板１１Ａ、１１Ｂは、それぞれ駆動ＩＣ１２１Ａ〜１２４Ａ、駆動ＩＣ１２１Ｂ〜１２４Ｂを含んで構成される。これらの駆動ＩＣは、図９を用いて説明した駆動ＩＣ１２０と同一の構成を有している。ただし、各駆動ＩＣには、図９に示すラッチ信号Ｌａｔｃｈに代えて、データ変換部２０が生成するラッチ信号Ｄｒｖ＿Ｌａｔｃｈが入力される。また、各駆動ＩＣには、図９に示すシフトクロックＳｈｉｆｔ ＣＬＫに代えて、データ変換部２０が生成するシフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫが入力される。
The
The
データ変換部２０は、レシーバ３１〜３５と、変換回路２１（図３に示すシフトレジスタブロック４１、パラレル／シリアル変換回路５１〜５４、出力制御回路６１）とを含んで構成される。
各レシーバは、差動伝送ライン、コネクタ１４を介して入力される論理レベル（例えばＬＶＤＳ（Ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）レベル）の微小な差動信号を検出し、変換回路２１の論理レベル（例えばＣＭＯＳレベル）まで増幅し、変換回路２１に対して出力する。
The
Each receiver detects a minute differential signal having a logic level (for example, LVDS (Low voltage differential signaling) level) input via the differential transmission line and the connector 14, and detects the logic level (for example, CMOS level) of the conversion circuit 21. ) And output to the
レシーバ３１は、差動伝送ラインを介して入力される、１ビットの画像データ信号Ｄａｔａ０＋／−を増幅して、変換回路２１に対して出力する。
レシーバ３２は、差動伝送ラインを介して入力される、１ビットの画像データ信号Ｄａｔａ１＋／−を増幅して、変換回路２１に対して出力する。
レシーバ３３は、差動伝送ラインを介して入力される、１ビットの画像データ信号Ｄａｔａ２＋／−を増幅して、変換回路２１に対して出力する。
レシーバ３４は、差動伝送ラインを介して入力される、１ビットの画像データ信号Ｄａｔａ３＋／−を増幅して、変換回路２１に対して出力する。
レシーバ３５は、差動伝送ラインを介して入力される、シフトクロックＳｈｉｆｔ ＣＬＫ（第２の周波数のシフトクロック）を増幅して、変換回路２１に対して出力する。
The
The
The
The
The
図３は、図２に示すデータ変換部２０の構成を示すブロック図である。データ変換部２０は、レシーバ３１〜３５と、シフトレジスタブロック４１と、パラレル／シリアル変換回路５１〜５４と、出力制御回路６１とを含んで構成される。
シフトレジスタブロック４１は、ＰＺＴＡ列ノズルとＰＺＴＢ列ノズルとにおける圧力発生素子ＰＺＴと同数である１０２４個のシフトレジスタから構成される。各シフトレジスタは、それぞれが４ビットの画像データ信号（それぞれ増幅後の、画像データ信号Ｄａｔａ０＋／−、画像データ信号Ｄａｔａ１＋／−、画像データ信号Ｄａｔａ２＋／−、画像データ信号Ｄａｔａ３＋／−）を、増幅後のシフトクロックＳｈｉｆｔ ＣＬＫに同期した周期で順次にシフト（転送）しながら保持する。
なお、図３において、各シフトレジスタに示す符号は、対応するノズルの各ノズル列におけるアドレスを示している。
FIG. 3 is a block diagram showing a configuration of the
The
In FIG. 3, the reference numerals shown in the respective shift registers indicate addresses in the nozzle rows of the corresponding nozzles.
パラレル／シリアル変換回路５１〜５４は、それぞれがシフトレジスタに接続される２５６個のパラレルシリアル変換回路から構成される。各パラレルシリアル変換回路は、シフトレジスタブロック４１に、印字するデータ（噴射部１５で印字する１０２４個のデータ）の全てが入力されると、ラッチ信号Ｌａｔｃｈにより、対応するシフトレジスタに保持された各４ビットの画像データをラッチする。また、パラレル／シリアル変換回路５１〜５４は、それぞれ保持された各４ビットの画像データをシフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫに同期した周期で順次にシフト（転送）しながら、駆動回路基板の各駆動ＩＣに対して４ビットの画像データ信号（それぞれ４ビットの、画像データ信号ＤａｔａＡ０〜Ａ３、画像データ信号ＤａｔａＡ４〜Ａ７、画像データ信号ＤａｔａＢ０〜Ｂ３、画像データ信号ＤａｔａＢ４〜Ｂ７）を出力する。
Each of the parallel / serial conversion circuits 51 to 54 includes 256 parallel / serial conversion circuits each connected to a shift register. When all of the data to be printed (1024 data to be printed by the ejection unit 15) is input to the
これにより、画像データ信号ＤａｔａＡ０〜Ａ３は、駆動ＩＣ１２１Ａおよび１２２Ａそれぞれのシフトレジスタブロック１２１（併せてカスケード接続された駆動ＩＣのシフトレジスタブロック部を構成する）に対して、ノズルＡ２５６に対応する４ビットの画像データから、ノズルＡ１に対応する４ビットの画像データが順番に入力されていく（図４参照）。また、画像データ信号ＤａｔａＡ４〜Ａ７は、駆動ＩＣ１２３Ａおよび１２４Ａそれぞれのシフトレジスタブロック１２１に対して、ノズルＡ２５７に対応する４ビットの画像データから、ノズルＡ５１２に対応する４ビットの画像データが順番に入力されていく。また、画像データ信号ＤａｔａＢ０〜Ｂ３は、駆動ＩＣ１２３Ｂおよび１２４Ｂそれぞれのシフトレジスタブロック１２１に対して、ノズルＢ２５７に対応する４ビットの画像データから、ノズルＢ５１２に対応する４ビットの画像データが順番に入力されていく。また、画像データ信号ＤａｔａＢ４〜Ｂ７は、駆動ＩＣ１２１Ｂおよび１２２Ｂそれぞれのシフトレジスタブロック１２１に対して、ノズルＢ１に対応する４ビットの画像データから、ノズルＢ２５６に対応する４ビットの画像データが順番に入力されていく。
As a result, the image data signals DataA0 to A3 are 4 bits corresponding to the nozzle A256 with respect to the shift register blocks 121 of the
出力制御回路６１は、コネクタ１４を介して入力されるラッチ信号Ｌａｔｃｈをデータ転送期間の１サイクルを表す時間Ｔ（図４参照）だけ遅延させて、ラッチ信号Ｄｒｖ＿Ｌａｔｃｈを生成し、ラッチ信号Ｄｒｖ＿Ｌａｔｃｈを各駆動ＩＣに対して出力する。
また、出力制御回路６１は、ラッチ信号Ｌａｔｃｈが入力されるたびに、増幅後のシフトクロックＳｈｉｆｔ ＣＬＫを分周して、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫを生成し、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫを各駆動ＩＣに対して出力する。この分周では、増幅後のシフトクロックＳｈｉｆｔ ＣＬＫの周波数（第２の周波数）が、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫの周波数（第１の周波数）に対して、駆動ＩＣのカスケード接続されたシフトレジスタ部の個数（本実施形態では４）倍となるように設定される。
The
Further, each time the latch signal Latch is input, the
図４は、第１の実施形態におけるプリントヘッド１０の動作タイミングチャートである。
図４においては、プリントヘッド１０における主要信号のレベルの時間変化を示している。
また、図４において、時刻ｔ１と時刻ｔ２との間の時間および時刻ｔ２と時刻ｔ３との間の時間がデータ転送期間の１サイクルを表す時間Ｔである。なお、図４は、プリントヘッド１０の連続的な動作を示している。以下、図４を参照しつつ、プリントヘッド１０の動作について説明する。
ラッチ信号Ｌａｔｃｈが出力制御回路６１に入力される時刻ｔ１の後に、シフトクロックＳｈｉｆｔ ＣＬＫが時刻ｔ２までの間に、１０２４回のパルスとして入力される。この期間において、データ変換部２０のシフトレジスタブロック４１では、１０２４個の４ビットの画像データ信号の転送およびラッチが完了し、各シフトレジスタには圧力発生素子ＰＺＴを駆動するデータが保持される。
FIG. 4 is an operation timing chart of the
In FIG. 4, the time change of the level of the main signal in the
In FIG. 4, the time between time t1 and time t2 and the time between time t2 and time t3 are time Ts representing one cycle of the data transfer period. FIG. 4 shows the continuous operation of the
After time t1 when the latch signal Latch is input to the
続いて、時刻ｔ２に入力されるラッチ信号Ｌａｔｃｈにより、データ変換部２０の各パラレル／シリアル変換回路にシフトレジスタブロック４１から各４ビットの画像データ信号がラッチされる。各パラレル／シリアル変換回路は、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫにより、ラッチされた４ビットの画像信号データを順次、駆動ＩＣのシフトレジスタ部（図１に示す、カスケード接続された駆動ＩＣ１２１Ａおよび１２２Ａのシフトレジスタブロック１２１（図９参照）など）に対して、シリアルに（直列に）出力していく（図４に示す時刻ｔ２〜時刻ｔ３の期間）。
Subsequently, each 4-bit image data signal from the
この期間においては、駆動ＩＣのシフトレジスタ部では、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫが２５６回のパルスとして入力され、２５６個の４ビットの画像データ信号の転送およびラッチが完了し、各シフトレジスタには圧力発生素子ＰＺＴを駆動するデータが保持される。そして、駆動ＩＣでは、次の時刻ｔ３に入力されるラッチクロックＤｒｖ＿Ｌａｔｃｈ（図４において不図示）により、圧力発生素子ＰＺＴを駆動する駆動信号が出力される。 During this period, the shift register portion of the driving IC receives the shift clock Drv_Shift CLK as 256 pulses, completes transfer and latching of 256 4-bit image data signals, and generates pressure in each shift register. Data for driving the element PZT is held. In the drive IC, a drive signal for driving the pressure generating element PZT is output by a latch clock Drv_Latch (not shown in FIG. 4) input at the next time t3.
以上のように、本実施形態のプリントヘッド１０は、噴射部１５と、駆動回路基板１１Ａ、１１ＢＡと、データ変換部２０とを備える。
噴射部１５は、液体噴射ヘッドノズル開口が設けられたノズルと、ノズル開口に連通する圧力発生室と、吐出データが入力されることにより前記圧力発生室内の圧力変動を発生させる圧力発生素子とを有し、圧力変動によりノズル開口からインク滴を吐出させる。
駆動回路基板１１Ａ、１１Ｂ（駆動回路部）は、圧力発生素子毎に設けられるシフトレジスタであって、４ビット（ｍビット）の画像データを第１の周波数のシフトクロックＳｈｉｆｔ ＣＬＫに同期して後段へ転送するシフトレジスタを、複数有するシフトレジスタ部（カスケード接続されたシフトレジスタブロック１２１）と、シフトレジスタ毎に設けられ、ｍビットの画像データに対応する吐出データを、対応する圧力発生素子に供給する信号処理部（レベル変換ブロック１２４）とを有する。
データ変換部２０は、差動伝送ラインを介して直列に入力されるｍビットの画像データを、第１の周波数のシフトクロックＳｈｉｆｔ ＣＬＫの周波数を４倍（シフトレジスタ部の個数倍）した周波数である第２の周波数のシフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫに同期して転送し、転送完了後のデータをパラレルシリアル変換して、シフトレジスタ部に対して直列に出力する。
As described above, the
The ejecting
The
The
本実施形態のプリントヘッド１０によれば、データ変換部２０は、差動伝送ラインを介して入力される４（＝ｍ）ビットの画像データを第２の周波数のシフトクロックに同期して転送し、転送完了後のデータをパラレルシリアル変換して、シフトレジスタ部に対して直列に出力する。ここで、シフトクロックＳｈｉｆｔ ＣＬＫの周波数は、駆動回路基板におけるシフトレジスタ部のシフトクロックＤｒｖ＿ｓｈｉｆｔ ＣＬＫの周波数に対して、４（シフトレジスタ部の個数）倍の周波数である。そのため、データの転送時間を遅くすることなく、液体噴射ヘッドに入力する、ｍビットの画像データの本数を削減することができる。例えば、上記図８におけるシフトレジスタ部の個数は４であり、また、ｍ＝４であるから、画像データの信号線の本数は４×４＝１６本である。一方、本発明によれば、ｍビットの画像データの信号線の本数を、図２に示すように、４×２＝８本にすることができる。
According to the
［第２の実施形態］
続いて、本発明の第２の実施形態について図面を参照しながら詳細に説明する。図５は、プリントヘッドの他の構成例を示すブロック図である。また、図６は、図５に示すデータ変換部２０ａの構成を示すブロック図である。図５および図６において、図２および図３と同一の部分については同一の符号を付し、その説明については省略する。
第２の実施形態では、画像データ信号が１ビットで差動入力される点で、第１の実施形態とは相違する。
プリントヘッド１０ａは、駆動回路基板１１Ａ、１１Ｂと、中継基板１３ａとを含んで構成される。中継基板１３ａは、コネクタ１４ａと、データ変換部２０ａとを含んで構成される。
[Second Embodiment]
Next, a second embodiment of the present invention will be described in detail with reference to the drawings. FIG. 5 is a block diagram illustrating another configuration example of the print head. FIG. 6 is a block diagram showing a configuration of the
The second embodiment is different from the first embodiment in that an image data signal is differentially input with 1 bit.
The print head 10a includes
データ変換部２０ａは、レシーバ３１ａ、３５ａと、変換回路２１ａ（図６に示すシフトレジスタブロック４１ａ、パラレル／シリアル変換回路５１〜５４、出力制御回路６１ａ）とを含んで構成される。
各レシーバは、差動伝送ライン、コネクタ１４ａを介して入力される論理レベルの微小な差動信号を検出し、変換回路２１ａの論理レベルまで増幅し、変換回路２１ａに対して出力する。
レシーバ３１ａは、差動伝送ラインを介して入力される、１画素が４ビットで表される画像データ信号Ｄａｔａ＋／−を増幅して、変換回路２１に対して出力する。
レシーバ３５ａは、差動伝送ラインを介して入力される、シフトクロックＳｈｉｆｔ ＣＬＫを増幅して、変換回路２１ａに対して出力する。
The
Each receiver detects a minute differential signal having a logic level input via the differential transmission line and the connector 14a, amplifies it to the logic level of the
The
The
データ変換部２０ａは、レシーバ３１ａ、３５ａと、シフトレジスタブロック４１ａと、パラレル／シリアル変換回路５１〜５４と、出力制御回路６１ａとを含んで構成される。
シフトレジスタブロック４１ａは、ＰＺＴＡ列ノズルとＰＺＴＢ列ノズルとにおける圧力発生素子ＰＺＴと同数である１０２４個×４（＝４０９６個）のシフトレジスタから構成される（図６（ｂ）参照）。各シフトレジスタは、データ幅が１ビットの画像データ信号（増幅後の、画像データ信号Ｄａｔａ＋／−）を、増幅後のシフトクロックＳｈｉｆｔ ＣＬＫに同期した周期で順次にシフト（転送）しながら保持する。
なお、図６において、各シフトレジスタに示す符号は、対応するノズルの各ノズル列におけるアドレスを示している。
The
The shift register block 41a is composed of 1024 × 4 (= 4096) shift registers equal in number to the pressure generating elements PZT in the PZTA row nozzle and the PZTB row nozzle (see FIG. 6B). Each shift register holds an image data signal (amplified image data signal Data +/−) having a data width of 1 bit while sequentially shifting (transferring) the data in a cycle synchronized with the amplified shift clock Shift CLK. .
In FIG. 6, the reference numerals shown in the respective shift registers indicate the addresses in the nozzle rows of the corresponding nozzles.
パラレル／シリアル変換回路５１〜５４は、それぞれがシフトレジスタに接続される２５６個のパラレルシリアル変換回路から構成される。各パラレルシリアル変換回路は、シフトレジスタブロック４１に、印字するデータ（噴射部１５で印字する１０２４個のデータ）の全てが入力されると、ラッチ信号Ｌａｔｃｈにより、対応するシフトレジスタに保持された各４ビットの画像データをラッチする。また、パラレル／シリアル変換回路５１〜５４は、それぞれ保持された各４ビットの画像データをシフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫに同期した周期で順次にシフト（転送）しながら、駆動回路基板の各駆動ＩＣに対して４ビットの画像データ信号（それぞれ４ビットの、画像データ信号ＤａｔａＡ０〜Ａ３、画像データ信号ＤａｔａＡ４〜Ａ７、画像データ信号ＤａｔａＢ０〜Ｂ３、画像データ信号ＤａｔａＢ４〜Ｂ７）を出力する。
Each of the parallel / serial conversion circuits 51 to 54 includes 256 parallel / serial conversion circuits each connected to a shift register. When all of the data to be printed (1024 data to be printed by the ejection unit 15) is input to the
出力制御回路６１ａは、コネクタ１４ａを介して入力されるラッチ信号Ｌａｔｃｈをデータ転送期間の１サイクルを表す時間Ｔ（図７参照）だけ遅延させて、ラッチ信号Ｄｒｖ＿Ｌａｔｃｈを生成し、ラッチ信号Ｄｒｖ＿Ｌａｔｃｈを各駆動ＩＣに対して出力する。
また、出力制御回路６１は、ラッチ信号Ｌａｔｃｈが入力されるたびに、増幅後のシフトクロックＳｈｉｆｔ ＣＬＫを分周して、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫを生成し、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫを各駆動ＩＣに対して出力する。この分周では、増幅後のシフトクロックＳｈｉｆｔ ＣＬＫの周波数（第２の周波数）が、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫの周波数（第１の周波数）に対して、駆動ＩＣのカスケード接続されたシフトレジスタ部の個数（本実施形態では４）倍し、さらに４（＝ｍ）倍となるように設定される。
The
Further, each time the latch signal Latch is input, the
図７は、第２の実施形態におけるプリントヘッド１０ａの動作タイミングチャートである。図７においては、プリントヘッド１０ａにおける主要信号のレベルの時間変化を示している。また、図７において、時刻ｔ１と時刻ｔ２との間の時間がデータ転送期間の１サイクルを表す時間Ｔである。以下、図７を参照しつつ、プリントヘッド１０ａの動作について説明する。
ラッチ信号Ｌａｔｃｈが出力制御回路６１ａに入力される時刻ｔ１の後に、シフトクロックＳｈｉｆｔ ＣＬＫが時刻ｔ２までの間に、４０９６回のパルスとして入力される。この期間において、データ変換部２０ａのシフトレジスタブロック４１ａでは、１サイクル分である４０９６ビットの画像データ信号の転送およびラッチが完了し、各シフトレジスタには圧力発生素子ＰＺＴを駆動するデータが保持される。
FIG. 7 is an operation timing chart of the print head 10a in the second embodiment. FIG. 7 shows the time change of the level of the main signal in the print head 10a. In FIG. 7, the time between time t1 and time t2 is time T that represents one cycle of the data transfer period. Hereinafter, the operation of the print head 10a will be described with reference to FIG.
After the time t1 when the latch signal Latch is input to the
続いて、時刻ｔ２に入力されるラッチ信号Ｌａｔｃｈにより、データ変換部２０ａの各パラレル／シリアル変換回路にシフトレジスタブロック４１ａから各４ビットの画像データ信号がラッチされる。各パラレル／シリアル変換回路は、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫにより、ラッチされた４ビットの画像信号データを順次、駆動ＩＣのシフトレジスタ部（図１に示す、カスケード接続された駆動ＩＣ１２１Ａおよび１２２Ａのシフトレジスタブロック１２１（図９参照）など）に対して、シリアルに（直列に）出力していく。
Subsequently, by the latch signal Latch input at time t2, each 4-bit image data signal is latched from the shift register block 41a in each parallel / serial conversion circuit of the
時刻ｔ２から次にラッチ信号Ｌａｔｃｈが入力されるまでの期間においては、駆動ＩＣのシフトレジスタ部では、シフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫが２５６回のパルスとして入力され、２５６個の４ビットの画像データ信号の転送およびラッチが完了し、各シフトレジスタには圧力発生素子ＰＺＴを駆動するデータが保持される。そして、駆動ＩＣでは、次に入力されるラッチクロックＤｒｖ＿Ｌａｔｃｈ（図７において不図示）により、圧力発生素子ＰＺＴを駆動する駆動信号が出力される。 In the period from time t2 until the next latch signal Latch is input, the shift register portion of the driving IC receives the shift clock Drv_Shift CLK as 256 pulses and transfers 256 4-bit image data signals. And the latch is completed, and data for driving the pressure generating element PZT is held in each shift register. In the driving IC, a driving signal for driving the pressure generating element PZT is output by a latch clock Drv_Latch (not shown in FIG. 7) that is input next.
以上のように、本実施形態のプリントヘッド１０ａでは、データ変換部２０ａには、４（＝ｍ）ビットの画像データは１ビットずつ直列に入力され、データ変換部２０ａは、４ビットの画像データを、第１の周波数のシフトクロックＤｒｖ＿Ｓｈｉｆｔ ＣＬＫの周波数を４倍（シフトレジスタ部の個数）倍し、さらに４（＝ｍ）倍した第２の周波数のシフトクロックＳｈｉｆｔ ＣＬＫに同期して転送する、ことを特徴とする。
As described above, in the print head 10a of this embodiment, 4 (= m) -bit image data is serially input to the
本実施形態のプリントヘッド１０ａによれば、第１の実施形態で説明したプリントヘッド１０に比べて、プリントヘッドに入力する画像データの信号線の本数を、図５に示すように１／ｍ（ｍ＝４）に削減することができる。すなわち、本実施形態のプリントヘッド１０ａによれば、データの転送時間を遅くすることなく、入力データ線の本数の増大を抑制することができる液体噴射ヘッドを提供することができる。
According to the print head 10a of this embodiment, as compared with the
以上説明したように、本実施形態１〜２によれば、データの転送時間を遅くすることなく、入力データ線の本数の増大を抑制することができる液体噴射ヘッドを提供することができる。また、ノズル数が増えてデータの転送時間を遅くすることがないため、転送速度が仕様により定められた既存の駆動ＩＣをそのまま使用することができる。 As described above, according to the first and second embodiments, it is possible to provide a liquid ejecting head that can suppress an increase in the number of input data lines without delaying the data transfer time. Further, since the number of nozzles does not increase and the data transfer time is not delayed, the existing drive IC whose transfer speed is determined by the specification can be used as it is.
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。例えば、出力制御回路によるラッチ信号Ｄｒｖ＿Ｌａｃｔｈの生成方法は、実施形態での説明に限られず、例えば、ラッチ信号Ｄｒｖ＿Ｌａｃｔｈをコネクタ経由で入力する構成としてもよい。 As described above, the embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to the above, and various design changes and the like can be made without departing from the scope of the present invention. It is possible to For example, the method of generating the latch signal Drv_Lact by the output control circuit is not limited to the description in the embodiment, and for example, the latch signal Drv_Lact may be input via a connector.
１０，１０ａ，９０…プリントヘッド、１１Ａ，１１Ｂ…駆動回路基板、１２０，１２１Ａ，１２１Ｂ…駆動ＩＣ、１３，１３ａ，９３…中継基板、１４，１４ａ，９４…コネクタ、１５…噴射部、１６Ａ，１６Ｂ…接続回路、２０，２０ａ…データ変換部、２１，２１ａ…変換回路、３１，３１ａ，３２，３３，３４，３５，３５ａ…レシーバ、４１，４１ａ，１２１…シフトレジスタブロック、５１，５２，５３，５４…パラレル／シリアル変換回路、６１，６１ａ…出力制御回路、１２２…ラッチブロック、１２３…波形選択ブロック、１２４…レベル変換ブロック、１２５…波形発生手段
DESCRIPTION OF
Claims (3)
前記圧力発生素子毎に設けられるシフトレジスタであって、ｍビットの画像データを第１の周波数のシフトクロックに同期して後段へ転送するシフトレジスタを、複数有するシフトレジスタ部と、前記シフトレジスタ毎に設けられ、前記ｍビットの画像データに対応する前記吐出データを、対応する前記圧力発生素子に供給する信号処理部と、を有する駆動回路部と、
差動伝送ラインを介して直列に入力される前記ｍビットの画像データを、前記第１の周波数のシフトクロックの周波数を前記シフトレジスタ部の個数倍した周波数である第２の周波数のシフトクロックに同期して転送し、転送完了後のデータをパラレルシリアル変換して、前記シフトレジスタ部に対して直列に出力するデータ変換部と、を備える、
ことを特徴とする液体噴射ヘッド。 A nozzle provided with a nozzle opening, a pressure generating chamber communicating with the nozzle opening, and a pressure generating element that generates a pressure fluctuation in the pressure generating chamber by inputting discharge data. An ejection unit that ejects ink droplets from the nozzle opening;
A shift register provided for each of the pressure generating elements, the shift register having a plurality of shift registers that transfer m-bit image data to a subsequent stage in synchronization with a shift clock having a first frequency, and each shift register A signal processing unit that supplies the ejection data corresponding to the m-bit image data to the corresponding pressure generating element, and a drive circuit unit,
The m-bit image data input in series via the differential transmission line is converted into a shift clock having a second frequency which is a frequency obtained by multiplying the frequency of the first frequency shift clock by the number of the shift register units. A data converter that transfers synchronously, performs parallel-serial conversion on the data after completion of transfer, and outputs the data serially to the shift register unit,
A liquid jet head characterized by that.
前記データ変換部は、前記ｍビットの画像データを、前記第１の周波数のシフトクロックの周波数を前記シフトレジスタ部の個数倍し、さらにｍ倍した第２の周波数のシフトクロックに同期して転送する、
ことを特徴とする請求項１に記載の液体噴射ヘッド。 The m-bit image data is input to the data conversion unit serially bit by bit,
The data conversion unit transfers the m-bit image data in synchronization with a shift clock having a second frequency obtained by multiplying the frequency of the shift clock having the first frequency by the number of the shift register unit and further multiplying by m. To
The liquid ejecting head according to claim 1.
前記第１の周波数のシフトクロックを、差動伝送ラインを介して入力される前記第２の周波数のシフトクロックを分周し生成して、生成した前記第１の周波数のシフトクロックを前記シフトレジスタ部に対して出力する出力制御回路を有する、
ことを特徴とする請求項１または請求項２いずれかに記載の液体噴射ヘッド。 The data converter is
The shift clock of the first frequency is generated by dividing the shift clock of the second frequency input via a differential transmission line, and the generated shift clock of the first frequency is generated by the shift register. Having an output control circuit for outputting to the unit,
The liquid ejecting head according to claim 1, wherein the liquid ejecting head is a liquid ejecting head.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013261383A JP2015116737A (en) | 2013-12-18 | 2013-12-18 | Liquid jet head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013261383A JP2015116737A (en) | 2013-12-18 | 2013-12-18 | Liquid jet head |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015116737A true JP2015116737A (en) | 2015-06-25 |
Family
ID=53529929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013261383A Pending JP2015116737A (en) | 2013-12-18 | 2013-12-18 | Liquid jet head |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015116737A (en) |
-
2013
- 2013-12-18 JP JP2013261383A patent/JP2015116737A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101033764B1 (en) | Head element substrate, recording head, and recording apparatus | |
| US9302475B2 (en) | Ink jet head driving device | |
| JP7206900B2 (en) | LIQUID EJECTOR AND CIRCUIT BOARD | |
| JP4374886B2 (en) | Recording head drive device and image forming apparatus having the same | |
| JP4586354B2 (en) | Drive device for recording head | |
| KR20050052984A (en) | Driving circuit of inkjet recording head, inkjet recording head and inkjet printer | |
| JP2013215959A (en) | Driving device, liquid jetting head, liquid jetting recorder and driving method | |
| JP4788280B2 (en) | Liquid ejection head drive device and liquid ejection device | |
| JP5077235B2 (en) | Inkjet head drive device | |
| EP3383660B1 (en) | Liquid ejecting device and ejection selection signal generation circuit | |
| JP2015116737A (en) | Liquid jet head | |
| JP7105621B2 (en) | LIQUID JET HEAD AND LIQUID JET RECORDING APPARATUS | |
| JP2009143171A (en) | Driving circuit, driving device, and image forming apparatus | |
| JP6661327B2 (en) | Drive device for liquid ejection head | |
| JP7156007B2 (en) | LIQUID EJECTOR AND CIRCUIT BOARD | |
| JP7048436B2 (en) | Liquid injection head and liquid injection recording device | |
| JP5109420B2 (en) | Liquid ejection head drive device and liquid ejection device | |
| JP2004249662A (en) | Inkjet head control circuit, inkjet head module, method of transferring data, and liquid droplet ejecting device | |
| JP7415445B2 (en) | liquid discharge device | |
| US11214058B2 (en) | Liquid ejecting apparatus | |
| CN112088095B (en) | Ink jet head and image forming apparatus | |
| JP5201869B2 (en) | Liquid ejecting apparatus and method for driving liquid ejecting apparatus | |
| JP4356354B2 (en) | Ink jet printer head drive device and nozzle selection switch IC | |
| JP2001088291A (en) | Ink-jet type recording head | |
| JP2013000886A (en) | Droplet ejection apparatus and image forming apparatus including the same |