JP2015115585A - Schottky diode and manufacturing method therefor - Google Patents

Schottky diode and manufacturing method therefor Download PDF

Info

Publication number
JP2015115585A
JP2015115585A JP2013259098A JP2013259098A JP2015115585A JP 2015115585 A JP2015115585 A JP 2015115585A JP 2013259098 A JP2013259098 A JP 2013259098A JP 2013259098 A JP2013259098 A JP 2013259098A JP 2015115585 A JP2015115585 A JP 2015115585A
Authority
JP
Japan
Prior art keywords
substrate
silicon carbide
silicon
schottky diode
epitaxial film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013259098A
Other languages
Japanese (ja)
Other versions
JP6305751B2 (en
Inventor
新井 学
Manabu Arai
学 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2013259098A priority Critical patent/JP6305751B2/en
Publication of JP2015115585A publication Critical patent/JP2015115585A/en
Application granted granted Critical
Publication of JP6305751B2 publication Critical patent/JP6305751B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a Schottky diode using silicon carbide and silicon and excellent in performance, by minimizing performance degradation of a semiconductor device due to crystal defect occurring at the interface of silicon carbide and silicon, and to provide a manufacturing method therefor.SOLUTION: The surface of an n-type silicon carbide epitaxial film of a silicon epitaxial substrate and the first principal surface of a p-type silicon substrate are irradiated with argon plasma. Following to argon plasma irradiation, the surface of an n-type silicon carbide epitaxial film and the first principal surface of a silicon substrate are press-bonded at room temperature and annealed, thus manufacturing a Schottky diode having a small value of built-in potential and excellent voltage current characteristics.

Description

本発明は、ショットキーダイオードとその製造方法に係り、特に、シリコンカーバイド・ショットキーダイオードとその製造方法に関する。   The present invention relates to a Schottky diode and a manufacturing method thereof, and more particularly, to a silicon carbide Schottky diode and a manufacturing method thereof.

シリコンカーバイド(炭化珪素、SiC)は、その禁制体幅がシリコンに比べて約3倍、絶縁破壊電界が約10倍、熱伝導率が約3倍大きいため、種々の半導体装置の材料として期待されている。さらに、シリコンカーバイドは、熱酸化によりシリコン酸化膜を形成することが可能で、不純物ドーピングによるn型、p型の導電型制御も可能なため、従来のシリコンデバイスで実現されている種々の構造を有するデバイスを作製できるという、他の化合物半導体材料と大きく異なる特徴を備えている。   Silicon carbide (silicon carbide, SiC) is expected to be a material for various semiconductor devices because its forbidden body width is about 3 times that of silicon, dielectric breakdown electric field is about 10 times, and thermal conductivity is about 3 times larger. ing. Furthermore, since silicon carbide can form a silicon oxide film by thermal oxidation and can control n-type and p-type conductivity by impurity doping, various structures realized in conventional silicon devices can be obtained. It has a feature that is significantly different from other compound semiconductor materials, such that a device having the above can be manufactured.

このようなことから、シリコンカーバイドとシリコンの両方を組み合わせて、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置が提案され、研究及び開発がなされている、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置として、例えば、高耐圧高速スイッチングpnダイオードや、ショットキーダイオード、バイポーラトランジスタ、及び高耐圧低オン抵抗の金属−酸化膜−半導体接合電界効果トランジスタ(MOSFET)を含む種々の電界効果トランジスタ(FET)などがある。   For this reason, a semiconductor device having a heterojunction between silicon carbide and silicon using a combination of both silicon carbide and silicon has been proposed, and researched and developed, a heterojunction between silicon carbide and silicon. Various field effect transistors including, for example, high breakdown voltage fast switching pn diodes, Schottky diodes, bipolar transistors, and high breakdown voltage low on-resistance metal-oxide-semiconductor junction field effect transistors (MOSFETs) (FET).

シリコンカーバイドを用いた半導体装置の性能を向上するためには、シリコンカーバイドとシリコンの間のヘテロ接合界面を制御することが重要である。このため、シリコンカーバイドとシリコンの間のヘテロ接合界面とこのようなヘテロ接合を備える半導体装置について、研究及び開発が行われている。
例えば、非特許文献1と非特許文献2では、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置について検討が行われている。
また、最近の研究としては、非特許文献3では、シリコンカーバイドとシリコン界面を備えるショットキーダイオードの特性について研究が行われている。
In order to improve the performance of a semiconductor device using silicon carbide, it is important to control the heterojunction interface between silicon carbide and silicon. For this reason, research and development have been conducted on a heterojunction interface between silicon carbide and silicon and a semiconductor device including such a heterojunction.
For example, in Non-Patent Document 1 and Non-Patent Document 2, a semiconductor device having a heterojunction between silicon carbide and silicon is studied.
As recent research, Non-Patent Document 3 studies the characteristics of a Schottky diode having a silicon carbide / silicon interface.

S. Yamagami et al., Material Science Forum Vols. 717-720(2012) pp1005-1008S. Yamagami et al., Material Science Forum Vols. 717-720 (2012) pp1005-1008 A. Perez-Tomas et al., Journal of Applied Physics 014505(2007)A. Perez-Tomas et al., Journal of Applied Physics 014505 (2007) J. Liang et al., 10th Topical Workshop on HeterostructureMicroelectronics TWHM Final Program and Abstracts, 133-134(2013)J. Liang et al., 10th Topical Workshop on HeterostructureMicroelectronics TWHM Final Program and Abstracts, 133-134 (2013)

しかしながら、シリコンカーバイドとシリコンの間には大きな格子不整合が存在する。このため、シリコンカーバイドとシリコン界面に発生する結晶欠陥により、破壊電圧が低下したり、再結合電流や逆方向のリーク電流が増大するという半導体装置の性能を低下させる問題が生じていた。   However, there is a large lattice mismatch between silicon carbide and silicon. For this reason, crystal defects generated at the silicon carbide / silicon interface have caused problems that the breakdown voltage is lowered, and the performance of the semiconductor device is lowered such that the recombination current and the reverse leakage current are increased.

本発明は、シリコンカーバイドとシリコン界面に発生する結晶欠陥により生じる半導体装置の性能の低下を抑制し、シリコンカーバイドとシリコンを用いる性能に優れたショットキーダイオードとその製造方法を提供することを目的とする。   An object of the present invention is to provide a Schottky diode excellent in performance using silicon carbide and silicon, and a method for manufacturing the same, by suppressing a decrease in performance of a semiconductor device caused by crystal defects generated at a silicon carbide / silicon interface. To do.

上記課題を解決するために、本発明のショットキーダイオードの製造方法は、第1導電型のシリコンカーバイド基板の第1の主面に第1導電型のシリコンカーバイド・エピタキシャル膜を形成したエピタキシャル基板の前記シリコンカーバイド・エピタキシャル膜の表面と第1導電型と反対極性の第2導電型のシリコン基板の表面とを真空装置で対向して配置し、対向して配置される前記シリコンカーバイド・エピタキシャル膜の表面と前記シリコン基板の表面にプラズマを照射して活性化させ、対向して配置される前記シリコンカーバイド・エピタキシャル膜の表面と前記シリコン基板の表面を接触させ、前記エピタキシャル基板と前記シリコン基板を加圧することにより前記エピタキシャル基板と前記シリコン基板を接合し、接合された前記エピタキシャル基板と前記シリコン基板をアニールすることを特徴とする。   In order to solve the above problems, a method for manufacturing a Schottky diode according to the present invention includes an epitaxial substrate having a first conductivity type silicon carbide epitaxial film formed on a first main surface of a first conductivity type silicon carbide substrate. The surface of the silicon carbide epitaxial film and the surface of the silicon substrate of the second conductivity type opposite in polarity to the first conductivity type are arranged to face each other by a vacuum apparatus, and the silicon carbide epitaxial film of the silicon carbide epitaxial film arranged to face is arranged. The surface and the surface of the silicon substrate are activated by irradiating with plasma, the surface of the silicon carbide epitaxial film disposed opposite to the surface of the silicon substrate is brought into contact, and the epitaxial substrate and the silicon substrate are added. The epitaxial substrate and the silicon substrate are bonded by pressing, and bonded Wherein the annealing serial epitaxial substrate and the silicon substrate.

本発明のショットキーダイオードの製造方法は、前記エピタキシャル基板と前記シリコン基板を接合した後に前記シリコンカーバイド基板の第2の主面に第1の電極を形成する際に、接合された前記エピタキシャル基板と前記シリコン基板をアニールすることを特徴としても良い。   The method for manufacturing a Schottky diode according to the present invention includes the step of bonding the epitaxial substrate and the silicon substrate, and forming the first electrode on the second main surface of the silicon carbide substrate, The silicon substrate may be annealed.

本発明のショットキーダイオードの製造方法は、前記シリコンカーバイド基板の第2の主面に第1の電極を形成し、アニールした後に、前記エピタキシャル基板と前記シリコン基板を接合することを特徴としても良い。   The Schottky diode manufacturing method of the present invention may be characterized in that after the first electrode is formed on the second main surface of the silicon carbide substrate and annealed, the epitaxial substrate and the silicon substrate are joined. .

本発明のショットキーダイオードは、第1導電型のシリコンカーバイド基板と、前記シリコンカーバイド基板の第1の主面に形成される第1導電型のシリコンカーバイド・エピタキシャル膜と、第1の主面と第2の主面を有する前記第1導電型と極性の異なる第2導電型のシリコン基板であって、前記シリコンカーバイド・エピタキシャル膜の表面と共に前記シリコンカーバイド・エピタキシャル膜と接合する第1の主面にプラズマが照射して活性化した後に、該第1の主面が前記シリコンカーバイド・エピタキシャル膜の表面と加圧接合された前記シリコン基板から形成され、前記シリコンカーバイド・エピタキシャル膜と共にアニール処理をされた第2導電型のシリコン層を備えることを特徴とする。   A Schottky diode of the present invention includes a first conductivity type silicon carbide substrate, a first conductivity type silicon carbide epitaxial film formed on a first main surface of the silicon carbide substrate, a first main surface, A second conductivity type silicon substrate having a second main surface and having a polarity different from that of the first conductivity type, wherein the first main surface joins the silicon carbide epitaxial film together with the surface of the silicon carbide epitaxial film. After the plasma is irradiated and activated, the first main surface is formed from the silicon substrate pressure-bonded to the surface of the silicon carbide epitaxial film, and is annealed together with the silicon carbide epitaxial film. And a second conductivity type silicon layer.

本発明のショットキーダイオードは、前記第1導電型のシリコンカーバイド・エピタキシャル膜の表面であって、前記第2導電型のシリコン層と対応する位置に設けられた第2導電型のガードリングリング領域を備えることを特徴としても良い。   The Schottky diode of the present invention is a second conductivity type guard ring ring region provided on the surface of the first conductivity type silicon carbide epitaxial film and at a position corresponding to the second conductivity type silicon layer. It is good also as providing.

本発明のショットキーダイオードは、測定される内蔵電位が1.3V以下の値であることを特徴としても良い。   The Schottky diode of the present invention may be characterized in that the measured built-in potential is a value of 1.3 V or less.

本発明のショットキーダイオードは、測定されるターンオン電圧値が0.9V以下の値であることを特徴としても良い。   The Schottky diode of the present invention may be characterized in that the measured turn-on voltage value is 0.9 V or less.

本発明の製造方法により、シリコンエピタキシャル基板のn型シリコンカーバイド・エピタキシャル膜の表面とp型シリコン基板の第1の主面に、プラズマを照射し、活性化した後に、n型シリコンカーバイド・エピタキシャル膜の表面とシリコン基板の第1の主面が、室温で加圧接合して、アニールすることにより、本発明の拡散ポテンシャルの値が小さく優れた電圧電流特性を有するショットキーダイオードが製造される。   After the surface of the n-type silicon carbide epitaxial film of the silicon epitaxial substrate and the first main surface of the p-type silicon substrate are irradiated and activated by the manufacturing method of the present invention, the n-type silicon carbide epitaxial film is activated. The surface of the silicon substrate and the first main surface of the silicon substrate are pressure-bonded at room temperature and annealed to produce a Schottky diode having a small diffusion potential value and excellent voltage-current characteristics according to the present invention.

本発明の実施形態に係るショットキーダイオードを示す図である。It is a figure which shows the Schottky diode which concerns on embodiment of this invention. 本発明の実施形態に係るショットキーダイオードの製造方法の第1の実施例を示す図である。It is a figure which shows the 1st Example of the manufacturing method of the Schottky diode which concerns on embodiment of this invention. 本発明の実施形態に係るショットキーダイオードの製造方法の第2の実施例を示す図である。It is a figure which shows the 2nd Example of the manufacturing method of the Schottky diode which concerns on embodiment of this invention. 本発明の実施形態に係るショットキーダイオードの製造方法の第3の実施例を示す図である。It is a figure which shows the 3rd Example of the manufacturing method of the Schottky diode which concerns on embodiment of this invention. 本発明の実施形態に係るショットキーダイオードのC−V特性の測定結果を示す図である。It is a figure which shows the measurement result of the CV characteristic of the Schottky diode which concerns on embodiment of this invention. 本発明の実施形態に係るショットキーダイオードの電圧電流特性の測定結果を示す図である。It is a figure which shows the measurement result of the voltage-current characteristic of the Schottky diode which concerns on embodiment of this invention.

以下、本発明の実施形態を図面に基づいて説明する。図1は、本発明の実施形態に係るショットキーダイオードを示す図である。
本発明の実施形態に係るショットキーダイオード1は、第1導電型のシリコンカーバイド基板3と、第1導電型のシリコンカーバイド基板3の第1の主面に形成される第1導電型のシリコンカーバイド・エピタキシャル膜5と、第1導電型にドーピングされたシリコンカーバイド・エピタキシャル膜の表面に形成され、第1導電型と極性の異なる第2導電型のシリコン層9を有する。
本発明の実施形態に係るショットキーダイオード1が使用される用途の必要に応じて、第1導電型のシリコンカーバイド基板3の第2の主面に第1の電極10が設けられ、第2導電型のシリコン層9の最上面に第2の電極11が設けられる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a Schottky diode according to an embodiment of the present invention.
A Schottky diode 1 according to an embodiment of the present invention includes a first conductivity type silicon carbide substrate 3 and a first conductivity type silicon carbide formed on a first main surface of the first conductivity type silicon carbide substrate 3. An epitaxial film 5 and a silicon carbide epitaxial film doped with a first conductivity type are formed on the surface of the epitaxial film 5 and have a second conductivity type silicon layer 9 having a polarity different from that of the first conductivity type.
The first electrode 10 is provided on the second main surface of the first-conductivity-type silicon carbide substrate 3 according to the needs of the application in which the Schottky diode 1 according to the embodiment of the present invention is used. A second electrode 11 is provided on the uppermost surface of the mold silicon layer 9.

第2導電型のシリコン層9は、第2導電型のシリコン基板8から形成される。第2導電型のシリコン基板は、第1の主面と第2の主面を有する。本発明の実施形態に係るショットキーダイオードの製造過程において、第1導電型のシリコンカーバイド・エピタキシャル膜5の表面と第2導電型のシリコン基板8の第1の主面が共にアルゴン・プラズマ照射により活性化された後に加圧接合される。そして、第2導電型のシリコン層9は、この加圧接合されたシリコン基板8から形成される。なお、本発明の実施形態に係るショットキーダイオード1において、第1導電型のシリコンカーバイド・エピタキシャル膜と第2導電型のシリコン層の界面をアニールすることによりショットキーダイオードの所望の特性が実現される。
本発明の実施形態に係るショットキーダイオードの製造方法の詳細と所望の特性については以下に記載する。
The second conductivity type silicon layer 9 is formed from the second conductivity type silicon substrate 8. The second conductivity type silicon substrate has a first main surface and a second main surface. In the manufacturing process of the Schottky diode according to the embodiment of the present invention, both the surface of the first conductivity type silicon carbide epitaxial film 5 and the first main surface of the second conductivity type silicon substrate 8 are irradiated with argon plasma. After being activated, pressure bonding is performed. The second conductivity type silicon layer 9 is formed from this pressure bonded silicon substrate 8. In the Schottky diode 1 according to the embodiment of the present invention, desired characteristics of the Schottky diode are realized by annealing the interface between the first conductivity type silicon carbide epitaxial film and the second conductivity type silicon layer. The
Details of the manufacturing method and desired characteristics of the Schottky diode according to the embodiment of the present invention will be described below.

以下、本発明の実施形態について、第1導電型がn型で第2導電型がp型の場合を例として説明する。第1導電型がn型で第2導電型がp型の場合には、第1の電極がカソードとなり、第2の電極がアノードとなる。   Hereinafter, embodiments of the present invention will be described by taking as an example a case where the first conductivity type is n-type and the second conductivity type is p-type. When the first conductivity type is n-type and the second conductivity type is p-type, the first electrode is a cathode and the second electrode is an anode.

図2は、本発明の実施形態に係るショットキーダイオードの製造方法の第1の実施例を示す図である。
n+型シリコンカーバイド基板3の結晶軸<0001>を有する第1の主面に不純物濃度が1×1014〜1×1017cm−3のn−型シリコンカーバイド・エピタキシャル膜5を成長したシリコンカーバイド・エピタキシャル基板6を用意する。(図2(a))
FIG. 2 is a diagram showing a first example of a method for manufacturing a Schottky diode according to an embodiment of the present invention.
Silicon carbide obtained by growing an n − type silicon carbide epitaxial film 5 having an impurity concentration of 1 × 10 14 to 1 × 10 17 cm −3 on the first main surface having the crystal axis <0001> of the n + type silicon carbide substrate 3 Epitaxial substrate 6 is prepared. (Fig. 2 (a))

上述のシリコンカーバイド・エピタキシャル基板6のn型シリコンカーバイド・エピタキシャル膜5の表面とp+型シリコン基板8の第1の主面を真空装置内に対向して配置する。そして、対向するp+型シリコン基板の第1の主面とn−型シリコンカーバイド・エピタキシャル膜5の表面にアルゴン・プラズマを照射し、活性化する。ここで、シリコンカーバイド・エピタキシャル基板6とp+型シリコン基板は、共に単結晶基板である。(図2(b))   The surface of the n-type silicon carbide epitaxial film 5 of the silicon carbide epitaxial substrate 6 and the first main surface of the p + -type silicon substrate 8 are arranged facing each other in a vacuum apparatus. Then, the first main surface of the opposing p + type silicon substrate and the surface of the n − type silicon carbide epitaxial film 5 are irradiated with argon plasma to be activated. Here, the silicon carbide epitaxial substrate 6 and the p + type silicon substrate are both single crystal substrates. (Fig. 2 (b))

p+型シリコン基板8の第1の主面とn−型シリコンカーバイド・エピタキシャル膜5の表面を室温で接触させて、p+型シリコン基板8とシリコンカーバイド・エピタキシャル基板6に力を加えて、p+型シリコン基板8の第1の主面とn−型シリコンカーバイド・エピタキシャル膜5の表面を加圧接合する。(図2(c))   The first main surface of the p + -type silicon substrate 8 and the surface of the n − -type silicon carbide epitaxial film 5 are brought into contact with each other at room temperature, and a force is applied to the p + -type silicon substrate 8 and the silicon carbide epitaxial substrate 6 to form the p + -type silicon substrate 8. The first main surface of the silicon substrate 8 and the surface of the n − type silicon carbide epitaxial film 5 are pressure bonded. (Fig. 2 (c))

その後、p+型シリコン基板8とn−型シリコンカーバイド・エピタキシャル膜4の界面をアニールする。アニール温度は、600〜1000℃とする。なお、後述する図2(e)においてn+型シリコンカーバイド基板3の第2の主面(裏面)にカソード電極12を形成する際のアニールと兼ねることも可能である。(図2(d))   Thereafter, the interface between the p + type silicon substrate 8 and the n − type silicon carbide epitaxial film 4 is annealed. The annealing temperature is 600 to 1000 ° C. In addition, in FIG.2 (e) mentioned later, it can also serve as the annealing at the time of forming the cathode electrode 12 in the 2nd main surface (back surface) of the n + type silicon carbide substrate 3. FIG. (Fig. 2 (d))

フォトリソグラフィーにより、p+型シリコン基板8の第2の主面の一部の領域をレジスト膜で被覆する。そして、p+型シリコン基板8のうちレジスト膜で被覆されていない領域をエッチングにより除去して、n−型シリコンカーバイド・エピタキシャル膜5の表面を部分的に露出させる。これにより、p型シリコン基板8からp型シリコン層9が形成され、このp型シリコン層9がアノードパッド9aとなる。
次に、n+型シリコンカーバイド基板3の第2の主面(裏面)に、ニッケル(Ni)を堆積してカソード電極12を形成し、約1000℃でアニールする。この際に、p型シリコン層9とn型シリコンカーバイド・エピタキシャル膜5の界面をアニールされるようにしても良い。(図2(e))
A part of the second main surface of the p + type silicon substrate 8 is covered with a resist film by photolithography. Then, the region of the p + type silicon substrate 8 that is not covered with the resist film is removed by etching, so that the surface of the n − type silicon carbide epitaxial film 5 is partially exposed. Thereby, the p-type silicon layer 9 is formed from the p-type silicon substrate 8, and this p-type silicon layer 9 becomes the anode pad 9a.
Next, nickel (Ni) is deposited on the second main surface (back surface) of the n + type silicon carbide substrate 3 to form the cathode electrode 12 and annealed at about 1000 ° C. At this time, the interface between the p-type silicon layer 9 and the n-type silicon carbide epitaxial film 5 may be annealed. (Fig. 2 (e))

部分的に露出したn−型シリコンカーバイド・エピタキシャル膜5の表面とアノードパッド9aの表面にアルミニウム(Al)を堆積する。次に、アノードパッド9aの表面を被覆するレジストマスクを形成する。そして、レジストマスクで被覆されていない領域のアルミニウムを除去して、アノードパッドの9a表面にアノード電極14を形成する。(図2(f)   Aluminum (Al) is deposited on the partially exposed surface of the n-type silicon carbide epitaxial film 5 and the surface of the anode pad 9a. Next, a resist mask that covers the surface of the anode pad 9a is formed. Then, the aluminum in the region not covered with the resist mask is removed, and the anode electrode 14 is formed on the surface of the anode pad 9a. (Fig. 2 (f)

図3は、本発明の実施形態に係るショットキーダイオードの製造方法の第2の実施例を示す図である。
n+型シリコンカーバイド基板3の結晶軸<0001>を有する第1の主面に不純物濃度が1×1014〜3×1017cm−3のn−型シリコンカーバイド・エピタキシャル膜5を成長したシリコンカーバイド・エピタキシャル基板6を用意する。(図3(a))
FIG. 3 is a diagram showing a second example of the manufacturing method of the Schottky diode according to the embodiment of the present invention.
Silicon carbide in which an n − type silicon carbide epitaxial film 5 having an impurity concentration of 1 × 10 14 to 3 × 10 17 cm −3 is grown on the first main surface having the crystal axis <0001> of the n + type silicon carbide substrate 3. Epitaxial substrate 6 is prepared. (Fig. 3 (a))

シリコンカーバイド・エピタキシャル基板6の裏面(シリコンカーバイド基板の第2の主面)に、ニッケル(Ni)を堆積してカソード電極22を形成し、約1000℃でアニールする。(図3(b))   Nickel (Ni) is deposited on the back surface of the silicon carbide epitaxial substrate 6 (second main surface of the silicon carbide substrate) to form the cathode electrode 22 and annealed at about 1000 ° C. (Fig. 3 (b))

上述のシリコンカーバイド・エピタキシャル基板6のn−型シリコンカーバイド・エピタキシャル膜5の表面とp+型シリコン基板8の第1の主面を真空装置内に対向して配置する。そして、対向するp+型シリコン基板8の第1の主面とn−型シリコンカーバイド・エピタキシャル膜5の表面にアルゴン・プラズマを照射し、活性化する。ここで、シリコンカーバイド・エピタキシャル基板6とp+型シリコン基板は、共に単結晶基板である。(図3(c))   The surface of the n − type silicon carbide epitaxial film 5 of the silicon carbide epitaxial substrate 6 and the first main surface of the p + type silicon substrate 8 are arranged facing each other in a vacuum apparatus. Then, the first main surface of the opposing p + type silicon substrate 8 and the surface of the n− type silicon carbide epitaxial film 5 are irradiated with argon plasma to be activated. Here, the silicon carbide epitaxial substrate 6 and the p + type silicon substrate are both single crystal substrates. (Fig. 3 (c))

p+型シリコン基板8の第1の主面とn−型シリコンカーバイド・エピタキシャル膜5の表面を接触させて、p+型シリコン基板8とシリコンカーバイド・エピタキシャル基板6に力を加えて、p+型シリコン基板8の第1の主面とn−型シリコンカーバイド・エピタキシャル膜5の表面を加圧接合する。(図3(d))   The first main surface of the p + type silicon substrate 8 and the surface of the n− type silicon carbide epitaxial film 5 are brought into contact with each other, and a force is applied to the p + type silicon substrate 8 and the silicon carbide epitaxial substrate 6 to thereby form the p + type silicon substrate. The first main surface 8 and the surface of the n − type silicon carbide epitaxial film 5 are pressure bonded. (Fig. 3 (d))

フォトリソグラフィーにより、p+型シリコン基板8の第2の主面の一部の領域をレジスト膜で被覆する。そして、p+型シリコン基板8のうちレジスト膜で被覆されていない領域をエッチングにより除去して、シリコンカーバイド・エピタキシャル膜5の表面を部分的に露出させる。これにより、p+型シリコン基板8からp+型シリコン層9が形成され、このp+型シリコン層9がアノードパッド9aとなる。(図3(e))   A part of the second main surface of the p + type silicon substrate 8 is covered with a resist film by photolithography. Then, the region of the p + type silicon substrate 8 that is not covered with the resist film is removed by etching, so that the surface of the silicon carbide epitaxial film 5 is partially exposed. Thereby, a p + type silicon layer 9 is formed from the p + type silicon substrate 8, and this p + type silicon layer 9 becomes an anode pad 9a. (Fig. 3 (e))

次に、貼り合わせにより接合されたアノードパッド9aを備えるシリコンカーバイド・エピタキシャル基板6を600〜1000℃でアニールする。これにより、p+型シリコン基板8から形成されたアノードパッド9aとn−型シリコンカーバイド・エピタキシャル膜5の界面がアニールされ、本発明の実施形態に係るショットキーダイオードの特性を実現することが可能になる。(図3(e))   Next, the silicon carbide epitaxial substrate 6 including the anode pad 9a bonded by bonding is annealed at 600 to 1000 ° C. Thereby, the interface between the anode pad 9a formed from the p + type silicon substrate 8 and the n− type silicon carbide epitaxial film 5 is annealed, and the characteristics of the Schottky diode according to the embodiment of the present invention can be realized. Become. (Fig. 3 (e))

部分的に露出したシリコンカーバイド・エピタキシャル膜5の表面とアノードパッド9aの表面にアルミニウム(Al)を堆積する。次に、アノードパッドの表面を被覆するレジストマスクを形成する。そして、レジストマスクで被覆されていない領域のアルミニウムを除去して、アノードパッド9aの表面にアノード電極24を形成する。(図3(f))   Aluminum (Al) is deposited on the partially exposed surface of the silicon carbide epitaxial film 5 and the surface of the anode pad 9a. Next, a resist mask that covers the surface of the anode pad is formed. Then, the aluminum in the region not covered with the resist mask is removed, and the anode electrode 24 is formed on the surface of the anode pad 9a. (Fig. 3 (f))

図4は、本発明の実施形態に係るショットキーダイオードの製造方法の第3の実施例を示す図である。
n+型シリコンカーバイド基板3の結晶軸<0001>を有する第1の主面に不純物濃度が1×1014〜1×1017cm−3のn−型シリコンカーバイド・エピタキシャル膜5を形成したシリコンカーバイド・エピタキシャル基板6を用意する。(図4(a))
FIG. 4 is a diagram showing a third example of the Schottky diode manufacturing method according to the embodiment of the present invention.
Silicon carbide in which an n − type silicon carbide epitaxial film 5 having an impurity concentration of 1 × 10 14 to 1 × 10 17 cm −3 is formed on the first main surface having the crystal axis <0001> of the n + type silicon carbide substrate 3. Epitaxial substrate 6 is prepared. (Fig. 4 (a))

シリコンカーバイド・エピタキシャル基板6を構成するn−型シリコンカーバイド・エピタキシャル膜5の表面に、後にアノード電極を形成する領域の周辺に整合するようにp型の不純物を選択的にイオン注入して、後にガードリング層となるp型領域18を形成する。(図4(b))   A p-type impurity is selectively ion-implanted into the surface of the n − -type silicon carbide epitaxial film 5 constituting the silicon carbide epitaxial substrate 6 so as to align with the periphery of a region where an anode electrode is to be formed later. A p-type region 18 to be a guard ring layer is formed. (Fig. 4 (b))

シリコンカーバイド・エピタキシャル基板6の裏面(シリコンカーバイド基板3の第2の主面)に、ニッケル(Ni)を堆積してカソード電極32を形成し、約1000℃でアニールする。(図4(c))   Nickel (Ni) is deposited on the back surface of the silicon carbide epitaxial substrate 6 (second main surface of the silicon carbide substrate 3) to form a cathode electrode 32, which is then annealed at about 1000 ° C. (Fig. 4 (c))

上述のシリコンカーバイド・エピタキシャル基板6のn−型シリコンカーバイド・エピタキシャル膜5の表面とp+型シリコン基板8の第1の主面を真空装置内に対向して配置する。そして、対向するp+型シリコン基板8の第1の主面とn−型シリコンカーバイド・エピタキシャル膜5の表面にアルゴン・プラズマを照射し、活性化する。ここで、シリコンカーバイド・エピタキシャル基板6とp+型シリコン基板は、共に単結晶基板である。(図4(d))   The surface of the n − type silicon carbide epitaxial film 5 of the silicon carbide epitaxial substrate 6 and the first main surface of the p + type silicon substrate 8 are arranged facing each other in a vacuum apparatus. Then, the first main surface of the opposing p + type silicon substrate 8 and the surface of the n− type silicon carbide epitaxial film 5 are irradiated with argon plasma to be activated. Here, the silicon carbide epitaxial substrate 6 and the p + type silicon substrate are both single crystal substrates. (Fig. 4 (d))

p+型シリコン基板8の第1の主面とn−型シリコンカーバイド・エピタキシャル膜5の表面を接触させて、シリコン基板8とシリコンカーバイド・エピタキシャル基板6に力を加えて、p+型シリコン基板の第1の主面とn−型シリコンカーバイド・エピタキシャル膜5の表面を加圧接合する。(図4(e))   The first main surface of the p + -type silicon substrate 8 and the surface of the n − -type silicon carbide epitaxial film 5 are brought into contact with each other, and a force is applied to the silicon substrate 8 and the silicon carbide epitaxial substrate 6 to The main surface of 1 and the surface of the n-type silicon carbide epitaxial film 5 are pressure bonded. (Fig. 4 (e))

フォトリソグラフィーにより、p+型シリコン基板8の第2の主面の一部の領域をレジスト膜で被覆する。そして、p+型シリコン基板8のうちレジスト膜で被覆されていない領域をエッチングにより除去して、シリコンカーバイド・エピタキシャル膜5の表面を部分的に露出させる。これにより、p+型シリコン層9が、p型ガードリング領域18と対応する位置に、p+型シリコン基板8から形成される。このp+型シリコン層9がアノードパッド9aとなる。(図4(f))   A part of the second main surface of the p + type silicon substrate 8 is covered with a resist film by photolithography. Then, the region of the p + type silicon substrate 8 that is not covered with the resist film is removed by etching, so that the surface of the silicon carbide epitaxial film 5 is partially exposed. Thus, the p + type silicon layer 9 is formed from the p + type silicon substrate 8 at a position corresponding to the p type guard ring region 18. This p + type silicon layer 9 becomes the anode pad 9a. (Fig. 4 (f))

次に、貼り合わせにより接合されたアノードパッド9aを備えるシリコンカーバイド・エピタキシャル基板6を600〜1000℃でアニールする。これにより、p+型シリコン基板8から形成されたアノードパッド9aとn−型シリコンカーバイド・エピタキシャル膜5の界面がアニールされ、本発明の実施形態に係るショットキーダイオードの特性を実現することが可能になる。(図4(f))   Next, the silicon carbide epitaxial substrate 6 including the anode pad 9a bonded by bonding is annealed at 600 to 1000 ° C. Thereby, the interface between the anode pad 9a formed from the p + type silicon substrate 8 and the n− type silicon carbide epitaxial film 5 is annealed, and the characteristics of the Schottky diode according to the embodiment of the present invention can be realized. Become. (Fig. 4 (f))

部分的に露出したシリコンカーバイド・エピタキシャル膜5の表面とアノードパッド9aの表面にアルミニウム(Al)を堆積する。次に、アノードパッド9aの表面を被覆するレジストマスクを形成する。そして、レジストマスクで被覆されていない領域のアルミニウムを除去して、アノードパッド9aの表面にアノード電極34を形成する。(図4(g))   Aluminum (Al) is deposited on the partially exposed surface of the silicon carbide epitaxial film 5 and the surface of the anode pad 9a. Next, a resist mask that covers the surface of the anode pad 9a is formed. Then, the aluminum in the region not covered with the resist mask is removed, and the anode electrode 34 is formed on the surface of the anode pad 9a. (Fig. 4 (g))

本発明の実施形態のショットキーダイオードの製造法の第3の実施例により、p型シリコン基板8から形成されるアノードパッド9aと対応する位置に、p型ガードリング領域18が形成される。これにより、耐電圧性に優れたショットキーダイオードが作成される。   According to the third example of the manufacturing method of the Schottky diode of the embodiment of the present invention, the p-type guard ring region 18 is formed at a position corresponding to the anode pad 9 a formed from the p-type silicon substrate 8. As a result, a Schottky diode excellent in voltage resistance is produced.

本発明の実施形態と各実施例において、シリコンカーバイド・エピタキシャル基板のn型シリコンカーバイド・エピタキシャル膜の表面とp型シリコン基板の第1の主面にアルゴン・プラズマを照射する場合について説明したが、アルゴン・プラズマの代わりにキセノン・プラズマを照射しても良い。   In the embodiment and each example of the present invention, the case where the surface of the n-type silicon carbide epitaxial film of the silicon carbide epitaxial substrate and the first main surface of the p-type silicon substrate are irradiated with argon plasma has been described. Xenon plasma may be irradiated instead of argon plasma.

本発明の実施形態に係るショットキーダイオードの測定結果について以下に記載する。
測定は、本発明の実施形態に係るショットキーダイオードと本発明の実施形態に到る過程で作成された試作ショットキーダイオードについて行った。
The measurement results of the Schottky diode according to the embodiment of the present invention will be described below.
The measurement was performed on a Schottky diode according to an embodiment of the present invention and a prototype Schottky diode created in the process of reaching the embodiment of the present invention.

測定された本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードは、共に、シリコンカーバイド・エピタキシャル基板とシリコン基板を貼り合わせて接合することにより作成された。シリコンカーバイド・エピタキシャル基板では、不純物濃度1×1019cm−3のn型シリコンカーバイド単結晶基板の第1の主面に、不純物濃度2×1018cm−3のn型シリコンカーバイドバッファー層を介して、不純物濃度1×1017cm−3のn型シリコンカーバイド・エピタキシャル膜が形成された。シリコン基板として、不純物濃度2×1019cm−3のp型シリコン単結晶基板が使用された。 The measured Schottky diode and prototype Schottky diode according to the embodiment of the present invention were both fabricated by bonding and bonding a silicon carbide epitaxial substrate and a silicon substrate. In the silicon carbide epitaxial substrate, an n-type silicon carbide buffer layer having an impurity concentration of 2 × 10 18 cm −3 is interposed on the first main surface of an n-type silicon carbide single crystal substrate having an impurity concentration of 1 × 10 19 cm −3. Thus, an n-type silicon carbide epitaxial film having an impurity concentration of 1 × 10 17 cm −3 was formed. A p-type silicon single crystal substrate having an impurity concentration of 2 × 10 19 cm −3 was used as the silicon substrate.

本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードの作成する過程において、共に、シリコンエピタキシャル基板のn型シリコンカーバイド・エピタキシャル膜の表面とp型シリコン基板の第1の主面に、アルゴン・プラズマを照射し、活性化された後に、該第1の主面がシリコンカーバイド・エピタキシャル膜の表面とシリコン基板の第1の主面が、室温で加圧接合されて、本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードが作成された。さらに、本発明の実施形態に係るショットキーダイオードは、加圧接合された後にアニール処理された。他方、試作ショットキーダイオードは、加圧接合された後にアニール処理されなかった。
本発明の実施形態に係るショットキーダイオードの上述のアニール処理は、例えば、1000℃で1分間行われた。
In the process of creating the Schottky diode and the prototype Schottky diode according to the embodiment of the present invention, both the surface of the n-type silicon carbide epitaxial film of the silicon epitaxial substrate and the first main surface of the p-type silicon substrate are subjected to argon. After the plasma is irradiated and activated, the first main surface is pressure-bonded at room temperature to the surface of the silicon carbide epitaxial film and the first main surface of the silicon substrate. Schottky diodes and prototype Schottky diodes were prepared. Furthermore, the Schottky diode according to the embodiment of the present invention was annealed after being pressure bonded. On the other hand, the prototype Schottky diode was not annealed after being pressure bonded.
The above-described annealing treatment of the Schottky diode according to the embodiment of the present invention was performed at 1000 ° C. for 1 minute, for example.

図5は、本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードのC−V特性の測定結果を示す。測定は、室温でC−V測定周波数100kHzにより行われた。
1000℃で1分間アニールした本発明の実施形態に係るショットキーダイオードでは、C−V特性の測定値に外挿して得られる拡散ポテンシャルVdの値は、1.0Vである。
他方、アニールが行われていない試作ショットキーダイオードでは、C−V特性の測定値に外挿して得られる拡散ポテンシャルVdの値は、1.6Vである。本発明の実施形態に係るショットキーダイオードでは、拡散ポテンシャルの値が低くなっていることを理解できる。
FIG. 5 shows measurement results of CV characteristics of the Schottky diode and the prototype Schottky diode according to the embodiment of the present invention. The measurement was performed at room temperature with a CV measurement frequency of 100 kHz.
In the Schottky diode according to the embodiment of the present invention annealed at 1000 ° C. for 1 minute, the value of the diffusion potential Vd obtained by extrapolating the measured value of the CV characteristic is 1.0V.
On the other hand, in a prototype Schottky diode that has not been annealed, the value of the diffusion potential Vd obtained by extrapolating the measured value of the CV characteristic is 1.6V. It can be understood that the value of the diffusion potential is low in the Schottky diode according to the embodiment of the present invention.

図6は、本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードの電圧電流特性を示す。アニールされていない試作ショットキーダイオードと比較して、アニールした本発明の実施形態に係るショットキーダイオードでは、n値が、1.5から1.1に低減し、ターンオン電圧が、1.6Vから0.7Vに低減している。ここで、ターンオン電圧は、100mA/cmのときのVfをいう。本発明の実施形態に係るショットキーダイオードでは、ダイオード特性が向上している。逆方向のリーク電流も低減していることからヘテロ接合界面の欠陥も減少していることが分かる。このように、本願で提案する手法により良好なヘテロ界面が形成可能となる。 FIG. 6 shows voltage-current characteristics of the Schottky diode and the prototype Schottky diode according to the embodiment of the present invention. Compared to a prototype Schottky diode that has not been annealed, in an annealed Schottky diode according to an embodiment of the present invention, the n value is reduced from 1.5 to 1.1 and the turn-on voltage is from 1.6V. Reduced to 0.7V. Here, the turn-on voltage refers to Vf at 100 mA / cm 2 . The Schottky diode according to the embodiment of the present invention has improved diode characteristics. Since the reverse leakage current is also reduced, it can be seen that defects at the heterojunction interface are also reduced. Thus, a favorable hetero interface can be formed by the method proposed in the present application.

1:ショットキーダイオード
3:シリコンカーバイド基板
5:シリコンカーバイド・エピタキシャル膜
6:シリコンカーバイド・エピタキシャル基板
8:シリコン基板
9:シリコン層
9a:アノードパッド
10:第1の電極
11:第2の電極
12、22、32:カソード電極
14、24、34:アノード電極
18:ガードリング領域
1: Schottky diode 3: Silicon carbide substrate 5: Silicon carbide epitaxial film 6: Silicon carbide epitaxial substrate 8: Silicon substrate 9: Silicon layer 9a: Anode pad 10: First electrode 11: Second electrode 12, 22, 32: Cathode electrodes 14, 24, 34: Anode electrode 18: Guard ring region

Claims (7)

第1導電型のシリコンカーバイド基板の第1の主面に第1導電型のシリコンカーバイド・エピタキシャル膜を形成したエピタキシャル基板の前記シリコンカーバイド・エピタキシャル膜の表面と第1導電型と反対極性の第2導電型のシリコン基板の表面とを真空装置で対向して配置し、
対向して配置される前記シリコンカーバイド・エピタキシャル膜の表面と前記シリコン基板の表面にプラズマを照射して活性化させ、
対向して配置される前記シリコンカーバイド・エピタキシャル膜の表面と前記シリコン基板の表面を接触させ、前記エピタキシャル基板と前記シリコン基板を加圧することにより前記エピタキシャル基板と前記シリコン基板を接合し、
接合された前記エピタキシャル基板と前記シリコン基板をアニールすることを特徴とするショットキーダイオードの製造方法。
The surface of the silicon carbide epitaxial film of the epitaxial substrate in which the first conductive type silicon carbide epitaxial film is formed on the first main surface of the first conductive type silicon carbide substrate and the second polarity opposite to the first conductive type. Place the surface of the conductive type silicon substrate opposite to the surface of the vacuum device,
The surface of the silicon carbide epitaxial film disposed opposite to the surface of the silicon substrate and the surface of the silicon substrate are activated by irradiation with plasma,
Contacting the surface of the silicon carbide epitaxial film and the surface of the silicon substrate that are arranged to face each other, and bonding the epitaxial substrate and the silicon substrate by pressurizing the epitaxial substrate and the silicon substrate,
A method for manufacturing a Schottky diode, comprising annealing the bonded epitaxial substrate and silicon substrate.
前記エピタキシャル基板と前記シリコン基板を接合した後に前記シリコンカーバイド基板の第2の主面に第1の電極を形成する際に、接合された前記エピタキシャル基板と前記シリコン基板をアニールすることを特徴とする請求項1記載のショットキーダイオードの製造方法。   The bonded epitaxial substrate and the silicon substrate are annealed when the first electrode is formed on the second main surface of the silicon carbide substrate after the epitaxial substrate and the silicon substrate are bonded. A method for manufacturing a Schottky diode according to claim 1. 前記シリコンカーバイド基板の第2の主面に第1の電極を形成し、アニールした後に、前記エピタキシャル基板と前記シリコン基板を接合することを特徴とする請求項1記載のショットキーダイオードの製造方法。   2. The method for manufacturing a Schottky diode according to claim 1, wherein the first electrode is formed on the second main surface of the silicon carbide substrate, and the epitaxial substrate and the silicon substrate are joined after annealing. 第1導電型のシリコンカーバイド基板と、
前記シリコンカーバイド基板の第1の主面に形成される第1導電型のシリコンカーバイド・エピタキシャル膜と、
第1の主面と第2の主面を有する前記第1導電型と極性の異なる第2導電型のシリコン基板であって、前記シリコンカーバイド・エピタキシャル膜の表面と共に前記シリコンカーバイド・エピタキシャル膜と接合する第1の主面にプラズマが照射して活性化した後に、該第1の主面が前記シリコンカーバイド・エピタキシャル膜の表面と加圧接合された前記シリコン基板から形成され、前記シリコンカーバイド・エピタキシャル膜と共にアニール処理をされた第2導電型のシリコン層を備えることを特徴とするショットキーダイオード。
A silicon carbide substrate of a first conductivity type;
A silicon carbide epitaxial film of a first conductivity type formed on a first main surface of the silicon carbide substrate;
A silicon substrate of a second conductivity type having a first main surface and a second main surface and having a polarity different from that of the first conductivity type, and bonded to the silicon carbide epitaxial film together with the surface of the silicon carbide epitaxial film After the first main surface is activated by irradiation with plasma, the first main surface is formed from the silicon substrate pressure bonded to the surface of the silicon carbide epitaxial film, and the silicon carbide epitaxial is formed. A Schottky diode comprising a silicon layer of a second conductivity type annealed with a film.
前記第1導電型のシリコンカーバイド・エピタキシャル膜の表面であって、前記第2導電型のシリコン層と対応する位置に設けられた第2導電型のガードリングリング領域を備えることを特徴とする請求項4記載のショットキーダイオード。   2. A second conductivity type guard ring ring region provided on a surface of the first conductivity type silicon carbide epitaxial film at a position corresponding to the second conductivity type silicon layer. Item 5. A Schottky diode according to Item 4. 測定される内蔵電位が1.3V以下の値であることを特徴とする請求項4又は5記載のショットキーダイオード。   6. The Schottky diode according to claim 4, wherein the built-in potential to be measured is a value of 1.3 V or less. 測定されるターンオン電圧値が0.9V以下の値であることを特徴とする請求項4〜6のいずれか1項記載のショットキーダイオード。   The Schottky diode according to any one of claims 4 to 6, wherein a measured turn-on voltage value is 0.9 V or less.
JP2013259098A 2013-12-16 2013-12-16 Schottky diode and manufacturing method thereof Active JP6305751B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013259098A JP6305751B2 (en) 2013-12-16 2013-12-16 Schottky diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013259098A JP6305751B2 (en) 2013-12-16 2013-12-16 Schottky diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015115585A true JP2015115585A (en) 2015-06-22
JP6305751B2 JP6305751B2 (en) 2018-04-04

Family

ID=53529087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013259098A Active JP6305751B2 (en) 2013-12-16 2013-12-16 Schottky diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6305751B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773678B2 (en) * 2014-07-10 2017-09-26 Kabushiki Kaisha Toyota Jidoshokki Semiconductor substrate and method for manufacturing semiconductor substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259797A (en) * 2004-03-09 2005-09-22 Nissan Motor Co Ltd Semiconductor device
JP2006179662A (en) * 2004-12-22 2006-07-06 Nissan Motor Co Ltd Manufacturing method of semiconductor device
JP2007305964A (en) * 2006-04-11 2007-11-22 Nissan Motor Co Ltd Semiconductor device, and its manufacturing method
JP2009231506A (en) * 2008-03-21 2009-10-08 Shin Etsu Chem Co Ltd Manufacturing method of laminated substrate
JP2010027817A (en) * 2008-07-18 2010-02-04 Hitachi Ltd Heterojunction diode and method of manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259797A (en) * 2004-03-09 2005-09-22 Nissan Motor Co Ltd Semiconductor device
JP2006179662A (en) * 2004-12-22 2006-07-06 Nissan Motor Co Ltd Manufacturing method of semiconductor device
JP2007305964A (en) * 2006-04-11 2007-11-22 Nissan Motor Co Ltd Semiconductor device, and its manufacturing method
JP2009231506A (en) * 2008-03-21 2009-10-08 Shin Etsu Chem Co Ltd Manufacturing method of laminated substrate
JP2010027817A (en) * 2008-07-18 2010-02-04 Hitachi Ltd Heterojunction diode and method of manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773678B2 (en) * 2014-07-10 2017-09-26 Kabushiki Kaisha Toyota Jidoshokki Semiconductor substrate and method for manufacturing semiconductor substrate

Also Published As

Publication number Publication date
JP6305751B2 (en) 2018-04-04

Similar Documents

Publication Publication Date Title
JP6766889B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
CN109841616B (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP5002693B2 (en) Semiconductor device
JP2010206002A (en) P-channel silicon carbide mosfet
JP6855700B2 (en) Semiconductor devices and their manufacturing methods
JP5439215B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6802454B2 (en) Semiconductor devices and their manufacturing methods
JP2018133377A (en) Semiconductor device and semiconductor device manufacturing method
US10069004B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5651410B2 (en) Silicon carbide Schottky barrier diode and manufacturing method thereof
JP2014110277A (en) Semiconductor element, and semiconductor device
JP2012186318A (en) High-breakdown-voltage semiconductor device
JPWO2013147276A1 (en) Vertical high voltage semiconductor device and method for manufacturing vertical high voltage semiconductor device
JP2012174895A (en) High breakdown voltage semiconductor device
JP6183087B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP5682102B2 (en) Vertical gallium nitride semiconductor device with reverse breakdown voltage
WO2013146329A1 (en) High-voltage-resistant semiconductor
JP2019029501A (en) Semiconductor device and semiconductor device manufacturing method
JP6305751B2 (en) Schottky diode and manufacturing method thereof
JP2018064047A (en) Semiconductor device and semiconductor device manufacturing method
JP6243214B2 (en) Bipolar transistor and manufacturing method thereof
JP6250379B2 (en) Method for manufacturing silicon / silicon carbide semiconductor device
JP2014130913A (en) Semiconductor device and driving method thereof
JP6930113B2 (en) Semiconductor devices and manufacturing methods for semiconductor devices
JP3879697B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180307

R150 Certificate of patent or registration of utility model

Ref document number: 6305751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250