JP2015103913A - High frequency amplifier - Google Patents

High frequency amplifier Download PDF

Info

Publication number
JP2015103913A
JP2015103913A JP2013242081A JP2013242081A JP2015103913A JP 2015103913 A JP2015103913 A JP 2015103913A JP 2013242081 A JP2013242081 A JP 2013242081A JP 2013242081 A JP2013242081 A JP 2013242081A JP 2015103913 A JP2015103913 A JP 2015103913A
Authority
JP
Japan
Prior art keywords
insulating layer
transistor
layer film
matching circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013242081A
Other languages
Japanese (ja)
Inventor
尚希 小坂
Naoki Kosaka
尚希 小坂
修一 坂田
Shuichi Sakata
修一 坂田
優治 小松崎
Yuji Komatsuzaki
優治 小松崎
翔平 今井
Shohei Imai
翔平 今井
裕太郎 山口
Yutaro Yamaguchi
裕太郎 山口
英悟 桑田
Eigo Kuwata
英悟 桑田
大塚　浩志
Hiroshi Otsuka
浩志 大塚
内田　浩光
Hiromitsu Uchida
浩光 内田
大石　敏之
Toshiyuki Oishi
敏之 大石
山中　宏治
Koji Yamanaka
宏治 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013242081A priority Critical patent/JP2015103913A/en
Publication of JP2015103913A publication Critical patent/JP2015103913A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high frequency amplifier which makes a capacity component between a matching circuit and a transistor small and thereby prevents changes of electric characteristics of the transistor.SOLUTION: Wiring 11 connected with a source electrode 7 of a transistor is formed on an insulation layer film 5 between the transistor and a matching circuit 10 from among multiple insulation layer films 4, 5, 6 in a multilayer insulation layer film 3. The wiring 11 covers upper parts of a gate electrode 8 and a drain electrode 9 of the transistor.

Description

この発明は、トランジスタが高周波を増幅する高周波増幅器に関するものである。   The present invention relates to a high frequency amplifier in which a transistor amplifies a high frequency.

図８は以下の非特許文献１に開示されている高周波増幅器を示す断面図である。
図８の高周波増幅器では、３層構造の絶縁層膜のうち、基板上に形成されているエピタキシャル層の上にある第一絶縁層膜に、トランジスタのソース電極、ゲート電極及びドレイン電極が形成されている。
また、第一絶縁層膜の上部にある第三絶縁層膜には、トランジスタのゲート電極又はドレイン電極と接続されている整合回路が形成されている。
図８の高周波増幅器では、整合回路が絶縁層膜に形成されているので、小型化を図ることができる。 FIG. 8 is a cross-sectional view showing a high-frequency amplifier disclosed in Non-Patent Document 1 below.
In the high-frequency amplifier of FIG. 8, the source electrode, the gate electrode, and the drain electrode of the transistor are formed on the first insulating layer film on the epitaxial layer formed on the substrate among the three-layered insulating layer film. ing.
A matching circuit connected to the gate electrode or the drain electrode of the transistor is formed in the third insulating layer film above the first insulating layer film.
In the high frequency amplifier of FIG. 8, since the matching circuit is formed in the insulating layer film, the size can be reduced.

S. Sugitani, T. Ishii and M. Tokumitsu “Three-Dimensional Interconnect With Excelelnt Moisture Resistance for Low-Cost MMICs”, IEEE Transactions on Advanced Pacaging, Vol.26, No.2, May 2003.S. Sugitani, T. Ishii and M. Tokumitsu “Three-Dimensional Interconnect With Excelelnt Moisture Resistance for Low-Cost MMICs”, IEEE Transactions on Advanced Pacaging, Vol.26, No.2, May 2003.

従来の高周波増幅器は以上のように構成されているので、集積度を高めるために整合回路がトランジスタの上部の領域に形成される場合、整合回路とトランジスタの間にある容量成分が、トランジスタの電気特性に影響を及ぼすことがある課題があった。   Since the conventional high-frequency amplifier is configured as described above, when the matching circuit is formed in the upper region of the transistor in order to increase the degree of integration, a capacitance component between the matching circuit and the transistor is There were issues that could affect the properties.

この発明は上記のような課題を解決するためになされたもので、整合回路とトランジスタの間にある容量成分を小さくして、トランジスタの電気特性の変化を防止することができる高周波増幅器を得ることを目的とする。   The present invention has been made to solve the above-described problems, and provides a high-frequency amplifier capable of reducing a capacitance component between a matching circuit and a transistor and preventing a change in electrical characteristics of the transistor. With the goal.

この発明に係る高周波増幅器は、複数の絶縁層膜が積層されている多層絶縁層膜と、多層絶縁層膜を構成している絶縁層膜に、ソース電極、ゲート電極及びドレイン電極が形成されているトランジスタと、多層絶縁層膜における複数の絶縁層膜の中で、トランジスタが形成されている絶縁層膜より上部にある絶縁層膜に形成され、トランジスタのゲート電極又はドレイン電極と接続されている整合回路とを備え、多層絶縁層膜における複数の絶縁層膜の中で、トランジスタと整合回路の間にある絶縁層膜に、トランジスタのソース電極と接続されている配線が形成され、その配線がトランジスタのゲート電極及びドレイン電極の上部を覆っているようにしたものである。   In the high frequency amplifier according to the present invention, a source electrode, a gate electrode, and a drain electrode are formed on a multilayer insulating layer film in which a plurality of insulating layer films are laminated and an insulating layer film constituting the multilayer insulating layer film. Among the plurality of insulating layer films in the multilayer insulating layer film, the insulating layer film formed above the insulating layer film on which the transistor is formed is connected to the gate electrode or the drain electrode of the transistor And a wiring connected to the source electrode of the transistor is formed in the insulating layer film between the transistor and the matching circuit among the plurality of insulating layer films in the multilayer insulating layer film. The upper part of the gate electrode and the drain electrode of the transistor is covered.

この発明によれば、多層絶縁層膜における複数の絶縁層膜の中で、トランジスタと整合回路の間にある絶縁層膜に、トランジスタのソース電極と接続されている配線が形成され、その配線がトランジスタのゲート電極及びドレイン電極の上部を覆っているように構成したので、整合回路とトランジスタの間にある容量成分を小さくして、トランジスタの電気特性の変化を防止することができる効果がある。   According to the present invention, the wiring connected to the source electrode of the transistor is formed in the insulating layer film between the transistor and the matching circuit among the plurality of insulating layer films in the multilayer insulating layer film. Since the upper part of the gate electrode and the drain electrode of the transistor is covered, there is an effect that the capacitance component between the matching circuit and the transistor can be reduced to prevent a change in the electrical characteristics of the transistor.

この発明の実施の形態１による高周波増幅器を示す断面図である。It is sectional drawing which shows the high frequency amplifier by Embodiment 1 of this invention. この発明の実施の形態２による高周波増幅器を示す断面図である。It is sectional drawing which shows the high frequency amplifier by Embodiment 2 of this invention. この発明の実施の形態３による高周波増幅器を示す断面図である。It is sectional drawing which shows the high frequency amplifier by Embodiment 3 of this invention. この発明の実施の形態４による高周波増幅器を示す断面図である。It is sectional drawing which shows the high frequency amplifier by Embodiment 4 of this invention. 図４の高周波増幅器の中で、点線で囲まれている部分の等価的な回路図である。FIG. 5 is an equivalent circuit diagram of a portion surrounded by a dotted line in the high-frequency amplifier of FIG. 4. この発明の実施の形態５による高周波増幅器を示す断面図である。It is sectional drawing which shows the high frequency amplifier by Embodiment 5 of this invention. 図６の高周波増幅器の中で、点線で囲まれている部分の等価的な回路図である。FIG. 7 is an equivalent circuit diagram of a portion surrounded by a dotted line in the high-frequency amplifier of FIG. 6. 非特許文献１に開示されている高周波増幅器を示す断面図である。1 is a cross-sectional view showing a high-frequency amplifier disclosed in Non-Patent Document 1. FIG.

実施の形態１．
図１はこの発明の実施の形態１による高周波増幅器を示す断面図である。
図１において、基板１の上にはエピタキシャル層２が形成されており、エピタキシャル層２の上には、３つの絶縁層膜４，５，６が積層されている多層絶縁層膜３が形成されている。
図１の例では、多層絶縁層膜３が３層構造であるものを示しているが、これは一例に過ぎず、４層以上の絶縁層膜が積層されていてもよい。
なお、基板１の基板材料としてＨＡ、例えば、ＧａＮ、ＳｉＣ、ＧａＡｓ、Ｓｉなどが考えられる。 Embodiment 1 FIG.
1 is a sectional view showing a high-frequency amplifier according to Embodiment 1 of the present invention.
In FIG. 1, an epitaxial layer 2 is formed on a substrate 1, and a multilayer insulating layer film 3 in which three insulating layer films 4, 5, 6 are stacked is formed on the epitaxial layer 2. ing.
In the example of FIG. 1, the multilayer insulating layer film 3 has a three-layer structure, but this is only an example, and four or more insulating layer films may be laminated.
As the substrate material of the substrate 1, HA, for example, GaN, SiC, GaAs, Si, or the like can be considered.

多層絶縁層膜３を構成している下部の絶縁層膜４には、トランジスタのソース電極７、ゲート電極８及びドレイン電極９が形成されている。
整合回路１０は多層絶縁層膜３を構成している絶縁層膜６に形成されており、トランジスタのゲート電極８と図示せぬ配線によって接続されている。
ここでは、整合回路１０がトランジスタのゲート電極８と接続されているものを想定しているが、整合回路１０がトランジスタのドレイン電極９と接続されているものであってもよい。
即ち、図１では、１つの整合回路１０だけを図示しているが、高周波増幅器は、トランジスタのゲート電極８と接続されている整合回路と、トランジスタのドレイン電極９と接続されている整合回路とを備えており、２つの整合回路が絶縁層膜６に形成されている。
なお、図１では、整合回路１０が絶縁層膜６に形成されているが、トランジスタが形成されている絶縁層膜４より上部にある絶縁層膜であれば、どの絶縁層膜に形成されていてもよい。 A source electrode 7, a gate electrode 8, and a drain electrode 9 of the transistor are formed on the lower insulating layer film 4 constituting the multilayer insulating layer film 3.
The matching circuit 10 is formed on the insulating layer film 6 constituting the multilayer insulating layer film 3, and is connected to the gate electrode 8 of the transistor by a wiring (not shown).
Here, it is assumed that the matching circuit 10 is connected to the gate electrode 8 of the transistor, but the matching circuit 10 may be connected to the drain electrode 9 of the transistor.
That is, in FIG. 1, only one matching circuit 10 is illustrated, but the high-frequency amplifier includes a matching circuit connected to the gate electrode 8 of the transistor, a matching circuit connected to the drain electrode 9 of the transistor, And two matching circuits are formed in the insulating layer film 6.
In FIG. 1, the matching circuit 10 is formed in the insulating layer film 6. However, in the insulating layer film provided above the insulating layer film 4 in which the transistor is formed, the matching circuit 10 is formed in any insulating layer film. May be.

配線１１はトランジスタのソース電極７と接続されている金属部材であり、整合回路１０とトランジスタの間にある容量成分が、トランジスタの電気特性に影響を及ぼさないようにするため、そのトランジスタと整合回路１０の間にある絶縁層膜５（絶縁層膜４の上部）に形成されている。
即ち、配線１１は例えば長方形の形状をなしており、整合回路１０とトランジスタの間にある容量成分が、トランジスタの電気特性に影響を及ぼさないようにするため、トランジスタのゲート電極８及びドレイン電極９の上部を完全に覆っている保護配線である。 The wiring 11 is a metal member connected to the source electrode 7 of the transistor. In order to prevent the capacitance component between the matching circuit 10 and the transistor from affecting the electric characteristics of the transistor, the wiring 11 10 is formed on the insulating layer film 5 (upper part of the insulating layer film 4).
That is, the wiring 11 has, for example, a rectangular shape, and in order to prevent the capacitance component between the matching circuit 10 and the transistor from affecting the electrical characteristics of the transistor, the gate electrode 8 and the drain electrode 9 of the transistor. This is a protective wiring that completely covers the top of the wire.

次に動作について説明する。
この実施の形態１では、トランジスタのソース電極７、ゲート電極８及びドレイン電極９が多層絶縁層膜３における下部の絶縁層膜４に形成され、トランジスタのゲート電極８又はドレイン電極９と接続されている整合回路１０が、絶縁層膜４より上部にある絶縁層膜６に形成されている。
整合回路１０とトランジスタの間には容量成分が存在するが、トランジスタのゲート電極８及びドレイン電極９の上部を覆うように、トランジスタのソース電極７と接続されている金属の配線１１（保護配線）が、そのトランジスタと整合回路１０の間にある絶縁層膜５（絶縁層膜４の上部）に形成されている。
このため、整合回路１０とトランジスタの間にある容量成分がほとんどなくなり、その容量成分が、トランジスタの電気特性に影響を及ぼすことがなくなる。 Next, the operation will be described.
In the first embodiment, the source electrode 7, the gate electrode 8 and the drain electrode 9 of the transistor are formed on the lower insulating layer film 4 in the multilayer insulating layer film 3 and connected to the gate electrode 8 or the drain electrode 9 of the transistor. The matching circuit 10 is formed on the insulating layer film 6 above the insulating layer film 4.
Although there is a capacitance component between the matching circuit 10 and the transistor, a metal wiring 11 (protective wiring) connected to the source electrode 7 of the transistor so as to cover the upper part of the gate electrode 8 and the drain electrode 9 of the transistor. Is formed on the insulating layer film 5 (above the insulating layer film 4) between the transistor and the matching circuit 10.
For this reason, there is almost no capacitive component between the matching circuit 10 and the transistor, and the capacitive component does not affect the electrical characteristics of the transistor.

以上で明らかなように、この実施の形態１によれば、多層絶縁層膜３における複数の絶縁層膜４，５，６の中で、トランジスタと整合回路１０の間にある絶縁層膜５に、トランジスタのソース電極７と接続されている配線１１が形成され、その配線１１がトランジスタのゲート電極８及びドレイン電極９の上部を覆っているように構成したので、整合回路１０とトランジスタの間にある容量成分を小さくして、トランジスタの電気特性の変化を防止することができる効果を奏する。   As apparent from the above, according to the first embodiment, among the plurality of insulating layer films 4, 5, 6 in the multilayer insulating layer film 3, the insulating layer film 5 between the transistor and the matching circuit 10 is formed. Since the wiring 11 connected to the source electrode 7 of the transistor is formed and the wiring 11 covers the upper part of the gate electrode 8 and the drain electrode 9 of the transistor, the wiring 11 is interposed between the matching circuit 10 and the transistor. There is an effect that a certain capacitance component can be reduced to prevent a change in electrical characteristics of the transistor.

実施の形態２．
図２はこの発明の実施の形態２による高周波増幅器を示す断面図であり、図２において、図１と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態１では、トランジスタと整合回路１０の間にある絶縁層膜５に、トランジスタのソース電極７と接続されている配線１１が形成されているものを示したが、この実施の形態２では、配線１１を形成する代わりに、トランジスタと整合回路１０の間にある絶縁層膜５の比誘電率εｒ２を、トランジスタが形成されている絶縁層膜４の比誘電率εｒ１より低くしている。
εｒ１ ＞ εｒ２ Embodiment 2. FIG.
2 is a cross-sectional view showing a high frequency amplifier according to Embodiment 2 of the present invention. In FIG. 2, the same reference numerals as those in FIG.
In the first embodiment, the wiring 11 connected to the source electrode 7 of the transistor is formed in the insulating layer film 5 between the transistor and the matching circuit 10. Then, instead of forming the wiring 11, the relative dielectric constant εr2 of the insulating layer film 5 between the transistor and the matching circuit 10 is made lower than the relative dielectric constant εr1 of the insulating layer film 4 on which the transistor is formed. .
εr1> εr2

整合回路１０とトランジスタの間にある容量成分は、整合回路１０とトランジスタの間にある絶縁層膜５の誘電率εｒに比例する。
そこで、この実施の形態２では、整合回路１０とトランジスタの間にある容量成分を小さくするために、トランジスタに直接触れていない絶縁層膜５を比誘電率が小さい材料で構成し、絶縁層膜５の比誘電率εｒ２を、トランジスタが形成されている絶縁層膜４の比誘電率εｒ１より低くしている。
これにより、整合回路１０とトランジスタの間にある容量成分を小さくして、トランジスタの電気特性の変化を防止することができる効果を奏する。
なお、この実施の形態２でも、上記実施の形態１と同様に、トランジスタのゲート電極８及びドレイン電極９の上部を覆う配線１１をトランジスタと整合回路１０の間にある絶縁層膜５に形成するようにしてもよい。 The capacitance component between the matching circuit 10 and the transistor is proportional to the dielectric constant εr of the insulating layer film 5 between the matching circuit 10 and the transistor.
Therefore, in the second embodiment, in order to reduce the capacitance component between the matching circuit 10 and the transistor, the insulating layer film 5 not directly touching the transistor is made of a material having a low relative dielectric constant, and the insulating layer film 5 is set lower than the relative dielectric constant εr1 of the insulating layer film 4 on which the transistor is formed.
As a result, there is an effect that the capacitance component between the matching circuit 10 and the transistor can be reduced to prevent a change in the electrical characteristics of the transistor.
In the second embodiment, as in the first embodiment, the wiring 11 covering the upper portions of the gate electrode 8 and the drain electrode 9 of the transistor is formed in the insulating layer film 5 between the transistor and the matching circuit 10. You may do it.

実施の形態３．
図３はこの発明の実施の形態３による高周波増幅器を示す断面図であり、図３において、図１と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態１では、トランジスタと整合回路１０の間にある絶縁層膜５に、トランジスタのソース電極７と接続されている配線１１が形成されているものを示したが、この実施の形態３では、配線１１を形成する代わりに、トランジスタと整合回路１０の間にある絶縁層膜５の厚さｄ２を１０マイクロメートル以下で、トランジスタが形成されている絶縁層膜４の厚さｄ１より厚くしている。
１０μｍ ≧ ｄ２ ＞ ｄ１
なお、多層絶縁層膜３を構成している絶縁層膜４，５，６の厚さは、通常、１０μｍ以下であるため、ここでも、絶縁層膜５の厚さｄ２を１０μｍ以下としている。 Embodiment 3 FIG.
3 is a sectional view showing a high frequency amplifier according to Embodiment 3 of the present invention. In FIG. 3, the same reference numerals as those in FIG.
In the first embodiment, the insulating layer film 5 between the transistor and the matching circuit 10 is provided with the wiring 11 connected to the source electrode 7 of the transistor. Then, instead of forming the wiring 11, the thickness d2 of the insulating layer film 5 between the transistor and the matching circuit 10 is 10 micrometers or less, and is thicker than the thickness d1 of the insulating layer film 4 on which the transistor is formed. doing.
10 μm ≧ d2> d1
In addition, since the thickness of the insulating layer films 4, 5, and 6 constituting the multilayer insulating layer film 3 is usually 10 μm or less, the thickness d2 of the insulating layer film 5 is also set to 10 μm or less here.

整合回路１０とトランジスタの間にある容量成分は、整合回路１０とトランジスタの距離に反比例する。
そこで、この実施の形態３では、整合回路１０とトランジスタの間にある容量成分を小さくするために、絶縁層膜５の厚さｄ２を厚くすることで、整合回路１０とトランジスタの距離を長くしている。
これにより、整合回路１０とトランジスタの間にある容量成分を小さくして、トランジスタの電気特性の変化を防止することができる効果を奏する。 The capacitive component between the matching circuit 10 and the transistor is inversely proportional to the distance between the matching circuit 10 and the transistor.
Therefore, in the third embodiment, the distance between the matching circuit 10 and the transistor is increased by increasing the thickness d2 of the insulating layer film 5 in order to reduce the capacitance component between the matching circuit 10 and the transistor. ing.
As a result, there is an effect that the capacitance component between the matching circuit 10 and the transistor can be reduced to prevent a change in the electrical characteristics of the transistor.

なお、この実施の形態３でも、上記実施の形態１と同様に、トランジスタのゲート電極８及びドレイン電極９の上部を覆う配線１１をトランジスタと整合回路１０の間にある絶縁層膜５に形成するようにしてもよい。
また、上記実施の形態２と同様に、トランジスタと整合回路１０の間にある絶縁層膜５の比誘電率εｒ２を、トランジスタが形成されている絶縁層膜４の比誘電率εｒ１より低くしてもよい。 In the third embodiment, as in the first embodiment, the wiring 11 covering the upper portions of the gate electrode 8 and the drain electrode 9 of the transistor is formed in the insulating layer film 5 between the transistor and the matching circuit 10. You may do it.
Similarly to the second embodiment, the dielectric constant εr2 of the insulating layer film 5 between the transistor and the matching circuit 10 is set lower than the dielectric constant εr1 of the insulating layer film 4 on which the transistor is formed. Also good.

実施の形態４．
図４はこの発明の実施の形態４による高周波増幅器を示す断面図であり、図４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
配線２１はトランジスタのドレイン電極９と整合回路１０を接続している金属部材であり、整合回路１０が形成されている絶縁層膜６において、トランジスタのゲート電極８及びドレイン電極９の上部を覆っている配線１１が形成されている領域と重なる領域に形成されている。 Embodiment 4 FIG.
4 is a cross-sectional view showing a high-frequency amplifier according to Embodiment 4 of the present invention. In FIG. 4, the same reference numerals as those in FIG.
The wiring 21 is a metal member that connects the drain electrode 9 of the transistor and the matching circuit 10, and covers the upper portions of the gate electrode 8 and the drain electrode 9 of the transistor in the insulating layer film 6 in which the matching circuit 10 is formed. It is formed in a region overlapping with a region where the wiring 11 is formed.

図５は図４の高周波増幅器の中で、点線で囲まれている部分の等価的な回路図である。
点線で囲まれている部分において、保護配線である配線１１と配線２１との間には容量成分がある。
また、トランジスタのドレイン電極９と整合回路１０を接続している配線２１は、シャントインダクタに相当する。
したがって、配線１１と配線２１の間に存在する容量成分は、図５に示すように、シャントインダクタとグラウンドを接続する容量成分に相当し、図５のような回路構成は広帯域増幅回路として機能する。
これにより、上記実施の形態１と同様に、トランジスタの電気特性の変化を防止することができるほか、広帯域な特性を得ることができる効果を奏する。 FIG. 5 is an equivalent circuit diagram of a portion surrounded by a dotted line in the high-frequency amplifier of FIG.
In a portion surrounded by a dotted line, there is a capacitive component between the wiring 11 and the wiring 21 which are protective wirings.
The wiring 21 connecting the drain electrode 9 of the transistor and the matching circuit 10 corresponds to a shunt inductor.
Therefore, as shown in FIG. 5, the capacitance component existing between the wiring 11 and the wiring 21 corresponds to the capacitance component connecting the shunt inductor and the ground, and the circuit configuration as shown in FIG. 5 functions as a broadband amplifier circuit. .
As a result, in the same manner as in the first embodiment, a change in electrical characteristics of the transistor can be prevented and a wide band characteristic can be obtained.

実施の形態５．
図６はこの発明の実施の形態５による高周波増幅器を示す断面図であり、図６において、図１と同一符号は同一または相当部分を示すので説明を省略する。
配線２２はトランジスタのゲート電極８と整合回路１０を接続している金属部材であり、整合回路１０が形成されている絶縁層膜６において、トランジスタのゲート電極８及びドレイン電極９の上部を覆っている配線１１が形成されている領域と重なる領域に形成されている。 Embodiment 5 FIG.
6 is a sectional view showing a high frequency amplifier according to Embodiment 5 of the present invention. In FIG. 6, the same reference numerals as those in FIG.
The wiring 22 is a metal member that connects the gate electrode 8 of the transistor and the matching circuit 10, and covers the upper portions of the gate electrode 8 and the drain electrode 9 of the transistor in the insulating layer film 6 in which the matching circuit 10 is formed. It is formed in a region overlapping with a region where the wiring 11 is formed.

図７は図６の高周波増幅器の中で、点線で囲まれている部分の等価的な回路図である。
点線で囲まれている部分において、保護配線である配線１１と配線２２との間には容量成分がある。
また、トランジスタのゲート電極８と整合回路１０を接続している配線２２は、シャントインダクタに相当する。
したがって、配線１１と配線２２の間に存在する容量成分は、図７に示すように、シャントインダクタとグラウンドを接続する容量成分に相当し、図７のような回路構成は広帯域増幅回路として機能する。
これにより、上記実施の形態１と同様に、トランジスタの電気特性の変化を防止することができるほか、広帯域な特性を得ることができる効果を奏する。 FIG. 7 is an equivalent circuit diagram of a portion surrounded by a dotted line in the high-frequency amplifier of FIG.
In a portion surrounded by a dotted line, there is a capacitance component between the wiring 11 and the wiring 22 which are protective wirings.
Further, the wiring 22 connecting the gate electrode 8 of the transistor and the matching circuit 10 corresponds to a shunt inductor.
Therefore, as shown in FIG. 7, the capacitance component existing between the wiring 11 and the wiring 22 corresponds to the capacitance component connecting the shunt inductor and the ground, and the circuit configuration as shown in FIG. 7 functions as a broadband amplifier circuit. .
As a result, in the same manner as in the first embodiment, a change in electrical characteristics of the transistor can be prevented and a wide band characteristic can be obtained.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。   In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

１ 基板、２ エピタキシャル層、３ 多層絶縁層膜、４，５，６ 絶縁層膜、７ ソース電極、８ ゲート電極、９ ドレイン電極、１０ 整合回路、１１ 配線、２１，２２ 配線。   DESCRIPTION OF SYMBOLS 1 Substrate, 2 Epitaxial layer, 3 Multilayer insulation layer film, 4, 5, 6 Insulation layer film, 7 Source electrode, 8 Gate electrode, 9 Drain electrode, 10 Matching circuit, 11 wiring, 21,22 wiring

Claims (5)

複数の絶縁層膜が積層されている多層絶縁層膜と、
前記多層絶縁層膜を構成している絶縁層膜に、ソース電極、ゲート電極及びドレイン電極が形成されているトランジスタと、
前記多層絶縁層膜における複数の絶縁層膜の中で、前記トランジスタが形成されている絶縁層膜より上部にある絶縁層膜に形成され、前記トランジスタのゲート電極又はドレイン電極と接続されている整合回路とを備え、
前記多層絶縁層膜における複数の絶縁層膜の中で、前記トランジスタと前記整合回路の間にある絶縁層膜に、前記トランジスタのソース電極と接続されている配線が形成され、前記配線が前記トランジスタのゲート電極及びドレイン電極の上部を覆っていることを特徴とする高周波増幅器。 A multilayer insulating layer film in which a plurality of insulating layer films are laminated;
A transistor in which a source electrode, a gate electrode and a drain electrode are formed on an insulating layer film constituting the multilayer insulating layer film;
Among the plurality of insulating layer films in the multilayer insulating layer film, matching is formed on the insulating layer film above the insulating layer film on which the transistor is formed and connected to the gate electrode or drain electrode of the transistor With circuit,
Among the plurality of insulating layer films in the multilayer insulating layer film, a wiring connected to the source electrode of the transistor is formed in the insulating layer film between the transistor and the matching circuit, and the wiring is the transistor A high-frequency amplifier characterized by covering the upper part of the gate electrode and drain electrode of the above. 複数の絶縁層膜が積層されている多層絶縁層膜と、
前記多層絶縁層膜を構成している絶縁層膜に、ソース電極、ゲート電極及びドレイン電極が形成されているトランジスタと、
前記多層絶縁層膜における複数の絶縁層膜の中で、前記トランジスタが形成されている絶縁層膜より上部にある絶縁層膜に形成され、前記トランジスタのゲート電極又はドレイン電極と接続されている整合回路とを備え、
前記多層絶縁層膜における複数の絶縁層膜の中で、前記トランジスタと前記整合回路の間にある絶縁層膜の比誘電率が、前記トランジスタが形成されている絶縁層膜の比誘電率より低いことを特徴とする高周波増幅器。 A multilayer insulating layer film in which a plurality of insulating layer films are laminated;
A transistor in which a source electrode, a gate electrode and a drain electrode are formed on an insulating layer film constituting the multilayer insulating layer film;
Among the plurality of insulating layer films in the multilayer insulating layer film, matching is formed on the insulating layer film above the insulating layer film on which the transistor is formed and connected to the gate electrode or drain electrode of the transistor With circuit,
Among the plurality of insulating layer films in the multilayer insulating layer film, the dielectric constant of the insulating layer film between the transistor and the matching circuit is lower than the dielectric constant of the insulating layer film in which the transistor is formed A high-frequency amplifier characterized by that. 複数の絶縁層膜が積層されている多層絶縁層膜と、
前記多層絶縁層膜を構成している絶縁層膜に、ソース電極、ゲート電極及びドレイン電極が形成されているトランジスタと、
前記多層絶縁層膜における複数の絶縁層膜の中で、前記トランジスタが形成されている絶縁層膜より上部にある絶縁層膜に形成され、前記トランジスタのゲート電極又はドレイン電極と接続されている整合回路とを備え、
前記多層絶縁層膜における複数の絶縁層膜の中で、前記トランジスタと前記整合回路の間にある絶縁層膜の厚さが１０マイクロメートル以下であり、かつ、前記トランジスタが形成されている絶縁層膜の厚さより厚いことを特徴とする高周波増幅器。 A multilayer insulating layer film in which a plurality of insulating layer films are laminated;
A transistor in which a source electrode, a gate electrode and a drain electrode are formed on an insulating layer film constituting the multilayer insulating layer film;
Among the plurality of insulating layer films in the multilayer insulating layer film, matching is formed on the insulating layer film above the insulating layer film on which the transistor is formed and connected to the gate electrode or drain electrode of the transistor With circuit,
Among the plurality of insulating layer films in the multilayer insulating layer film, the insulating layer film between the transistor and the matching circuit has a thickness of 10 micrometers or less, and the insulating layer in which the transistor is formed A high frequency amplifier characterized by being thicker than the thickness of the film. 前記多層絶縁層膜における複数の絶縁層膜の中で、前記トランジスタと前記整合回路の間にある絶縁層膜の比誘電率が、前記トランジスタが形成されている絶縁層膜の比誘電率より低く、前記トランジスタと前記整合回路の間にある絶縁層膜の厚さが１０マイクロメートル以下であり、かつ、前記トランジスタが形成されている絶縁層膜の厚さより厚いことを特徴とする請求項１記載の高周波増幅器。   Among the plurality of insulating layer films in the multilayer insulating layer film, the relative dielectric constant of the insulating layer film between the transistor and the matching circuit is lower than the relative dielectric constant of the insulating layer film in which the transistor is formed. 2. The insulating layer film between the transistor and the matching circuit is 10 micrometers or less in thickness, and is thicker than the insulating layer film on which the transistor is formed. High frequency amplifier. 前記整合回路が形成されている絶縁層膜において、前記トランジスタのソース電極と接続されている配線が形成されている領域と重なる領域に、前記トランジスタのゲート電極又はドレイン電極と前記整合回路を接続している配線が形成されていることを特徴とする請求項１記載の高周波増幅器。   In the insulating layer film in which the matching circuit is formed, the gate electrode or the drain electrode of the transistor and the matching circuit are connected to a region overlapping with a region where a wiring connected to the source electrode of the transistor is formed. The high-frequency amplifier according to claim 1, wherein a wiring is formed.
JP2013242081A 2013-11-22 2013-11-22 High frequency amplifier Pending JP2015103913A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013242081A JP2015103913A (en) 2013-11-22 2013-11-22 High frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013242081A JP2015103913A (en) 2013-11-22 2013-11-22 High frequency amplifier

Publications (1)

Publication Number Publication Date
JP2015103913A true JP2015103913A (en) 2015-06-04

Family

ID=53379307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013242081A Pending JP2015103913A (en) 2013-11-22 2013-11-22 High frequency amplifier

Country Status (1)

Country Link
JP (1) JP2015103913A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205997B2 (en) 2019-03-20 2021-12-21 Fujitsu Limited Power amplification apparatus and electromagnetic radiation apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205997B2 (en) 2019-03-20 2021-12-21 Fujitsu Limited Power amplification apparatus and electromagnetic radiation apparatus

Similar Documents

Publication Publication Date Title
US10743404B2 (en) PCB based semiconductor device
US9425176B2 (en) Cascode transistor device and manufacturing method thereof
JP6266219B2 (en) Semiconductor device
TWI569576B (en) Output matching network having a single combined series and shunt capacitor component
TWI524511B (en) Compound semiconductor integrated circuit
JP6273247B2 (en) High frequency semiconductor amplifier
JP6349079B2 (en) Integrated circuit including integrated passive element and method of manufacturing the same
CN106328597A (en) Electronic apparatus operable in high frequencies
US9602061B2 (en) Distributed amplifier
JP2015103913A (en) High frequency amplifier
JP2012084723A (en) Semiconductor device
WO2009107182A1 (en) Semiconductor device having electrode pad and radio circuit apparatus comprising the semiconductor device
US9299657B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2014060265A (en) Compound semiconductor integrated circuit
JPWO2019017206A1 (en) Circuit module
JP2010245819A (en) Amplifier circuit
JP6101162B2 (en) Semiconductor device
JP2016134600A (en) Semiconductor device
US9166270B2 (en) Balun with integrated decoupling as ground shield
JP6343047B2 (en) Semiconductor device
JP6560287B2 (en) Microwave semiconductor device
JP2006203082A (en) Integrated element
JP2016171170A (en) Signal propagation structure in integrated circuit
JP6057779B2 (en) Semiconductor device
JP2018142583A (en) Monolithic microwave integrated circuit