JP2015099871A - Capacitor - Google Patents

Capacitor Download PDF

Info

Publication number
JP2015099871A
JP2015099871A JP2013239803A JP2013239803A JP2015099871A JP 2015099871 A JP2015099871 A JP 2015099871A JP 2013239803 A JP2013239803 A JP 2013239803A JP 2013239803 A JP2013239803 A JP 2013239803A JP 2015099871 A JP2015099871 A JP 2015099871A
Authority
JP
Japan
Prior art keywords
dielectric
layer
capacitor
external electrode
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013239803A
Other languages
Japanese (ja)
Inventor
秀俊 増田
Hidetoshi Masuda
秀俊 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013239803A priority Critical patent/JP2015099871A/en
Priority to PCT/JP2014/078864 priority patent/WO2015076079A1/en
Publication of JP2015099871A publication Critical patent/JP2015099871A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/085Vapour deposited

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a porous capacitor that does not float in plating solution and allows properly plating internal electrodes.SOLUTION: A capacitor according to the present invention includes a dielectric layer, a first external electrode layer, a second external electrode layer, a lining film, first internal electrodes, and second internal electrodes. The dielectric layer includes a first surface, a second surface on the opposite side of the first surface, and a plurality of through holes communicating with the first surface and the second surface, and is composed of a first dielectric material. The first external electrode layer is disposed on the first surface. The second external electrode layer is disposed on the second surface. The lining film is composed of a second dielectric material having higher specific gravity than the first dielectric material, and is disposed on inner peripheral surfaces of the plurality of through holes. The first internal electrodes are formed in a part of the plurality of through holes and are connected to the first external electrode layer. The second internal electrodes are formed in the other part of the through holes and are connected to the second external electrode layer.

Description

本発明は、ポーラスコンデンサに関する。   The present invention relates to a porous capacitor.

近年、新しいタイプのコンデンサとしてポーラスコンデンサが開発されている。ポーラスコンデンサは、アルミニウム等の金属表面に形成される金属酸化物がポーラス(細孔の貫通孔)構造を形成する性質を利用してポーラス内に内部電極を形成し、金属酸化物を誘電体としてコンデンサとしたものである。   In recent years, a porous capacitor has been developed as a new type of capacitor. Porous capacitors use a property that a metal oxide formed on a metal surface such as aluminum forms a porous (through-hole) structure, forms an internal electrode in the porous, and uses the metal oxide as a dielectric. It is a capacitor.

誘電体の表面及び裏面にはそれぞれ外部導電体が積層され、ポーラス内に形成される内部電極は表面の外部導電体と裏面の外部導電体のいずれか一方に接続される。内部電極と接続されない側の外部導電体との間は、空隙又は絶縁性材料によって絶縁される。これにより内部電極は、誘電体を介して対向する対向電極(正極又は負極)として機能する。   External conductors are laminated on the front surface and the back surface of the dielectric, respectively, and the internal electrode formed in the porous is connected to either the external conductor on the front surface or the external conductor on the back surface. The external conductor on the side not connected to the internal electrode is insulated by a gap or an insulating material. Thereby, an internal electrode functions as a counter electrode (a positive electrode or a negative electrode) which opposes via a dielectric.

例えば、特許文献1及び特許文献2には、このような構造を有するポーラスコンデンサが開示されている。いずれの特許文献においても、電解メッキ等によってポーラス内に内部電極が形成され、内部電極の一端は一方の導電体に接続され、他端は他方の導電体と絶縁されている。   For example, Patent Literature 1 and Patent Literature 2 disclose a porous capacitor having such a structure. In any of the patent documents, an internal electrode is formed in the porous by electrolytic plating or the like, one end of the internal electrode is connected to one conductor, and the other end is insulated from the other conductor.

特許4493686号公報Japanese Patent No. 4493686 特開2009−76850号公報JP 2009-76850 A

しかしながら、アルミニウムの酸化物であるAlは、ポーラス構造を容易に形成することができる反面、比重が比較的低い。したがって、内部電極を形成するためのメッキ液に浸漬した際、当該メッキ液に浮いてしまい、内部電極を適切にメッキすることが難しかった。 However, Al 2 O 3 that is an oxide of aluminum can easily form a porous structure, but has a relatively low specific gravity. Therefore, when immersed in a plating solution for forming the internal electrode, it floats on the plating solution and it is difficult to appropriately plate the internal electrode.

以上のような事情に鑑み、本発明の目的は、メッキ液に浮かず、内部電極を適切にメッキすることが可能なポーラスコンデンサを提供することにある。   In view of the circumstances as described above, an object of the present invention is to provide a porous capacitor capable of appropriately plating an internal electrode without floating on a plating solution.

上記目的を達成するため、本発明の一形態に係るコンデンサは、誘電体層と、第1の外部電極層と、第2の外部電極層と、ライニング膜と、第1の内部電極と、第2の内部電極とを具備する。
上記誘電体層は、第1の面と、上記第1の面の反対側の第2の面と、上記第1の面と上記第2の面に連通する複数の貫通孔とを備え、第1の誘電性材料からなる。
上記第1の外部電極層は、上記第1の面に配設される。
上記第2の外部電極層は、上記第2の面に配設される。
上記ライニング膜は、上記第1の誘電性材料よりも比重の高い第2の誘電性材料からなり、上記複数の貫通孔の内周面上に配設される。
上記第1の内部電極は、上記複数の貫通孔の一部に形成され、上記第1の外部電極層に接続される。
上記第2の内部電極は、上記複数の貫通孔の他の一部に形成され、上記第2の外部電極層に接続される。
In order to achieve the above object, a capacitor according to an embodiment of the present invention includes a dielectric layer, a first external electrode layer, a second external electrode layer, a lining film, a first internal electrode, 2 internal electrodes.
The dielectric layer includes a first surface, a second surface opposite to the first surface, a plurality of through holes communicating with the first surface and the second surface, 1 dielectric material.
The first external electrode layer is disposed on the first surface.
The second external electrode layer is disposed on the second surface.
The lining film is made of a second dielectric material having a specific gravity higher than that of the first dielectric material, and is disposed on inner peripheral surfaces of the plurality of through holes.
The first internal electrode is formed in a part of the plurality of through holes and connected to the first external electrode layer.
The second internal electrode is formed in another part of the plurality of through holes and connected to the second external electrode layer.

本発明の一実施形態に係るコンデンサの斜視図である。It is a perspective view of the capacitor concerning one embodiment of the present invention. 同コンデンサの断面図である。It is sectional drawing of the same capacitor. 同コンデンサが備える誘電体層の斜視図である。It is a perspective view of the dielectric material layer with which the same capacitor is provided. 同コンデンサが備える誘電体層の断面図である。It is sectional drawing of the dielectric material layer with which the same capacitor | condenser is provided. 同コンデンサが備えるライニング膜、第1内部電極及び第2内部電極を示す図2の拡大図である。FIG. 3 is an enlarged view of FIG. 2 showing a lining film, a first internal electrode, and a second internal electrode included in the capacitor. 同コンデンサの備える誘電体層の層面方向と垂直な方向から見た同コンデンサの拡大断面図である。It is the expanded sectional view of the same capacitor seen from the direction perpendicular to the layer surface direction of the dielectric layer with which the same capacitor is provided. 同コンデンサの製造プロセスを示す模式図である。It is a schematic diagram which shows the manufacturing process of the same capacitor. 同コンデンサの製造プロセスを示す模式図である。It is a schematic diagram which shows the manufacturing process of the same capacitor. 同コンデンサの製造プロセスを示す模式図である。It is a schematic diagram which shows the manufacturing process of the same capacitor. 同コンデンサの製造プロセスを示す模式図である。It is a schematic diagram which shows the manufacturing process of the same capacitor. 同コンデンサの製造プロセスを示す模式図である。It is a schematic diagram which shows the manufacturing process of the same capacitor. 上記製造プロセスの電解メッキ工程を説明するための模試的な図である。It is a schematic diagram for demonstrating the electrolytic plating process of the said manufacturing process. 各誘電性材料の誘電率と絶縁破壊電界強度との関係を示す表であり、横軸が誘電率、縦軸が絶縁破壊電界強度を示す。(出典:P. Jain, E. J. Rymaszewski, "Embedded thin film capacitors-theoretical limits", IEEE Transactions on Advanced Packaging, 2002年8月、第25巻, pp.454)It is a table | surface which shows the relationship between the dielectric constant and dielectric breakdown electric field strength of each dielectric material, and a horizontal axis shows a dielectric constant and a vertical axis | shaft shows a dielectric breakdown electric field strength. (Source: P. Jain, E. J. Rymaszewski, "Embedded thin film capacitors-theoretical limits", IEEE Transactions on Advanced Packaging, August 2002, Vol. 25, pp.454)

本発明の一実施形態に係るコンデンサは、誘電体層と、第1の外部電極層と、第2の外部電極層と、ライニング膜と、第1の内部電極と、第2の内部電極とを具備する。
上記誘電体層は、第1の面と、上記第1の面の反対側の第2の面と、上記第1の面と上記第2の面に連通する複数の貫通孔とを備え、第1の誘電性材料からなる。
上記第1の外部電極層は、上記第1の面に配設される。
上記第2の外部電極層は、上記第2の面に配設される。
上記ライニング膜は、上記第1の誘電性材料よりも比重の高い第2の誘電性材料からなり、上記複数の貫通孔の内周面上に配設される。
上記第1の内部電極は、上記複数の貫通孔の一部に形成され、上記第1の外部電極層に接続される。
上記第2の内部電極は、上記複数の貫通孔の他の一部に形成され、上記第2の外部電極層に接続される。
A capacitor according to an embodiment of the present invention includes a dielectric layer, a first external electrode layer, a second external electrode layer, a lining film, a first internal electrode, and a second internal electrode. It has.
The dielectric layer includes a first surface, a second surface opposite to the first surface, a plurality of through holes communicating with the first surface and the second surface, 1 dielectric material.
The first external electrode layer is disposed on the first surface.
The second external electrode layer is disposed on the second surface.
The lining film is made of a second dielectric material having a specific gravity higher than that of the first dielectric material, and is disposed on inner peripheral surfaces of the plurality of through holes.
The first internal electrode is formed in a part of the plurality of through holes and connected to the first external electrode layer.
The second internal electrode is formed in another part of the plurality of through holes and connected to the second external electrode layer.

この構成によれば、貫通孔内に、第1の誘電性材料よりも比重の高い第2の誘電性材料からなるライニング膜が配設される。これにより、第1の内部電極及び第2の内部電極を電解メッキにより形成する際に、メッキ液に浮かなくなり、メッキ不良を防止することができる。したがって、ポーラスコンデンサをより安定的に製造することが可能となる。   According to this configuration, the lining film made of the second dielectric material having a specific gravity higher than that of the first dielectric material is disposed in the through hole. As a result, when the first internal electrode and the second internal electrode are formed by electrolytic plating, they do not float in the plating solution, and plating defects can be prevented. Therefore, the porous capacitor can be manufactured more stably.

上記第2の誘電性材料は、上記第1の誘電性材料よりも誘電率が高くてもよい。   The second dielectric material may have a dielectric constant higher than that of the first dielectric material.

この構成によれば、第1の内部電極及び第2の内部電極の間に挟まれた、第1の誘電性材料からなる誘電体層及び第2の誘電性材料からなるライニング膜の2種類の誘電体により、単位容量が発生する。これらが第1の外部電極及び第2の外部電極を介して並列接続されることで、コンデンサの素子容量が既定される。即ち、上記第2の誘電性材料を用いることで、単位容量を高め、コンデンサの素子容量を高めることが可能となる。   According to this configuration, two kinds of layers, that is, a dielectric layer made of the first dielectric material and a lining film made of the second dielectric material, sandwiched between the first internal electrode and the second internal electrode. A unit capacitance is generated by the dielectric. These are connected in parallel via the first external electrode and the second external electrode, whereby the element capacity of the capacitor is determined. That is, by using the second dielectric material, the unit capacitance can be increased and the element capacitance of the capacitor can be increased.

上記第2の誘電性材料は、誘電率と絶縁破壊電界強度との積の値が上記第1の誘電性材料よりも大きくてもよい。   The second dielectric material may have a product value of a dielectric constant and a breakdown electric field strength larger than that of the first dielectric material.

この構成によれば、第1の内部電極及び第2の内部電極間に挟まれた誘電体層及びライニング膜の厚みを小さくした場合であっても、絶縁耐圧を維持することが可能となる。したがって、コンデンサの素子サイズが小型化した場合であっても、不具合を防止しつつ、素子容量を大きくすることが可能となる。   According to this configuration, the withstand voltage can be maintained even when the thickness of the dielectric layer and the lining film sandwiched between the first internal electrode and the second internal electrode is reduced. Therefore, even when the element size of the capacitor is reduced, it is possible to increase the element capacitance while preventing problems.

上記ライニング膜は、原子層成長法によって形成されていてもよい。   The lining film may be formed by an atomic layer growth method.

この構成によれば、貫通孔の内周面に凹凸があっても、薄く、かつ均質なライニング膜を形成することができる。   According to this configuration, a thin and uniform lining film can be formed even if the inner peripheral surface of the through hole is uneven.

以下、図面を参照しながら、本発明の実施形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[コンデンサの構成]
図1は、本発明の一実施形態に係るコンデンサ100の斜視図であり、図2はコンデンサ100の断面図である。これらの図に示すように、コンデンサ100は、誘電体層101、第1外部電極層102、第2外部電極層103、ライニング膜104、第1内部電極105及び第2内部電極106を有する。
[Configuration of capacitor]
FIG. 1 is a perspective view of a capacitor 100 according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the capacitor 100. As shown in these drawings, the capacitor 100 includes a dielectric layer 101, a first external electrode layer 102, a second external electrode layer 103, a lining film 104, a first internal electrode 105, and a second internal electrode 106.

第1外部電極層102、誘電体層101及び第2外部電極層103はこの順で積層され、即ち誘電体層101は、第1外部電極層102及び第2外部電極層103によって挟まれている。第1内部電極105及び第2内部電極106は、図2に示すように誘電体層101に形成された貫通孔101aの内部に形成されている。なお、コンデンサ100には、ここに示す以外の構成、例えば、第1外部電極層102及び第2外部電極層103にそれぞれ接続された配線等が設けられていてもよい。   The first external electrode layer 102, the dielectric layer 101, and the second external electrode layer 103 are laminated in this order, that is, the dielectric layer 101 is sandwiched between the first external electrode layer 102 and the second external electrode layer 103. . The first internal electrode 105 and the second internal electrode 106 are formed inside a through hole 101a formed in the dielectric layer 101 as shown in FIG. The capacitor 100 may be provided with a configuration other than that shown here, for example, wirings connected to the first external electrode layer 102 and the second external electrode layer 103, respectively.

誘電体層101は、コンデンサ100の誘電体として機能する層であり、第1誘電性材料からなる。第1誘電性材料としては、後述する貫通孔(ポーラス)を形成することが可能な材料からなるものとすることができ、特に陽極酸化されると自己組織化作用によってポーラスを生じる材料が好適である。このような材料としては、酸化アルミニウム(Al)を挙げることができる。また、この他に第1誘電性材料は、弁金属(Al、Ta、Nb、Ti、Zr、Hf、Zn、W、Sb)の酸化物からなるものとすることが可能である。誘電体層101の図1における垂直方向の厚みは特に限定されないが、例えば数μm〜数百μmとすることができる。 The dielectric layer 101 is a layer that functions as a dielectric of the capacitor 100 and is made of a first dielectric material. The first dielectric material can be made of a material capable of forming a through-hole (porous), which will be described later, and is particularly preferably a material that generates a porous layer by self-organization when anodized. is there. As such a material, aluminum oxide (Al 2 O 3 ) can be given. In addition, the first dielectric material can be made of an oxide of valve metal (Al, Ta, Nb, Ti, Zr, Hf, Zn, W, Sb). The thickness of the dielectric layer 101 in the vertical direction in FIG. 1 is not particularly limited, but can be, for example, several μm to several hundred μm.

図3は誘電体層101の斜視図であり、図4は誘電体層101の断面図である。これらの図に示すように、誘電体層101には、複数の貫通孔101aが形成されている。誘電体層101の層面方向に平行な表面を第1の面101bとし、その反対側の面を第2の面101cとすると、貫通孔101aは第1の面101b及び第2の面101cに垂直な方向(誘電体層101の厚み方向)に沿って形成され、第1の面101b及び第2の面101cに連通するように形成されている。なお、図3等に示す貫通孔101aの数や大きさ、形状は便宜的なものであり、実際のものはより小さく、多数であり、形状も多様である。   FIG. 3 is a perspective view of the dielectric layer 101, and FIG. 4 is a cross-sectional view of the dielectric layer 101. As shown in these drawings, the dielectric layer 101 has a plurality of through holes 101a. When the surface parallel to the layer surface direction of the dielectric layer 101 is a first surface 101b and the opposite surface is a second surface 101c, the through hole 101a is perpendicular to the first surface 101b and the second surface 101c. The first surface 101b and the second surface 101c are formed so as to communicate with each other (in the thickness direction of the dielectric layer 101). Note that the number, size, and shape of the through-holes 101a shown in FIG. 3 and the like are for convenience, the actual ones are smaller, many, and the shapes are various.

第1外部電極層102は、図2に示すように、誘電体層101の第1の面101b上に配設されている。第1外部電極層102は導電性材料、例えば、Cu、Ni、Ag、Sn、Pb、Zn等の純金属やこれらの合金(ハンダ、鉛フリーハンダを含む)であるものとすることができる。第1外部電極層102の厚さは例えば数十nm〜数μmであるものとすることができる。また、第1外部電極層102は、複数層の導電性材料が積層されるように配設されたものとすることも可能である。   As shown in FIG. 2, the first external electrode layer 102 is disposed on the first surface 101 b of the dielectric layer 101. The first external electrode layer 102 can be a conductive material, for example, a pure metal such as Cu, Ni, Ag, Sn, Pb, Zn, or an alloy thereof (including solder and lead-free solder). The thickness of the first external electrode layer 102 can be several tens of nm to several μm, for example. Further, the first external electrode layer 102 may be disposed so that a plurality of layers of conductive materials are laminated.

第2外部電極層103は、図2に示すように、誘電体層101の第2の面101c上に配設されている。第2外部電極層103は、第1外部電極層102と同様の導電性材料からなるものとすることができ、その厚さは例えば数nm〜数μmであるものとすることができる。第2外部電極層103の構成材料は第1外部電極層102の構成材料と同一でもよく異なっていてもよい。また、第2外部電極層103も、複数層の導電性材料が積層されるように配設されたものとすることが可能である。   The second external electrode layer 103 is disposed on the second surface 101c of the dielectric layer 101 as shown in FIG. The second external electrode layer 103 can be made of the same conductive material as the first external electrode layer 102, and the thickness thereof can be, for example, several nm to several μm. The constituent material of the second external electrode layer 103 may be the same as or different from the constituent material of the first external electrode layer 102. The second external electrode layer 103 can also be arranged so that a plurality of layers of conductive materials are laminated.

図5は、ライニング膜104、第1内部電極105及び第2内部電極106を示す図2の拡大図であり、図6は、コンデンサ100を、誘電体層101の層面方向と垂直な方向から見た拡大断面図である。なお、図6のt1は、第1内部電極105及び第2内部電極106間の誘電体層の厚みを示し、t2は、ライニング膜の厚みを示す。   5 is an enlarged view of FIG. 2 showing the lining film 104, the first internal electrode 105, and the second internal electrode 106. FIG. 6 shows the capacitor 100 viewed from a direction perpendicular to the layer surface direction of the dielectric layer 101. FIG. FIG. 6 indicates the thickness of the dielectric layer between the first internal electrode 105 and the second internal electrode 106, and t2 indicates the thickness of the lining film.

ライニング膜104は、複数の貫通孔101aの内周面に配設されており、例えば、複数の貫通孔101aの内周面を被覆する筒状に形成されている。ライニング膜104の厚みt2は、誘電体層101の厚みt1等を鑑みて適宜設定することができ、例えば数nm〜数十nmとすることができる。ライニング膜104は、第1誘電性材料よりも比重の高い誘電性材料、例えば、TaO、ZrO、TiO/TaO、STO(SrTiO)、BST((Ba,Sr(1−X)TiO)等で形成される。このようなライニング膜104は、例えばALD(原子層成長法)で成膜されたものとすることができる。以下、ライニング膜104の構成材料を第2誘電性材料とする。第2誘電性材料の詳細については後述する。 The lining film | membrane 104 is arrange | positioned by the internal peripheral surface of the several through-hole 101a, for example, is formed in the cylinder shape which coat | covers the internal peripheral surface of the several through-hole 101a. The thickness t2 of the lining film 104 can be appropriately set in view of the thickness t1 of the dielectric layer 101 and the like, and can be set to several nm to several tens of nm, for example. The lining film 104 is a dielectric material having a specific gravity higher than that of the first dielectric material, for example, TaO X , ZrO 2 , TiO X / TaO X , STO (SrTiO 3 ), BST ((Ba x , Sr (1-X ) TiO 3 ), etc. Such a lining film 104 may be formed by, for example, ALD (atomic layer growth method), hereinafter, a constituent material of the lining film 104 is a second dielectric. The details of the second dielectric material will be described later.

第1内部電極105は、コンデンサ100の一方の対向電極として機能する。図5及び図6等に示すように、第1内部電極105は、ライニング膜104が配設された複数の貫通孔101a内に形成される。第1内部電極105は、例えば、Cu、Ni、Ag、Sn、Pb、Zn等の純金属やこれらの合金(Cu、ハンダ、鉛フリーハンダを含む)であるものとすることができる。また第1内部電極105は、複数の導電性材料が厚み方向(貫通孔101aの深さ方向)に積層されたものとすることも可能である。   The first internal electrode 105 functions as one counter electrode of the capacitor 100. As shown in FIGS. 5 and 6, the first internal electrode 105 is formed in the plurality of through holes 101 a in which the lining film 104 is disposed. The first internal electrode 105 may be a pure metal such as Cu, Ni, Ag, Sn, Pb, Zn, or an alloy thereof (including Cu, solder, lead-free solder), for example. In addition, the first internal electrode 105 may be formed by laminating a plurality of conductive materials in the thickness direction (the depth direction of the through hole 101a).

また、第1内部電極105は、図5に示すように、第1外部電極層102に接続されている。その一方で第1内部電極105は、第2外部電極層103とは離間して形成され、第2外部電極層103と絶縁されている。また、第1内部電極105と第2外部電極層103の間の間隙には、絶縁体(図示せず)が充填されていてもよい。なお、図2等に示す第1内部電極105及び第2内部電極106は1つおきに交互に描かれているが、これらは便宜的なものであり、実際には交互に存在しなくてもよい。   The first internal electrode 105 is connected to the first external electrode layer 102 as shown in FIG. On the other hand, the first internal electrode 105 is formed away from the second external electrode layer 103 and is insulated from the second external electrode layer 103. Further, the gap between the first internal electrode 105 and the second external electrode layer 103 may be filled with an insulator (not shown). The first internal electrodes 105 and the second internal electrodes 106 shown in FIG. 2 and the like are shown alternately every other, but these are for convenience and may not actually exist alternately. Good.

第2内部電極106は、コンデンサ100の他方の対向電極として機能する。図5及び図6等に示すように、第2内部電極106は、ライニング膜104が配設された貫通孔101a内に形成される。第2内部電極106の構成材料は、第1内部電極105の構成材料と同一でもよく異なっていてもよい。また、第2内部電極106も、複数の導電性材料が厚み方向(貫通孔101aの深さ方向)に積層されたものとすることが可能である。   The second internal electrode 106 functions as the other counter electrode of the capacitor 100. As shown in FIGS. 5 and 6, the second internal electrode 106 is formed in the through hole 101 a in which the lining film 104 is disposed. The constituent material of the second internal electrode 106 may be the same as or different from the constituent material of the first internal electrode 105. The second internal electrode 106 can also be formed by laminating a plurality of conductive materials in the thickness direction (the depth direction of the through hole 101a).

また、第2内部電極106は、図5に示すように、第2外部電極層103に接続されている。その一方で第2内部電極106は、第1外部電極層102とは離間して形成され、第1外部電極層102と絶縁されている。また、第2内部電極106と第1外部電極層102の間の間隙には、絶縁体(図示せず)が充填されていてもよい。   The second internal electrode 106 is connected to the second external electrode layer 103 as shown in FIG. On the other hand, the second internal electrode 106 is formed apart from the first external electrode layer 102 and is insulated from the first external electrode layer 102. Further, the gap between the second internal electrode 106 and the first external electrode layer 102 may be filled with an insulator (not shown).

以上のような構成を有するコンデンサ100は、第1内部電極105及び第2内部電極106の間に、第1誘電性材料からなる誘電体層101と、第2誘電性材料からなるライニング膜104の2種類の誘電体が挟まれて、1つのコンデンサ単位ユニットが構成される。対向電極(正極又は負極)として機能する第1内部電極105と第2内部電極106は、どちらが正極であってもよい。さらに、コンデンサ100に含まれる複数の単位ユニットは、第1外部電極層102及び第2外部電極層103を介して並列に接続される。第1内部電極105は第1外部電極層102を介して、第2内部電極106は第2外部電極層103を介して、それぞれ外部への配線や端子等と接続される。   The capacitor 100 having the above-described configuration includes a dielectric layer 101 made of the first dielectric material and a lining film 104 made of the second dielectric material between the first internal electrode 105 and the second internal electrode 106. Two types of dielectrics are sandwiched to form one capacitor unit. Either the first internal electrode 105 or the second internal electrode 106 that functions as a counter electrode (positive electrode or negative electrode) may be a positive electrode. Further, the plurality of unit units included in the capacitor 100 are connected in parallel via the first external electrode layer 102 and the second external electrode layer 103. The first internal electrode 105 is connected to an external wiring, a terminal, and the like via the first external electrode layer 102 and the second internal electrode 106 via the second external electrode layer 103, respectively.

[コンデンサの製造方法]
本実施形態に係るコンデンサ100の製造方法について説明する。なお、以下に示す製造方法は一例であり、コンデンサ100は、以下に示す製造方法とは異なる製造方法によって製造することも可能である。図7乃至図11は、コンデンサ100の製造プロセスを示す模式図である。
[Capacitor manufacturing method]
A method for manufacturing the capacitor 100 according to the present embodiment will be described. In addition, the manufacturing method shown below is an example and the capacitor | condenser 100 can also be manufactured with the manufacturing method different from the manufacturing method shown below. 7 to 11 are schematic views showing the manufacturing process of the capacitor 100. FIG.

図7(a)は、誘電体層101の元となる基材301を示す。誘電体層101を金属酸化物(例えば酸化アルミニウム)からなるものとする場合、基材301はその酸化前の金属(例えばアルミニウム)である。   FIG. 7A shows a base material 301 that is the basis of the dielectric layer 101. When the dielectric layer 101 is made of a metal oxide (for example, aluminum oxide), the base material 301 is a metal (for example, aluminum) before the oxidation.

例えば15℃〜20℃に調整されたシュウ酸(0.1mol/l)溶液中で基材301を陽極として電圧を印加すると、図7(b)に示すように基材301が酸化(陽極酸化)され、基材酸化物302が形成される。この際、基材酸化物302の自己組織化作用によって、基材酸化物302に孔Hが形成される。孔Hは酸化の進行方向、即ち基材301の厚み方向に向かって成長する。   For example, when a voltage is applied with the substrate 301 as an anode in an oxalic acid (0.1 mol / l) solution adjusted to 15 ° C. to 20 ° C., the substrate 301 is oxidized (anodized) as shown in FIG. ) To form a base oxide 302. At this time, holes H are formed in the base material oxide 302 by the self-organizing action of the base material oxide 302. The holes H grow in the direction of progress of oxidation, that is, in the thickness direction of the substrate 301.

なお、陽極酸化の前に基材301に規則的なピット(凹部)を形成しておき、このピットを基点として孔Hを成長させてもよい。このピットの配置により孔Hの配列を制御することが可能となる。ピットは、例えば基材301にモールド(型)を押圧することによって形成することが可能である。   Note that regular pits (concave portions) may be formed in the base material 301 before the anodic oxidation, and the holes H may be grown using the pits as base points. The arrangement of the holes H can be controlled by the arrangement of the pits. The pit can be formed, for example, by pressing a mold (mold) against the base material 301.

陽極酸化の開始から所定時間経過後、基材301に印加されている電圧を増加させる。自己組織化によって形成される孔Hのピッチは、印加電圧の大きさによって決定されるため、孔Hのピッチが拡大するように自己組織化が進行する。これにより、図7(c)に示すように一部の孔Hについて孔の形成が継続すると共に、孔径が拡大する。一方で、孔Hのピッチが拡大したことによって、他の孔Hについては孔の形成が停止する。以下、孔の形成が停止した孔Hを孔H1とし、孔の形成が継続した(拡大した)孔Hを孔H2とする。   After a predetermined time has elapsed from the start of anodization, the voltage applied to the substrate 301 is increased. Since the pitch of the holes H formed by the self-organization is determined by the magnitude of the applied voltage, the self-organization proceeds so that the pitch of the holes H increases. Thereby, as shown in FIG.7 (c), while forming a hole about some holes H, a hole diameter expands. On the other hand, when the pitch of the holes H is increased, the formation of holes for the other holes H is stopped. Hereinafter, the hole H in which the formation of the hole has stopped is referred to as a hole H1, and the hole H in which the formation of the hole has been continued (enlarged) is referred to as a hole H2.

陽極酸化の条件は適宜設定可能であり、例えば、図7(b)に示す1段階目の陽極酸化の印加電圧は数V〜数100V、処理時間は数分〜数日に設定することができる。図7(c)に示す2段階目の陽極酸化の印加電圧では、電圧値を1段階目の数倍とし、処理時間は数分〜数十分に設定することができる。   The anodizing conditions can be set as appropriate. For example, the applied voltage of the first stage anodizing shown in FIG. 7B can be set to several volts to several hundred volts, and the processing time can be set to several minutes to several days. . With the applied voltage of the second stage of anodic oxidation shown in FIG. 7C, the voltage value can be several times that of the first stage, and the processing time can be set to several minutes to several tens of minutes.

例えば、1段階目の印加電圧を40Vとすることにより孔のピッチが100nmの孔Hが形成され、2段階目の印加電圧を80Vとすることにより孔H2のピッチが150nmに拡大される。2段階目の電圧値を上述した範囲内とすることにより、孔H1と孔H2の数を概ね同等とすることが可能である。また、2段階目の電圧印加の処理時間を上述の範囲内とすることにより、孔H2のピッチ変換が十分に完了しつつ、2段階目の電圧印加によって底部に形成される基材酸化物302の厚さを小さくすることができる。2段階目の電圧印加で形成される基材酸化物302は、後の工程で除去されるため、できるだけ薄いことが好ましい。   For example, by setting the applied voltage at the first stage to 40V, holes H with a hole pitch of 100 nm are formed, and by setting the applied voltage at the second stage to 80V, the pitch of the holes H2 is expanded to 150 nm. By setting the voltage value of the second stage within the above-described range, the number of holes H1 and holes H2 can be made substantially equal. Further, by setting the processing time of the second stage voltage application within the above-mentioned range, the base oxide 302 formed on the bottom by the second stage voltage application while the pitch conversion of the holes H2 is sufficiently completed. Can be reduced in thickness. Since the base material oxide 302 formed by the voltage application in the second stage is removed in a later process, it is preferable that the base material oxide 302 be as thin as possible.

さらに、図8(a)に示すように、酸化されていない基材301を除去する。基材301の除去は、例えばウェットエッチングによってすることができる。以降、基材酸化物302の孔H1及び孔H2が形成された側の面を表面302aとし、その反対側の面を裏面302bとする。   Further, as shown in FIG. 8A, the non-oxidized base material 301 is removed. The substrate 301 can be removed by wet etching, for example. Hereinafter, the surface of the base oxide 302 on which the holes H1 and H2 are formed is referred to as a front surface 302a, and the opposite surface is referred to as a back surface 302b.

続いて、図8(b)に示すように、孔H1及び孔H2の内径をさらに拡大させるとともに、拡大された孔H1及び孔H2の内周面にライニング膜303を形成する。まず、孔H1及び孔H2の内径の拡大は、酸やアルカリを用いたウェットエッチング法等で行うことができる。例えば、基材酸化物302がAlで形成される場合には、基材酸化物302を30℃、5wt%のリン酸溶液に10分間浸漬することで、内径を約10nm拡大することができる。 Subsequently, as shown in FIG. 8B, the inner diameters of the holes H1 and H2 are further enlarged, and a lining film 303 is formed on the inner peripheral surfaces of the enlarged holes H1 and H2. First, expansion of the inner diameters of the hole H1 and the hole H2 can be performed by a wet etching method using an acid or an alkali. For example, when the substrate oxide 302 is formed of Al 2 O 3 , the inner diameter is increased by about 10 nm by immersing the substrate oxide 302 in a phosphoric acid solution at 30 ° C. and 5 wt% for 10 minutes. Can do.

ライニング膜303は、ALD、CVD、ゾルゲル法等で成膜することができるが、本実施形態ではALDが好適である。ALDは、真空雰囲気中で、成膜材料となる分子をモノレイヤー毎に吸着、反応させる成膜方法である。ALDにより、微細な凹凸を有する孔H1及び孔H2の内周面に、均一な厚さの膜を形成することが可能となる。TaOからなるライニング膜303を形成する場合には、例えば、タンタルエトキシドを原料とし、原子層堆積の成膜プロセスを繰り返し実施することで、厚さ15nmのライニング膜303を得ることができる。 The lining film 303 can be formed by ALD, CVD, sol-gel method or the like, but ALD is suitable in this embodiment. ALD is a film forming method in which molecules as film forming materials are adsorbed and reacted for each monolayer in a vacuum atmosphere. ALD makes it possible to form a film having a uniform thickness on the inner peripheral surfaces of the holes H1 and H2 having fine irregularities. When the lining film 303 made of TaO X is formed, for example, the lining film 303 having a thickness of 15 nm can be obtained by repeatedly performing the film formation process of atomic layer deposition using tantalum ethoxide as a raw material.

なお、ライニング膜303の形成後も所期の孔径を確保することができる場合には、孔H1及び孔H2の内径を拡大させる工程を実施しなくてもよい。   Note that if the desired hole diameter can be secured even after the lining film 303 is formed, the step of expanding the inner diameters of the holes H1 and H2 may not be performed.

続いて、図8(c)に示すように、基材酸化物302を裏面302b側から所定の厚さで除去する。これは反応性イオンエッチング(RIE:Reactive Ion Etching)によって行うことができる。この際、孔H2が裏面302bに連通し、孔H1は裏面302bに連通しない程度の厚さで、基材酸化物302を除去する。   Subsequently, as shown in FIG. 8C, the base material oxide 302 is removed from the back surface 302b side with a predetermined thickness. This can be performed by reactive ion etching (RIE). At this time, the base oxide 302 is removed so that the hole H2 communicates with the back surface 302b and the hole H1 does not communicate with the back surface 302b.

続いて、図9(a)に示すように、表面302aに導電性材料からなる第1導体層304を成膜する。第1導体層304は、バレルメッキ法等のメッキ法、スパッタ法、真空蒸着法等、任意の方法によって成膜することが可能である。   Subsequently, as shown in FIG. 9A, a first conductor layer 304 made of a conductive material is formed on the surface 302a. The first conductor layer 304 can be formed by any method such as a plating method such as a barrel plating method, a sputtering method, or a vacuum evaporation method.

続いて、第1導体層304をシード層として基材酸化物302に電解メッキを施す。電解メッキの条件としては、例えば、電流密度を0.1〜20A/dm程度、温度を常温〜80℃程度とすることができる。これにより、図9(b)に示すように、孔H2内の所定の厚さ(長さ)のメッキ導体M1が形成される。孔H1にはメッキ液が侵入しないため、孔H1内には第1メッキ導体M1は形成されない。 Subsequently, electrolytic plating is performed on the base oxide 302 using the first conductor layer 304 as a seed layer. As conditions for electrolytic plating, for example, the current density can be set to about 0.1 to 20 A / dm 2 , and the temperature can be set to room temperature to about 80 ° C. As a result, as shown in FIG. 9B, a plating conductor M1 having a predetermined thickness (length) in the hole H2 is formed. Since the plating solution does not enter the hole H1, the first plating conductor M1 is not formed in the hole H1.

続いて、図9(c)に示すように、基材酸化物302を裏面302bから所定の厚さで再度除去する。これは、反応性イオンエッチングによって行うことができる。この際、孔H1が裏面302bに連通する程度の厚さで基材酸化物302を除去する。   Subsequently, as shown in FIG. 9C, the base material oxide 302 is removed again from the back surface 302b with a predetermined thickness. This can be done by reactive ion etching. At this time, the base oxide 302 is removed with a thickness that allows the hole H1 to communicate with the back surface 302b.

続いて、第1導体層304をシード層として再度、基材酸化物302に電解メッキを施す。この際の電解メッキの条件は、メッキ導体M1形成時の条件と同一でもよいし、異なっていてもよい。これにより、図10(a)に示すように、孔H1及び孔H2内に所定の厚さ(長さ)のメッキ導体M2が形成される。メッキ導体M2の厚さは、孔H2の大部分を充填できる程度の厚さとする。孔H1においてはメッキ導体M1が形成されていないので、孔H1に充填されたメッキ導体M2と孔H2に充填されたメッキ導体M2ではその終端位置が異なる。なお、メッキ導体M2はメッキ導体M1と同種の金属材料であってもよく、異種の金属材料であってもよい。   Subsequently, electrolytic plating is performed again on the base oxide 302 using the first conductor layer 304 as a seed layer. The electrolytic plating conditions at this time may be the same as or different from the conditions for forming the plated conductor M1. As a result, as shown in FIG. 10A, a plating conductor M2 having a predetermined thickness (length) is formed in the hole H1 and the hole H2. The thickness of the plating conductor M2 is set to a thickness that can fill most of the hole H2. Since the plated conductor M1 is not formed in the hole H1, the termination position is different between the plated conductor M2 filled in the hole H1 and the plated conductor M2 filled in the hole H2. The plated conductor M2 may be the same type of metal material as the plated conductor M1, or may be a different type of metal material.

以降の説明において、孔H1に充填されたメッキ導体M2を第1内部導体305とし、孔H2に充填されたメッキ導体M1及びメッキ導体M2を第2内部導体306とする(図10(b)参照)。   In the following description, the plated conductor M2 filled in the hole H1 is referred to as a first internal conductor 305, and the plated conductor M1 and the plated conductor M2 filled in the hole H2 are referred to as a second internal conductor 306 (see FIG. 10B). ).

続いて、図10(b)に示すように、基材酸化物302を裏面302bから所定の厚さで再度除去する。これは、機械研磨等によってすることができる。この際、第2内部導体306が裏面302bに露出し、第1内部導体305が裏面302bに露出しない程度の厚さで基材酸化物302を除去する。   Subsequently, as shown in FIG. 10B, the base material oxide 302 is removed again from the back surface 302b with a predetermined thickness. This can be done by mechanical polishing or the like. At this time, the base material oxide 302 is removed with such a thickness that the second inner conductor 306 is exposed on the back surface 302b and the first inner conductor 305 is not exposed on the back surface 302b.

続いて、図10(c)に示すように、裏面302bに導電性材料からなる第2導体層307を成膜する。第2導体層307は、メッキ法、スパッタ法、真空蒸着法等、任意の方法によって成膜することが可能である。   Subsequently, as shown in FIG. 10C, a second conductor layer 307 made of a conductive material is formed on the back surface 302b. The second conductor layer 307 can be formed by any method such as plating, sputtering, or vacuum deposition.

続いて、図11(a)に示すように、第1導体層304を除去する。第1導体層304の除去は、ウェットエッチング法、ドライエッチング法、イオンミリング法、CMP(Chemical Mechanical Polishing)法等によってすることができる。   Subsequently, as shown in FIG. 11A, the first conductor layer 304 is removed. The first conductor layer 304 can be removed by wet etching, dry etching, ion milling, CMP (Chemical Mechanical Polishing), or the like.

続いて、図11(b)に示すように、第2導体層307をシード層として、基材酸化物302に電解エッチングを施す。第2内部導体306は第2導体層307に導通しているため、電解エッチングによりエッチングされる。これにより、孔H2において第2内部導体306が除去された空隙が形成される。一方、第1内部導体305は第2導体層307に導通していないため、電解エッチングによりエッチングされない。   Subsequently, as shown in FIG. 11B, electrolytic etching is performed on the base material oxide 302 using the second conductor layer 307 as a seed layer. Since the second inner conductor 306 is electrically connected to the second conductor layer 307, it is etched by electrolytic etching. As a result, a gap is formed by removing the second inner conductor 306 in the hole H2. On the other hand, since the first inner conductor 305 is not electrically connected to the second conductor layer 307, it is not etched by electrolytic etching.

続いて、図11(c)に示すように、表面302aに導電性材料からなる第3導体層308を成膜する。第3導体層308は、メッキ法、スパッタ法、真空蒸着法等、任意の方法によって成膜することが可能である。   Subsequently, as shown in FIG. 11C, a third conductor layer 308 made of a conductive material is formed on the surface 302a. The third conductor layer 308 can be formed by any method such as plating, sputtering, or vacuum deposition.

以上のようにして、コンデンサ100を製造することが可能である。なお、基材酸化物302は誘電体層101に、第3導体層308は第1外部電極層102に、第2導体層307は第2外部電極層103にそれぞれ対応する。また、ライニング膜303はライニング膜104に、第1内部導体305は第1内部電極105に、第2内部導体306は第2内部電極106にそれぞれ対応する。なお、第1内部導体305と第3導体層308との間、及び第2内部導体306と第2導体層307の間に、図示しない絶縁材料が充填されていてもよい。   As described above, the capacitor 100 can be manufactured. The base oxide 302 corresponds to the dielectric layer 101, the third conductor layer 308 corresponds to the first external electrode layer 102, and the second conductor layer 307 corresponds to the second external electrode layer 103. The lining film 303 corresponds to the lining film 104, the first internal conductor 305 corresponds to the first internal electrode 105, and the second internal conductor 306 corresponds to the second internal electrode 106. An insulating material (not shown) may be filled between the first inner conductor 305 and the third conductor layer 308 and between the second inner conductor 306 and the second conductor layer 307.

[ライニング膜の材料(第2誘電性材料)について]
以上の構成及び製造方法を踏まえ、ライニング膜104の材料について、詳細に説明する。なお、以下の説明において、製造時における各構成要素については、図7乃至図11で用いたものと同一の名称及び符号を用いるものとする。
[Lining film material (second dielectric material)]
Based on the above configuration and manufacturing method, the material of the lining film 104 will be described in detail. In the following description, the same names and symbols as those used in FIGS. 7 to 11 are used for each component at the time of manufacture.

(比重)
上述のように、ライニング膜104は、第1誘電性材料よりも比重の高い第2誘電性材料からなる。このような第2誘電性材料をライニング膜104として用いることで、上記製造工程で説明した、メッキ導体M1及びメッキ導体M2(第1内部電極105及び第2内部電極106に対応)を形成するための電解メッキを施す工程(図9(b)、図10(a)参照)において、以下のような作用効果を奏する。
(specific gravity)
As described above, the lining film 104 is made of the second dielectric material having a specific gravity higher than that of the first dielectric material. By using such a second dielectric material as the lining film 104, the plated conductor M1 and the plated conductor M2 (corresponding to the first internal electrode 105 and the second internal electrode 106) described in the above manufacturing process are formed. In the step of performing the electrolytic plating (see FIGS. 9B and 10A), the following operational effects are obtained.

図12は、図9(b)に係る電解メッキ工程における本実施形態の作用効果を説明するための模試的な図であり、図12(a)は被メッキ構造体309に上記工程を行った例を示し、図12(b)は被メッキ構造体310に上記工程を行った例を示す。被メッキ構造体309は、第1導体層304並びに孔H1及び孔H2を有する基材酸化物302を備えるが、ライニング膜303は形成されていない。一方、被メッキ構造体310は、本実施形態に対応し、第1導体層304、孔H1及び孔H2を有する基材酸化物302並びにライニング膜303を備える。   FIG. 12 is a schematic diagram for explaining the function and effect of the present embodiment in the electrolytic plating process according to FIG. 9B. FIG. 12A shows the structure 309 to be plated subjected to the above process. An example is shown, and FIG. 12B shows an example in which the above-described process is performed on the structure 310 to be plated. The structure to be plated 309 includes the first conductor layer 304 and the base oxide 302 having the holes H1 and H2, but the lining film 303 is not formed. On the other hand, the structure 310 to be plated corresponds to the present embodiment, and includes a first conductor layer 304, a base oxide 302 having holes H1 and H2, and a lining film 303.

電解メッキ工程は、図12に示すように、バレルメッキ法で行われる。例えば、メッキ液Sに、陽極電極E1、負極電極線E2が配設されたバレルコンテナCが浸漬される。バレルコンテナCの負極側には、導電性メディアMとともに被メッキ構造体(被メッキ構造体309又は被メッキ構造体310)が収容される。被メッキ構造体へのメッキは、同図中の矢印に示すようにバレルコンテナCが回転し、内部の導電性メディアMと被メッキ構造体が混合しながら負極電極線E2に接触して、第1導体層304に電流が流れることによって進行する。即ち、第1導体層304をシード層としてメッキが進行する。メッキ液Sは、例えば硫酸銅溶液からなり、比重は例えば1.3程度とすることができる。なお、図12では、製造工程を説明する図7乃至図11において付した符号と同一の符号を用いている。   As shown in FIG. 12, the electrolytic plating process is performed by a barrel plating method. For example, the barrel container C in which the anode electrode E1 and the negative electrode wire E2 are disposed is immersed in the plating solution S. On the negative electrode side of the barrel container C, the structure to be plated (the structure to be plated 309 or the structure to be plated 310) is accommodated together with the conductive medium M. As shown in the arrow in the figure, the barrel container C rotates to contact the negative electrode line E2 while mixing the conductive medium M and the structure to be plated. It progresses when a current flows through one conductor layer 304. That is, plating proceeds using the first conductor layer 304 as a seed layer. The plating solution S is made of, for example, a copper sulfate solution, and the specific gravity can be about 1.3, for example. In FIG. 12, the same reference numerals as those used in FIGS. 7 to 11 for explaining the manufacturing process are used.

図12(a)に示すように、被メッキ構造体309は、ライナ誘電体膜を有さず、その構造の大部分を基材酸化物302が占める。基材酸化物302は、多数の孔H1及び孔H2を有することに加え、比重が比較的軽いAl等からなる。これらの理由により、被メッキ構造体309は、バレルコンテナCが回転したときにメッキ液Sに浮きやすく、シード層(第1導体層304)に電流が供給されないため十分にメッキ導体M1を形成することができない。即ち、ライナ誘電体膜を形成しない場合には、メッキ不良により、内部電極と外部電極層との導通が十分でないコンデンサが作製され、歩留まりを低下させる。 As shown in FIG. 12A, the structure to be plated 309 does not have a liner dielectric film, and the substrate oxide 302 occupies most of the structure. The base oxide 302 is made of Al 2 O 3 or the like having a relatively low specific gravity in addition to having a large number of holes H1 and holes H2. For these reasons, the structure to be plated 309 easily floats in the plating solution S when the barrel container C rotates, and does not supply current to the seed layer (first conductor layer 304), so that the plated conductor M1 is sufficiently formed. I can't. That is, when the liner dielectric film is not formed, a capacitor having insufficient conduction between the internal electrode and the external electrode layer is produced due to poor plating, and the yield is lowered.

一方で、図12(b)に示すように、被メッキ構造体310は、第2誘電性材料からなるライニング膜303を備える。第2誘電性材料は、基材酸化物302を構成する第1誘電性材料よりも比重が高い。これにより、被メッキ構造体310は被メッキ構造体309よりも比重が高くなり、メッキ液Sに浮くことなく、メッキ導体M1を形成することが可能となる。   On the other hand, as shown in FIG. 12B, the structure to be plated 310 includes a lining film 303 made of a second dielectric material. The second dielectric material has a higher specific gravity than the first dielectric material constituting the base oxide 302. As a result, the structure 310 to be plated has a higher specific gravity than the structure 309 to be plated, and the plating conductor M1 can be formed without floating in the plating solution S.

例えば、被メッキ構造体309から作製されるコンデンサの密度は、2〜3g/cm程度である。即ち、被メッキ構造体310から作製されるコンデンサ100の密度を3g/cm以上とすれば、メッキ液Sに浮かず、メッキ不良を防止することができる。なお、ここでいう比重は、ある誘電性材料の密度と、基準物質である4℃の水の密度(約1.0g/cm)との比をいうものとし、密度と同一の値として取り扱うものとする。 For example, the density of a capacitor manufactured from the structure to be plated 309 is about 2 to 3 g / cm 3 . That is, if the density of the capacitor 100 manufactured from the structure to be plated 310 is 3 g / cm 3 or more, the plating solution S does not float and plating defects can be prevented. Here, the specific gravity refers to the ratio between the density of a certain dielectric material and the density of water at 4 ° C. (about 1.0 g / cm 3 ) as a reference substance, and is handled as the same value as the density. Shall.

以下の表1に、各誘電性材料の密度の値を示す。表1を参照し、より具体的に第2誘電性材料について説明する。   Table 1 below shows the density value of each dielectric material. The second dielectric material will be described more specifically with reference to Table 1.

Figure 2015099871
Figure 2015099871

第1誘電性材料としてAlが用いられる場合、表1に示すTaO、ZrO、TiO/TaO、STO、BST、TiOは、いずれもAlの比重よりも高い。したがって、TaO、ZrO、TiO/TaO、STO、BST、TiO等の材料を第2誘電性材料としてライニング膜104を形成することで、コンデンサ100の比重を3以上とし、メッキ不良を防止することが可能となる。 When Al 2 O 3 is used as the first dielectric material, TaO X , ZrO 2 , TiO X / TaO X , STO, BST, and TiO 2 shown in Table 1 are all higher than the specific gravity of Al 2 O 3. . Therefore, by forming the lining film 104 using a material such as TaO X , ZrO 2 , TiO X / TaO X , STO, BST, and TiO 2 as the second dielectric material, the specific gravity of the capacitor 100 is set to 3 or more and plating failure Can be prevented.

また、上記誘電性材料の他、第2誘電性材料として、STOやBST等のいわゆるペブロスカイト材料を適用することも可能である。このような材料は、後述するように、誘電率が非常に高く、コンデンサとしての容量を高めることが可能となる。なお、これらのペブロスカイト材料を用いる際は、バイアス依存性や温度依存性等に留意して用いればよい。   In addition to the above-mentioned dielectric material, a so-called perovskite material such as STO or BST can be applied as the second dielectric material. As will be described later, such a material has a very high dielectric constant, and can increase the capacitance as a capacitor. In addition, when using such a perovskite material, it should just use it paying attention to bias dependence, temperature dependence, etc.

(誘電率)
第2の誘電性材料は、第1の誘電性材料よりも誘電率が高い材料であってもよい。これにより、コンデンサ100の素子容量を高めることが可能となる。
(Dielectric constant)
The second dielectric material may be a material having a dielectric constant higher than that of the first dielectric material. Thereby, the element capacity of the capacitor 100 can be increased.

上述のように、第1誘電性材料からなる誘電体層101と、第2誘電性材料からなるライニング膜104の2種類の誘電体により、単位容量が発生する。さらに、コンデンサ100に含まれる複数の単位ユニットが並列接続されることで、コンデンサ100全体の素子容量が決定される(図6参照)。したがって、第2誘電性材料の誘電率を高めることにより、コンデンサ100の素子容量を高めることが可能となる。   As described above, the unit capacitance is generated by the two types of dielectrics of the dielectric layer 101 made of the first dielectric material and the lining film 104 made of the second dielectric material. Furthermore, the unit capacity of the entire capacitor 100 is determined by connecting a plurality of unit units included in the capacitor 100 in parallel (see FIG. 6). Therefore, it is possible to increase the element capacity of the capacitor 100 by increasing the dielectric constant of the second dielectric material.

以下の表2は、主な誘電性材料の誘電率(ε)、後述するFbd及びCV積を示す表である。同表に示すように、第1誘電性材料としてAlを用いた場合、Alよりも誘電率の高い、TaO、ZrO、TiO/TaO、STO、BST、TiO等を第2誘電性材料として用いることができる。 Table 2 below is a table showing the dielectric constant (ε) of main dielectric materials and the Fbd and CV products described later. As shown in the table, when Al 2 O 3 is used as the first dielectric material, TaO X , ZrO 2 , TiO X / TaO X , STO, BST, TiO having a dielectric constant higher than that of Al 2 O 3. 2 or the like can be used as the second dielectric material.

Figure 2015099871
Figure 2015099871

一方、隣接する第1内部電極105及び第2内部電極106間の距離を小さくすることでも、コンデンサ100のサイズを維持しつつ、素子容量を高めることが可能である。即ち、図6に示す誘電体層の厚みt1と、ライニング膜の厚みt2との和を小さくすることで、素子容量を高めることが可能である。但し、この場合には、絶縁破壊が生じやすくなり、コンデンサとしての不具合が発生する可能性がある。そこで本実施形態では、誘電率に加えて、絶縁破壊電界強度を考慮して、第2誘電性材料を決定することができる。   On the other hand, it is possible to increase the element capacitance while maintaining the size of the capacitor 100 by reducing the distance between the adjacent first internal electrode 105 and second internal electrode 106. That is, the element capacitance can be increased by reducing the sum of the thickness t1 of the dielectric layer and the thickness t2 of the lining film shown in FIG. However, in this case, dielectric breakdown is likely to occur, and a malfunction as a capacitor may occur. Therefore, in the present embodiment, the second dielectric material can be determined in consideration of the dielectric breakdown electric field strength in addition to the dielectric constant.

(誘電率と絶縁破壊電界強度との積)
第2の誘電性材料は、誘電率と絶縁破壊電界強度(以下、Fbdとする)との積(以下、CV積とする)の値が第1の誘電性材料よりも大きい材料であってもよい。これにより、コンデンサ100の素子容量を高めつつ、絶縁耐圧も確保することができ、コンデンサ100の小型化を実現することが可能となる。
(Product of dielectric constant and dielectric breakdown field strength)
Even if the second dielectric material is a material having a larger product (hereinafter referred to as CV product) value of dielectric constant and dielectric breakdown electric field strength (hereinafter referred to as Fbd) than that of the first dielectric material. Good. As a result, the withstand voltage can be secured while increasing the element capacity of the capacitor 100, and the capacitor 100 can be downsized.

図13は、各誘電性材料の誘電率と絶縁破壊電界強度との関係を示す表であり、横軸が誘電率、縦軸が絶縁破壊電界強度を示す。また、同図中の黒丸は、表2に示す材料を示し、白丸は、その他の材料を示す。同図に示すように、誘電率とFbdとは、一般に、トレードオフの関係を有する。例えば、第1誘電性材料として用いられ得るAlを基準とした場合、SiOについては、誘電率がより小さいものの、Fbdがより大きい。一方、TaOやZrO等については、誘電率がより大きく、Fbdがより小さい。 FIG. 13 is a table showing the relationship between the dielectric constant and dielectric breakdown field strength of each dielectric material, where the horizontal axis represents the dielectric constant and the vertical axis represents the dielectric breakdown field strength. Moreover, the black circle in the figure shows the material shown in Table 2, and the white circle shows other materials. As shown in the figure, the dielectric constant and Fbd generally have a trade-off relationship. For example, when Al 2 O 3 that can be used as the first dielectric material is used as a reference, although SiO 2 has a smaller dielectric constant, Fbd is larger. On the other hand, TaO 2 , ZrO 2, etc. have a higher dielectric constant and a smaller Fbd.

即ち、素子サイズを維持しつつ、誘電率を大きくしてコンデンサ100の容量を高めようとすると、絶縁破壊の可能性が高まることとなる。したがって、第2絶縁性材料として、Alよりも高いCV積の値を有する材料を用いることで、コンデンサ100の素子容量を維持しつつ、絶縁耐圧も確保することができる。さらに、第2絶縁性材料として、CV積が50以上の材料を用いることで、コンデンサ100の素子容量を高めつつ、十分な絶縁耐圧を確保することができる。 That is, if the dielectric constant is increased to increase the capacitance of the capacitor 100 while maintaining the element size, the possibility of dielectric breakdown increases. Therefore, by using a material having a CV product value higher than that of Al 2 O 3 as the second insulating material, it is possible to maintain the element capacity of the capacitor 100 and to ensure the withstand voltage. Furthermore, by using a material having a CV product of 50 or more as the second insulating material, it is possible to secure a sufficient withstand voltage while increasing the element capacity of the capacitor 100.

表2には、誘電率の他、Fbd及びCV積の値が示されている。同表に示すように、Alよりも高いCV積の値を有する材料としては、SiN、TaO、ZrO、TiO/TaO、STO、BST等が挙げられる。これらの材料のうち、CV積が50以上の材料としては、TaO、ZrO、TiO/TaO、STO、BSTが挙げられる。即ち、第2誘電性材料としては、TaO、ZrO、TiO/TaO、STO、BSTを好適に用いることが可能である。 Table 2 shows the values of the Fbd and CV products in addition to the dielectric constant. As shown in the table, examples of the material having a CV product value higher than that of Al 2 O 3 include SiN, TaO x , ZrO 2 , TiO x / TaO x , STO, and BST. Among these materials, materials having a CV product of 50 or more include TaO X , ZrO 2 , TiO X / TaO X , STO, and BST. That is, the second dielectric material, TaO X, it is possible to use ZrO 2, TiO X / TaO X , suitably STO, the BST.

各種コンデンサを作製し、実験により、比重、メッキ不良率、コンデンサの容量、絶縁耐圧を確認した。表3は、実施例及び比較例に係るコンデンサの構造と実験結果を示す表である。   Various capacitors were produced, and the specific gravity, plating failure rate, capacitor capacity, and withstand voltage were confirmed by experiments. Table 3 is a table showing the structures and experimental results of the capacitors according to Examples and Comparative Examples.

Figure 2015099871
Figure 2015099871

表3には、実施例1、2及び比較例に係るコンデンサ各々の、誘電体層の第1誘電性材料、ライニング膜の第2誘電性材料、第1内部電極105及び第2内部電極106間の誘電体層の厚みt1(図6参照)、並びに、第1内部電極105及び第2内部電極106間の2層のライニング膜の厚みt2×2(図6参照)を示している。実施例1,2及び比較例に係るコンデンサのサイズは、いずれも、1005×厚さ0.1mmであり、隣接する第1内部電極105及び第2内部電極106間のピッチは、100nmである。   Table 3 shows the first dielectric material of the dielectric layer, the second dielectric material of the lining film, the first internal electrode 105 and the second internal electrode 106 of each of the capacitors according to Examples 1 and 2 and the comparative example. The dielectric layer thickness t1 (see FIG. 6) and the two-layer lining film thickness t2 × 2 (see FIG. 6) between the first internal electrode 105 and the second internal electrode 106 are shown. The sizes of the capacitors according to Examples 1 and 2 and the comparative example are all 1005 × thickness 0.1 mm, and the pitch between the adjacent first internal electrode 105 and second internal electrode 106 is 100 nm.

表3において、実施例1及び実施例2に係るコンデンサは、上記実施形態において説明した構造を有する。即ち、貫通孔内に、第1誘電性材料よりも比重の高い第2誘電性材料からなるライニング膜を備えた構造である。より具体的には、図8(a)において説明したように、誘電体層の貫通孔の内径を10nmエッチングして、ALDにより、TaOからなるライニング膜を形成した。ライニング膜の厚みt2は、実施例1で15nm、実施例2で35nmである。一方、比較例に係るコンデンサは、ライニング膜を有さない構成を有する。 In Table 3, the capacitors according to Example 1 and Example 2 have the structure described in the above embodiment. In other words, the through hole has a structure including a lining film made of the second dielectric material having a specific gravity higher than that of the first dielectric material. More specifically, as described in FIG. 8A, the inner diameter of the through hole of the dielectric layer was etched by 10 nm, and a lining film made of TaO X was formed by ALD. The thickness t2 of the lining film is 15 nm in Example 1 and 35 nm in Example 2. On the other hand, the capacitor according to the comparative example has a configuration without a lining film.

表3に示すように、実施例1及び2に係るコンデンサは、比較例に係るコンデンサと比較して、比重が高い。これにより、誘電体層を形成するAlよりも比重の高いTaOをライニング膜として用いることにより(表1参照)、コンデンサ全体の比重を高めることができることが確認された。さらに、図12で説明したように、実施例1及び2に係るコンデンサは、電解メッキ工程におけるメッキ不良を無くすことができた。 As shown in Table 3, the capacitors according to Examples 1 and 2 have a higher specific gravity than the capacitor according to the comparative example. Thus, it was confirmed that the specific gravity of the entire capacitor can be increased by using TaO X having a specific gravity higher than that of Al 2 O 3 forming the dielectric layer as a lining film (see Table 1). Furthermore, as described with reference to FIG. 12, the capacitors according to Examples 1 and 2 were able to eliminate plating defects in the electrolytic plating process.

また、実施例1及び比較例を比較すると、ライニング膜として、誘電体層を形成するAlよりも誘電率の高いTaOを用いることにより(表2参照)、コンデンサの容量を高めることができた。また、誘電体層を形成するAlよりもCV積の値の大きいTaOを用いることにより(表2参照)、高い誘電率にも関わらず比較例と同程度の絶縁耐圧を維持できた。したがって、素子サイズを小型化した場合であっても、絶縁破壊を防止しつつ、所望の容量を実現することが可能となることが確認された。 Further, comparing Example 1 and the comparative example, TaO X having a dielectric constant higher than that of Al 2 O 3 forming the dielectric layer is used as the lining film (see Table 2), thereby increasing the capacitance of the capacitor. I was able to. In addition, by using TaO X having a CV product value larger than that of Al 2 O 3 forming the dielectric layer (see Table 2), it is possible to maintain the same withstand voltage as in the comparative example despite the high dielectric constant. It was. Therefore, even when the element size is reduced, it has been confirmed that a desired capacitance can be realized while preventing dielectric breakdown.

また、実施例2は、実施例1よりも厚くライニング膜を形成したことで、絶縁耐圧を向上させることができた。また、第1内部電極及び第2内部電極間の距離が大きいにも関わらず、比較例と同程度の容量を維持できることもわかった。したがって、ライニング膜の厚みを調整することにより、容量又は耐圧、あるいは両者を向上させることできると考えられる。   In Example 2, the dielectric breakdown voltage could be improved by forming the lining film thicker than Example 1. It was also found that the same capacity as in the comparative example can be maintained despite the large distance between the first internal electrode and the second internal electrode. Therefore, it is considered that the capacity or withstand voltage, or both can be improved by adjusting the thickness of the lining film.

100…コンデンサ
101…誘電体層
101a…貫通孔
101b…第1の面
101c…第2の面
102…第1外部電極層
103…第2外部電極層
104…ライニング膜
105…第1内部電極
106…第2内部電極
DESCRIPTION OF SYMBOLS 100 ... Capacitor 101 ... Dielectric layer 101a ... Through-hole 101b ... 1st surface 101c ... 2nd surface 102 ... 1st external electrode layer 103 ... 2nd external electrode layer 104 ... Lining film 105 ... 1st internal electrode 106 ... Second internal electrode

Claims (4)

第1の面と、前記第1の面の反対側の第2の面と、前記第1の面と前記第2の面に連通する複数の貫通孔とを備え、第1の誘電性材料からなる誘電体層と、
前記第1の面に配設された第1の外部電極層と、
前記第2の面に配設された第2の外部電極層と、
前記第1の誘電性材料よりも比重の高い第2の誘電性材料からなり、前記複数の貫通孔の内周面上に配設されたライニング膜と、
前記複数の貫通孔の一部に形成され、前記第1の外部電極層に接続された第1の内部電極と、
前記複数の貫通孔の他の一部に形成され、前記第2の外部電極層に接続された第2の内部電極と
を具備するコンデンサ。
A first surface; a second surface opposite to the first surface; and a plurality of through holes communicating with the first surface and the second surface; A dielectric layer comprising:
A first external electrode layer disposed on the first surface;
A second external electrode layer disposed on the second surface;
A lining film made of a second dielectric material having a specific gravity higher than that of the first dielectric material and disposed on the inner peripheral surfaces of the plurality of through holes;
A first internal electrode formed in a part of the plurality of through holes and connected to the first external electrode layer;
And a second internal electrode formed in another part of the plurality of through holes and connected to the second external electrode layer.
請求項1に記載のコンデンサであって、
前記第2の誘電性材料は、前記第1の誘電性材料よりも誘電率が高い
コンデンサ。
The capacitor according to claim 1,
The second dielectric material has a higher dielectric constant than the first dielectric material.
請求項1又は2に記載のコンデンサであって、
前記第2の誘電性材料は、誘電率と絶縁破壊電界強度との積の値が前記第1の誘電性材料よりも大きい
コンデンサ。
The capacitor according to claim 1 or 2,
The second dielectric material is a capacitor in which a product of a dielectric constant and a breakdown electric field strength is larger than that of the first dielectric material.
請求項1から3のいずれか一項に記載のコンデンサであって、
前記ライニング膜は、原子層成長法によって形成されている
コンデンサ。
The capacitor according to any one of claims 1 to 3,
The lining film is a capacitor formed by an atomic layer growth method.
JP2013239803A 2013-11-20 2013-11-20 Capacitor Pending JP2015099871A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013239803A JP2015099871A (en) 2013-11-20 2013-11-20 Capacitor
PCT/JP2014/078864 WO2015076079A1 (en) 2013-11-20 2014-10-30 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013239803A JP2015099871A (en) 2013-11-20 2013-11-20 Capacitor

Publications (1)

Publication Number Publication Date
JP2015099871A true JP2015099871A (en) 2015-05-28

Family

ID=53179347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013239803A Pending JP2015099871A (en) 2013-11-20 2013-11-20 Capacitor

Country Status (2)

Country Link
JP (1) JP2015099871A (en)
WO (1) WO2015076079A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018180029A1 (en) * 2017-03-30 2018-10-04 パナソニックIpマネジメント株式会社 Electrode, electrolytic capacitor, and method for manufacturing those

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193095A (en) * 1983-04-15 1984-11-01 株式会社日立製作所 Ceramic circuit board and its producing method
JP4382841B2 (en) * 2007-08-20 2009-12-16 太陽誘電株式会社 Capacitor and manufacturing method thereof
JP5644340B2 (en) * 2010-10-04 2014-12-24 株式会社デンソー Capacitor structure and manufacturing method thereof
JP2013016746A (en) * 2011-07-06 2013-01-24 Renesas Electronics Corp Semiconductor device, electronic device, wiring board, method for manufacturing semiconductor device, and method for manufacturing wiring board

Also Published As

Publication number Publication date
WO2015076079A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
JP4493686B2 (en) Capacitor and manufacturing method thereof
JP2008507847A (en) Capacitor with high energy storage density and low ESR
CN109545778B (en) Capacitor assembly
CN109585163B (en) Capacitor and method for manufacturing the same
JP5012996B2 (en) Capacitor and manufacturing method thereof
JP2016535441A (en) Structure with improved capacitor
JP6043548B2 (en) Capacitor
JP2008205112A (en) Electrolytic capacitor and its manufacturing method
JP6343529B2 (en) Electronic components, circuit modules and electronic equipment
EP3794620A1 (en) Integrated energy storage component
US6613641B1 (en) Production of metal insulator metal (MIM) structures using anodizing process
US20140226257A1 (en) Capacitor and method of manufacturing capacitor
WO2015076079A1 (en) Capacitor
TWI475583B (en) A structure and fabrication method of nano metal wires solid capacitor
TWI625748B (en) Capacitor
US9023186B1 (en) High performance titania capacitor with a scalable processing method
WO2017026294A1 (en) Capacitor and capacitor production method
WO2018021115A1 (en) Capacitor and method for producing capacitor
KR101222436B1 (en) Aluminium electrode for high capacity flim capacitor having multilayered thin film structure and preparation method thereof
JP7366960B2 (en) Electrode structure material and method for manufacturing electrode structure material, electrolytic capacitor
JP2015122467A (en) Capacitor
JP2016004827A (en) Capacitor, circuit module, and mobile communication equipment
JP2017188563A (en) Capacitor and method of manufacturing capacitor