JP2015088699A - Bipolar semiconductor device and method of manufacturing the same - Google Patents
Bipolar semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2015088699A JP2015088699A JP2013228449A JP2013228449A JP2015088699A JP 2015088699 A JP2015088699 A JP 2015088699A JP 2013228449 A JP2013228449 A JP 2013228449A JP 2013228449 A JP2013228449 A JP 2013228449A JP 2015088699 A JP2015088699 A JP 2015088699A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- impurity concentration
- layer portion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 601
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims abstract description 162
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 269
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 262
- 230000006798 recombination Effects 0.000 claims description 66
- 238000005215 recombination Methods 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 39
- 230000001737 promoting effect Effects 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 abstract description 19
- 239000007924 injection Substances 0.000 abstract description 19
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
- 239000000243 solution Substances 0.000 abstract 1
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 72
- 239000007789 gas Substances 0.000 description 54
- 239000000758 substrate Substances 0.000 description 42
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 36
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 36
- 239000001257 hydrogen Substances 0.000 description 36
- 229910052739 hydrogen Inorganic materials 0.000 description 36
- 239000001294 propane Substances 0.000 description 36
- 229910000077 silane Inorganic materials 0.000 description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 32
- 238000012986 modification Methods 0.000 description 32
- 230000004048 modification Effects 0.000 description 32
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 21
- 229910052757 nitrogen Inorganic materials 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 238000011084 recovery Methods 0.000 description 10
- 239000012159 carrier gas Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 230000005355 Hall effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
Description
この発明は、バイポーラ半導体装置およびその製造方法に関する。 The present invention relates to a bipolar semiconductor device and a method for manufacturing the same.
一般に、ＳｉＣ半導体素子は、ＳｉＣ基板上にＣＶＤ(化学気相成長)法などにより、成長させたＳｉＣ膜を用いて作製される。また、バイポーラＳｉＣ半導体素子では、ｐ型のＳｉＣ膜とｎ型のＳｉＣ膜を交互に成長させて積層する。 In general, a SiC semiconductor element is manufactured using a SiC film grown on a SiC substrate by a CVD (chemical vapor deposition) method or the like. In the bipolar SiC semiconductor element, a p-type SiC film and an n-type SiC film are alternately grown and laminated.
ｐ型のＳｉＣ膜とｎ型のＳｉＣ膜を連続で成長させることで、ｐｎ接合界面でのキャリアの再結合が抑制されて、ドリフト層へのキャリアの注入効率が向上し、定常損失を低減できるが、スイッチング損失を低減できない。 By continuously growing a p-type SiC film and an n-type SiC film, carrier recombination at the pn junction interface is suppressed, the efficiency of carrier injection into the drift layer is improved, and steady loss can be reduced. However, switching loss cannot be reduced.
一方で、上記ｐ型,ｎ型のＳｉＣ膜の成長において、上記ｐ型のＳｉＣ膜とｎ型のＳｉＣ膜を不連続で成長させた場合、ｐｎ接合界面でキャリアの再結合が促進されることが報告されている(非特許文献１)。ｐｎ接合界面でキャリアの再結合が促進されるとスイッチング損失の低減が図れるものの、定常損失が増大してしまう。 On the other hand, in the growth of the p-type and n-type SiC films, when the p-type SiC film and the n-type SiC film are grown discontinuously, carrier recombination is promoted at the pn junction interface. Has been reported (Non-patent Document 1). When carrier recombination is promoted at the pn junction interface, switching loss can be reduced, but steady loss increases.
このように、バイポーラ半導体素子では、一般に、定常損失とスイッチング損失とはトレードオフの関係にあり、スイッチング損失を低減させると、定常損失が増大してしまう傾向がある。 As described above, in the bipolar semiconductor element, the steady loss and the switching loss are generally in a trade-off relationship, and when the switching loss is reduced, the steady loss tends to increase.
そこで、この発明の課題は、スイッチング損失を低減できると共に定常損失の増大を抑えることができるバイポーラ半導体装置およびその製造方法を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a bipolar semiconductor device capable of reducing switching loss and suppressing increase in steady loss and a method for manufacturing the same.
上記課題を解決するため、この発明のバイポーラ半導体装置は、
第１導電型の炭化珪素半導体であるドリフト層と、
上記ドリフト層上に形成された第２導電型の炭化珪素半導体である第１半導体層と、
上記ドリフト層と上記第１半導体層との間または上記ドリフト層に対して上記第１半導体層と反対の側に形成された上記第１導電型の第２半導体層のうち、
少なくとも上記ドリフト層と上記第１半導体層を備え、
上記第１半導体層内、上記ドリフト層内、上記第２半導体層内、上記ドリフト層と上記第２半導体層との間の界面のうちの少なくとも１つにキャリアの再結合を促進する再結合促進面を有し、
上記第１半導体層と上記ドリフト層との界面または上記第１半導体層と上記第２半導体層との界面に再結合促進面が形成されていない構成としたことを特徴とする。
In order to solve the above problems, a bipolar semiconductor device of the present invention is
A drift layer that is a silicon carbide semiconductor of the first conductivity type;
A first semiconductor layer that is a silicon carbide semiconductor of a second conductivity type formed on the drift layer;
Of the second semiconductor layer of the first conductivity type formed between the drift layer and the first semiconductor layer or on the side opposite to the first semiconductor layer with respect to the drift layer,
Comprising at least the drift layer and the first semiconductor layer;
Recombination promotion that promotes carrier recombination in at least one of the first semiconductor layer, the drift layer, the second semiconductor layer, and the interface between the drift layer and the second semiconductor layer. Has a surface,
A recombination promoting surface is not formed at the interface between the first semiconductor layer and the drift layer or the interface between the first semiconductor layer and the second semiconductor layer.
この発明のバイポーラ半導体装置によれば、第１半導体層とドリフト層を備える場合は、第１半導体層とドリフト層との界面を除く第１半導体層内にキャリアの再結合を促進する再結合促進面を有することによって、スイッチング損失を低減できると共に、第１半導体層とドリフト層とのｐｎ接合界面におけるキャリアの再結合が抑制され、ドリフト層へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。 According to the bipolar semiconductor device of the present invention, when the first semiconductor layer and the drift layer are provided, recombination promotion that promotes carrier recombination in the first semiconductor layer excluding the interface between the first semiconductor layer and the drift layer. By having the surface, switching loss can be reduced, carrier recombination at the pn junction interface between the first semiconductor layer and the drift layer is suppressed, carrier injection efficiency into the drift layer is kept high, and steady loss is increased. Can be suppressed.
あるいは、上記第１半導体層とドリフト層と第２半導体層を備える場合は、第１半導体層内、ドリフト層内、第２半導体層内、ドリフト層と第２半導体層との間の界面のうちの少なくとも１つが再結合促進面であることによって、スイッチング損失を低減できると共に、第１半導体層とその半導体層とは異なる導電型のドリフト層や第２半導体層で形成されるｐｎ接合界面におけるキャリアの再結合が抑制され、ドリフト層へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。 Alternatively, when the first semiconductor layer, the drift layer, and the second semiconductor layer are provided, the first semiconductor layer, the drift layer, the second semiconductor layer, and the interface between the drift layer and the second semiconductor layer Since at least one of these is a recombination promoting surface, switching loss can be reduced, and carriers at a pn junction interface formed of a drift layer or a second semiconductor layer of a conductivity type different from that of the first semiconductor layer and the semiconductor layer can be reduced. Recombination is suppressed, carrier injection efficiency into the drift layer can be kept high, and an increase in steady loss can be suppressed.
そして、このバイポーラ半導体装置において、ｐｎ接合界面を形成する層を連続して成長させて、ｐｎ接合界面を連続成長界面とすることで、スイッチング損失を低減しつつ、定常損失も低減することが可能になる。 In this bipolar semiconductor device, the layer that forms the pn junction interface is continuously grown and the pn junction interface is used as the continuous growth interface, so that it is possible to reduce the steady loss while reducing the switching loss. become.
また、一実施形態のバイポーラ半導体装置では、
上記第２半導体層は、上記ドリフト層と上記第１半導体層との間に形成されており、
上記ドリフト層と上記第２半導体層との界面にキャリアの再結合を促進する再結合促進面が形成されている。
In the bipolar semiconductor device of one embodiment,
The second semiconductor layer is formed between the drift layer and the first semiconductor layer,
A recombination promoting surface that promotes carrier recombination is formed at the interface between the drift layer and the second semiconductor layer.
この実施形態では、ドリフト層と第２半導体層との界面にキャリアの再結合を促進する再結合促進面を形成することによって、スイッチング損失を低減できると共に、異なる導電型の第１半導体層と第２半導体層で形成されるｐｎ接合界面におけるキャリアの再結合を抑制できる。 In this embodiment, by forming a recombination promoting surface that promotes carrier recombination at the interface between the drift layer and the second semiconductor layer, the switching loss can be reduced, and the first semiconductor layer and the first semiconductor layer having different conductivity types can be reduced. Recombination of carriers at the pn junction interface formed by two semiconductor layers can be suppressed.
また、一実施形態のバイポーラ半導体装置では、
上記第２半導体層は、
上記ドリフト層と上記第１半導体層との間に形成され、
上記ドリフト層に連なるように形成された第１の半導体層部と、
上記第１の半導体層部に連なるように形成された第２の半導体層部と
を有し、
上記ドリフト層は、第１の不純物濃度であり、
上記第２半導体層の第１の半導体層部は、厚さが１００ｎｍ未満であり、かつ、上記第２の半導体層部側の端で第２の不純物濃度に達していると共に下端と上端の間で上記第２の不純物濃度とは異なる第３の不純物濃度であり、
上記第２半導体層の第２の半導体層部は、上記第２の不純物濃度であると共に、
上記第３の不純物濃度は、上記第２の不純物濃度の１０倍もしくは上記第２の不純物濃度の１０分の１以下であり、
上記第２半導体層の第１の半導体層部内にキャリアの再結合を促進する再結合促進面が形成されている。
In the bipolar semiconductor device of one embodiment,
The second semiconductor layer includes
Formed between the drift layer and the first semiconductor layer;
A first semiconductor layer portion formed to be continuous with the drift layer;
A second semiconductor layer portion formed so as to be continuous with the first semiconductor layer portion,
The drift layer has a first impurity concentration;
The first semiconductor layer portion of the second semiconductor layer has a thickness of less than 100 nm, and has reached the second impurity concentration at the end on the second semiconductor layer portion side, and between the lower end and the upper end. And a third impurity concentration different from the second impurity concentration,
The second semiconductor layer portion of the second semiconductor layer has the second impurity concentration and
The third impurity concentration is 10 times the second impurity concentration or 1/10 or less of the second impurity concentration;
A recombination promoting surface that promotes carrier recombination is formed in the first semiconductor layer portion of the second semiconductor layer.
この実施形態では、第２半導体層の厚さ１００ｎｍ未満の第１の半導体層部において、第２の不純物濃度とは１桁以上相違する第３の不純物濃度から第２の不純物濃度に達している。これにより、上記第２半導体層の第１の半導体層部に不純物濃度が急峻に変化する不連続成長面が形成される。この不連続成長面が、キャリアの再結合を促進する再結合促進面となる。 In this embodiment, in the first semiconductor layer portion having a thickness of less than 100 nm of the second semiconductor layer, the second impurity concentration is reached from the third impurity concentration which differs from the second impurity concentration by one digit or more. . As a result, a discontinuous growth surface in which the impurity concentration changes sharply is formed in the first semiconductor layer portion of the second semiconductor layer. This discontinuous growth surface serves as a recombination promoting surface that promotes carrier recombination.
また、一実施形態のバイポーラ半導体装置では、
上記半導体層は、
上記ドリフト層に連なるように形成されるか、または、上記ドリフト層上に形成された中間層に連なるように形成された第１の半導体層部と、
上記第１の半導体層部に連なるように形成された第２の半導体層部と、
上記第２の半導体層部に連なるように形成された第３の半導体層部と
を有し、
上記第１,第２,第３の半導体層部は、互いに同じ導電型であって、かつ、上記ドリフト層と異なる導電型であり、
上記第１半導体層の第１の半導体層部は、第１の不純物濃度であり、
上記第１半導体層の第２の半導体層部は、厚さが１００ｎｍ未満であり、かつ、上記第３の半導体層部側の端で第２の不純物濃度に達していると共に下端と上端との間で上記第２の不純物濃度とは異なる第３の不純物濃度であり、
上記第１半導体層の第３の半導体層部は、上記第２の不純物濃度であると共に、
上記第３の不純物濃度は、上記第２の不純物濃度の１０倍以上もしくは上記第２の不純物濃度の１０分の１以下であり、
上記第１半導体層の第２の半導体層部内に上記再結合促進面を有する。
In the bipolar semiconductor device of one embodiment,
The semiconductor layer is
A first semiconductor layer portion formed to be continuous with the drift layer, or formed to be continuous with an intermediate layer formed on the drift layer;
A second semiconductor layer portion formed so as to be continuous with the first semiconductor layer portion;
A third semiconductor layer portion formed so as to be continuous with the second semiconductor layer portion,
The first, second, and third semiconductor layer portions have the same conductivity type and different conductivity types from the drift layer,
The first semiconductor layer portion of the first semiconductor layer has a first impurity concentration;
The second semiconductor layer portion of the first semiconductor layer has a thickness of less than 100 nm, reaches the second impurity concentration at the end on the third semiconductor layer portion side, and has a lower end and an upper end. A third impurity concentration different from the second impurity concentration between,
The third semiconductor layer portion of the first semiconductor layer has the second impurity concentration,
The third impurity concentration is 10 times or more of the second impurity concentration or 1/10 or less of the second impurity concentration;
The recombination promoting surface is provided in the second semiconductor layer portion of the first semiconductor layer.
この実施形態では、厚さ１００ｎｍ未満の第１半導体層の第２の半導体層部において、第２の不純物濃度とは１桁以上相違する第３の不純物濃度から上記第２の不純物濃度に達している。これにより、上記第２の半導体層部に不純物濃度が急峻に変化する不連続成長面が形成される。この不連続成長面が、キャリアの再結合を促進する再結合促進面となる。 In this embodiment, in the second semiconductor layer portion of the first semiconductor layer having a thickness of less than 100 nm, the second impurity concentration is reached from the third impurity concentration different from the second impurity concentration by one digit or more. Yes. Thereby, a discontinuous growth surface in which the impurity concentration changes sharply is formed in the second semiconductor layer portion. This discontinuous growth surface serves as a recombination promoting surface that promotes carrier recombination.
したがって、互いに同じ導電型である第１,第２,第３の半導体層部で構成される第１半導体層は、第２の半導体層部内に不連続成長面を有し、この不連続成長面が、キャリアの再結合を促進する再結合促進面となる。したがって、上記第２導電型の炭化珪素半導体で作製されている半導体層が不連続成長面を有していない場合に比べて、スイッチング損失を低減できると共に、ｐｎ接合界面を不連続成長面とした場合に比べて、ドリフト層へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。 Therefore, the first semiconductor layer composed of the first, second, and third semiconductor layer portions having the same conductivity type has a discontinuous growth surface in the second semiconductor layer portion, and this discontinuous growth surface. However, it becomes a recombination promoting surface that promotes carrier recombination. Therefore, the switching loss can be reduced and the pn junction interface is a discontinuous growth surface compared to the case where the semiconductor layer made of the second conductivity type silicon carbide semiconductor does not have a discontinuous growth surface. Compared to the case, the carrier injection efficiency into the drift layer can be kept high, and the increase in steady loss can be suppressed.
また、一実施形態のバイポーラ半導体装置では、上記第１の不純物濃度と上記第２の不純物濃度とは、互いに異なる。 In the bipolar semiconductor device of one embodiment, the first impurity concentration and the second impurity concentration are different from each other.
この実施形態では、上記第１半導体層の第１の半導体層部と第２の半導体層部との界面を不連続成長面として、スイッチング損失を低減できると共に定常損失の増大を抑えることができる。 In this embodiment, an interface between the first semiconductor layer portion and the second semiconductor layer portion of the first semiconductor layer is used as a discontinuous growth surface, so that switching loss can be reduced and increase in steady loss can be suppressed.
また、一実施形態のバイポーラ半導体装置では、上記第１の不純物濃度と上記第２の不純物濃度とは、略同一である。 In the bipolar semiconductor device of one embodiment, the first impurity concentration and the second impurity concentration are substantially the same.
この実施形態では、上記第１の不純物濃度である上記第１半導体層の上記第２の半導体層部が不連続成長面を有することにより、スイッチング損失を低減できると共に定常損失の増大を抑えることができる。 In this embodiment, since the second semiconductor layer portion of the first semiconductor layer having the first impurity concentration has a discontinuous growth surface, switching loss can be reduced and increase in steady loss can be suppressed. it can.
また、一実施形態のバイポーラ半導体装置では、上記第１半導体層は、
原料ガスを結晶成長表面に供給して上記第１の半導体層部を形成した後、原料ガスの供給を１分間以上停止してから、原料ガスを供給して、上記第２の半導体層部と上記第３の半導体層部とを形成したものである。
In one embodiment of the bipolar semiconductor device, the first semiconductor layer is
After the source gas is supplied to the crystal growth surface to form the first semiconductor layer portion, the supply of the source gas is stopped for one minute or more, and then the source gas is supplied to form the second semiconductor layer portion and The third semiconductor layer portion is formed.
この実施形態では、上記原料ガスの供給を１分間以上停止してから形成した第１半導体層の第２の半導体層部でもって、同一導電型である上記第１の半導体層部と第２の半導体層部との界面を不連続成長面とすることができる。したがって、この実施形態によれば、上記第１半導体層の第１の半導体層部と第２の半導体層部との界面を連続成長面とした場合に比べて、スイッチング損失を低減できると共に、ｐｎ接合界面を不連続成長面とした場合に比べて、ドリフト層へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。 In this embodiment, the second semiconductor layer portion of the first semiconductor layer formed after the supply of the source gas is stopped for 1 minute or longer, and the first semiconductor layer portion and the second semiconductor layer portion having the same conductivity type are formed. The interface with the semiconductor layer portion can be a discontinuous growth surface. Therefore, according to this embodiment, the switching loss can be reduced and the pn can be reduced as compared with the case where the interface between the first semiconductor layer portion and the second semiconductor layer portion of the first semiconductor layer is a continuous growth surface. Compared with the case where the junction interface is a discontinuous growth surface, the carrier injection efficiency into the drift layer can be kept high, and an increase in steady loss can be suppressed.
また、一実施形態のバイポーラ半導体装置では、上記第１半導体層は、
原料ガスを結晶成長表面に供給して予め定められた成長速度で上記第１の半導体層部を形成した後、炭化珪素の成長速度を１分間以上零としてから、原料ガスを供給して、予め定められた成長速度で上記第２の半導体層部と上記第３の半導体層部とを形成したものである。
In one embodiment of the bipolar semiconductor device, the first semiconductor layer is
After supplying the source gas to the crystal growth surface and forming the first semiconductor layer portion at a predetermined growth rate, the source gas is supplied in advance after the silicon carbide growth rate is reduced to zero for 1 minute or more. The second semiconductor layer portion and the third semiconductor layer portion are formed at a predetermined growth rate.
この実施形態では、炭化珪素の成長速度を１分間以上零としてから形成した第１半導体層の第２の半導体層部に不連続成長面が形成されていることによって、スイッチング損失を低減できると共に定常損失の増大を抑えることができる。 In this embodiment, the discontinuous growth surface is formed in the second semiconductor layer portion of the first semiconductor layer formed after the growth rate of silicon carbide is set to zero for 1 minute or more, so that switching loss can be reduced and steady state can be achieved. An increase in loss can be suppressed.
また、一実施形態のバイポーラ半導体装置では、上記第１半導体層は、
原料ガスを結晶成長表面に供給して１５００℃以上の雰囲気温度で上記第１の半導体層部を形成した後、雰囲気温度を１４００℃以下に降温させてから、再び１５００℃以上の雰囲気温度に昇温して原料ガスを供給して、上記第２の半導体層部と上記第３の半導体層部とを形成したものである。
In one embodiment of the bipolar semiconductor device, the first semiconductor layer is
After supplying the source gas to the crystal growth surface and forming the first semiconductor layer portion at an ambient temperature of 1500 ° C. or higher, the ambient temperature is lowered to 1400 ° C. or lower, and then raised again to an ambient temperature of 1500 ° C. or higher. The source gas is supplied by heating to form the second semiconductor layer portion and the third semiconductor layer portion.
この実施形態では、上記第１半導体層の第１の半導体層部を形成する１５００℃以上の雰囲気温度から、雰囲気温度を１００℃以上降下させてから再び１５００℃以上の雰囲気温度に昇温して形成した第１半導体層の第２の半導体層部でもって、上記第１の半導体層部と第２の半導体層部との界面を不連続成長面とすることができる。 In this embodiment, from the atmospheric temperature of 1500 ° C. or higher for forming the first semiconductor layer portion of the first semiconductor layer, the atmospheric temperature is lowered by 100 ° C. or higher and then raised again to the atmospheric temperature of 1500 ° C. or higher. With the second semiconductor layer portion of the formed first semiconductor layer, the interface between the first semiconductor layer portion and the second semiconductor layer portion can be a discontinuous growth surface.
また、一実施形態のバイポーラ半導体装置では、上記第１半導体層がアノード層を構成しているダイオードである。 In one embodiment, the first semiconductor layer is a diode constituting an anode layer.
この実施形態では、スイッチング損失を低減できると共に定常損失の増大を抑えることができるダイオードを実現できる。 In this embodiment, it is possible to realize a diode that can reduce switching loss and suppress increase in steady loss.
また、一実施形態のバイポーラ半導体装置では、上記第１半導体層がベース層を構成しているトランジスタである。 In one embodiment of the bipolar semiconductor device, the first semiconductor layer is a transistor constituting a base layer.
この実施形態では、スイッチング損失を低減できると共に定常損失の増大を抑えることができるトランジスタを実現できる。 In this embodiment, a transistor that can reduce switching loss and suppress increase in steady loss can be realized.
また、一実施形態のバイポーラ半導体装置では、上記第１半導体層がエミッタ層を構成しているＩＧＢＴである。 In one embodiment, the first semiconductor layer is an IGBT constituting an emitter layer.
この実施形態では、スイッチング損失を低減できると共に定常損失の増大を抑えることができるＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)を実現できる。 In this embodiment, it is possible to realize an IGBT (insulated gate bipolar transistor) that can reduce switching loss and suppress increase in steady loss.
また、一実施形態のバイポーラ半導体装置では、上記第１半導体層がベース層を構成しているＧＴＯである。 In one embodiment of the bipolar semiconductor device, the first semiconductor layer is a GTO constituting a base layer.
この実施形態では、スイッチング損失を低減できると共に定常損失の増大を抑えることができるＧＴＯ(ゲート・ターンオフ・サイリスタ)を実現できる。 In this embodiment, it is possible to realize a GTO (gate turn-off thyristor) that can reduce switching loss and suppress increase in steady loss.
また、この発明のバイポーラ半導体装置の製造方法は、
上記バイポーラ半導体装置の製造方法であって、
原料ガスを結晶成長表面に供給して、炭化珪素半導体で作製されていると共に第１の不純物濃度を有する上記第１半導体層の第１の半導体層部を形成し、
上記第１の半導体層部を形成した後、上記原料ガスの供給を１分間以上停止してから、上記原料ガスを供給して、
上記第１の半導体層部上に上記第１の半導体層部に連なるように形成されていて上記第１の半導体層部と同じ導電型であり、厚さが１００ｎｍ未満であり、かつ、上端で第２の不純物濃度に達していると共に下端と上端との間で上記第２の不純物濃度の１０倍以上もしくは上記第２の不純物濃度の１０分の１以下である第３の不純物濃度を有する上記第１半導体層の第２の半導体層部と、
上記第２の半導体層部上に上記第２の半導体層部に連なるように形成されていて上記第２の半導体層部と同じ導電型であると共に上記第２の不純物濃度である上記第１半導体層の第３の半導体層部と
を形成することを特徴としている。
In addition, the manufacturing method of the bipolar semiconductor device of the present invention,
A method for manufacturing the bipolar semiconductor device, comprising:
Supplying a source gas to the crystal growth surface to form a first semiconductor layer portion of the first semiconductor layer made of a silicon carbide semiconductor and having a first impurity concentration;
After forming the first semiconductor layer portion, the supply of the source gas is stopped for 1 minute or more, and then the source gas is supplied.
It is formed on the first semiconductor layer portion so as to be continuous with the first semiconductor layer portion, has the same conductivity type as the first semiconductor layer portion, has a thickness of less than 100 nm, and has an upper end. The third impurity concentration that has reached the second impurity concentration and has a third impurity concentration between the lower end and the upper end that is not less than 10 times the second impurity concentration or not more than one-tenth of the second impurity concentration. A second semiconductor layer portion of the first semiconductor layer;
The first semiconductor is formed on the second semiconductor layer portion so as to be continuous with the second semiconductor layer portion, has the same conductivity type as the second semiconductor layer portion, and has the second impurity concentration. A third semiconductor layer portion of the layer is formed.
この発明のバイポーラ半導体装置の製造方法によれば、上記原料ガスの供給を１分間以上停止してから形成した第１半導体層の第２の半導体層部でもって、同一導電型である上記第１半導体層の第１の半導体層部と第２の半導体層部との界面を不連続成長面とすることができる。したがって、ｐｎ接合界面を不連続成長面とする場合に比べて、ドリフト層へのキャリア注入効率を高く保ったまま、定常損失の増大を抑えながら、スイッチング損失の低減を図れる。 According to the method for manufacturing a bipolar semiconductor device of the present invention, the second semiconductor layer portion of the first semiconductor layer formed after the supply of the source gas is stopped for 1 minute or more is the same conductivity type. The interface between the first semiconductor layer portion and the second semiconductor layer portion of the semiconductor layer can be a discontinuous growth surface. Therefore, compared with the case where the pn junction interface is a discontinuous growth surface, switching loss can be reduced while suppressing increase in steady loss while maintaining high carrier injection efficiency to the drift layer.
また、この発明の他の観点のバイポーラ半導体装置の製造方法は、
上記バイポーラ半導体装置の製造方法であって、
原料ガスを予め定められた供給速度で結晶成長表面に供給して、炭化珪素半導体で作製されていると共に第１の不純物濃度を有する上記第１半導体層の第１の半導体層部を形成し、
上記第１の半導体層部を形成した後、１分間以上、炭化珪素の成長速度を略零とするように原料ガスの供給速度を制御してから、
原料ガスを予め定められた供給速度で供給して、
上記第１の半導体層部上に上記第１の半導体層部に連なるように形成されていて上記第１の半導体層部と同じ導電型であり、厚さが１００ｎｍ未満であり、かつ、上端で上記第１の不純物濃度に達していると共に下端と上端との間で上記第１の不純物濃度の１０倍以上もしくは上記第１の不純物濃度の１０分の１以下である第２の不純物濃度を有する上記第１半導体層の第２の半導体層部と、
上記第２の半導体層部上に上記第２の半導体層部に連なるように形成されていて上記第２の半導体層部と同じ導電型であると共に上記第１の不純物濃度である上記第１半導体層の第３の半導体層部と
を形成することを特徴としている。
In addition, a method for manufacturing a bipolar semiconductor device according to another aspect of the present invention includes:
A method for manufacturing the bipolar semiconductor device, comprising:
Supplying a source gas to a crystal growth surface at a predetermined supply rate to form a first semiconductor layer portion of the first semiconductor layer made of a silicon carbide semiconductor and having a first impurity concentration;
After forming the first semiconductor layer portion, controlling the feed rate of the source gas so that the growth rate of silicon carbide is substantially zero for 1 minute or more,
Supply the source gas at a predetermined supply rate,
It is formed on the first semiconductor layer portion so as to be continuous with the first semiconductor layer portion, has the same conductivity type as the first semiconductor layer portion, has a thickness of less than 100 nm, and has an upper end. The first impurity concentration is reached, and the second impurity concentration is 10 times or more of the first impurity concentration or 1/10 or less of the first impurity concentration between the lower end and the upper end. A second semiconductor layer portion of the first semiconductor layer;
The first semiconductor is formed on the second semiconductor layer portion so as to be continuous with the second semiconductor layer portion, has the same conductivity type as the second semiconductor layer portion, and has the first impurity concentration. A third semiconductor layer portion of the layer is formed.
この発明の製造方法によれば、炭化珪素の成長速度を１分間以上零としてから形成した第１半導体層の第２の半導体層部に不連続成長面が形成される。したがって、この発明によれば、上記第１半導体層の第２の半導体層部に不連続成長面が形成されていない場合に比べて、スイッチング損失を低減できると共に、ｐｎ接合界面を不連続成長面とした場合に比べて、ドリフト層へのキャリア注入効率を高く保って、定常損失の増大を抑えることができるバイポーラ半導体装置を製造できる。 According to the manufacturing method of the present invention, the discontinuous growth surface is formed in the second semiconductor layer portion of the first semiconductor layer formed after the growth rate of silicon carbide is set to zero for 1 minute or more. Therefore, according to the present invention, the switching loss can be reduced and the pn junction interface can be made to be a discontinuous growth surface as compared with the case where the discontinuous growth surface is not formed in the second semiconductor layer portion of the first semiconductor layer. Compared to the case described above, it is possible to manufacture a bipolar semiconductor device capable of keeping the carrier injection efficiency into the drift layer high and suppressing an increase in steady loss.
また、この発明の他の観点のバイポーラ半導体装置の製造方法は、
上記バイポーラ半導体装置の製造方法であって、
原料ガスを結晶成長表面に供給して、１５００℃以上の雰囲気温度で、炭化珪素半導体で作製されていると共に第１の不純物濃度を有する上記第１半導体層の第１の半導体層部を形成し、
上記第１の半導体層部を形成した後、雰囲気温度を１４００℃以下に降温させてから、１５００℃以上の雰囲気温度に昇温して、上記原料ガスを供給し、
上記第１の半導体層部上に上記第１の半導体層部に連なるように形成されていて上記第１の半導体層部と同じ導電型であり、厚さが１００ｎｍ未満であり、かつ、上端で第２の不純物濃度に達していると共に下端と上端との間で上記第２の不純物濃度の１０倍以上もしくは上記第２の不純物濃度の１０分の１以下である第３の不純物濃度を有する上記第１半導体層の第２の半導体層部と、
上記第２の半導体層部上に上記第２の半導体層部に連なるように形成されていて上記第２の半導体層部と同じ導電型であると共に上記第２の不純物濃度である上記第１半導体層の第３の半導体層部と
を形成することを特徴としている。
In addition, a method for manufacturing a bipolar semiconductor device according to another aspect of the present invention includes:
A method for manufacturing the bipolar semiconductor device, comprising:
A source gas is supplied to the crystal growth surface to form a first semiconductor layer portion of the first semiconductor layer made of a silicon carbide semiconductor and having a first impurity concentration at an ambient temperature of 1500 ° C. or higher. ,
After forming the first semiconductor layer portion, the ambient temperature is lowered to 1400 ° C. or lower, and then the ambient temperature is raised to 1500 ° C. or higher to supply the source gas,
It is formed on the first semiconductor layer portion so as to be continuous with the first semiconductor layer portion, has the same conductivity type as the first semiconductor layer portion, has a thickness of less than 100 nm, and has an upper end. The third impurity concentration that has reached the second impurity concentration and has a third impurity concentration between the lower end and the upper end that is not less than 10 times the second impurity concentration or not more than one-tenth of the second impurity concentration. A second semiconductor layer portion of the first semiconductor layer;
The first semiconductor is formed on the second semiconductor layer portion so as to be continuous with the second semiconductor layer portion, has the same conductivity type as the second semiconductor layer portion, and has the second impurity concentration. A third semiconductor layer portion of the layer is formed.
この発明の製造方法によれば、上記第１半導体層の第１の半導体層部を形成する１５００℃以上の雰囲気温度から、雰囲気温度を１００℃以上降下させてから再び１５００℃以上の雰囲気温度に昇温して形成した第１半導体層の第２の半導体層部でもって、同じ導電型の上記第１の半導体層部と第２の半導体層部との界面を不連続成長面とすることができる。したがって、この発明によれば、上記第１半導体層の第１の半導体層部と第２の半導体層部との界面を連続成長面とした場合に比べて、スイッチング損失を低減できると共に、ｐｎ接合界面を不連続成長面とした場合に比べて、ドリフト層へのキャリア注入効率を高く保って、定常損失の増大を抑えることができるバイポーラ半導体装置を製造できる。 According to the manufacturing method of the present invention, the atmospheric temperature is lowered from 100 ° C. or more to 1500 ° C. or higher again from the atmospheric temperature of 1500 ° C. or higher forming the first semiconductor layer portion of the first semiconductor layer. With the second semiconductor layer portion of the first semiconductor layer formed by raising the temperature, the interface between the first semiconductor layer portion and the second semiconductor layer portion having the same conductivity type may be a discontinuous growth surface. it can. Therefore, according to the present invention, the switching loss can be reduced and the pn junction can be reduced as compared with the case where the interface between the first semiconductor layer portion and the second semiconductor layer portion of the first semiconductor layer is a continuous growth surface. Compared with the case where the interface is a discontinuous growth surface, it is possible to manufacture a bipolar semiconductor device that can keep the carrier injection efficiency into the drift layer high and suppress an increase in steady loss.
この発明のバイポーラ半導体装置によれば、第１半導体層内、ドリフト層内、第２半導体層内、ドリフト層と第２半導体層との間の界面のうちの少なくとも１つがキャリアの再結合を促進する再結合促進面を有することによって、スイッチング損失を低減できると共に、ｐｎ接合界面におけるキャリアの再結合が抑制され、ドリフト層へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。 According to the bipolar semiconductor device of the present invention, at least one of the first semiconductor layer, the drift layer, the second semiconductor layer, and the interface between the drift layer and the second semiconductor layer promotes carrier recombination. Therefore, the switching loss can be reduced, the carrier recombination at the pn junction interface can be suppressed, the carrier injection efficiency into the drift layer can be kept high, and the increase in the steady loss can be suppressed. .
以下、この発明を図示の実施の形態により詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
〔第１実施形態〕
図１は、この発明のバイポーラ半導体装置の第１実施形態としてのＳｉＣ ダイオード２０の断面図である。この第１実施形態では、第１の導電型としてのｎ型の４Ｈ型ＳｉＣで作製した基板２１の上に、以下に説明する半導体層を形成する。なお、４Ｈ型の「Ｈ」は六方晶を表し、４Ｈ型の「４」は原子積層が４層周期となる結晶構造を表している。また、この第１実施形態では、第１導電型をｎ型、第２導電型をｐ型としている。
[First Embodiment]
FIG. 1 is a sectional view of a
上記ｎ型の４Ｈ型ＳｉＣ基板２１上に、順次、ｎ型４Ｈ−ＳｉＣ、ｐ型(第２の導電型)４Ｈ−ＳｉＣをエピタキシャル成長させて、後述するように、エピタキシャルＳｉＣダイオード２０を作製する。
On the n-type 4H-
図１に示すｎ型の４Ｈ型ＳｉＣ基板２１は、改良レーリー法によって成長させたインゴットを、オフ角θを８度にしてスライスし、鏡面研磨することによって作製した。ホール効果測定法によって求めたｎ型の４Ｈ型ＳｉＣ基板２１のキャリア密度は４×１０１８ｃｍ−３、厚さは３５０μｍである。
The n-type
カソードとなるｎ型の４Ｈ型ＳｉＣ基板２１のＣ面(カーボン面)に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層(ｎ型成長層)とアルミニウムドープｐ型ＳｉＣ層(ｐ型成長層)を順次エピタキシャル成長で形成する。上記窒素ドープｎ型ＳｉＣ層であるｎ型成長層が、図１に示す第２半導体層のｎ型のバッファ層２２とｎ型のドリフト層２３となる。また、バッファ層２２はドナー密度４×１０１８ｃｍ−３、膜厚は５．０μｍである。また、ドリフト層２３はドナー密度２×１０１４ｃｍ−３、膜厚は１２０μｍである。
A nitrogen-doped n-type SiC layer (n-type growth layer) and an aluminum-doped p-type SiC layer (p-type growth layer) are sequentially formed on the C-plane (carbon surface) of the n-type 4H-
一方、上記アルミニウムドープｐ型ＳｉＣ層であるｐ型成長層が、アノード層となる第１のｐ型接合層２４と第２のｐ型接合層２５とｐ＋型コンタクト層２６となる。
On the other hand, the p-type growth layer, which is the aluminum-doped p-type SiC layer, becomes the first p-
上記第１のｐ型接合層２４は、第１半導体層の第１の半導体層部をなし、第１の不純物濃度としてのアクセプタ密度が１×１０１８ｃｍ−３であり、膜厚は２．０μｍである。
The first p-
また、第２のｐ型接合層２５は、膜厚が０．５μｍである。この第２のｐ型接合層２５は、上記第１のｐ型接合層２４上に上記第１のｐ型接合層２４に接するように形成されている第１半導体層の第２の半導体層部２５Ａと、この第２の半導体層部２５Ａ上に第２の半導体層部２５Ａに連なるように形成されている第１半導体層の第３の半導体層部２５Ｂとを有する。上記第１のｐ型接合層２４と第２の半導体層部２５Ａと第３の半導体層部２５Ｂで第１半導体層を構成している。
The second p-
上記第２の半導体層部２５Ａは、厚さが１００ｎｍ未満(例えば５０ｎｍ)であり、この第２の半導体層部２５Ａは、上端２５Ａ‐１において、第２の不純物濃度であるアクセプタ密度１×１０１９ｃｍ−３に達している。また、この第２の半導体層部２５Ａは、下端２５Ａ‐２と上端２５Ａ‐１との間でアクセプタ密度１×１０１９ｃｍ−３の１０倍以上の第３の不純物濃度としてのアクセプタ密度(例えば、１×１０２０ｃｍ−３)を有している。上記第２の半導体層部２５Ａと上記第１のｐ型接合層２４との界面に不連続成長面が形成される。なお、上記第２の半導体層部２５Ａの厚さは、１０ｎｍでもよい。また、上記１０倍以上の第３の不純物濃度を、１×１０２１ｃｍ−３としてもよい。
The second
また、上記第３の半導体層部２５Ｂは、第２の不純物濃度としてのアクセプタ密度１×１０１９ｃｍ−３を有する。 The third semiconductor layer portion 25B has an acceptor density of 1 × 10 19 cm −3 as the second impurity concentration.
また、ｐ＋型コンタクト層２６はアクセプタ密度が１×１０２０ｃｍ−３であり、膜厚は０．５μｍである。
The p +
この第１実施形態のＳｉＣダイオード２０は、上記ｎ型の４Ｈ型ＳｉＣ基板２１の上に、ｎ型バッファ層２２、ｎ型ドリフト層２３、第１のｐ型接合層２４、第２のｐ型接合層２５およびｐ＋型コンタクト層２６を順次形成したものであるが、作製時の処理条件を以下により詳しく説明する。
The
先ず、この実施形態のＳｉＣダイオード２０は、材料ガスとして、シラン(ＳｉＨ４)およびプロパン(Ｃ３Ｈ８)を用いる。ドーパントガスとして窒素(Ｎ２)およびトリメチルアルミニウム(Ａｌ(ＣＨ３)３) を用いる。また、キャリアガスとして水素(Ｈ２)を用いる。各ガスの流量(供給速度)は、ｓｃｃｍ(standard cc per minute)または、ｓｌｍ(standard liter minute)で表す。圧力は、Ｔｏｒｒで表す。また、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。
First, the
まず、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、雰囲気温度を室温から１４００℃まで３０分で昇温する。 First, the temperature in the processing chamber is raised from room temperature to 1400 ° C. in 30 minutes in an H 2 atmosphere at 40 Torr.
次に、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、１４００℃の雰囲気温度において、カソードとなるｎ型の４Ｈ型ＳｉＣ基板２１の表面を３０分、エッチングする。
Next, the surface of the n-type
次に、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、１４００℃から１５５０℃まで１５分で昇温する。 Next, the temperature in the processing chamber is raised from 1400 ° C. to 1550 ° C. in 15 minutes in an H 2 atmosphere at 40 Torr.
次に、カソードとなるｎ型の４Ｈ型ＳｉＣ基板２１のＣ面にバッファ層２２を形成する工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(１７ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は２０分である。
Next, in the step of forming the
次に、ドリフト層２３の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(０．００８ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は４８０分である。
Next, in the step of forming the
次に、第１半導体層の第１の半導体層部としての第１のｐ型接合層２４の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を結晶成長表面に供給する。この工程の処理時間は８分である。
Next, in the step of forming the first p-
(降温工程)
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１５５０℃から１４００℃まで１５分で降温する。
(Cooling process)
Next, the temperature is lowered from 1550 ° C. to 1400 ° C. in 15 minutes at 50 Torr in an H 2 atmosphere.
(昇温工程)
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１４００℃から１５５０℃まで３０分で昇温する。
(Temperature raising process)
Next, the temperature is raised from 1400 ° C. to 1550 ° C. in 30 minutes at 50 Torr in an H 2 atmosphere.
次に、第２,第３の半導体層部をなす第２のｐ型接合層２５の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３００ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は２分である。
Next, in the step of forming the second p-
次に、ｐ＋型コンタクト層２６の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３０００ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は２分である。
Next, in the step of forming the p + -
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１５５０℃から１４００℃まで１５分で降温する。 Next, the temperature is lowered from 1550 ° C. to 1400 ° C. in 15 minutes at 50 Torr in an H 2 atmosphere.
次に、Ｈ２雰囲気において、１００Ｔｏｒｒで、１４００℃から４００℃まで３０分で降温する。 Next, the temperature is lowered from 1400 ° C. to 400 ° C. in 30 minutes at 100 Torr in an H 2 atmosphere.
上記の各工程,処理により、この第１実施形態のＳｉＣダイオード用のＳｉＣエピタキシャルウェハを作製できる。 The SiC epitaxial wafer for the SiC diode of the first embodiment can be manufactured by the above steps and processes.
なお、上記降温工程と昇温工程において、温度を１４００℃に下げてから再び１５５０℃に上げて次の層を再成長させたが、室温(あるいはウェハ取り出し温度程度)まで温度を下げてから再度温度を上げて次の層を再成長させてもよい。 In the temperature lowering step and the temperature raising step, the temperature was lowered to 1400 ° C. and then raised again to 1550 ° C. to re-grow the next layer. However, after the temperature was lowered to room temperature (or about the wafer take-out temperature), The temperature may be increased and the next layer may be regrown.
次に、この第１実施形態となるＳｉＣエピタキシャルウェハに、次に説明する加工を施すことによって、図１に示すこの第１実施形態のＳｉＣダイオード２０を作製できる。
Next, the
まず、反応性イオンエッチング(ＲＩＥ)によりＳｉＣエピタキシャルウェハの両端部を除去してメサ構造に加工する。このＲＩＥにおけるエッチングガスとしては、ＣＦ４(４弗化炭素)とＯ２を用いて、プラズマ処理装置により、圧力５Ｐａ、高周波電力２６０Ｗの条件で深さ約３．５μｍまでエッチングした。また、このときのマスク材料として、ＣＶＤによって堆積したＳｉＯ２膜(厚さ１０μｍ)を用いた。 First, both ends of the SiC epitaxial wafer are removed by reactive ion etching (RIE) and processed into a mesa structure. As etching gas in this RIE, CF 4 (carbon tetrafluoride) and O 2 were used, and etching was performed to a depth of about 3.5 μm by a plasma processing apparatus under conditions of a pressure of 5 Pa and a high frequency power of 260 W. Further, as a mask material at this time, a SiO 2 film (thickness 10 μm) deposited by CVD was used.
次に、エッチングにより形成したメサ底部での電界集中を緩和するために、メサ底部に幅２５０μｍ、深さ０．７μｍのｐ型ＪＴＥ(ジャンクション・ターミネーション・エクステンション)２７を設けた。このｐ型ＪＴＥ２７は、Ａｌイオン注入により形成した。このＡｌイオン注入のエネルギーは３０〜４５０ｋｅＶの間で６段階に変え、トータルドーズ量は１．２×１０１３ｃｍ−２である。また、このｐ型ＪＴＥ２７の形成時には、ＪＴＥ２７の注入層がボックスプロファイルとなるように設計した。イオン注入は全て室温で行い、イオン注入のマスクには、グラファイト(厚さ５μｍ)を用いた。注入イオンの活性化のための熱処理をアルゴンガス雰囲気中で１７００℃、３分の条件で行った。アニールの後、温度１２００℃、３時間のウェット酸化により保護膜としての熱酸化膜２８を形成した。なお、図１において、３１は、絶縁保護膜(もしくは酸化膜)である。
Next, in order to alleviate electric field concentration at the bottom of the mesa formed by etching, a p-type JTE (junction termination extension) 27 having a width of 250 μm and a depth of 0.7 μm was provided on the mesa bottom. This p-type JTE27 was formed by Al ion implantation. The energy of the Al ion implantation is changed in six steps between 30 to 450 keV, and the total dose is 1.2 × 10 13 cm −2 . In addition, when the p-
次に、ｎ型の４Ｈ型ＳｉＣ基板２１の下面に、Ｎｉ(厚さ３５０ｎｍ)を蒸着させてカソード電極２９を形成する。ｐ＋型コンタクト層２６上に、Ｔｉ(チタン：厚さ３５０ｎｍ)とＡｌ(アルミニウム：厚さ１００ｎｍ)の膜をそれぞれ蒸着し、アノード電極３０とする。アノード電極３０は、Ｔｉ層３０ａとＡｌ層３０ｂから構成されている。最後に、１０００℃で２０分間の熱処理を行って、カソード電極２９およびアノード電極３０をそれぞれオーミック電極にする。ｐｎ接合のサイズは直径が２．６ｍｍφでありほぼ円形である。なお、この実施形態ではアルミニウムイオン注入によってｐ型ＪＴＥ２７を形成したが、ボロン(Ｂ)のイオン注入を用いた場合でも同様の効果がある。
Next, Ni (thickness 350 nm) is evaporated on the lower surface of the n-type
この第１実施形態のＳｉＣダイオード２０の耐電圧は２０ｋＶであり、オン電圧は、３．３５Ｖである。このオン電圧(順方向電圧)は、図２の順方向特性図に示すように、実線で示す特性曲線Ｋ１における電流密度１００Ａ／ｃｍ２での値である。この順方向特性は、このＳｉＣダイオード２０の電流電圧特性をカーブトレーサで測定して求めた。
The withstand voltage of the
一方、上記第１実施形態のＳｉＣエピタキシャルウェハの製造工程において、上記第２のｐ型接合層２５の形成工程の前に上記(降温工程)と(昇温工程)を行わないで作製した比較例のＳｉＣダイオードでは、図３に一点鎖線で示す特性曲線Ｋ２の如く、電流密度１００Ａ／ｃｍ２でのオン電圧は、３．３３Ｖであった。
On the other hand, in the manufacturing process of the SiC epitaxial wafer of the first embodiment, the comparative example was manufactured without performing the (temperature decreasing process) and (temperature increasing process) before the process of forming the second p-
すなわち、上記第１実施形態では、上記比較例に比べて、順方向電圧がわずかに増加しているが、この増加は、０.６％(０.０２Ｖ)であり、上記第１実施形態の順方向特性と上記比較例の順方向特性とは略同じと言える。 That is, in the first embodiment, the forward voltage is slightly increased as compared with the comparative example, but this increase is 0.6% (0.02 V), which is the same as that in the first embodiment. It can be said that the forward characteristics and the forward characteristics of the comparative example are substantially the same.
次に、図３に、逆回復特性を示す。図３に実線で示す特性曲線Ｋ１１は、上記第１実施形態の逆回復特性であり、図３に一点鎖線で示す特性曲線Ｋ１２は、上記比較例の逆回復特性である。 Next, FIG. 3 shows reverse recovery characteristics. A characteristic curve K11 indicated by a solid line in FIG. 3 is the reverse recovery characteristic of the first embodiment, and a characteristic curve K12 indicated by a dashed line in FIG. 3 is a reverse recovery characteristic of the comparative example.
図３の逆回復特性から、上記第１実施形態では、逆方向電流密度が２００(Ａ/ｃｍ２)であり、上記比較例の逆方向電流密度２６８(Ａ/ｃｍ２)から略２５％減少している。また、上記第１実施形態では、逆回復時間が、０.１５６(μ秒)であり、上記比較例の逆回復時間０.１９２(μ秒)から約２０％減少している。その結果、逆回復容量は、上記第１実施形態では、０.８０(μＣ)であり、上記比較例の逆回復容量１.３４(μＣ)から４０％も減少している。このことは、本実施形態によれば、上記比較例に比べて、スイッチング損失を大幅に低減できることを示している。 From the reverse recovery characteristics of FIG. 3, in the first embodiment, the reverse current density is 200 (A / cm 2 ), which is approximately 25% lower than the reverse current density 268 (A / cm 2 ) of the comparative example. doing. In the first embodiment, the reverse recovery time is 0.156 (μ seconds), which is approximately 20% less than the reverse recovery time 0.192 (μ seconds) of the comparative example. As a result, the reverse recovery capacity is 0.80 (μC) in the first embodiment, which is 40% less than the reverse recovery capacity 1.34 (μC) of the comparative example. This indicates that according to the present embodiment, the switching loss can be greatly reduced as compared with the comparative example.
上述の如く、本実施形態では、厚さ１００ｎｍ未満(例えば５０ｎｍ)の第２の半導体層部２５Ａにおいて、第２の不純物濃度であるアクセプタ密度１×１０１９ｃｍ−３とは１桁以上相違する第３の不純物濃度(例えば、１×１０２０ｃｍ−３)から上記第２の不純物濃度であるアクセプタ密度１×１０１９ｃｍ−３に達している。これにより、上記第２の半導体層部２５Ａに不純物濃度が急峻に変化する不連続成長面が形成される。
As described above, in the present embodiment, the second
これにより、この実施形態によれば、互いに同じ導電型である第１のｐ型接合層２４,第２のｐ型接合層２５で構成される半導体層が不連続成長面を有し、この不連続成長面が、キャリアの再結合を促進する再結合促進面となる。連続成長面では、再結合速度が実質的にゼロであるのに対して、この不連続成長面では、再結合速度は例えば１×１０４ｃｍ／ｓ以上の有限の値を有する。
Thus, according to this embodiment, the semiconductor layer composed of the first p-
したがって、この実施形態によれば、上記ｐ型の炭化珪素半導体で作製されている半導体層が不連続成長面を有していない場合に比べて、スイッチング損失を低減できると共に、ｐｎ接合界面を不連続成長面とした場合に比べて、ドリフト層２３へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。
Therefore, according to this embodiment, the switching loss can be reduced and the pn junction interface can be reduced compared to the case where the semiconductor layer made of the p-type silicon carbide semiconductor does not have a discontinuous growth surface. Compared with a continuous growth surface, the carrier injection efficiency into the
尚、上記第１実施形態のＳｉＣダイオード２０のエピタキシャルウェハを作製する工程において、第１のｐ型接合層２４の形成工程の後、かつ、上記第２のｐ型接合層２５の形成工程の前に、上記(降温工程)と(昇温工程)を行うことに替えて、上記第１のｐ型接合層２４の形成工程の後、かつ、上記第２のｐ型接合層２５の形成工程の前に、原料ガスとしてのシラン、プロパン、トリメチルアルミニウムの供給を１分間以上(例えば３分間)、停止する工程を行ってもよい。この原料ガスの停止工程の後に、上記第２のｐ型接合層２５を形成することでもって、上記厚さが１００ｎｍ未満であると共に上端２５Ａ‐１と下端２５Ａ‐２との間で不純物濃度が１桁以上変化している第２の半導体層部２５Ａを有する第２のｐ型接合層２５を形成できる。
In the step of manufacturing the epitaxial wafer of the
また、上記第１実施形態では、第２のｐ型接合層２５の第３の半導体層部２５Ｂの第２の不純物濃度(１×１０１９ｃｍ−３)を第１半導体層の第１の半導体層部としての第１のｐ型接合層２４の第１の不純物濃度(１×１０１８ｃｍ−３)よりも高くしたが、逆に、第３の半導体層部２５Ｂの第２の不純物濃度を例えば１×１０１８ｃｍ−３とし、第１半導体層の第１の半導体層部としての第１のｐ型接合層２４の第１の不純物濃度を例えば１×１０１９ｃｍ−３としてもよい。この場合、上記第２の半導体層部２５Ａは、上端２５Ａ‐１において第２の不純物濃度(例えば１×１０１８ｃｍ−３)であり、上端２５Ａ‐１と下端２５Ａ‐２との間で第２の不純物濃度の１０倍以上の第３の不純物濃度(例えば、１×１０１９ｃｍ−３)を有する。
In the first embodiment, the second impurity concentration (1 × 10 19 cm −3 ) of the third semiconductor layer portion 25B of the second p-
〔第１実施形態の変形例〕
図４は、上記第１実施形態の変形例であるｐｎ接合ダイオード４０の断面図である。この変形例では、前述の第１実施形態の第１のｐ型接合層２４と第２のｐ型接合層２５に替えて、１層のｐ型接合層４１を備えた点だけが、前述の第１実施形態と異なる。よって、この変形例では、前述の第１実施形態と同一の部分には、同一の符号を付して、前述の第１実施形態と異なる部分を主に説明する。
[Modification of First Embodiment]
FIG. 4 is a cross-sectional view of a
上記ｐ型接合層４１は、アルミニウムドープｐ型ＳｉＣ層であり、膜厚は２．５μｍである。
The p-
このｐ型接合層４１は、次の第１〜第３の工程でもって作製される。
The p-
(第１の工程)
５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給して、第１半導体層の第１の半導体層部としてのｐ型ＳｉＣ部４１Ａを成膜する。この第１の工程の処理時間は８分である。
(First step)
By supplying silane (30 sccm), propane (12 sccm), trimethylaluminum (30 sccm), and hydrogen (10 slm) at 50 Torr and 1550 ° C., the p-
(第２の工程)
次に、上記ｐ型ＳｉＣ膜の成長速度を１分間以上(例えば３分間)零にする。ここで、原料ガスを停止すると、上記水素によるキャリアガスの影響でもって成長させたｐ型ＳｉＣ膜が極く低速でエッチングされて削られて行く。このため、上記極く低速のエッチング速度で削られた分を補うように原料ガスを供給することによって、上記ｐ型ＳｉＣ膜の成長速度を零にする。
(Second process)
Next, the growth rate of the p-type SiC film is set to zero for 1 minute or more (for example, 3 minutes). Here, when the source gas is stopped, the p-type SiC film grown under the influence of the carrier gas by hydrogen is etched and scraped off at a very low speed. For this reason, the growth rate of the p-type SiC film is made zero by supplying the raw material gas so as to compensate for the portion cut at the extremely low etching rate.
(第３の工程)
次に、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給して、ｐ型ＳｉＣ膜を成膜する。このｐ型ＳｉＣ膜は、第１半導体層の第２の半導体層部としてのｐ型ＳｉＣ部４１Ｂと第１半導体層の第３の半導体層部としてのｐ型ＳｉＣ部４１Ｃとで構成されている。この第３の工程の処理時間は２分である。
(Third process)
Next, silane (30 sccm), propane (12 sccm), trimethylaluminum (30 sccm) and hydrogen (10 slm) are supplied at 50 Torr and 1550 ° C. to form a p-type SiC film. This p-type SiC film is composed of a p-
上記第１〜第３の工程でもって作製されたｐ型接合層４１は、アクセプタ密度が１×１０１８ｃｍ−３であり、膜厚が２．０μｍである第１半導体層の第１の半導体層部としてのｐ型ＳｉＣ部４１Ａを有する。
The p-
また、上記ｐ型接合層４１は、上記ｐ型ＳｉＣ部４１Ａ上にｐ型ＳｉＣ部４１Ａに連なるように形成されていて、厚さが１００ｎｍ未満(例えば、５０ｎｍ)である第１半導体層の第２の半導体層部としてのｐ型ＳｉＣ部４１Ｂを有する。このｐ型ＳｉＣ部４１Ｂは、上端４１Ｂ‐１でアクセプタ密度が１×１０１８ｃｍ−３に達していると共に上端４１Ｂ‐１と下端４１Ｂ‐２との間で上記アクセプタ密度１×１０１８ｃｍ−３の１０分の１以下であるアクセプタ密度(例えば、１×１０１７ｃｍ−３)を有している。なお、上記ｐ型ＳｉＣ部４１Ｂの厚さは１０ｎｍとしてもよい。また、上記１０分の１以下であるアクセプタ密度を、１×１０１４ｃｍ−３としてもよい。
The p-
さらに、上記ｐ型接合層４１は、上記ｐ型ＳｉＣ部４１Ｂ上に上記ｐ型ＳｉＣ部４１Ｂに連なるように形成されていて、アクセプタ密度が１×１０１８ｃｍ−３である第１半導体層の第３の半導体層部としてのｐ型ＳｉＣ部４１Ｃを有する。
Further, the p-
この変形例によれば、互いに同じ導電型であるｐ型ＳｉＣ部４１Ａ,ｐ型ＳｉＣ部４１Ｂ,ｐ型ＳｉＣ部４１Ｃで構成されるｐ型接合層４１の上記ｐ型ＳｉＣ部４１Ｂが不連続成長面を有する。このｐ型ＳｉＣ部４１Ｂの不連続成長面が、キャリアの再結合を促進する再結合促進面となって、上記ｐ型の炭化珪素半導体で作製されている半導体層が不連続成長面を有していない場合に比べて、スイッチング損失を低減できる。また、ｐｎ接合界面を不連続成長面とした場合に比べて、ドリフト層２３へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。
According to this modification, the p-
なお、上記第１実施形態やその変形例では、アノード層(第１のｐ型接合層２４(第１の半導体層)と第２のｐ型接合層２５(第２,第３の半導体層部)やｐ型接合層４１(第２,第３の半導体層部))に本発明の構成を適用したが、本発明は、基本的に、ｐｎ接合と基板以外には適用可能であり、例えば、第２半導体層としてのｎ型バッファ層２２や、ｎ型バッファ層２２とｎ型ドリフト層２３との界面や、第２のｐ型接合層２５とｐ＋型コンタクト層２６との界面や、ｐ＋型コンタクト層２６層中や、ｐ型接合層４１とｐ＋型コンタクト層２６との界面にも適用可能である。
In the first embodiment and the modifications thereof, the anode layer (first p-type junction layer 24 (first semiconductor layer) and second p-type junction layer 25 (second and third semiconductor layer portions) are used. ) And the p-type junction layer 41 (second and third semiconductor layer portions)), the present invention is basically applicable to other than the pn junction and the substrate, for example, The n-
また、上記第１実施形態では、ｎ型ドリフト層２３、第１のｐ型接合層２４(第１の半導体層部)、第２の半導体層部２５Ａ、第３の半導体層部２５Ｂを順次形成し、第１実施形態の変形例では、ｎ型ドリフト層２３、ｐ型ＳｉＣ部４１Ａ(第１の半導体層部)、ｐ型ＳｉＣ部４１Ｂ(第２の半導体層部)、ｐ型ＳｉＣ部４１Ｃ(第３の半導体層部)を順次形成したが、ｎ型ドリフト層上に第２半導体層としてのｎ型の中間層を形成し、そのｎ型の中間層上に第１半導体層のｐ型の第１の半導体層部とｐ型の第２の半導体層部とｐ型の第３の半導体層部を順次形成してもよい。
In the first embodiment, the n-
〔第２実施形態〕
次に、図５に、この発明のバイポーラ半導体装置の第２実施形態を示す。図５は、第２実施形態としてのｎｐｎバイポーラトランジスタ６０の断面図である。この第２実施形態でも、ｎ型の４Ｈ型ＳｉＣの基板を採用している。このｎ型の４Ｈ型ＳｉＣの基板上に、ｎ型４Ｈ−ＳｉＣ、ｐ型４Ｈ−ＳｉＣ、ｎ型４Ｈ−ＳｉＣの順番で連続的にエピタキシャル成長させ、ｎｐｎバイポーラトランジスタ６０を作製した。なお、この第２実施形態では、第１導電型をｎ型、第２導電型をｐ型としている。
[Second Embodiment]
Next, FIG. 5 shows a second embodiment of the bipolar semiconductor device of the present invention. FIG. 5 is a cross-sectional view of an npn
ｎ型の４Ｈ型ＳｉＣ基板６１は、改良レーリー法によって成長したインゴットをオフ角θが８度となるようにスライスし、鏡面研磨することによって作製した。コレクタとなる基板６１はｎ型であり、ホール効果測定法によって測定したキャリア密度は４×１０１８ｃｍ−３、厚さは３５０μｍである。このｎ型の４Ｈ型ＳｉＣ基板６１のＣ面上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣの第２半導体層としてのｎ型バッファ層６２とｎ型ドリフト層６３を成膜する。
The n-type 4H-
このｎ型ドリフト層６３の上にアルミドープｐ型ＳｉＣの第１のｐ型成長層６４、アルミドープｐ型ＳｉＣの第２のｐ型成長層６５、および窒素ドープｎ型ＳｉＣのｎ型成長層６６を順番にエピタキシャル成長法で成膜した。ｎ型バッファ層６２とｎ型ドリフト層６３がｎ型コレクタ層になる。
On this n-
上記ｎ型バッファ層６２はドナー密度４×１０１７ｃｍ−３、膜厚は５μｍである。また、ｎ型ドリフト層６３はドナー密度２×１０１４ｃｍ−３、膜厚は１２０μｍである。
The n-
また、ｐ型ベース層を構成する第１半導体層の第１の半導体層部としての第１のｐ型成長層６４は、第１の不純物濃度としてのアクセプタ密度が２×１０１７ｃｍ−３で、層厚が０.５μｍである。
Further, the first p-
また、ｐ型ベース層を構成する第２,第３の半導体層部をなす第２のｐ型成長層６５は、層厚が０.５μｍである。この第２のｐ型成長層６５は、上記第１のｐ型成長層６４上に第１のｐ型成長層６４に接するように形成されていて厚さが１００ｎｍ未満(例えば、５０ｎｍ)の第１半導体層の第２の半導体層部としてのｐ型成長層部６５Ａと、上記ｐ型成長層部６５Ａ上にｐ型成長層部６５Ａに連なるように形成されている第１半導体層の第３の半導体層部としてのｐ型成長層部６５Ｂとを有する。なお、上記ｐ型成長層部６５Ａの厚さは、１０ｎｍでもよい。上記第１のｐ型成長層６４とｐ型成長層部６５Ａとｐ型成長層部６５Ｂで第１半導体層を構成している。
Further, the second p-
上記第１半導体層の第２の半導体層部としてのｐ型成長層部６５Ａは、上端６５Ａ‐１で第２の不純物濃度であるアクセプタ密度１×１０１８ｃｍ−３に達している。また、このｐ型成長層部６５Ａは、上端６５Ａ‐１と下端６５Ａ‐２との間で上記第２の不純物濃度であるアクセプタ密度１×１０１８ｃｍ−３の１０倍以上のアクセプタ密度(例えば、１×１０１９ｃｍ−３)を有している。また、上記１０倍以上のアクセプタ密度を、１×１０２１ｃｍ−３としてもよい。
The p-type
上記第１半導体層の第３の半導体層部としてのｐ型成長層部６５Ｂは、第２の不純物濃度としてのアクセプタ密度１×１０１８ｃｍ−３である。
The p-type
上記第２のｐ型成長層６５上にｎ型エミッタとなるｎ型成長層６６が形成されている。このｎ型成長層６６は、ドナー密度７×１０１７ｃｍ−３、膜厚は０．７５μｍである。
An n-
次に、この実施形態のｎｐｎバイポーラトランジスタ６０を作製するときの処理条件を説明する。材料ガスとして、シラン（ＳｉＨ４)およびプロパン(Ｃ３Ｈ８)を用いる。ドーパントガスとして窒素（Ｎ２)およびトリメチルアルミニウム{Ａｌ(ＣＨ３)３}を用いる。また、キャリアガスとして水素(Ｈ２)を用いる。各ガスの流量(供給速度)は、ｓｃｃｍ(standard cc per minute)または、ｓｌｍ(standard liter minute)で表す。また、圧力は、Ｔｏｒｒで表す。そして、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。
Next, processing conditions for manufacturing the npn
まず、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、雰囲気温度を室温から１４００℃まで３０分で昇温する。 First, the temperature in the processing chamber is raised from room temperature to 1400 ° C. in 30 minutes in an H 2 atmosphere at 40 Torr.
次に、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、１４００℃の雰囲気温度において、コレクタとなるｎ型の４Ｈ型ＳｉＣ基板６１の表面を３０分、エッチングする。
Next, the surface of the n-type
次に、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、１４００℃から１５５０℃まで１５分で昇温する。 Next, the temperature in the processing chamber is raised from 1400 ° C. to 1550 ° C. in 15 minutes in an H 2 atmosphere at 40 Torr.
次に、コレクタとなるｎ型の４Ｈ型ＳｉＣ基板６１のＣ面にｎ型バッファ層６２を形成する工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(１７ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は２０分である。
Next, in the step of forming the n-
次に、ｎ型ドリフト層６３の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(０．００８ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は４８０分である。
Next, in the step of forming the n-
次に、第１半導体層の第１の半導体層部としての第１のｐ型成長層６４の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(６ｓｃｃｍ)および水素(１０ｓｌｍ)を結晶成長表面に供給する。この工程の処理時間は２分である。
Next, in the step of forming the first p-
(降温工程)
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１５５０℃から１４００℃まで１５分で降温する。
(Cooling process)
Next, the temperature is lowered from 1550 ° C. to 1400 ° C. in 15 minutes at 50 Torr in an H 2 atmosphere.
(昇温工程)
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１４００℃から１５５０℃まで３０分で昇温する。
(Temperature raising process)
Next, the temperature is raised from 1400 ° C. to 1550 ° C. in 30 minutes at 50 Torr in an H 2 atmosphere.
次に、第２,第３の半導体層部をなす第２のｐ型成長層６５の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は２分である。
Next, in the step of forming the second p-
次に、ｎ型エミッタとなるｎ型成長層６６の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は３分である。
Next, in the step of forming the n-
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１５５０℃から１４００℃まで１５分で降温する。 Next, the temperature is lowered from 1550 ° C. to 1400 ° C. in 15 minutes at 50 Torr in an H 2 atmosphere.
次に、Ｈ２雰囲気において、１００Ｔｏｒｒで、１４００℃から４００℃まで３０分で降温する。 Next, the temperature is lowered from 1400 ° C. to 400 ° C. in 30 minutes at 100 Torr in an H 2 atmosphere.
上記の各工程,処理により、この第２実施形態のｎｐｎバイポーラトランジスタ用のＳｉＣエピタキシャルウェハを作製できる。 Through the above steps and processes, the SiC epitaxial wafer for the npn bipolar transistor of the second embodiment can be produced.
なお、上記降温工程と昇温工程において、温度を１４００℃に下げてから再び１５５０℃に上げて次の層を再成長させたが、室温(あるいはウエハ取り出し温度程度)まで温度を下げてから再度温度を上げて次の層を再成長させてもよい。 In the temperature lowering step and the temperature raising step, the temperature was lowered to 1400 ° C. and then raised again to 1550 ° C. to re-grow the next layer. However, the temperature was lowered to room temperature (or about the wafer take-out temperature) and then again. The temperature may be increased and the next layer may be regrown.
次に、この第２実施形態となるＳｉＣエピタキシャルウェハに、次に説明する加工を施すことによって、図５に示すこの第２実施形態のｎｐｎバイポーラトランジスタを作製できる。 Next, an npn bipolar transistor according to the second embodiment shown in FIG. 5 can be produced by performing the following processing on the SiC epitaxial wafer according to the second embodiment.
まず、反応性イオンエッチング(ＲＩＥ)によりｎ型成長層６６を幅１０μｍ、深さ０．７５μｍ、ピッチ２３μｍでエッチングし、ｎ型エミッタとなるｎ型成長層６６を残す。このＲＩＥのエッチングガスとしては、ＣＦ４とＯ２を用い、圧力は０．０５Ｔｏｒｒ、高周波電力２６０Ｗの条件でエッチングした。また、このときのマスク材料として、ＣＶＤによって堆積したＳｉＯ２膜(厚さ１０μｍ)を用いた。
First, the n-
次に、ベース領域において素子分離を行うために、反応性イオンエッチング(ＲＩＥ)によりメサ構造にする。このＲＩＥのエッチングガスにはＣＦ４とＯ２を用い、圧力は０．０５Ｔｏｒｒ、高周波電力２６０Ｗの条件で深さ約１μｍまでエッチングした。このときのマスク材料として、ＣＶＤによって堆積したＳｉＯ２膜(厚さ１０μｍ)を用いた。 Next, in order to perform element isolation in the base region, a mesa structure is formed by reactive ion etching (RIE). CF 4 and O 2 were used as the etching gas for this RIE, and the etching was performed to a depth of about 1 μm under the conditions of a pressure of 0.05 Torr and a high frequency power of 260 W. As a mask material at this time, a SiO 2 film (thickness 10 μm) deposited by CVD was used.
この第２実施形態では、ベース端部での電界集中を緩和するためのｐ型ガードリング５６と、ベースのコンタクト領域６８を同一プロセスのＡｌ(アルミニウム)イオン注入によって形成した。ベースのコンタクト領域６８は幅３μｍでエミッタとの間隔は５μｍであり、ｐ型ガードリング５６の幅は１５０μｍである。コンタクト領域６８,ｐ型ガードリング５６の深さは共に０．５μｍである。
In the second embodiment, the p-
ｐ型ガードリング５６、ベースのコンタクト領域６８を形成する時のＡｌイオン注入のエネルギーは４０〜５６０ｋｅＶであり、トータルドーズ量は１．０×１０１３ｃｍ−２である。このイオン注入のマスクとしては、ＣＶＤにより形成したＳｉＯ２膜(厚さ５μｍ)を用いた。また、イオン注入はすべて室温で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中の温度１６００℃、時間５分の条件で行った。
The energy of Al ion implantation when forming the p-
次に、アニールの後、温度１１５０℃で２時間のウェット酸化によって熱酸化膜を形成し、さらにＣＶＤによってＳｉＯ２膜を堆積させ、合計２μｍの酸化膜５８を形成した。
Next, after annealing, a thermal oxide film was formed by wet oxidation at a temperature of 1150 ° C. for 2 hours, and a SiO 2 film was further deposited by CVD to form an
次に、ｎ型の４Ｈ型ＳｉＣ基板６１の下面にコレクタ電極５９Ｃを形成する。また、ベースのコンタクト領域６８にベース電極５９Ｂを形成する。また、ｎ型エミッタとなるｎ型成長層６６にＮｉを蒸着してエミッタ電極６９を形成する。次に、１０００℃、２０分間の熱処理を行ってそれぞれオーミック接合を形成した。
Next, a
最後に、ベース電極５９Ｂおよびエミッタ電極６９をＴｉ／Ａｕ電極７０で覆って各電極端子を形成した。接合部の大きさは、一例として３．２ｍｍ×３．２ｍｍである。なお、この第２実施形態では、Ａｌイオン注入によってガードリング５６を形成したが、Ｂ(硼素)イオン注入を用いた場合でも同様の効果がある。
Finally, the
また、ｎｐｎバイポーラトランジスタ６０においては、ｎ型の４Ｈ型ＳｉＣ基板６１、ｎ型バッファ層６２、ｎ型ドリフト層６３、第１のｐ型成長層６４及び第２のｐ型成長層６５のそれぞれの接合面（図中水平方向に広がる面）は、すべて（０００−１）カーボン面から８度のオフ角をもつ面に平行になっている。
In the npn
こうして作製したｎｐｎバイポーラトランジスタ６０の耐圧は３０ｋＶである。オン抵抗は１０.０ｍΩｃｍ２であり、最大電流増幅率は約１５であった。 このオン抵抗は、ベース電流０.６Ａ、コレクタ電流密度１００Ａ／ｃｍ２での初期状態での値である。
The breakdown voltage of the npn
上述の如く、本実施形態では、厚さ１００ｎｍ未満(例えば５０ｎｍ)の第１半導体層の第２の半導体層部としてのｐ型成長層部６５Ａにおいて、第２の不純物濃度であるアクセプタ密度１×１０１８ｃｍ−３とは１桁以上相違する第３の不純物濃度(例えば、１×１０１９ｃｍ−３)から上記第２の不純物濃度であるアクセプタ密度１×１０１８ｃｍ−３に達している。これにより、上記第１半導体層の第２の半導体層部としてのｐ型成長層部６５Ａに不純物濃度が急峻に変化する不連続成長面が形成される。
As described above, in this embodiment, in the p-type
これにより、この実施形態によれば、互いに同じ導電型である第１のｐ型成長層６４,第２のｐ型成長層６５で構成される半導体層であるｐ型ベース層が不連続成長面を有し、この不連続成長面が、キャリアの再結合を促進する再結合促進面となる。連続成長面では、再結合速度が実質的にゼロであるのに対して、この不連続成長面では、再結合速度は例えば１×１０４ｃｍ／ｓ以上の有限の値を有する。
Thus, according to this embodiment, the p-type base layer, which is a semiconductor layer composed of the first p-
したがって、この実施形態によれば、上記ｐ型の炭化珪素半導体で作製されている半導体層であるｐベース層が不連続成長面を有していない場合に比べて、スイッチング損失を低減できると共に、ｐｎ接合界面を不連続成長面とした場合に比べて、ｎ型ドリフト層６３へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。
Therefore, according to this embodiment, the switching loss can be reduced as compared with the case where the p base layer, which is a semiconductor layer made of the p-type silicon carbide semiconductor, does not have a discontinuous growth surface, Compared with the case where the pn junction interface is a discontinuous growth surface, the carrier injection efficiency to the n-
尚、上記実施形態のｎｐｎバイポーラトランジスタ６０のエピタキシャルウェハを作製する工程において、第１のｐ型成長層６４の形成工程の後、かつ、上記第２のｐ型成長層６５の形成工程の前に、上記(降温工程)と(昇温工程)を行うことに替えて、上記第１のｐ型成長層６４の形成工程の後、かつ、上記第２のｐ型成長層６５の形成工程の前に、原料ガスとしてのシラン、プロパン、トリメチルアルミニウムの供給を１分間以上(例えば３分間)、停止する工程を行ってもよい。この原料ガスの停止工程の後に、上記第２のｐ型成長層６５を形成することでもって、上記厚さが１００ｎｍ未満であると共に上端６５Ａ‐１と下端６５Ａ‐２との間で不純物濃度が１桁以上変化している第１半導体層の第２の半導体層部としてのｐ型成長層部６５Ａを有する第２のｐ型成長層６５を形成できる。
In the step of manufacturing the epitaxial wafer of the npn
また、上記実施形態では、第２のｐ型成長層６５の第１半導体層の第３の半導体層部としてのｐ型成長層部６５Ｂの第２の不純物濃度(１×１０１８ｃｍ−３)を第１半導体層の第１の半導体層部としての第１のｐ型成長層６４の第１の不純物濃度(２×１０１７ｃｍ−３)よりも高くしたが、逆に、第１半導体層の第３の半導体層部としてのｐ型成長層部６５Ｂの第２の不純物濃度を例えば１×１０１８ｃｍ−３とし、第１半導体層の第１の半導体層部としての第１のｐ型成長層６４の第１の不純物濃度を例えば１×１０１９ｃｍ−３としてしてもよい。この場合、上記第１半導体層の第２の半導体層部としてのｐ型成長層部６５Ａは、上端６５Ａ‐１において第２の不純物濃度(例えば１×１０１８ｃｍ−３)であり、上端６５Ａ‐１と下端６５Ａ‐２との間で第２の不純物濃度の１０倍以上の第３の不純物濃度(例えば１×１０１９ｃｍ−３)を有する。
In the above-described embodiment, the second impurity concentration (1 × 10 18 cm −3 ) of the p-type
〔第２実施形態の変形例〕
図６は、上記第２実施形態の変形例であるｎｐｎバイポーラトランジスタ８０の断面図である。この変形例では、前述の第２実施形態の第１のｐ型成長層６４と第２のｐ型成長層６５に替えて、１層のｐ型成長層８５を備えた点だけが、前述の第２実施形態と異なる。よって、この変形例では、前述の第２実施形態と同一の部分には、同一の符号を付して、前述の第２実施形態と異なる部分を主に説明する。
[Modification of Second Embodiment]
FIG. 6 is a cross-sectional view of an npn
上記ｐ型成長層８５は、アルミニウムドープｐ型ＳｉＣ層であり、膜厚は１．０μｍである。
The p-
このｐ型成長層８５は、次の第１〜第３の工程でもって作製される。
This p-
(第１の工程)
５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給して、第１半導体層の第１の半導体層部としてのｐ型ＳｉＣ部８５Ａを成膜する。この第１の工程の処理時間は２分である。
(First step)
By supplying silane (30 sccm), propane (12 sccm), trimethylaluminum (30 sccm) and hydrogen (10 slm) at 50 Torr and 1550 ° C., the p-
(第２の工程)
次に、上記ｐ型ＳｉＣ膜の成長速度を１分間以上(例えば３分間)零にする。ここで、原料ガスを停止してしまうと、上記水素によるキャリアガスの影響でもって成長させたｐ型ＳｉＣが極く低速でエッチングされて削られて行く。このため、上記極く低速のエッチング速度で削られた分を補うように微量の原料ガスを供給することによって、上記ｐ型ＳｉＣ膜の成長速度を零にする。
(Second process)
Next, the growth rate of the p-type SiC film is set to zero for 1 minute or more (for example, 3 minutes). Here, when the source gas is stopped, the p-type SiC grown under the influence of the carrier gas due to the hydrogen is etched and scraped off at a very low speed. For this reason, the growth rate of the p-type SiC film is made zero by supplying a very small amount of source gas so as to compensate for the portion cut at the extremely low etching rate.
(第３の工程)
次に、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給して、ｐ型ＳｉＣ膜を成膜する。このｐ型ＳｉＣ膜は、第１半導体層の第２の半導体層部としてのｐ型ＳｉＣ部８５Ｂと第１半導体層の第３の半導体層部としてのｐ型ＳｉＣ部８５Ｃとで構成されている。この第３の工程の処理時間は２分である。
(Third process)
Next, silane (30 sccm), propane (12 sccm), trimethylaluminum (30 sccm) and hydrogen (10 slm) are supplied at 50 Torr and 1550 ° C. to form a p-type SiC film. This p-type SiC film includes a p-
上記第１〜第３の工程でもって作製されたｐ型成長層８５は、アクセプタ密度が１×１０１８ｃｍ−３であり、膜厚が０．５μｍである第１半導体層の第１の半導体層部としてのｐ型ＳｉＣ部８５Ａを有する。
The p-
また、上記ｐ型成長層８５は、上記ｐ型ＳｉＣ部８５Ａ上にｐ型ＳｉＣ部８５Ａに連なるように形成されていて、厚さが１００ｎｍ未満(例えば、５０ｎｍ)である第１半導体層の第２の半導体層部としてのｐ型ＳｉＣ部８５Ｂを有する。このｐ型ＳｉＣ部８５Ｂは、上端８５Ｂ‐１でアクセプタ密度が１×１０１８ｃｍ−３に達していると共に上端８５Ｂ‐１と下端８５Ｂ‐２との間で上記アクセプタ密度１×１０１８ｃｍ−３の１０分の１以下であるアクセプタ密度(例えば、１×１０１７ｃｍ−３)を有している。なお、上記ｐ型ＳｉＣ部８５Ｂの厚さは、１０ｎｍでもよい。また、上記１０分の１以下であるアクセプタ密度を、１×１０１４ｃｍ−３としてもよい。
The p-
さらに、上記ｐ型成長層８５は、上記ｐ型ＳｉＣ部８５Ｂ上に上記ｐ型ＳｉＣ部８５Ｂに連なるように形成されていて、アクセプタ密度が１×１０１８ｃｍ−３である第１半導体層の第３の半導体層部としてのｐ型ＳｉＣ部８５Ｃを有する。
Further, the p-
この変形例によれば、互いに同じ導電型であるｐ型ＳｉＣ部８５Ａ,ｐ型ＳｉＣ部８５Ｂ,ｐ型ＳｉＣ部８５Ｃで構成されるｐ型成長層８５の上記ｐ型ＳｉＣ部８５Ｂが不連続成長面を有する。このｐ型ＳｉＣ部８５Ｂの不連続成長面が、キャリアの再結合を促進する再結合促進面となって、上記ｐ型の炭化珪素半導体で作製されている半導体層が不連続成長面を有していない場合に比べて、スイッチング損失を低減できる。また、ｐｎ接合界面を不連続成長面とした場合に比べて、ｎ型ドリフト層６３へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。
According to this modification, the p-
なお、上記第２実施形態やその変形例では、ｐ型ベース層(第１のｐ型成長層６４と第２のｐ型成長層６５やｐ型成長層８５)に本発明の構成を適用したが、本発明は、基本的に、ｐｎ接合と基板以外には適用可能であり、例えば、第２半導体層としてのｎ型バッファ層６２や、ｎ型バッファ層６２とｎ型ドリフト層６３との界面にも適用可能である。
In the second embodiment and the modifications thereof, the configuration of the present invention is applied to the p-type base layer (the first p-
また、上記第２実施形態では、ｎ型ドリフト層６３、第１のｐ型成長層６４(第１の半導体層部)、ｐ型成長層部６５Ａ(第２の半導体層部)、ｐ型成長層部６５Ｂ(第３の半導体層部)を順次形成し、第２実施形態の変形例では、ｎ型ドリフト層６３、ｐ型ＳｉＣ部８５Ａ(第１の半導体層部)、ｐ型ＳｉＣ部８５Ｂ(第２の半導体層部)、ｐ型ＳｉＣ部８５Ｃ(第３の半導体層部)を順次形成したが、ｎ型ドリフト層上に第２半導体層としてのｎ型の中間層を形成し、そのｎ型の中間層上に第１半導体層のｐ型の第１の半導体層部とｐ型の第２の半導体層部とｐ型の第３の半導体層部を順次形成してもよい。
In the second embodiment, the n-
〔第３実施形態〕
次に、図７に、この発明のバイポーラ半導体素子の第３実施形態としてのＩＧＢＴ(インシュレーテッド・ゲート・バイポーラトランジスタ)１０１の断面を示す。なお、この第３実施形態では、第１導電型をｎ型、第２導電型をｐ型としている。
[Third Embodiment]
Next, FIG. 7 shows a cross section of an IGBT (Insulated Gate Bipolar Transistor) 101 as a third embodiment of the bipolar semiconductor device of the present invention. In the third embodiment, the first conductivity type is n-type and the second conductivity type is p-type.
このＩＧＢＴ１０１は、ｎ型の４Ｈ型ＳｉＣ基板９１上に、ｐ型４Ｈ−ＳｉＣ層、ｎ型４Ｈ−ＳｉＣ層、ｐ型４Ｈ−ＳｉＣ層の順番で３つの層をエピタキシャル成長させ、以下に説明するようにして作製した。このＩＧＢＴ１０１では、ｐ層とｎ層の主たる接合面(図において紙面に垂直な方向に広がる面)は、{０００１}面となっている。
In the
このＩＧＢＴ１０１では、面方位が、(０００−１)カーボン面から３．５度のオフ角θの面をもつｎ型の４Ｈ型ＳｉＣを用いた基板上に、ｐ型４Ｈ−ＳｉＣ層、ｎ型４Ｈ−ＳｉＣ層、ｐ型４Ｈ−ＳｉＣ層を順次形成した。
In this
上記ｎ型の４Ｈ型ＳｉＣ基板９１は、改良レーリー法によって成長したインゴットを(０００−１)カーボン面から３．５度傾いた面でスライスし、鏡面研磨することによって作製した。コレクタとなるｎ型の４Ｈ型ＳｉＣ基板９１はｎ型で、厚さは３５０μｍ、ホール効果測定法によって求めたキャリア密度は４×１０１８ｃｍ−３である。
The n-type
このｎ型の４Ｈ型ＳｉＣ基板９１上に、ＣＶＤ法によって、アルミニウムドープｐ型ＳｉＣ層、窒素ドープｎ型ＳｉＣ層、アルミニウムドープｐ型ＳｉＣ層の三層を順にエピタキシャル成長した。上記ｐ型ＳｉＣ層は、図７のｐ型バッファ層９２とｐ型ドリフト層９３となる。
Three layers of an aluminum-doped p-type SiC layer, a nitrogen-doped n-type SiC layer, and an aluminum-doped p-type SiC layer were epitaxially grown in this order on the n-type 4H-
上記ｐ型バッファ層９２はアクセプタ密度が４×１０１７ｃｍ−３、膜厚は５.０μｍである。また、ｐ型ドリフト層９３はアクセプタ密度が１×１０１４ｃｍ−３、膜厚は１２０μｍである。また、ｐ型ドリフト層９３の上に形成される第１半導体層の第１の半導体層部としてのｎ型成長層９４はドナー密度１×１０１７ｃｍ−３、膜厚は１.０μｍである。このｎ型成長層９４の上に形成されるｎ型成長層９５は、１×１０１８ｃｍ−３のドナー密度を有し、膜厚は１.０μｍである。このｎ型成長層９５は、膜厚１００ｎｍ未満(例えば、５０ｎｍ)の第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部９５Ａと、このｎ型ＳｉＣ部９５Ａ上に連なる第３の半導体層部としてのｎ型ＳｉＣ部９５Ｂとを有する。なお、上記ｎ型ＳｉＣ部９５Ａの厚さは、１０ｎｍでもよい。上記ｎ型成長層９４とｎ型ＳｉＣ部９５Ａとｎ型ＳｉＣ部９５Ｂで第１半導体層を構成している。
The p-
上記ｎ型ＳｉＣ部９５Ａは、上端９５Ａ‐１でのドナー密度が１×１０１８ｃｍ−３に達しており、上端９５Ａ‐１と下端９５Ａ‐２との間で上端９５Ａ‐１でのドナー密度１×１０１８ｃｍ−３の１０倍以上のドナー密度(例えば、１×１０１９ｃｍ−３)を有している。なお、上記１０倍以上のドナー密度を、１×１０２１ｃｍ−３としてもよい。
In the n-
また、上記ｎ型成長層９５の上に形成されるｐ型成長層９６はアクセプタ密度が１×１０１８ｃｍ−３、膜厚は０．７５μｍである。
The p-
次に、この実施形態のＩＧＢＴ１０１を作製するときの処理条件を説明する。材料ガスとして、シラン（ＳｉＨ４)およびプロパン(Ｃ３Ｈ８)を用いる。ドーパントガスとして窒素（Ｎ２)およびトリメチルアルミニウム{Ａｌ(ＣＨ３)３}を用いる。また、キャリアガスとして水素(Ｈ２)を用いる。各ガスの流量(供給速度)は、ｓｃｃｍ(standard cc per minute)または、ｓｌｍ(standard liter minute)で表す。また、圧力は、Ｔｏｒｒで表す。そして、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。
Next, processing conditions when manufacturing the
まず、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、雰囲気温度を室温から１４００℃まで３０分で昇温する。 First, the temperature in the processing chamber is raised from room temperature to 1400 ° C. in 30 minutes in an H 2 atmosphere at 40 Torr.
次に、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、１４００℃の雰囲気温度において、コレクタとなるｎ型の４Ｈ型ＳｉＣ基板９１の表面を３０分、エッチングする。
Next, the surface of the n-type
次に、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、１４００℃から１５５０℃まで１５分で昇温する。 Next, the temperature in the processing chamber is raised from 1400 ° C. to 1550 ° C. in 15 minutes in an H 2 atmosphere at 40 Torr.
次に、コレクタとなるｎ型の４Ｈ型ＳｉＣ基板９１のＣ面にｐ型バッファ層９２を形成する工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(１２ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は２０分である。
Next, in the step of forming the p-
次に、ｐ型ドリフト層９３の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は４８０分である。
Next, in the step of forming the p-
次に、第１半導体層の第１の半導体層部としてのｎ型成長層９４の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(４.５ｓｃｃｍ)および水素(１０ｓｌｍ)を結晶成長表面に供給する。この工程の処理時間は４分である。
Next, in the step of forming the n-
(降温工程)
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１５５０℃から１４００℃まで１５分で降温する。
(Cooling process)
Next, the temperature is lowered from 1550 ° C. to 1400 ° C. in 15 minutes at 50 Torr in an H 2 atmosphere.
(昇温工程)
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１４００℃から１５５０℃まで３０分で昇温する。
(Temperature raising process)
Next, the temperature is raised from 1400 ° C. to 1550 ° C. in 30 minutes at 50 Torr in an H 2 atmosphere.
次に、第２,第３の半導体層部をなすｎ型成長層９５の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(４５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は４分である。
Next, in the step of forming the n-
次に、ｐ型成長層９６の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は３分である。
Next, in the step of forming the p-
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１５５０℃から１４００℃まで１５分で降温する。 Next, the temperature is lowered from 1550 ° C. to 1400 ° C. in 15 minutes at 50 Torr in an H 2 atmosphere.
次に、Ｈ２雰囲気において、１００Ｔｏｒｒで、１４００℃から４００℃まで３０分で降温する。 Next, the temperature is lowered from 1400 ° C. to 400 ° C. in 30 minutes at 100 Torr in an H 2 atmosphere.
上記の各工程,処理により、この第３実施形態のＩＧＢＴ用のＳｉＣエピタキシャルウェハを作製できる。 The SiC epitaxial wafer for IGBT of the third embodiment can be manufactured by the above steps and processes.
なお、上記降温工程と昇温工程において、温度を１４００℃に下げてから再び１５５０℃に上げて次の層を再成長させたが、室温(あるいはウェハ取り出し温度程度)まで温度を下げてから再度温度を上げて次の層を再成長させてもよい。 In the temperature lowering step and the temperature raising step, the temperature was lowered to 1400 ° C. and then raised again to 1550 ° C. to re-grow the next layer. However, after the temperature was lowered to room temperature (or about the wafer take-out temperature), The temperature may be increased and the next layer may be regrown.
次に、上記第３実施形態用のＳｉＣエピタキシャルウェハに、次に説明する加工を施すことによって、図７に示すＩＧＢＴ１０１を作製できる。
Next, the
まず、フォトリソグラフ法を用いて、ｐ型成長層９６の中央部をＲＩＥでエッチングして、孔９６ａを設け、窒素をイオン注入することにより、エミッタとなるコンタクト領域９７を形成する。次に、ゲート領域を形成するために、ＲＩＥによりｐ型成長層９６とｎ型成長層９５をエッチングして孔９０(図７では２つ)をあける。
First, by using photolithography, the central portion of the p-
次に、孔９０の壁面にＭＯＳ構造を形成するために、ＣＶＤによりＳｉＯ２膜を堆積させ、絶縁膜９８を形成する。次に、ｎ型の４Ｈ型ＳｉＣ基板９１のコレクタ領域にＮｉを蒸着してコレクタ電極１０２を形成する。また、コンタクト領域９７にＮｉを蒸着してエミッタ電極１０３を形成する。次に、熱処理を行って、それぞれオーミック接合を形成する。さらに、絶縁膜９８の上にＭｏ電極を形成してゲート電極９９とする。
Next, in order to form a MOS structure on the wall surface of the
こうして完成した本実施形態のＩＧＢＴ１０１の耐電圧は、３０ｋＶ、オン抵抗は１５．０ｍΩｃｍ２であり、コレクタ‐エミッタ間電圧は−１５Ｖである。このコレクタ‐エミッタ間電圧は、ゲート電圧が−４０Ｖ、コレクタ電流が１．４Ａでの初期状態での値である。
The
上述の如く、本実施形態では、厚さ１００ｎｍ未満(例えば５０ｎｍ)の第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部９５Ａにおいて、第２の不純物濃度であるドナー密度１×１０１８ｃｍ−３とは１桁以上相違する第３の不純物濃度(例えば、１×１０１９ｃｍ−３)から上記第２の不純物濃度であるアクセプタ密度１×１０１８ｃｍ−３に達している。これにより、上記第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部９５Ａに不純物濃度が急峻に変化する不連続成長面が形成される。
As described above, in the present embodiment, in the n-
これにより、この実施形態によれば、互いに同じ導電型であるｎ型成長層９４,ｎ型成長層９５で構成される半導体層であるｎ型エミッタ層が不連続成長面を有し、この不連続成長面が、キャリアの再結合を促進する再結合促進面となる。連続成長面では、再結合速度が実質的にゼロであるのに対して、この不連続成長面では、再結合速度は例えば１×１０４ｃｍ／ｓ以上の有限の値を有する。
Thus, according to this embodiment, the n-type emitter layer, which is a semiconductor layer composed of the n-
したがって、この実施形態によれば、上記ｎ型の炭化珪素半導体で作製されている半導体層であるｎ型エミッタ層が不連続成長面を有していない場合に比べて、スイッチング損失を低減できると共に、ｐｎ接合界面を不連続成長面とした場合に比べて、ｐ型ドリフト層９３へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。
Therefore, according to this embodiment, the switching loss can be reduced as compared with the case where the n-type emitter layer, which is a semiconductor layer made of the n-type silicon carbide semiconductor, does not have a discontinuous growth surface. Compared with the case where the pn junction interface is a discontinuous growth surface, the carrier injection efficiency into the p-
尚、上記実施形態のＩＧＢＴ１０１のエピタキシャルウェハを作製する工程において、ｎ型成長層９４の形成工程の後、かつ、ｎ型成長層９５の形成工程の前に、上記(降温工程)と(昇温工程)を行うことに替えて、上記ｎ型成長層９４の形成工程の後、かつ、上記ｎ型成長層９５の形成工程の前に、原料ガスとしてのシラン、プロパン、窒素の供給を１分間以上(例えば３分間)、停止する工程を行ってもよい。この原料ガスの停止工程の後に、上記ｎ型成長層９５を形成することでもって、上記厚さが１００ｎｍ未満であると共に上端９５Ａ‐１と下端９５Ａ‐２との間で不純物濃度が１桁以上変化している第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部９５Ａを有するｎ型成長層９５を形成できる。
In the step of manufacturing the epitaxial wafer of the
また、上記第３実施形態では、ｎ型成長層９５の第１半導体層の第３の半導体層部としてのｎ型ＳｉＣ部９５Ｂの第２の不純物濃度(１×１０１８ｃｍ−３)を第１半導体層の第１の半導体層部としてのｎ型成長層９４の第１の不純物濃度(１×１０１７ｃｍ−３)よりも高くしたが、逆でもよい。すなわち、第１半導体層の第３の半導体層部としてのｎ型ＳｉＣ部９５Ｂの第２の不純物濃度を例えば１×１０１７ｃｍ−３とし、第１半導体層の第１の半導体層部としてのｎ型成長層９４の第１の不純物濃度を例えば１×１０１８ｃｍ−３としてしてもよい。この場合、上記第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部９５Ａは、上端９５Ａ‐１において第２の不純物濃度(例えば１×１０１７ｃｍ−３)であり、上端９５Ａ‐１と下端９５Ａ‐２との間で第２の不純物濃度の１０倍以上の第３の不純物濃度(例えば、１×１０１８ｃｍ−３)を有する。
In the third embodiment, the second impurity concentration (1 × 10 18 cm −3 ) of the n-
〔第３実施形態の変形例〕
図８は、上記第３実施形態の変形例であるＩＧＢＴ１２１の断面図である。この変形例では、前述の第３実施形態のｎ型成長層９４とｎ型成長層９５に替えて、１層のｎ型成長層１１５を備えた点だけが、前述の第３実施形態と異なる。よって、この変形例では、前述の第３実施形態と同一の部分には、同一の符号を付して、前述の第３実施形態と異なる部分を主に説明する。
[Modification of Third Embodiment]
FIG. 8 is a cross-sectional view of an
上記ｎ型成長層１１５は、次の第１〜第３の工程でもって作製される。
The n-
(第１の工程)
５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(４５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給して、第１半導体層の第１の半導体層部としてのｎ型ＳｉＣ部１１５Ａを成膜する。この第１の工程の処理時間は４分である。
(First step)
Silane (30 sccm), propane (12 sccm), nitrogen (45 sccm) and hydrogen (10 slm) are supplied at 50 Torr and 1550 ° C. to form an n-
(第２の工程)
次に、上記ｎ型ＳｉＣ膜の成長速度を１分間以上(例えば３分間)零にする。ここで、原料ガスを停止してしまうと、上記水素によるキャリアガスの影響でもって成長させたｎ型ＳｉＣが極く低速でエッチングされて削られて行く。このため、上記極く低速のエッチング速度で削られた分を補うように微量の原料ガスを供給することによって、上記ｎ型ＳｉＣ膜の成長速度を零にする。
(Second process)
Next, the growth rate of the n-type SiC film is set to zero for 1 minute or more (for example, 3 minutes). Here, if the source gas is stopped, the n-type SiC grown under the influence of the carrier gas caused by the hydrogen is etched and scraped off at a very low speed. For this reason, the growth rate of the n-type SiC film is made zero by supplying a very small amount of source gas so as to compensate for the portion cut at the extremely low etching rate.
(第３の工程)
次に、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(４５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給して、ｐ型ＳｉＣ膜を成膜する。このｐ型ＳｉＣ膜は、第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部１１５Ｂと第１半導体層の第３の半導体層部としてのｎ型ＳｉＣ部１１５Ｃとで構成されている。この第３の工程の処理時間は４分である。
(Third process)
Next, silane (30 sccm), propane (12 sccm), nitrogen (45 sccm) and hydrogen (10 slm) are supplied at 50 Torr and 1550 ° C. to form a p-type SiC film. This p-type SiC film is composed of an n-
上記第１〜第３の工程でもって作製されたｎ型成長層１１５は、ドナー密度が１×１０１８ｃｍ−３であり、膜厚が１．０μｍである第１半導体層の第１の半導体層部としてのｎ型ＳｉＣ部１１５Ａを有する。
The n-
また、上記ｎ型成長層１１５は、上記ｎ型ＳｉＣ部１１５Ａ上にｎ型ＳｉＣ部１１５Ａに連なるように形成されていて、厚さが１００ｎｍ未満(例えば、５０ｎｍ)である第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部１１５Ｂを有する。このｎ型ＳｉＣ部１１５Ｂは、上端１１５Ｂ‐１でドナー密度が１×１０１８ｃｍ−３に達していると共に上端１１５Ｂ‐１と下端１１５Ｂ‐２との間で上記ドナー密度１×１０１８ｃｍ−３の１０分の１以下であるドナー密度(例えば、１×１０１７ｃｍ−３)を有している。なお、上記ｎ型ＳｉＣ部１１５Ｂの厚さは、１０ｎｍでもよい。また、上記１０分の１以下であるドナー密度を、１×１０１４ｃｍ−３としてもよい。
The n-
さらに、上記ｎ型成長層１１５は、上記ｎ型ＳｉＣ部１１５Ｂ上に上記ｎ型ＳｉＣ部１１５Ｂに連なるように形成されていて、ドナー密度が１×１０１８ｃｍ−３である第１半導体層の第３の半導体層部としてのｎ型ＳｉＣ部１１５Ｃを有する。
Further, the n-
この変形例によれば、互いに同じ導電型であるｎ型ＳｉＣ部１１５Ａ,ｎ型ＳｉＣ部１１５Ｂ,ｎ型ＳｉＣ部１１５Ｃで構成されるｎ型成長層１１５の上記ｎ型ＳｉＣ部１１５Ｂが不連続成長面を有する。このｎ型ＳｉＣ部１１５Ｂの不連続成長面が、キャリアの再結合を促進する再結合促進面となって、上記ｎ型の炭化珪素半導体で作製されているエミッタ層が不連続成長面を有していない場合に比べて、スイッチング損失を低減できる。また、ｐｎ接合界面を不連続成長面とした場合に比べて、ｐ型ドリフト層９３へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。
According to this modification, the n-
なお、上記第３実施形態やその変形例では、ｎ型成長層９４とｎ型成長層９５やｎ型成長層１１５に本発明の構成を適用したが、本発明は、基本的に、ｐｎ接合と基板以外には適用可能であり、例えば、第２半導体層としてのｐ型バッファ層９２や、ｐ型バッファ層９２とｐ型ドリフト層９３との界面にも適用可能である。
In the third embodiment and its modifications, the configuration of the present invention is applied to the n-
また、上記第３実施形態では、ｎ型ドリフト層９３、ｎ型成長層９４(第１の半導体層部)、ｎ型ＳｉＣ部９５Ａ(第２の半導体層部)、ｎ型ＳｉＣ部９５Ｂ(第３の半導体層部)を順次形成し、第３実施形態の変形例では、ｎ型ドリフト層９３、ｎ型ＳｉＣ部１１５Ａ(第１の半導体層部)、ｎ型ＳｉＣ部１１５Ｂ(第２の半導体層部)、ｎ型ＳｉＣ部１１５Ｃ(第３の半導体層部)を順次形成したが、ｎ型ドリフト層上に第２半導体層としてのｎ型の中間層を形成し、そのｎ型の中間層上に第１半導体層のｐ型の第１の半導体層部とｐ型の第２の半導体層部とｐ型の第３の半導体層部を順次形成してもよい。
In the third embodiment, the n-
〔第４実施形態〕
次に、図９に、この発明のバイポーラ半導体素子の第４実施形態としてのＧＴＯ(ゲート・ターンオフ・バイポーラトランジスタ)２２０の断面を示す。なお、この第４実施形態のＧＴＯ２２０に用いられるｎ型ＳｉＣ基板は、第３実施形態のＩＧＢＴ１０１に用いられたｎ型の４Ｈ型ＳｉＣ基板と同じものである。なお、この第４実施形態では、第１導電型をｎ型、第２導電型をｐ型としている。
[Fourth Embodiment]
Next, FIG. 9 shows a cross section of a GTO (gate turn-off bipolar transistor) 220 as a fourth embodiment of the bipolar semiconductor device of the present invention. The n-type SiC substrate used for the
この第４実施形態のＧＴＯ２２０は、図９に示すように、ｎ型の４Ｈ型ＳｉＣ基板２０１と、このｎ型の４Ｈ型ＳｉＣ基板２０１上に順に形成されたｐ型バッファ層２０２と、ｐ型ドリフト層２０３と、第１半導体層の第１の半導体層部としてのｎ型ベース層２０４とを備えている。このｎ型ベース層２０４上にｎ型成長層２０５が形成されている。そして、ｎ型成長層２０５上にメサ型のｐ型アノードエミッタ層２０７が形成されている。さらに、このメサ型のｐ型アノードエミッタ層２０７から露出したｎ型成長層２０５の部分に、イオン注入によりｎ型のゲートコンタクト領域２０６が形成されている。このｎ型のゲートコンタクト領域２０６はメサ型のｐ型アノードエミッタ層２０７を取り囲むように形成されている。このｎ型のゲートコンタクト領域２０６上にゲート電極２１０が形成される。また、上記ｐ型アノードエミッタ層２０７上にアノード電極２０８が形成されている。また、ｎ型の４Ｈ型ＳｉＣ基板２０１の裏面にカソード電極２９９が形成されている。
As shown in FIG. 9, the
上記ｎ型の４Ｈ型ＳｉＣ基板２０１は、厚さが２００μｍでドナー密度が８×１０１８ｃｍ−３のＳｉＣ半導体層で構成され、ｐ型バッファ層２０２は、厚さが１０μｍでアクセプタ密度が６×１０１７ｃｍ−３のＳｉＣ半導体層で構成されている。また、上記ｐ型ドリフト層２０３は、厚さが２００μｍでアクセプタ密度が１×１０１４ｃｍ−３のＳｉＣ半導体層で構成されている。
The n-type
また、上記ｎ型ベース層２０４は、厚さが１０μｍでドナー密度が１×１０１７ｃｍ−３のＳｉＣ半導体層で構成されている。また、第１半導体層の第１の半導体層部としてのｎ型ベース層２０４はドナー密度１×１０１７ｃｍ−３、膜厚は１.０μｍである。このｎ型ベース層２０４の上に形成されるｎ型成長層２０５は、１×１０１８ｃｍ−３のドナー密度を有し、膜厚は１.０μｍである。このｎ型成長層２０５は、膜厚１００ｎｍ未満(例えば、５０ｎｍ)の第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部２０５Ａと、このｎ型ＳｉＣ部２０５Ａ上に連なる第１半導体層の第３の半導体層部としてのｎ型ＳｉＣ部２０５Ｂとを有する。なお、上記ｎ型ＳｉＣ部２０５Ａの厚さは、１０ｎｍでもよい。上記ｎ型ベース層２０４とｎ型ＳｉＣ部２０５Ａとｎ型ＳｉＣ部２０５Ｂで第１半導体層を構成している。
The n-
上記ｎ型ＳｉＣ部２０５Ａは、上端２０５Ａ‐１でのドナー密度が１×１０１８ｃｍ−３に達しており、上端２０５Ａ‐１と下端２０５Ａ‐２との間で上端２０５Ａ‐１でのドナー密度１×１０１８ｃｍ−３の１０倍以上のドナー密度(例えば、１×１０１９ｃｍ−３)を有している。なお、上記１０倍以上のドナー密度を、１×１０２１ｃｍ−３としてもよい。
In the n-
また、上記ｎ型のゲートコンタクト領域２０６は、厚さが３μｍでドナー密度が１×１０１８ｃｍ−３のＳｉＣ半導体層で構成されている。また、上記ｐ型アノードエミッタ層２０７は、厚さが１０μｍでアクセプタ密度が８×１０１８ｃｍ−３のＳｉＣ半導体層で構成されている。
The n-type
次に、この実施形態のＧＴＯ２２０を作製するときの処理条件を説明する。材料ガスとして、シラン（ＳｉＨ４)およびプロパン(Ｃ３Ｈ８)を用いる。ドーパントガスとして窒素（Ｎ２)およびトリメチルアルミニウム{Ａｌ(ＣＨ３)３}を用いる。また、キャリアガスとして水素(Ｈ２)を用いる。各ガスの流量(供給速度)は、ｓｃｃｍ(standard cc per minute)または、ｓｌｍ(standard liter minute)で表す。また、圧力は、Ｔｏｒｒで表す。そして、以下の説明において、各ガスの名称の後に付したかっこ内の数値は流量を表す。
Next, processing conditions when manufacturing the
まず、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、雰囲気温度を室温から１４００℃まで３０分で昇温する。 First, the temperature in the processing chamber is raised from room temperature to 1400 ° C. in 30 minutes in an H 2 atmosphere at 40 Torr.
次に、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、１４００℃の雰囲気温度において、コレクタとなるｎ型の４Ｈ型ＳｉＣ基板２０１の表面を３０分、エッチングする。
Next, the surface of the n-type
次に、処理チャンバー内を、Ｈ２雰囲気において、４０Ｔｏｒｒで、１４００℃から１５５０℃まで１５分で昇温する。 Next, the temperature in the processing chamber is raised from 1400 ° C. to 1550 ° C. in 15 minutes in an H 2 atmosphere at 40 Torr.
次に、コレクタとなるｎ型の４Ｈ型ＳｉＣ基板２０１のＣ面にｐ型バッファ層２０２を形成する工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(１２ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は２０分である。
Next, in the step of forming the p-
次に、ｐ型ドリフト層２０３の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は４８０分である。
Next, in the step of forming the p-
次に、第１半導体層の第１の半導体層部としてのｎ型ベース層２０４の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(４.５ｓｃｃｍ)および水素(１０ｓｌｍ)を結晶成長表面に供給する。この工程の処理時間は４分である。
Next, in the step of forming the n-
(降温工程)
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１５５０℃から１４００℃まで１５分で降温する。
(Cooling process)
Next, the temperature is lowered from 1550 ° C. to 1400 ° C. in 15 minutes at 50 Torr in an H 2 atmosphere.
(昇温工程)
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１４００℃から１５５０℃まで３０分で昇温する。
(Temperature raising process)
Next, the temperature is raised from 1400 ° C. to 1550 ° C. in 30 minutes at 50 Torr in an H 2 atmosphere.
次に、第２,第３の半導体層部をなすｎ型成長層２０５の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(４５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は４分である。
Next, in the step of forming the n-
次に、ｐ型アノードエミッタ層２０７の形成工程では、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、トリメチルアルミニウム(３０ｓｃｃｍ)および水素(１０ｓｌｍ)を供給する。この工程の処理時間は３分である。
Next, in the step of forming the p-type
次に、Ｈ２雰囲気において、５０Ｔｏｒｒで、１５５０℃から１４００℃まで１５分で降温する。 Next, the temperature is lowered from 1550 ° C. to 1400 ° C. in 15 minutes at 50 Torr in an H 2 atmosphere.
次に、Ｈ２雰囲気において、１００Ｔｏｒｒで、１４００℃から４００℃まで３０分で降温する。 Next, the temperature is lowered from 1400 ° C. to 400 ° C. in 30 minutes at 100 Torr in an H 2 atmosphere.
上記の各工程,処理により、この第３実施形態のＧＴＯ用のＳｉＣエピタキシャルウェハを作製できる。 Through the above steps and processes, the SiC epitaxial wafer for GTO of the third embodiment can be produced.
なお、上記降温工程と昇温工程において、温度を１４００℃に下げてから再び１５５０℃に上げて次の層を再成長させたが、室温(あるいはウェハ取り出し温度程度)まで温度を下げてから再度温度を上げて次の層を再成長させてもよい。 In the temperature lowering step and the temperature raising step, the temperature was lowered to 1400 ° C. and then raised again to 1550 ° C. to re-grow the next layer. However, after the temperature was lowered to room temperature (or about the wafer take-out temperature), The temperature may be increased and the next layer may be regrown.
次に、上記第４実施形態用のＳｉＣエピタキシャルウェハに、次に説明する加工を施すことによって、図９に示すＧＴＯ２２０を作製できる。 Next, GTO220 shown in FIG. 9 is producible by giving the process demonstrated below to the SiC epitaxial wafer for said 4th Embodiment.
まず、反応性イオンエッチング(ＲＩＥ)によりｐ型アノードエミッタ層２０７をエッチングして、メサ型のｐ型アノードエミッタ層２０７を形成する。
次に、イオン注入によりｎ型成長層２０５にｎ型のゲートコンタクト領域２０６を形成する。
First, the p-type
Next, an n-type
次に、ｎ型の４Ｈ型ＳｉＣ基板２０１の裏面にＮｉを蒸着させてカソード電極２９９を形成する。また、ｐ型アノードエミッタ層２０７上にＮｉを蒸着させてアノード電極２０８を形成する。次に、熱処理を行って、それぞれオーミック接合を形成する。さらに、ｎ型のゲートコンタクト領域２０６の上にＮｉを蒸着させてゲート電極２１０を形成する。
Next, Ni is vapor-deposited on the back surface of the n-type
上述の如く、本実施形態では、厚さ１００ｎｍ未満(例えば５０ｎｍ)の第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部２０５Ａにおいて、第２の不純物濃度であるドナー密度１×１０１８ｃｍ−３とは１桁以上相違する第３の不純物濃度(例えば、１×１０１９ｃｍ−３)から上記第２の不純物濃度であるアクセプタ密度１×１０１８ｃｍ−３に達している。これにより、上記第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部２０５Ａに不純物濃度が急峻に変化する不連続成長面が形成される。
As described above, in the present embodiment, in the n-
これにより、この実施形態によれば、互いに同じ導電型であるｎ型ベース層２０４,ｎ型成長層２０５で構成される半導体層であるｎ型ゲート層が不連続成長面を有し、この不連続成長面が、キャリアの再結合を促進する再結合促進面となる。連続成長面では、再結合速度が実質的にゼロであるのに対して、この不連続成長面では、再結合速度は例えば１×１０４ｃｍ／ｓ以上の有限の値を有する。
Thus, according to this embodiment, the n-type gate layer, which is a semiconductor layer composed of the n-
したがって、この実施形態によれば、上記ｎ型の炭化珪素半導体で作製されている半導体層が不連続成長面を有していない場合に比べて、スイッチング損失を低減できると共に、ｐｎ接合界面を不連続成長面とした場合に比べて、ｐ型ドリフト層２０３へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。
Therefore, according to this embodiment, compared with the case where the semiconductor layer made of the n-type silicon carbide semiconductor does not have a discontinuous growth surface, the switching loss can be reduced and the pn junction interface can be reduced. Compared to a continuous growth surface, the carrier injection efficiency into the p-
尚、上記実施形態のＧＴＯ２２０のエピタキシャルウェハを作製する工程において、ｎ型ベース層２０４の形成工程の後、かつ、ｎ型成長層２０５の形成工程の前に、上記(降温工程)と(昇温工程)を行うことに替えて、上記ｎ型ベース層２０４の形成工程の後、かつ、上記ｎ型成長層２０５の形成工程の前に、原料ガスとしてのシラン、プロパン、窒素の供給を１分間以上(例えば３分間)、停止する工程を行ってもよい。この原料ガスの停止工程の後に、上記ｎ型成長層２０５を形成することでもって、上記厚さが１００ｎｍ未満であると共に上端２０５Ａ‐１と下端２０５Ａ‐２との間で不純物濃度が１桁以上変化している第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部２０５Ａを有するｎ型成長層２０５を形成できる。
In the step of manufacturing the epitaxial wafer of
また、上記第４実施形態では、ｎ型成長層２０５の第１半導体層の第３の半導体層部としてのｎ型ＳｉＣ部２０５Ｂの第２の不純物濃度(１×１０１８ｃｍ−３)を第１半導体層の第１の半導体層部としてのｎ型ベース層２０４の第１の不純物濃度(１×１０１７ｃｍ−３)よりも高くしたが、逆でもよい。すなわち、第１半導体層の第３の半導体層部としてのｎ型ＳｉＣ部２０５Ｂの第２の不純物濃度を例えば１×１０１７ｃｍ−３とし、第１半導体層の第１の半導体層部としてのｎ型ベース層２０４の第１の不純物濃度を例えば１×１０１８ｃｍ−３としてしてもよい。この場合、上記第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部２０５Ａは、上端２０５Ａ‐１において第２の不純物濃度(例えば１×１０１７ｃｍ−３)であり、上端２０５Ａ‐１と下端２０５Ａ‐２との間で第２の不純物濃度の１０倍以上の第３の不純物濃度(例えば、１×１０１８ｃｍ−３)を有する。
In the fourth embodiment, the second impurity concentration (1 × 10 18 cm −3 ) of the n-
〔第４実施形態の変形例〕
図１０は、上記第４実施形態の変形例であるＧＴＯ２２１の断面図である。この変形例では、前述の第４実施形態のｎ型ベース層２０４とｎ型成長層２０５に替えて、１層のｎ型成長層２１５を備えた点だけが、前述の第４実施形態と異なる。よって、この変形例では、前述の第４実施形態と同一の部分には、同一の符号を付して、前述の第４実施形態と異なる部分を主に説明する。
[Modification of Fourth Embodiment]
FIG. 10 is a cross-sectional view of a
上記ｎ型成長層２１５は、次の第１〜第３の工程でもって作製される。
The n-
(第１の工程)
５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(４５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給して、第１半導体層の第１の半導体層部としてのｎ型ＳｉＣ部２１５Ａを成膜する。この第１の工程の処理時間は４分である。
(First step)
Silane (30 sccm), propane (12 sccm), nitrogen (45 sccm) and hydrogen (10 slm) are supplied at 50 Torr and 1550 ° C. to form the n-
(第２の工程)
次に、上記ｎ型ＳｉＣ膜の成長速度を１分間以上(例えば３分間)零にする。ここで、原料ガスを停止してしまうと、上記水素によるキャリアガスの影響でもって成長させたｎ型ＳｉＣが極く低速でエッチングされて削られて行く。このため、上記極く低速のエッチング速度で削られた分を補うように微量の原料ガスを供給することによって、上記ｎ型ＳｉＣ膜の成長速度を零にする。
(Second step)
Next, the growth rate of the n-type SiC film is set to zero for 1 minute or more (for example, 3 minutes). Here, if the source gas is stopped, the n-type SiC grown under the influence of the carrier gas caused by the hydrogen is etched and scraped off at a very low speed. For this reason, the growth rate of the n-type SiC film is made zero by supplying a very small amount of source gas so as to compensate for the portion cut at the extremely low etching rate.
(第３の工程)
次に、５０Ｔｏｒｒ、１５５０℃で、シラン(３０ｓｃｃｍ)、プロパン(１２ｓｃｃｍ)、窒素(４５ｓｃｃｍ)および水素(１０ｓｌｍ)を供給して、ｐ型ＳｉＣ膜を成膜する。このｐ型ＳｉＣ膜は、第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部２１５Ｂと第１半導体層の第３の半導体層部としてのｎ型ＳｉＣ部２１５Ｃとで構成されている。この第３の工程の処理時間は４分である。
(Third process)
Next, silane (30 sccm), propane (12 sccm), nitrogen (45 sccm) and hydrogen (10 slm) are supplied at 50 Torr and 1550 ° C. to form a p-type SiC film. This p-type SiC film is composed of an n-
上記第１〜第３の工程でもって作製されたｎ型成長層２１５は、ドナー密度が１×１０１８ｃｍ−３であり、膜厚が１．０μｍである第１半導体層の第１の半導体層部としてのｎ型ＳｉＣ部２１５Ａを有する。
The n-
また、上記ｎ型成長層２１５は、上記ｎ型ＳｉＣ部２１５Ａ上にｎ型ＳｉＣ部２１５Ａに連なるように形成されていて、厚さが１００ｎｍ未満(例えば、５０ｎｍ)である第１半導体層の第２の半導体層部としてのｎ型ＳｉＣ部２１５Ｂを有する。このｎ型ＳｉＣ部２１５Ｂは、上端２１５Ｂ‐１でドナー密度が１×１０１８ｃｍ−３に達していると共に上端２１５Ｂ‐１と下端２１５Ｂ‐２との間で上記ドナー密度１×１０１８ｃｍ−３の１０分の１以下であるドナー密度(例えば、１×１０１７ｃｍ−３)を有している。なお、上記ｎ型ＳｉＣ部２１５Ｂの厚さは、１０ｎｍでもよい。また、上記１０分の１以下であるドナー密度を、１×１０１４ｃｍ−３としてもよい。
The n-
さらに、上記ｎ型成長層２１５は、上記ｎ型ＳｉＣ部２１５Ｂ上に上記ｎ型ＳｉＣ部２１５Ｂに連なるように形成されていて、ドナー密度が１×１０１８ｃｍ−３である第１半導体層の第３の半導体層部としてのｎ型ＳｉＣ部２１５Ｃを有する。
Further, the n-
この変形例によれば、互いに同じ導電型であるｎ型ＳｉＣ部２１５Ａ,ｎ型ＳｉＣ部２１５Ｂ,ｎ型ＳｉＣ部２１５Ｃで構成されるｎ型成長層２１５の上記ｎ型ＳｉＣ部２１５Ｂが不連続成長面を有する。このｎ型ＳｉＣ部２１５Ｂの不連続成長面が、キャリアの再結合を促進する再結合促進面となって、上記ｎ型の炭化珪素半導体で作製されているエミッタ層が不連続成長面を有していない場合に比べて、スイッチング損失を低減できる。また、ｐｎ接合界面を不連続成長面とした場合に比べて、ｐ型ドリフト層２０３へのキャリア注入効率を高く保って、定常損失の増大を抑えることができる。
According to this modification, the n-
なお、上記第４実施形態やその変形例では、ｎ型ベース層２０４とｎ型成長層２０５やｎ型成長層２１５に本発明の構成を適用したが、本発明は、基本的に、ｐｎ接合と基板以外には適用可能であり、例えば、第２半導体層としてのｐ型バッファ層２０２や、ｐ型バッファ層２０２とｐ型ドリフト層２０３との界面にも適用可能である。
In the fourth embodiment and its modifications, the configuration of the present invention is applied to the n-
また、上記第４実施形態では、ｐ型ドリフト層２０３、ｎ型ベース層２０４(第１の半導体層部)、ｎ型ＳｉＣ部２０５Ａ(第２の半導体層部)、ｎ型ＳｉＣ部２０５Ｂ(第３の半導体層部)を順次形成し、第４実施形態の変形例では、ｎ型ドリフト層２０３、ｎ型ＳｉＣ部２１５Ａ(第１の半導体層部)、ｐ型ＳｉＣ部２１５Ｂ(第２の半導体層部)、ｎ型ＳｉＣ部２１５Ｃ(第３の半導体層部)を順次形成したが、ｐ型ドリフト層上に第２半導体層としてのｐ型の中間層を形成し、そのｐ型の中間層上に第１半導体層のｎ型の第１の半導体層部とｎ型の第２の半導体層部とｎ型の第３の半導体層部を順次形成してもよい。
In the fourth embodiment, the p-
また、この発明のバイポーラ半導体装置は、第１導電型のドリフト層と第２導電型の第１半導体層との間に第１導電型の第２半導体層を形成し、ドリフト層と第２半導体層との界面にキャリアの再結合を促進する再結合促進面を形成してもよい。これにより、スイッチング損失を低減できると共に、異なる導電型の第１,第２半導体層で形成されるｐｎ接合界面におけるキャリアの再結合を抑制できる。 In the bipolar semiconductor device of the present invention, the first conductivity type second semiconductor layer is formed between the first conductivity type drift layer and the second conductivity type first semiconductor layer, and the drift layer and the second semiconductor are formed. A recombination promoting surface that promotes carrier recombination may be formed at the interface with the layer. Thereby, switching loss can be reduced, and recombination of carriers at the pn junction interface formed by the first and second semiconductor layers having different conductivity types can be suppressed.
さらに、この発明のバイポーラ半導体装置は、第１導電型のドリフト層と第２導電型の第１半導体層との間に、ドリフト層に連なるように形成された第１の半導体層部と、第１の半導体層部に連なるように形成された第２の半導体層部とを有する第１導電型の第２半導体層を形成し、ドリフト層は、第１の不純物濃度であり、第２半導体層の第１の半導体層部は、厚さが１００ｎｍ未満であり、かつ、第２の半導体層部側の端で第２の不純物濃度に達していると共に下端と上端の間で第２の不純物濃度とは異なる第３の不純物濃度であり、第２半導体層の第２の半導体層部は、第２の不純物濃度であると共に、第３の不純物濃度は、第２の不純物濃度の１０倍もしくは第２の不純物濃度の１０分の１以下であって、第２半導体層の第１の半導体層部内にキャリアの再結合を促進する再結合促進面を形成してもよい。この場合、第２半導体層の厚さ１００ｎｍ未満の第２の半導体層部において、第２の不純物濃度とは１桁以上相違する第３の不純物濃度から第２の不純物濃度に達することにより、第２半導体層の第２の半導体層部に不純物濃度が急峻に変化する不連続成長面(キャリアの再結合を促進する再結合促進面)を形成できる。 Furthermore, the bipolar semiconductor device of the present invention includes a first semiconductor layer portion formed between the first conductivity type drift layer and the second conductivity type first semiconductor layer so as to be continuous with the drift layer, A second semiconductor layer of a first conductivity type having a second semiconductor layer portion formed so as to be connected to the first semiconductor layer portion, the drift layer having a first impurity concentration, and a second semiconductor layer The first semiconductor layer portion has a thickness of less than 100 nm, reaches the second impurity concentration at the end on the second semiconductor layer portion side, and has a second impurity concentration between the lower end and the upper end. And the second semiconductor layer portion of the second semiconductor layer has the second impurity concentration, and the third impurity concentration is 10 times the second impurity concentration or the second impurity concentration. 2 of an impurity concentration of 2 or less, and the first semiconductor of the second semiconductor layer It may form a recombination promoting surface to promote recombination of carriers within the layer unit. In this case, in the second semiconductor layer portion having a thickness of less than 100 nm of the second semiconductor layer, the second impurity concentration is reached from the third impurity concentration that differs from the second impurity concentration by an order of magnitude or more. A discontinuous growth surface (recombination promoting surface that promotes carrier recombination) can be formed in the second semiconductor layer portion of the two semiconductor layers where the impurity concentration changes sharply.
尚、以上では、この発明のＳｉＣ バイポーラ半導体装置の実施形態として、ＳｉＣ ダイオード、ｎｐｎバイポーラトランジスタ、ＩＧＢＴ、およびＧＴＯを説明したが、この発明は、上記実施形態に限定されるものではなく、ＳＩＡＦＥＴ、ＳＩＪＦＥＴ、サイリスタ、ＧＴＯ、ＭＣＴ(Mos Controlled Thyristor)、ＳｉＣＧＴ(ＳｉＣ Commutated Gate Thyristor)、ＥＳＴ(Emitter Switched Thyristor)、ＢＲＴ(Base Resistance Controlled Thyristor)などの各種の４Ｈ−ＳｉＣバイポーラ半導体素子にも応用可能である。当然ながら、反対極性の素子(例えばｎｐｎトランジスタに対するｐｎｐトランジスタ)などの各種の４Ｈ−ＳｉＣバイポーラ素子にも変形応用可能であり、６Ｈ−ＳｉＣなどの他の結晶構造を用いたＳｉＣバイポーラ素子に適用できるものである。 In the above description, the SiC diode, npn bipolar transistor, IGBT, and GTO have been described as the embodiments of the SiC bipolar semiconductor device of the present invention. However, the present invention is not limited to the above-described embodiments. Applicable to various 4H-SiC bipolar semiconductor devices such as SIJFET, Thyristor, GTO, MCT (Mos Controlled Thyristor), SiCGT (SiC Commutated Gate Thyristor), EST (Emitter Switched Thyristor), BRT (Base Resistance Controlled Thyristor) is there. Of course, the present invention can be applied to various 4H-SiC bipolar elements such as elements having opposite polarities (for example, pnp transistors with respect to npn transistors) and can be applied to SiC bipolar elements using other crystal structures such as 6H-SiC. Is.
この発明のＳｉＣ バイポーラ半導体装置は、スイッチング損失および定常損失を抑制できることから、通電損失を抑制でき、大電流での使用が可能となるので、一例として、家電分野、産業分野、電気自動車などの車両分野、送電などの電力系統分野等において、例えばインバータなどの電力制御装置等に組み込まれて使用される電力制御装置に適用すると、電力損失を低減でき、大電流での使用が可能となると共に小型化が可能になる。 Since the SiC bipolar semiconductor device of the present invention can suppress switching loss and steady loss, it can suppress energization loss and can be used with a large current. Thus, as an example, a vehicle such as a home appliance field, an industrial field, or an electric vehicle When applied to a power control device incorporated in a power control device such as an inverter in the field, power system field such as power transmission, etc., power loss can be reduced, and it can be used with a large current and is compact. Can be realized.
２０ ＳｉＣダイオード
２１ ｎ型の４Ｈ型ＳｉＣ基板
２２ ｎ型バッファ層
２３ ｎ型ドリフト層
２４ 第１のｐ型接合層
２５ 第２のｐ型接合層
２５Ａ 第２の半導体層部
２５Ａ‐１ 上端
２５Ａ‐２ 下端
２５Ｂ 第３の半導体層部
２６ ｐ＋型コンタクト層
２７ ｐ型ＪＴＥ
２８ 熱酸化膜
２９ カソード電極
３０ アノード電極
３０ａ Ｔｉ層
３０ｂ Ａｌ層
３１ 絶縁保護膜
４０ ｐｎ接合ダイオード
４１ ｐ型接合層
４１Ａ ｐ型ＳｉＣ部
４１Ｂ ｐ型ＳｉＣ部
４１Ｂ‐１ 上端
４１Ｂ‐２ 下端
４１Ｃ ｐ型ＳｉＣ部
５６ ｐ型ガードリング
５８ 酸化膜
５９Ｂ ベース電極
５９Ｃ コレクタ電極
６０ ｎｐｎバイポーラトランジスタ
６１ ｎ型の４Ｈ型ＳｉＣ基板
６２ ｎ型バッファ層
６３ ｎ型ドリフト層
６４ 第１のｐ型成長層
６５ 第２のｐ型成長層
６５Ａ ｐ型成長層部
６５Ａ‐１ 上端
６５Ａ‐２ 下端
６５Ｂ ｐ型成長層部
６６ ｎ型成長層
６８ コンタクト領域
６９ エミッタ電極
７０ Ｔｉ／Ａｕ電極
８０ ｎｐｎバイポーラトランジスタ
８５ ｐ型成長層
８５Ａ,８５Ｂ,８５Ｃ ｐ型ＳｉＣ部
９０ 孔
９１ ｎ型の４Ｈ型ＳｉＣ基板
９２ ｐ型バッファ層
９３ ｐ型ドリフト層
９４,９５ ｎ型成長層
９５Ａ ｎ型ＳｉＣ部
９５Ｂ ｎ型ＳｉＣ部
９５Ａ‐１ 上端
９５Ａ‐２ 下端
９６ ｐ型成長層
９７ コンタクト領域
９８ 絶縁膜
９９ ゲート電極
１０１,１２１ ＩＧＢＴ
１０２ コレクタ電極
１０３ エミッタ電極
１１５ ｎ型成長層
１１５Ａ,１１５Ｂ,１１５Ｃ ｎ型ＳｉＣ部
１１５Ｂ‐１ 上端
１１５Ｂ‐２ 下端
２０１ ｎ型の４Ｈ型ＳｉＣ基板
２０２ ｐ型バッファ層
２０３ ｐ型ドリフト層
２０４ ｎ型ベース層
２０５ ｎ型成長層
２０５Ａ ｎ型ＳｉＣ部
２０５Ｂ ｎ型ＳｉＣ部
２０６ ｎ型のゲートコンタクト領域
２０７ ｐ型アノードエミッタ層
２０８ アノード電極
２１０ ゲート電極
２１５ ｎ型成長層
２１５Ａ ｎ型ＳｉＣ部
２１５Ｂ ｎ型ＳｉＣ部
２１５Ｃ ｎ型ＳｉＣ部
２２０,２２１ ＧＴＯ
２９９ カソード電極
20 SiC diode 21 n-type 4H-type SiC substrate 22 n-type buffer layer 23 n-
28
102
299 Cathode electrode
Claims (16)
上記ドリフト層上に形成された第２導電型の炭化珪素半導体である第１半導体層と、
上記ドリフト層と上記第１半導体層との間または上記ドリフト層に対して上記第１半導体層と反対の側に形成された上記第１導電型の第２半導体層のうち、
少なくとも上記ドリフト層と上記第１半導体層を備え、
上記第１半導体層内、上記ドリフト層内、上記第２半導体層内、上記ドリフト層と上記第２半導体層との間の界面のうちの少なくとも１つにキャリアの再結合を促進する再結合促進面を有し、
上記第１半導体層と上記ドリフト層との界面または上記第１半導体層と上記第２半導体層との界面に再結合促進面が形成されていない構成としたことを特徴とするバイポーラ半導体装置。 A drift layer that is a silicon carbide semiconductor of the first conductivity type;
A first semiconductor layer that is a silicon carbide semiconductor of a second conductivity type formed on the drift layer;
Of the second semiconductor layer of the first conductivity type formed between the drift layer and the first semiconductor layer or on the side opposite to the first semiconductor layer with respect to the drift layer,
Comprising at least the drift layer and the first semiconductor layer;
Recombination promotion that promotes carrier recombination in at least one of the first semiconductor layer, the drift layer, the second semiconductor layer, and the interface between the drift layer and the second semiconductor layer. Has a surface,
A bipolar semiconductor device, wherein a recombination promoting surface is not formed at an interface between the first semiconductor layer and the drift layer or an interface between the first semiconductor layer and the second semiconductor layer.
上記第２半導体層は、上記ドリフト層と上記第１半導体層との間に形成されており、
上記ドリフト層と上記第２半導体層との界面にキャリアの再結合を促進する再結合促進面が形成されていることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to claim 1,
The second semiconductor layer is formed between the drift layer and the first semiconductor layer,
A bipolar semiconductor device, wherein a recombination promoting surface that promotes carrier recombination is formed at an interface between the drift layer and the second semiconductor layer.
上記第２半導体層は、
上記ドリフト層と上記第１半導体層との間に形成され、
上記ドリフト層に連なるように形成された第１の半導体層部と、
上記第１の半導体層部に連なるように形成された第２の半導体層部と
を有し、
上記ドリフト層は、第１の不純物濃度であり、
上記第２半導体層の第１の半導体層部は、厚さが１００ｎｍ未満であり、かつ、上記第２の半導体層部側の端で第２の不純物濃度に達していると共に下端と上端の間で上記第２の不純物濃度とは異なる第３の不純物濃度であり、
上記第２半導体層の第２の半導体層部は、上記第２の不純物濃度であると共に、
上記第３の不純物濃度は、上記第２の不純物濃度の１０倍もしくは上記第２の不純物濃度の１０分の１以下であり、
上記第２半導体層の第１の半導体層部内にキャリアの再結合を促進する再結合促進面が形成されていることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to claim 1,
The second semiconductor layer includes
Formed between the drift layer and the first semiconductor layer;
A first semiconductor layer portion formed to be continuous with the drift layer;
A second semiconductor layer portion formed so as to be continuous with the first semiconductor layer portion,
The drift layer has a first impurity concentration;
The first semiconductor layer portion of the second semiconductor layer has a thickness of less than 100 nm, and has reached the second impurity concentration at the end on the second semiconductor layer portion side, and between the lower end and the upper end. And a third impurity concentration different from the second impurity concentration,
The second semiconductor layer portion of the second semiconductor layer has the second impurity concentration and
The third impurity concentration is 10 times the second impurity concentration or 1/10 or less of the second impurity concentration;
A bipolar semiconductor device, wherein a recombination promoting surface that promotes carrier recombination is formed in the first semiconductor layer portion of the second semiconductor layer.
上記第１半導体層は、
上記ドリフト層に連なるように形成されるか、または、上記ドリフト層上に形成された上記第２半導体層に連なるように形成された第１の半導体層部と、
上記第１の半導体層部に連なるように形成された第２の半導体層部と、
上記第２の半導体層部に連なるように形成された第３の半導体層部と
を有し、
上記第１半導体層の第１の半導体層部は、第１の不純物濃度であり、
上記第１半導体層の第２の半導体層部は、厚さが１００ｎｍ未満であり、かつ、上記第３の半導体層部側の端で第２の不純物濃度に達していると共に下端と上端との間で上記第２の不純物濃度とは異なる第３の不純物濃度であり、
上記第１半導体層の第３の半導体層部は、上記第２の不純物濃度であると共に、
上記第３の不純物濃度は、上記第２の不純物濃度の１０倍以上もしくは上記第２の不純物濃度の１０分の１以下であり、
上記第１半導体層の第２の半導体層部内に上記再結合促進面を有することを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to claim 1 or 2,
The first semiconductor layer includes
A first semiconductor layer portion formed to be continuous with the drift layer or formed to be continuous with the second semiconductor layer formed on the drift layer;
A second semiconductor layer portion formed so as to be continuous with the first semiconductor layer portion;
A third semiconductor layer portion formed so as to be continuous with the second semiconductor layer portion,
The first semiconductor layer portion of the first semiconductor layer has a first impurity concentration;
The second semiconductor layer portion of the first semiconductor layer has a thickness of less than 100 nm, reaches the second impurity concentration at the end on the third semiconductor layer portion side, and has a lower end and an upper end. A third impurity concentration different from the second impurity concentration between,
The third semiconductor layer portion of the first semiconductor layer has the second impurity concentration,
The third impurity concentration is 10 times or more of the second impurity concentration or 1/10 or less of the second impurity concentration;
A bipolar semiconductor device comprising the recombination promoting surface in a second semiconductor layer portion of the first semiconductor layer.
上記第１の不純物濃度と上記第２の不純物濃度とは、互いに異なることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to claim 4, wherein
The bipolar semiconductor device, wherein the first impurity concentration and the second impurity concentration are different from each other.
上記第１の不純物濃度と上記第２の不純物濃度とは、略同一であることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to claim 4 or 5,
The bipolar semiconductor device, wherein the first impurity concentration and the second impurity concentration are substantially the same.
上記第１半導体層は、
原料ガスを結晶成長表面に供給して上記第１の半導体層部を形成した後、原料ガスの供給を１分間以上停止してから、原料ガスを供給して、上記第２の半導体層部と上記第３の半導体層部とを形成したものであることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to any one of claims 4 to 6,
The first semiconductor layer includes
After the source gas is supplied to the crystal growth surface to form the first semiconductor layer portion, the supply of the source gas is stopped for one minute or more, and then the source gas is supplied to form the second semiconductor layer portion and A bipolar semiconductor device comprising the third semiconductor layer portion.
上記第１半導体層は、
原料ガスを結晶成長表面に供給して予め定められた成長速度で上記第１の半導体層部を形成した後、炭化珪素の成長速度を１分間以上零としてから、原料ガスを供給して、予め定められた成長速度で上記第２の半導体層部と上記第３の半導体層部とを形成したものであることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to claim 6, wherein
The first semiconductor layer includes
After supplying the source gas to the crystal growth surface and forming the first semiconductor layer portion at a predetermined growth rate, the source gas is supplied in advance after the silicon carbide growth rate is reduced to zero for 1 minute or more. A bipolar semiconductor device, wherein the second semiconductor layer portion and the third semiconductor layer portion are formed at a predetermined growth rate.
上記第１半導体層は、
原料ガスを結晶成長表面に供給して１５００℃以上の雰囲気温度で上記第１の半導体層部を形成した後、雰囲気温度を１４００℃以下に降温させてから、再び１５００℃以上の雰囲気温度に昇温して原料ガスを供給して、上記第２の半導体層部と上記第３の半導体層部とを形成したものであることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to any one of claims 4 to 6,
The first semiconductor layer includes
After supplying the source gas to the crystal growth surface and forming the first semiconductor layer portion at an ambient temperature of 1500 ° C. or higher, the ambient temperature is lowered to 1400 ° C. or lower, and then raised again to an ambient temperature of 1500 ° C. or higher. A bipolar semiconductor device characterized in that a source gas is supplied by heating to form the second semiconductor layer portion and the third semiconductor layer portion.
上記第１半導体層がアノード層を構成しているダイオードであることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to any one of claims 1 to 9,
A bipolar semiconductor device, wherein the first semiconductor layer is a diode constituting an anode layer.
上記第１半導体層がベース層を構成しているトランジスタであることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to any one of claims 1 to 9,
A bipolar semiconductor device, wherein the first semiconductor layer is a transistor constituting a base layer.
上記第１半導体層がエミッタ層を構成しているＩＧＢＴであることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to any one of claims 1 to 9,
A bipolar semiconductor device, wherein the first semiconductor layer is an IGBT constituting an emitter layer.
上記第１半導体層がベース層を構成しているＧＴＯであることを特徴とするバイポーラ半導体装置。 The bipolar semiconductor device according to any one of claims 1 to 9,
A bipolar semiconductor device, wherein the first semiconductor layer is a GTO constituting a base layer.
原料ガスを結晶成長表面に供給して、炭化珪素半導体で作製されていると共に第１の不純物濃度を有する上記第１半導体層の第１の半導体層部を形成し、
上記第１の半導体層部を形成した後、上記原料ガスの供給を１分間以上停止してから、上記原料ガスを供給して、
上記第１の半導体層部上に上記第１の半導体層部に連なるように形成されていて上記第１の半導体層部と同じ導電型であり、厚さが１００ｎｍ未満であり、かつ、上端で第２の不純物濃度に達していると共に下端と上端との間で上記第２の不純物濃度の１０倍以上もしくは上記第２の不純物濃度の１０分の１以下である第３の不純物濃度を有する上記第１半導体層の第２の半導体層部と、
上記第２の半導体層部上に上記第２の半導体層部に連なるように形成されていて上記第２の半導体層部と同じ導電型であると共に上記第２の不純物濃度である上記第１半導体層の第３の半導体層部と
を形成することを特徴とするバイポーラ半導体装置の製造方法。 A method for manufacturing a bipolar semiconductor device according to claim 4,
Supplying a source gas to the crystal growth surface to form a first semiconductor layer portion of the first semiconductor layer made of a silicon carbide semiconductor and having a first impurity concentration;
After forming the first semiconductor layer portion, the supply of the source gas is stopped for 1 minute or more, and then the source gas is supplied.
It is formed on the first semiconductor layer portion so as to be continuous with the first semiconductor layer portion, has the same conductivity type as the first semiconductor layer portion, has a thickness of less than 100 nm, and has an upper end. The third impurity concentration that has reached the second impurity concentration and has a third impurity concentration between the lower end and the upper end that is not less than 10 times the second impurity concentration or not more than one-tenth of the second impurity concentration. A second semiconductor layer portion of the first semiconductor layer;
The first semiconductor is formed on the second semiconductor layer portion so as to be continuous with the second semiconductor layer portion, has the same conductivity type as the second semiconductor layer portion, and has the second impurity concentration. Forming a third semiconductor layer portion of the layer.
原料ガスを予め定められた供給速度で結晶成長表面に供給して、炭化珪素半導体で作製されていると共に第１の不純物濃度を有する上記第１半導体層の第１の半導体層部を形成し、
上記第１の半導体層部を形成した後、１分間以上、炭化珪素の成長速度を略零とするように原料ガスの供給速度を制御してから、
原料ガスを予め定められた供給速度で供給して、
上記第１の半導体層部上に上記第１の半導体層部に連なるように形成されていて上記第１の半導体層部と同じ導電型であり、厚さが１００ｎｍ未満であり、かつ、上端で上記第１の不純物濃度に達していると共に下端と上端との間で上記第１の不純物濃度の１０倍以上もしくは上記第１の不純物濃度の１０分の１以下である第２の不純物濃度を有する上記第１半導体層の第２の半導体層部と、
上記第２の半導体層部上に上記第２の半導体層部に連なるように形成されていて上記第２の半導体層部と同じ導電型であると共に上記第１の不純物濃度である上記第１半導体層の第３の半導体層部と
を形成することを特徴とするバイポーラ半導体装置の製造方法。 A method for manufacturing a bipolar semiconductor device according to claim 4,
Supplying a source gas to a crystal growth surface at a predetermined supply rate to form a first semiconductor layer portion of the first semiconductor layer made of a silicon carbide semiconductor and having a first impurity concentration;
After forming the first semiconductor layer portion, controlling the feed rate of the source gas so that the growth rate of silicon carbide is substantially zero for 1 minute or more,
Supply the source gas at a predetermined supply rate,
It is formed on the first semiconductor layer portion so as to be continuous with the first semiconductor layer portion, has the same conductivity type as the first semiconductor layer portion, has a thickness of less than 100 nm, and has an upper end. The first impurity concentration is reached, and the second impurity concentration is 10 times or more of the first impurity concentration or 1/10 or less of the first impurity concentration between the lower end and the upper end. A second semiconductor layer portion of the first semiconductor layer;
The first semiconductor is formed on the second semiconductor layer portion so as to be continuous with the second semiconductor layer portion, has the same conductivity type as the second semiconductor layer portion, and has the first impurity concentration. Forming a third semiconductor layer portion of the layer.
原料ガスを結晶成長表面に供給して、１５００℃以上の雰囲気温度で、炭化珪素半導体で作製されていると共に第１の不純物濃度を有する上記第１半導体層の第１の半導体層部を形成し、
上記第１の半導体層部を形成した後、雰囲気温度を１４００℃以下に降温させてから、１５００℃以上の雰囲気温度に昇温して、上記原料ガスを供給し、
上記第１の半導体層部上に上記第１の半導体層部に連なるように形成されていて上記第１の半導体層部と同じ導電型であり、厚さが１００ｎｍ未満であり、かつ、上端で第２の不純物濃度に達していると共に下端と上端との間で上記第２の不純物濃度の１０倍以上もしくは上記第２の不純物濃度の１０分の１以下である第３の不純物濃度を有する上記第１半導体層の第２の半導体層部と、
上記第２の半導体層部上に上記第２の半導体層部に連なるように形成されていて上記第２の半導体層部と同じ導電型であると共に上記第２の不純物濃度である上記第１半導体層の第３の半導体層部と
を形成することを特徴とするバイポーラ半導体装置の製造方法。 A method for manufacturing a bipolar semiconductor device according to claim 4,
A source gas is supplied to the crystal growth surface to form a first semiconductor layer portion of the first semiconductor layer made of a silicon carbide semiconductor and having a first impurity concentration at an ambient temperature of 1500 ° C. or higher. ,
After forming the first semiconductor layer portion, the ambient temperature is lowered to 1400 ° C. or lower, and then the ambient temperature is raised to 1500 ° C. or higher to supply the source gas,
It is formed on the first semiconductor layer portion so as to be continuous with the first semiconductor layer portion, has the same conductivity type as the first semiconductor layer portion, has a thickness of less than 100 nm, and has an upper end. The third impurity concentration that has reached the second impurity concentration and has a third impurity concentration between the lower end and the upper end that is not less than 10 times the second impurity concentration or not more than one-tenth of the second impurity concentration. A second semiconductor layer portion of the first semiconductor layer;
The first semiconductor is formed on the second semiconductor layer portion so as to be continuous with the second semiconductor layer portion, has the same conductivity type as the second semiconductor layer portion, and has the second impurity concentration. Forming a third semiconductor layer portion of the layer.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013228449A JP6276560B2 (en) | 2013-11-01 | 2013-11-01 | Bipolar semiconductor device and manufacturing method thereof |
| PCT/JP2014/078601 WO2015064562A1 (en) | 2013-11-01 | 2014-10-28 | Bipolar semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013228449A JP6276560B2 (en) | 2013-11-01 | 2013-11-01 | Bipolar semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015088699A true JP2015088699A (en) | 2015-05-07 |
| JP6276560B2 JP6276560B2 (en) | 2018-02-07 |
Family
ID=53004164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013228449A Active JP6276560B2 (en) | 2013-11-01 | 2013-11-01 | Bipolar semiconductor device and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6276560B2 (en) |
| WO (1) | WO2015064562A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019003969A (en) * | 2017-06-09 | 2019-01-10 | 富士電機株式会社 | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200056302A1 (en) * | 2017-03-02 | 2020-02-20 | University Of South Carolina | Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233232A (en) * | 1990-12-28 | 1992-08-21 | Fuji Electric Co Ltd | Semiconductor device |
| JPH04291765A (en) * | 1991-03-20 | 1992-10-15 | Fuji Electric Co Ltd | Lateral insulated-gate thyristor |
| JPH1074959A (en) * | 1996-07-03 | 1998-03-17 | Toshiba Corp | Semiconductor device for electric power |
| JP2006040929A (en) * | 2004-07-22 | 2006-02-09 | Sanken Electric Co Ltd | Semiconductor element and its manufacturing method |
| JP2012033618A (en) * | 2010-07-29 | 2012-02-16 | Kansai Electric Power Co Inc:The | Bipolar semiconductor element |
| JP2012204541A (en) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | Power semiconductor device |
-
2013
- 2013-11-01 JP JP2013228449A patent/JP6276560B2/en active Active
-
2014
- 2014-10-28 WO PCT/JP2014/078601 patent/WO2015064562A1/en active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233232A (en) * | 1990-12-28 | 1992-08-21 | Fuji Electric Co Ltd | Semiconductor device |
| JPH04291765A (en) * | 1991-03-20 | 1992-10-15 | Fuji Electric Co Ltd | Lateral insulated-gate thyristor |
| JPH1074959A (en) * | 1996-07-03 | 1998-03-17 | Toshiba Corp | Semiconductor device for electric power |
| JP2006040929A (en) * | 2004-07-22 | 2006-02-09 | Sanken Electric Co Ltd | Semiconductor element and its manufacturing method |
| JP2012033618A (en) * | 2010-07-29 | 2012-02-16 | Kansai Electric Power Co Inc:The | Bipolar semiconductor element |
| JP2012204541A (en) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | Power semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019003969A (en) * | 2017-06-09 | 2019-01-10 | 富士電機株式会社 | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6276560B2 (en) | 2018-02-07 |
| WO2015064562A1 (en) | 2015-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7960257B2 (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
| JP2012028565A (en) | Bipolar semiconductor device manufacturing method and bipolar semiconductor device | |
| JP6271356B2 (en) | Manufacturing method of semiconductor device | |
| JP6219045B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6230323B2 (en) | Semiconductor device | |
| JP2012033618A (en) | Bipolar semiconductor element | |
| JP2011109018A (en) | Bipolar semiconductor element | |
| JP2004247545A (en) | Semiconductor device and its fabrication process | |
| JP6194779B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6139340B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5147244B2 (en) | Bipolar semiconductor device | |
| JP2014187111A (en) | Semiconductor device and method for manufacturing the same | |
| JP2019009288A (en) | Semiconductor device | |
| WO2010024243A1 (en) | Bipolar semiconductor device and method for manufacturing same | |
| JP6189131B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6276560B2 (en) | Bipolar semiconductor device and manufacturing method thereof | |
| JP2015056644A (en) | Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method | |
| JP6399161B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2015149346A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JP2012178412A (en) | Bipolar semiconductor element | |
| JP2011100890A (en) | Manufacturing method of sic crystal growth layer and bipolar type semiconductor element | |
| JP6567601B2 (en) | Semiconductor device | |
| JP2012004318A (en) | Bipolar semiconductor device | |
| CN110556415B (en) | High-reliability SiC MOSFET device of epitaxial gate and preparation method thereof | |
| JP2012146932A (en) | Bipolar semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161019 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20161019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20161019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6276560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |