JP2015079855A

JP2015079855A - 半導体装置およびその製造方法

Info

Publication number: JP2015079855A
Application number: JP2013216105A
Authority: JP
Inventors: 学工藤; Manabu Kudo
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2013-10-17
Filing date: 2013-10-17
Publication date: 2015-04-23

Abstract

【課題】微小リークを抑制した半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法では基板３１上で電極４７が形成される。電極４７上に、一方の多数キャリアを有するキャリア保有層４８が形成される。キャリア保有層４８上に半導体層４９の材料が形成される。電極４７上でキャリア保有層４８の被覆を維持しつつ半導体層４９の材料をパターニングして、半導体層４９を形成する。電極４７の露出は回避され、半導体層４９の端面４９ａに対して電極４７の反応生成物の付着は防止される。
【選択図】図３

Description

本発明は半導体装置の製造方法等に関する。

ＰＩＮ型フォトダイオードといった半導体装置は一般に知られる。ＰＩＮ型フォトダイオードでは下部電極上に半導体層が形成される。特許文献１では半導体層は例えば下部電極側から順番に積層されるｎ＋層、ｉ層およびｐ＋層（いずれもアモルファスシリコン層）を備える。ｐ＋層上には上部電極が形成される。光が照射されると、電荷が発生する。

特開２０１１−７７１８４号公報

特許文献１では、半導体装置の製造にあたって下部電極上でｎ＋層の素材層、ｉ層の素材層およびｐ＋層の素材層が相次いで積層される。素材層の積層体からパターニングに応じて半導体層が形成される。このとき、パターニングにあたって余分な素材層は除去される。ｎ＋層も完全にパターニングされることから、少なからずｎ＋層下の下部電極も除去されてしまう。下部電極の導電材は反応生成物を形成し半導体層の端面に付着してしまう。こうした反応生成物の付着は微小リークを引き起こす。特に、光検出装置では解像度の向上に伴い半導体層のサイズは縮小する。サイズの縮小に応じて微小リークの影響は増大する。

本発明の少なくとも１つの態様によれば、微小リークを抑制した半導体装置およびその製造方法は提供されることができる。

（１）本発明の一態様は、基板上に電極を形成する工程と、前記電極上に、一方の多数キャリアを有するキャリア保有層を形成する工程と、前記キャリア保有層上に半導体材料の素材層を形成する工程と、前記電極上で前記キャリア保有層の被覆を維持しつつ前記素材層をパターニングして、半導体層を形成する工程とを備える半導体装置の製造方法に関する。

パターニングにあたって素材層から半導体層が形作られる。半導体層にはキャリア保有層から立ち上がる端面が形成される。このとき、余分な素材層は除去される。素材層の除去にあたって電極上でキャリア保有層の被覆は維持される。電極の露出は回避される。半導体層の端面に対して電極の反応生成物の付着は防止される。こうして半導体層からの微小リークは抑制される。

（２）半導体装置の製造方法は、前記基板上で絶縁層および他方の多数キャリアを有する上キャリア保有層を形成し、前記絶縁層および前記上キャリア保有層で前記半導体層を埋める工程を備えることができる。半導体層の露出面には絶縁層または上キャリア保有層が被さる。こうして半導体層の表面は保護される。導電物質の付着は防止されることができる。

（３）半導体装置の製造方法は、前記絶縁層および前記上キャリア保有層の形成にあたって、前記上キャリア保有層の形成に先立って前記基板上で前記絶縁層を形成し、前記絶縁層で前記半導体層を埋める工程と、前記半導体層上で前記絶縁層に開口を形成し、前記半導体層の表面を露出させる工程と、前記基板上で前記上キャリア保有層を形成し、前記上キャリア保有層で前記半導体層の露出面を塞ぐ工程とを備えることができる。上キャリア保有層の形成に先立って半導体層の露出面は絶縁層で覆われる。半導体層の端面は絶縁層で保護される。したがって、半導体層の端面は上キャリア保有層の反応生成物の付着からも保護される。さらに確実に微小リークは抑制されることができる。

（４）半導体装置の製造方法では、前記基板の厚み方向から見た平面視で、前記半導体層の長さは３μｍ以上１００μｍ以下であることができる。

（５）半導体装置の製造方法では、前記基板の厚み方向から見た平面視で、前記半導体層の長さは５μｍ以上２０μｍ以下であることができる。

（６）本発明の他の態様は、基板と、前記基板上に形成される電極と、前記電極上に形成されて、一方のキャリアを有するキャリア保有層と、前記キャリア保有層上に形成される半導体層とを備え、前記キャリア保有層には前記半導体層の輪郭に沿って段差が形成され、前記半導体層の端面は前記電極の反応生成物から隔離される半導体装置に関する。こうした半導体装置では微小リークは抑制される。

（７）半導体装置は光電変換装置に組み込まれて利用されることができる。このとき、光電変換装置は半導体装置を有すればよい。

（８）半導体装置は電子機器に組み込まれて利用されることができる。このとき、電子機は半導体装置を有すればよい。電子機器には例えば生体認証装置が例示されることができる。

一実施形態に係る光電変換装置の電気的な構成を概略的に示す配線図である。光検出素子の等価回路図である。第１実施形態に係る光検出素子の構造を概略的に示す垂直断面図である。光電変換装置の製造方法を概略的に示す図であって、基板上に形成された下部電極を示す垂直断面図である。光電変換装置の製造方法を概略的に示す図であって、半導体層の形成工程を概略的に示す垂直断面図である。光電変換装置の製造方法を概略的に示す図であって、下コンタクト層のパターニング工程を概略的に示す垂直断面図である。光電変換装置の製造方法を概略的に示す図であって、絶縁層の形成工程を概略的に示す垂直断面図である。光電変換装置の製造方法を概略的に示す図であって、上コンタクト層の形成工程を概略的に示す垂直断面図である。光電変換装置の製造方法を概略的に示す図であって、上部電極の形成工程を概略的に示す垂直断面図である。フォトダイオードに印加されるバイアス電圧と暗電流密度との関係を示すグラフである。本実施形態に係るフォトダイオードでサイズと暗電流密度との相関関係を示すグラフである。比較例に係るフォトダイオードでサイズと暗電流密度との相関関係を示すグラフである。第２実施形態に係る光検出素子の構造を部分的に示す垂直断面図である。電子機器の一具体例である生体認証装置の構成を概略的に示す概念図である。

以下、添付図面を参照しつつ本発明の一実施形態を説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

（１）光電変換装置の構成
図１は本発明の一実施形態に係る光電変換装置１１の電気的な構成を概略的に示す。光電変換装置１１は複数の光検出素子１２を備える。光検出素子１２は例えばアレイ状に配列され素子アレイ（素子領域）１３を形成する。ここでは、光検出素子１２は複数行複数列のマトリクスパターンに従って配置される。

光電変換装置１１は複数の走査線１４および複数のデータ線１５を備える。走査線１４は相互に平行に行方向に延びる。１行の光検出素子１２に対して１つの走査線１４が割り当てられる。１つの走査線１４は１行の光検出素子１２に共通に接続される。走査線１４は共通に走査線回路１６に接続される。走査線回路１６は時間軸に従って順番に個々の走査線１４の導通を確保する。データ線１５は相互に平行に列方向に延びる。１列の光検出素子１２に対して１つのデータ線１５が割り当てられる。１つのデータ線１５は１列の光検出素子１２に共通に接続される。データ線１５は共通にデータ線回路１７に接続される。データ線回路１７は時間軸に従って順番に個々のデータ線１５の導通を確保する。こうして個々の光検出素子１２ごとに照射光に応じた電力は検出される。個々の光検出素子１２は１画素に相当する。

図２に示されるように、個々の光検出素子１２はスイッチング素子としての薄膜トランジスター（ＴＦＴ）２１および光電変換素子としてのフォトダイオード２２を備える。ＴＦＴ２１のソース電極２３はデータ線１５に接続される。ＴＦＴ２１のドレイン電極２４にはフォトダイオード２２の一方の電極が接続される。フォトダイオード２２の他方の電極はデータ線１５に並列に配置された定電位線２５に接続される。ＴＦＴ２１のゲート電極２６には走査線１４が接続される。走査線１４からゲート電極２６に電圧が印加されると、ソース電極２３とドレイン電極２４との間で導通が確保される。フォトダイオード２２は、後述されるように、ＰＩＮダイオードとして構成される。フォトダイオード２２は、光電変換を実現する半導体装置の一具体例である。

光検出素子１２は保持容量２７を備える。保持容量２７の一方の電極はＴＦＴ２１のドレイン電極２４に接続され、他方の電極は走査線１４に並列に配置された定電位線２８に接続される。

（２）第１実施形態に係る光検出素子の構造
図３に示されるように、光電変換装置１１は基板３１を備える。基板３１には例えば透明なガラス基板や不透明なシリコン基板が用いられる。基板３１の表面には下地絶縁膜３２が積層される。下地絶縁膜３２は基板３１の表面一面を覆う。下地絶縁膜３２は例えば酸化シリコン（ＳｉＯ_２）から形成されればよい。基板３１上には光検出素子１２ごとに多結晶シリコンの半導体膜３３が島状に形成される。半導体膜３３は例えば５０ｎｍ程度の膜厚を有する。半導体膜３３は絶縁層３４で覆われる。絶縁層３４は下地絶縁膜３２一面にわたって広がる。絶縁層３４は半導体膜３３上でゲート絶縁膜を形成する。絶縁層３４は例えばＳｉＯ_２などの絶縁材料から形成される。絶縁層３４は１００ｎｍ程度の膜厚を有する。

半導体膜３３はチャネル形成領域３６でソース領域３７およびドレイン領域３８に分割される。チャネル形成領域３６に対向する位置で絶縁層３４上にゲート電極３９が形成される。ゲート電極３９は例えばモリブデン（Ｍｏ）などの金属材料で形成される。ゲート電極３９は５００ｎｍ程度の膜厚を有する。絶縁層３４には第１層間絶縁膜４１が積層される。第１層間絶縁膜４１はゲート電極３９を覆う。第１層間絶縁膜４１は例えばＳｉＯ_２といった絶縁材料から形成される。第１層間絶縁膜４１は８００ｎｍ程度の膜厚を有する。

第１層間絶縁膜４１上には導電膜パターン４２が形成される。導電膜パターン４２はソース電極４２ａおよびドレイン電極４２ｂを個別に含む。導電膜パターン４２はＭｏなどの金属材料から形成される。導電膜パターン４２は５００ｎｍ程度の膜厚を有する。ソース電極４２ａの導電材は第１層間絶縁膜４１および絶縁層３４を貫通するコンタクトホール４３を充填する。こうしてソース電極４２ａは半導体膜３３のソース領域３７に接続される。同様に、ドレイン電極４２ｂの導電材は第１層間絶縁膜４１および絶縁層３４を貫通するコンタクトホール４４を充填する。こうしてドレイン電極４２ｂは半導体膜３３のドレイン領域３８に接続される。導電膜パターン４２はソース電極４２ａに接続されるデータ線１５を含む。

第１層間絶縁膜４１上には第２層間絶縁膜４５が積層される。第２層間絶縁膜４５は例えば窒化シリコン（Ｓｉ_３Ｎ_４）といった絶縁材料から形成される。第２層間絶縁膜４５は８００ｎｍ程度の膜厚を有する。第２層間絶縁膜４５はソース電極４２ａ、ドレイン電極４２ｂおよびデータ線１５に覆い被さる。

第２層間絶縁膜４５上にはフォトダイオード２２が配置される。フォトダイオード２２は下部電極４７を有する。下部電極４７は第２層間絶縁膜４５上に形成される。下部電極４７は、第２層間絶縁膜４５の表面に直交する方向から見た平面視（以下、単に「平面視」という）で決められたパターンに形成される。下部電極４７はＭｏその他の導電材から形成されればよい。

下部電極４７上には下コンタクト層（キャリア保有層）４８が形成される。下コンタクト層４８は下部電極４７の表面（上面）に被さる。下コンタクト層４８は例えばアモルファスシリコンから形成される。ここでは、下コンタクト層４８はｎ＋層を形成する。下コンタクト層４８は多数キャリアとして正孔を有する。ただし、下コンタクト層４８はｎ＋層に代えてｐ＋層で形成されてもよい。ｐ＋層では多数キャリアとして電子が含まれる。

下コンタクト層４８上には半導体層（ｉ層）４９が形成される。半導体層４９は平面視で決められた輪郭に区画される。半導体層４９は例えばマイクロクリスタルシリコンから形成される。下コンタクト層４８には、半導体層４９の輪郭に一致する輪郭を有する座面４８ａが形成される。座面４８ａの周囲には半導体層４９の輪郭に沿って段差５１が形成される。座面４８ａの周囲で下コンタクト層４８と半導体層４９の端面４９ａとは面一で連続する。半導体層４９の端面４９ａは、後述されるように、下部電極４７の反応生成物から隔離される。半導体層４９の端面４９ａには下部電極４７の反応生成物は付着しない。

第２層間絶縁膜４５上には絶縁層５２が積層される。絶縁層５２は下コンタクト層４８および半導体層４９に被さる。絶縁層５２は例えばＳｉＯ_２やＳｉ_３Ｎ_４といった絶縁材から形成される。半導体層４９上で絶縁層５２には開口５３が形成される。絶縁層５２上には上コンタクト層（上キャリア保有層）５４が積層される。上コンタクト層５４は開口５３内に進入する。上コンタクト層５４は開口５３内で半導体層４９の表面に積層される。ここでは、上コンタクト層５４はｐ＋層を形成する。ただし、下コンタクト層４８にｐ＋層が用いられる場合には、上コンタクト層５４にはｎ＋層が用いられる。

上コンタクト層５４上には上部電極５５が形成される。上部電極５５は平面視で決められたパターンに形成される。上部電極５５はＩＴＯ（酸化インジウムスズ）その他の透明導電材から形成されればよい。上部電極５５は開口５３内で上コンタクト層５４に重なる。絶縁層５２および第２層間絶縁膜４５にはドレイン電極４２ｂに通じるコンタクトホール５６が形成される。上部電極５５はコンタクトホール５６内に延びる。こうして上部電極５５はドレイン電極４２ｂに接続される。

光電変換装置１１では、定電位線２５、２８によってフォトダイオード２２に逆バイアス電圧が印加された状態で、フォトダイオード２２に光が入射される。それによって、ｐ＋層である上コンタクト層５４とｎ＋層である下コンタクト層４８とのｐｎ接合に光り電流が流れ、それに応じた電荷が保持容量２７に蓄積される。複数の走査線１４のそれぞれによってＴＦＴ２１が選択され、データ線１５には光検出素子１２ごとに保持容量２７に蓄積された電荷に対応する信号が順次に出力される。こうして個々の光検出素子１２で受光された光の強度はそれぞれ検出されることができる。

個々の光検出素子１２では、後述される製造方法に由来して、半導体層４９の端面４９ａには下部電極４７の反応生成物は付着しない。したがって、付着した反応生成物に起因する微小リークは防止されることができる。特に、光電変換装置１１では解像度の向上に伴い半導体層４９のサイズは縮小する傾向にある。このように半導体層４９のサイズが縮小しても、微小リークの影響は著しく軽減されることができる。サイズが縮小すると、半導体層４９の平面視の長さに対して端面４９ａの大きさが相対的に増大する。一般に、半導体層４９のサイズの縮小に応じて微小リークの影響は増大する。

（３）光電変換装置の製造方法
次に光電変換装置１１の製造方法を説明する。基板材上で区画ごとに個々の光電変換装置１１が作り込まれる。基板材は基板３１と同一の素材で形成される。基板材は例えばガラス基板ウェハーやシリコンウェハーであればよい。基板材から個々の光電変換装置１１は切り出される。

光電変換装置１１の作り込みにあたって、基板材上で既存の形成方法に従って個々の光検出素子１２ごとにＴＦＴ２１が形成される。ＴＦＴ２１の形成にあたって基板材上には一面に第１層間絶縁膜４１および第２層間絶縁膜４５が積層される。積層にあたって例えばＣＶＤ（化学気相成長）法が用いられればよい。その後、第２層間絶縁膜４５上で個々のＴＦＴ２１に関連づけられて光検出素子１２ごとにフォトダイオード２２が形成される。

次にフォトダイオード２２の形成方法を詳述する。図４に示されるように、まず、第２層間絶縁膜４５上で下部電極４７が形成される。形成にあたって例えばフォトリソグラフィ技術が用いられればよい。下部電極４７は均一な導電膜から決められたパターンにパターニングされる。一律な導電膜は例えば蒸着法その他の方法で形成されればよい。

図５に示されるように、第２層間絶縁膜４５上には一律に第１素材層５８および第２素材層５９が積層される。第１素材層５８は下コンタクト層４８の材料で形成される。第２素材層５９は半導体層４９の材料で形成される。第１素材層５８および第２素材層５９は下部電極４７に覆い被さる。下部電極４７は第１素材層５８に埋もれる。その後、第２素材層５９上でレジスト膜６１が形成される。レジスト膜６１は平面視で半導体層４９の形状を象る。レジスト膜６１は下部電極４７に対して位置決めされる。レジスト膜６１のパターンに従ってドライエッチング処理が実施される。レジスト膜６１の周囲で第２素材層５９および第１素材層５８は除去されていく。

図６から明らかなように、第２素材層５９の除去に応じて半導体層４９は決められたパターンにパターニングされる。半導体層４９には第１素材層（下コンタクト層）５８から立ち上がる端面４９ａが形成される。第２素材層５９のパターニングにあたって下部電極４７上で第１素材層５８の被覆は維持される。下部電極４７の露出は回避される。下部電極４７はドライエッチング処理から隔離される。下部電極４７の反応生成物は発生しない。こうして半導体層４９の端面４９ａに対して下部電極４７の反応生成物の付着は防止される。このとき、ドライエッチング処理の停止は計時で実施される。半導体層４９は確実にパターニングされることから、第１素材層５８には半導体層４９の輪郭に沿って段差５１が形成される。座面４８ａの周囲で第１素材層５８の側面は半導体層４９の端面４９ａに面一で連続する。

図６に示されるように、第１素材層５８上にレジスト膜６２が形成される。レジスト膜６２は下コンタクト層４８の形状を象る。レジスト膜６２は半導体層４９を完全に覆う。レジスト膜６２の形状パターンに従ってエッチング処理が実施される。レジスト膜６２の周囲で第１素材層５８は除去される。こうして下コンタクト層４８は決められたパターンにパターニングされる。ここでは、平面視でレジスト膜６２の輪郭は下部電極４７の輪郭よりも外側に位置する。したがって、第１素材層５８の除去にあたって下部電極４７の露出は回避される。

図７に示されるように、第２層間絶縁膜４５上には絶縁層５２が形成される。半導体層４９および下コンタクト層４８は絶縁層５２に埋もれる。半導体層４９上で絶縁層５２に開口５３が形成される。こうして半導体層４９の表面（頂上面）は露出する。

図８に示されるように、第２層間絶縁膜上で上コンタクト層５４が形成される。上コンタクト層５４は一律に形成される。開口５３内で上コンタクト層５４は半導体層４９の露出面を塞ぐ。続いて、図９に示されるように、上コンタクト層５４上に上部電極５５が形成される。上部電極５５は一律な導電膜からパターニングされればよい。このとき、導電膜や上コンタクト層５４はエッチング処理で除去される。上部電極５５および上コンタクト層５４のパターニングに先立って半導体層４９の露出面は絶縁層５２および上コンタクト層５４で覆われる。半導体層４９の端面４９ａは絶縁層５２で保護される。したがって、半導体層４９の端面４９ａは上コンタクト層５４の反応生成物や上部電極５５の反応生成物からも保護されることができる。

（４）検証
本発明者はフォトダイオード２２の実効性を検証した。検証にあたってフォトダイオード２２の暗電流密度が測定された。測定にあたってフォトダイオード２２には−６Ｖまで逆バイアス電圧が印加された。本発明者は同時に比較例を検証した。比較例では下コンタクト層４８が半導体層４９の輪郭にパターニングされた。ドライエッチング中に下コンタクト層のパターニングに応じて下部電極４７が露出した。その結果、下部電極４７の導電材が反応生成物を形成し半導体層４９の端面４９ａに付着した。図１０に示されるように、本実施形態に係るフォトダイオード２２ではいずれの電圧域でも暗電流密度が抑制された。

本発明者はフォトダイオード２２のサイズと暗電流密度との相関関係を検証した。ここでは、半導体層４９は平面視で円形に形成された。直径１００μｍ、２０μｍおよび１０μｍの３種類のサイズが用意された。個々のサイズごとに前述と同様に暗電流密度が測定された。その結果、図１１に示されるように、サイズの縮小に拘わらず暗電流密度は抑制されることが確認された。その一方で、比較例では、図１２に示されるように、サイズが２０μｍを下回ると、暗電流密度が増加する傾向が見受けられた。本実施形態では平面視で半導体層の長さは３μｍ以上１００μｍ以下であることができる。長さが３μｍを下回ると、半導体層４９の膜厚に対して長さが縮小しすぎ、抵抗値が高まりすぎてしまう。長さが１００μｍを超えると、十分な配置密度が実現されることができない。本実施形態では、特に、長さが５μｍ〜２０μｍで比較例に対して優位性が見出された。

（５）第２実施形態に係る光検出素子の構造
図１３は第２実施形態に係る光検出素子１２ａの構造を部分的に示す。光検出素子１２ａのフォトダイオード２２では上コンタクト層（上キャリア保有層）６３は半導体層４９の輪郭に重なる輪郭を有する。半導体層４９の上面は上コンタクト層６３で覆われる。絶縁層５２は上コンタクト層６３に被さる。開口５３内の空間は上コンタクト層６３の一部に接する。絶縁層５２上には上部電極５５が形成される。上部電極５５は開口５３内で上コンタクト層６３に重なる。こうした上コンタクト層６３の形成にあたって、半導体層４９のパターニングに先立って第２素材層５９上に上コンタクト層の材料の第３素材層が積層される。第２素材層５９から半導体層４９がパターニングされる際に同時に第３素材層はパターニングされる。共通のレジスト膜６１が利用される。その他の構成は前述の光電変換装置１１と同様である。

（５）電子機器としての生体認証装置
図１４に示されるように、光電変換装置１１は生体認証装置６５に組み込まれて利用されることができる。生体認証装置６５はマイクロレンズアレイ６６を備える。マイクロレンズアレイ６６は例えばマトリクス配列のマイクロレンズ６７で形成される。マイクロレンズアレイ６６には発光基板６８が向き合わせられる。発光基板６８は基板本体６９の表面に形成される発光層７１を備える。発光層７１は例えば有機ＥＬ（エレクトロルミネッセンス）材料から形成される。発光層７１は第１電極層７２および第２電極層７３に挟まれる。第１電極層７２および第２電極層７３から発光層７１に電圧が印加されると、発光層７１は面直方向に発光する。

発光基板６８は遮光基板７４に重ねられる。遮光基板７４は基板本体７５の裏面に形成される遮光層７６を備える。遮光層７６は例えばクロム膜といった金属膜や不透明な樹脂膜などの遮光材から形成される。遮光層７６にはマイクロレンズ６７の光路に対応して開口７７が形成される。遮光基板７４は光電変換装置１１に重ねられる。マイクロレンズ６７で集光された光は個々の光検出素子１２（１２ａ）で受光される。

発光基板６８および光電変換装置１１には制御部７８が接続される。制御部７８は発光層７１の発光を制御するとともに光検出素子１２の出力を信号処理する。発光の制御にあたって制御部７８は例えば発光基板６８の第１電極層７２および第２電極層７３に対して電圧の供給を制御する。発光層７１から指ＦＧに光は照射される。光は近赤外線であって例えば７５０〜３０００ｎｍ（好ましくは８００〜９００ｎｍ）の波長を有する。光は指ＦＧの内部に到達すると散乱し、一部は反射光として光検出素子１２に向かう。個々の光検出素子１２は近赤外線光の強度に応じて電気信号を出力する。アレイ状の光検出素子１２の出力に応じて光の画像が形成される。静脈中のヘモグロビンは近赤外線光を吸収することから、画像中で暗い静脈像は描かれることができる。制御部７８にはマイクロプロセッサーユニット（ＭＰＵ）といった演算処理回路が用いられればよい。

制御部７８には記憶部８１および出力部８２が接続される。記憶部８１には特定の識別子の下で静脈像が記憶される。静脈像は光電変換装置１１で取得されて登録される。静脈像は個人個人相違する。記憶部８１には例えばフラッシュメモリーやハードディスクドライブといった不揮発性メモリーが用いられることができる。生体認証にあたって制御部７８は登録された静脈像に撮像された静脈像を照らし合わせる。撮像の静脈像が登録の静脈像に一致すれば、本人認証は達成される。認証完了の出力信号が出力部８２から出力される。撮像の静脈像が登録の静脈像に一致しなければ、本人認証は否定される。認証不良の出力信号が出力部８２から出力される。こうした生体認証装置６５は、入退室管理装置や現金自動預け払い機（ＡＴＭ）、携帯電話やスマートフォンなどの利用者管理その他で利用されることができる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語とともに記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えられることができる。また、光電変換装置１１や光検出素子１２、１２ａ、スイッチング素子、光電変換素子、生体認証装置６５、電子機器等の構成および動作も本実施形態で説明したものに限定されず、種々の変形が可能である。

１１光電変換装置、４５基板（第２層間絶縁膜）、４７電極（下部電極）、４８キャリア保有層（下コンタクト層）、４９半導体層、５１段差、５２絶縁層、５３開口、５４上キャリア保有層（上コンタクト層）、５９素材層（第２素材層）、６５電子機器（生体認証装置）。

Claims

基板上に電極を形成する工程と、
前記電極上に、一方の多数キャリアを有するキャリア保有層を形成する工程と、
前記キャリア保有層上に半導体材料の素材層を形成する工程と、
前記電極上で前記キャリア保有層の被覆を維持しつつ前記素材層をパターニングして、半導体層を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、前記基板上で絶縁層および他方の多数キャリアを有する上キャリア保有層を形成し、前記絶縁層および前記上キャリア保有層で前記半導体層を埋める工程を備えることを特徴とする半導体装置の製造方法。
請求項２に記載の半導体装置の製造方法において、前記絶縁層および前記上キャリア保有層の形成にあたって、前記上キャリア保有層の形成に先立って前記基板上で前記絶縁層を形成し、前記絶縁層で前記半導体層を埋める工程と、前記半導体層上で前記絶縁層に開口を形成し、前記半導体層の表面を露出させる工程と、前記基板上で前記上キャリア保有層を形成し、前記上キャリア保有層で前記半導体層の露出面を塞ぐ工程とを備えることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、前記基板の厚み方向から見た平面視で、前記半導体層の長さは３μｍ以上１００μｍ以下であることを特徴とする半導体装置の製造方法。
請求項４に記載の半導体装置の製造方法において、前記基板の厚み方向から見た平面視で、前記半導体層の長さは５μｍ以上２０μｍ以下であることを特徴とする半導体装置の製造方法。
基板と、
前記基板上に形成される電極と、
前記電極上に形成されて、一方のキャリアを有するキャリア保有層と、
前記キャリア保有層上に形成される半導体層とを備え、
前記キャリア保有層には前記半導体層の輪郭に沿って段差が形成され、前記半導体層の端面は前記電極の反応生成物から隔離されることを特徴とする半導体装置。
請求項６に記載の半導体装置を有することを特徴とする光電変換装置。
請求項６に記載の半導体装置を有することを特徴とする電子機器。