JP2015079835A - Optical semiconductor device, lead frame for optical semiconductor device, and manufacturing method thereof - Google Patents
Optical semiconductor device, lead frame for optical semiconductor device, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2015079835A JP2015079835A JP2013215609A JP2013215609A JP2015079835A JP 2015079835 A JP2015079835 A JP 2015079835A JP 2013215609 A JP2013215609 A JP 2013215609A JP 2013215609 A JP2013215609 A JP 2013215609A JP 2015079835 A JP2015079835 A JP 2015079835A
- Authority
- JP
- Japan
- Prior art keywords
- terminal portion
- optical semiconductor
- semiconductor device
- thin film
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 307
- 230000003287 optical effect Effects 0.000 title claims abstract description 301
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000010409 thin film Substances 0.000 claims abstract description 184
- 239000002184 metal Substances 0.000 claims abstract description 180
- 229910052751 metal Inorganic materials 0.000 claims abstract description 180
- 238000000034 method Methods 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 33
- 229920005989 resin Polymers 0.000 claims description 31
- 239000011347 resin Substances 0.000 claims description 31
- 239000010949 copper Substances 0.000 claims description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 238000007789 sealing Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 25
- 229910052709 silver Inorganic materials 0.000 claims description 25
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 24
- 239000004332 silver Substances 0.000 claims description 24
- 239000012212 insulator Substances 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 9
- 230000007797 corrosion Effects 0.000 abstract description 19
- 238000005260 corrosion Methods 0.000 abstract description 19
- 230000004907 flux Effects 0.000 abstract description 12
- 230000008595 infiltration Effects 0.000 abstract 1
- 238000001764 infiltration Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 29
- 239000007789 gas Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 230000035515 penetration Effects 0.000 description 7
- 238000001746 injection moulding Methods 0.000 description 6
- 239000012466 permeate Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 4
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Led Device Packages (AREA)
Abstract
Description
本発明は、照明器具、ディスプレイ、携帯電話のバックライト、動画照明補助光源、その他の一般的民生用光源などに用いられる光半導体装置及びそれに適したリードフレーム並びにそれらの製造方法に関する。 The present invention relates to an optical semiconductor device used for a lighting fixture, a display, a backlight of a mobile phone, a moving image illumination auxiliary light source, other general consumer light sources, a lead frame suitable for the optical semiconductor device, and a manufacturing method thereof.
発光素子を用いた表面実装型発光装置は、小型で電力効率が良く鮮やかな色の発光をする。また、この発光素子は半導体素子であるため球切れなどの心配がない。さらに初期駆動特性が優れ、振動やオン・オフ点灯の繰り返しに強いという特徴を有する。このような優れた特性を有するため、発光ダイオード(LED)、レーザーダイオード(LD)などの発光素子を用いる光半導体装置は、各種の光源として利用されている。 A surface-mounted light-emitting device using a light-emitting element emits light of a bright color that is small and power efficient. In addition, since this light emitting element is a semiconductor element, there is no fear of a broken ball. Further, it has excellent initial driving characteristics and is strong against vibration and repeated on / off lighting. Because of such excellent characteristics, an optical semiconductor device using a light emitting element such as a light emitting diode (LED) or a laser diode (LD) is used as various light sources.
従来の光半導体装置及びこれに用いるリードフレームは、電極部を構成するメタルサブストレート上に射出成型にて熱硬化性樹脂を成形し、当該成形樹脂を発光素子からのリフレクタ部(光反射板)として用いる構造が主流となっている(特許文献1等参照)。 A conventional optical semiconductor device and a lead frame used in the conventional optical semiconductor device are obtained by molding a thermosetting resin by injection molding on a metal substrate constituting an electrode portion, and using the molding resin as a reflector portion (light reflector) The structure used as the mainstream has become the mainstream (see Patent Document 1).
しかしながら、上述のような構成においては、リフレクタ部とメタルサブストレート、すなわち電極部との間に結合界面が存在することから、当該結合界面から水分等がリフレクタ部に浸透し、当該リフレクタ部を腐食させてしまう場合がある。したがって、リフレクタ部から発光された全光束が低下してしまうという問題がある。 However, in the configuration as described above, since there is a bonding interface between the reflector part and the metal substrate, that is, the electrode part, moisture or the like permeates into the reflector part from the bonding interface and corrodes the reflector part. There is a case to let you. Therefore, there is a problem that the total luminous flux emitted from the reflector portion is reduced.
また、リフレクタ部を射出成型によって形成しているため、リフレクタ部の位置合わせや小型化が困難であるという問題もあった。 In addition, since the reflector portion is formed by injection molding, there is a problem that it is difficult to align and miniaturize the reflector portion.
本発明は、簡易な方法で、本来的に高い反射率を有するとともに、リフレクタ部及び電極部間の結合界面からの水分等の浸透を抑制し、リフレクタ部の腐食を抑制して、当該リフレクタ部の高い反射率に基づく高い全光束値を得ることが可能であり、さらに小型の光半導体装置及びこれに用いるリードフレームを提供することを目的とする。 The present invention is a simple method and inherently has a high reflectance, suppresses penetration of moisture and the like from the bonding interface between the reflector part and the electrode part, suppresses corrosion of the reflector part, and the reflector part An object of the present invention is to provide a small optical semiconductor device and a lead frame used in the optical semiconductor device.
上記目的を達成すべく、本発明は、
一面側に素子載置部を有する第1の端子部と、
前記第1の端子部から離間して位置する第2の端子部と、
前記第1の端子部の前記一面上に前記素子載置部を囲むように設けられ、絶縁体である壁部と該壁部の前記素子載置部側の面である反射面に設けられた金属薄膜層とを有するリフレクタ部と、
前記素子載置部上に配置され、前記金属薄膜層及び前記第2の端子部に電気的に接続された発光素子と、
前記発光素子及び前記金属薄膜層を覆うように設けられた封止樹脂と、を有し、
前記第2の端子部側の壁部が前記第1の端子部と前記第2の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第2の端子部とが接続され、
前記金属薄膜層は、前記素子載置部と前記反射面との界面を覆うように設けられていることを特徴とする、光半導体装置に関する。
In order to achieve the above object, the present invention provides:
A first terminal portion having an element mounting portion on one surface side;
A second terminal portion positioned away from the first terminal portion;
Provided on the one surface of the first terminal portion so as to surround the element mounting portion, and provided on a wall portion which is an insulator and a reflection surface which is a surface of the wall portion on the element mounting portion side. A reflector portion having a metal thin film layer;
A light emitting device disposed on the device mounting portion and electrically connected to the metal thin film layer and the second terminal portion;
Sealing resin provided so as to cover the light emitting element and the metal thin film layer,
By providing the wall portion on the second terminal portion side so as to straddle the gap between the first terminal portion and the second terminal portion, the first terminal portion and the second terminal portion are provided. Is connected to the terminal
The metal thin film layer is provided so as to cover an interface between the element mounting portion and the reflection surface.
また、本発明は、
一面側に素子載置部を有する第1の端子部と、
前記第1の端子部から離間して位置する第2の端子部と、
前記第1の端子部の前記一面上に前記素子載置部を囲むように設けられ、絶縁体である壁部と該壁部の前記素子載置部側の面である反射面に設けられた金属薄膜層とを有するリフレクタ部と、を有し、
前記第2の端子部側の壁部が前記第1の端子部と前記第2の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第2の端子部とが接続され、
前記金属薄膜層は、前記素子載置部と前記反射面との界面を覆うように設けられていることを特徴とする、光半導体装置用リードフレームに関する。
The present invention also provides:
A first terminal portion having an element mounting portion on one surface side;
A second terminal portion positioned away from the first terminal portion;
Provided on the one surface of the first terminal portion so as to surround the element mounting portion, and provided on a wall portion which is an insulator and a reflection surface which is a surface of the wall portion on the element mounting portion side. A reflector portion having a metal thin film layer,
By providing the wall portion on the second terminal portion side so as to straddle the gap between the first terminal portion and the second terminal portion, the first terminal portion and the second terminal portion are provided. Is connected to the terminal
The metal thin film layer relates to a lead frame for an optical semiconductor device, wherein the metal thin film layer is provided so as to cover an interface between the element mounting portion and the reflection surface.
本発明の光半導体装置及び光半導体装置用リードフレームによれば、リフレクタ部の、絶縁体である壁部の第1の電極部における素子載置部側の面である反射面に設けられた金属薄膜層が、第1の端子部の素子載置部と、リフレクタ部の反射面との界面を覆うように設けられている。すなわち、リフレクタ部及び電極部間の結合界面に金属薄膜層が形成されているため、当該金属薄膜層によって、リフレクタ部への結合界面からの水分等の浸透を抑制することができ、リフレクタ部の腐食を抑制して、当該リフレクタ部の高い反射率に基づく高い全光束値を得ることが可能となる。 According to the optical semiconductor device and the optical semiconductor device lead frame of the present invention, the metal provided on the reflection surface, which is the surface on the element mounting portion side of the first electrode portion of the wall portion, which is the insulator, of the reflector portion. The thin film layer is provided so as to cover the interface between the element mounting portion of the first terminal portion and the reflecting surface of the reflector portion. That is, since the metal thin film layer is formed at the coupling interface between the reflector unit and the electrode unit, the metal thin film layer can suppress the penetration of moisture and the like from the coupling interface to the reflector unit. It is possible to suppress corrosion and obtain a high total luminous flux value based on the high reflectance of the reflector portion.
また、リフレクタ部の反射面には、上記金属薄膜層が配設されているので、上述したようなリフレクタ部の腐食の抑制の作用効果とも相伴って、上記金属薄膜層に起因した高い反射率に基づく高い全光束値を得ることが可能となる。 In addition, since the metal thin film layer is disposed on the reflecting surface of the reflector portion, high reflectivity due to the metal thin film layer is associated with the effect of suppressing the corrosion of the reflector portion as described above. It is possible to obtain a high total luminous flux value based on.
また、リフレクタ部の反射面には金属薄膜層が形成されているので、発光素子からの熱を電極部の表面のみでなく、当該金属薄膜層からも放熱することができ、すなわち、リフレクタ部からも放熱させることができるようになる。したがって、発光素子の、上記発熱に伴う誤動作や光半導体装置の封止樹脂の溶解等を防止することができる。 Further, since the metal thin film layer is formed on the reflecting surface of the reflector portion, the heat from the light emitting element can be dissipated not only from the surface of the electrode portion but also from the metal thin film layer, that is, from the reflector portion. Can also dissipate heat. Accordingly, it is possible to prevent malfunction of the light emitting element due to the heat generation, dissolution of the sealing resin of the optical semiconductor device, and the like.
さらに、本発明の光半導体装置用リードフレーム及び光半導体装置によれば、第2の端子部側の壁部が第1の端子部と第2の端子部との間の隙間を跨ぐように設けられていることにより、第1の端子部と第2の端子部とが接続されるようにしているので、一体化されたパッケージ形態を取ることが可能という作用効果を得ることができる。 Furthermore, according to the lead frame for an optical semiconductor device and the optical semiconductor device of the present invention, the wall portion on the second terminal portion side is provided so as to straddle the gap between the first terminal portion and the second terminal portion. Since the first terminal portion and the second terminal portion are connected to each other, an effect of being able to take an integrated package form can be obtained.
本発明の一態様においては、第2の端子部から壁部の反射面ではない面に至るまで第2の金属薄膜層が設けられ、発光素子と第2の端子部とは、第2の金属薄膜層を介して電気的に接続されているようにすることができる。これによって、この場合、発光素子と第2の端子部とを接続するための端子部(ワイヤー等)の長さを短くすることができる。 In one embodiment of the present invention, a second metal thin film layer is provided from the second terminal portion to a surface that is not a reflecting surface of the wall portion, and the light emitting element and the second terminal portion are formed of the second metal. It can be electrically connected through a thin film layer. Thereby, in this case, the length of the terminal portion (wire or the like) for connecting the light emitting element and the second terminal portion can be shortened.
また、本発明の一態様においては、壁部は、第2の端子部側の高さが、第2の端子部側ではない側の高さよりも低くすることができる。これによって、例えば封止樹脂によって発光素子及び金属薄膜層を覆うとともに、第2の端子部を覆う場合において、封止樹脂の一部が上記第2の端子側の壁部に堆積しても、当該堆積部分の高さを低減することができる。したがって、光半導体装置の高さを低減することができ、当該光半導体装置の小型化を図ることができる。 In one embodiment of the present invention, the height of the wall portion on the second terminal portion side can be made lower than the height on the side that is not on the second terminal portion side. Thereby, for example, when the light emitting element and the metal thin film layer are covered with the sealing resin and the second terminal portion is covered, even if a part of the sealing resin is deposited on the wall portion on the second terminal side, The height of the deposition portion can be reduced. Therefore, the height of the optical semiconductor device can be reduced, and the optical semiconductor device can be downsized.
さらに、本発明の一態様においては、第1の端子部は一面側に銅面を有し、金属薄膜層は反射面側より順に積層された銅薄膜層と銀薄膜層とを有することができる。これによって、発光素子が発した光が銀薄膜層で反射されるようになるため発光効率が高くなる。また、第1の端子部と金属薄膜層とが同一の成分を含んで強固に結合するようになるので、たとえ素子載置部と反射面との界面に腐食性ガスや水分が浸透したとしても、反射面の表面(銅薄膜層)には達しにくくなる。したがって、リフレクタ部の腐食をより効果的に抑制することができる。 Furthermore, in one aspect of the present invention, the first terminal portion may have a copper surface on one surface side, and the metal thin film layer may have a copper thin film layer and a silver thin film layer that are sequentially stacked from the reflective surface side. . Thereby, the light emitted from the light emitting element is reflected by the silver thin film layer, so that the light emission efficiency is increased. In addition, since the first terminal portion and the metal thin film layer contain the same component and are firmly bonded, even if corrosive gas or moisture penetrates into the interface between the element mounting portion and the reflecting surface. It becomes difficult to reach the surface (copper thin film layer) of the reflecting surface. Therefore, corrosion of the reflector portion can be more effectively suppressed.
また、本発明の一態様においては、上記金属薄膜層は、反射面の全面に設けることができる。この場合、端子部側から界面を伝わって腐食性ガスや水分が浸透しても、壁部の上部に至るまで当該腐食性ガス等の出口が存在しないため、これら腐食性ガス等が金属薄膜層の、反射面と相対する側の面、すなわち発光素子からの光を反射する側の面に到達しにくくなる。したがって、リフレクタ部の腐食をより効果的に抑制することができる。 In one embodiment of the present invention, the metal thin film layer can be provided over the entire reflective surface. In this case, even if the corrosive gas or moisture permeates through the interface from the terminal side, there is no outlet for the corrosive gas up to the upper part of the wall. Therefore, it is difficult to reach the surface opposite to the reflecting surface, that is, the surface that reflects the light from the light emitting element. Therefore, corrosion of the reflector portion can be more effectively suppressed.
さらに、本発明の一態様においては、第1の端子部の第2の端子部側ではない側において、第1の端子部から離間して位置する第3の端子部を有し、第3の端子部側の壁部が第1の端子部と第3の端子部の間の隙間を跨ぐように設けられていることにより、第1の端子部と第3の端子部とが接続され、発光素子は、金属薄膜層に電気的に接続するのに代えて、第3の端子部に電気的に接続されているようにすることができる。これによって、発光素子と端子部との電気的接続を反射面の外側で行うことができるので、電気的に接続に必要な領域を反射面に設ける必要がない。このため、反射効率を向上させることができる。また、素子載置部をコンパクト化できるので、発光素子と反射面との距離を短くすることができ、上記反射効率をさらに向上させることができる。 Furthermore, in one embodiment of the present invention, the first terminal portion has a third terminal portion that is positioned away from the first terminal portion on the side that is not the second terminal portion side, By providing the wall on the terminal portion side so as to straddle the gap between the first terminal portion and the third terminal portion, the first terminal portion and the third terminal portion are connected, and light emission Instead of being electrically connected to the metal thin film layer, the element can be electrically connected to the third terminal portion. Accordingly, since the electrical connection between the light emitting element and the terminal portion can be performed outside the reflective surface, it is not necessary to provide a region necessary for electrical connection on the reflective surface. For this reason, reflection efficiency can be improved. Moreover, since the element mounting portion can be made compact, the distance between the light emitting element and the reflecting surface can be shortened, and the reflection efficiency can be further improved.
なお、上述の光半導体装置用リードフレーム及び光半導体装置は、任意の製造方法によって製造することができるが、好ましくは以下の製造方法によって得ることができる。 The above-described lead frame for an optical semiconductor device and the optical semiconductor device can be manufactured by any manufacturing method, but can be preferably obtained by the following manufacturing method.
すなわち、
光半導体装置の製造方法は、
金属層と該金属層の一面上に積層された絶縁層とを有する積層体を準備する第1の工程と、
前記絶縁層上にマスクを設けて前記絶縁層のエッチング処理を行うことにより、前記一面に素子載置部を囲むように設けられた壁部を形成する第2の工程と、
前記素子載置部及び前記壁部に対してめっき処理を行って、前記素子載置部と前記壁部の前記素子載置部側の面である反射面との界面を覆う金属薄膜層を形成することにより、前記壁部と前記金属薄膜層とを有するリフレクタ部を形成する第3の工程と、
前記金属層上にマスクを設けて前記金属層のエッチング処理を行うことにより、第1の端子部と、前記第1の端子部から離間して位置し、前記壁部によって前記第1の端子部と接続された第2の端子部とを形成する第4の工程と、
前記素子載置部に発光素子を実装する第5の工程と、
前記素子載置部に樹脂を充填して、前記発光素子と前記金属薄膜層を封止する第6の工程と、
を有することを特徴とする。
That is,
The manufacturing method of the optical semiconductor device is as follows:
A first step of preparing a laminate having a metal layer and an insulating layer laminated on one surface of the metal layer;
A second step of forming a wall provided so as to surround the element mounting portion on the one surface by providing a mask on the insulating layer and etching the insulating layer;
A plating process is performed on the element mounting portion and the wall portion to form a metal thin film layer that covers an interface between the element mounting portion and a reflection surface that is a surface of the wall portion on the element mounting portion side. A third step of forming a reflector portion having the wall portion and the metal thin film layer;
By providing a mask on the metal layer and performing an etching process on the metal layer, the first terminal portion and the first terminal portion are located apart from the first terminal portion by the wall portion. A fourth step of forming a second terminal portion connected to
A fifth step of mounting a light emitting element on the element mounting portion;
A sixth step of filling the element mounting portion with a resin and sealing the light emitting element and the metal thin film layer;
It is characterized by having.
また、光半導体装置用リードフレームの製造方法は、
金属層と該金属層の一面上に積層された絶縁層とを有する積層体を準備する第1の工程と、
前記絶縁層上にマスクを設けて前記絶縁層のエッチング処理を行うことにより、前記一面に素子載置部を囲むように設けられた壁部を形成する第2の工程と、
前記素子載置部及び前記壁部に対してめっき処理を行って、前記素子載置部と前記壁部の前記素子載置部側の面である反射面との界面を覆う金属薄膜層を形成することにより、前記壁部と前記金属薄膜層とを有するリフレクタ部を形成する第3の工程と、
前記金属層上にマスクを設けて前記金属層のエッチング処理を行うことにより、第1の端子部と、前記第1の端子部から離間して位置し、前記壁部によって前記第1の端子部と接続された第2の端子部とを形成する第4の工程と、
を有することを特徴とする。
Moreover, the manufacturing method of the lead frame for optical semiconductor devices is as follows:
A first step of preparing a laminate having a metal layer and an insulating layer laminated on one surface of the metal layer;
A second step of forming a wall provided so as to surround the element mounting portion on the one surface by providing a mask on the insulating layer and etching the insulating layer;
A plating process is performed on the element mounting portion and the wall portion to form a metal thin film layer that covers an interface between the element mounting portion and a reflection surface that is a surface of the wall portion on the element mounting portion side. A third step of forming a reflector portion having the wall portion and the metal thin film layer;
By providing a mask on the metal layer and performing an etching process on the metal layer, the first terminal portion and the first terminal portion are located apart from the first terminal portion by the wall portion. A fourth step of forming a second terminal portion connected to
It is characterized by having.
以上、本発明によれば、簡易な方法で、本来的に高い反射率を有するとともに、リフレクタ部及び電極部間の結合界面からの水分等の浸透を抑制し、リフレクタ部の腐食を抑制して、当該リフレクタ部の高い反射率に基づく高い全光束値を得ることが可能であり、さらに小型の光半導体装置及びこれに用いるリードフレームを提供することができる。 As described above, according to the present invention, by a simple method, it inherently has high reflectivity, suppresses penetration of moisture and the like from the coupling interface between the reflector part and the electrode part, and suppresses corrosion of the reflector part. In addition, it is possible to obtain a high total luminous flux value based on the high reflectance of the reflector section, and it is possible to provide a more compact optical semiconductor device and a lead frame used therefor.
(第1の実施形態)
図1は、本実施形態における光半導体装置用リードフレームの概略構成を示す断面図であり、図2は、上記光半導体装置用リードフレームの概略構成を示す上平面図であり、図3は、上記光半導体装置用リードフレームの概略構成を示す下平面図である。
(First embodiment)
FIG. 1 is a cross-sectional view showing a schematic configuration of an optical semiconductor device lead frame in the present embodiment, FIG. 2 is an upper plan view showing a schematic configuration of the optical semiconductor device lead frame, and FIG. It is a bottom plan view showing a schematic configuration of the lead frame for an optical semiconductor device.
図1〜図3に示すように、本実施形態の光半導体装置用リードフレーム10は、一面側に素子載置部11Aを有する第1の端子部11と、第1の端子部11から離間して位置する第2の端子部12とを有している。また、第1の端子部11の素子載置部11Aを囲むように設けられ、絶縁体からなり、第2の端子部12から離間して配設された第1の壁部131及び第2の端子部12側の第2の壁部132と、第1の壁部131及び第2の壁部132において、素子載置部11A側の面である反射面131A,132Aに設けられた金属薄膜層133とを有するリフレクタ部13を有している。
As shown in FIGS. 1 to 3, the optical semiconductor
また、第2の端子部12側の第2の壁部132が第1の端子部11と第2の端子部12との間の隙間を跨ぐように設けられており、第2の壁部132によって、第1の端子部11と第2の端子部12とが接続されている。さらに、金属薄膜層133は、素子載置部11Aと反射面131A,132Aとの界面ISを覆うように設けられている。
The
さらに、図1及び2に示すように、本実施形態において、第2の端子部12上には、第2の壁部132が位置するとともに、これと対向するようにして、絶縁体からなる第3の壁部16が位置し、第2の壁部132及び第3の壁部16で形成される空間には、第2の端子部12の上面の一部12Aが露出している。また、第2の壁部132及び第3の壁部16の対向する側の面には、第2の金属薄膜層17が配設されている。第2の金属薄膜層17は、反射面132Aまで至ることなく、第2の壁部132の上面まで延在している。
Further, as shown in FIGS. 1 and 2, in the present embodiment, the
なお、第2の端子部12側がこのような構成を採るのは、後に搭載する発光素子と第2の端子部とを接続するための端子部(ワイヤー等)の長さを短くするためである。
In addition, the 2nd
本実施形態では、金属薄膜層133が第1の端子部11における素子載置部11Aと、リフレクタ部13における反射面131A,132Aとの界面ISを覆うように設けられている。したがって、金属薄膜層133によって、リフレクタ部13への界面ISからの水分等の浸透を抑制することができ、リフレクタ部13の腐食を抑制して、リフレクタ部13の高い反射率に基づく高い全光束値を得ることが可能となる。
In the present embodiment, the metal
また、リフレクタ部13の反射面131A,132Aには、金属薄膜層133が配設されているので、上述したようなリフレクタ部13の腐食の抑制の作用効果とも相伴って、金属薄膜層133に起因した高い反射率に基づく高い全光束値を得ることが可能となる。
In addition, since the metal
また、リフレクタ部13の反射面131A及び132Aには金属薄膜層133が形成されているので、後に形成する発光素子からの熱を第1の電極部11の表面のみでなく、金属薄膜層133からも放熱することができ、すなわち、リフレクタ部13からも放熱させることができるようになる。したがって、発光素子の、上記発熱に伴う誤動作や光半導体装置の封止樹脂の溶解等を防止することができる。
Further, since the metal
さらに、本実施形態の光半導体装置用リードフレーム10においては、第1の壁部132が第1の端子部11と第2の端子部12との間の隙間を跨ぐように設けられていることにより、第1の端子部11と第2の端子部12とが接続されるようにしているので、一体化されたパッケージ形態を取ることが可能という作用効果を得ることができる。
Furthermore, in the optical semiconductor
また、図1及び図2等に示すように、金属薄膜層133は、反射面131A,132Aの全面に設けている。したがって、たとえ第1の端子部11側から界面ISを伝わって腐食性ガスや水分が浸透しても、第1の壁部131及び第2の壁部132の上部に至るまで当該腐食性ガス等の出口が存在しないため、これら腐食性ガス等が金属薄膜層133の、反射面131A、132Aと相対する側の面、後に搭載する発光素子からの光を反射する側の面(表面)に到達しにくくなる。したがって、リフレクタ部13の腐食をより効果的に抑制することができる。
Further, as shown in FIGS. 1 and 2, etc., the metal
第1の壁部131、第2の壁部132、さらには第3の壁部16を構成する絶縁体は、以下に説明する製造方法を考慮した場合においてエッチング可能であることが好ましく、例えば、ポリイミド樹脂、エポキシ樹脂及び、アクリレート樹脂等から構成することができるが、耐熱性を考慮してポリイミド樹脂、エポキシ樹脂がより好ましい。なお、本実施形態におけるエッチングとは、ウエットエッチング及びドライエッチングのいずれをも含むものである。例えば、絶縁部材をポリイミド樹脂から構成した場合、ウエットエッチングの場合はヒドラジン系アルカリ液等のエッチング液を用いることができ、ドライエッチングの場合は、酸素等を用いたRIE等の手法を用いて行うことができる。
The insulators constituting the
金属薄膜層133、第2の金属薄膜層17、第1の端子部11及び第2の端子部12は、以下に説明する製造方法を考慮した場合において、エッチング可能であることが好ましく、例えばCu、Ag、Au及びAl等から構成することができる。この場合のエッチングも、ウエットエッチング及びドライエッチングのいずれをも含むものである。例えば、第1の金属部材及び第2の金属部材をCuから構成した場合、ウエットエッチングの場合は塩化第二鉄溶液等のエッチング液を用いることができる。また、第1の金属部材及び第2の金属部材をAlから構成した場合、ドライエッチングの場合は、塩素系ガス等を用いたRIE等の手法を用いて行うことができる。
The metal
上記絶縁体をエッチング可能なものとし、上記金属薄膜層133等をエッチング可能なものとすることにより、以下に説明する光半導体装置用リードフレームの製造方法において、リフレクタ部13をエッチングによって形成することができるので、位置合わせや形状制御が困難な従来の射出成型法と比較して、極めて簡易にリフレクタ部13を形成することができる。
In the method of manufacturing a lead frame for an optical semiconductor device described below, the
また、上記エッチング法によってリフレクタ部13を形成することができるので、リフレクタ部13を構成する第1の壁部131及び第2の壁部132の厚みを調節することによって、リフレクタ部13の厚みを自由に調節することができ、従来の射出成型法では困難であったリフレクタ部13の厚みの低減が可能となる。したがって、光半導体装置用リードフレーム10の薄型化も可能となる。
Moreover, since the
(第2の実施形態)
図4は、本実施形態における光半導体装置リードフレームの概略構成を示す断面図であり、図5は、上記光半導体装置の概略構成を示す上平面図であり、図6は、上記光半導体装置の概略構成を示す下平面図である。
(Second Embodiment)
4 is a cross-sectional view showing a schematic configuration of the optical semiconductor device lead frame in the present embodiment, FIG. 5 is an upper plan view showing the schematic configuration of the optical semiconductor device, and FIG. 6 is the optical semiconductor device. It is a lower top view which shows schematic structure of these.
本実施形態の光半導体装置用リードフレーム20は、図4〜図6に示すように、図1〜図3に係る第1の実施形態の半導体装置用リードフレーム10において、金属薄膜層133を第1の壁部131及び第2の壁部132それぞれの反射面131A及び132Aより順に積層された銅薄膜層133−1と銀薄膜層133−2とから構成するようにし、第1の端子部11において、素子載置部11Aが形成されている面側が銀面となっている点で相違し、その他の構成要素については同様である。したがって、以下では、上記相違点を中心に本実施形態の特徴について説明する。
As shown in FIGS. 4 to 6, the
なお、図1〜図3に示す構成要素と類似あるいは同一の構成要素に関しては、同一の符号を用いている。 In addition, the same code | symbol is used about the component similar or the same as the component shown in FIGS. 1-3.
本実施形態の光半導体装置用リードフレーム20においては、上記構成に基づき、後に搭載する発光素子が発した光が銀薄膜層で反射されるようになるため発光効率が高くなる。また、第1の端子部11と銅薄膜層133−1とが同一の成分を含んで強固に結合するようになるので、たとえ素子載置部13Aと反射面131A,132Aとの界面ISに腐食性ガスや水分が浸透したとしても、反射面131A,132Aの表面(銅薄膜層)には達しにくくなる。したがって、リフレクタ部の腐食をより効果的に抑制することができる。
In the optical semiconductor
なお、本実施形態では、図4〜図6に示すように、第2の端子部12の上部に配設された第2の金属薄膜層17も、金属薄膜層133と同様に、第2の壁部132及び第3の壁部16の壁面上に順次に形成された第2の銅薄膜層17−1及び第2の銀薄膜層17−2を有するように構成されている。第2の端子部12側がこのような構成を採るのは、後に搭載する発光素子と第2の端子部とを接続するための端子部(ワイヤー等)の長さを短くするためである。
In the present embodiment, as shown in FIGS. 4 to 6, the second metal
その他の特徴及び構成については、第1の実施形態における光半導体装置用リードフレーム10と同様であるので、本実施形態では記載を省略する。
Since other features and configurations are the same as those of the
また、本実施形態の光半導体装置用リードフレーム20も、金属薄膜層133が、銅薄膜層133−1及び銀薄膜層133−2とから構成されていることを除き、第1の実施形態の光半導体装置用リードフレーム10と同様の構成を有するので、当該光半導体装置用リードフレーム10と同様の作用効果を奏する。すなわち、金属薄膜層133の銅薄膜層133−1が、第1の端子部11における素子載置部11Aと、リフレクタ部13における反射面131A,132Aとの界面ISを覆うように設けられているので、金属薄膜層133によって、リフレクタ部13への界面ISからの水分等の浸透を抑制することができ、リフレクタ部13の腐食を抑制することができる。そして、特に、第1の端子部11の素子載置部11Aが形成されている面側が銀面となっているので、リフレクタ部13の反射率を銅面等の場合に比較してより向上させることができ、より高い全光束値を得ることが可能となる。
Also, the optical semiconductor
(第3の実施形態)
図7は、本実施形態における光半導体装置の概略構成を示す断面図であり、図8は、上記光半導体装置の概略構成を示す上平面図であり、図9は、上記光半導体装置の概略構成を示す下平面図である。
(Third embodiment)
FIG. 7 is a cross-sectional view illustrating a schematic configuration of the optical semiconductor device according to the present embodiment, FIG. 8 is an upper plan view illustrating a schematic configuration of the optical semiconductor device, and FIG. 9 is a schematic diagram of the optical semiconductor device. It is a bottom plan view which shows a structure.
図7〜図9に示すように、本実施形態の光半導体装置30は、図1〜図3に示す第1の実施形態の光半導体装置用リードフレーム10において、第1の端子部11の素子搭載面11A上に発光素子36が搭載され、発光素子36の第1の素子端子部36Aが、素子搭載面11Aにワイヤ37で電気的に接続(ワイヤボンディング)され、第2の素子端子部36Bが、第2の端子部12の第2の金属薄膜層17に第2の壁部132の上部においてワイヤ38で電気的に接続(ワイヤボンディング)され、さらに発光素子36及びリフレクタ部13が封止樹脂39によって封止されていることを特徴とする。
As shown in FIGS. 7 to 9, the
発光素子36は、基板上にGaAlN、ZnS、ZnSe、SiC、GaP、GaAlAs、AlN、InN、AlInGaP、InGaN、GaN、AlInGaN等の半導体を発光層として形成させたIII-V族半導体材料系のLEDなどから構成することができる。
The
封止樹脂39は、発光素子36及びリフレクタ部13を外部環境からの外力や埃、水分などから保護できるものであれば特に限定されるものではなく、例えばエポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂、アクリレート樹脂、ウレタン樹脂等から構成することができる、耐熱性を考慮してポリイミド樹脂、エポキシ樹脂がより好ましい。
The sealing
本実施形態の光半導体装置30は、図1〜図3に示す光半導体装置用リードフレーム10の第1の端子部11の素子載置部11Aに発光素子36が搭載され、ワイヤ37,38で電気的に接続され、さらに発光素子36が封止樹脂39で封止されていることを除いて、上記光半導体装置用リードフレーム10と同様の構成を有する。したがって、本実施形態の光半導体装置30は、上記光半導体装置用リードフレーム10と同様の作用効果を奏する。
In the
具体的には、本実施形態の光半導体装置30では、金属薄膜層133が第1の端子部11における素子載置部11Aと、リフレクタ部13における反射面131A,132Aとの界面ISを覆うように設けられている。したがって、金属薄膜層133によって、リフレクタ部13への界面ISからの水分等の浸透を抑制することができ、リフレクタ部13の腐食を抑制して、リフレクタ部13の高い反射率に基づく高い全光束値を得ることが可能となる。
Specifically, in the
また、リフレクタ部13の反射面131A,132Aには、金属薄膜層133が配設されているので、上述したようなリフレクタ部13の腐食の抑制の作用効果とも相伴って、金属薄膜層133に起因した高い反射率に基づく高い全光束値を得ることが可能となる。
In addition, since the metal
また、リフレクタ部13の反射面131A及び132Aには金属薄膜層133が形成されているので、発光素子36からの熱を第1の電極部11の表面のみでなく、金属薄膜層133からも放熱させることができ、すなわち、リフレクタ部13からも放熱させることができるようになる。したがって、発光素子36の、上記発熱に伴う誤動作や光半導体装置の封止樹脂の溶解等を防止することができる。
Further, since the metal
さらに、本実施形態の光半導体装置30においては、第1の壁部132が第1の端子部11と第2の端子部12との間の隙間を跨ぐように設けられていることにより、第1の端子部11と第2の端子部12とが接続されるようにしているので、一体化されたパッケージ形態を取ることが可能という作用効果を得ることができる。
Furthermore, in the
また、図7及び図8等に示すように、金属薄膜層133は、反射面131A,132Aの全面に設けているので、第1の端子部11側から界面ISを伝わって腐食性ガスや水分が浸透しても、第1の壁部131、第2の壁部132の上部に至るまで当該腐食性ガス等の出口が存在しないため、これら腐食性ガス等が金属薄膜層133の、反射面131A,132Aと相対する側の面、すなわち発光素子36からの光を反射する側の面(表面)に到達しにくくなる。したがって、リフレクタ部13の腐食をより効果的に抑制することができる。
Further, as shown in FIGS. 7 and 8, etc., since the metal
上記第1の壁部131等を構成する絶縁体をエッチング可能なものとし、上記金属薄膜層133等をエッチング可能なものとすることにより、以下に説明する光半導体装置の製造方法において、リフレクタ部13をエッチングによって形成することができるので、位置合わせや形状制御が困難な従来の射出成型法と比較して、極めて簡易にリフレクタ部13を形成することができる。
In the method of manufacturing an optical semiconductor device described below, a reflector portion is formed by making the insulator constituting the
また、上記エッチング法によってリフレクタ部13を形成することができるので、リフレクタ部13を構成する第1の壁部131及び第2の壁部132の厚みを調節することによって、リフレクタ部13の厚みを自由に調節することができ、従来の射出成型法では困難であったリフレクタ部13の厚みの低減が可能となる。したがって、光半導体装置30の薄型化も可能となる。
Moreover, since the
また、第2の端子部36Bが、第2の端子部12の第2の金属薄膜層17に第2の壁部132の上部においてワイヤ38で電気的に接続(ワイヤボンディング)されているので、ワイヤ38の長さを短くすることができる。
In addition, since the second
(第4の実施形態)
図10は、本実施形態における光半導体装置の概略構成を示す断面図であり、図11は、上記光半導体装置の概略構成を示す上平面図であり、図12は、上記光半導体装置の概略構成を示す下平面図である。
(Fourth embodiment)
FIG. 10 is a cross-sectional view illustrating a schematic configuration of the optical semiconductor device according to the present embodiment, FIG. 11 is an upper plan view illustrating the schematic configuration of the optical semiconductor device, and FIG. 12 is a schematic diagram of the optical semiconductor device. It is a bottom plan view which shows a structure.
図10〜図12に示すように、本実施形態の光半導体装置40は、図4〜図6に示す第2の実施形態の光半導体装置用リードフレーム20において、第1の端子部11の素子搭載面11A上に発光素子36が搭載され、発光素子36の第1の素子端子部36Aが、素子搭載面11Aにワイヤ37で電気的に接続(ワイヤボンディング)され、第2の素子端子部36Bが、第2の端子部12の銀薄膜層17−2に第2の壁部132の上部においてワイヤ38で電気的に接続(ワイヤボンディング)され、さらに発光素子36及びリフレクタ部13が封止樹脂39によって封止されていることを特徴とする。
As shown in FIGS. 10 to 12, the
本実施形態の光半導体装置40は、図4〜図6に示す光半導体装置用リードフレーム20の第1の端子部11の素子載置部11Aに発光素子36が搭載され、ワイヤ37,38で電気的に接続され、さらに発光素子36が封止樹脂39で封止されていることを除いて、上記光半導体装置用リードフレーム20と同様の構成を有する。したがって、本実施形態の光半導体装置40は、上記光半導体装置用リードフレーム20と同様の作用効果を奏する。
In the
具体的に、金属薄膜層133を第1の壁部131及び第2の壁部132それぞれの反射面131A及び132Aより順に積層された銅薄膜層133−1と銀薄膜層133−2とから構成するようにし、第1の端子部11において、素子載置部11Aが形成されている面側が銀面となっているので、発光素子36が発した光が銀薄膜層133−1で反射されるようになるため銅面等の場合に比較して発光効率が高くなる。また、第1の端子部11と銅箔膜層133−1とが同一の成分を含んで強固に結合するようになるので、たとえ素子載置部13Aと反射面131A,132Aとの界面ISに腐食性ガスや水分が浸透したとしても、反射面131A,132Aの表面(銅薄膜層)には達しにくくなる。したがって、リフレクタ部13の腐食をより効果的に抑制することができる。
Specifically, the metal
その他の特徴及び構成については、第2の実施形態における光半導体装置用リードフレーム20と同様であるので、本実施形態では記載を省略する。
Since other features and configurations are the same as those of the
また、本実施形態の光半導体装置40も、金属薄膜層133を第1の壁部131及び第2の壁部132それぞれの反射面131A及び132Aより順に積層された銅薄膜層133−1と銀薄膜層133−2とから構成するようにし、第1の端子部11において、素子載置部11Aが形成されている面側が銀面となっていることを除き、第3の実施形態の光半導体装置30と同様の構成を有するので、第3の実施形態で述べた光半導体装置30と同様の特徴を有し、同様の作用効果を奏する。
In addition, the
(第5の実施形態)
図13〜図20は、本実施形態における光半導体装置用リードフレームの製造方法及び光半導体装置の製造装置の製造方法の工程を示す断面図である。
(Fifth embodiment)
13 to 20 are cross-sectional views illustrating the steps of the method for manufacturing the optical semiconductor device lead frame and the method for manufacturing the optical semiconductor device manufacturing apparatus according to the present embodiment.
なお、図13〜図18は、第1の実施形態における光半導体装置用リードフレームの製造方法に関する工程図であり、図13〜図19は、第3の実施形態における光半導体装置の製造に関する工程図である。また、図13〜図18及び図20は、第2の実施形態における光半導体装置用リードフレームの製造方法に関する工程図であり、図13〜図20は、第4の実施形態における光半導体装置の製造に関する工程図である。 13 to 18 are process diagrams relating to the method for manufacturing the lead frame for an optical semiconductor device in the first embodiment, and FIGS. 13 to 19 are steps related to the manufacture of the optical semiconductor device in the third embodiment. FIG. FIGS. 13 to 18 and 20 are process diagrams relating to the method of manufacturing the lead frame for an optical semiconductor device according to the second embodiment, and FIGS. 13 to 20 illustrate the optical semiconductor device according to the fourth embodiment. It is process drawing regarding manufacture.
最初に、図13に示すように、金属層11Xと金属層の11Xの一面上に絶縁層13Xを積層して積層体10Xを準備する。なお、金属層11Xは、例えばCu、Ag、Au及びAl等のエッチング可能な金属から構成することができる。また、絶縁層13Xは、例えば、ポリイミド樹脂、エポキシ樹脂及び、アクリレート樹脂等のエッチング可能な絶縁体から構成することができる。
First, as shown in FIG. 13, a
また、第1の金属層11Xの厚さは、後に形成する第1の端子部11及び第2の端子部12とほぼ同一に設定し、絶縁層13Xの厚さは、後に形成するリフレクタ部13の第1の壁部131及び第2の壁部132の厚さとほぼ同一に設定する。
The thickness of the
次いで、図14に示すように、積層体10の表面、具体的には絶縁層13Xの表面にマスク51を形成して、積層体10、具体的には絶縁層13Xに対してエッチング処理を施し、図15に示すように、金属層11Xの一面に形成された素子載置部11Aを囲むように配設された、第1の壁部131、第2の壁部132、及び第3の壁部16を形成する。
Next, as shown in FIG. 14, a
本実施形態におけるエッチングとは、ウエットエッチング及びドライエッチングのいずれをも含むものであるが、絶縁層13Xをポリイミド樹脂から構成した場合、ウエットエッチングの場合はヒドラジン系アルカリ液等のエッチング液を用いることができ、ドライエッチングの場合は、酸素等を用いたRIE等の手法を用いて行うことができる。
Etching in this embodiment includes both wet etching and dry etching. However, when the insulating
次いで、図16に示すように、金属層11Xの素子載置部11A及び第1の壁部131、第2の壁部132に対してめっき処理を行い、素子載置部11Aと第1の壁部131の反射面131A及び第2の壁部132の反射面132Aとの界面ISを覆う金属薄膜層133を形成することにより、第1の壁部131、第2の壁部132及び金属薄膜層133とを有するリフレクタ部13を形成する。なお、このとき、第3の壁部16に対しても上記めっき処理が行われるので、第3の壁部16上にも第2の金属薄膜層17が金属薄膜層133と連続するようにして形成される。
Next, as shown in FIG. 16, the
次いで、図17に示すように、金属層11X上にマスク52を設け、金属層11Xのエッチング処理を行うことにより、図18に示すように、第1の端子部11と、第1の端子部11から離間して位置し、第2の壁部132によって第1の端子部11と接続された第2の端子部12とを形成する。なお、このとき、金属薄膜層133及び第2の金属薄膜層17上にもマスク53を形成して上記エッチング処理を行うことにより、金属薄膜層133及び第2の金属薄膜層17を分断する。
Next, as shown in FIG. 17, a
本実施形態におけるエッチングとは、ウエットエッチング及びドライエッチングのいずれをも含むものであるが、例えば金属層11XをCuから構成した場合、ウエットエッチングの場合は塩化第二鉄溶液等のエッチング液を用いることができる。また、第1の金属部材及び第2の金属部材をAlから構成した場合、ドライエッチングの場合は、塩素系ガス等を用いたRIE等の手法を用いて行うことができる。以上の操作を経ることにより、第1の実施形態に関する光半導体装置用リードフレーム10を得ることができる。
Etching in the present embodiment includes both wet etching and dry etching. For example, when the
次いで、図19に示すように、図18で得た光半導体装置用リードフレーム10において、第1の端子部11の素子載置面11A上に発光素子36を搭載するとともに、発光素子36の第1の素子端子部36A及び第2の素子端子部36Bを、それぞれワイヤ37及び38を介して素子搭載面11A及び第2の壁部132の上部における第2の金属薄膜層17に電気的に接続(ワイヤボンディング)し、素子載置部11Aに封止樹脂39を充填して、発光素子36及び金属薄膜層133等を封止することにより、図7等に示すような光半導体装置30を得る。
Next, as shown in FIG. 19, in the optical semiconductor
封止樹脂39は、上述のように、例えばエポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂、アクリレート樹脂、ウレタン樹脂等から構成することができる。
As described above, the sealing
また、第2の実施形態における光半導体装置用リードフレーム20を得るには、図16〜図18に示す工程において、金属薄膜層133等の代わりに銅薄膜層133−1をめっき処理によって形成し、図18に示す工程の後に、図20に示すように、銀薄膜層133−2を銅薄膜層133−1等上にめっき処理によって形成して、金属薄膜層133等を銅薄膜層133−1及び銀薄膜層133−2等から構成する。
Further, in order to obtain the optical semiconductor
さらに、第4の実施形態における光半導体装置40を得るには、図20で得た光半導体装置用リードフレーム20において、第1の端子部11の素子載置面11A上に発光素子36を搭載するとともに、発光素子36の第1の素子端子部36A及び第2の素子端子部36Bを、それぞれワイヤ37及び38を介して素子搭載面11A及び第2の壁部132の上部における第2の金属薄膜層17に電気的に接続(ワイヤボンディング)し、素子載置部11Aに封止樹脂39を充填する。
Furthermore, in order to obtain the
(第6の実施形態)
第1の実施形態から第5の実施形態においては、光半導体装置及び光半導体装置用リードフレームが個片単体で得られる場合について説明したが、本実施形態では、光半導体装置用リードフレームがマルチチップ化された構成を有する場合について説明する。
(Sixth embodiment)
In the first to fifth embodiments, the case where the optical semiconductor device and the lead frame for an optical semiconductor device are obtained as a single piece has been described. However, in this embodiment, the lead frame for an optical semiconductor device is a multi-piece. A case of having a chip configuration will be described.
図21は、本実施形態における光半導体装置用リードフレームの概略構成を示す上平面図であり、図22は、上記光半導体装置用リードフレームの概略構成を示す下平面図であり、図23は、上記光半導体装置用リードフレームの概略構成を示すI−I線に沿った断面図である。 FIG. 21 is an upper plan view showing a schematic configuration of the lead frame for an optical semiconductor device in the present embodiment, FIG. 22 is a lower plan view showing a schematic configuration of the lead frame for an optical semiconductor device, and FIG. FIG. 3 is a cross-sectional view taken along line II showing the schematic configuration of the lead frame for an optical semiconductor device.
なお、図1〜図12に示す構成要素と類似あるいは同一の構成要素に関しては同一の符号を用いている。 In addition, the same code | symbol is used about the same or the same component as the component shown in FIGS.
図21〜図23に示すように、本実施形態のマルチチップ化された光半導体装置用リードフレーム110においては、複数の光半導体装置用リードフレーム10が図中y方向に沿って並列に配列されている。また、これら複数の光半導体装置用リードフレーム10は、第1の端子部11、第2の端子部12、第2の端子部12側の第2の壁部132及び金属薄膜層133を共用しており、当該金属薄膜層133が図中y方向に沿って配設され、当該y方向と垂直なx方向に延在した、絶縁体からなる壁部134によって分断されることにより、各光半導体装置用リードフレーム10に属するリフレクタ部13及び素子載置部11Aが画定されている。
As shown in FIGS. 21 to 23, in the multi-chip optical semiconductor
本実施形態のマルチチップ化された光半導体装置用リードフレーム110においても、当該リードフレーム110は、第1の端子部11、第2の端子部12、第2の端子部12側の第2の壁部132及び金属薄膜層133を共用した複数の光半導体装置用リードフレーム10を含むので、当該リードフレーム10の特徴及び作用効果を奏するようになる。
Also in the
なお、光半導体装置用リードフレーム10の特徴及び作用効果については第1の実施形態で述べた通りであるので、ここでは記載を省略する。
Since the features and operational effects of the optical semiconductor
また、図21〜図23に示すマルチチップ化された光半導体装置用リードフレーム110は、図13〜図20に示す個片単体の場合の製造方法において、マスク51のパターンを壁部134のパターンと合致させることにより、上記同様の製造方法を経て得ることができる。
In addition, the
さらに、金属薄膜層133が銅薄膜層133−1及び銀薄膜層133−2を有する場合は、例えば、図23における金属薄膜層133が銅薄膜層133−1及び銀薄膜層133−2の2層となることを除き、上記同様の構成を有する。
Further, when the metal
(第7の実施形態)
第1の実施形態から第5の実施形態においては、光半導体装置及び光半導体装置用リードフレームが個片単体で得られる場合について説明したが、本実施形態では、光半導体装置がマルチチップ化された構成を有する場合について説明する。
(Seventh embodiment)
In the first to fifth embodiments, the case where the optical semiconductor device and the lead frame for the optical semiconductor device are obtained as a single piece has been described. However, in this embodiment, the optical semiconductor device is made into a multichip. A case of having the above configuration will be described.
図24は、本実施形態における光半導体装置の概略構成を示す上平面図であり、図25は、上記光半導体装置用リードフレームの概略構成を示す下平面図であり、図26は、上記光半導体装置用リードフレームの概略構成を示すII−II線に沿った断面図である。 24 is an upper plan view showing a schematic configuration of the optical semiconductor device in the present embodiment, FIG. 25 is a lower plan view showing a schematic configuration of the lead frame for an optical semiconductor device, and FIG. It is sectional drawing which followed the II-II line | wire which shows schematic structure of the lead frame for semiconductor devices.
なお、図1〜図12に示す構成要素と類似あるいは同一の構成要素に関しては同一の符号を用いている。 In addition, the same code | symbol is used about the same or the same component as the component shown in FIGS.
図24〜図26に示すように、本実施形態のマルチチップ化された光半導体装置130においては、図21〜図23に示す第6の実施形態のマルチチップ化された光半導体装置用リードフレーム110の、各光半導体装置用リードフレーム10において、第1の端子部11の素子搭載面11A上に発光素子36が搭載され、発光素子36の第1の素子端子部36Aが、素子搭載面11Aにワイヤ37で電気的に接続(ワイヤボンディング)され、第2の素子端子部36Bが、第2の端子部12の第2の金属薄膜層17に第2の壁部132の上部においてワイヤ38で電気的に接続(ワイヤボンディング)され、さらに発光素子36及びリフレクタ部13が封止樹脂39によって封止されていることを特徴とする。
As shown in FIGS. 24 to 26, in the multi-chip
本実施形態のマルチチップ化された光半導体装置130においても、当該光半導体装置130は、第6の実施形態に関するマルチチップ化された光半導体装置用リードフレーム110、すなわち第1の端子部11、第2の端子部12、第2の端子部12側の第2の壁部132及び金属薄膜層133を共用した複数の光半導体装置用リードフレーム10を含むので、当該リードフレーム10の特徴及び作用効果を奏するようになる。
Also in the multi-chip
なお、光半導体装置用リードフレーム10の特徴及び作用効果については第1の実施形態で述べた通りであり、マルチチップ化された光半導体装置用リードフレーム110のその他の特徴及び作用効果については第6の実施形態で述べた通りであるので、ここでは記載を省略する。
The features, functions, and effects of the optical semiconductor
(第8の実施形態)
図27は、本実施形態における光半導体装置用リードフレームの概略構成を示す断面図であり、図28は、上記光半導体装置用リードフレームの概略構成を示す上平面図であり、図29は、上記光半導体装置用リードフレームの概略構成を示す下平面図である。また、図30は、本実施形態における光半導体装置の概略構成を示す断面図であり、図31は、上記光半導体装置の概略構成を示す上平面図であり、図32は、上記光半導体装置の概略構成を示す下平面図である。
(Eighth embodiment)
FIG. 27 is a cross-sectional view showing a schematic configuration of the optical semiconductor device lead frame in the present embodiment, FIG. 28 is an upper plan view showing a schematic configuration of the optical semiconductor device lead frame, and FIG. It is a bottom plan view showing a schematic configuration of the lead frame for an optical semiconductor device. FIG. 30 is a cross-sectional view showing a schematic configuration of the optical semiconductor device in the present embodiment, FIG. 31 is an upper plan view showing the schematic configuration of the optical semiconductor device, and FIG. 32 is the optical semiconductor device. It is a lower top view which shows schematic structure of these.
本実施形態の光半導体装置用リードフレーム50は、図27〜図29に示すように、図1〜図3に係る第1の実施形態の半導体装置用リードフレーム10において、第2の端子部12側の第2の壁部132の高さが、第2の端子部12側でない第1の壁部131の高さよりも低くなっている。
As shown in FIGS. 27 to 29, the
したがって、光半導体装置用リードフレーム10の、第1の端子部11の素子搭載面11A上に発光素子36が搭載され、発光素子36の第1の素子端子部36Aが、素子搭載面11Aにワイヤ37で電気的に接続(ワイヤボンディング)され、第2の素子端子部36Bが、第2の端子部12の第2の金属薄膜層17に第2の壁部132の上部においてワイヤ38で電気的に接続(ワイヤボンディング)され、さらに発光素子36及びリフレクタ部13が封止樹脂39によって封止されてなる、図30〜図32に示す光半導体装置60において、封止樹脂39が第2の壁部132上に堆積された場合においても、当該堆積部分の高さを低減することができる。したがって、光半導体装置60の高さを低減することができ、当該光半導体装置60の小型化を図ることができる。
Therefore, the
なお、光半導体装置用リードフレーム50及び光半導体装置用60のその他特徴及び作用効果については第1の実施形態及び第3の実施形態で述べた通りであるので、ここでは記載を省略する。
The other features and operational effects of the optical semiconductor
また、金属薄膜層133が銅薄膜層133−1及び銀薄膜層133−2を有する場合は、例えば、図27における金属薄膜層133が銅薄膜層133−1及び銀薄膜層133−2の2層となることを除き、上記同様の構成を有する。
When the metal
(第9の実施形態)
図33〜図37は、本実施形態における光半導体装置用リードフレームの製造方法及び光半導体装置の製造装置の製造方法の工程を示す断面図である。
(Ninth embodiment)
33 to 37 are cross-sectional views showing the steps of the manufacturing method of the optical semiconductor device lead frame and the manufacturing method of the optical semiconductor device in the present embodiment.
なお、図33〜図36は、第8の実施形態における光半導体装置用リードフレームの製造方法に関する工程図であり、図33〜図37は、第8の実施形態における光半導体装置の製造に関する工程図である。 33 to 36 are process diagrams relating to the method of manufacturing the lead frame for an optical semiconductor device according to the eighth embodiment, and FIGS. 33 to 37 are processes related to the manufacture of the optical semiconductor device according to the eighth embodiment. FIG.
最初に、第5の実施形態で説明したように、金属層11Xと金属層の11Xの一面上に絶縁層13Xを積層して積層体10Xを準備し、積層体10Xの表面、具体的には絶縁層13Xの表面にマスク51を形成して、積層体10X、具体的には絶縁層13Xに対してエッチング処理を施し、金属層11Xの一面に形成された素子載置部11Aを囲むように配設された、第1の壁部131、第2の壁部132、及び第3の壁部16を形成する(図13〜図15参照)。
First, as described in the fifth embodiment, the insulating
次いで、図33に示すように、第2の壁部132の上面に対してエッチング処理を行い、第2の壁部132の高さが、第1の壁部131及び第3の壁部16の高さよりも低くなるようにする。
Next, as shown in FIG. 33, an etching process is performed on the upper surface of the
次いで、図34に示すように、金属層11Xの素子載置部11A及び第1の壁部131、第2の壁部132に対してめっき処理を行い、素子載置部11Aと第1の壁部131の反射面131A及び第2の壁部132の反射面132Aとの界面ISを覆う金属薄膜層133を形成することにより、第1の壁部131、第2の壁部132及び金属薄膜層133とを有するリフレクタ部13を形成する。なお、このとき、第3の壁部16に対しても上記めっき処理が行われるので、第3の壁部16上にも第2の金属薄膜層17が金属薄膜層133と連続するようにして形成される。
Next, as shown in FIG. 34, the
次いで、図35に示すように、金属層11X上にマスク52を設け、金属層11Xのエッチング処理を行うことにより、図36に示すように、第1の端子部11と、第1の端子部11から離間して位置し、第2の壁部132によって第1の端子部11と接続された第2の端子部12とを形成する。なお、このとき、金属薄膜層133及び第2の金属薄膜層17上にもマスク53を形成して上記エッチング処理を行うことにより、金属薄膜層133及び第2の金属薄膜層17を分断する。
Next, as shown in FIG. 35, a
以上の操作を経ることにより、第8の実施形態に関する光半導体装置用リードフレーム50を得ることができる。
Through the above operation, the optical semiconductor
次いで、図37に示すように、図36で得た光半導体装置用リードフレーム50において、第1の端子部11の素子載置面11A上に発光素子36を搭載するとともに、発光素子36の第1の素子端子部36A及び第2の素子端子部36Bを、それぞれワイヤ37及び38を介して素子搭載面11A及び第2の壁部132の上部における第2の金属薄膜層17に電気的に接続(ワイヤボンディング)し、素子載置部11Aに封止樹脂39を充填して、発光素子36及び金属薄膜層133等を封止することにより、図30に示すような光半導体装置60を得る。
Next, as shown in FIG. 37, in the optical semiconductor
なお、本実施形態のその他の特徴及び作用効果については第5の実施形態における製造方法と同様であるので、ここでは記載を省略する。 Since other features and operational effects of this embodiment are the same as those of the manufacturing method according to the fifth embodiment, description thereof is omitted here.
(第10の実施形態)
図38は、本実施形態における光半導体装置用リードフレームの概略構成を示す上平面図であり、図39は、上記光半導体装置用リードフレームの概略構成を示す下平面図であり、図40は、上記光半導体装置用リードフレームの概略構成を示すIII−III線に沿った断面図である。
(Tenth embodiment)
FIG. 38 is an upper plan view showing a schematic configuration of the lead frame for an optical semiconductor device in the present embodiment, FIG. 39 is a lower plan view showing a schematic configuration of the lead frame for an optical semiconductor device, and FIG. FIG. 3 is a cross-sectional view taken along line III-III showing a schematic configuration of the lead frame for an optical semiconductor device.
なお、図1〜図12に示す構成要素と類似あるいは同一の構成要素に関しては同一の符号を用いている。 In addition, the same code | symbol is used about the same or the same component as the component shown in FIGS.
図38〜図40に示すように、本実施形態のマルチチップ化された光半導体装置用リードフレーム210においては、第8の実施形態における複数の光半導体装置用リードフレーム50が図中y方向に沿って並列に配列されている。また、これら複数の光半導体装置用リードフレーム50は、第1の端子部11、第2の端子部12、第2の端子部12側の第2の壁部132及び金属薄膜層133を共用しており、当該金属薄膜層133が図中y方向に沿って配設され、当該y方向と垂直なx方向に延在した、絶縁体からなる壁部134によって分断されることにより、各光半導体装置用リードフレーム50に属するリフレクタ部13及び素子載置部11Aが画定されている。
As shown in FIGS. 38 to 40, in the multi-chip optical semiconductor
本実施形態のマルチチップ化された光半導体装置用リードフレーム210においても、当該リードフレーム110は、第1の端子部11、第2の端子部12、第2の端子部12側の第2の壁部132及び金属薄膜層133を共用した複数の光半導体装置用リードフレーム50を含むので、当該リードフレーム50の特徴及び作用効果を奏するようになる。
Also in the multi-chip optical semiconductor
なお、光半導体装置用リードフレーム50の特徴及び作用効果については第8の実施形態で述べた通りであるので、ここでは記載を省略する。
Note that the features and operational effects of the optical semiconductor
また、図38〜図40に示すマルチチップ化された光半導体装置用リードフレーム210は、図33〜図37に示す個片単体の場合の製造方法において、マスク51のパターンを壁部134のパターンと合致させることにより、上記同様の製造方法を経て得ることができる。
38 to 40 is a
(第11の実施形態)
図41は、本実施形態における光半導体装置の概略構成を示す上平面図であり、図42は、上記光半導体装置用リードフレームの概略構成を示す下平面図であり、図43は、上記光半導体装置用リードフレームの概略構成を示すIV−IV線に沿った断面図である。
(Eleventh embodiment)
41 is an upper plan view showing a schematic configuration of the optical semiconductor device in the present embodiment, FIG. 42 is a lower plan view showing a schematic configuration of the lead frame for an optical semiconductor device, and FIG. It is sectional drawing along the IV-IV line which shows schematic structure of the lead frame for semiconductor devices.
なお、図1〜図12に示す構成要素と類似あるいは同一の構成要素に関しては同一の符号を用いている。 In addition, the same code | symbol is used about the same or the same component as the component shown in FIGS.
図41〜図43に示すように、本実施形態のマルチチップ化された光半導体装置230においては、図38〜図40に示す第10の実施形態のマルチチップ化された光半導体装置用リードフレーム210の、各光半導体装置用リードフレーム50において、第1の端子部11の素子搭載面11A上に発光素子36が搭載され、発光素子36の第1の端子部36Aが、素子搭載面11Aにワイヤ37で電気的に接続(ワイヤボンディング)され、第2の端子部36Bが、第2の端子部12の第2の金属薄膜層17に第2の壁部132の上部においてワイヤ38で電気的に接続(ワイヤボンディング)され、さらに発光素子36及びリフレクタ部13が封止樹脂39によって封止されていることを特徴とする。
As shown in FIGS. 41 to 43, in the multi-chip
本実施形態のマルチチップ化された光半導体装置230においても、当該光半導体装置用230は、第10の実施形態に関するマルチチップ化された光半導体装置用リードフレーム210、すなわち第1の端子部11、第2の端子部12、第2の端子部12側の第2の壁部132及び金属薄膜層133を共用した複数の光半導体装置用リードフレーム50を含むので、当該リードフレーム50の特徴及び作用効果を奏するようになる。
Also in the multi-chip
なお、光半導体装置用リードフレーム50の特徴及び作用効果については第8の実施形態で述べた通りであり、マルチチップ化された光半導体装置用リードフレーム210のその他の特徴及び作用効果については第10の実施形態で述べた通りであるので、ここでは記載を省略する。
The features, functions, and effects of the optical semiconductor
(第12の実施形態)
図44は、本実施形態における光半導体装置の概略構成を示す断面図であり、図45は、上記光半導体装置の概略構成を示す上平面図であり、図46は、上記光半導体装置の概略構成を示す下平面図である。
(Twelfth embodiment)
44 is a cross-sectional view illustrating a schematic configuration of the optical semiconductor device according to the present embodiment, FIG. 45 is a top plan view illustrating a schematic configuration of the optical semiconductor device, and FIG. 46 is a schematic diagram of the optical semiconductor device. It is a bottom plan view which shows a structure.
なお、図1〜図12に示す構成要素と類似あるいは同一の構成要素に関しては同一の符号を用いている。 In addition, the same code | symbol is used about the same or the same component as the component shown in FIGS.
本実施形態の光半導体装置70は、第3の実施形態に係る図7〜図9に示す光半導体装置30において、第1の端子部11の第2の端子部12側ではない側、すなわち第1の壁部131側において、第1の端子部11から離間して位置する第3の端子部73を有し、第3の端子部73側の壁部、すなわち第1の壁部131が第1の端子部11と第3の端子部73の間の隙間を跨ぐように設けられていることにより、第1の端子部11と第3の端子部73とが接続されており、発光素子36が、金属薄膜層133に電気的に接続するのに代えて、第3の端子部73(第1の壁部131上に配設された第3の金属薄膜層77)に電気的に接続されている点で相違する。
The
したがって、本実施形態の光半導体装置70は、第3の実施形態に係る図7〜図9に示す光半導体装置30と比較して、発光素子36と端子部との電気的接続を反射面131A,132Aの外側で行うことができるので、電気的に接続に必要な領域を反射面131A,132Aに設ける必要がない。このため、反射効率を向上させることができる。また、素子載置部11Aをコンパクト化できるので、発光素子と反射面との距離を短くすることができ、上記反射効率をさらに向上させることができる。
Therefore, the
なお、図44及び45に示すように、本実施形態において、第3の端子部73上には、第1の壁部131が位置するとともに、これと対向するようにして、絶縁体からなる第4の壁部76が位置し、第1の壁部131及び第4の壁部76で形成される空間には、第3の端子部73の上面の一部73Aが露出している。また、第1の壁部131及び第4の壁部76の対向する側の面には、第3の金属薄膜層77が配設されている。第3の金属薄膜層77は、第1の壁部131側の反射面131Aまで至ることなく、第1の壁部131の上面まで延在している。
As shown in FIGS. 44 and 45, in the present embodiment, the
なお、第3の端子部73側がこのような構成を採るのは、発光素子36と第3の端子部73とを接続するためのワイヤ37の長さを短くするためである。
The reason for adopting such a configuration on the third
本実施形態の光半導体装置70用のリードフレームは、本実施形態に示す光半導体装置70から、発光素子36、ワイヤ37、38、封止樹脂39を除去した構成である。したがって、反射面131A,132Aの一部を電気的接続に使うことなく反射面として機能させることができるので、発光素子が搭載された場合に発光素子からの光の反射効率を向上させることができる。また、素子搭載部11Aがコンパクトとなり、発光素子が搭載された場合に反射面との距離を短くすることができる。このため、発光素子からの光の反射効率をさらに向上させることができる。さらにまた、第1の壁部131が第1の端子部11と第3の端子部73との間の隙間を跨ぐように設けられ、第2の壁部132が第1の端子部11と第2の端子部12との間の隙間を跨ぐように設けられていることにより、第1の端子部11、第2の端子部12及び第3の端子部73が接続されるようにしているので、一体化されたパッケージ形態を取ることが可能である。
The lead frame for the
本実施形態の光半導体装置70は、第3の実施形態に関する光半導体装置30の構成要素を総て包含するので、光半導体装置30の特徴及び作用効果をも奏することができるが、ここでは記載を省略する。
Since the
(第13の実施形態)
図47は、本実施形態における光半導体装置の概略構成を示す断面図であり、図48は、上記光半導体装置の概略構成を示す上平面図であり、図49は、上記光半導体装置の概略構成を示す下平面図である。
(13th Embodiment)
47 is a cross-sectional view showing a schematic configuration of the optical semiconductor device in the present embodiment, FIG. 48 is an upper plan view showing a schematic configuration of the optical semiconductor device, and FIG. 49 is a schematic diagram of the optical semiconductor device. It is a bottom plan view which shows a structure.
なお、図1〜図12に示す構成要素と類似あるいは同一の構成要素に関しては同一の符号を用いている。 In addition, the same code | symbol is used about the same or the same component as the component shown in FIGS.
本実施形態の光半導体装置80は、第8の実施形態に係る図30〜図32に示す光半導体装置60において、第1の端子部11の第2の端子部12側ではない側、すなわち第1の壁部131側において、第1の端子部11から離間して位置する第3の端子部73を有し、第3の端子部73側の壁部、すなわち第1の壁部131が第1の端子部11と第3の端子部73の間の隙間を跨ぐように設けられていることにより、第1の端子部11と第3の端子部73とが接続されており、発光素子36が、金属薄膜層133に電気的に接続するのに代えて、第3の端子部73(第1の壁部131上に配設された第3の金属薄膜層77)に電気的に接続されている点で相違する。
The
したがって、本実施形態の光半導体装置80は、第8の実施形態に係る図30〜図32に示す光半導体装置60と比較して、発光素子36と端子部との電気的接続を反射面131A,132Aの外側で行うことができるので、電気的に接続に必要な領域を反射面131A,132Aに設ける必要がない。このため、反射効率を向上させることができる。また、素子載置部11Aをコンパクト化できるので、発光素子と反射面との距離を短くすることができ、上記反射効率をさらに向上させることができる。
Therefore, the
なお、図47及び48に示すように、本実施形態において、第3の端子部73上には、第1の壁部131が位置するとともに、これと対向するようにして、絶縁体からなる第4の壁部76が位置し、第1の壁部131及び第4の壁部76で形成される空間には、第3の端子部73の上面の一部73Aが露出している。また、第1の壁部131及び第4の壁部76の対向する側の面には、第3の金属薄膜層77が配設されている。第3の金属薄膜層77は、第1の壁部131側の反射面131Aまで至ることなく、第1の壁部131の上面まで延在している。
In this embodiment, as shown in FIGS. 47 and 48, the
なお、第3の端子部73側がこのような構成を採るのは、発光素子36と第3の端子部73とを接続するためのワイヤ37の長さを短くするためである。
The reason for adopting such a configuration on the third
また、本実施形態の光半導体装置80用のリードフレームは、本実施形態に示す光半導体装置80から、発光素子36、ワイヤ37、38、封止樹脂39を除去した構成である。したがって、反射面131A,132Aの一部を電気的接続に使うことなく反射面として機能させることができるので、発光素子が搭載された場合に発光素子からの光の反射効率が向上させることができる。また、素子搭載部11Aがコンパクトとなり、発光素子が搭載された場合に反射面との距離を短くすることができる。このため、発光素子からの光の反射効率をさらに向上させることができる。さらにまた、第1の壁部131が第1の端子部11と第3の端子部73との間の隙間を跨ぐように設けられ、第2の壁部132が第1の端子部11と第2の端子部12との間の隙間を跨ぐように設けられていることにより、第1の端子部11、第2の端子部12及び第3の端子部73が接続されるようにしているので、一体化されたパッケージ形態を取ることが可能である。
The lead frame for the
本実施形態の光半導体装置80用のリードフレームは、第8の実施形態に関する光半導体装置60の構成要素を総て包含するので、光半導体装置60の特徴及び作用効果をも奏することができるが、ここでは記載を省略する。
Since the lead frame for the
(第14の実施形態)
上述した実施形態においては、光半導体装置及び光半導体装置用リードフレームが個片単体で得られる場合について説明したが、本実施形態では、光半導体装置用リードフレームが多面製造型の構成を有する場合について説明する。
(Fourteenth embodiment)
In the above-described embodiment, the case where the optical semiconductor device and the lead frame for the optical semiconductor device are obtained as a single piece has been described. However, in this embodiment, the lead frame for the optical semiconductor device has a multi-face manufacturing type configuration. Will be described.
図50は、本実施形態の多面製造型の光半導体装置用リードフレームの概略構成を示す断面図である。なお、図1〜図12に示す構成要素と類似あるいは同一の構成要素については同一の符号を用いている。 FIG. 50 is a cross-sectional view showing a schematic configuration of the multi-plane manufacturing type lead frame for an optical semiconductor device of the present embodiment. In addition, the same code | symbol is used about the component similar to or the same as the component shown in FIGS.
図50に示すように、本実施形態の光半導体装置用リードフレーム90は、一面側に素子載置部11Aを有する第1の端子部11と、第1の端子部11から離間して位置する第2の端子部12とを有し、第1の端子部11の素子載置部11Aを囲むように設けられ、絶縁体からなり、第2の端子部12から離間して配設された第1の壁部131及び第2の端子部12側の第2の壁部132と、第1の壁部131及び第2の壁部132において、素子載置部11A側の面である反射面131A,132Aに設けられた金属薄膜層133とを有するリフレクタ部13を有し、さらに、第2の端子部12側の第2の壁部132が第1の端子部11と第2の端子部12との間の隙間を跨ぐように設けられており、第2の壁部132によって、第1の端子部11と第2の端子部12とが接続され、金属薄膜層133が、素子載置部11Aと反射面131A,132Aとの界面ISを覆うように設けられた第1の光半導体装置用リードフレーム90−1と、当該第1の光半導体装置用リードフレーム90−1と同一構成の第2の光半導体装置用リードフレーム90−2とを有している。
As shown in FIG. 50, the optical semiconductor
また、第1の光半導体装置用リードフレーム90−1及び第2の光半導体装置用リードフレーム90−2は互いに隣接し、第1の壁部131をこれら2つの光半導体装置用リードフレーム90−1及び90−2によって共有し、いわゆる多面製造型の光半導体装置用リードフレームを構成している。
The first optical semiconductor device lead frame 90-1 and the second optical semiconductor device lead frame 90-2 are adjacent to each other, and the
なお、光半導体装置用リードフレーム90の下部には、第1の光半導体装置用リードフレーム90−1における第1の端子部11と、第2の光半導体装置用リードフレーム90−2における第2の端子部12とを分離画定するとともに、個片化を容易にするための溝Dが形成されている。
Note that the first
本実施形態の多面製造型の光半導体装置用リードフレーム90においても、第1の光半導体装置用リードフレーム90−1及び第2の光半導体装置用リードフレーム90−2では、金属薄膜層133が第1の端子部11における素子載置部11Aと、リフレクタ部13における反射面131A,132Aとの界面ISを覆うように設けられている。したがって、金属薄膜層133によって、リフレクタ部13への界面ISからの水分等の浸透を抑制することができ、リフレクタ部13の腐食を抑制して、リフレクタ部13の高い反射率に基づく高い全光束値を得ることが可能となる。
Also in the
また、リフレクタ部13の反射面131A,132Aには、金属薄膜層133が配設されているので、上述したようなリフレクタ部13の腐食の抑制の作用効果とも相伴って、金属薄膜層133に起因した高い反射率に基づく高い全光束値を得ることが可能となる。
In addition, since the metal
また、リフレクタ部13の反射面131A及び132Aには金属薄膜層133が形成されているので、後に形成する発光素子からの熱を第1の電極部11の表面のみでなく、金属薄膜層133からも放熱させることができ、すなわち、リフレクタ部13からも放熱させることができるようになる。したがって、発光素子の、上記発熱に伴う誤動作や光半導体装置の封止樹脂の溶解等を防止することができる。
Further, since the metal
さらに、本実施形態の光半導体装置用リードフレーム90においては、第1の壁部132が第1の端子部11と第2の端子部12との間の隙間を跨ぐように設けられていることにより、第1の端子部11と第2の端子部12とが接続されるようにしているので、一体化されたパッケージ形態を取ることが可能という作用効果を得ることができる。
Furthermore, in the optical semiconductor
また、図1及び図2等に示すように、金属薄膜層133は、反射面131A,132Aの全面に設けている。したがって、たとえ第1の端子部11側から界面ISを伝わって腐食性ガスや水分が浸透しても、第1の壁部131及び第2の壁部132の上部に至るまで当該腐食性ガス等の出口が存在しないため、これら腐食性ガス等が金属薄膜層133の、反射面131A、132Aと相対する側の面、後に搭載する発光素子からの光を反射する側の面(表面)に到達しにくくなる。したがって、リフレクタ部13の腐食をより効果的に抑制することができる。
Further, as shown in FIGS. 1 and 2, etc., the metal
なお図51は、図50に示す多面製造型の光半導体装置用リードフレーム90を共有する第1の壁部131でダイシングして個片化した場合における、第1の光半導体装置用リードフレーム50−1(50−2)の概略構成を示す断面図である。図51から明らかなように、図50に示す多面製造型の光半導体装置用リードフレーム90を個片化した場合においては、上記溝Dに起因して、第1の端子部11の外方及び第2の端子部12の外方には、凹部11D及び12Dが形成される。
51 shows the first optical semiconductor
(第15の実施形態)
本実施形態は、図7〜図9に関する第3の実施形態の変形例に相当するものである。
図52は、本実施形態における光半導体装置の概略構成を示す断面図であり、図53は、上記光半導体装置の概略構成を示す上平面図であり、図54は、上記光半導体装置の概略構成を示す下平面図である。なお、図1〜図12に示す構成要素と類似あるいは同一の構成要素については同一の符号を用いている。
(Fifteenth embodiment)
The present embodiment corresponds to a modification of the third embodiment related to FIGS.
52 is a cross-sectional view showing a schematic configuration of the optical semiconductor device in the present embodiment, FIG. 53 is an upper plan view showing the schematic configuration of the optical semiconductor device, and FIG. 54 is a schematic diagram of the optical semiconductor device. It is a bottom plan view which shows a structure. In addition, the same code | symbol is used about the component similar to or the same as the component shown in FIGS.
図52〜図54に示すように、本実施形態の光半導体装置100は、図7〜図9に示す第3の実施形態の光半導体装置30における第2の金属薄膜層17が、第2の壁部132の上部において素子搭載部11A側に延在する延在部17Aを有し、当該延在部17Aにおいて、発光素子36の第2の素子端子部36Bがワイヤ38によって電気的に接続(ワイヤボンディング)されていることを特徴とする。
As shown in FIGS. 52 to 54, the
本実施形態では、上記のような構成とすることにより、第2の壁部132の上部のうちの素子搭載部11A寄りの領域においてワイヤ38を接続することができるので、当該ワイヤ38の長さを短くすることができる。
In the present embodiment, with the configuration as described above, the
本実施形態の光半導体装置100のその他の特徴及び作用効果については、第3の実施形態の場合と同様であるので、ここでは記載を省略する。
The other features and operational effects of the
また、本実施形態の光半導体装置100用のリードフレームは、本実施形態に示す光半導体装置100から、発光素子36、ワイヤ37、38、封止樹脂39を除去した構成である。当該リードフレームは、発光素子が搭載されて第2の素子端子部36Bがワイヤ38によって電気的に接続される場合に、ワイヤ38の長さを短くすることができるという効果を奏する。
Further, the lead frame for the
本実施形態の光半導体装置100用のリードフレームのその他の特徴及び作用効果については、第1の実施形態の場合と同様であるので、ここでは記載を省略する。
Other features and effects of the lead frame for the
なお、本実施形態で述べた構成は、他の実施形態で述べた構成と組み合わせることもできる。例えば、図44〜図46に示す第12の実施形態の光半導体装置70においては、素子搭載領域11Aの両側に位置する第1の壁部131と第2の壁部132の双方の上部において、それぞれ第3の金属薄膜層77と第2の金属薄膜層17が延在部を有する構成とすることができる。
Note that the structure described in this embodiment can be combined with any of the structures described in other embodiments. For example, in the
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。 The present invention has been described in detail based on the above specific examples. However, the present invention is not limited to the above specific examples, and various modifications and changes can be made without departing from the scope of the present invention.
例えば、第14の実施形態においては、多面製造型の光半導体装置用リードフレームについて説明しているが、当該リードフレームにおいて、素子載置部11A上に発光素子36を搭載し、封止樹脂39で樹脂封止することにより、多面製造型の光半導体装置を得ることができる。
For example, in the fourteenth embodiment, a multi-plane manufacturing type optical semiconductor device lead frame is described. In the lead frame, a
また、上記実施形態で特に言及していない場合においても、金属薄膜層133は、銅薄膜層133−1及び銀薄膜層133−2の2層から構成することができる。
Even when not specifically mentioned in the above embodiment, the metal
10,20,50 光半導体装置用リードフレーム
11 第1の端子部
11A 素子載置部
12 第2の端子部
13 リフレクタ部
131 第1の壁部
131A 反射面
132 第2の壁部
132A 反射面
133 金属薄膜層
133−1 銅薄膜層
133−2 銀薄膜層
16 第3の壁部
17 第2の金属薄膜層
30,40,60,70,80,100 光半導体装置
36 発光素子
37,38 ワイヤ
39 封止樹脂
110,210 マルチチップ化された光半導体装置用リードフレーム
130,230 マルチチップ化された光半導体装置
90 多面製造型の光半導体装置用リードフレーム
10, 20, 50 Lead frame for
Claims (15)
前記第1の端子部から離間して位置する第2の端子部と、
前記第1の端子部の前記一面上に前記素子載置部を囲むように設けられ、絶縁体である壁部と該壁部の前記素子載置部側の面である反射面に設けられた金属薄膜層とを有するリフレクタ部と、
前記素子載置部上に配置され、前記金属薄膜層及び前記第2の端子部に電気的に接続された発光素子と、
前記発光素子及び前記金属薄膜層を覆うように設けられた封止樹脂と、を有し、
前記第2の端子部側の壁部が前記第1の端子部と前記第2の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第2の端子部とが接続され、
前記金属薄膜層は、前記素子載置部と前記反射面との界面を覆うように設けられている
ことを特徴とする、光半導体装置。 A first terminal portion having an element mounting portion on one surface side;
A second terminal portion positioned away from the first terminal portion;
Provided on the one surface of the first terminal portion so as to surround the element mounting portion, and provided on a wall portion which is an insulator and a reflection surface which is a surface of the wall portion on the element mounting portion side. A reflector portion having a metal thin film layer;
A light emitting device disposed on the device mounting portion and electrically connected to the metal thin film layer and the second terminal portion;
Sealing resin provided so as to cover the light emitting element and the metal thin film layer,
By providing the wall portion on the second terminal portion side so as to straddle the gap between the first terminal portion and the second terminal portion, the first terminal portion and the second terminal portion are provided. Is connected to the terminal
The optical semiconductor device, wherein the metal thin film layer is provided so as to cover an interface between the element mounting portion and the reflection surface.
前記発光素子と前記第2の端子部とは、前記第2の金属薄膜層を介して電気的に接続されている
ことを特徴とする、請求項1に記載の光半導体装置。 A second metal thin film layer is provided from the second terminal portion to the surface of the wall portion that is not the reflective surface,
2. The optical semiconductor device according to claim 1, wherein the light emitting element and the second terminal portion are electrically connected via the second metal thin film layer.
前記金属薄膜層は前記反射面側より順に積層された銅薄膜層と銀薄膜層を有することを特徴とする、請求項1〜4のいずれか一に記載の光半導体装置。 The first terminal portion has a copper surface on the one surface side,
5. The optical semiconductor device according to claim 1, wherein the metal thin film layer includes a copper thin film layer and a silver thin film layer that are sequentially stacked from the reflective surface side.
前記第3の端子部側の壁部が前記第1の端子部と前記第3の端子部の間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第3の端子部とが接続され、
前記発光素子は、前記金属薄膜層に電気的に接続するのに代えて、前記第3の端子部に電気的に接続されている
ことを特徴とする、請求項1〜6のいずれか一に記載の光半導体装置。 On the side of the first terminal portion that is not the second terminal portion side, a third terminal portion that is positioned away from the first terminal portion,
By providing the wall portion on the third terminal portion side so as to straddle the gap between the first terminal portion and the third terminal portion, the first terminal portion and the third terminal portion are provided. The terminal part is connected,
The said light emitting element is electrically connected to the said 3rd terminal part instead of electrically connecting to the said metal thin film layer, It is any one of Claims 1-6 characterized by the above-mentioned. The optical semiconductor device described.
前記第1の端子部から離間して位置する第2の端子部と、
前記第1の端子部の前記一面上に前記素子載置部を囲むように設けられ、絶縁体である壁部と該壁部の前記素子載置部側の面である反射面に設けられた金属薄膜層とを有するリフレクタ部と、を有し、
前記第2の端子部側の壁部が前記第1の端子部と前記第2の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第2の端子部とが接続され、
前記金属薄膜層は、前記素子載置部と前記反射面との界面を覆うように設けられている
ことを特徴とする、光半導体装置用リードフレーム。 A first terminal portion having an element mounting portion on one surface side;
A second terminal portion positioned away from the first terminal portion;
Provided on the one surface of the first terminal portion so as to surround the element mounting portion, and provided on a wall portion which is an insulator and a reflection surface which is a surface of the wall portion on the element mounting portion side. A reflector portion having a metal thin film layer,
By providing the wall portion on the second terminal portion side so as to straddle the gap between the first terminal portion and the second terminal portion, the first terminal portion and the second terminal portion are provided. Is connected to the terminal
The lead frame for an optical semiconductor device, wherein the metal thin film layer is provided so as to cover an interface between the element mounting portion and the reflection surface.
前記金属薄膜層は前記反射面側より順に積層された銅薄膜層と銀薄膜層を有することを特徴とする、請求項8〜10のいずれか一に記載の光半導体装置。 The first terminal portion has a copper surface on the one surface side,
11. The optical semiconductor device according to claim 8, wherein the metal thin film layer includes a copper thin film layer and a silver thin film layer that are sequentially stacked from the reflective surface side.
前記第3の端子部側の壁部が前記第1の端子部と前記第3の端子部との間の隙間を跨ぐように設けられていることにより、前記第1の端子部と前記第3の端子部とが接続されている
ことを特徴とする、請求項8〜12のいずれか一に記載の光半導体装置。 On the side of the first terminal portion that is not the second terminal portion side, a third terminal portion that is positioned away from the first terminal portion,
By providing the wall portion on the third terminal portion side so as to straddle the gap between the first terminal portion and the third terminal portion, the first terminal portion and the third terminal portion are provided. The optical semiconductor device according to claim 8, wherein the optical semiconductor device is connected to a terminal portion of the optical semiconductor device.
前記絶縁層上にマスクを設けて前記絶縁層のエッチング処理を行うことにより、前記一面に素子載置部を囲むように設けられた壁部を形成する第2の工程と、
前記素子載置部及び前記壁部に対してめっき処理を行って、前記素子載置部と前記壁部の前記素子載置部側の面である反射面との界面を覆う金属薄膜層を形成することにより、前記壁部と前記金属薄膜層とを有するリフレクタ部を形成する第3の工程と、
前記金属層上にマスクを設けて前記金属層のエッチング処理を行うことにより、第1の端子部と、前記第1の端子部から離間して位置し、前記壁部によって前記第1の端子部と接続された第2の端子部とを形成する第4の工程と、
前記素子載置部に発光素子を実装する第5の工程と、
前記素子載置部に樹脂を充填して、前記発光素子と前記金属薄膜層を封止する第6の工程と、
を有することを特徴とする、光半導体装置の製造方法。 A first step of preparing a laminate having a metal layer and an insulating layer laminated on one surface of the metal layer;
A second step of forming a wall provided so as to surround the element mounting portion on the one surface by providing a mask on the insulating layer and etching the insulating layer;
A plating process is performed on the element mounting portion and the wall portion to form a metal thin film layer that covers an interface between the element mounting portion and a reflection surface that is a surface of the wall portion on the element mounting portion side. A third step of forming a reflector portion having the wall portion and the metal thin film layer;
By providing a mask on the metal layer and performing an etching process on the metal layer, the first terminal portion and the first terminal portion are located apart from the first terminal portion by the wall portion. A fourth step of forming a second terminal portion connected to
A fifth step of mounting a light emitting element on the element mounting portion;
A sixth step of filling the element mounting portion with a resin and sealing the light emitting element and the metal thin film layer;
A method of manufacturing an optical semiconductor device, comprising:
前記絶縁層上にマスクを設けて前記絶縁層のエッチング処理を行うことにより、前記一面に素子載置部を囲むように設けられた壁部を形成する第2の工程と、
前記素子載置部及び前記壁部に対してめっき処理を行って、前記素子載置部と前記壁部の前記素子載置部側の面である反射面との界面を覆う金属薄膜層を形成することにより、前記壁部と前記金属薄膜層とを有するリフレクタ部を形成する第3の工程と、
前記金属層上にマスクを設けて前記金属層のエッチング処理を行うことにより、第1の端子部と、前記第1の端子部から離間して位置し、前記壁部によって前記第1の端子部と接続された第2の端子部とを形成する第4の工程と、
を有することを特徴とする、光半導体装置用リードフレームの製造方法。 A first step of preparing a laminate having a metal layer and an insulating layer laminated on one surface of the metal layer;
A second step of forming a wall provided so as to surround the element mounting portion on the one surface by providing a mask on the insulating layer and etching the insulating layer;
A plating process is performed on the element mounting portion and the wall portion to form a metal thin film layer that covers an interface between the element mounting portion and a reflection surface that is a surface of the wall portion on the element mounting portion side. A third step of forming a reflector portion having the wall portion and the metal thin film layer;
By providing a mask on the metal layer and performing an etching process on the metal layer, the first terminal portion and the first terminal portion are located apart from the first terminal portion by the wall portion. A fourth step of forming a second terminal portion connected to
A method of manufacturing a lead frame for an optical semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215609A JP6255884B2 (en) | 2013-10-16 | 2013-10-16 | Optical semiconductor device, lead frame for optical semiconductor device, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215609A JP6255884B2 (en) | 2013-10-16 | 2013-10-16 | Optical semiconductor device, lead frame for optical semiconductor device, and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015079835A true JP2015079835A (en) | 2015-04-23 |
JP6255884B2 JP6255884B2 (en) | 2018-01-10 |
Family
ID=53011039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013215609A Expired - Fee Related JP6255884B2 (en) | 2013-10-16 | 2013-10-16 | Optical semiconductor device, lead frame for optical semiconductor device, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6255884B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017157684A (en) * | 2016-03-02 | 2017-09-07 | ローム株式会社 | Light-emitting device and manufacturing method thereof |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3137823B2 (en) * | 1994-02-25 | 2001-02-26 | シャープ株式会社 | Chip component type LED and method of manufacturing the same |
JP2003031850A (en) * | 2001-04-25 | 2003-01-31 | Agilent Technol Inc | Light source |
JP2003532299A (en) * | 2000-04-26 | 2003-10-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Light emitting semiconductor device with luminescence conversion element |
US20040245591A1 (en) * | 2003-03-18 | 2004-12-09 | Pai-Hsiang Wang | Package structure for light emitting diode and method thereof |
JP2005277380A (en) * | 2004-02-23 | 2005-10-06 | Stanley Electric Co Ltd | Led and its manufacturing method |
JP2006093435A (en) * | 2004-09-24 | 2006-04-06 | Stanley Electric Co Ltd | Led device |
JP2008108835A (en) * | 2006-10-24 | 2008-05-08 | Harison Toshiba Lighting Corp | Semiconductor light emitting device and method for manufacturing the same |
JP2009021426A (en) * | 2007-07-12 | 2009-01-29 | Sharp Corp | Chip component type led and method of manufacturing the same |
WO2011077900A1 (en) * | 2009-12-22 | 2011-06-30 | シャープ株式会社 | Light emitting diode element, light source device, surface light source illumination device, and liquid crystal display device |
JP2011233645A (en) * | 2010-04-26 | 2011-11-17 | Panasonic Corp | A semiconductor device and a method for manufacturing thereof |
JP2012039120A (en) * | 2010-08-09 | 2012-02-23 | Lg Innotek Co Ltd | Light emitting element |
-
2013
- 2013-10-16 JP JP2013215609A patent/JP6255884B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3137823B2 (en) * | 1994-02-25 | 2001-02-26 | シャープ株式会社 | Chip component type LED and method of manufacturing the same |
JP2003532299A (en) * | 2000-04-26 | 2003-10-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Light emitting semiconductor device with luminescence conversion element |
JP2003031850A (en) * | 2001-04-25 | 2003-01-31 | Agilent Technol Inc | Light source |
US20040245591A1 (en) * | 2003-03-18 | 2004-12-09 | Pai-Hsiang Wang | Package structure for light emitting diode and method thereof |
JP2005277380A (en) * | 2004-02-23 | 2005-10-06 | Stanley Electric Co Ltd | Led and its manufacturing method |
JP2006093435A (en) * | 2004-09-24 | 2006-04-06 | Stanley Electric Co Ltd | Led device |
JP2008108835A (en) * | 2006-10-24 | 2008-05-08 | Harison Toshiba Lighting Corp | Semiconductor light emitting device and method for manufacturing the same |
JP2009021426A (en) * | 2007-07-12 | 2009-01-29 | Sharp Corp | Chip component type led and method of manufacturing the same |
WO2011077900A1 (en) * | 2009-12-22 | 2011-06-30 | シャープ株式会社 | Light emitting diode element, light source device, surface light source illumination device, and liquid crystal display device |
JP2011233645A (en) * | 2010-04-26 | 2011-11-17 | Panasonic Corp | A semiconductor device and a method for manufacturing thereof |
JP2012039120A (en) * | 2010-08-09 | 2012-02-23 | Lg Innotek Co Ltd | Light emitting element |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017157684A (en) * | 2016-03-02 | 2017-09-07 | ローム株式会社 | Light-emitting device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6255884B2 (en) | 2018-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7100275B2 (en) | Lead frames and semiconductor devices | |
JP5573176B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP6070188B2 (en) | Light emitting device | |
US20060043407A1 (en) | Semiconductor light emitting apparatus | |
US9553245B2 (en) | Light emitting device | |
JPWO2014136824A1 (en) | Lead frame and semiconductor device | |
JP2013058695A (en) | Lead frame with resin, semiconductor device, illumination device, manufacturing method of lead frame with resin, and manufacturing method of semiconductor device | |
TW201727945A (en) | Light emitting device | |
US20200052173A1 (en) | Led package and led display device | |
JP6447580B2 (en) | Light emitting device | |
JP2007335734A (en) | Semiconductor device | |
JP6066544B2 (en) | Light emitting device | |
JP6255884B2 (en) | Optical semiconductor device, lead frame for optical semiconductor device, and manufacturing method thereof | |
US10186649B2 (en) | Light emitting device | |
JP6551210B2 (en) | Light emitting device | |
JP6019988B2 (en) | Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, multi-sided body of lead frame, multi-sided body of lead frame with resin, optical semiconductor device, multi-sided body of optical semiconductor device | |
JP5939474B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP6701711B2 (en) | Light emitting device | |
JP6398541B2 (en) | Lead frame and light emitting device | |
JP6252023B2 (en) | Light emitting device | |
JP5227116B2 (en) | Light emitting module | |
JP6171295B2 (en) | Light emitting device | |
JP5867261B2 (en) | Lead frame for optical semiconductor device, optical semiconductor device, and manufacturing method thereof | |
KR101824589B1 (en) | Semiconductor light emitting device structure | |
JP2015056425A (en) | Optical semiconductor device, lead frame for optical semiconductor device, and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6255884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |