JP2015079370A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2015079370A
JP2015079370A JP2013216434A JP2013216434A JP2015079370A JP 2015079370 A JP2015079370 A JP 2015079370A JP 2013216434 A JP2013216434 A JP 2013216434A JP 2013216434 A JP2013216434 A JP 2013216434A JP 2015079370 A JP2015079370 A JP 2015079370A
Authority
JP
Japan
Prior art keywords
electronic device
information processing
unit
cold reboot
cold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013216434A
Other languages
English (en)
Inventor
樹曉 雨村
Nobuaki Amemura
樹曉 雨村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013216434A priority Critical patent/JP2015079370A/ja
Publication of JP2015079370A publication Critical patent/JP2015079370A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

【課題】電子機器のシャットダウン処理を実行したときの状況に応じてシャットダウン開始時にコールドリブートを実行すべきか否かをユーザーの手動操作によらずに設定可能な電子機器を提供する。【解決手段】CPU、情報処理回路部および起動回路部を備え、前記CPUは、シャットダウン状態への移行を要する事象の発生に応答して予め定められた手順の移行処理を行い、前記事象の内容に応じコールドリブート要求信号を前記情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行し、前記起動回路部は、前記コールドリブート要求信号を受け付けて保持する信号入力部と、前記CPUをブートさせるブート信号を前記情報処理回路部に出力する信号出力部とを備え、前記コールドリブート要求信号が出力されたとき、前記信号出力部が前記情報処理回路部に前記ブート信号を出力することを特徴とする電子機器。【選択図】図1

Description

この発明は、CPUを搭載した電子機器に関する。
電子機器または情報処理装置などCPUの搭載機器(以下、「電子機器」と呼ぶ)において再起動を実行した場合、電子機器の処理プログラム等のソフトウェアの初期化が行われる。この場合、電子機器は待機(サスペンド)状態またはシャットダウン状態へは移行せず、電子機器への電源が通電されたまま通常の起動状態から直接再起動を実行するため、ソフトウェアの初期化が行われるが、ハードウェアの初期化までは行われない。このようなソフトウェアの初期化を行う再起動はソフトウェアリブートまたはウォームリブートと呼ばれる。
一方、ハードウェアの構成やデバイスの設定の変更を反映させるには、電子機器の電源を落とした状態(シャットダウン状態)から再度起動を行う必要があり、これをコールドリブートと呼ぶ。コールドリブートを実行した場合、電子機器がシャットダウンされ、その制御が働かなくなるため、電子機器を再度起動させるには通常手動による操作(例えば、電源スイッチのONなど)を行う必要があった。
このような問題を解決する方法として、従来さまざまな方法が知られている。
例えば、電子機器のハードウェアを制御する基本的なプログラムであるBIOS(Basic Input Output System)をカスタマイズすることによって、電子機器を任意の時刻に起動させる方法が一般的に知られている。
また、UNIX(登録商標)やWindows(登録商標)のような特定のOSにおいては、shutdown等のコマンドを実行することにより、シャットダウン実行後の指定された時間に電子機器を再起動させる方法が一般的に知られている。
さらに、電子機器に異常が発生した場合、この電子機器に電源を供給する電源装置により自動的に電源ON/OFF動作をさせて電子機器を復旧させる電源装置を用いたシステムにおいて、電子機器に供給する電源を一旦遮断した後、再度供給することを特徴とする電源制御システムの発明が開示されている(例えば、特許文献1を参照)。
特開2003−241861号公報
しかしながら、BIOSをカスタマイズすることによって電子機器を自動で起動させる方法を用いる場合、電子機器に組み込まれたBIOSがブート機能を有している必要がある。また、BIOSがブート機能を有する場合であっても、ユーザー自身がBIOSの設定をカスタマイズしてブート機能を有効にする必要があるが、BIOSの設定のカスタマイズには一定の知識を要するため、一般的なユーザーが手軽に実行できるものではない。さらに、BIOSの設定プログラムは、Phoenix、AMIまたはInsydeなど、メーカーによってその種類が限られているのが実情であり、電子機器の種類に依存せずに自由なカスタマイズを行うことが困難である。また、電子機器の種類を変更する度にカスタマイズの費用も必要になる。
また、コマンドによる再起動の実行も同様に、一定の知識を要するだけでなく、電子機器に依存せずに自由なカスタマイズを行うことができないという問題がある。
さらに、電子機器に電源を供給する電源装置により自動的に電源ON/OFF動作をさせる電源装置を用いる方法は、設定も困難でなく、電子機器にも依存しないが、1つ1つの電子機器に電源装置をつなぐ必要があるため、その分コストがかかり、また電源装置の設置のための余分なスペースが必要となる。
以上のような事情から、電子機器のシャットダウン時の状況に応じてコールドリブートすべきか否かをユーザーの手動操作によることなく設定可能な電子機器の実現が求められていた。
この発明は、以上のような事情を考慮してなされたものであって、その目的は、電子機器のシャットダウン処理を実行したときの状況に応じてシャットダウン開始時にコールドリブートを実行すべきか否かをユーザーの手動操作によることなく設定可能な電子機器を提供することにある。
この発明は、CPU、情報処理回路部および起動回路部を備え、前記CPUは、シャットダウン状態への移行を要する事象の発生に応答して予め定められた手順の移行処理を行い、前記事象の内容に応じコールドリブート要求信号を前記情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行し、前記起動回路部は、前記コールドリブート要求信号を受け付けて保持する信号入力部と、前記CPUをブートさせるブート信号を前記情報処理回路部に出力する信号出力部とを備え、前記コールドリブート要求信号が出力されたとき、前記信号出力部が前記情報処理回路部に前記ブート信号を出力することを特徴とする電子機器を提供するものである。
この発明によれば、電子機器のシャットダウン処理を実行したときの状況に応じてシャットダウン開始時にコールドリブートを実行すべきか否かをユーザーの手動操作によらずに設定可能な電子機器を実現できる。
この発明の電子機器の概略構成を示すブロック図である。(実施形態1) 図1に示す電子機器の再起動処理の手順を示すフローチャートである。(実施形態1) 図1に示す電子機器のシャットダウン開始後の処理の手順を示すフローチャートである。(実施形態1) 図1に示す電子機器の状態を示す説明図である。(実施形態1) この発明の電子機器の概略構成を示すブロック図である。(実施形態2) 図5に示す電子機器のコールドリブート設定の手順を示すフローチャートである。(実施形態2) 図5に示す電子機器のシャットダウン開始後の処理の手順を示すフローチャートである。(実施形態2)
以下、図面を用いてこの発明をさらに詳述する。なお、以下の説明は、すべての点で例示であって、この発明を限定するものと解されるべきではない。
(実施形態1)
<電子機器の構成>
以下、図1に基づき、この発明の実施形態1に係る電子機器1を用いたシステムの概略構成を説明する。
図1は、この発明の電子機器1の概略構成を示すブロック図である。
電子機器1は、演算やデータ処理などの情報処理を実行する電子装置である。
図1に示すように、電子機器1は、情報処理部10およびコールドリブート処理部20を備える。
情報処理部10は、演算やデータ処理などの情報を処理する部分である。
情報処理部10は、情報処理制御部11、BIOS12、リセット信号出力部13、ブート信号受信部14、起動状態処理部15および入力部17を備える。
また、情報処理部10は、外部ディスプレイ等の情報処理結果を表示する表示装置または外部の装置と通信してデータの送受信を行う通信装置を備えていてもよい。
ここで、この発明のCPUは、情報処理制御部11に相当する。また、この発明の情報処理回路部は、BIOS12、リセット信号出力部13、ブート信号受信部14および起動状態処理部15に相当する。また、この発明の起動回路部は、コールドリブート処理部20に相当する。また、この発明の信号入力部は、リセット信号受信部23および記憶部22に相当する。また、この発明の信号出力部は、ブート信号送信部24に相当する。また、この発明のCPU状態検出部は、起動状態判定部25に相当する。
以下、情報処理部10の各構成要素を説明する。
情報処理制御部11は、CPUあるいはマイクロプロセッサ(Microprocessor)を主体とする回路であり、情報処理部10の各構成要素の動作を制御する部分である。主として、CPU、ROM、RAM、I/Oコントローラ、タイマー等からなるマイクロコンピュータによって実現される。情報処理制御部11は、ROM等に予め格納された制御プログラムに基づいて、各ハードウェアを有機的に動作させて、後述するようなこの発明のリセット信号出力機能や起動状態処理機能などを実行する。
なお、周辺回路として、特定の用途のために設計、製造される集積回路であるASIC(Application Specific Integrated Circuit)、その他の演算機能を有する回路を含んでいてもよい。
BIOS12は、電子機器1を動作させるための基本的なプログラムをまとめた部分である。また、周辺機器などのデバイスの検出や電子機器1の初期化や設定を行うプログラムをまとめたものである。
リセット信号出力部13は、電源スイッチ27による起動(Cold-Start)時や、再起動(Warm-Start)時におけるPOST(Power On Self Test)実行時にBIOS12からロードしたリセット信号をコールドリブート処理部20に出力する部分である。
ブート信号受信部14は、ブート信号送信部24から送信されたブート信号を受信する部分である。
起動状態処理部15は、情報処理制御部11からの命令を受けて電子機器1の起動状態を遷移させる部分である。遷移状態の詳細については、図4の説明において後述する。
入力部17は、電子機器1を操作するためのインターフェイスである。例えば、キーボードやマウスまたはタッチパネルがあげられる。タッチパネルの場合は表示部19(図5参照)を通じて操作する。ユーザーは入力部17を操作することによって、電子機器1に対する指示を実行する。
また、コールドリブート処理部20は、電子機器1のブート処理を制御および管理する部分である。例えば、プログラマブルロジックデバイスの一種であるCPLD(Complex Programmable Logic Device)が用いられる。CPLDは、FPGA(Field Programmable Gate Array)と異なり、不揮発性のメモリを有するため、電子機器1の電源投入時に動作させることが可能である。
コールドリブート処理部20は、コールドリブート処理制御部21、記憶部22、リセット信号受信部23、ブート信号送信部24、起動状態判定部25および電源スイッチ27を備える。
次に、コールドリブート処理部20の各構成要素を説明する。
コールドリブート処理制御部21は、コールドリブート処理部20の各構成要素の動作を制御する部分である。不揮発性のROM等に予め格納された制御プログラムに基づいて、後述するようなこの発明のブート処理判定機能やコールドリブート要求信号送信機能などを実行する。
記憶部22は、コールドリブート処理部20の各種機能を実現するために必要な情報や、プログラムを記憶する部分であり、ROMやフラッシュメモリ等の不揮発性の記憶媒体が用いられる。
リセット信号受信部23は、リセット信号出力部13から出力されたリセット信号を受信する部分である。
ブート信号送信部24は、電子機器1の起動時にブート信号受信部14にブート信号を送信する部分である。
起動状態判定部25は、電子機器1の起動状態をチェックして判定する部分である。
電子機器1の起動状態として、電源完全OFF状態(G3)、常時電源のみ通電状態(S5)、サスペンド状態(S3)、通常起動状態(S0)などの状態がある。電子機器1の起動状態の詳細については、図4の説明において後述する。
電源スイッチ27は、ユーザーが手動により電子機器1の電源のONまたはOFFを行うためのスイッチである。電源スイッチ27の具体的な機構としては、機械式、電気式または光学式など様々な形式があげられるが、ユーザーの手動によるものが一般的である。
<電子機器のコールドリブート手順>
次に、図2および図3に基づき、この発明の実施形態1に係る電子機器1のコールドリブートの手順について説明する。
この発明の実施形態1に係るコールドリブートは、電子機器1への電源を供給したまま、再起動(ウォームリブート)を実行する場合、常にシャットダウン処理を実行し、シャットダウン状態からブートを行うことにより、強制的にコールドリブートを実行するものである。
図2は、図1に示す電子機器1の再起動処理の手順を示すフローチャートである。
電子機器1が再起動を開始した場合、情報処理部10の情報処理制御部11およびコールドリブート処理部20のコールドリブート処理制御部21は、以下のステップに示す手順に従う。
図2のステップS1において、情報処理制御部11は、リセット信号出力部13に再起動処理に係るリセット信号を出力させ、コールドリブート処理部20のリセット信号受信部23に送信させる(ステップS1)。
次に、ステップS2において、コールドリブート処理制御部21は、電子機器1の再起動開始後、リセット信号受信部23がリセット信号を受信したか否かを判定する(ステップS2)。
リセット信号受信部23がリセット信号を受信した場合(ステップS2の判定がYesの場合)、コールドリブート処理制御部21は、ステップS3の処理を行う(ステップS3)。
一方、リセット信号受信部23がリセット信号を受信していない場合(ステップS2の判定がNoの場合)、コールドリブート処理制御部21は、リセット信号を受信するまで待機する(ステップS2)。
なお、予め定められた待機時間を経過してもリセット信号の受信がない場合、当該判定を終了するか、またはリセット信号が正常に出力されたかチェックを行うようにしてもよい。
次に、ステップS3において、コールドリブート処理制御部21は、記憶部22に記憶されたオートコールドビットACBを1にする(ステップS3)。
図3の説明において後述するように、コールドリブート処理部20のコールドリブート処理制御部21は、電子機器1のシャットダウン時にオートコールドビットACBを参照して、電子機器1を起動(コールドリブート)すべきか否かを判定する。実施形態1において、オートコールドビットACBが1のときブートが有効であり、オートコールドビットACBが0のときブートが無効である。
最後に、ステップS4において、情報処理制御部11は、電子機器1の電源をシャットダウンさせる(ステップS4)。
<電子機器のシャットダウン手順>
次に、図3に基づき、電子機器1のシャットダウン開始後の処理の手順について説明する。
図3は、図1に示す電子機器1のシャットダウン開始後の処理の手順を示すフローチャートである。
電子機器1のシャットダウン処理が開始した場合、情報処理制御部11およびコールドリブート処理制御部21は、以下のステップに示す手順に従う。
図3のステップS11において、コールドリブート処理制御部21は、電子機器1がシャットダウン状態に移行したか否かを起動状態判定部25に判定させる(ステップS11)。
電子機器1がシャットダウン状態に移行した場合(ステップS11の判定がYesの場合)、コールドリブート処理制御部21は、ステップS12の処理を行う(ステップS12)。
一方、電子機器1がシャットダウン状態に移行していない場合(ステップS11の判定がNoの場合)、コールドリブート処理制御部21は、電子機器1がシャットダウン状態に移行するまで待機する(ステップS11)。
次に、ステップS12において、コールドリブート処理制御部21は、記憶部22に記憶されたオートコールドビットACBを確認する(ステップS12)。
続くステップS13において、コールドリブート処理制御部21は、オートコールドビットACBが1か否かを判定する(ステップS13)。
オートコールドビットACBが1の場合(ステップS13の判定がYesの場合)、コールドリブート処理制御部21は、ステップS14において、情報処理部10に対しブート信号をブート信号送信部24に送信させる(ステップS14)。
一方、オートコールドビットACBが1でない場合(ステップS13の判定がNoの場合)、コールドリブート処理制御部21は、そのまま何もせずに処理を終了させる。
最後に、ステップS15において、情報処理制御部11は、記憶部22に記憶されたオートコールドビットACBを0にリセットする(ステップS15)。
このようにして、コールドリブート処理制御部21は、電子機器1のシャットダウンが開始されたときオートコールドビットACBの値を確認することによって、コールドリブートを実行すべきか、または通常のシャットダウンを実行すべきか否かを判定する。
それゆえ、ハードウェアの構成やデバイスの設定の変更を反映させたいとき、BIOS12をカスタマイズすることなく、通常の再起動を実行するだけで、電子機器1を手軽にコールドリブートさせることが可能となる。
<電子機器の起動状態>
次に、図4に基づき、実施形態1に係る電子機器1の状態について説明する。
図4は、図1に示す電子機器1の状態を示す説明図である。
図4に示すように、実施形態1に係る電子機器1の起動状態は、上から順にそれぞれ、電源完全OFF状態(G3)、常時電源のみ通電状態(S5)、サスペンド状態(S3)および通常起動状態(S0)からなる。
電源完全OFF状態(G3)は、電子機器1への電力の供給が完全に断たれた状態である。このとき、CPUは完全に動作を停止するため、電力消費をゼロにすることができる。例えば、コンセントを抜くなどして、電子機器1の電源が機械的に切断された状態である。
常時電源のみ通電状態(S5)は、電子機器がシャットダウンされた状態であり、電子機器1への電源投入に必要な電力のみが供給された状態である。
サスペンド状態(S3)は、電子機器が通常の起動状態から待機状態(スリープ)に移行した状態である。サスペンド状態は、メモリを保持したまま給電が停止した状態であり、通常起動状態より電子機器1の電力消費が抑えられる。また、起動中のプログラムを終了させることなく省電力を実現し、通常の起動状態に素早く復帰させることができる。
通常起動状態(S0)は、電子機器1が通常動作する際の起動状態である。
電源完全OFF状態(G3)および常時電源のみ通電状態(S5)の間の遷移は、DC ON処理およびDC OFF処理によって行われる。DC ON処理およびDC OFF処理は、
ACアダプタ等を通じて電子機器1を商用電源に物理的に接続することによって行われ、通常、手動で実行される。
常時電源のみ通電状態(S5)およびサスペンド状態(S3)の間の遷移は、パワーON処理1およびパワーOFF処理1によって行われる。パワーON処理1およびパワーOFF1処理は、電子機器1の電源スイッチのON・OFF操作によって行われ、通常、手動で実行される。
サスペンド状態(S3)および通常起動状態(S0)の間の遷移は、パワーON処理2およびパワーOFF処理2によって行われる。パワーON処理2およびパワーOFF処理2は、キーボードやマウス等の入力装置から入力信号を受信したときに行われ、通常、自動で実行される。
なお、遷移状態は、図4に示す場合に限られず、CPUがクロックオフの状態(S1)、CPUへの給電を停止した状態(S2)、または休止(ハイパーネーション)状態(S4)などの状態に遷移可能であってもよい。
次に、図4の状態遷移図を用いて、この発明にかかるオートコールドリブート処理、再起動処理およびシャットダウン処理について説明する。
再起動処理は、通常起動状態(S0)から電子機器を再起動させる処理である。
通常起動状態(S0)から再起動処理を実行した場合、電子機器1の制御のもと、予め定められた手順に従って電子機器の再起動処理を実行した後、通常起動状態(S0)に復帰する。
シャットダウン処理は、通常起動状態(S0)から常時電源のみ通電状態(S5)へ遷移させる処理である。
通常起動状態(S0)からシャットダウン処理を実行した場合、電子機器1の制御のもと、予め定められた手順に従ってシャットダウン処理を実行した後、常時電源のみの通電状態(S5)に遷移する。
オートコールドリブート処理は、通常起動状態(S0)からシャットダウン処理を行った後、通常起動状態(S0)に遷移させる処理である。
通常、シャットダウン処理により電子機器1が常時電源のみ通電状態(S5)にある場合、通常起動状態(S0)に復帰させるには、ユーザー自ら電源スイッチを手動で操作することによって電子機器1の電源をONにする必要がある。
しかしながら、この発明に係るオートコールドリブート処理を実行した場合、シャットダウン処理の実行後、電子機器1の制御のもと、予め定められた手順に従って常時電源のみ通電状態(S5)から通常起動状態(S0)に自動で復帰されるため、ユーザー自ら電源スイッチを手動で操作する必要がない。
(実施形態2)
<電子機器の構成>
次に、図5に基づき、この発明の実施形態2に係る電子機器1を用いたシステムの概略構成を説明する。
図5は、この発明の電子機器1の概略構成を示すブロック図である。
図5に示すように、電子機器1は、情報処理部10およびコールドリブート処理部20を備える。
情報処理部10は、情報処理制御部11、BIOS12、ブート信号受信部14、起動状態処理部15、コールドリブート要求信号出力部16、入力部17、設定保持部18および表示部19を備える。
コールドリブート処理部20は、コールドリブート処理制御部21、記憶部22、ブート信号送信部24、起動状態判定部25、コールドリブート要求信号受信部26および電源スイッチ27を備える。
実施形態2において、この発明の情報処理回路部は、コールドリブート要求信号出力部16、ブート信号受信部14および起動状態処理部15に相当する。また、この発明の信号入力部は、コールドリブート要求信号受信部26および記憶部22に相当する。
なお、図1に示す電子機器1の構成要素と同一の名称を有する要素については、同様の構成および機能を有するものとして説明を省略する。
以下、図1に係る電子機器1と異なる構成についてのみ説明する。
コールドリブート要求信号出力部16は、シャットダウン処理の実行時に電子機器1にコールドリブートを実行させるコールドリブート要求信号をコールドリブート処理部20に出力する部分である。
設定保持部18は、電子機器1の各種設定を記憶する部分であり、ROMやフラッシュメモリ等の不揮発性の記憶媒体が用いられる。
表示部19は、電子機器1のユーザーに対して各種情報の表示を行う部分である。表示部19は、ディスプレイパネルを備える。ディスプレイパネルは、例えば、CRTディスプレイ、液晶ディスプレイ、ELディスプレイなどで構成され、オペレーティングシステムやアプリケーションソフトウェアが処理状態など電子的なデータを表示するためのモニタやラインディスプレイなどの表示装置である。
コールドリブート要求信号受信部26は、コールドリブート要求信号出力部16から出力されたコールドリブート要求信号を受信する部分である。
<電子機器のコールドリブート手順>
最後に、図6および図7に基づき、この発明の実施形態2に係る電子機器1のコールドリブートの手順について説明する。
<コールドリブート設定手順>
図6は、図5に示す電子機器1のコールドリブート設定の手順を示すフローチャートである。
ユーザーは、状況に応じて電子機器1にコールドリブートを実行させるか否かを任意に設定する。
電子機器1の設定を開始した場合、情報処理部10の情報処理制御部11は、以下のステップに示す手順に従う。
図6のステップS21において、情報処理制御部11は、オートコールドリブートを実行すべきか、設定画面を表示部19に表示させる(ステップS21)。
続くステップS22において、情報処理制御部11は、オートコールドリブートの設定が選択されたか否かを判定する(ステップS22)
オートコールドリブートの設定が選択された場合(ステップS22の判定がYesの場合)、情報処理制御部11は、オートコールドリブート設定ビットACSBを1にする。
一方、オートコールドリブートの設定が選択されなかった場合(ステップS22の判定がNoの場合)、情報処理制御部11は、オートコールドリブート設定ビットACSBを0にする。
最後に、ステップS25において、情報処理制御部11は、ユーザーによって設定されたオートコールドリブート設定ビットACSBの値を設定保持部18に保持させる(ステップS25)。
<電子機器のシャットダウン手順>
次に、図7に基づき、この発明の実施形態2に係る電子機器1のシャットダウンの手順について説明する。
図7は、図5に示す電子機器のシャットダウン開始後の処理の手順を示すフローチャートである。
電子機器1のシャットダウン処理の実行を開始した場合、情報処理制御部11およびコールドリブート処理部20のコールドリブート処理制御部21は、以下のステップに示す手順に従う。
図7のステップS31において、電子機器1のシャットダウン開始時に、情報処理制御部11は、設定保持部18に保持されたオートコールドリブート設定ビットACSBを取得する(ステップS31)。
続くステップS32において、情報処理制御部11は、オートコールドリブート設定ビットACSBが1か0かを判定する(ステップS32)。
オートコールドリブート設定ビットACSBが1の場合(ステップS32の判定がYesの場合)、情報処理制御部11は、ステップS33において、コールドリブート要求信号をコールドリブート処理部20のコールドリブート要求信号受信部26に送信する(ステップS33)。
一方、オートコールドリブート設定ビットACSBが1でない場合(ステップS32の判定がNoの場合)、情報処理制御部11は、ステップS37において電源をシャットダウンする(ステップS37)。その後、情報処理制御部11は、図3に示す手順に従ってシャットダウン処理を実行する(図3を参照)。
次に、ステップS34において、コールドリブート処理部20は、シャットダウン開始後、コールドリブート要求信号受信部26がコールドリブート要求信号を受信したか否かを判定する(ステップS34)。
コールドリブート要求信号受信部26がコールドリブート要求信号を受信した場合(ステップS34の判定がYesの場合)、コールドリブート処理制御部21は、ステップS35の処理を行う(ステップS35)。
一方、コールドリブート要求信号受信部26がコールドリブート要求信号を受信していない場合(ステップS34の判定がNoの場合)、コールドリブート処理制御部21は、コールドリブート要求信号を受信するまで待機する(ステップS34)。なお、予め定められた待機時間を経過してもコールドリブート要求信号の受信がない場合、当該判定を終了するようにしてもよい。
次に、ステップS35において、コールドリブート処理制御部21は、記憶部22に記憶されたオートコールドビットACBを1にする(ステップS35)。
一方、ステップS36において、情報処理制御部11は、オートコールドリブート設定ビットACSBを0にリセットする(ステップS36)。
最後に、ステップS37において、情報処理制御部11は、電子機器1の電源をシャットダウンする(ステップS37)。その後、情報処理制御部11は、図3に示す手順に従ってシャットダウン処理を実行する(図3を参照)。
このようにして、状況に応じてオートコールドリブート処理を実行すべきか否かをユーザーが自由に設定できるため、システム運用の自由度が増すというメリットがある。
(他の実施形態)
1.実施形態1において、コールドリブート処理部20として、CPLDとFPGAとを組み合わせたものを用いてもよい。(実施形態3)
このようにすれば、CPLDのみを用いる場合と比べてより柔軟なブート処理が実現できる。
FPGA(Field Programmable Gate Array)は、ユーザーが独自の論理回路を書き込むことができるゲートアレイの一種である。プログラマブルロジックデバイスの中で再書き換えが可能だが、揮発性メモリであるSRAMを用いる点で不揮発性メモリを用いるCPLDとは異なる。CPLDとFPGAとを組み合わせることによって、それぞれの特性を活かしたブート処理が実現できる。
2.実施形態1において、コールドリブート処理部20として、CPLDを用いるのではなく、BIOS12にオートコールドビットACBを設定することにより、オートコールドリブートを実現するものであってもよい。(実施形態4)
このようにすれば、BIOS12をカスタムするだけで、同等の機能を実現することが可能となる。
BIOS12の具体的なカスタム方法としては、例えば、電子機器1のシャットダウン時にBIOS12にオートコールドビットACBの状態を記憶させる。または、情報処理回路部のSRAMに書き込んでおいてもよい。そして、電子機器1のシャットダウン処理が完了した後に、BIOS12を参照してオートコールドビットACBが1の場合に起動シーケンスをスタートさせる。
3.実施形態2において、再起動時にリセット信号出力部13によって出力されたリセット信号は、コールドリブート処理部20を経由した後に情報処理制御部11に送信するようにしてもよい。(実施形態5)
このようにすれば、1回のリセット信号のみの出力によって、コールドリブート処理部20へブート指令を送信し、かつ、情報処理制御部11のリセット処理を実行することが可能となる。
以上に述べたように、
(i)この発明の電子機器は、CPU、情報処理回路部および起動回路部を備え、前記CPUは、シャットダウン状態への移行を要する事象の発生に応答して予め定められた手順の移行処理を行い、前記事象の内容に応じコールドリブート要求信号を前記情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行し、前記起動回路部は、前記コールドリブート要求信号を受け付けて保持する信号入力部と、前記CPUをブートさせるブート信号を前記情報処理回路部に出力する信号出力部とを備え、前記コールドリブート要求信号が出力されたとき、前記信号出力部が前記情報処理回路部に前記ブート信号を出力することを特徴とする。
この発明において、「電子機器」は、CPUを搭載し、ユーザーからの指令に応じて情報処理を行う機器である。電子機器の構成としては、例えば、CPU、ハードディスクドライブ(HDD)、メモリおよびBIOSを備えたものがあげられる。
また、通信部を備え、外部のネットワークを介して一部の情報処理機能を実行するものであってもよい。
「情報処理回路部」は、電子機器の情報処理機能を実現する回路であり、CPUと一体となってチップセットを構成するものであっても、またCPUとは別にチップセットを構成するものであってもよい。
「ブート」は、電源スイッチの操作等により、電源ユニット部から電子機器が給電され、オペレーティングシステムなどの処理プログラムをロードして起動することである。
また、電源スイッチなどの手動による操作によらず、ソフトウェアにより起動を行うものであってもよい。
「再起動」は、CPUの処理を終了させた後、初期化の処理を行ってから再度CPUを始動させるプロセスである。リセット操作またはリスタート操作によるインストーラ等のソフトウェア制御による電子機器の再起動(ソフトウェアリブート)に限らず、ユーザーによる電源の物理的な切断や電源スイッチの操作、停電等による突然の電源供給の中断、エラー等の障害の発生やCPUが使用するメモリに不具合が生じた場合におけるブルースクリーンの発生等により、ハードウェアの強制的なリセットに基づく再起動(ハードウェアリブート)であってもよい。
再起動は、通常、電子機器の処理プログラムおよびハードウェアの設定、更新または変更を反映するために実行される。
「コールドリブート」は、電子機器の電源を落とした状態(シャットダウン状態)から再起動を実行するものであり、ハードウェアの構成やデバイスの設定の変更を反映するために行われる。
「ウォームリブート」は、電子機器は待機(サスペンド)状態またはシャットダウン状態へは移行せず、電子機器への電源が通電されたまま通常の起動状態から直接再起動を実行する。この場合、ソフトウェアの初期化が行われるが、ハードウェアの初期化までは行われない。
「シャットダウン」は、電子機器の終了操作や電子機器の電源を切るなどの操作を行うことにより、CPUの処理を終了し、または電子機器の電源供給を切断する処理である。スタートメニューの操作によらず、コマンドによる操作またはソフトウェア制御によってシャットダウンを実行してもよい。
また、ユーザーの操作やソフトウェアの制御に基づくシャットダウンの他、停電による電源供給の喪失や、処理エラーの発生に起因するシャットダウンも含まれる。
「シャットダウン状態への移行を要する事象」は、ユーザーの入力操作または処理エラーの発生や処理プログラムの更新または変更などがあげられる。
「前記事象の内容に応じ」は、例えばCPUが、予め定められた対応関係に基づき、ユーザーの入力操作に起因する場合、処理エラーの発生に起因する場合、または処理プログラムの更新または変更に起因する場合など、事象の内容に応じて信号を出力させるか、あるいは信号を出力させないようにするということである。
さらに、この発明の好ましい態様について説明する。
(ii)この発明による電子機器において、前記CPUは、コールドリブートまたはウォームリブートの再起動を要する事象の発生に応答して前記移行処理を行い、前記事象の内容に応じてコールドリブート要求信号を前記情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行し、前記コールドリブート要求信号が出力されたとき、前記信号出力部が前記情報処理回路部に前記ブート信号を出力するものであってもよい。(実施形態6)
このようにすれば、CPUが再起動に係る指令を受け付けたとき、再起動を要する事象の内容に応じて再起動を実行する代わりにコールドリブート処理を実行することによって、手動操作を介することなくハードウェアレベルでの初期化および変更が可能な電子機器を実現できる。
(iii)この発明による電子機器において、前記CPUは、再起動を要する処理プログラムの更新または変更の発生に応答して、前記移行処理を行い、前記更新または変更の内容に応じてコールドリブート要求信号を前記情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行するものであってもよい。(実施形態7)
このようにすれば、処理プログラムの更新または変更の内容に応じて再起動を実行する代わりにコールドリブート処理を実行することによって、手動操作を介することなくハードウェアレベルでの初期化および変更が可能な電子機器を実現できる。
(iv)この発明による電子機器において、前記コールドリブート要求信号は、前記情報処理回路部が予め備えるリセット信号であってもよい。(実施形態8)
このようにすれば、電子機器の再起動時に出力されるCPUのリセット信号をコールドリブートに係る信号として、そのまま利用することが可能な電子機器を実現する。
「リセット信号」は、電子機器の起動時に、CPUの内部のキャッシュやレジスター等を初期化(リセット)するための信号である。
リセット信号を出力するタイミングとしては、電源ONによる起動(コールドスタート)であるか、再起動(ウォームスタート)による起動であるかによらない。
通常は、電源の投入後、電子機器は、BIOSに保持された検出・初期化・設定用のコードを読み込み、POST(Power On Self Test)を実行することにより、RAMなどのメモリチェックやCPU、チップセット、ハードディスクドライブその他のデバイスやシステム構成をテストして、リセット信号を送信することにより初期化作業が行われる。
(v)この発明による電子機器において、前記CPUは、再起動またはシャットダウンへの移行を要する処理エラーの発生に応答して、前記移行処理を行い、前記処理エラーの内容に応じてコールドリブート要求信号を情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行するものであってもよい。(実施形態9)
このようにすれば、CPUが処理エラーの発生の内容に応じて再起動を実行する代わりにコールドリブート処理を実行することによって、手動操作を介することなくハードウェアレベルでの初期化および変更が可能な電子機器を実現できる。
(vi)この発明による電子機器において、前記起動回路部は、不揮発性メモリを用いた論理回路から構成されるものであってもよい。(実施形態10)
このようにすれば、電子機器の電源が切れた状態でもブート信号に係る情報が保持され、シャットダウン状態からすぐにブート可能な電子機器を実現する。
「不揮発性メモリ」は、例えば、フラッシュメモリやEEPROM(Electrically Erasable PROM)などがあげられる。不揮発性メモリを用いるものとして、例えば、プログラマブルロジックデバイスの一種であるCPLD(Complex Programmable Logic Device)を利用することができる。
この発明の好ましい態様は、上述した複数の態様のうちの何れかを組み合わせたものも含む。
前述した実施形態の他にも、この発明について種々の変形例があり得る。それらの変形例は、この発明の範囲に属さないと解されるべきものではない。この発明には、請求の範囲と均等の意味および前記範囲内でのすべての変形とが含まれるべきである。
1:電子機器、 10:情報処理部、 11:情報処理制御部、 13:リセット信号出力部、 14:ブート信号受信部、 15:起動状態処理部、 16:コールドリブート要求信号出力部、 17:入力部、 18:設定保持部、 19:表示部、 20:コールドリブート処理部、 21:コールドリブート処理制御部、 22:記憶部、 23:リセット信号受信部、 24:ブート信号送信部、 25:起動状態判定部、 26:コールドリブート要求信号受信部、 27:電源スイッチ、 ACB:オートコールドビット、 ACSB:オートコールドリブート設定ビット、 12:BIOS、 G3:電源完全OFF状態、 S0:通常起動状態、 S3:サスペンド状態、 S5:常時電源のみ通電状態

Claims (6)

  1. CPU、情報処理回路部および起動回路部を備え、
    前記CPUは、シャットダウン状態への移行を要する事象の発生に応答して予め定められた手順の移行処理を行い、前記事象の内容に応じコールドリブート要求信号を前記情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行し、
    前記起動回路部は、前記コールドリブート要求信号を受け付けて保持する信号入力部と、前記CPUをブートさせるブート信号を前記情報処理回路部に出力する信号出力部とを備え、
    前記コールドリブート要求信号が出力されたとき、前記信号出力部が前記情報処理回路部に前記ブート信号を出力することを特徴とする電子機器。
  2. 前記CPUは、コールドリブートまたはウォームリブートの再起動を要する事象の発生に応答して前記移行処理を行い、前記事象の内容に応じてコールドリブート要求信号を前記情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行し、
    前記コールドリブート要求信号が出力されたとき、前記信号出力部が前記情報処理回路部に前記ブート信号を出力する請求項1に記載の電子機器。
  3. 前記CPUは、再起動を要する処理プログラムの更新または変更の発生に応答して、前記移行処理を行い、前記更新または変更の内容に応じてコールドリブート要求信号を前記情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行する請求項2に記載の電子機器。
  4. 前記コールドリブート要求信号は、前記情報処理回路部が予め備えるリセット信号である請求項2または3に記載の電子機器。
  5. 前記CPUは、再起動またはシャットダウンへの移行を要する処理エラーの発生に応答して、前記移行処理を行い、前記処理エラーの内容に応じてコールドリブート要求信号を前記情報処理回路部に出力させるか、あるいは出力させずにシャットダウン状態に移行する請求項1ないし4のいずれか1つに記載の電子機器。
  6. 前記起動回路部は、不揮発性メモリを用いた論理回路から構成される請求項1ないし5のいずれか1つに記載の電子機器。
JP2013216434A 2013-10-17 2013-10-17 電子機器 Pending JP2015079370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013216434A JP2015079370A (ja) 2013-10-17 2013-10-17 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013216434A JP2015079370A (ja) 2013-10-17 2013-10-17 電子機器

Publications (1)

Publication Number Publication Date
JP2015079370A true JP2015079370A (ja) 2015-04-23

Family

ID=53010740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013216434A Pending JP2015079370A (ja) 2013-10-17 2013-10-17 電子機器

Country Status (1)

Country Link
JP (1) JP2015079370A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024103583A1 (zh) * 2022-11-17 2024-05-23 苏州元脑智能科技有限公司 Bios选项修改的生效方法和装置、非易失性可读存储介质及电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020953A (ja) * 1996-06-28 1998-01-23 Hitachi Ltd コンピュータシステムのシャットダウン処理方式
US20100100719A1 (en) * 2008-10-17 2010-04-22 Yu-Guang Chen Method for reducing booting time and computer using the same
JP2012128705A (ja) * 2010-12-16 2012-07-05 Canon Inc 情報処理装置、情報処理装置の制御方法、及び、プログラム
JP2012138088A (ja) * 2006-03-29 2012-07-19 Fujitsu Ltd 情報処理装置、電源制御方法及びプログラム
JP2012243219A (ja) * 2011-05-23 2012-12-10 Canon Inc コンピュータ機器及びその起動制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020953A (ja) * 1996-06-28 1998-01-23 Hitachi Ltd コンピュータシステムのシャットダウン処理方式
JP2012138088A (ja) * 2006-03-29 2012-07-19 Fujitsu Ltd 情報処理装置、電源制御方法及びプログラム
US20100100719A1 (en) * 2008-10-17 2010-04-22 Yu-Guang Chen Method for reducing booting time and computer using the same
JP2012128705A (ja) * 2010-12-16 2012-07-05 Canon Inc 情報処理装置、情報処理装置の制御方法、及び、プログラム
JP2012243219A (ja) * 2011-05-23 2012-12-10 Canon Inc コンピュータ機器及びその起動制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024103583A1 (zh) * 2022-11-17 2024-05-23 苏州元脑智能科技有限公司 Bios选项修改的生效方法和装置、非易失性可读存储介质及电子装置

Similar Documents

Publication Publication Date Title
KR101518323B1 (ko) 하이브리드-셧다운 및 고속 시동 프로세스를 제공하기 위한 방법 및 시스템
US10289399B2 (en) System firmware configuration data
US9298470B2 (en) Method and apparatus for selecting bios program for a processor
US20170046229A1 (en) Dual boot computer system
US8954800B1 (en) Recovery button for automatically entering recovery mode
US9256443B2 (en) Electronic device having updatable bios and bios updating method thereof
JP2006252329A (ja) 情報処理装置および起動制御方法
KR100952585B1 (ko) 운영체제(os) 자동복구기능을 갖는 임베디드 시스템 및운영체제 자동복구 방법
US20070130480A1 (en) System and method for enabling fast power-on times when using a large operating system to control an instrumentation system
JP2008287505A (ja) 情報処理装置およびレガシーエミュレーション処理停止制御方法
US8312256B2 (en) Display of a basic input/output system (BIOS) productivity display
TW201512831A (zh) 電腦開機啟動偵測系統及方法
TWI505078B (zh) 系統管理控制器、電腦系統、以及系統管理方法
US20150198999A1 (en) Method for switching operating systems and electronic apparatus
CN112181502B (zh) 一体机设备的ops电脑控制方法、装置及存储介质
US8335891B2 (en) Method and system for configuring a storage array
CN114090107A (zh) 计算机和系统启动方法
TWI526934B (zh) 用以啓動一資訊處理系統的方法、裝置、及電腦程式產品
TWI526817B (zh) 電腦系統、可適性休眠控制模組及其控制方法
KR101494000B1 (ko) 시스템 종료 후 자기진단 수행시스템 및 방법, 그리고 그를이용한 부팅방법
JP2015079370A (ja) 電子機器
US20120047358A1 (en) Method and system for accelerating booting process
TW201415363A (zh) 開機方法與電子裝置
TWI839101B (zh) 韌體的更新方法
JP7054037B1 (ja) 情報処理装置およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180206