JP2015079041A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2015079041A JP2015079041A JP2013214444A JP2013214444A JP2015079041A JP 2015079041 A JP2015079041 A JP 2015079041A JP 2013214444 A JP2013214444 A JP 2013214444A JP 2013214444 A JP2013214444 A JP 2013214444A JP 2015079041 A JP2015079041 A JP 2015079041A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- common
- common bus
- wiring
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】共通電圧を共通電極に安定して供給することができる表示装置を提供する。【解決手段】行方向に延在し、共通電極MITに共通電圧を供給する共通配線CMTと、画像表示領域外で列方向に延在し、共通配線CMTに電気的に接続された第1の共通バスラインCMB1と、画像表示領域外で行方向に延在し、第1の共通バスラインCMB1に電気的に接続された第2の共通バスラインCMB2と、画像表示領域外で行方向に配列され、第2の共通バスラインCMB2に共通電圧を供給する接続配線CM2と、を備え、第2の共通バスラインCMB2は複数の分割配線CMLに分割され、第1の共通バスラインCMB1に近い第1の接続配線CM2に接続された第1の分割配線CMLの列方向の幅は、第1の共通バスラインCMB1から遠い第2の接続配線CM2に接続された第2の分割配線CMLの列方向の幅よりも小さい。【選択図】図1
Description
本発明は、表示装置に関し、特には、共通電極に共通電圧を供給する配線に関する。
各種表示装置のうち例えば液晶表示装置は、各画素領域に形成された画素電極と共通電極(コモン電極ともいう。)との間に発生する電界を液晶に印加して液晶を駆動させることにより、画素電極と共通電極との間の領域を透過する光の量を調整して画像表示を行う。共通電極には、外部回路から共通バスラインを介して共通電圧が供給される。
特許文献1には、共通電極に共通電圧を供給するための構成が開示されている。具体的には、特許文献1の液晶表示装置では、表示パネルの一側面側に共通バスラインが設けられ、共通バスラインに、ゲート信号線と同一方向に延在する各共通配線(対向電圧信号線)が接続されている。そして、外部回路から共通バスラインに供給された共通電圧は、各共通配線を介して各共通電極に供給される。
しかしながら、特許文献1に開示された構成では、特に高精細な表示装置において、電力(共通電圧)を共通電極に安定して供給することが困難である。そして、所望の共通電圧を共通電極に安定して供給できない場合、表示品位が低下するという問題が生じる。
本発明は、上記実情に鑑みてなされたものであり、その目的は、共通電圧を共通電極に安定して供給することができる表示装置を提供することにある。
本発明に係る表示装置は、上記課題を解決するために、行方向に延在する複数のゲート信号線と、列方向に延在する複数のデータ信号線と、画像表示領域において行方向及び列方向に形成された複数の画素領域と、前記複数の画素領域のそれぞれに形成された、画素電極及び共通電極と、行方向に延在し、前記共通電極に共通電圧を供給する複数の共通配線と、前記画像表示領域外において、前記画像表示領域の列方向の外縁に沿って延在し、前記複数の共通配線に電気的に接続された第1の共通バスラインと、前記画像表示領域外において、前記画像表示領域の行方向の外縁に沿って延在し、前記第1の共通バスラインに電気的に接続された第2の共通バスラインと、前記画像表示領域外において、行方向に配列され、前記第2の共通バスラインに共通電圧を供給する複数の接続配線と、を備え、前記第2の共通バスラインは、複数の切れ込みにより、複数の分割配線に分割されており、前記複数の接続配線は、第1の接続配線と、該第1の接続配線よりも前記第1の共通バスラインから行方向に遠い位置に配置された第2の接続配線とを含み、前記複数の分割配線は、前記第1の接続配線に接続された第1の分割配線と、前記第2の接続配線に接続された第2の分割配線とを含み、前記第1の分割配線の列方向の幅は、前記第2の分割配線の列方向の幅よりも小さい、ことを特徴とする。
本発明に係る表示装置では、前記第1の分割配線と、前記第2の分割配線とは、L字状に形成されており、前記第1の分割配線における前記第1の接続配線に接続される端部の行方向の幅と、前記第2の分割配線における前記第2の接続配線に接続される端部の行方向の幅とは、互いに等しい、ことが好ましい。
本発明に係る表示装置では、前記複数の分割配線における、前記第1の共通バスラインに接続されるそれぞれの端部は、互いに連結されていてもよい。
本発明に係る表示装置では、前記第1の共通バスラインと、前記第2の共通バスラインとは、金属配線を介して互いに電気的に接続されていてもよい。
本発明に係る表示装置では、前記第1の共通バスラインと、前記第2の共通バスラインとは、互いに異なる層に形成されていてもよい。
本発明に係る表示装置では、前記第1の共通バスラインは、前記データ信号線と同一層に形成されており、前記第2の共通バスラインは、前記ゲート信号線と同一層に形成されていてもよい。
本発明に係る表示装置では、前記第1の共通バスラインと、前記第2の共通バスラインと、前記共通電極とは、互いに同一層に形成されていてもよい。
本発明に係る表示装置では、前記第1の共通バスラインは、前記画像表示領域の両側に1本ずつ配置されており、前記第2の共通バスラインは、前記画像表示領域の行方向の中心線に対して線対称に配置されていることが好ましい。
本発明に係る表示装置は、上記課題を解決するために、行方向に延在する複数のゲート信号線と、列方向に延在する複数のデータ信号線と、画像表示領域において行方向及び列方向に形成された複数の画素領域と、前記複数の画素領域のそれぞれに形成された、画素電極及び共通電極と、行方向に延在し、前記共通電極に共通電圧を供給する複数の共通配線と、前記画像表示領域外において、前記画像表示領域の列方向の外縁に沿って延在し、前記複数の共通配線に電気的に接続された第1の共通バスラインと、前記画像表示領域外において、前記画像表示領域の行方向の外縁に沿って延在し、前記第1の共通バスラインに電気的に接続された第2の共通バスラインと、前記画像表示領域外において、行方向に配列され、前記第2の共通バスラインに共通電圧を供給する複数の接続配線と、を備え、前記第2の共通バスラインは、複数の分割配線により構成されており、前記複数の分割配線それぞれが有する、前記第1の共通バスラインとの接続部から、前記接続配線との接続部までの配線抵抗は、互いに略等しい、ことを特徴とする。
本発明に係る表示装置の構成によれば、共通電圧は、複数の接続配線及び分割配線を介して、共通電極に供給される。また、複数の分割配線の配線抵抗を互いに略等しくすることができる。よって、共通電圧を共通電極に安定して供給することができる。
本発明の実施形態について、図面を用いて以下に説明する。以下の実施形態では、液晶表示装置を例に挙げるが、本発明に係る表示装置は、液晶表示装置に限定されるものではなく、例えば有機EL表示装置等であってもよい。
図1は、本発明の実施形態に係る液晶表示装置の全体構成を示す図である。液晶表示装置LCDは、画像表示領域DIAと、画像表示領域DIAの周囲の駆動回路領域とからなる。画像表示領域DIAには、隣り合う2本のゲート信号線GLと、隣り合う2本のデータ信号線DLとで囲まれた画素領域が、行方向及び列方向にマトリクス状に複数配列されている。なお、ゲート信号線GLが延在する方向を行方向、データ信号線DLが延在する方向を列方向とする。
各画素領域には、画素電極PIT及び共通電極MITが形成されている。また、各画素領域における、ゲート信号線GL及びデータ信号線DLの交差部近傍に、薄膜トランジスタTFTが形成されている。画素電極PITは、薄膜トランジスタTFTを介してデータ信号線DLに接続されており、共通電極MITは、共通配線CMTに接続されている。共通配線CMTは、ゲート信号線GLと同様に、行方向に延在して形成されており、各画素領域に設けられている。共通電極MITは、画素領域毎に個別に形成されていてもよいし、画像表示領域DIA全体にベタ状に形成されていてもよい。また、共通電極MITには、各画素領域においてスリットが形成されていてもよい。
駆動回路領域には、データ線駆動回路SDと、ゲート線駆動回路GDと、共通電圧発生回路CMDと、制御回路(図示せず)とが設けられている。これら駆動回路は、表示パネル上に搭載されていてもよいし、表示パネル外に設けられた回路基板上に搭載されていてもよい。データ線駆動回路SDは、等間隔に配置された複数のデータドライバICを含んでおり、各データドライバICには、複数のデータ信号線DLが接続されている。ゲート線駆動回路GDは、等間隔に配置された複数のゲートドライバICを含んでおり、各ゲートドライバICには、複数のゲート信号線GLが接続されている。
共通電圧発生回路CMDには、行方向に延在する1本又は複数本の引出配線CM1が接続されており、引出配線CM1には、行方向に配列される複数の接続配線CM2のそれぞれの一端が接続されている。各接続配線CM2は、列方向に延在しており、平面的に見て、隣り合う2つのデータドライバICの間の領域に配置されている。各接続配線CM2の他端には、第2の共通バスラインCMB2が接続されている。第2の共通バスラインCMB2は、画像表示領域DIA外において、画像表示領域DIAの行方向の外縁に沿って延在している。また、第2の共通バスラインCMB2は、複数の分割配線CMLに分割されている。具体的には、第2の共通バスラインCMB2は、中央部(表示パネルの行方向の中心線c)において、列方向の切れ込みにより左右に分割されている。さらに、左右に分割された第2の共通バスラインCMB2それぞれにおいて、行方向に配列され、列方向に異なる長さを有する複数の切れ込みと、これら切れ込みの各端部から行方向に異なる長さを有する複数の切れ込みとからなる、複数のL字状の切れ込みにより、複数のL字状の分割配線CMLに分割されている。また、中心線cに対して、左側領域に配置される複数の分割配線CML(図1では5本の分割配線CML)と、右側領域に配置される複数の分割配線CML(図1では5本の分割配線CML)とは、線対称に形成されている。各分割配線CMLは、各接続配線CM2に電気的に接続されている。すなわち、1本の接続配線CM2に対して、1本の分割配線CMLが電気的に接続されている。
第2の共通バスラインCMB2の側端部、すなわち左側領域の各分割配線CMLの左端部は、接続部において、表示パネルの左側面に形成された第1の共通バスラインCMB1aに電気的に接続されている。また、右側領域の各分割配線CMLの右端部は、接続部において、表示パネルの右側面に形成された第1の共通バスラインCMB1bに電気的に接続されている。第1の共通バスラインCMB1a,CMB1bは、画像表示領域DIA外において、画像表示領域DIAの列方向の外縁に沿って延在している。第1の共通バスラインCMB1a,CMB1bには、複数の共通配線CMTが電気的に接続されている。すなわち、各共通配線CMTは、左端が左側の第1の共通バスラインCMB1aに電気的に接続されており、右端が右側の第1の共通バスラインCMB1bに電気的に接続されている。これにより、共通電圧発生回路CMDから出力された共通電圧は、引出配線CM1、接続配線CM2、第2の共通バスラインCMB2(複数の分割配線CML)、及び第1の共通バスラインCMB1(CMB1a,CMB1b)を介して、各共通配線CMTに供給される。各共通配線CMTに供給された共通電圧は、各共通電極MITに供給される。なお、表示パネルの両端側に配置される接続配線CM2は、第2の共通バスラインCMB2を介さずに第1の共通バスラインCMB1a,CMB1bに接続されている。第2の共通バスラインCMB2の具体的な構成は後述する。
各画素領域では、アクティブマトリクス表示が行われる。具体的には、ゲート線駆動回路GDからゲート信号線GLへゲート電圧を供給し、データ線駆動回路SDからデータ信号線DLへデータ電圧を供給する。ゲート電圧による薄膜トランジスタTFTのオン/オフによりデータ電圧を画素電極PITに供給する。画素電極PITに供給されたデータ電圧と、共通電圧発生回路CMDから共通電極MITに供給された共通電圧との差により生じる電界で液晶層LCを駆動することにより、各画素領域における光の透過率を制御して画像表示を行う。なお、カラー表示を行う場合は、縦ストライプ状のカラーフィルタで形成された赤(R)色、緑(G)色、青(B)色に対応するそれぞれの画素領域の画素電極PITに接続されたデータ信号線DL(R)、DL(G)、DL(B)に所望のデータ電圧を印加することにより実現される。
図2は、1つの画素領域の構成を示す平面図である。図2では、背面側のTFT基板SUB2の平面パターンを示している。図3は、図2の3−3´切断線における断面図であり、図4は、図2の4−4´切断線における断面図である。
液晶表示装置LCDは、表示面側のCF基板SUB1と、背面側のTFT基板SUB2と、これら両基板に挟持された液晶層LCとを含んでいる。
TFT基板SUB2では、ガラス基板GB2上に形成されたゲート信号線GLを覆うようにゲート絶縁膜GSNが形成され、ゲート絶縁膜GSN上に半導体層SEMが形成されている。半導体層SEM上には、データ信号線DLと薄膜トランジスタTFTのソース電極SMとが形成されている。これらデータ信号線DLとソース電極SMとを覆うように絶縁膜PASが形成され、絶縁膜PAS上に有機絶縁膜ORGが形成されている。
半導体層SEMからデータ電圧を取り出すソース電極SM上において、絶縁膜PAS及び有機絶縁膜ORGにコンタクトホールCONTが形成されている。有機絶縁膜ORG上及びコンタクトホールCONT内には、画素電極PITが形成されている。画素電極PITを覆うように上層絶縁膜UPASが形成され、上層絶縁膜UPAS上には、平面的に見て(表示面側から見て)、ゲート信号線GLに重なるように共通配線CMTが形成されている。共通配線CMTは、ゲート信号線GLと同一方向(行方向)に延在している。
図3に示すように、共通配線CMT上には、共通電極MITの一部が重なるように形成されており、これにより共通配線CMTと共通電極MITとは互いに電気的に接続されている。なお、上層絶縁膜UPAS上に共通電極MITが形成され、共通電極MIT上に共通配線CMTが形成されていてもよい。図2に示すように、共通電極MITには、1画素領域内でスリット(開口部)が形成されている。共通電極MITのスリットの形状は、特に限定されず、細長形状であってもよいし、矩形状、楕円状等であってもよい。なお、図3に示す有機絶縁膜ORGは、省略されていてもよい。共通電極MIT上には、配向膜AL2が形成されている。
CF基板SUB1において、ガラス基板GB1上にブラックマトリクスBM及び着色部CFが形成され、これらを覆うようにオーバーコート層OCが形成されている。オーバーコート層OC上には、配向膜AL1が形成されている。
液晶層LCには、電界方向に沿って液晶分子の長軸が揃うポジ型の液晶分子LCM(図4参照)が封入されている。CF基板SUB1及びTFT基板SUB2の外側には、偏光板POL1,POL2が貼付されている。
図2〜図4に示した構成によれば、本液晶表示装置LCDは、いわゆるIPS(In Plane Switching)方式の構成を有しているが、本発明に係る表示装置は、これに限定されない。また、画素電極PIT及び共通電極MITの積層位置は、上記構成に限定されない。例えば、有機絶縁膜ORG上に共通配線CMT及び共通電極MITが形成され、共通配線CMT及び共通電極MITを覆うように上層絶縁膜UPASが形成され、上層絶縁膜UPAS上に画素電極PITが形成されていてもよい。
上記のように、本液晶表示装置LCDでは、共通電圧発生回路CMDから出力された共通電圧が、複数の接続配線CM2及び複数の分割配線CMLを介して、共通電極MITに供給される。ここで、共通電極MITに電気的に接続される各配線には、配線抵抗が存在する。配線抵抗は、配線の太さが一定の場合、配線の長さ及び幅に依存する。そのため、例えば、第2の共通バスラインCMB2が、複数の分割配線CMLに分割されておらず1本の配線で形成されている場合には、第2の共通バスラインCMB2の配線抵抗は、第1の共通バスラインCMB1a,CMB1bから接続配線CM2との接続部(接続端子)までの距離が短い部分ほど小さくなる。これにより、第2の共通バスラインCMB2と各接続配線CM2との接続端子のうち、第1の共通バスラインCMB1a,CMB1bに近い接続端子に電流が集中し、該接続端子が焼損するおそれが生じる。
これに対して、本液晶表示装置LCDでは、第2の共通バスラインCMB2は、複数の分割配線CMLそれぞれの配線抵抗が均一となるように分割されている。これにより、各接続端子に供給される電流が均一化されるため、電流集中に伴う接続端子の焼損を防ぐことができる。よって、共通電圧を共通電極に安定して供給することができる。以下では、第2の共通バスラインCMB2における各分割配線CMLの具体的な構成について説明する。
図5は、第2の共通バスラインCMB2の構成を示す平面図である。図5では、第2の共通バスラインCMB2の左側領域における分割配線CML1〜CML5を示している。なお、図5には、分割配線CML1〜CML5と第1の共通バスラインCMB1aとを接続する金属配線ITO2(後述)も示している。第2の共通バスラインCMB2の右側領域における分割配線CMLは、分割配線CML1〜CML5と同様(線対称)の構成であるため説明を省略する。
第2の共通バスラインCMB2は、列方向及び行方向の切れ込みからなるL字状の切れ込みにより、分割配線CML1〜CML5に分割されている。各分割配線CML2〜CML5は、行方向の幅L1及び列方向の幅W1を有する列延伸部YEと、行方向の幅L2及び列方向の幅W2を有する行延伸部XEとで構成され、それぞれL字状の形状を有している。なお、分割配線CML1は、幅L2及び幅W2が0となっており、列延伸部YEのみで構成されている。
各分割配線CML1〜CML5の幅L1は、互いに略等しくなっている。各分割配線CML1〜CML5は、それぞれ接続配線CM2に接続されている。接続配線CM2は、等間隔に配置されたデータドライバICの間に配線されているため、該接続配線CM2のそれぞれと接続される各分割配線CML1〜CML5の幅L1も、互いに略等しいことが好ましい。なお、各分割配線CML1〜CML5の幅L1は、それぞれの幅L1の平均値との差が該平均値を基準として±10%以内の範囲内であれば、略等しく設定されているものとする。また、各分割配線CML1〜CML5の幅W2は、列延伸部YEの行方向の位置が第1の共通バスラインCMB1aから遠ざかる程(行延伸部XEの幅L2が大きくなる程)、大きくなっている。換言すると、各分割配線CML1〜CML5は、第1の共通バスラインCMB1aから該分割配線に接続される接続配線CM2までの行方向の距離が遠いほど、列方向の幅W1,W2が大きくなっている。すなわち、複数の分割配線CMLのうち、第1の接続配線CM2に接続された第1の分割配線CMLと、該第1の接続配線CM2よりも第1の共通バスラインCMB1aから行方向に遠い位置に配置された第2の接続配線CM2に接続された第2の分割配線CMLとに着目した場合、第1の分割配線CMLの列方向の幅W1,W2は、第2の分割配線CMLの列方向の幅W1,W2よりも小さくなっている。以上より、各分割配線CMLの幅L2及び幅W1,W2は、以下の関係式で表すことができる。
L2(CML1)<L2(CML2)<L2(CML3)<L2(CML4)<L2(CML5)
W1(CML1)<W1(CML2)<W1(CML3)<W1(CML4)<W1(CML5)
W2(CML1)<W2(CML2)<W2(CML3)<W2(CML4)<W2(CML5)
L2(CML1)<L2(CML2)<L2(CML3)<L2(CML4)<L2(CML5)
W1(CML1)<W1(CML2)<W1(CML3)<W1(CML4)<W1(CML5)
W2(CML1)<W2(CML2)<W2(CML3)<W2(CML4)<W2(CML5)
また、各分割配線CML1〜CML5の各幅L1,L2,W1,W2は、各分割配線CMLの配線抵抗Rが互いに略等しくなるように、以下の関係式を満たしている。なお、係数Cは、シート抵抗を示している。なお、各分割配線CML1〜CML5の各幅L1,L2,W1,W2は、各分割配線CMLの配線抵抗Rが互いに等しくなるように設定されていてもよいし、各分割配線CMLの配線抵抗Rと、各配線抵抗Rの平均値との差が、該平均値を基準として±10%以内となるように設定されていてもよい。すなわち、各分割配線CMLの配線抵抗Rと、各配線抵抗Rの平均値との差が、該平均値を基準として±10%以内の範囲内であれば、各分割配線CMLの配線抵抗Rは、互いに略等しいものとする。
R=(L1/W1+L2/W2)×C ・・・(1)
R=(L1/W1+L2/W2)×C ・・・(1)
図6には、各分割配線CML1〜CML5の各幅L1,L2,W1,W2の一例と、これに基づき算出された配線抵抗R(Ω)を示している。なお、図6では、上記式(1)において、係数Cを、銅(Cu)配線のシート抵抗として0.1(Ω/square)としている。また、隣り合う分割配線CML同士の間隔は、15umとしている。図6に示すように、各分割配線CMLの配線抵抗Rと、各配線抵抗Rの平均値(=17.52Ω)との差が該平均値を基準として±10%(=±1.75)以内となっており、各分割配線CMLの配線抵抗Rが互いに略等しいことが分かる。
このように、本実施形態に係る液晶表示装置LCDによれば、各分割配線CMLにおける配線抵抗Rが互いに略等しいため、各共通電極MITに印加される共通電圧を均一化することができる。また、各分割配線CMLにおける配線抵抗Rが互いに略等しいため、電流集中に伴う接続端子の焼損を防ぐことができる。具体的には、各分割配線CMLと各接続配線CM2との各接続部、及び、各分割配線CMLと各第1の共通バスラインCMB1a,CMB1bとの各接続部に流れる電流が均一化されるため、電流集中による接続端子の焼損を防ぐことができる。そのため、共通電圧発生回路CMDから出力される共通電圧を共通電極MITに安定して供給することができ、配線抵抗に起因する表示品位の低下を防ぐことができる。
上記接続部の断面構成の具体例を以下に示す。図7は、分割配線CMLと接続配線CM2との接続部を示す断面図である。図7に示す例では、分割配線CML及び接続配線CM2は、上層絶縁膜UPAS上に形成されており、分割配線CML及び接続配線CM2の端部を覆うITO(酸化インジウムスズ)からなる金属配線ITO1により電気的に接続されている。なお、図8に示すように、分割配線CML及び接続配線CM2が、ゲート層、すなわちガラス基板GB2上に形成されていてもよい。
図9は、第1の共通バスラインCMB1と、第2の共通バスラインCMB2(分割配線CML)との接続部を示す断面図である。図9に示す例では、第1の共通バスラインCMB1と第2の共通バスラインCMB2とは、上層絶縁膜UPAS上に形成されており、第1の共通バスラインCMB1と第2の共通バスラインCMB2との端部を覆うITOからなる金属配線ITO2(図5参照)により電気的に接続されている。なお、図10に示すように、第2の共通バスラインCMB2がゲート層(ガラス基板GB2上)に形成され(図8参照)、第1の共通バスラインCMB1がソース・ドレイン層(ゲート絶縁膜GSN上)に形成されていてもよい。ここで、第1の共通バスラインCMB1と第2の共通バスラインCMB2とは、一体に形成されていてもよいが、図9及び図10に示すように、分離して形成され、金属配線ITO2を介して互いに電気的に接続されていることが好ましい。これにより、製造工程中に発生する静電気等による異常放電の影響を回避することができる。
図5に示した第2の共通バスラインCMB2では、各分割配線CML1〜CML5が分離して形成されているが、本発明はこれに限定されな。例えば、図11に示すように、各分割配線CML1〜CML5の第1の共通バスラインCMB1側の端部が、互いに連結(例えば、一体形成)されていてもよい。これにより、分割配線CML1〜CML5と第1の共通バスラインCMB1a,CMB1bとの接続部における電流集中を回避することができるため、電流集中による接続端子の焼損を防ぐことができる。第2の共通バスラインCMB2の端部の連結部分における行方向の幅は、例えば250umとすることができる。なお、図11には、第1の共通バスラインCMB1と第2の共通バスラインCMB2とを接続する金属配線ITO2も示している。
本発明は、上記実施形態に限定されない。例えば、画像表示領域DIAに最も近い位置に配置される分割配線CML5は、画像表示領域DIA内の共通電極MITに直接接続されていてもよい。この場合は、共通電極MITに流れる電流が、図5に示す構成と比較して増加するため、図12に示すように、分割配線CML5の幅W1,W2を、図5に示す構成における幅W1,W2(図12の点線部)よりも小さくすることが好ましい。これにより、分割配線CML5の配線抵抗Rは、図5に示す構成における配線抵抗Rよりも大きくなる。そのため、共通電極MITに印加される共通電圧を、図5に示す構成における共通電圧に近似させることができる。また、図12の構成によれば、列方向の配線幅W1,W2を小さくすることができるため、狭額縁化を図ることができる。
図13は、第2の共通バスラインCMB2の他の構成を示す平面図である。図13に示す構成では、画像表示領域DIAに最も近い位置に配置される分割配線CML0が、行延伸部XEのみで構成され、左側の第1の共通バスラインCMB1aから右側の第1の共通バスラインCMB1bまで、行方向に直線状に延在している。また、分割配線CML0は、接続配線CM2とは分離しており、第2の共通バスラインCMB2の端部の連結部分を介して接続配線CM2に電気的に接続されている。さらに、分割配線CML0は、画像表示領域DIA内の共通電極MITに直接接続されている。
上記の実施形態においては、接続配線CM2と第1の共通バスラインCMB1とを互いに電気的に接続するための第2の共通バスラインCMB2を構成する複数の分割配線CMLについて、各分割配線CMLの行方向の幅L1,L2と列方向の幅W1,W2とを調整することにより、それぞれの配線抵抗を互いに略等しくしている。しかし、本発明はこれに限定されるものではない。各分割配線CMLのそれぞれの幅、長さ及び太さを略等しくすることにより、それぞれの配線抵抗を互いに略等しくしてもよい。例えば、第1の共通バスラインCMB1から行方向に近い位置に配置された接続配線CM2に接続された分割配線CMLは、迂回経路(図示せず)を経由して第1の共通バスラインCMB1に接続され、第1の共通バスラインから行方向に遠い位置に配置された接続配線CM2に接続された分割配線CMLは、迂回経路を経由せずに第1の共通バスラインCMB1に接続される構成とする。なお、迂回経路は、例えば、画像表示領域DIA外の額縁領域に設けられる。これにより、それぞれの配線抵抗が互いに略等しくなる。また、各分割配線CMLの各幅L1,L2,W1,W2だけでなく、太さを異ならせることにより、それぞれの配線抵抗を互いに略等しくしてもよい。さらに、各分割配線CMLを構成する材料を異ならせることにより、それぞれの配線抵抗を互いに略等しくしてもよい。
以上、本発明の一実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
LCD 液晶表示装置、DIA 画像表示領域、SD データ線駆動回路、GD ゲート線駆動回路、CMD 共通電圧発生回路、SUB1 CF基板、SUB2 TFT基板、AL 配向膜、LC 液晶層、LCM 液晶分子、POL 偏光板、GL ゲート信号線、BM ブラックマトリクス、GSN ゲート絶縁膜、PAS 絶縁膜、ORG 有機絶縁膜、UPAS 上層絶縁膜、DL データ信号線、SM ソース電極、SEM 半導体層、MIT 共通電極、PIT 画素電極、CM1 引出配線、CM2 接続配線、CML 分割配線、CMB1a,CMB1b 第1の共通バスライン、CMB2 第2の共通バスライン、CMT 共通配線、ITO 金属配線、CF 着色部、OC オーバーコート層、CONT コンタクトホール。
Claims (9)
- 行方向に延在する複数のゲート信号線と、列方向に延在する複数のデータ信号線と、
画像表示領域において行方向及び列方向に形成された複数の画素領域と、
前記複数の画素領域のそれぞれに形成された、画素電極及び共通電極と、
行方向に延在し、前記共通電極に共通電圧を供給する複数の共通配線と、
前記画像表示領域外において、前記画像表示領域の列方向の外縁に沿って延在し、前記複数の共通配線に電気的に接続された第1の共通バスラインと、
前記画像表示領域外において、前記画像表示領域の行方向の外縁に沿って延在し、前記第1の共通バスラインに電気的に接続された第2の共通バスラインと、
前記画像表示領域外において、行方向に配列され、前記第2の共通バスラインに共通電圧を供給する複数の接続配線と、を備え、
前記第2の共通バスラインは、複数の切れ込みにより、複数の分割配線に分割されており、
前記複数の接続配線は、第1の接続配線と、該第1の接続配線よりも前記第1の共通バスラインから行方向に遠い位置に配置された第2の接続配線とを含み、
前記複数の分割配線は、前記第1の接続配線に接続された第1の分割配線と、前記第2の接続配線に接続された第2の分割配線とを含み、
前記第1の分割配線の列方向の幅は、前記第2の分割配線の列方向の幅よりも小さい、
ことを特徴とする表示装置。 - 前記第1の分割配線と、前記第2の分割配線とは、L字状に形成されており、
前記第1の分割配線における前記第1の接続配線に接続される端部の行方向の幅と、前記第2の分割配線における前記第2の接続配線に接続される端部の行方向の幅とは、互いに等しい、
ことを特徴とする請求項1に記載の表示装置。 - 前記複数の分割配線における、前記第1の共通バスラインに接続されるそれぞれの端部は、互いに連結されている、
ことを特徴とする請求項1又は2に記載の表示装置。 - 前記第1の共通バスラインと、前記第2の共通バスラインとは、金属配線を介して互いに電気的に接続されている、
ことを特徴とする請求項1から3の何れか1項に記載の表示装置。 - 前記第1の共通バスラインと、前記第2の共通バスラインとは、互いに異なる層に形成されている、
ことを特徴とする請求項1から4の何れか1項に記載の表示装置。 - 前記第1の共通バスラインは、前記データ信号線と同一層に形成されており、前記第2の共通バスラインは、前記ゲート信号線と同一層に形成されている、
ことを特徴とする請求項5に記載の表示装置。 - 前記第1の共通バスラインと、前記第2の共通バスラインと、前記共通電極とは、互いに同一層に形成されている、
ことを特徴とする請求項1から4の何れか1項に記載の表示装置。 - 前記第1の共通バスラインは、前記画像表示領域の両側に1本ずつ配置されており、
前記第2の共通バスラインは、前記画像表示領域の行方向の中心線に対して線対称に配置されている、
ことを特徴とする請求項1から7の何れか1項に記載の表示装置。 - 行方向に延在する複数のゲート信号線と、列方向に延在する複数のデータ信号線と、
画像表示領域において行方向及び列方向に形成された複数の画素領域と、
前記複数の画素領域のそれぞれに形成された、画素電極及び共通電極と、
行方向に延在し、前記共通電極に共通電圧を供給する複数の共通配線と、
前記画像表示領域外において、前記画像表示領域の列方向の外縁に沿って延在し、前記複数の共通配線に電気的に接続された第1の共通バスラインと、
前記画像表示領域外において、前記画像表示領域の行方向の外縁に沿って延在し、前記第1の共通バスラインに電気的に接続された第2の共通バスラインと、
前記画像表示領域外において、行方向に配列され、前記第2の共通バスラインに共通電圧を供給する複数の接続配線と、を備え、
前記第2の共通バスラインは、複数の分割配線により構成されており、
前記複数の分割配線それぞれが有する、前記第1の共通バスラインとの接続部から、前記接続配線との接続部までの配線抵抗は、互いに略等しい、
ことを特徴とする表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013214444A JP2015079041A (ja) | 2013-10-15 | 2013-10-15 | 表示装置 |
US14/199,562 US20150103283A1 (en) | 2013-10-15 | 2014-03-06 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013214444A JP2015079041A (ja) | 2013-10-15 | 2013-10-15 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015079041A true JP2015079041A (ja) | 2015-04-23 |
Family
ID=52809375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013214444A Pending JP2015079041A (ja) | 2013-10-15 | 2013-10-15 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150103283A1 (ja) |
JP (1) | JP2015079041A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105629609A (zh) * | 2016-02-18 | 2016-06-01 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示装置及液晶显示装置的驱动方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100237679B1 (ko) * | 1995-12-30 | 2000-01-15 | 윤종용 | 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널 |
US6587177B2 (en) * | 2000-02-02 | 2003-07-01 | Casio Computer Co., Ltd. | Connection structure of display device with a plurality of IC chips mounted thereon and wiring board |
KR20050086891A (ko) * | 2002-11-29 | 2005-08-30 | 마징크 디스플레이 테크놀로지스 리미티드 | 디스플레이 패널 및 이를 이용한 대형 디스플레이 |
JP4945311B2 (ja) * | 2007-05-18 | 2012-06-06 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
-
2013
- 2013-10-15 JP JP2013214444A patent/JP2015079041A/ja active Pending
-
2014
- 2014-03-06 US US14/199,562 patent/US20150103283A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20150103283A1 (en) | 2015-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9791749B2 (en) | Display device | |
JP4162890B2 (ja) | 液晶表示装置 | |
US9995981B2 (en) | Liquid crystal display device | |
RU2458491C1 (ru) | Гибкая подложка и структура электрической схемы | |
JP3909572B2 (ja) | 表示装置 | |
KR20150078248A (ko) | 표시소자 | |
JP2008003134A (ja) | 配線構造、及び表示装置 | |
US10401698B2 (en) | Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another | |
WO2017177589A1 (zh) | 阵列基板、其制造方法、显示面板及显示装置 | |
JP6745732B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
US20190280013A1 (en) | Active matrix substrate and display panel | |
US9465270B2 (en) | Liquid crystal display | |
US9835906B2 (en) | Liquid crystal display and method for manufacturing the same | |
KR20140116708A (ko) | 표시 장치 | |
CN105319785B (zh) | 液晶显示器 | |
JP2005301308A (ja) | 表示装置および液晶表示装置 | |
JP6291215B2 (ja) | 表示装置 | |
JP2015079041A (ja) | 表示装置 | |
US9658498B2 (en) | Liquid crystal display | |
KR102050512B1 (ko) | 액정 표시 장치 | |
JP4441507B2 (ja) | 液晶表示装置 | |
KR102109678B1 (ko) | 액정 표시 장치 | |
KR20170130660A (ko) | 표시 장치 | |
KR20120077575A (ko) | 공통배선을 포함하는 액정표시장치의 어레이기판 | |
JP2018205601A (ja) | 液晶表示パネル |