JP2015076598A - Package substrate - Google Patents

Package substrate Download PDF

Info

Publication number
JP2015076598A
JP2015076598A JP2014020118A JP2014020118A JP2015076598A JP 2015076598 A JP2015076598 A JP 2015076598A JP 2014020118 A JP2014020118 A JP 2014020118A JP 2014020118 A JP2014020118 A JP 2014020118A JP 2015076598 A JP2015076598 A JP 2015076598A
Authority
JP
Japan
Prior art keywords
layer
plating layer
package substrate
diffusion prevention
metal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014020118A
Other languages
Japanese (ja)
Inventor
チョン・ピョン・ウ
Pyoung Woo Cheon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015076598A publication Critical patent/JP2015076598A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a package substrate.SOLUTION: A package substrate comprises: metal pads 110 formed atop an insulator substrate 100; a diffusion prevention layer 200 formed atop the metal pads 110; and a plating layer 300 formed atop the diffusion prevention layer 200.

Description

本発明は、パッケージ基板に関し、より詳細には、パッケージ基板に接合する電子部品とパッケージ基板のパッドとの信頼性を高めることができるパッケージ基板に関する。   The present invention relates to a package substrate, and more particularly, to a package substrate capable of improving the reliability between an electronic component bonded to the package substrate and a pad of the package substrate.

近年、電子製品に対し、様々な機能を有することが要求されており、様々な機能だけでなく、持ち歩きを容易にするための小型化が要求されている。   In recent years, electronic products have been required to have various functions, and not only various functions but also miniaturization to facilitate carrying are required.

このような傾向に伴い、電子製品に用いられる電子部品に対してもまた、超小型化、高集積化、多機能化、高性能化が要求されている。このような製品開発の目標達成を可能にする重要な技術の一つが、システムインパッケージ(SIP:System In Package)技術である。   Along with such a trend, ultra-small size, high integration, multiple functions, and high performance are also demanded for electronic components used in electronic products. One of the important technologies that make it possible to achieve such product development goals is the System In Package (SIP) technology.

このようなSIP技術は、半導体ダイ(Die)およびメインボード(Main board)などの電子部品をパッケージ基板に垂直方向または水平方向に搭載する技術であり、電子製品のスリム化およびパッケージの薄型化に対する技術開発の要求に応えるべく、はんだバンプ(solder bump)を用いてフリップチップ(flip chip)方式で絶縁基板に半導体チップを直接接合する技術を用いている。   Such SIP technology is a technology for mounting electronic components such as a semiconductor die (Die) and a main board (Main board) on a package substrate in a vertical direction or a horizontal direction. In order to meet the demands of technological development, a technique of directly bonding a semiconductor chip to an insulating substrate by a flip chip method using a solder bump is used.

この際、パッケージ基板は、絶縁基板と、絶縁基板上に形成されるパッドと、を含み、パッドと半導体チップとの接合により電気的に連結されることができる。   At this time, the package substrate includes an insulating substrate and a pad formed on the insulating substrate, and can be electrically connected by bonding the pad and the semiconductor chip.

このようなパッケージを製造する際に信頼性の高い微細ピッチ接合技術が要求されており、電子部品が絶縁基板から脱落する不良を防止するために、電子部品と絶縁基板とを連結するはんだ(solder)の界面において高い信頼性が要求されている。   When manufacturing such a package, a highly reliable fine pitch bonding technique is required, and in order to prevent a defect that the electronic component is dropped from the insulating substrate, a solder for connecting the electronic component and the insulating substrate is used. ) Interface is required to have high reliability.

特に、小型化の傾向に伴いバンプピッチ(Pitch)が減少するため、電子部品と絶縁基板との信頼性を確保する必要がある。   In particular, since the bump pitch (Pitch) decreases with the trend toward miniaturization, it is necessary to ensure the reliability between the electronic component and the insulating substrate.

しかし、従来、絶縁基板パッドは、はんだのない銅(Cu)またはスズ(Sn)めっきの金属パッドのみを形成する方式を用いていたが、銅パッドの場合には銅拡散によって銅パッドが消失する問題が生じ、スズめっきパッドの場合には界面上にウィスカー(Whisker)が生成される問題が生じて、電子部品と絶縁基板との信頼性が低下するという問題点がある。   However, conventionally, the insulating substrate pad used a method of forming only a copper (Cu) or tin (Sn) plated metal pad without solder, but in the case of a copper pad, the copper pad disappears due to copper diffusion. A problem arises, and in the case of a tin plating pad, there arises a problem that whiskers are generated on the interface, and the reliability between the electronic component and the insulating substrate is lowered.

韓国公開特許2012-0050755号公報Korean open patent 2012-0050755

前記のような問題点を解決するために導き出された本発明は、微細ピッチのパッドを有する絶縁基板とこれに接合する電子部品との高い信頼性を確保できるパッケージ基板を提供することを目的とする。   An object of the present invention, which has been derived in order to solve the above-described problems, is to provide a package substrate that can ensure high reliability between an insulating substrate having a fine-pitch pad and an electronic component bonded to the insulating substrate. To do.

上述した目的を達成するための本発明の実施形態によるパッケージ基板は、絶縁基板の上部に形成されている金属パッドと、前記金属パッドの上部に形成されている拡散防止層と、前記拡散防止層の上部に形成されているめっき層と、を含む。   In order to achieve the above object, a package substrate according to an embodiment of the present invention includes a metal pad formed on an insulating substrate, a diffusion prevention layer formed on the metal pad, and the diffusion prevention layer. And a plating layer formed on the upper part.

ここで、前記拡散防止層は、ニッケル(Ni)またはニッケル(Ni)を含む合金素材からなることができる。   Here, the diffusion preventing layer may be made of nickel (Ni) or an alloy material containing nickel (Ni).

この際、前記拡散防止層は、0.01〜5μmの厚さに形成されることができる。   At this time, the diffusion prevention layer may be formed to a thickness of 0.01 to 5 μm.

また、前記拡散防止層は、前記金属パッドの上部表面にのみ形成されることができる。   In addition, the diffusion prevention layer may be formed only on the upper surface of the metal pad.

一方、前記めっき層は、銅(Cu)または銅(Cu)を含む合金素材からなることができる。   Meanwhile, the plating layer may be made of copper (Cu) or an alloy material containing copper (Cu).

ここで、前記めっき層は、0.01〜5μmの厚さに形成されることができる。   Here, the plating layer may be formed to a thickness of 0.01 to 5 μm.

この際、前記めっき層は、前記拡散防止層の上部表面にのみ形成されることができる。   At this time, the plating layer may be formed only on the upper surface of the diffusion preventing layer.

さらに、前記めっき層の上部には、はんだバンプにより電子部品が電気的に連結されることができる。   Furthermore, electronic components can be electrically connected to the upper portion of the plating layer by solder bumps.

上述したように、本発明の実施形態によるパッケージ基板は、絶縁基板の金属パッドに拡散防止層が形成されることで金属パッドの消失を防止し、ウィスカー(Whisker)が生成されることを防止することができ、これにより、絶縁基板と電子部品との接合に対する信頼性を向上させることができる。   As described above, the package substrate according to the embodiment of the present invention prevents the disappearance of the metal pad by forming the diffusion prevention layer on the metal pad of the insulating substrate, and prevents the whisker from being generated. Accordingly, the reliability of the bonding between the insulating substrate and the electronic component can be improved.

本発明の実施形態によるパッケージ基板を示す断面図である。It is sectional drawing which shows the package board | substrate by embodiment of this invention. 本発明の実施形態によるパッケージ基板の製造過程を示すための断面図である。It is sectional drawing for showing the manufacturing process of the package board | substrate by embodiment of this invention. 本発明の実施形態によるパッケージ基板の製造過程を示すための断面図である。It is sectional drawing for showing the manufacturing process of the package board | substrate by embodiment of this invention. 本発明の実施形態によるパッケージ基板の製造過程を示すための断面図である。It is sectional drawing for showing the manufacturing process of the package board | substrate by embodiment of this invention. 本発明の実施形態によるパッケージ基板の製造過程を示すための断面図である。It is sectional drawing for showing the manufacturing process of the package board | substrate by embodiment of this invention. 本発明の実施形態によるパッケージ基板の製造過程を示すための断面図である。It is sectional drawing for showing the manufacturing process of the package board | substrate by embodiment of this invention. 本発明の実施形態によるパッケージ基板の製造過程を示すための断面図である。It is sectional drawing for showing the manufacturing process of the package board | substrate by embodiment of this invention.

以下、図面を参照して本発明の具体的な実施形態を説明する。しかし、これは例示に過ぎず、本発明はこれに限定されない。   Hereinafter, specific embodiments of the present invention will be described with reference to the drawings. However, this is only an example, and the present invention is not limited to this.

本発明を説明するにあたり、本発明に係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。また、後述する用語は本発明においての機能を考慮して定義された用語であり、これは使用者、運用者の意図または慣例などによって変わることができる。従って、その定義は本明細書の全体における内容を基に下すべきであろう。   In describing the present invention, when it is determined that a specific description of a known technique related to the present invention may obscure the gist of the present invention, a detailed description thereof will be omitted. Further, the terms described later are terms defined in consideration of the function in the present invention, and this can be changed depending on the intention or custom of the user or the operator. Therefore, the definition should be based on the contents throughout this specification.

本発明の技術的思想は請求範囲によって決まり、以下の実施形態は本発明の技術的思想を本発明が属する技術分野において通常の知識を有する者に効率的に説明するための一つの手段に過ぎない。   The technical idea of the present invention is determined by the scope of the claims, and the following embodiments are merely one means for efficiently explaining the technical idea of the present invention to those who have ordinary knowledge in the technical field to which the present invention belongs. Absent.

図1は本発明の実施形態によるパッケージ基板を示す断面図であり、図2から図7は本発明の実施形態によるパッケージ基板の製造過程を示す断面図である。   FIG. 1 is a cross-sectional view showing a package substrate according to an embodiment of the present invention, and FIGS.

図1から図7に示されたように、本発明の実施形態によるパッケージ基板は、絶縁基板100の上部に形成されている金属パッド110と、前記金属パッド110の上部に形成されている拡散防止層200と、前記拡散防止層200の上部に形成されているめっき層300と、を含む。   1 to 7, the package substrate according to the embodiment of the present invention includes a metal pad 110 formed on an insulating substrate 100 and a diffusion barrier formed on the metal pad 110. A layer 200 and a plating layer 300 formed on the diffusion barrier layer 200.

前記絶縁基板100は、金属パッド110、拡散防止層200およびめっき層300を形成するための支持体の役割を果たすものであり、絶縁素材からなることができる。ここで、絶縁基板100は、ABF(Ajinomoto Build up Film)を用いて微細回路を容易に実現するか、プリプレグ(Prepreg)を用いてパッケージ基板を薄く作製することができる。ただし、これに限定されず、エポキシ樹脂または改質されたエポキシ樹脂、ビスフェノールA樹脂、エポキシ-ノボラック樹脂、アラミド強化されるかガラス繊維強化されるか紙強化されたエポキシ樹脂などの樹脂材からなってもよい。   The insulating substrate 100 serves as a support for forming the metal pad 110, the diffusion prevention layer 200, and the plating layer 300, and may be made of an insulating material. Here, as the insulating substrate 100, a fine circuit can be easily realized using ABF (Ajinomoto Build Up Film), or a package substrate can be thinly formed using a prepreg. However, the present invention is not limited to this, and it is made of a resin material such as an epoxy resin or a modified epoxy resin, a bisphenol A resin, an epoxy-novolak resin, an aramid reinforced glass fiber reinforced or paper reinforced epoxy resin. May be.

前記絶縁基板100の少なくとも一面には金属パッド110が形成されることができる。ここで、金属パッド110は、電気伝導性を有する金属である銅(Cu)からなることができる。この際、金属パッド110は、絶縁基板100に無電解めっき法で形成されたシード層(図示せず)から選択された部分に電解めっき法で形成されることができ、後述する拡散防止層200およびめっき層300より厚く形成されることが好ましい。   A metal pad 110 may be formed on at least one surface of the insulating substrate 100. Here, the metal pad 110 may be made of copper (Cu), which is a metal having electrical conductivity. At this time, the metal pad 110 may be formed by electrolytic plating on a portion selected from a seed layer (not shown) formed on the insulating substrate 100 by electroless plating, and a diffusion prevention layer 200 described later. In addition, it is preferable to form a thicker layer than the plating layer 300.

また、前記金属パッド110が形成された領域以外の絶縁基板100の両面には絶縁基板100を保護するためのソルダレジスト120が形成されることができる。   In addition, a solder resist 120 for protecting the insulating substrate 100 may be formed on both surfaces of the insulating substrate 100 other than the region where the metal pad 110 is formed.

前記金属パッド110の上部には、金属パッド110の銅拡散現象を防止するための拡散防止層200が形成されることができる。ここで、拡散防止層200は、ニッケル(Ni)電解めっき法で形成されることができる。この際、拡散防止層200は、ニッケル(Ni)のみからなるか、ニッケル(Ni)とP(リン)、B(ホウ素)、W(タングステン)またはCo(コバルト)との合金からなってもよい。   A diffusion barrier layer 200 may be formed on the metal pad 110 to prevent a copper diffusion phenomenon of the metal pad 110. Here, the diffusion preventing layer 200 can be formed by a nickel (Ni) electrolytic plating method. At this time, the diffusion prevention layer 200 may be made of only nickel (Ni) or an alloy of nickel (Ni) and P (phosphorus), B (boron), W (tungsten), or Co (cobalt). .

さらに、前記拡散防止層200は、0.01〜5μmの厚さに形成されることができる。これは、拡散防止層200の厚さが0.01μmより薄く形成される場合には、金属パッド110の銅拡散現象を防止することができず、5μmより厚く形成される場合には、パッケージ基板の全体厚さが厚くなる問題があるためである。   Further, the diffusion prevention layer 200 may be formed to a thickness of 0.01 to 5 μm. This is because if the diffusion prevention layer 200 is formed to be thinner than 0.01 μm, the copper diffusion phenomenon of the metal pad 110 cannot be prevented, and if it is formed to be thicker than 5 μm, the package substrate This is because there is a problem that the overall thickness of the film becomes thick.

また、前記拡散防止層200は、金属パッド110の上部表面にのみ形成されることで、金属パッド110の微細ピッチ(fine pitch)を維持して、隣接する金属パッド110同士が接触する不良を防止することができる。   In addition, the diffusion prevention layer 200 is formed only on the upper surface of the metal pad 110, thereby maintaining a fine pitch of the metal pad 110 and preventing a defect in which adjacent metal pads 110 are in contact with each other. can do.

前記拡散防止層200の上部にはめっき層300が形成されることができる。ここで、めっき層300は、電気伝導性を有する金属である銅(Cu)からなることができ、拡散防止層200の上部に電解めっき法で形成されることができる。この際、めっき層300は、拡散防止層200の上部に形成されることで、拡散防止層200が酸化することを防止することができる。また、前記めっき層300が銅(Cu)からなることで、従来、金(Au)をめっきする工法に比べ、パッケージ基板の生産コストを下げることができ、金(Au)めっきのための別の工法を追加することなく、金属パッド110を形成する電解めっき法を再度行って形成することができ、これにより、製造コストを下げ、リードタイムを短縮することができる。   A plating layer 300 may be formed on the diffusion barrier layer 200. Here, the plating layer 300 can be made of copper (Cu), which is a metal having electrical conductivity, and can be formed on the diffusion prevention layer 200 by electrolytic plating. At this time, the plating layer 300 can be prevented from oxidizing the diffusion prevention layer 200 by being formed on the diffusion prevention layer 200. In addition, since the plating layer 300 is made of copper (Cu), the production cost of the package substrate can be reduced compared to the conventional method of plating gold (Au). Without adding a construction method, the electroplating method for forming the metal pad 110 can be performed again, thereby reducing the manufacturing cost and the lead time.

特に、前記めっき層300は、拡散防止層200の上部表面にのみ形成されることで、金属パッド110の微細ピッチ(fine pitch)を維持して、隣接する金属パッド110同士が接触する不良を防止することができる。   In particular, the plating layer 300 is formed only on the upper surface of the diffusion prevention layer 200, thereby maintaining a fine pitch of the metal pads 110 and preventing defects between adjacent metal pads 110 contacting each other. can do.

この際、前記めっき層300は、0.01〜5μmの厚さに形成されることができる。これは、めっき層300の厚さが0.01μmより薄く形成される場合には、後述するように、めっき層300の上部にはんだバンプ500により電子部品400が接合される際に、めっき層300とはんだバンプ500との結合力が低下する問題があり、5μmより厚く形成される場合には、パッケージ基板の全体厚さが厚くなる問題があるためである。   At this time, the plating layer 300 may be formed to a thickness of 0.01 to 5 μm. This is because, when the thickness of the plating layer 300 is less than 0.01 μm, as will be described later, when the electronic component 400 is joined to the upper portion of the plating layer 300 by the solder bump 500, the plating layer 300 is used. This is because the bonding strength between the solder bumps 500 and the solder bumps 500 is reduced, and when the thickness is larger than 5 μm, the entire thickness of the package substrate is increased.

特に、前記めっき層300と拡散防止層200の厚さは、はんだバンプ500との結合力を向上させるためにめっき層300と拡散防止層200の厚さが一致するように形成されるか、めっき層300の厚さが拡散防止層200の厚さより厚く形成されることが好ましい。   In particular, the thickness of the plating layer 300 and the diffusion prevention layer 200 may be formed so that the thickness of the plating layer 300 and the diffusion prevention layer 200 may be the same in order to improve the bonding strength between the solder bumps 500 or plating. The layer 300 is preferably formed to have a thickness greater than that of the diffusion preventing layer 200.

前記めっき層300の上部には、電子部品400が接合されることができる。電子部品400の下部に、めっき層300との接合のために銅(Cu)素材の電極410が形成されることができ、電極410とめっき層300との間にはんだバンプ500が形成されることで、電子部品400がめっき層300の上部に電気的に接合されることができる。   An electronic component 400 may be bonded to the top of the plating layer 300. An electrode 410 made of a copper (Cu) material can be formed below the electronic component 400 for bonding to the plating layer 300, and a solder bump 500 is formed between the electrode 410 and the plating layer 300. Thus, the electronic component 400 can be electrically joined to the upper part of the plating layer 300.

ここで、前記めっき層300は、はんだバンプ500に吸収され、はんだバンプ500の主成分であるスズ(Sn)と結合して、スズ(Sn)-銅(Cu)またはスズ(Sn)-銅(Cu)-ニッケル(Ni)の金属間化合物(Intermetallic Compound、IMC)が形成されることができる。この際、めっき層300の下部に拡散防止層200が形成されることで、めっき層300にのみ金属間化合物が形成されることができる。   Here, the plating layer 300 is absorbed by the solder bumps 500 and combined with tin (Sn) which is the main component of the solder bumps 500 to form tin (Sn) -copper (Cu) or tin (Sn) -copper ( A Cu) -nickel (Ni) intermetallic compound (Intermetallic Compound, IMC) can be formed. At this time, by forming the diffusion prevention layer 200 below the plating layer 300, an intermetallic compound can be formed only in the plating layer 300.

また、前記めっき層300の上部に電子部品400が接合される際に、めっき層300の下部に形成された拡散防止層200により、はんだバンプ500はめっき層300の側面まで覆うように形成されることができる。   Further, when the electronic component 400 is joined to the upper part of the plating layer 300, the solder bump 500 is formed so as to cover the side surface of the plating layer 300 by the diffusion prevention layer 200 formed at the lower part of the plating layer 300. be able to.

したがって、本発明の実施形態によるパッケージ基板は、銅(Cu)素材の金属パッド110の上部にニッケル(Ni)素材の拡散防止層200と銅(Cu)素材のめっき層300が順次形成されることで、はんだバンプ500により電子部品400が接合される際に、拡散防止層200が金属パッド110の拡散を防止して、金属パッド110が消失することを防止し、ウィスカー(Whisker)が長く成長することを防止することができ、これにより、はんだバンプ500による電子部品400の接合に対する信頼性を向上させることができる。   Accordingly, in the package substrate according to the embodiment of the present invention, the nickel (Ni) material diffusion prevention layer 200 and the copper (Cu) material plating layer 300 are sequentially formed on the copper (Cu) material metal pad 110. Thus, when the electronic component 400 is bonded by the solder bump 500, the diffusion prevention layer 200 prevents the metal pad 110 from diffusing and prevents the metal pad 110 from disappearing, and the whisker grows longer. This can be prevented, and the reliability of the solder bump 500 for joining the electronic component 400 can be improved.

前記のように構成された本発明の実施形態によるパッケージ基板の製造過程について説明すると、次のとおりである。   The manufacturing process of the package substrate according to the embodiment of the present invention configured as described above will be described as follows.

まず、図2に示されたように、絶縁素材からなる絶縁基板100の両面にドライフィルム150を形成する。ここで、ドライフィルム150から金属パッド110が形成される領域を除去して開口部151を形成することができる。この際、ドライフィルム150は、後続工程であるめっき工程を行う際に金属パッド110が形成される領域以外の部分がめっきされることを防止する手段であって、露光、現像およびエッチングを順に行うフォトリソグラフィ法で開口部151が形成されたドライフィルム150を形成することができる。   First, as shown in FIG. 2, dry films 150 are formed on both surfaces of an insulating substrate 100 made of an insulating material. Here, the opening 151 can be formed by removing the region where the metal pad 110 is formed from the dry film 150. At this time, the dry film 150 is a means for preventing a portion other than a region where the metal pad 110 is formed when performing a plating process as a subsequent process, and sequentially performs exposure, development, and etching. The dry film 150 in which the opening 151 is formed can be formed by a photolithography method.

次に、図3に示されたように、金属パッド110を形成することができる。ここで、金属パッド110は、銅(Cu)素材からなることができる。この際、金属パッド110は、電解めっき法で形成することができ、ドライフィルム150の開口部151を充填するフィル(Fill)めっき法で形成することができる。   Next, as shown in FIG. 3, a metal pad 110 may be formed. Here, the metal pad 110 may be made of a copper (Cu) material. At this time, the metal pad 110 can be formed by an electrolytic plating method, and can be formed by a fill plating method that fills the opening 151 of the dry film 150.

次に、図4に示されたように、金属パッド110の上部に拡散防止層200を形成することができる。ここで、拡散防止層200は、ニッケル(Ni)またはニッケル(Ni)を含む合金素材からなることができる。この際、拡散防止層200は、ドライフィルム150が除去されていない状態で電解めっき法を行うことで、金属パッド110の上部表面にのみ形成することができる。   Next, as illustrated in FIG. 4, the diffusion prevention layer 200 may be formed on the metal pad 110. Here, the diffusion preventing layer 200 can be made of nickel (Ni) or an alloy material containing nickel (Ni). At this time, the diffusion preventing layer 200 can be formed only on the upper surface of the metal pad 110 by performing an electroplating method in a state where the dry film 150 is not removed.

次に、図5に示されたように、拡散防止層200の上部にめっき層300を形成することができる。ここで、めっき層300は、銅(Cu)素材からなることができる。この際、めっき層300は、ドライフィルム150が除去されていない状態で電解めっき法を行うことで、拡散防止層200の上部表面にのみ形成することができる。   Next, as shown in FIG. 5, a plating layer 300 can be formed on the diffusion prevention layer 200. Here, the plating layer 300 may be made of a copper (Cu) material. At this time, the plating layer 300 can be formed only on the upper surface of the diffusion prevention layer 200 by performing an electrolytic plating method in a state where the dry film 150 is not removed.

次に、図6に示されたように、ドライフィルム150を除去する。   Next, as shown in FIG. 6, the dry film 150 is removed.

また、図7に示されたように、めっき層300の上部に、はんだバンプ500により電子部品400を接合することができる。   Further, as shown in FIG. 7, the electronic component 400 can be joined to the upper part of the plating layer 300 by the solder bump 500.

この際、銅(Cu)素材の金属パッド110とめっき層300との間にニッケル(Ni)素材の拡散防止層200が形成されることで、金属パッド110が拡散して消失することを防止し、ウィスカー(Whisker)が成長することを防止することができ、これにより、はんだバンプ500により電子部品400の接合に対する信頼性を向上させることができる。   At this time, the nickel (Ni) material diffusion prevention layer 200 is formed between the copper (Cu) material metal pad 110 and the plating layer 300 to prevent the metal pad 110 from diffusing and disappearing. The whisker can be prevented from growing, and the reliability of the electronic component 400 can be improved by the solder bump 500.

以上、代表的な実施形態を参照して本発明に対して詳細に説明したが、本発明に属する技術分野において通常の知識を有する者であれば、上述の実施形態に対して本発明の範囲を外れない限度内で様々な変形が可能であることを理解するのであろう。   As described above, the present invention has been described in detail with reference to the representative embodiments. However, those who have ordinary knowledge in the technical field belonging to the present invention can apply the scope of the present invention to the above-described embodiments. It will be understood that various modifications are possible without departing from the above.

従って、本発明の権利範囲は上述の実施形態に限定されてはならず、後述する特許請求範囲だけでなくこの特許請求範囲と均等なものによって決められるべきである。   Therefore, the scope of rights of the present invention should not be limited to the above-described embodiments, but should be determined not only by the claims described later but also by the equivalents to the claims.

100 絶縁基板
110 金属パッド
200 拡散防止層
300 めっき層
400 電子部品
500 はんだバンプ
100 Insulating substrate 110 Metal pad 200 Diffusion prevention layer 300 Plating layer 400 Electronic component 500 Solder bump

Claims (8)

絶縁基板の上部に形成されている金属パッドと、
前記金属パッドの上部に形成されている拡散防止層と、
前記拡散防止層の上部に形成されているめっき層と、を含む、パッケージ基板。
Metal pads formed on top of the insulating substrate;
A diffusion preventing layer formed on the metal pad;
And a plating layer formed on the diffusion prevention layer.
前記拡散防止層は、ニッケル(Ni)またはニッケル(Ni)を含む合金素材からなる、請求項1に記載のパッケージ基板。   The package substrate according to claim 1, wherein the diffusion prevention layer is made of nickel (Ni) or an alloy material containing nickel (Ni). 前記拡散防止層は、0.01〜5μmの厚さに形成される、請求項2に記載のパッケージ基板。   The package substrate according to claim 2, wherein the diffusion prevention layer is formed to a thickness of 0.01 to 5 μm. 前記拡散防止層は、前記金属パッドの上部表面にのみ形成される、請求項2に記載のパッケージ基板。   The package substrate according to claim 2, wherein the diffusion prevention layer is formed only on an upper surface of the metal pad. 前記めっき層は、銅(Cu)または銅(Cu)を含む合金素材からなる、請求項2に記載のパッケージ基板。   The package substrate according to claim 2, wherein the plating layer is made of copper (Cu) or an alloy material containing copper (Cu). 前記めっき層は、0.01〜5μmの厚さに形成される、請求項5に記載のパッケージ基板。   The package substrate according to claim 5, wherein the plating layer is formed to a thickness of 0.01 to 5 μm. 前記めっき層は、前記拡散防止層の上部表面にのみ形成される、請求項5に記載のパッケージ基板。   The package substrate according to claim 5, wherein the plating layer is formed only on an upper surface of the diffusion prevention layer. 前記めっき層の上部には、はんだバンプにより電子部品が電気的に連結される、請求項1に記載のパッケージ基板。   The package substrate according to claim 1, wherein an electronic component is electrically connected to the upper part of the plating layer by a solder bump.
JP2014020118A 2013-10-07 2014-02-05 Package substrate Pending JP2015076598A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0119266 2013-10-07
KR20130119266A KR20150040577A (en) 2013-10-07 2013-10-07 A package substrate

Publications (1)

Publication Number Publication Date
JP2015076598A true JP2015076598A (en) 2015-04-20

Family

ID=53001199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014020118A Pending JP2015076598A (en) 2013-10-07 2014-02-05 Package substrate

Country Status (2)

Country Link
JP (1) JP2015076598A (en)
KR (1) KR20150040577A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784203B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004300570A (en) * 2003-03-18 2004-10-28 Ngk Spark Plug Co Ltd Wiring board
JP2010056110A (en) * 2008-08-26 2010-03-11 Shinko Electric Ind Co Ltd Wiring board, semiconductor package, and method of manufacturing the same
JP2011243714A (en) * 2010-05-18 2011-12-01 Ngk Spark Plug Co Ltd Multilayer wiring board
JP2012186296A (en) * 2011-03-04 2012-09-27 Shinko Electric Ind Co Ltd Wiring board and manufacturing method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004300570A (en) * 2003-03-18 2004-10-28 Ngk Spark Plug Co Ltd Wiring board
JP2010056110A (en) * 2008-08-26 2010-03-11 Shinko Electric Ind Co Ltd Wiring board, semiconductor package, and method of manufacturing the same
JP2011243714A (en) * 2010-05-18 2011-12-01 Ngk Spark Plug Co Ltd Multilayer wiring board
JP2012186296A (en) * 2011-03-04 2012-09-27 Shinko Electric Ind Co Ltd Wiring board and manufacturing method of the same

Also Published As

Publication number Publication date
KR20150040577A (en) 2015-04-15

Similar Documents

Publication Publication Date Title
TWI646875B (en) Printed circuit board, manufacturing method thereof and semiconductor package using same
US20100230810A1 (en) Flip chip semiconductor package and fabrication method thereof
TW201824500A (en) Chip package structure and manufacturing method thereof
US9991197B2 (en) Fabrication method of semiconductor package
TWI493671B (en) Package substrate having holder and fabricating method thereof, package structure having holder and fabricating method thereof
JP2009076851A (en) Packaging substrate structure, and method for manufacturing same
US20140159235A1 (en) Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus
JP5611315B2 (en) Package carrier
JP2013138115A (en) Packaging substrate having support, method of fabricating the same, package structure having support, and method of fabricating the same
JP5891295B2 (en) Semiconductor device
US10276465B2 (en) Semiconductor package assembly
JP2013065811A (en) Printed circuit board and method for manufacturing the same
US8796867B2 (en) Semiconductor package and fabrication method thereof
Ooida et al. Advanced Packaging Technologies supporting new semiconductor application
JP2015076598A (en) Package substrate
TWI500129B (en) Semiconductor flip-chip bonding structure and process
WO2018135325A1 (en) Electronic component, method for manufacturing electronic component, and electronic device
JP2018200952A (en) Electronic component, manufacturing method for electronic component, and electronic apparatus
JP2007019275A (en) Substrate, semiconductor device, and manufacturing method thereof
JP2010092974A (en) Semiconductor device and method of manufacturing the same, and electronic device
JP2009277838A (en) Method of manufacturing semiconductor device, substrate tray, and substrate storage device
KR20130027870A (en) Package substrate and manufacturing method of package
TW201347124A (en) Semiconductor package and method for fabricating the same
JP2017222905A (en) Shielding sheet for electroplating
JP2013074297A (en) Semiconductor chip package and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170627