JP2015074591A - Manufacturing method of semiconductor layer of group iii nitride - Google Patents

Manufacturing method of semiconductor layer of group iii nitride Download PDF

Info

Publication number
JP2015074591A
JP2015074591A JP2013212913A JP2013212913A JP2015074591A JP 2015074591 A JP2015074591 A JP 2015074591A JP 2013212913 A JP2013212913 A JP 2013212913A JP 2013212913 A JP2013212913 A JP 2013212913A JP 2015074591 A JP2015074591 A JP 2015074591A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride semiconductor
semiconductor layer
pit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013212913A
Other languages
Japanese (ja)
Other versions
JP6178206B2 (en
Inventor
行常 住田
Yukitsune Sumida
行常 住田
豊 錦織
Yutaka Nishigori
豊 錦織
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Co Ltd
Original Assignee
Furukawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Co Ltd filed Critical Furukawa Co Ltd
Priority to JP2013212913A priority Critical patent/JP6178206B2/en
Publication of JP2015074591A publication Critical patent/JP2015074591A/en
Application granted granted Critical
Publication of JP6178206B2 publication Critical patent/JP6178206B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a new manufacturing method of a semiconductor layer of a group III nitride having few crystal defects.SOLUTION: A manufacturing method of a semiconductor layer of a group III nitride includes a pit formation step S10 for forming a plurality of funnel-shaped pits that have an oblong pit part extending in the thickness direction of a substrate and a wide pit part having a larger diameter than the oblong pit part on the substrate and linking to an end of the oblong pit part, and link to a dislocation formed on the substrate, and a growth step S20 for growing a group III nitride semiconductor in the transverse direction leaving at least a part of the funnel-shaped pits as a cavity.

Description

本発明は、III族窒化物半導体層の製造方法に関する。   The present invention relates to a method for manufacturing a group III nitride semiconductor layer.

特許文献１乃至３に、III族窒化物半導体層の製造方法が開示されている。具体的には、三次元的なファセット面を有するピットを結晶成長面に形成し、当該ファセット面を維持したまま、当該ピットを埋め込まないように（成長面にピットが存在する状態を維持して）単結晶ＧａＮを結晶成長させる方法が開示されている。これらの文献には、各々の製造方法により結晶欠陥を低減することができると記載されている。   Patent Documents 1 to 3 disclose a method for manufacturing a group III nitride semiconductor layer. Specifically, a pit having a three-dimensional facet surface is formed on the crystal growth surface, and the pit is not embedded while maintaining the facet surface (maintaining a state where the pit exists on the growth surface). ) A method for crystal growth of single crystal GaN is disclosed. These documents describe that crystal defects can be reduced by each manufacturing method.

特開２００１−１０２３０７号公報JP 2001-102307 A 特開２００５−２０９８０３号公報JP 2005-209803 A 特開２００６−１１７５３０号公報JP 2006-117530 A

特許文献１乃至３に記載の技術の場合、ピットを埋め込まないように成長した単結晶ＧａＮ膜の表面（成長面）に、三次元的なファセット面を有するピットが残存する。このように、表面にピットが存在する単結晶ＧａＮ膜は、デバイスを形成するための基板として好ましくない。例えば、ピットを無視し、ピットのある領域及びない領域を見極めることなく、当該単結晶ＧａＮ膜上にデバイスを形成すると、各デバイス下におけるピットの有無及びその数等に起因して、デバイス特性にばらつきが生じ得る。当該不都合を回避する手段として、ピットのない領域を選別し、当該領域にのみデバイスを形成する手段が考えられる。しかし、ピットのない領域を選別する作業は面倒であり、生産効率が悪くなる。また、単結晶ＧａＮ膜上におけるデバイスを形成できる面積が小さくなってしまう。   In the techniques described in Patent Documents 1 to 3, pits having a three-dimensional facet surface remain on the surface (growth surface) of the single crystal GaN film grown without embedding the pits. Thus, a single crystal GaN film having pits on the surface is not preferable as a substrate for forming a device. For example, ignoring the pits and forming a device on the single crystal GaN film without identifying the areas with and without the pits, the device characteristics are affected by the presence and number of pits under each device. Variations can occur. As a means for avoiding the inconvenience, a means for selecting a region having no pit and forming a device only in the region can be considered. However, the operation of selecting an area without a pit is troublesome and the production efficiency is deteriorated. In addition, the area where a device can be formed on the single crystal GaN film is reduced.

本発明では、従来にない製造方法で、結晶欠陥の少ないIII族窒化物半導体層を製造することを課題とする。   It is an object of the present invention to manufacture a group III nitride semiconductor layer with few crystal defects by an unprecedented manufacturing method.

本発明によれば、
下地基板に、前記下地基板の厚さ方向に伸びている縦長ピット部分と、前記縦長ピット部分よりも大きい直径を有するとともに前記縦長ピット部分の一端と繋がっている幅広ピット部分と、を有し、かつ、前記下地基板に形成された転位と繋がる漏斗形状ピットを複数形成するピット形成工程と、
前記ピット形成工程の後、前記下地基板の上に、前記漏斗形状ピットの少なくとも一部分を空隙として残して、III族窒化物半導体を横方向成長させる成長工程と、
を有するIII族窒化半導体層の製造方法が提供される。 According to the present invention,
The base substrate has a vertically long pit portion extending in the thickness direction of the base substrate, and a wide pit portion having a diameter larger than that of the vertically long pit portion and connected to one end of the vertically long pit portion, And a pit formation step of forming a plurality of funnel-shaped pits connected to dislocations formed on the base substrate,
After the pit formation step, on the base substrate, a growth step of laterally growing a group III nitride semiconductor leaving at least a part of the funnel-shaped pit as a gap,
There is provided a method for producing a group III nitride semiconductor layer comprising:

また、本発明によれば、
下地基板と、
前記下地基板の上に形成されたIII族窒化物半導体層とを有し、
前記下地基板には、前記下地基板の厚さ方向に伸びている縦長ピット部分と、前記縦長ピット部分よりも大きい直径を有するとともに前記縦長ピット部分の一端と繋がっている幅広ピット部分とを有する漏斗形状ピットが複数存在し、
前記漏斗形状ピットの少なくとも一部は前記下地基板に形成された転位と繋がり、
前記漏斗形状ピットの少なくとも一部分は空隙となっているIII族窒化半導体基板が提供される。 Moreover, according to the present invention,
A base substrate;
A group III nitride semiconductor layer formed on the base substrate;
The base substrate includes a vertical pit portion extending in the thickness direction of the base substrate, and a wide pit portion having a diameter larger than the vertical pit portion and connected to one end of the vertical pit portion. There are multiple shape pits,
At least a part of the funnel-shaped pit is connected to dislocations formed on the base substrate,
A group III nitride semiconductor substrate in which at least a part of the funnel-shaped pit is a void is provided.

本発明によれば、従来にない製造方法で、結晶欠陥の少ないIII族窒化物半導体層を製造することができる。   According to the present invention, a group III nitride semiconductor layer with few crystal defects can be manufactured by an unprecedented manufacturing method.

本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例を示すフローチャートである。It is a flowchart which shows an example of the flow of a process of the manufacturing method of the group III nitride semiconductor layer of this embodiment. 本実施形態の漏斗形状ピットの一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the funnel shape pit of this embodiment. 本実施形態の漏斗形状ピットの一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the funnel shape pit of this embodiment. 本実施形態の漏斗形状ピットの一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the funnel shape pit of this embodiment. 本実施形態の漏斗形状ピットの一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the funnel shape pit of this embodiment. 本実施形態の下地基板の上にIII族窒化物半導体層を形成した状態の一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the state which formed the group III nitride semiconductor layer on the base substrate of this embodiment. 本実施形態の下地基板の上にIII族窒化物半導体層を形成した状態の一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the state which formed the group III nitride semiconductor layer on the base substrate of this embodiment. 本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例を示すフローチャートである。It is a flowchart which shows an example of the flow of a process of the manufacturing method of the group III nitride semiconductor layer of this embodiment. 本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the flow of a process of the manufacturing method of the group III nitride semiconductor layer of this embodiment. 本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the flow of a process of the manufacturing method of the group III nitride semiconductor layer of this embodiment. 本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例を示すフローチャートである。It is a flowchart which shows an example of the flow of a process of the manufacturing method of the group III nitride semiconductor layer of this embodiment.

以下、本発明のIII族窒化物半導体層およびIII族窒化物半導体層の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。   Hereinafter, embodiments of a group III nitride semiconductor layer and a method for manufacturing a group III nitride semiconductor layer of the present invention will be described with reference to the drawings. The drawings are only schematic diagrams for explaining the configuration of the invention, and the size, shape, number, and ratio of different member sizes are not limited to those shown in the drawings.

＜第１の実施形態＞
図１は、本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例を示すフローチャートである。図示するように、本実施形態のIII族窒化物半導体層の製造方法は、ピット形成工程Ｓ１０と、成長工程Ｓ２０とを有する。 <First Embodiment>
FIG. 1 is a flowchart showing an example of the processing flow of the method for producing a group III nitride semiconductor layer of the present embodiment. As shown in the drawing, the method for manufacturing a group III nitride semiconductor layer of the present embodiment includes a pit formation step S10 and a growth step S20.

ピット形成工程Ｓ１０では、下地基板１０に、複数の漏斗形状ピット２０を形成する。   In the pit formation step S <b> 10, a plurality of funnel-shaped pits 20 are formed on the base substrate 10.

下地基板１０は、例えば、ＧａＮ基板、ＡｌＮ基板、ＧａＮ ｏｎ サファイア基板、ＧａＮ ｏｎ ＳｉＣ基板、ＧａＮ ｏｎ Ｓｉ基板などの、窒化物半導体基板等とすることができる。下地基板１０の厚さは、例えば１００μｍ以上１０００μｍ以下である。下地基板１０には、転位３０が存在する。   The base substrate 10 can be, for example, a nitride semiconductor substrate such as a GaN substrate, an AlN substrate, a GaN on sapphire substrate, a GaN on SiC substrate, or a GaN on Si substrate. The thickness of the base substrate 10 is, for example, not less than 100 μm and not more than 1000 μm. Dislocations 30 exist in the base substrate 10.

漏斗形状ピット２０は、下地基板１０の厚さ方向に伸びている縦長ピット部分２２と、縦長ピット部分２２よりも大きい直径を有するとともに縦長ピット部分１１の一端と繋がっている幅広ピット部分２１とを有する。そして、漏斗形状ピット２０は、下地基板１０に形成された転位３０と繋がる。すなわち、漏斗形状ピット２０の壁面に転位３０が到達している。漏斗形状ピット２０は、下地基板１０の第１の面において一端が開口する。なお、第１の面は、後の工程で、III族窒化物半導体（ＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））を成長させる面（成長面）である。 The funnel-shaped pit 20 includes a vertically long pit portion 22 extending in the thickness direction of the base substrate 10 and a wide pit portion 21 having a diameter larger than that of the vertically long pit portion 22 and connected to one end of the vertically long pit portion 11. Have. The funnel-shaped pit 20 is connected to the dislocation 30 formed on the base substrate 10. That is, the dislocation 30 reaches the wall surface of the funnel-shaped pit 20. One end of the funnel-shaped pit 20 is opened on the first surface of the base substrate 10. Note that the first surface is a group III nitride semiconductor (Al x Ga 1-xy In y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1)) in a later step. It is the surface (growth surface) on which the material is grown.

ここで、図２乃至５に、漏斗形状ピット２０の一例を示す。図２乃至５は、下地基板１０の断面模式図であり、一つの漏斗形状ピット２０を抽出して示している。図示する漏斗形状ピット２０はあくまで一例であり、形状、深さ、縦長ピット部分２２と幅広ピット部分との深さ比及び直径比、漏斗形状ピット２０の深さと下地基板１０の厚さの比等の詳細な設計は、図示するものに限定されない。   Here, FIGS. 2 to 5 show an example of the funnel-shaped pit 20. 2 to 5 are schematic cross-sectional views of the base substrate 10 and show one funnel-shaped pit 20 extracted. The illustrated funnel-shaped pit 20 is merely an example, and the shape, depth, depth ratio and diameter ratio between the vertically long pit portion 22 and the wide pit portion, the ratio of the depth of the funnel-shaped pit 20 to the thickness of the base substrate 10, etc. The detailed design is not limited to what is shown.

図２に示す例の場合、下地基板１０の第１の面（図中、上側の面）に、一端が開口した漏斗形状ピット２０が存在している。漏斗形状ピット２０は、下地基板１０の厚さ方向に伸びている縦長ピット部分２２と、縦長ピット部分２２よりも大きい直径を有するとともに縦長ピット部分１１の一端と繋がっている幅広ピット部分２１とを有している。そして、転位３０が縦長ピット部分２２の先端付近と繋がっている。   In the case of the example shown in FIG. 2, a funnel-shaped pit 20 having one end opened exists on the first surface (upper surface in the drawing) of the base substrate 10. The funnel-shaped pit 20 includes a vertically long pit portion 22 extending in the thickness direction of the base substrate 10 and a wide pit portion 21 having a diameter larger than that of the vertically long pit portion 22 and connected to one end of the vertically long pit portion 11. Have. The dislocation 30 is connected to the vicinity of the tip of the vertically long pit portion 22.

図３に示す例においても、下地基板１０の第の１面（図中、上側の面）に、図２に示す例と同様の漏斗形状ピット２０が存在している。そして、転位３０が縦長ピット部分２２の中間付近とつながっている。   Also in the example shown in FIG. 3, funnel-shaped pits 20 similar to those in the example shown in FIG. 2 exist on the first surface (upper surface in the drawing) of the base substrate 10. The dislocation 30 is connected to the vicinity of the middle of the vertically long pit portion 22.

図４に示す例においても、下地基板１０の第の１面（図中、上側の面）に、図２に示す例と同様の漏斗形状ピット２０が存在している。そして、転位３０が幅広ピット部分２１と繋がっている。   Also in the example shown in FIG. 4, funnel-shaped pits 20 similar to those in the example shown in FIG. 2 are present on the first surface (upper surface in the drawing) of the base substrate 10. The dislocation 30 is connected to the wide pit portion 21.

図５に示す例の場合、下地基板１０の第の１面（図中、上側の面）に、図２に示す例と同様の漏斗形状ピット２０が２つ存在している。２つの漏斗形状ピット２０は幅広ピット部分２１において互いに接続している。そして、転位３０が縦長ピット部分２２及び幅広ピット部分２１と繋がっている。なお、３つ以上の漏斗形状ピット２０が、幅広ピット部分２１において互いに接続していてもよい。   In the example shown in FIG. 5, two funnel-shaped pits 20 similar to those in the example shown in FIG. 2 are present on the first surface (upper surface in the drawing) of the base substrate 10. The two funnel-shaped pits 20 are connected to each other at the wide pit portion 21. The dislocation 30 is connected to the vertically long pit portion 22 and the wide pit portion 21. Note that three or more funnel-shaped pits 20 may be connected to each other at the wide pit portion 21.

縦長ピット部分２２は、例えばアスペクト比（＝深さ／直径）が３．５以上である。縦長ピット部分２２の深さは、例えば１０００ｎｍ以上かつ１００００ｎｍ以下、直径は、例えば１００ｎｍ以上かつ１０００nm以下とすることができる。一方、幅広ピット部分２１の深さは、例えば１０ｎｍ以上かつ１００nm以下、直径は、例えば１２０nm以上かつ１００００nm以下とすることができる。幅広ピット部分２１及び縦長ピット部分２２の平面形状は、例えば六角形である。   The vertically long pit portion 22 has an aspect ratio (= depth / diameter) of 3.5 or more, for example. The depth of the vertically long pit portion 22 can be, for example, 1000 nm or more and 10,000 nm or less, and the diameter can be, for example, 100 nm or more and 1000 nm or less. On the other hand, the depth of the wide pit portion 21 can be, for example, 10 nm to 100 nm, and the diameter can be, for example, 120 nm to 10000 nm. The planar shape of the wide pit portion 21 and the vertically long pit portion 22 is, for example, a hexagon.

本実施形態において、このような漏斗形状ピット２０を下地基板１０に生成する方法は特段制限されないが、以下の実施形態で一例を説明する。   In the present embodiment, a method for generating such a funnel-shaped pit 20 on the base substrate 10 is not particularly limited, but an example will be described in the following embodiment.

図１に戻り、成長工程Ｓ２０は、ピット形成工程Ｓ１０の後に行われる。成長工程Ｓ２０では、下地基板１０の第１の面上に、漏斗形状ピット２０の少なくとも一部分を空隙として残して、III族窒化物半導体を横方向成長させることで、III族窒化物半導体層４０を形成する。   Returning to FIG. 1, the growth step S20 is performed after the pit formation step S10. In the growth step S20, the group III nitride semiconductor layer 40 is formed by laterally growing the group III nitride semiconductor on the first surface of the base substrate 10 while leaving at least part of the funnel-shaped pits 20 as voids. Form.

III族窒化物半導体を横方向成長させる手段は特段制限されず、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置またはＨＶＰＥ（Hydride Vapor. Phase Epitaxy）装置を用いたエピタキシャル成長を利用することができる。成長条件は設計的事項である。III族窒化物半導体層４０は、下地基板１０と同種であってもよいし、異種であってもよい。III族窒化物半導体４０の厚さは、例えば１５μｍである。   The means for laterally growing the group III nitride semiconductor is not particularly limited, and epitaxial growth using a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus or an HVPE (Hydride Vapor. Phase Epitaxy) apparatus can be used. Growth conditions are a matter of design. Group III nitride semiconductor layer 40 may be the same as or different from base substrate 10. The thickness of the group III nitride semiconductor 40 is, for example, 15 μm.

漏斗形状ピット２０を有する下地基板１０上に、上述のような通常の方法でIII族窒化物半導体を成長させた場合、上述のような構成（例：アスペクト比、深さ、直径）を有する縦長ピット部分２２の内部にはIII族窒化物半導体がほとんど、または全く埋め込まれず（特に底の方）、縦長ピット部分２２の少なくとも一部分が空隙として残る。すなわち、縦長ピット部分２２の内壁の少なくとも一部分からは、III族窒化物半導体が成長しない。一方、上述のような構成（深さ、直径）を有する幅広ピット部分２１の少なくとも一部分はIII族窒化物半導体で埋められる。すなわち、幅広ピット部分２１の内壁の少なくとも一部分からは、III族窒化物半導体が成長する。   When a group III nitride semiconductor is grown on the base substrate 10 having the funnel-shaped pit 20 by the usual method as described above, the vertically long structure having the above-described configuration (eg, aspect ratio, depth, diameter) is obtained. The group III nitride semiconductor is hardly or not embedded at all inside the pit portion 22 (particularly toward the bottom), and at least a portion of the vertically long pit portion 22 remains as a void. That is, the group III nitride semiconductor does not grow from at least a part of the inner wall of the vertically long pit portion 22. On the other hand, at least a portion of the wide pit portion 21 having the above-described configuration (depth and diameter) is filled with a group III nitride semiconductor. That is, a group III nitride semiconductor grows from at least a part of the inner wall of the wide pit portion 21.

以上説明した本実施形態のIII族窒化物半導体層の製造方法により、
下地基板と、
前記下地基板の上に形成されたIII族窒化物半導体層とを有し、
前記下地基板には、前記下地基板の厚さ方向に伸びている縦長ピット部分と、前記縦長ピット部分よりも大きい直径を有するとともに前記縦長ピット部分の一端と繋がっている幅広ピット部分とを有する漏斗形状ピットが複数存在し、
前記漏斗形状ピットの少なくとも一部は前記下地基板に形成された転位と繋がり、
前記漏斗形状ピットの少なくとも一部分は空隙となっているIII族窒化半導体基板が実現される。 By the method for producing a group III nitride semiconductor layer of the present embodiment described above,
A base substrate;
A group III nitride semiconductor layer formed on the base substrate;
The base substrate includes a vertical pit portion extending in the thickness direction of the base substrate, and a wide pit portion having a diameter larger than the vertical pit portion and connected to one end of the vertical pit portion. There are multiple shape pits,
At least a part of the funnel-shaped pit is connected to dislocations formed on the base substrate,
A group III nitride semiconductor substrate in which at least a part of the funnel-shaped pit is a void is realized.

次に、本実施形態の作用効果について説明する。   Next, the effect of this embodiment is demonstrated.

本実施形態では、下地基板１０に転位３０と繋がる漏斗形状ピット２０を形成し、その後、漏斗形状ピット２０の少なくとも一部分を空隙として残して、III族窒化物半導体を横方向成長させることで、III族窒化物半導体層４０を形成する。このような特徴的な構成により、本実施形態では、III族窒化物半導体層４０における転位の数、より具体的には、III族窒化物半導体層４０の表面（成長面）に現れる転位の数を減少させることができる。以下、図６及び７を用いてその理由を説明する。   In the present embodiment, the funnel-shaped pit 20 connected to the dislocation 30 is formed on the base substrate 10, and then the group III nitride semiconductor is laterally grown by leaving at least a part of the funnel-shaped pit 20 as a gap. Group nitride semiconductor layer 40 is formed. With such a characteristic configuration, in this embodiment, the number of dislocations in the group III nitride semiconductor layer 40, more specifically, the number of dislocations appearing on the surface (growth surface) of the group III nitride semiconductor layer 40. Can be reduced. Hereinafter, the reason will be described with reference to FIGS.

図６は、図２に示す下地基板１０の上に、III族窒化物半導体層４０を形成した状態を示す。縦長ピット部分２２の少なくとも一部分はIII族窒化物半導体層４０で埋められず、空隙２３となっている。そして、幅広ピット部分２１の少なくとも一部分はIII族窒化物半導体層４０で埋められている。図６に示すように、転位３０が縦長ピット部分２２と繋がっている場合、すなわち、転位３０が空隙２３と繋がっている場合、空隙２３により、この転位３０がIII族窒化物半導体層４０に伝播する不都合を妨げることができる。   FIG. 6 shows a state in which a group III nitride semiconductor layer 40 is formed on the base substrate 10 shown in FIG. At least a portion of the vertically long pit portion 22 is not filled with the group III nitride semiconductor layer 40, and becomes a void 23. At least a part of the wide pit portion 21 is filled with a group III nitride semiconductor layer 40. As shown in FIG. 6, when the dislocation 30 is connected to the vertically long pit portion 22, that is, when the dislocation 30 is connected to the gap 23, the dislocation 30 propagates to the group III nitride semiconductor layer 40 through the gap 23. Can prevent inconvenience.

図７は、図４に示す下地基板１０の上に、III族窒化物半導体層４０を形成した状態を示す。縦長ピット部分２２の少なくとも一部分はIII族窒化物半導体層４０で埋められず、空隙２３となっている。そして、幅広ピット部分２１の少なくとも一部分はIII族窒化物半導体層４０で埋められている。図７に示すように、転位３０が幅広ピット部分２１と繋がっている場合、幅広ピット部分２１の転位３０が位置する部分から成長したIII族窒化物半導体層４０に、この転位３０が伝播する。この転位３０は幅広ピット部分２１の内壁からIII族窒化物半導体の成長方向、すなわち横方向（下地基板１０の厚さ方向と垂直な方向。図の左右方向。）に進行する。このため、幅広ピット部分２１からIII族窒化物半導体層４０に伝播した転位３０が、III族窒化物半導体層４０の厚さ方向（図の上下方向）に進行し、表面（成長面）に現れる不都合を抑制することができる。   FIG. 7 shows a state in which a group III nitride semiconductor layer 40 is formed on the base substrate 10 shown in FIG. At least a portion of the vertically long pit portion 22 is not filled with the group III nitride semiconductor layer 40, and becomes a void 23. At least a part of the wide pit portion 21 is filled with a group III nitride semiconductor layer 40. As shown in FIG. 7, when the dislocation 30 is connected to the wide pit portion 21, the dislocation 30 propagates to the group III nitride semiconductor layer 40 grown from the portion where the dislocation 30 of the wide pit portion 21 is located. This dislocation 30 proceeds from the inner wall of the wide pit portion 21 in the growth direction of the group III nitride semiconductor, that is, in the lateral direction (direction perpendicular to the thickness direction of the underlying substrate 10; left-right direction in the figure). Therefore, the dislocation 30 propagated from the wide pit portion 21 to the group III nitride semiconductor layer 40 proceeds in the thickness direction (vertical direction in the figure) of the group III nitride semiconductor layer 40 and appears on the surface (growth surface). Inconvenience can be suppressed.

このように、本実施形態のIII窒化物半導体層の製造方法は、下地基板１０に残った空隙２３により、転位３０の伝播を抑制する。本実施形態では、特徴的なピット（縦長ピット部分２２を有するピット）を下地基板１０に形成することで、空隙２３を実現する。かかる場合、III窒化物半導体の製造工程を特に工夫する必要がないというメリットがある。   As described above, in the method of manufacturing the III nitride semiconductor layer according to the present embodiment, the propagation of the dislocations 30 is suppressed by the voids 23 remaining in the base substrate 10. In the present embodiment, the gap 23 is realized by forming characteristic pits (pits having the vertically long pit portions 22) on the base substrate 10. In such a case, there is an advantage that it is not necessary to devise the manufacturing process of the III nitride semiconductor.

しかし、上記手段の場合、空隙２３も縦長形状となる。かかる場合、空隙２３と転位３０を繋げる確率が低くなる場合がある。結果、十分な数の転位３０の伝播を抑制できない恐れがある。そこで、本実施形態のIII窒化物半導体層の製造方法は、さらに、下地基板１０に幅広ピット部分２１を形成する。この幅広ピット部分２１により、ピットと繋がる転位３０の数を十分に大きくすることができる。幅広ピット部分２１は空隙２３とならないが、上述の通り、幅広ピット部分２１の内壁からIII族窒化物半導体層４０に伝搬した転位３０が、III族窒化物半導体層４０の表面（成長面）に現れる不都合を抑制することができる。結果、幅広ピット部分２１と縦長ピット部分２２とにより、III族窒化物半導体層４０の表面（成長面）まで転位が到達する不都合を十分に抑制することができる。   However, in the case of the above means, the gap 23 is also in a vertically long shape. In such a case, the probability of connecting the void 23 and the dislocation 30 may be low. As a result, there is a possibility that propagation of a sufficient number of dislocations 30 cannot be suppressed. Therefore, in the method for manufacturing the III nitride semiconductor layer of this embodiment, the wide pit portion 21 is further formed on the base substrate 10. The wide pit portion 21 can sufficiently increase the number of dislocations 30 connected to the pit. Although the wide pit portion 21 does not become the void 23, as described above, the dislocations 30 propagated from the inner wall of the wide pit portion 21 to the group III nitride semiconductor layer 40 on the surface (growth surface) of the group III nitride semiconductor layer 40. Appearing inconvenience can be suppressed. As a result, the wide pit portion 21 and the vertically long pit portion 22 can sufficiently suppress the disadvantage that dislocations reach the surface (growth surface) of the group III nitride semiconductor layer 40.

＜第２の実施形態＞
本実施形態は、第１の実施形態の構成を基本とし、漏斗形状ピット２０を形成する手法の一例を開示する。 <Second Embodiment>
The present embodiment discloses an example of a technique for forming the funnel-shaped pit 20 based on the configuration of the first embodiment.

本実施形態のIII族窒化物半導体層の製造方法の処理の流れの一例は、第１の実施形態と同様、図１のフローチャートで示される。   An example of the processing flow of the method for manufacturing a group III nitride semiconductor layer of the present embodiment is shown in the flowchart of FIG. 1 as in the first embodiment.

図８は、ピット形成工程Ｓ１０の処理の流れの一例を示すフローチャートである。図示するように、本実施形態のピット形成工程Ｓ１０は、第１の保護膜形成工程Ｓ２１と、第１工程Ｓ２３と、第２の保護膜形成工程Ｓ２４と、第２工程Ｓ２５と、保護膜除去工程Ｓ２７とを有する。以下、図９及び図１０の断面模式図を用いてこれらの工程を説明する。   FIG. 8 is a flowchart showing an example of the processing flow of the pit formation step S10. As shown in the figure, the pit forming step S10 of the present embodiment includes a first protective film forming step S21, a first step S23, a second protective film forming step S24, a second step S25, and a protective film removal. Step S27. Hereinafter, these steps will be described with reference to schematic cross-sectional views of FIGS. 9 and 10.

第１の保護膜形成工程Ｓ２１では、下地基板１０の第１の面上に、第１の保護膜を形成する。例えば、図９の「１．ＳｉＯ２成膜」に示すように、ＧａＮ自立基板（下地基板１０）の第１の面上に、ＳｉＯ２膜（第１の保護膜）を生成する。ＳｉＯ２膜は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いて生成することができる。第１の保護膜は、その他、ＳｉＮ膜とすることもできる。第１の保護膜の膜厚は、１０ｎｍ以上３００ｎｍ以下、望ましくは１５ｎｍ以上１００ｎｍ以下である。下地基板１０には、第１の面まで到達する転位３０が存在する。 In the first protective film formation step S <b> 21, a first protective film is formed on the first surface of the base substrate 10. For example, as shown in “1. SiO 2 film formation” in FIG. 9, an SiO 2 film (first protective film) is formed on the first surface of the GaN free-standing substrate (underlying substrate 10). The SiO 2 film can be generated using, for example, a plasma CVD (Chemical Vapor Deposition) method. In addition, the first protective film may be a SiN film. The thickness of the first protective film is 10 nm to 300 nm, preferably 15 nm to 100 nm. The underlying substrate 10 has dislocations 30 that reach the first surface.

図８に戻り、第１工程Ｓ２３では、下地基板１０に、一端が第１の面において開口する縦長ピットを形成する。具体的には、熱処理により、下地基板１０及び第１の保護膜の積層方向に伸び、第１の保護膜及び下地基板１０に跨るとともに、第１の保護膜の表面に開口部を有する縦長ピットを形成する。例えば、図９の「２．熱処理：Intentional Pitの形成」に示すように、ＧａＮ自立基板（下地基板１０）及びＳｉＯ２膜（第１の保護膜）に跨り、ＳｉＯ２膜（第１の保護膜）の表面に開口を有する縦長ピットを形成する。 Returning to FIG. 8, in the first step S <b> 23, vertically long pits having one end opened on the first surface are formed on the base substrate 10. Specifically, by heat treatment, a longitudinally long pit that extends in the stacking direction of the base substrate 10 and the first protective film, straddles the first protective film and the base substrate 10, and has an opening on the surface of the first protective film. Form. For example, in FIG. 9: As shown in "2. heat treatment Intentional formation of Pit" span GaN free-standing substrate (underlying substrate 10) and the SiO 2 film (first protective film), SiO 2 film (first protection A vertically long pit having an opening is formed on the surface of the film.

熱処理条件は、例えば以下のとおりである。
「第１の保護膜の膜厚」：１０ｎｍ以上３００ｎｍ以下、望ましくは１５ｎｍ以上１００ｎｍ以下
「熱処理温度」：１０００℃以上１２５０℃以下、望ましくは１１５０℃以上１１９０℃以下
「熱処理時間」：１０分以上６００分以下、望ましくは１８０分以上３６０分以下
「ＴＭＧａ流量」：１ｃｃｍ／ｍｉｎ以上５０ｃｃｍ／ｍｉｎ以下、望ましくは５ｃｃｍ／ｍｉｎ以上１５ｃｃｍ／ｍｉｎ以下
「ＮＨ３流量」：１ｓｌｍ／ｍｉｎ以上３０ｓｌｍ／ｍｉｎ以下、望ましくは４ｓｌｍ／ｍｉｎ以上１２ｓｌｍ／ｍｉｎ以下
「Ｈ２流量」：０ｓｌｍ／ｍｉｎ以上１５ｓｌｍ／ｍｉｎ以下、望ましくは１０ｓｌｍ／ｍｉｎ以上１５ｓｌｍ／ｍｉｎ以下
「Ｎ２流量」：０ｓｌｍ／ｍｉｎ以上１５ｓｌｍ／ｍｉｎ以下、望ましくは０ｓｌｍ／ｍｉｎ以上５ｓｌｍ／ｍｉｎ以下 The heat treatment conditions are, for example, as follows.
“Film thickness of first protective film”: 10 nm to 300 nm, preferably 15 nm to 100 nm “Heat treatment temperature”: 1000 ° C. to 1250 ° C., preferably 1150 ° C. to 1190 ° C. “Heat treatment time”: 10 minutes or more 600 minutes or less, desirably 180 minutes or more and 360 minutes or less “TMGa flow rate”: 1 ccm / min or more and 50 ccm / min or less, desirably 5 ccm / min or more and 15 ccm / min or less “NH 3 flow rate”: 1 slm / min or more and 30 slm / min or less Desirably, 4 slm / min to 12 slm / min or less “H 2 flow rate”: 0 slm / min to 15 slm / min, desirably 10 slm / min to 15 slm / min or less “N 2 flow rate”: 0 slm / min to 15 slm / min or less , Preferably 0 slm / m n more 5slm / min or less

本発明者は、このような条件で熱処理を行った場合、下地基板１０（例：ＧａＮ自立基板）の転位３０の終端部に接する第１の保護膜（例：ＳｉＯ２膜）が選択的に破壊され、その後、直下に露出した下地基板１０（例：ＧａＮ自立基板）が分解することで縦長ピットが形成されることを確認している。このようなメカニズムで縦長ピットが形成されるので、転位３０をある程度の確率で縦長ピットと繋げることができる。 When the present inventor performs the heat treatment under such conditions, the first protective film (eg, SiO 2 film) in contact with the terminal portion of the dislocation 30 of the base substrate 10 (eg, GaN free-standing substrate) is selectively used. It has been confirmed that longitudinal pits are formed when the underlying substrate 10 (eg, a GaN free-standing substrate) that has been destroyed and exposed immediately below is decomposed. Since the vertically long pits are formed by such a mechanism, the dislocation 30 can be connected to the vertically long pits with a certain probability.

図８に戻り、第２の保護膜形成工程Ｓ２４では、下地基板１０の第１の面と表裏の関係にある下地基板１０の第２の面上に、下地基板１０よりも所定のエッチング液にエッチングされ難い第２の保護膜を形成する。例えば、図９の「３．裏面にＳｉＯ２成膜」に示すように、ＧａＮ自立基板（下地基板１０）の第２の面上に、ＳｉＯ２膜（第１の保護膜）を生成する。所定のエッチング液は以下の第２工程Ｓ２５で用いられるエッチング液であり、例えば、リン酸と硫酸の混合液や、ＫＯＨ融解液、ＫＯＨ水溶液、ＴＭＡＨ溶液、ＴＭＡＨ水溶液とすることができる。第２の保護膜は、ＳｉＯ２膜や、ＳｉＮ膜とすることができる。例えば、第１の保護膜及び第２の保護膜はＳｉＯ２膜であり、下地基板１０はＧａＮ基板であり、所定のエッチング液はリン酸と硫酸の混合液である。 Returning to FIG. 8, in the second protective film forming step S <b> 24, a predetermined etching solution is applied to the second surface of the base substrate 10 that is in a front-back relationship with the first surface of the base substrate 10 rather than the base substrate 10. A second protective film that is difficult to be etched is formed. For example, as shown in "3. SiO 2 formed on the back surface" in FIG. 9, on the second surface of the GaN free-standing substrate (underlying substrate 10), to produce a SiO 2 film (first protective film). The predetermined etching solution is an etching solution used in the following second step S25, and can be, for example, a mixed solution of phosphoric acid and sulfuric acid, a KOH melt, a KOH aqueous solution, a TMAH solution, or a TMAH aqueous solution. The second protective film can be a SiO 2 film or a SiN film. For example, the first protective film and the second protective film are SiO 2 films, the base substrate 10 is a GaN substrate, and the predetermined etching solution is a mixed solution of phosphoric acid and sulfuric acid.

第２の保護膜は、例えばスパッタ法で生成することができる。第２の保護膜の膜厚は、例えば３００ｎｍ以上５００ｎｍ以下である。   The second protective film can be generated, for example, by sputtering. The film thickness of the second protective film is, for example, not less than 300 nm and not more than 500 nm.

なお、第２の保護膜形成工程Ｓ２４は第２工程の前に行えばよく、例えば、第１の保護膜形成工程Ｓ２１の前に行ってもよいし、第１の保護膜形成工程Ｓ２１の後かつ第１工程Ｓ２３の前に行ってもよいし、第１工程Ｓ２３の後に行ってもよい。   The second protective film forming step S24 may be performed before the second step, for example, may be performed before the first protective film forming step S21, or after the first protective film forming step S21. And it may be performed before the first step S23 or after the first step S23.

図８に戻り、第２工程Ｓ２５では、縦長ピットの開口側端部の一部分を径方向に拡張して幅広ピット部分２１を形成する。具体的には、エッチング処理により第１の保護膜及び下地基板１０の一部を除去し、縦長ピットの開口側の一部を径方向に拡張して幅広ピット部分２１を形成する。なお、エッチング処理として、例えば、第１の保護膜及び第２の保護膜が形成された下地基板１０を、第１の保護膜及び第２の保護膜より下地基板１０をエッチングし易い所定のエッチング液に侵漬する処理を行うことができる。   Returning to FIG. 8, in the second step S <b> 25, a wide pit portion 21 is formed by extending a part of the opening side end portion of the vertically long pit in the radial direction. Specifically, the first protective film and a part of the base substrate 10 are removed by an etching process, and a part on the opening side of the vertically long pit is expanded in the radial direction to form the wide pit part 21. As the etching process, for example, the base substrate 10 on which the first protective film and the second protective film are formed is subjected to predetermined etching that makes it easier to etch the base substrate 10 than the first protective film and the second protective film. A treatment of immersing in the liquid can be performed.

エッチング液に侵漬する処理は、例えば、以下の条件で行うことができる。
「エッチング液」：リン酸：硫酸＝３：１の混合液
「エッチング液温度」：１８０℃以上２４０℃以下、望ましくは２００℃以上２２０℃以下
「侵漬時間」：１時間以上５時間以下、望ましくは２時間以上５時間以下 The treatment of immersing in the etching solution can be performed under the following conditions, for example.
“Etching solution”: phosphoric acid: sulfuric acid = 3: 1 mixed solution “Etching solution temperature”: 180 ° C. or higher and 240 ° C. or lower, desirably 200 ° C. or higher and 220 ° C. or lower “immersion time”: 1 hour or longer and 5 hours or shorter, Desirably 2 to 5 hours

当該第２工程Ｓ２５により、例えば図１０の「４．りん硫処理」に示すように、縦長ピットの開口側端部の一部分が径方向に拡張し、幅広ピット部分２１が形成される。そして、縦長ピットの残存した部分が、縦長ピット部分２２となる。   By the second step S25, for example, as shown in “4. Phosphorus treatment” in FIG. 10, a part of the opening side end of the vertically long pit is expanded in the radial direction, and the wide pit portion 21 is formed. The portion where the vertically long pits remain becomes the vertically long pit portion 22.

図８に戻り、保護膜除去工程Ｓ２７では、第１の保護膜及び第２の保護膜を除去する。例えば、図１０の「５．ＨＦによるＳｉＯ２の除去＋有機洗浄」に示すように、ＨＦと有機洗浄により、両面に付いたＳｉＯ２膜（第１の保護膜及び第２の保護膜）と、ゴミを除去する。なお、その他の手法で第１の保護膜及び第２の保護膜を除去することもできる。 Returning to FIG. 8, in the protective film removing step S27, the first protective film and the second protective film are removed. For example, as shown in “5. Removal of SiO 2 with HF + Organic cleaning” in FIG. 10, SiO 2 films (first protective film and second protective film) attached to both surfaces by HF and organic cleaning, , Remove garbage. Note that the first protective film and the second protective film can be removed by other methods.

その後、図１０の「６．ＭＯＣＶＤによる再成長」に示すように、下地基板１０の上にIII族窒化物半導体を横方向成長させることで、III族窒化物半導体層４０を形成する。   Thereafter, as shown in “6. Re-growth by MOCVD” in FIG. 10, the group III nitride semiconductor layer 40 is formed by laterally growing the group III nitride semiconductor on the base substrate 10.

以上説明した処理によれば、下地基板１０に複数の漏斗形状ピット２０を形成することができる。また、以上説明した処理によれば、転位３０をある程度の確率で縦長ピット部分２２となる縦長ピットと繋げることができる。また、以上説明した処理によれば、縦長ピット部分２２の径を広げて幅広ピット部分２１を形成することができるので、仮に、転位３０と縦長ピット部分２２の位置がずれ、互いに繋がる状態とならなかった場合であっても、このような転位３０を、縦長ピット部分２２から径方向に広がる幅広ピット部分２１と高確率で繋げることができる。   According to the process described above, a plurality of funnel-shaped pits 20 can be formed on the base substrate 10. Moreover, according to the process demonstrated above, the dislocation 30 can be connected with the vertically long pit which becomes the vertically long pit part 22 with a certain probability. Further, according to the processing described above, the wide pit portion 21 can be formed by expanding the diameter of the vertically long pit portion 22, so that the positions of the dislocation 30 and the vertically long pit portion 22 are shifted and connected to each other. Even if not, such a dislocation 30 can be connected to the wide pit portion 21 extending in the radial direction from the vertically long pit portion 22 with a high probability.

また、上記第１工程Ｓ２３の熱処理の場合、ＴＭＧａを流して、ＳｉＯ２のＳｉとＧａを反応させ、ＳｉＯ２を組成変質させることで、縦長ピットを形成しているが、本発明者は、ＴＭＧａの流量が多過ぎるとピット部分からＧａＮの雑晶成長（ポリ成長）が起きてしまうことを確認している。そして、その結晶が残ったまま、下地基板１０にIII族窒化物半導体層４０となるIII族窒化物半導体を成長させると、その結晶に起因して、成長過程における接合時に転位が発生し、成長方向に伝播してしまうことを確認している。本実施形態では、第１工程Ｓ２３の熱処理におけるＴＭＧａの流量を上述のとおり適切に制御することで、ＧａＮの雑晶成長（ポリ成長）を抑制することができる。 Further, when the heat treatment of the first step S23, by flowing TMGa, by reacting SiO 2 Si and Ga, that is the composition alteration of SiO 2, but forms a vertical pit, the present inventors, It has been confirmed that if the flow rate of TMGa is too high, GaN miscellaneous crystal growth (poly growth) occurs from the pit portion. Then, when a group III nitride semiconductor to be the group III nitride semiconductor layer 40 is grown on the base substrate 10 with the crystals remaining, dislocations are generated at the time of bonding in the growth process due to the crystals. Confirmed to propagate in the direction. In the present embodiment, the GaN miscellaneous crystal growth (poly growth) can be suppressed by appropriately controlling the flow rate of TMGa in the heat treatment in the first step S23 as described above.

なお、上記処理の場合、第２工程Ｓ２５のエッチング処理の前に、下地基板１０の第２面を第２の保護膜で保護するので、当該エッチング処理により下地基板１０の第２面がガタガタになる不都合を抑制することができる。第２の面の平坦性の維持は、その後に行うIII族窒化物半導体の成長のために好ましい。   In the case of the above process, since the second surface of the base substrate 10 is protected by the second protective film before the etching process in the second step S25, the second surface of the base substrate 10 is rattled by the etching process. Can be suppressed. Maintaining the flatness of the second surface is preferable for the subsequent growth of the group III nitride semiconductor.

なお、第２の保護膜を形成しない変形例も可能である。この場合、図１１に示すように、ピット形成工程Ｓ１０は、第１の保護膜形成工程Ｓ２１と、第１工程Ｓ２３と、第２工程Ｓ２５と、保護膜除去工程Ｓ２７とを有することになる。そして、保護膜除去工程Ｓ２７では、第１の保護膜のみを除去することとなる。当該変形例の場合、保護膜除去工程Ｓ２７の後、かつ、III族窒化物半導体層４０を形成する前に、下地基板１０の第２面を加工（研磨など）して、平坦性を回復させてもよい。このようにすれば、III族窒化物半導体の成長を行うことができる。   A modification in which the second protective film is not formed is also possible. In this case, as shown in FIG. 11, the pit formation step S10 includes a first protective film formation step S21, a first step S23, a second step S25, and a protective film removal step S27. In the protective film removing step S27, only the first protective film is removed. In the case of the modified example, after the protective film removing step S27 and before forming the group III nitride semiconductor layer 40, the second surface of the base substrate 10 is processed (polished or the like) to restore flatness. May be. In this way, the group III nitride semiconductor can be grown.

＜実施例＞
下地基板１０として、厚さ４００μｍのＧａＮ自立基板を用意した。このＧａＮ自立基板の第１面（成長面）には、１．０×１０６ｃｍ−２程度の転位が存在した。このＧａＮ自立基板の第１面に、プラズマＣＶＤ法を用いて、膜厚１５ｎｍのＳｉＯ２膜（第１の保護膜）を成膜した（図９の「１．ＳｉＯ２成膜」参照。）。 <Example>
A GaN free-standing substrate having a thickness of 400 μm was prepared as the base substrate 10. Dislocations of about 1.0 × 10 6 cm −2 existed on the first surface (growth surface) of this GaN free-standing substrate. A SiO 2 film (first protective film) having a film thickness of 15 nm was formed on the first surface of the GaN free-standing substrate by plasma CVD (see “1. SiO 2 film formation” in FIG. 9). .

次に、第１面にＳｉＯ２膜を成膜したＧａＮ自立基板に対して、以下の条件で熱処理を行った（図９の「１．ＳｉＯ２成膜」参照。）。 Next, heat treatment was performed on the GaN free-standing substrate having the SiO 2 film formed on the first surface under the following conditions (see “1. SiO 2 film formation” in FIG. 9).

「熱処理温度」：１１６０℃
「熱処理時間」：３００分
「ＴＭＧａ流量」：５ｃｃｍ / ｍｉｎ
「ＮＨ３流量」： ８ｓｌｍ / ｍｉｎ
「Ｈ２流量」：１３．５ｓｌｍ / ｍｉｎ
「Ｎ２流量」： １．５ｓｌｍ / ｍｉｎ "Heat treatment temperature": 1160 ° C
“Heat treatment time”: 300 minutes “TMGa flow rate”: 5 ccm / min
“NH 3 flow rate”: 8 slm / min
“H 2 flow rate”: 13.5 slm / min
“N 2 flow rate”: 1.5 slm / min

熱処理後にＧａＮ自立基板をＳＥＭ像で観察すると、図９の「２．熱処理：Intentional Pitの形成」に示すように、ＧａＮ自立基板及びＳｉＯ２膜に跨り、ＳｉＯ２膜の表面に開口を有する縦長ピットが複数確認された。縦長ピットの直径は１００ｎｍ以上４００ｎｍ以下、深さは１０００ｎｍ以上８０００ｎｍ以下程度であった。 When the GaN free-standing substrate is observed with the SEM image after the heat treatment, as shown in “2. Heat treatment: formation of Intentional Pit” in FIG. 9, the GaN free-standing substrate straddles the GaN free-standing substrate and the SiO 2 film and has an opening on the surface of the SiO 2 film. Multiple pits were confirmed. The diameter of the vertically long pits was 100 nm to 400 nm, and the depth was about 1000 nm to 8000 nm.

次いで、ＧａＮ自立基板の第２面に、スパッタ法で、３００ｎｍ〜５００ｎｍ程度のＳｉＯ２膜（第２の保護膜）を成膜した（図９の「３．裏面にＳｉＯ２成膜」参照。）。 Then, the second surface of the GaN free-standing substrate, a sputtering method, thereby forming a 300nm~500nm about SiO 2 film (second protective layer) (see "3. SiO 2 formed on the back surface" in FIG. ).

その後、ＧａＮ自立基板に対して、以下の条件で、エッチング液に侵漬するエッチング処理を行った。   Thereafter, the GaN free-standing substrate was subjected to an etching process immersed in an etching solution under the following conditions.

「エッチング液」：リン酸：硫酸＝３：１の混合液
「エッチング液温度」：２２０℃
「侵漬時間」：３ｈ “Etching solution”: phosphoric acid: sulfuric acid = 3: 1 mixed solution “Etching solution temperature”: 220 ° C.
"Immersion time": 3h

エッチング処理後にＧａＮ自立基板をＳＥＭ像及び蛍光像で観察すると、縦長ピットの開口側端部の一部分が径方向に拡張し、幅広ピット部分２１が形成されていることが確認された。また、縦長ピットの一部が残存し、縦長ピット部分２２となっていることが確認された。すなわち、漏斗形状ピット２０が複数形成されていることが確認された（図１０の「４．りん硫酸処理」参照。）。   When the GaN free-standing substrate was observed with an SEM image and a fluorescent image after the etching process, it was confirmed that a part of the opening side end portion of the longitudinally long pit expanded in the radial direction and a wide pit portion 21 was formed. Further, it was confirmed that a part of the vertically long pit remained and became the vertically long pit portion 22. That is, it was confirmed that a plurality of funnel-shaped pits 20 were formed (see “4. Phosphoric acid treatment” in FIG. 10).

縦長ピット部分２２の直径は１５０nm以上３２５nm以下、深さは１１００nm以上
３６００nm以下程度であった。幅広ピット部分２１の直径は１６５nm以上８８００nm以下、深さは３０nm以上８５nm以下程度であった。 The diameter of the vertically long pit portion 22 was 150 nm or more and 325 nm or less, and the depth was about 1100 nm or more and 3600 nm or less. The wide pit portion 21 had a diameter of 165 nm to 8800 nm and a depth of 30 nm to 85 nm.

その後、ＨＦと有機洗浄により、ＧａＮ自立基板の第１面及び第２面に付いたＳｉＯ２膜（第１の保護膜及び第２の保護膜）と、ゴミを除去した（図１０の「５．ＨＦによるＳｉＯ２の除去＋有機洗浄」参照。）。当該処理の後にＧａＮ自立基板の第２面を確認すると、十分な平坦性が確保されていた。 Thereafter, the SiO 2 film (first protective film and second protective film) attached to the first and second surfaces of the GaN free-standing substrate and dust were removed by HF and organic cleaning (see “5” in FIG. 10). See “Removal of SiO 2 with HF + Organic Washing”). When the second surface of the GaN free-standing substrate was confirmed after the treatment, sufficient flatness was ensured.

次に、ＭＯＣＶＤ装置を用いて、ＧａＮ自立基板の第１面にＧａＮを横方向成長させ、厚さ１５μmのＧａＮ層を得た。   Next, using a MOCVD apparatus, GaN was laterally grown on the first surface of the GaN free-standing substrate to obtain a GaN layer having a thickness of 15 μm.

「成長温度」：１２３０℃
「ＴＭＧ流量」：５００ｃｃｍ／ｍｉｎ
「ＮＨ３流量」：１６ｓｌｍ／ｍｉｎ
「Ｖ／III比」：５１４
「成長速度」：６μm／ｈ
「キャリアガス種」：Ｈ２、Ｎ２
「キャリアガス流量」：Ｈ２=１３．５ｓｌｍ／ｍｉｎ、Ｎ２=１．５ｓｌｍ／ｍｉｎ "Growth temperature": 1230 ° C
“TMG flow rate”: 500 ccm / min
“NH 3 flow rate”: 16 slm / min
“V / III ratio”: 514
“Growth rate”: 6 μm / h
“Carrier gas type”: H 2 , N 2
“Carrier gas flow rate”: H 2 = 13.5 slm / min, N 2 = 1.5 slm / min

当該処理後にＧａＮ自立基板及びＧａＮ膜をＳＥＭ像で観察すると、図１０の「６．ＭＯＣＶＤによる再成長」に示すように、幅広ピット部分２１の少なくとも一部がＧａＮ膜で埋められていること、及び、縦長ピット部分２２の少なくとも一部がＧａＮ膜で埋められず、空隙が生成されていることが確認された。そして、ＧａＮ膜の成長面における転位は、５．０×１０５ｃｍ−２程度であった。 When the GaN free-standing substrate and the GaN film are observed with an SEM image after the processing, as shown in “6. MOCVD regrowth” in FIG. 10, at least a part of the wide pit portion 21 is filled with the GaN film, In addition, it was confirmed that at least a part of the vertically long pit portion 22 was not filled with the GaN film, and voids were generated. And the dislocation | rearrangement in the growth surface of a GaN film | membrane was about 5.0 * 10 < 5 > cm <-2> .

以下、参考形態の例を付記する。
１． 下地基板に、前記下地基板の厚さ方向に伸びている縦長ピット部分と、前記縦長ピット部分よりも大きい直径を有するとともに前記縦長ピット部分の一端と繋がっている幅広ピット部分と、を有し、かつ、前記下地基板に形成された転位と繋がる漏斗形状ピットを複数形成するピット形成工程と、
前記ピット形成工程の後、前記下地基板の上に、前記漏斗形状ピットの少なくとも一部分を空隙として残して、III族窒化物半導体を横方向成長させる成長工程と、
を有するIII族窒化半導体層の製造方法。
２． １に記載のIII族窒化半導体層の製造方法において、
前記ピット形成工程は、
前記下地基板に、一端が開口する縦長ピットを形成する第１工程と、
前記第１工程の後、前記縦長ピットの開口側端部の一部分を径方向に拡張して前記幅広ピット部分を形成する第２工程と、
を有するIII族窒化半導体層の製造方法。
３． ２に記載のIII族窒化半導体層の製造方法において、
前記ピット形成工程は、
前記下地基板の第１の面上に、第１の保護膜を形成する第１の保護膜形成工程と、
前記第１の保護膜形成工程の後、熱処理により、前記下地基板及び前記第１の保護膜の積層方向に伸び、前記第１の保護膜及び前記下地基板に跨るとともに、前記第１の保護膜の表面に開口部を有する前記縦長ピットを形成する前記第１工程と、
前記第１工程の後、エッチング処理により前記第１の保護膜及び前記下地基板の一部を除去し、前記縦長ピットの開口側の一部を径方向に拡張して前記幅広ピット部分を形成する前記第２工程と、
前記第２工程の後、前記第１の保護膜を除去する保護膜除去工程と、
を有するIII族窒化半導体層の製造方法。
４． ３に記載のIII族窒化半導体層の製造方法において、
前記第２工程では、前記エッチング処理として、前記第１の保護膜が形成された前記下地基板を、前記第１の保護膜より前記下地基板をエッチングし易いエッチング液に侵漬する処理を行い、
前記ピット形成工程は、
前記第２工程の前に、前記第１の面と表裏の関係にある前記下地基板の第２の面上に、前記下地基板よりも前記エッチング液にエッチングされ難い第２の保護膜を形成する第２の保護膜形成工程をさらに有するIII族窒化半導体層の製造方法。
５． ４に記載のIII族窒化半導体層の製造方法において、
前記第２工程の後に行われる前記保護膜除去工程では、前記第２の保護膜も除去するIII族窒化半導体層の製造方法。
６． ４又は５に記載のIII族窒化半導体層の製造方法において、
前記第１の保護膜はＳｉＯ２膜であり、前記下地基板はＧａＮ基板であり、前記エッチング液はリン酸と硫酸の混合液であるIII族窒化半導体層の製造方法。
７． ６に記載のIII族窒化半導体層の製造方法において、
前記第２の保護膜はＳｉＯ２膜であるIII族窒化半導体層の製造方法。
８． １から７のいずれかに記載のIII族窒化半導体層の製造方法において、
前記ピット形成工程の後、複数の前記漏斗形状ピットの少なくとも一部は、前記縦長ピット部分において前記転位と繋がるIII族窒化半導体層の製造方法。
９． １から８のいずれかに記載のIII族窒化半導体層の製造方法において、
前記ピット形成工程の後、複数の前記漏斗形状ピットの少なくとも一部は、前記幅広ピット部分において、前記転位と繋がるIII族窒化半導体層の製造方法。
１０． １から９のいずれかに記載のIII族窒化半導体層の製造方法において、
前記成長工程の後、前記縦長ピット部分の少なくとも一部分は前記III族窒化物半導体で埋められず前記空隙となるIII族窒化半導体層の製造方法。
１１． １から１０のいずれかに記載のIII族窒化半導体層の製造方法において、
前記成長工程の後、前記幅広ピット部分の少なくとも一部分は、前記III族窒化物半導体で埋められるIII族窒化半導体層の製造方法。
１２． 下地基板と、
前記下地基板の上に形成されたIII族窒化物半導体層とを有し、
前記下地基板には、前記下地基板の厚さ方向に伸びている縦長ピット部分と、前記縦長ピット部分よりも大きい直径を有するとともに前記縦長ピット部分の一端と繋がっている幅広ピット部分とを有する漏斗形状ピットが複数存在し、
前記漏斗形状ピットの少なくとも一部は前記下地基板に形成された転位と繋がり、
前記漏斗形状ピットの少なくとも一部分は空隙となっているIII族窒化半導体基板。 Hereinafter, examples of the reference form will be added.
1. The base substrate has a vertically long pit portion extending in the thickness direction of the base substrate, and a wide pit portion having a diameter larger than that of the vertically long pit portion and connected to one end of the vertically long pit portion, And a pit formation step of forming a plurality of funnel-shaped pits connected to dislocations formed on the base substrate,
After the pit formation step, on the base substrate, a growth step of laterally growing a group III nitride semiconductor leaving at least a part of the funnel-shaped pit as a gap,
The manufacturing method of the group III nitride semiconductor layer which has this.
2. In the manufacturing method of the group III nitride semiconductor layer according to 1,
The pit formation process includes
A first step of forming a longitudinal pit having one end open on the base substrate;
After the first step, a second step of forming a part of the opening side end portion of the vertically long pit in the radial direction to form the wide pit portion;
The manufacturing method of the group III nitride semiconductor layer which has this.
3. In the method for producing a group III nitride semiconductor layer according to 2,
The pit formation process includes
A first protective film forming step of forming a first protective film on the first surface of the base substrate;
After the first protective film formation step, the first protective film extends in the stacking direction of the base substrate and the first protective film by the heat treatment and straddles the first protective film and the base substrate. The first step of forming the vertically long pits having openings on the surface thereof;
After the first step, the first protective film and a part of the base substrate are removed by an etching process, and a part on the opening side of the longitudinally long pit is expanded in the radial direction to form the wide pit part. The second step;
After the second step, a protective film removing step for removing the first protective film;
The manufacturing method of the group III nitride semiconductor layer which has this.
4). In the method for producing a group III nitride semiconductor layer according to 3,
In the second step, as the etching process, the base substrate on which the first protective film is formed is immersed in an etchant that can easily etch the base substrate from the first protective film,
The pit formation process includes
Before the second step, a second protective film is formed on the second surface of the base substrate that is in a front-to-back relationship with the first surface and is less likely to be etched by the etchant than the base substrate. A method for producing a group III nitride semiconductor layer, further comprising a second protective film forming step.
5. In the method for producing a group III nitride semiconductor layer according to 4,
In the method for manufacturing a group III nitride semiconductor layer, the second protective film is also removed in the protective film removing process performed after the second process.
6). In the method for producing a group III nitride semiconductor layer according to 4 or 5,
The method for producing a group III nitride semiconductor layer, wherein the first protective film is a SiO 2 film, the base substrate is a GaN substrate, and the etching solution is a mixed solution of phosphoric acid and sulfuric acid.
7). In the method for producing a group III nitride semiconductor layer according to 6,
The method for producing a group III nitride semiconductor layer, wherein the second protective film is a SiO 2 film.
8). In the method for producing a group III nitride semiconductor layer according to any one of 1 to 7,
A method of manufacturing a group III nitride semiconductor layer in which at least some of the plurality of funnel-shaped pits are connected to the dislocations in the longitudinally long pits after the pit forming step.
9. In the method for producing a group III nitride semiconductor layer according to any one of 1 to 8,
A method of manufacturing a group III nitride semiconductor layer in which at least some of the plurality of funnel-shaped pits are connected to the dislocations in the wide pit portion after the pit forming step.
10. In the method for producing a group III nitride semiconductor layer according to any one of 1 to 9,
A method of manufacturing a group III nitride semiconductor layer in which at least a part of the vertically long pit portion is not filled with the group III nitride semiconductor and becomes the void after the growth step.
11. In the method for producing a group III nitride semiconductor layer according to any one of 1 to 10,
A method of manufacturing a group III nitride semiconductor layer in which at least a part of the wide pit portion is filled with the group III nitride semiconductor after the growth step.
12 A base substrate;
A group III nitride semiconductor layer formed on the base substrate;
The base substrate includes a vertical pit portion extending in the thickness direction of the base substrate, and a wide pit portion having a diameter larger than the vertical pit portion and connected to one end of the vertical pit portion. There are multiple shape pits,
At least a part of the funnel-shaped pit is connected to dislocations formed on the base substrate,
A group III nitride semiconductor substrate in which at least a part of the funnel-shaped pit is a void.

１０ 下地基板
２０ 漏斗形状ピット
２１ 幅広ピット部分
２２ 縦長ピット部分
２３ 空隙
３０ 転位
４０ III族窒化物半導体層 DESCRIPTION OF SYMBOLS 10 Substrate 20 Funnel-shaped pit 21 Wide pit part 22 Longitudinal pit part 23 Void 30 Dislocation 40 Group III nitride semiconductor layer

Claims (12)

下地基板に、前記下地基板の厚さ方向に伸びている縦長ピット部分と、前記縦長ピット部分よりも大きい直径を有するとともに前記縦長ピット部分の一端と繋がっている幅広ピット部分と、を有し、かつ、前記下地基板に形成された転位と繋がる漏斗形状ピットを複数形成するピット形成工程と、
前記ピット形成工程の後、前記下地基板の上に、前記漏斗形状ピットの少なくとも一部分を空隙として残して、III族窒化物半導体を横方向成長させる成長工程と、
を有するIII族窒化半導体層の製造方法。 The base substrate has a vertically long pit portion extending in the thickness direction of the base substrate, and a wide pit portion having a diameter larger than that of the vertically long pit portion and connected to one end of the vertically long pit portion, And a pit formation step of forming a plurality of funnel-shaped pits connected to dislocations formed on the base substrate,
After the pit formation step, on the base substrate, a growth step of laterally growing a group III nitride semiconductor leaving at least a part of the funnel-shaped pit as a gap,
The manufacturing method of the group III nitride semiconductor layer which has this. 請求項１に記載のIII族窒化半導体層の製造方法において、
前記ピット形成工程は、
前記下地基板に、一端が開口する縦長ピットを形成する第１工程と、
前記第１工程の後、前記縦長ピットの開口側端部の一部分を径方向に拡張して前記幅広ピット部分を形成する第２工程と、
を有するIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 1,
The pit formation process includes
A first step of forming a longitudinal pit having one end open on the base substrate;
After the first step, a second step of forming a part of the opening side end portion of the vertically long pit in the radial direction to form the wide pit portion;
The manufacturing method of the group III nitride semiconductor layer which has this. 請求項２に記載のIII族窒化半導体層の製造方法において、
前記ピット形成工程は、
前記下地基板の第１の面上に、第１の保護膜を形成する第１の保護膜形成工程と、
前記第１の保護膜形成工程の後、熱処理により、前記下地基板及び前記第１の保護膜の積層方向に伸び、前記第１の保護膜及び前記下地基板に跨るとともに、前記第１の保護膜の表面に開口部を有する前記縦長ピットを形成する前記第１工程と、
前記第１工程の後、エッチング処理により前記第１の保護膜及び前記下地基板の一部を除去し、前記縦長ピットの開口側の一部を径方向に拡張して前記幅広ピット部分を形成する前記第２工程と、
前記第２工程の後、前記第１の保護膜を除去する保護膜除去工程と、
を有するIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 2,
The pit formation process includes
A first protective film forming step of forming a first protective film on the first surface of the base substrate;
After the first protective film formation step, the first protective film extends in the stacking direction of the base substrate and the first protective film by the heat treatment and straddles the first protective film and the base substrate. The first step of forming the vertically long pits having openings on the surface thereof;
After the first step, the first protective film and a part of the base substrate are removed by an etching process, and a part on the opening side of the longitudinally long pit is expanded in the radial direction to form the wide pit part. The second step;
After the second step, a protective film removing step for removing the first protective film;
The manufacturing method of the group III nitride semiconductor layer which has this. 請求項３に記載のIII族窒化半導体層の製造方法において、
前記第２工程では、前記エッチング処理として、前記第１の保護膜が形成された前記下地基板を、前記第１の保護膜より前記下地基板をエッチングし易いエッチング液に侵漬する処理を行い、
前記ピット形成工程は、
前記第２工程の前に、前記第１の面と表裏の関係にある前記下地基板の第２の面上に、前記下地基板よりも前記エッチング液にエッチングされ難い第２の保護膜を形成する第２の保護膜形成工程をさらに有するIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 3,
In the second step, as the etching process, the base substrate on which the first protective film is formed is immersed in an etchant that can easily etch the base substrate from the first protective film,
The pit formation process includes
Before the second step, a second protective film is formed on the second surface of the base substrate that is in a front-to-back relationship with the first surface and is less likely to be etched by the etchant than the base substrate. A method for producing a group III nitride semiconductor layer, further comprising a second protective film forming step. 請求項４に記載のIII族窒化半導体層の製造方法において、
前記第２工程の後に行われる前記保護膜除去工程では、前記第２の保護膜も除去するIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 4,
In the method for manufacturing a group III nitride semiconductor layer, the second protective film is also removed in the protective film removing process performed after the second process. 請求項４又は５に記載のIII族窒化半導体層の製造方法において、
前記第１の保護膜はＳｉＯ２膜であり、前記下地基板はＧａＮ基板であり、前記エッチング液はリン酸と硫酸の混合液であるIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 4 or 5,
The method for producing a group III nitride semiconductor layer, wherein the first protective film is a SiO 2 film, the base substrate is a GaN substrate, and the etching solution is a mixed solution of phosphoric acid and sulfuric acid. 請求項６に記載のIII族窒化半導体層の製造方法において、
前記第２の保護膜はＳｉＯ２膜であるIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to claim 6,
The method for producing a group III nitride semiconductor layer, wherein the second protective film is a SiO 2 film. 請求項１から７のいずれか１項に記載のIII族窒化半導体層の製造方法において、
前記ピット形成工程の後、複数の前記漏斗形状ピットの少なくとも一部は、前記縦長ピット部分において前記転位と繋がるIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer of any one of Claim 1 to 7,
A method of manufacturing a group III nitride semiconductor layer in which at least some of the plurality of funnel-shaped pits are connected to the dislocations in the longitudinally long pits after the pit forming step. 請求項１から８のいずれか１項に記載のIII族窒化半導体層の製造方法において、
前記ピット形成工程の後、複数の前記漏斗形状ピットの少なくとも一部は、前記幅広ピット部分において、前記転位と繋がるIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer of any one of Claim 1 to 8,
A method of manufacturing a group III nitride semiconductor layer in which at least some of the plurality of funnel-shaped pits are connected to the dislocations in the wide pit portion after the pit forming step. 請求項１から９のいずれか１項に記載のIII族窒化半導体層の製造方法において、
前記成長工程の後、前記縦長ピット部分の少なくとも一部分は前記III族窒化物半導体で埋められず前記空隙となるIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer of any one of Claim 1 to 9,
A method of manufacturing a group III nitride semiconductor layer in which at least a part of the vertically long pit portion is not filled with the group III nitride semiconductor and becomes the void after the growth step. 請求項１から１０のいずれか１項に記載のIII族窒化半導体層の製造方法において、
前記成長工程の後、前記幅広ピット部分の少なくとも一部分は、前記III族窒化物半導体で埋められるIII族窒化半導体層の製造方法。 In the manufacturing method of the group III nitride semiconductor layer according to any one of claims 1 to 10,
A method of manufacturing a group III nitride semiconductor layer in which at least a part of the wide pit portion is filled with the group III nitride semiconductor after the growth step. 下地基板と、
前記下地基板の上に形成されたIII族窒化物半導体層とを有し、
前記下地基板には、前記下地基板の厚さ方向に伸びている縦長ピット部分と、前記縦長ピット部分よりも大きい直径を有するとともに前記縦長ピット部分の一端と繋がっている幅広ピット部分とを有する漏斗形状ピットが複数存在し、
前記漏斗形状ピットの少なくとも一部は前記下地基板に形成された転位と繋がり、
前記漏斗形状ピットの少なくとも一部分は空隙となっているIII族窒化半導体基板。 A base substrate;
A group III nitride semiconductor layer formed on the base substrate;
The base substrate includes a vertical pit portion extending in the thickness direction of the base substrate, and a wide pit portion having a diameter larger than the vertical pit portion and connected to one end of the vertical pit portion. There are multiple shape pits,
At least a part of the funnel-shaped pit is connected to dislocations formed on the base substrate,
A group III nitride semiconductor substrate in which at least a part of the funnel-shaped pit is a void.
JP2013212913A 2013-10-10 2013-10-10 Method for manufacturing group III nitride semiconductor layer Active JP6178206B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013212913A JP6178206B2 (en) 2013-10-10 2013-10-10 Method for manufacturing group III nitride semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013212913A JP6178206B2 (en) 2013-10-10 2013-10-10 Method for manufacturing group III nitride semiconductor layer

Publications (2)

Publication Number Publication Date
JP2015074591A true JP2015074591A (en) 2015-04-20
JP6178206B2 JP6178206B2 (en) 2017-08-09

Family

ID=52999726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013212913A Active JP6178206B2 (en) 2013-10-10 2013-10-10 Method for manufacturing group III nitride semiconductor layer

Country Status (1)

Country Link
JP (1) JP6178206B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303946A (en) * 2014-11-02 2015-01-28 昆明市东川区林业技术推广站 Funnel bottom fish-scale pit soil preparation technology

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033288A (en) * 2000-07-18 2002-01-31 Sony Corp Crystal growing method
JP2002261027A (en) * 2001-03-02 2002-09-13 Mitsubishi Cable Ind Ltd GaN-FAMILY SEMICONDUCTOR BASE AND ITS MANUFACTURING METHOD
JP2002343728A (en) * 2001-05-21 2002-11-29 Nec Corp Gallium nitride crystalline substrate and method for manufacturing the same
JP2004035360A (en) * 2002-07-05 2004-02-05 Sumitomo Electric Ind Ltd GaN SINGLE CRYSTAL SUBSTRATE, NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, AND ITS MANUFACTURING METHOD
JP2004356454A (en) * 2003-05-30 2004-12-16 Sharp Corp Nitride semiconductor light emitting element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033288A (en) * 2000-07-18 2002-01-31 Sony Corp Crystal growing method
JP2002261027A (en) * 2001-03-02 2002-09-13 Mitsubishi Cable Ind Ltd GaN-FAMILY SEMICONDUCTOR BASE AND ITS MANUFACTURING METHOD
JP2002343728A (en) * 2001-05-21 2002-11-29 Nec Corp Gallium nitride crystalline substrate and method for manufacturing the same
JP2004035360A (en) * 2002-07-05 2004-02-05 Sumitomo Electric Ind Ltd GaN SINGLE CRYSTAL SUBSTRATE, NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, AND ITS MANUFACTURING METHOD
JP2004356454A (en) * 2003-05-30 2004-12-16 Sharp Corp Nitride semiconductor light emitting element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303946A (en) * 2014-11-02 2015-01-28 昆明市东川区林业技术推广站 Funnel bottom fish-scale pit soil preparation technology

Also Published As

Publication number Publication date
JP6178206B2 (en) 2017-08-09

Similar Documents

Publication Publication Date Title
JP5571679B2 (en) Method for improving the quality of structures containing semiconductor materials
JP4720125B2 (en) III-V nitride semiconductor substrate, method of manufacturing the same, and III-V nitride semiconductor
JP5328931B2 (en) Low defect density free-standing gallium nitride substrate manufacturing method and device manufactured thereby
JP5135501B2 (en) Manufacturing method of nitride single crystal substrate and manufacturing method of nitride semiconductor light emitting device using the same
JP4845314B2 (en) Pendeo epitaxial method for fabricating a gallium nitride semiconductor layer on a fragile post and gallium nitride semiconductor structure fabricated thereby
JP5244487B2 (en) Gallium nitride growth substrate and method for manufacturing gallium nitride substrate
US8598019B2 (en) Methods for improving the quality of structures comprising semiconductor materials
JP6489232B2 (en) Group III nitride semiconductor substrate manufacturing method and group III nitride semiconductor substrate
JP2013214686A (en) Group iii nitride semiconductor layer and group iii nitride semiconductor layer manufacturing method
JP2008024554A (en) Method for producing single crystal
JP2016072631A (en) Method for growing nitride-based semiconductor with high quality
JP6906205B2 (en) Manufacturing method of semiconductor laminate and manufacturing method of nitride crystal substrate
JP2015078093A (en) 3C-SiC EPITAXIAL LAYER MANUFACTURING METHOD, 3C-SiC EPITAXIAL SUBSTRATE, AND SEMICONDUCTOR DEVICE
JP2009067658A (en) Nitride semiconductor ground substrate, nitride semiconductor-stacked substrate, nitride semiconductor self-standing substrate and method for producing nitride semiconductor ground substrate
US7696071B2 (en) Group III nitride based semiconductor and production method therefor
JP2011216549A (en) METHOD OF MANUFACTURING GaN-BASED SEMICONDUCTOR EPITAXIAL SUBSTRATE
JP2011032113A (en) Method for manufacturing self-support nitride semiconductor substrate
JP6178206B2 (en) Method for manufacturing group III nitride semiconductor layer
JP6315665B2 (en) Group III nitride semiconductor layer and group III nitride semiconductor substrate manufacturing method
US20140042391A1 (en) Semiconductor device and method of manufactoring the same
JP7457932B2 (en) Method for manufacturing nitride semiconductor crystal and nitride semiconductor crystal substrate
KR20110093635A (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP6349101B2 (en) Method for manufacturing group III nitride semiconductor layer
CN111052306B (en) Substrate and method for producing the same
CN103803482A (en) Method for manufacturing micro-nano structure device of semiconductor on SOI substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170713

R150 Certificate of patent or registration of utility model

Ref document number: 6178206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250