JP2015069649A - マイクロプロセッサ及びその命令ループキャッシュの使用方法 - Google Patents
マイクロプロセッサ及びその命令ループキャッシュの使用方法 Download PDFInfo
- Publication number
- JP2015069649A JP2015069649A JP2014190244A JP2014190244A JP2015069649A JP 2015069649 A JP2015069649 A JP 2015069649A JP 2014190244 A JP2014190244 A JP 2014190244A JP 2014190244 A JP2014190244 A JP 2014190244A JP 2015069649 A JP2015069649 A JP 2015069649A
- Authority
- JP
- Japan
- Prior art keywords
- tag
- instruction
- cache
- processor core
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000006870 function Effects 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 6
- 238000003491 array Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
- G06F9/381—Loop buffering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
Abstract
Description
120:プロセッサコア
125:ループタグ信号
140:命令ループキャッシュ
160:メモリ
320、1120:キャッシュアレイ
322、1122:タグID
324:有効ビット
326、1126:命令フィールド
340 1140:タグ記憶部
360、1160:比較器
365:ヒット信号
380、1180:コントローラ
I0〜I7、ヒントA、ヒントB、呼出しF、F、戻り、戻り、A、B、JA、JB:命令
505〜545、805、812〜818、832:方法のステップ
Claims (20)
- 命令ストリームのフェッチアドレスを提供するプロセッサコアであって、前記命令ストリームは1つ以上の命令を含み、前記フェッチアドレスは、タグ及びインデックスを含むプロセッサコアと;
前記プロセッサコアから前記フェッチアドレスを受信する命令ループキャッシュと
を具えたマイクロプロセッサであって、
前記命令ループキャッシュは、
前記プロセッサコアに結合され、第1所定数のキャッシュエントリを記憶するキャッシュアレイであって、前記キャッシュエントリの各々がタグ識別番号(ID)を含むキャッシュアレイと、
前記プロセッサコア及び前記キャッシュアレイに結合されたタグ記憶部とを具え、
前記キャッシュアレイは、前記フェッチアドレスの前記インデックスが示す前記キャッシュエントリの前記タグIDを出力し、
前記タグ記憶部は、第2所定数のタグ値を記憶して、前記キャッシュアレイが出力する前記タグIDが示す前記タグ値を出力するように構成され、
前記命令ループキャッシュは、前記フェッチアドレスの前記タグと、前記タグ記憶部が出力する前記タグ値とのビット単位の比較に基づいて、キャッシュヒットが発生するかキャッシュミスが発生するかを判定する
ことを特徴とするマイクロプロセッサ。 - 前記プロセッサコアは、後方分岐命令を取得する毎に、当該後方分岐命令に関係する少なくとも1つの前記タグ値を、前記命令ループキャッシュに送信することを特徴とする請求項1に記載のマイクロプロセッサ。
- 前記後方分岐命令に関係する前記少なくとも1つのタグ値が、前記後方分岐命令のターゲットアドレスのタグから始まる連続したタグ値であることを特徴とする請求項2に記載のマイクロプロセッサ。
- 前記プロセッサコアは、ヒント命令をフェッチして認識する毎に、当該ヒント命令に関係する前記タグ値を前記命令ループキャッシュに送信することを特徴とする請求項1に記載のマイクロプロセッサ。
- 前記ヒント命令は、分岐条件が常に偽である条件分岐命令であり、前記ヒント命令に関係する前記タグ値は、前記条件分岐命令のターゲットアドレスの前記タグであることを特徴とする請求項4に記載のマイクロプロセッサ。
- 前記ターゲットアドレスは、前記プロセッサコアが前記ヒント命令を実行した後に、前記プロセッサコアが実行すべき命令ループを指示することを特徴とする請求項5に記載のマイクロプロセッサ。
- 前記ターゲットアドレスは、前記プロセッサコアが前記ヒント命令を実行した後に、前記プロセッサコアが実行すべき命令ループによって呼び出される関数を指示することを特徴とする請求項5に記載のマイクロプロセッサ。
- 前記ヒント命令がノーオペレーション命令であり、前記ヒント命令は、前記プロセッサコアが実行する命令ループの直前に配置され、前記ヒント命令に関係する前記タグ値は、前記命令ループの最初の命令のフェッチアドレスの前記タグ値であることを特徴とする請求項4に記載のマイクロプロセッサ。
- 前記キャッシュアレイの各々が、さらに有効ビットを具え、前記命令ループキャッシュが、さらに、
前記プロセッサコア、前記タグ記憶部、及び前記キャッシュアレイに結合された比較器を具え、この比較器は、前記フェッチアドレスの前記タグが、前記タグ記憶部が出力する前記タグ値に等しく、かつ前記フェッチアドレスの前記インデックスが示す前記キャッシュアレイの前記有効ビットがセットされている際に、ヒット信号をアサートしてキャッシュヒットを示し、さもなければ、前記ヒット信号をデアサートしてキャッシュミスを示すことを特徴とする請求項1〜8のいずれかに記載のマイクロプロセッサ。 - 前記キャッシュアレイが出力する前記タグIDが所定値に等しい際に、前記タグ記憶部が無効タグ値を出力し、この無効タグ値は、あらゆる前記フェッチアドレスの前記タグ値と異なる一意的な値であり、前記命令ループキャッシュが、さらに、
前記プロセッサコア及び前記タグ記憶部に結合された比較器であって、前記フェッチアドレスの前記タグが、前記タグ記憶部が出力する前記タグ値に等しい際に、ヒット信号をアサートしてキャッシュヒットを示し、さもなければ、前記ヒット信号をデアサートしてキャッシュミスを示すことを特徴とする請求項1〜8のいずれかに記載のマイクロプロセッサ。 - 前記キャッシュエントリの各々が、さらに命令を含み、前記命令ループキャッシュが、さらに、
前記プロセッサコア、前記キャッシュアレイ、前記タグ記憶部、及びメモリに結合されたコントローラを具え、このコントローラは、キャッシュヒットが発生した際に、前記フェッチアドレスの前記インデックスが示す前記キャッシュエントリの前記命令を、前記プロセッサコアに供給し、キャッシュミスが発生した際に、前記メモリ内の前記フェッチアドレスに位置する命令を、前記プロセッサコアに供給し、キャッシュミスが発生し、かつ、前記フェッチアドレスの前記タグが、前記タグ記憶部に記憶された前記タグ値の1つに等しく、かつ、前記フェッチアドレスの前記インデックスが示す前記キャッシュエントリが無効である際に、前記メモリ内の前記フェッチアドレスに位置する命令を、前記フェッチアドレスの前記インデックスが示す前記キャッシュエントリに入れることを特徴とする請求項1〜10のいずれかに記載のマイクロプロセッサ。 - 前記コントローラは、前記プロセッサコアから受信した前記タグ値が、前記タグ記憶部に前から記憶されているすべての前記タグ値と異なる際に、前記タグ記憶部を、前記プロセッサコアから受信した前記タグ値で更新することを特徴とする請求項11に記載のマイクロプロセッサ。
- 前記コントローラは、前記プロセッサコアから受信した前記タグ値を前記タグ記憶部内に追加することによって、あるいは、前記タグ記憶部に前から記憶されている前記タグ値を、前記プロセッサコアから受信したタグ値に置き換えて、前記キャッシュエントリの各々の前記タグIDまたは有効ビットをクリアすることによって、前記タグ記憶部を更新することを特徴とする請求項12に記載のマイクロプロセッサ。
- 前記コントローラが、通常状態及び内側状態を含む有限状態マシンに関連し、前記コントローラが前記通常状態であり、前記プロセッサコアから受信した前記タグ値が、前記タグ記憶部に前から記憶されているすべての前記タグ値と異なる際に、前記コントローラは、前記タグ記憶部を、前記プロセッサコアから受信した前記タグ値で更新し、前記コントローラが前記内側状態であり、前記プロセッサコアから受信した前記タグ値が、前記タグ記憶部に前から記憶されているすべての前記タグ値と異なる際に、前記コントローラは前記通常状態に入り、前記コントローラが前記通常状態であり、内側信号を受信すると、前記コントローラは前記内側状態に入ることを特徴とする請求項12または13に記載のマイクロプロセッサ。
- 命令ループキャッシュを使用する方法であって、前記命令ループキャッシュが、通常状態及び内側状態を含む有限状態マシンに関連する方法において、
最初に通常状態に入るステップと、
現在状態が前記通常状態であり、プロセッサコアから前記命令ループキャッシュに送信されたタグ値が、前記命令ループキャッシュに前から記憶されているすべてのタグ値と異なる際に、前記命令ループキャッシュを、前記送信されたタグ値で更新するステップと、
現在状態が前記内側状態であり、前記プロセッサコアから前記命令ループキャッシュに送信されたタグ値が、前記命令ループキャッシュに前から記憶されているすべてのタグ値と異なる際に、前記通常状態に入るステップと、
現在状態が前記通常状態である際に、内側信号に応答して、前記内側状態に入るステップと、
前記プロセッサコアから前記命令ループキャッシュに送信されたフェッチアドレスのタグと、前記命令ループキャッシュに記憶されているタグ値の1つとの比較に基づいて、前記命令ループキャッシュにおいてキャッシュヒットが発生するかキャッシュミスが発生するかを判定するステップと
を含むことを特徴とする方法。 - 前記命令ループキャッシュを更新するステップが、
前記プロセッサコアから送信されたタグ値を、前記命令ループキャッシュ内に追加するか、あるいは、前記命令ループキャッシュ内に前から記憶されているタグ値を、前記プロセッサコアから送信された前記タグ値に置き換えることを含むことを特徴とする請求項15に記載の方法。 - 命令ループキャッシュを使用する方法であって、ヒント命令をフェッチして認識する毎に、当該ヒント命令に関係するタグ値を前記命令ループキャッシュに送信するステップを含み、前記ヒント命令は、前記タグ値を介して、当該ヒント命令が実行された後に実行される命令ループに関連し、前記命令ループキャッシュは、命令のフェッチアドレスのタグと、前記命令ループキャッシュに記憶されているタグ値の1つとの比較に基づいて、キャッシュヒットが発生するかキャッシュミスが発生するかを判定することを特徴とする方法。
- 前記ヒント命令は、分岐条件が常に偽である条件分岐命令であり、前記ヒント命令に関係するタグ値が、前記条件分岐命令のターゲットアドレスのタグであることを特徴とする請求項17に記載の方法。
- 前記ターゲットアドレスが、前記命令ループ、または前記命令ループ内で呼び出される関数を指示することを特徴とする請求項18に記載の方法。
- 前記ヒント命令がノーオペレーション命令であり、前記ヒント命令が前記命令ループの直前に配置され、前記ヒント命令に関係するタグ値が、前記命令ループの最初の命令のフェッチアドレスのタグであることを特徴とする請求項17に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/037,395 US9183155B2 (en) | 2013-09-26 | 2013-09-26 | Microprocessor and method for using an instruction loop cache thereof |
US14/037,395 | 2013-09-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015069649A true JP2015069649A (ja) | 2015-04-13 |
JP5944458B2 JP5944458B2 (ja) | 2016-07-05 |
Family
ID=52692055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014190244A Active JP5944458B2 (ja) | 2013-09-26 | 2014-09-18 | マイクロプロセッサ及びその命令ループキャッシュの使用方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9183155B2 (ja) |
JP (1) | JP5944458B2 (ja) |
CN (1) | CN104516829B (ja) |
TW (1) | TWI483186B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9632791B2 (en) * | 2014-01-21 | 2017-04-25 | Apple Inc. | Cache for patterns of instructions with multiple forward control transfers |
CN109426650B (zh) * | 2017-08-28 | 2023-07-18 | 华为技术有限公司 | 处理器和处理标签的方法 |
US11176051B2 (en) * | 2020-03-13 | 2021-11-16 | Shenzhen GOODIX Technology Co., Ltd. | Multi-way cache memory access |
CN113900966B (zh) * | 2021-11-16 | 2022-03-25 | 北京微核芯科技有限公司 | 一种基于Cache的访存方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06243036A (ja) * | 1993-02-12 | 1994-09-02 | Hitachi Ltd | キャッシュ制御システム |
JPH06274352A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | コンパイラ、及びデータ処理装置 |
JPH10232830A (ja) * | 1996-11-14 | 1998-09-02 | Motorola Inc | 分散型タグ・キャッシュメモリシステムおよびそこにデータを格納する方法 |
US20030056134A1 (en) * | 2000-01-31 | 2003-03-20 | Ruban Kanapathippillai | Method and apparatus for power reduction in a digital signal processor integrated circuit |
US20040193858A1 (en) * | 2003-03-24 | 2004-09-30 | Infineon Technologies North America Corp. | Zero-overhead loop operation in microprocessor having instruction buffer |
US20050015537A1 (en) * | 2003-07-16 | 2005-01-20 | International Business Machines Corporation | System and method for instruction memory storage and processing based on backwards branch control information |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5893142A (en) | 1996-11-14 | 1999-04-06 | Motorola Inc. | Data processing system having a cache and method therefor |
EP1107110B1 (en) | 1999-11-30 | 2006-04-19 | Texas Instruments Incorporated | Instruction loop buffer |
US6963965B1 (en) | 1999-11-30 | 2005-11-08 | Texas Instruments Incorporated | Instruction-programmable processor with instruction loop cache |
US6757784B2 (en) * | 2001-09-28 | 2004-06-29 | Intel Corporation | Hiding refresh of memory and refresh-hidden memory |
EP1302775A1 (en) * | 2001-10-16 | 2003-04-16 | Italtel s.p.a. | A clock generation system for a prototyping apparatus |
JP3982353B2 (ja) * | 2002-07-12 | 2007-09-26 | 日本電気株式会社 | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
US7191349B2 (en) * | 2002-12-26 | 2007-03-13 | Intel Corporation | Mechanism for processor power state aware distribution of lowest priority interrupt |
US7209405B2 (en) * | 2005-02-23 | 2007-04-24 | Micron Technology, Inc. | Memory device and method having multiple internal data buses and memory bank interleaving |
CN102541510B (zh) * | 2011-12-27 | 2014-07-02 | 中山大学 | 一种指令缓存系统及其取指方法 |
CN103019959B (zh) * | 2012-11-21 | 2016-05-04 | 中国科学院声学研究所 | 一种指令高速缓冲存储器 |
-
2013
- 2013-09-26 US US14/037,395 patent/US9183155B2/en active Active
- 2013-12-19 TW TW102147204A patent/TWI483186B/zh active
-
2014
- 2014-03-06 CN CN201410080470.3A patent/CN104516829B/zh active Active
- 2014-09-18 JP JP2014190244A patent/JP5944458B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06243036A (ja) * | 1993-02-12 | 1994-09-02 | Hitachi Ltd | キャッシュ制御システム |
JPH06274352A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | コンパイラ、及びデータ処理装置 |
JPH10232830A (ja) * | 1996-11-14 | 1998-09-02 | Motorola Inc | 分散型タグ・キャッシュメモリシステムおよびそこにデータを格納する方法 |
US20030056134A1 (en) * | 2000-01-31 | 2003-03-20 | Ruban Kanapathippillai | Method and apparatus for power reduction in a digital signal processor integrated circuit |
US20040193858A1 (en) * | 2003-03-24 | 2004-09-30 | Infineon Technologies North America Corp. | Zero-overhead loop operation in microprocessor having instruction buffer |
US20050015537A1 (en) * | 2003-07-16 | 2005-01-20 | International Business Machines Corporation | System and method for instruction memory storage and processing based on backwards branch control information |
Non-Patent Citations (1)
Title |
---|
JPN7015002591; 黒澤泰彦、渡辺幸男、田胡治之: '次世代プロセッサ Cell Broadband Engine' 東芝レビュー Vol.61 No.6, 200606, 第9-15ページ, 株式会社東芝 * |
Also Published As
Publication number | Publication date |
---|---|
CN104516829A (zh) | 2015-04-15 |
CN104516829B (zh) | 2017-07-21 |
TW201512986A (zh) | 2015-04-01 |
US20150089141A1 (en) | 2015-03-26 |
TWI483186B (zh) | 2015-05-01 |
JP5944458B2 (ja) | 2016-07-05 |
US9183155B2 (en) | 2015-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9965274B2 (en) | Computer processor employing bypass network using result tags for routing result operands | |
US9824016B2 (en) | Device and processing method | |
KR101168544B1 (ko) | 원격 아토믹 실행의 적응적 처리 방법, 장치 및 시스템 | |
US9390011B2 (en) | Zero cycle clock invalidate operation | |
JP6022849B2 (ja) | 共有キャッシュメモリ制御 | |
JP5944458B2 (ja) | マイクロプロセッサ及びその命令ループキャッシュの使用方法 | |
US9396117B2 (en) | Instruction cache power reduction | |
US8103831B2 (en) | Efficient method and apparatus for employing a micro-op cache in a processor | |
CN111213131B (zh) | 高速缓存器中的零时延预提取 | |
US8782374B2 (en) | Method and apparatus for inclusion of TLB entries in a micro-op cache of a processor | |
KR20070108939A (ko) | 포워드 룩킹 브렌치 타겟 어드레스 캐싱 | |
JP4843717B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP6627629B2 (ja) | 演算処理装置、および演算処理装置の制御方法 | |
US20050120193A1 (en) | Context look ahead storage structures | |
US20080016278A1 (en) | Data Processing System, Processor and Method of Data Processing in which Local Memory Access Requests are Serviced on a Fixed Schedule | |
CN117421259A (zh) | 用飞行中预取服务于cpu需求请求 | |
US8977821B2 (en) | Parallel processing of multiple block coherence operations | |
JP2011013864A (ja) | 命令制御装置、命令制御方法および演算回路 | |
JP5669734B2 (ja) | 効果的なロードキュー・スヌーピング | |
US20110022802A1 (en) | Controlling data accesses to hierarchical data stores to retain access order | |
JP5793061B2 (ja) | キャッシュメモリ装置、キャッシュ制御方法、およびマイクロプロセッサシステム | |
JP5916355B2 (ja) | プログラムの命令を実行する装置および命令をキャッシュするシステム | |
JP3935871B2 (ja) | パイプラインを有する計算回路のためのメモリ・システムおよびパイプラインの機能ユニットにデータを提供する方法 | |
US8433850B2 (en) | Method and apparatus for pipeline inclusion and instruction restarts in a micro-op cache of a processor | |
US7581042B2 (en) | I/O hub resident cache line monitor and device register update |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5944458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |