JP2015062946A - Marking method for monocrystal wafer - Google Patents

Marking method for monocrystal wafer Download PDF

Info

Publication number
JP2015062946A
JP2015062946A JP2013199692A JP2013199692A JP2015062946A JP 2015062946 A JP2015062946 A JP 2015062946A JP 2013199692 A JP2013199692 A JP 2013199692A JP 2013199692 A JP2013199692 A JP 2013199692A JP 2015062946 A JP2015062946 A JP 2015062946A
Authority
JP
Japan
Prior art keywords
marking
single crystal
ingot
crystal semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013199692A
Other languages
Japanese (ja)
Inventor
齋藤 学
Manabu Saito
学 齋藤
智久 加藤
Tomohisa Kato
智久 加藤
知則 三浦
Tomonori Miura
知則 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fujikura Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fujikura Ltd
Priority to JP2013199692A priority Critical patent/JP2015062946A/en
Publication of JP2015062946A publication Critical patent/JP2015062946A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a more efficient marking method, relating to a marking method for a monocrystal wafer which is transparent and does not absorb nitrogen visible light.SOLUTION: A marking method includes a step in which an ingot of a monocrystal semiconductor which is transparent to visible light is processed in cylindrical shape, a step in which marking is made with a constant interval along a direction running from an upper surface of the ingot toward a bottom surface, and a step in which the ingot is cut along a surface that faces the upper surface and the bottom surface, between the markings.

Description

本発明は、単結晶ウェハのマーキング方法に関し、特に、可視光を吸収しない透明な単結晶ウェハに対するマーキング方法に関する。   The present invention relates to a marking method for a single crystal wafer, and more particularly to a marking method for a transparent single crystal wafer that does not absorb visible light.

シリコン(Si)やガリウム砒素(GaAs)、窒化ガリウム(GaN)、窒化アルミニウム(AlN)などの半導体ウェハは、ウェハの一部に結晶方位や製造ロットの識別のために、文字や記号などのマークを入れるマーキングを行うことがある。   Semiconductor wafers such as silicon (Si), gallium arsenide (GaAs), gallium nitride (GaN), and aluminum nitride (AlN) are marked with letters and symbols on part of the wafer to identify the crystal orientation and manufacturing lot. Marking may be performed.

例えば、SiやGaAsなどの不透明なウェハではYAGレーザ(λ=1.06μm)を用いてウェハ表面に文字や記号などをマーキングしている。   For example, for opaque wafers such as Si and GaAs, a YAG laser (λ = 1.06 μm) is used to mark characters and symbols on the wafer surface.

しかし、GaNやAlNなどの可視光に対して透明なウェハの場合はYAGレーザーを用いることはできなかった。そこで、特許文献1記載のGaNウェハへのマーキング方法では、400nm以下、又は5000nm以上の波長の光ビームを照射して10mm角、厚さ420μmのGaNウェハの内部70μmの深さにマーキングしている。   However, in the case of a wafer transparent to visible light such as GaN and AlN, a YAG laser cannot be used. Therefore, in the marking method on the GaN wafer described in Patent Document 1, a 10 mm square, 420 μm thick GaN wafer is marked to a depth of 70 μm by irradiating a light beam having a wavelength of 400 nm or less or 5000 nm or more. .

特開2003−209032号公報JP 2003-209032 A

しかし、ウェハごとにマーキングする方法では、一枚一枚ウェハの結晶方位や製造ロットを確認しつつ、レーザー照射装置に、ウェハの設置と取り外しを繰り返しながらマーキングしなければならず大変に手間がかかる。   However, in the method of marking for each wafer, it is very time-consuming because it is necessary to repeat the installation and removal of the wafer on the laser irradiation device while checking the crystal orientation and production lot of each wafer. .

本発明は、上記事情に鑑みてなされたものであり、可視光に対し透明な単結晶ウェハにおいて、ウェハに対してより効率的にマーキングするマーキング方法の提供を目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a marking method for marking a wafer more efficiently on a single crystal wafer transparent to visible light.

本発明は、可視光に対して透明な単結晶半導体ウェハへのマーキング方法に関し、単結晶半導体のインゴットを円柱形状に加工する工程と、前記円柱形状に加工されたインゴットの上面から底面に向かう方向に沿って、一定間隔を置いてマーキングする工程と、前記マーキングされたインゴットの前記マーキングとマーキングの間を、前記上面及び底面に対して対向する面に沿って前記インゴットを切断し、ウェハとする工程と、を備えることを特徴とする。   The present invention relates to a method for marking a single crystal semiconductor wafer transparent to visible light, a step of processing an ingot of a single crystal semiconductor into a cylindrical shape, and a direction from the top surface to the bottom surface of the ingot processed into the cylindrical shape. The ingot is cut along a surface facing the top surface and the bottom surface between the marking of the marked ingot and the marking between the marking step and the marking of the marked ingot along the surface to form a wafer And a process.

上記発明において、前記マーキングがフェムト秒レーザーを用いて改質領域を形成することであっても良い。   In the above invention, the marking may be to form a modified region using a femtosecond laser.

上記発明において、前記マーキングする工程の前に、前記インゴットの結晶方位を測定する工程を更に備えていても良い。   In the above invention, a step of measuring a crystal orientation of the ingot may be further provided before the step of marking.

前記単結晶半導体が窒化アルミニウム単結晶であっても良い。   The single crystal semiconductor may be an aluminum nitride single crystal.

本件発明によれば、インゴットの状態でマーキングすることにより、複数のウェハに対して一度にマーキングできるため、一枚一枚ウェハを装置に設置しながらマーキングを行う場合に比べて、より少ない工程でマーキングを行うことができる。それにより、各ウェハへのマーキングがより効率的になる。   According to the present invention, since marking can be performed on a plurality of wafers at once by marking in an ingot state, the number of steps can be reduced compared to the case where marking is performed while placing each wafer on the apparatus. Marking can be performed. Thereby, marking on each wafer becomes more efficient.

円柱形状に加工された単結晶半導体インゴットの一例を示す斜視図である。It is a perspective view which shows an example of the single crystal semiconductor ingot processed into the column shape. 円柱形状に加工された単結晶半導体インゴットにフェムト秒レーザーを当て、マーキングを行う装置の概略図である。It is the schematic of the apparatus which applies a femtosecond laser to the single crystal semiconductor ingot processed into the column shape, and performs marking. 円柱形状に加工された単結晶半導体インゴットにマーキングが施された状態を示す側面図である。It is a side view which shows the state by which marking was given to the single crystal semiconductor ingot processed into the column shape. マーキングが施されたウェハの一例を示す上面図である。It is a top view which shows an example of the wafer to which marking was given.

以下では、本発明に係るマーキング方法の一実施形態について図面に基づいて説明する。   Hereinafter, an embodiment of a marking method according to the present invention will be described with reference to the drawings.

図1は本発明における円柱形状に加工された単結晶半導体インゴット1を示し、図2は単結晶半導体インゴット1に対してマーキングを行う装置10を示し、図3はマーキングが施された単結晶半導体インゴット1を示し、図4は単結晶半導体ウェハ4を示している。   FIG. 1 shows a single crystal semiconductor ingot 1 processed into a cylindrical shape according to the present invention, FIG. 2 shows an apparatus 10 for marking the single crystal semiconductor ingot 1, and FIG. 3 shows a single crystal semiconductor to which marking has been applied. An ingot 1 is shown, and FIG. 4 shows a single crystal semiconductor wafer 4.

図1に示す単結晶半導体インゴット1の製造方法は特に制限されない。まず、単結晶半導体の製造にはチョクラルスキー法や昇華再結晶法(改良レーリー法)など既知の方法を用いればよい。例えば、AlN単結晶であれば昇華再結晶法で作成することが好ましい。   The manufacturing method of the single crystal semiconductor ingot 1 shown in FIG. 1 is not particularly limited. First, a known method such as a Czochralski method or a sublimation recrystallization method (improved Rayleigh method) may be used for manufacturing a single crystal semiconductor. For example, if it is an AlN single crystal, it is preferable to prepare by a sublimation recrystallization method.

次に、上記のようにして作成された単結晶半導体を切断、研磨し円柱形状に加工して単結晶半導体インゴット1とする。この時、円柱形状の単結晶半導体インゴット1の上面1a(S1面)及び底面1b(S2面)は互いに平行で平坦に加工されていることが後工程を容易にするため好ましい。   Next, the single crystal semiconductor produced as described above is cut, polished, and processed into a cylindrical shape to obtain a single crystal semiconductor ingot 1. At this time, the top surface 1a (S1 surface) and the bottom surface 1b (S2 surface) of the columnar single crystal semiconductor ingot 1 are preferably processed in parallel and flat with each other in order to facilitate subsequent processes.

図2は単結晶半導体インゴット1にマーキングを行う装置10を示している。上記のように円柱形状に加工された単結晶半導体インゴット1はゴニオメータ付きステージ14に固定された状態でX線回折装置内に設置される。次いでX線回折を行い結晶方位<0001>面を検出して、結晶方位<0001>面が規定の方向を向くようにゴニオメータ付きステージ14を駆動させる。さらにゴニオメータ付きステージ14に固定した状態で単結晶半導体インゴット1をマーキング装置10に設置し、結晶方位<0001>を示すマーキングを行う。   FIG. 2 shows an apparatus 10 for marking a single crystal semiconductor ingot 1. The single crystal semiconductor ingot 1 processed into a cylindrical shape as described above is installed in the X-ray diffractometer while being fixed to the stage 14 with a goniometer. Next, X-ray diffraction is performed to detect the crystal orientation <0001> plane, and the goniometer-equipped stage 14 is driven so that the crystal orientation <0001> plane faces a specified direction. Further, the single crystal semiconductor ingot 1 is placed on the marking device 10 while being fixed to the stage 14 with a goniometer, and marking indicating the crystal orientation <0001> is performed.

マーキング装置10はフェムト秒レーザー発生装置11と、フェムト秒レーザー発生装置11から照射されたフェムト秒レーザー12を単結晶半導体インゴット1内部に集光する対物レンズ13とを有し、単結晶半導体インゴット1が固定されたゴニオメータ付きステージ14が装置内に設置される。   The marking device 10 includes a femtosecond laser generator 11 and an objective lens 13 that condenses the femtosecond laser 12 irradiated from the femtosecond laser generator 11 inside the single crystal semiconductor ingot 1. A stage 14 with a goniometer to which is fixed is installed in the apparatus.

フェムト秒レーザー12とは、10−13秒オーダーのパルス幅を有するレーザーであり、フェムト秒レーザー12に対して透明な材料内部に、対物レンズ13を用いて前記フェムト秒レーザー12を集光すると、レーザーを集光させた集光位置である集光点のみに多光子吸収を生じさせる。これにより透明材料は、その集光点において改質し、改質領域2aが生じる。改質領域2aは多結晶体となっており、透過率が低下している。この改質領域2aがマーキング2となる。 The femtosecond laser 12 is a laser having a pulse width on the order of 10 −13 seconds. When the femtosecond laser 12 is condensed inside a material transparent to the femtosecond laser 12 using the objective lens 13, Multiphoton absorption is caused only at the condensing point, which is the condensing position where the laser is condensed. Thereby, the transparent material is modified at the condensing point, and a modified region 2a is generated. The modified region 2a is a polycrystal and has a reduced transmittance. This modified region 2 a becomes the marking 2.

上記のようにフェムト秒レーザー12は対物レンズ13を用いることで集光点を自在に移動させることができる。そのため、前記単結晶半導体インゴット1の任意の位置にマーキングを施すことが可能である。   As described above, the femtosecond laser 12 can freely move the condensing point by using the objective lens 13. Therefore, it is possible to mark any position of the single crystal semiconductor ingot 1.

例えば、図2では円柱形状の単結晶半導体インゴット1におけるS1面と対向する位置にフェムト秒レーザー発生装置11が配置され、その間に対物レンズ13が配置されている。このような配置の場合、フェムト秒レーザー12の集光点をS1面からS2面方向に沿って移動させながらマーキング2を施すことになる。マーキング2は等間隔で施すことが好ましい。
また、後述する切断面3にもレーザーを集光させ、切断面3に沿って単結晶を改質することで改質面3aとしてもよい。改質面3aとすることで、切断面3に沿った正確な切断が容易となる。
For example, in FIG. 2, a femtosecond laser generator 11 is disposed at a position facing the S1 surface of a cylindrical single crystal semiconductor ingot 1, and an objective lens 13 is disposed therebetween. In such an arrangement, the marking 2 is applied while moving the condensing point of the femtosecond laser 12 from the S1 surface along the S2 surface direction. The markings 2 are preferably applied at equal intervals.
Further, the modified surface 3 a may be formed by condensing a laser also on a cut surface 3 to be described later and modifying the single crystal along the cut surface 3. By using the modified surface 3a, accurate cutting along the cut surface 3 is facilitated.

図3はマーキング2を施された円柱形状の単結晶半導体インゴット1を示している。単結晶半導体インゴット1のマーキング2同士の間において、S1面及びS2面に対して対向する面を切断面3とする。単結晶半導体インゴット1は切断面3に沿って一定の間隔を置いて切断され、マーキング2が施された単結晶半導体ウェハと4となる。   FIG. 3 shows a cylindrical single crystal semiconductor ingot 1 provided with a marking 2. A surface facing the S1 surface and the S2 surface between the markings 2 of the single crystal semiconductor ingot 1 is a cut surface 3. The single crystal semiconductor ingot 1 is cut along the cut surface 3 at a constant interval, and becomes a single crystal semiconductor wafer 4 with the marking 2.

マーキング2の位置は単結晶半導体ウェハ4の内部、厚さ方向に対して中央部に施されているが、例えば、表面に位置するようにマーキングしても構わない。   The position of the marking 2 is provided in the center of the single crystal semiconductor wafer 4 with respect to the thickness direction. For example, the marking 2 may be marked on the surface.

図4はマーキング2の施された単結晶半導体ウェハ4を示している。マーキング2の位置は、面方向に対し任意の位置で構わないが、マーキング部分は製品として使用できないため、ウェハの端部にマーキングすることが製品の歩留まり向上の点から好ましい。   FIG. 4 shows a single crystal semiconductor wafer 4 provided with the marking 2. The position of the marking 2 may be an arbitrary position with respect to the surface direction. However, since the marking portion cannot be used as a product, it is preferable to mark the end of the wafer from the viewpoint of improving the yield of the product.

以下、本発明について具体的に説明する。   Hereinafter, the present invention will be specifically described.

まず、昇華法等、公知の技術によって作成されたAlN単結晶を、円柱研削により直径100mm、厚さ4mmの円柱形状の単結晶半導体インゴット1に加工する。   First, an AlN single crystal prepared by a known technique such as a sublimation method is processed into a cylindrical single crystal semiconductor ingot 1 having a diameter of 100 mm and a thickness of 4 mm by cylindrical grinding.

次いで、前記インゴット1をX線回折装置に設置し、結晶方位<0001>を検出する。   Next, the ingot 1 is installed in an X-ray diffractometer and the crystal orientation <0001> is detected.

さらに、前記インゴット1をマーキング装置10に設置し、結晶方位を示すマーキング2と切断面3に沿って改質面3aとを施した。この時使用されたフェムト秒レーザー12はチタンサファイアレーザーである。   Furthermore, the said ingot 1 was installed in the marking apparatus 10, and the modified surface 3a was given along the marking 2 which shows a crystal orientation, and the cut surface 3. FIG. The femtosecond laser 12 used at this time is a titanium sapphire laser.

マーキング2は図3に示すように単結晶半導体インゴット1のS1面から深さ250μmの距離aに施された直径20μmの改質領域2aである。次のマーキング2以降はマーキング2同士の距離Aが500μmになるように、S1面からS2面に向かう方向に集光点を移動させながら同様にマーキングを行った。   As shown in FIG. 3, the marking 2 is a modified region 2a having a diameter of 20 μm, which is provided at a distance a of 250 μm in depth from the S1 surface of the single crystal semiconductor ingot 1. After the next marking 2, marking was performed in the same manner while moving the condensing point in the direction from the S1 surface toward the S2 surface so that the distance A between the markings 2 was 500 μm.

改質面3aは図3に示すようにマーキング2から250μmの距離bを置いたS1面及びS2面に対向する面に施された厚さ10μmの改質層である。次の改質面3a以降は改質層同士の距離Bが500μmになるように、S1面からS2面に向かう方向に集光点を移動させながら形成した。上述のように改質面3aは切断面3でもある。   As shown in FIG. 3, the modified surface 3a is a modified layer having a thickness of 10 μm applied to the surface facing the S1 surface and the S2 surface at a distance b of 250 μm from the marking 2. After the next modified surface 3a, the condensing point was moved in the direction from the S1 surface to the S2 surface so that the distance B between the modified layers was 500 μm. As described above, the modified surface 3 a is also the cut surface 3.

最後に、単結晶半導体インゴット1を切断面3に沿って切断することで、マーキング2を施した単結晶半導体ウェハ4が完成する。単結晶半導体インゴット1の切断には、公知の技術を用いることができるが、例えばダイヤモンド砥石を使用して切断する方法などがある。   Finally, the single crystal semiconductor ingot 1 is cut along the cut surface 3 to complete the single crystal semiconductor wafer 4 provided with the marking 2. A known technique can be used for cutting the single crystal semiconductor ingot 1. For example, there is a method of cutting using a diamond grindstone.

本発明は、可視光を吸収しない透明な単結晶ウェハの製造方法に関し、結晶方位を示すマークを個々のウェハに効率よく施すことが可能となる。   The present invention relates to a method for producing a transparent single crystal wafer that does not absorb visible light, and it is possible to efficiently mark individual wafers with a crystal orientation mark.

1 単結晶半導体インゴット、1a 上面(S1面)、 1b 底面(S2面)、2 マーキング、2a 改質領域、3 切断面、3a 改質面、4 単結晶半導体ウェハ、10 マーキング装置、11 フェムト秒レーザー発生装置、 12 フェムト秒レーザー、13 対物レンズ、14 ゴニオメータ付きステージ。   1 single crystal semiconductor ingot, 1a top surface (S1 surface), 1b bottom surface (S2 surface), 2 marking, 2a modified region, 3 cut surface, 3a modified surface, 4 single crystal semiconductor wafer, 10 marking device, 11 femtoseconds Laser generator, 12 femtosecond laser, 13 objective lens, 14 stage with goniometer.

Claims (4)

可視光に対して透明な単結晶半導体のインゴットを円柱形状に加工する工程と、
前記円柱形状に加工されたインゴットの上面から底面に向かう方向に沿って、一定間隔を置いてマーキングする工程と、
前記マーキングされたインゴットの前記マーキングとマーキングの間を、前記上面及び底面に対して対向する面に沿って前記インゴットを切断し、ウェハとする工程と、
を備えることを特徴とする単結晶半導体ウェハのマーキング方法。
Processing a single crystal semiconductor ingot transparent to visible light into a cylindrical shape;
Marking at regular intervals along the direction from the top surface to the bottom surface of the ingot processed into the cylindrical shape;
Cutting the ingot between the marking of the marked ingot and the marking along a surface facing the top surface and the bottom surface to form a wafer;
A marking method for a single crystal semiconductor wafer, comprising:
前記マーキングがフェムト秒レーザーを用いて改質領域を形成することである請求項1記載の単結晶半導体ウェハのマーキング方法。   The single-crystal semiconductor wafer marking method according to claim 1, wherein the marking is to form a modified region using a femtosecond laser. 前記マーキングする工程の前に、前記インゴットの結晶方位を測定する工程を更に備えることを特徴とする請求項1または2記載の単結晶半導体ウェハのマーキング方法。   3. The method for marking a single crystal semiconductor wafer according to claim 1, further comprising a step of measuring a crystal orientation of the ingot before the step of marking. 前記単結晶半導体が窒化アルミニウム単結晶であることを特徴とする請求項1乃至3記載の単結晶半導体ウェハのマーキング方法。   4. The marking method for a single crystal semiconductor wafer according to claim 1, wherein the single crystal semiconductor is an aluminum nitride single crystal.
JP2013199692A 2013-09-26 2013-09-26 Marking method for monocrystal wafer Pending JP2015062946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013199692A JP2015062946A (en) 2013-09-26 2013-09-26 Marking method for monocrystal wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013199692A JP2015062946A (en) 2013-09-26 2013-09-26 Marking method for monocrystal wafer

Publications (1)

Publication Number Publication Date
JP2015062946A true JP2015062946A (en) 2015-04-09

Family

ID=52831303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013199692A Pending JP2015062946A (en) 2013-09-26 2013-09-26 Marking method for monocrystal wafer

Country Status (1)

Country Link
JP (1) JP2015062946A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179188A1 (en) * 2017-03-29 2018-10-04 大和鋼管工業株式会社 Method for producing cut article, production system, and cut article
JP2019029382A (en) * 2017-07-25 2019-02-21 株式会社ディスコ Wafer production method and wafer production device
JP2019033134A (en) * 2017-08-04 2019-02-28 株式会社ディスコ Wafer generation method
CN109801834A (en) * 2017-11-16 2019-05-24 株式会社迪思科 The generation method and chip generating means of chip
CN110349837A (en) * 2018-04-03 2019-10-18 株式会社迪思科 The generation method of chip
JP7429080B1 (en) 2023-11-28 2024-02-07 有限会社ドライケミカルズ Semiconductor crystal wafer manufacturing equipment and manufacturing method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018179188A1 (en) * 2017-03-29 2019-04-11 大和鋼管工業株式会社 Cutting product manufacturing method, manufacturing system, and cutting product
WO2018179188A1 (en) * 2017-03-29 2018-10-04 大和鋼管工業株式会社 Method for producing cut article, production system, and cut article
JP2019029382A (en) * 2017-07-25 2019-02-21 株式会社ディスコ Wafer production method and wafer production device
JP2019033134A (en) * 2017-08-04 2019-02-28 株式会社ディスコ Wafer generation method
CN109801834B (en) * 2017-11-16 2024-05-17 株式会社迪思科 Wafer generation method and wafer generation device
CN109801834A (en) * 2017-11-16 2019-05-24 株式会社迪思科 The generation method and chip generating means of chip
JP2019091852A (en) * 2017-11-16 2019-06-13 株式会社ディスコ Wafer production method and wafer production machine
CN110349837A (en) * 2018-04-03 2019-10-18 株式会社迪思科 The generation method of chip
JP7073172B2 (en) 2018-04-03 2022-05-23 株式会社ディスコ How to generate a wafer
TWI811325B (en) * 2018-04-03 2023-08-11 日商迪思科股份有限公司 Wafer Generation Method
CN110349837B (en) * 2018-04-03 2024-02-23 株式会社迪思科 Wafer generating method
JP2019186276A (en) * 2018-04-03 2019-10-24 株式会社ディスコ Wafer production method
JP7429080B1 (en) 2023-11-28 2024-02-07 有限会社ドライケミカルズ Semiconductor crystal wafer manufacturing equipment and manufacturing method

Similar Documents

Publication Publication Date Title
JP2015062946A (en) Marking method for monocrystal wafer
JP6506520B2 (en) SiC slicing method
KR102196934B1 (en) Wafer processing method
TW201722668A (en) Wafer thinning method
TW200936314A (en) Working object grinding method
JP2017071074A (en) Method for manufacturing internal processing layer formation single crystal substrate, and method for manufacturing single crystal substrate
TWI732824B (en) Wafer processing method
TWI650292B (en) Breaking method of brittle material substrate and breaking device
US9583391B2 (en) Wafer processing method
JP6013859B2 (en) Wafer processing method
JP6494334B2 (en) Device chip manufacturing method
JP2015069975A (en) Workpiece processing method
KR102106198B1 (en) Method of processing a subsatrate
JP6045361B2 (en) Wafer processing method
JP6455166B2 (en) Manufacturing method of semiconductor wafer and semiconductor chip
JP5846764B2 (en) Wafer processing method
JP5846765B2 (en) Wafer processing method
JP6158551B2 (en) Wafer dividing method
JP2019153731A (en) Wafer processing method
JP2015074003A (en) Internal processing layer-forming single crystal member, and manufacturing method for the same
JP2014096526A (en) Wafer processing method
JP6202695B2 (en) Single crystal substrate manufacturing method
US8445361B1 (en) Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
JP7479762B2 (en) Manufacturing method for device chips
JP7210292B2 (en) Wafer generation method