JP2015060854A - Nitride semiconductor light-emitting diode and process of manufacturing the same - Google Patents

Nitride semiconductor light-emitting diode and process of manufacturing the same Download PDF

Info

Publication number
JP2015060854A
JP2015060854A JP2013191708A JP2013191708A JP2015060854A JP 2015060854 A JP2015060854 A JP 2015060854A JP 2013191708 A JP2013191708 A JP 2013191708A JP 2013191708 A JP2013191708 A JP 2013191708A JP 2015060854 A JP2015060854 A JP 2015060854A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
emitting diode
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013191708A
Other languages
Japanese (ja)
Other versions
JP6260159B2 (en
Inventor
功 玉井
Isao Tamai
功 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2013191708A priority Critical patent/JP6260159B2/en
Publication of JP2015060854A publication Critical patent/JP2015060854A/en
Application granted granted Critical
Publication of JP6260159B2 publication Critical patent/JP6260159B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to reduce an energy difference of Schottky barriers with a GaN layer and to efficiently activate carriers in p-GaN.SOLUTION: A nitride semiconductor light-emitting diode 10A includes: a light-emitting layer 14 on a substrate 11; a laminated p-GaN layer 15 on a surface of the light-emitting layer; a laminated MgNi layer 16 on a surface opposite to the p-GaN layer; and, preferably, a palladium layer interposed between the MgNi layer and the p-GaN layer.

Description

本発明は、窒化物半導体発光ダイオード、及びその製造方法に関し、特に、p−GaN層の活性化促進による性能向上に効果のある窒化物半導体発光ダイオード、及びその製造方法に関する。   The present invention relates to a nitride semiconductor light-emitting diode and a method for manufacturing the same, and more particularly to a nitride semiconductor light-emitting diode effective for improving performance by promoting activation of a p-GaN layer and a method for manufacturing the same.

近年、発光ダイオード(LED:Light Emitting Diode)は、輝度や、光量の増大が求められており、接触抵抗の低減等を行って発光効率を向上させることが問題となっている。まず、従来の発光ダイオードの構成、特に、非発光部(電極)の構成について説明する。
図28は、特許文献1に記載されているような、従来の窒化物半導体発光ダイオードの断面図であり、主要部を説明するための概略図でもある。窒化物半導体発光ダイオード10Cは、支持基板としてのSi基板11の表面に、バッファ層12、n型クラッド層13、発光層14、及びp型クラッド層15が順次、積層されて構成されている。以下、発光ダイオードをLED素子と称することもある。
In recent years, light emitting diodes (LEDs) have been required to increase brightness and light quantity, and it has been a problem to improve luminous efficiency by reducing contact resistance and the like. First, the configuration of a conventional light emitting diode, particularly the configuration of a non-light emitting portion (electrode) will be described.
FIG. 28 is a cross-sectional view of a conventional nitride semiconductor light-emitting diode as described in Patent Document 1, and is also a schematic diagram for explaining the main part. The nitride semiconductor light emitting diode 10C is configured by sequentially laminating a buffer layer 12, an n-type cladding layer 13, a light emitting layer 14, and a p-type cladding layer 15 on the surface of a Si substrate 11 as a support substrate. Hereinafter, the light emitting diode may be referred to as an LED element.

特許文献2は、発光面積を縮小させない構造として、従来のLED構造をフリップチップ化し、基板の裏面から光を取り出す方法が記載されている。しかしながら、この方法は、支持基板には炭化珪素(SiC)やサファイアなどの透明な基板が必要になるが、SiCや、サファイアは、Siに比べると高価であるという欠点がある。   Patent Document 2 describes a method of taking a conventional LED structure into a flip chip and taking out light from the back surface of the substrate as a structure that does not reduce the light emitting area. However, this method requires a transparent substrate such as silicon carbide (SiC) or sapphire for the support substrate, but SiC and sapphire are disadvantageous in that they are more expensive than Si.

ところで、LEDは、消費電力低減や発熱低減のために、p−GaNの低抵抗化が求められている。このため、窒化物系発光ダイオードやレーザダイオード(LD)を有機金属気相成長法(MOCVD)で形成する場合、特許文献3,4のようにp型層の低抵抗化のためにキャリア活性化プロセスが必要になる。このキャリア活性化プロセスは、例えば、活性化アニールとして800〜1000℃あたりで行われている。   By the way, the LED is required to reduce the resistance of p-GaN in order to reduce power consumption and heat generation. Therefore, when nitride-based light-emitting diodes or laser diodes (LD) are formed by metal organic chemical vapor deposition (MOCVD), carrier activation is performed to reduce the resistance of the p-type layer as in Patent Documents 3 and 4. A process is required. This carrier activation process is performed, for example, at 800 to 1000 ° C. as activation annealing.

また、非特許文献1には、MgNiは、他の合金よりも水素を貯蔵しやすい材料であることが記載されている。また、非特許文献2には、パラジウムPdは、プロトン効果で、水素を透過し易い材料であることが記載されている。 Non-Patent Document 1 describes that Mg 2 Ni is a material that stores hydrogen more easily than other alloys. Non-Patent Document 2 describes that palladium Pd is a material that easily permeates hydrogen due to the proton effect.

特開2010−232649号公報JP 2010-232649 A 特開2009−049342JP 2009-049342 A 特許2540791号公報Japanese Patent No. 2540791 特開平2−257679号公報JP-A-2-257679

「水素吸蔵合金の現状と最近の研究開発」,村上陽太郎,www.ostec.or.jp/nmc/TOP/34.pdf“Current Status and Recent Research and Development of Hydrogen Storage Alloys”, Yotaro Murakami, www.ostec.or.jp/nmc/TOP/34.pdf J.Shuet.al.,”atalyticPalladium-Based Membrane Reactors:A Review,”Canadian J.Chem. Eng. ,69,1036-1060(1991)J. Shuet.al., “AtalyticPalladium-Based Membrane Reactors: A Review,” Canadian J. Chem. Eng., 69, 1036-1060 (1991)

LEDは、透明電極、例えば、ITO(酸化インジウム錫)やZnO(酸化亜鉛)などを用いることにより、表面から光を取り出すことが可能になる。しかしながら、窒化物半導体発光ダイオードを構成するp−GaN層は、真空準位からフェルミ準位までのエネルギーが、約7eVと非常に大きく、ITO(Indium Tin Oxide)は、真空準位からの仕事関数が、およそ4.1〜4.7eVと組成や形成条件で変化する不安定な材料である。このため、p−GaN層とITO電極との接合は、ショットキ接合となり、発光層に効率の良い電力供給を行うことができない。
また、図28に記載のp型電極20は、オーミック性を高めるためにNi/Au電極を用いているが、光透過性を欠き、発光素子には向かない。なお、Niの仕事関数は5.2eVであり、Auの仕事関数は5.1eVであり、双方共に高い値を有している。
そこで、p−GaN層との間のショットキ障壁のエネルギー差を低減し、オーミック性を目指すことが求められる。この点、ITO膜(透明導電膜)とp−GaN層との間に、仕事関数がITOよりも高いNiの合金を介挿することが考えられる。
The LED can extract light from the surface by using a transparent electrode such as ITO (indium tin oxide) or ZnO (zinc oxide). However, the p-GaN layer constituting the nitride semiconductor light emitting diode has a very large energy from the vacuum level to the Fermi level of about 7 eV, and ITO (Indium Tin Oxide) has a work function from the vacuum level. However, it is an unstable material that varies with the composition and formation conditions of approximately 4.1 to 4.7 eV. For this reason, the junction between the p-GaN layer and the ITO electrode is a Schottky junction, and efficient power supply to the light emitting layer cannot be performed.
In addition, the p-type electrode 20 shown in FIG. 28 uses a Ni / Au electrode in order to increase ohmic properties, but lacks light transmittance and is not suitable for a light emitting element. Note that the work function of Ni is 5.2 eV and the work function of Au is 5.1 eV, both of which have high values.
Therefore, it is required to reduce the energy difference of the Schottky barrier between the p-GaN layer and aim for ohmic properties. In this regard, it is conceivable that a Ni alloy having a work function higher than that of ITO is interposed between the ITO film (transparent conductive film) and the p-GaN layer.

ところで、活性化アニールを行っても、活性化されるキャリアはp型窒化ガリウム(p−GaN)中にドープされる濃度に対して、1割程度で十分なキャリアを得ることができない。また、低抵抗化のためには、Mgのドープ量を増やすことも考えられるが、ドープ量増加に従いGaNの結晶性が悪化するため、低抵抗化が制限されてしまう。   By the way, even if activation annealing is performed, the carrier to be activated cannot obtain sufficient carriers with about 10% of the concentration doped in p-type gallium nitride (p-GaN). In order to reduce the resistance, it is conceivable to increase the doping amount of Mg, but the crystallinity of GaN deteriorates as the doping amount increases, so that the reduction in resistance is limited.

そこで、本発明は、GaN層との間のショットキ障壁のエネルギー差を低減することができ、且つ、p−GaN中のキャリアを効率よく活性化させることができる窒化物半導体発光ダイオード、及び透明電極成膜方法を提供することを目的とする。   Therefore, the present invention can reduce the energy difference of the Schottky barrier with the GaN layer, and can efficiently activate the carriers in the p-GaN, and the transparent electrode An object is to provide a film forming method.

前記目的を達成するため、本発明の窒化物半導体発光ダイオードは、発光層と該発光層の表面に積層されたp−GaN層とを備えた窒化物半導体発光ダイオードであって、前記p−GaN層の発光層反対側表面に積層されたMgNi層を備えたことを特徴とする。ここで、発光層反対側表面とは、発光層に対して反対側の表面を意味し、p−GaN層の発光層反対側表面とは、発光層とp−GaN層とが接合していない面をいう。また、前記MgNi層と前記p−GaN層との間にパラジウム層を介挿することが好ましい。 In order to achieve the above object, a nitride semiconductor light emitting diode of the present invention is a nitride semiconductor light emitting diode comprising a light emitting layer and a p-GaN layer stacked on the surface of the light emitting layer, wherein the p-GaN An Mg 2 Ni layer laminated on the surface of the layer opposite to the light emitting layer is provided. Here, the light emitting layer opposite surface means a surface opposite to the light emitting layer, and the light emitting layer opposite surface of the p-GaN layer is not bonded to the light emitting layer and the p-GaN layer. Say the face. Moreover, it is preferable to interpose a palladium layer between the Mg 2 Ni layer and the p-GaN layer.

水素吸蔵材料の1つであるマグネシウムニッケル(MgNi)や、プロトン効果により水素透過が行える材料の一つであるパラジウム(Pd)を用いて、ショットキ障壁を小さくして、p−GaNの低抵抗化を実現する。また、効率よくp−GaN中のキャリアを活性化させる。また、プロセス負荷を小さくできるため、従来プロセスよりもGaNの結晶性を保つことができるので、LEDの劣化を防ぐこともできる。なお、MgNiや、Pdは、そのまま、p−GaNの電極として使用することができる。 Using magnesium nickel (Mg 2 Ni), which is one of the hydrogen storage materials, and palladium (Pd), which is one of the materials that allow hydrogen permeation by the proton effect, the Schottky barrier is reduced and the p-GaN is reduced. Realize resistance. Also, the carriers in p-GaN are activated efficiently. In addition, since the process load can be reduced, the crystallinity of GaN can be maintained as compared with the conventional process, so that the deterioration of the LED can also be prevented. Note that Mg 2 Ni and Pd can be used as they are as p-GaN electrodes.

また、MgNi/Pd/GaNの構造とすれば、Pdの持つ高い仕事関数(p−GaN:約7eV、ITO:約4.2eV、Pd:約5.2eV)により、ショットキ障壁の高さが小さくなり、良好なコンタクト性を実現する。また、ITOを直接p−GaN層に接触させないのでITOの酸素がp−GaN層を酸化させ素子の劣化を起こすことも防ぐことができる。 Further, if the Mg 2 Ni / Pd / GaN structure is used, the high work function (p-GaN: about 7 eV, ITO: about 4.2 eV, Pd: about 5.2 eV) possessed by Pd increases the Schottky barrier height. Is reduced, and good contact is achieved. Moreover, since ITO is not brought into direct contact with the p-GaN layer, it is possible to prevent the oxygen of the ITO from oxidizing the p-GaN layer and causing deterioration of the device.

本発明によれば、GaN層との間のショットキ障壁のエネルギー差を低減することができ、且つ、効率よくp−GaN層中のキャリアを活性化させることができる。   According to the present invention, the energy difference of the Schottky barrier with the GaN layer can be reduced, and carriers in the p-GaN layer can be activated efficiently.

本発明の第1実施形態である窒化物半導体発光ダイオードの構成を示す断面図である。It is sectional drawing which shows the structure of the nitride semiconductor light-emitting diode which is 1st Embodiment of this invention. pn接合とオーミック接合とを説明するためのバンド図である。It is a band figure for demonstrating a pn junction and an ohmic junction. MgNi/ITO膜の光の透過率と波長との関係を示すグラフである。It is a graph illustrating the relationship between the transmittance and the wavelength of the light Mg 2 Ni / ITO film. 第1の実施形態の製造工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of 1st Embodiment. MOCVDで形成したLED構造を示す断面図である。It is sectional drawing which shows the LED structure formed by MOCVD. MgNi膜を形成し、活性化アニールした状態の素子断面図である。FIG. 3 is a cross-sectional view of an element in a state where an Mg 2 Ni film is formed and activated and annealed. フッ化水素酸でMgNi膜を除去した状態の素子断面図である。Is an element cross-sectional view of a state in which the removal of the Mg 2 Ni film with hydrofluoric acid. MgNi膜・ITO膜を堆積した状態の素子断面図である。It is an element cross-sectional view of a state in which deposited mg 2 Ni film · ITO film. 第1のパターニング工程を説明するための素子断面図である。It is element sectional drawing for demonstrating a 1st patterning process. ドライエッチング工程を説明するための素子断面図である。It is element sectional drawing for demonstrating a dry etching process. 第2のパターニング工程を説明するための素子断面図である。It is element sectional drawing for demonstrating a 2nd patterning process. p型電極を堆積する工程を説明するための素子断面図である。It is element sectional drawing for demonstrating the process of depositing a p-type electrode. リフトオフ工程を説明するための素子断面図である。It is element sectional drawing for demonstrating a lift-off process. MgNiの状態図である。It is a state diagram of mg 2 Ni. ドロップレット発生の原理図、及び表面写真である。It is the principle figure of droplet generation | occurrence | production, and a surface photograph. 第2の実施形態の製造工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of 2nd Embodiment. 第2の実施形態における第1のパターニング工程を説明するための素子断面図である。It is element sectional drawing for demonstrating the 1st patterning process in 2nd Embodiment. Pd/MgNi膜を堆積した状態の素子構造図である。FIG. 5 is a device structure diagram in a state where a Pd / Mg 2 Ni film is deposited. 第2のパターニング工程を説明するための素子断面図である。It is element sectional drawing for demonstrating a 2nd patterning process. 第2実施形態におけるドライエッチング工程を説明するための素子断面図である。It is element sectional drawing for demonstrating the dry etching process in 2nd Embodiment. p型電極が形成された状態の素子断面図である。It is element sectional drawing of the state in which the p-type electrode was formed. 第3の実施形態の製造工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of 3rd Embodiment. 第3の実施形態における第1のパターニング工程を説明するための素子断面図である。It is element sectional drawing for demonstrating the 1st patterning process in 3rd Embodiment. MgNi膜・透明導電材(ITO膜)を堆積した状態の素子断面図である。Mg 2 Ni film, a transparent conductive material (ITO film) is an element cross-sectional view of the deposited state. 第3実施形態における第2のパターニング工程を説明するための素子断面図である。It is element sectional drawing for demonstrating the 2nd patterning process in 3rd Embodiment. 第3実施形態におけるドライエッチング工程を説明するための素子断面図である。It is element sectional drawing for demonstrating the dry etching process in 3rd Embodiment. MgNi膜を形成しない窒化物半導体発光ダイオードの製造工程を示すフローチャートである。It is a flowchart showing a manufacturing process of the nitride semiconductor light emitting diode that does not form a mg 2 Ni film. 従来構造の窒化物発光ダイオードの断面図である。It is sectional drawing of the nitride light emitting diode of a conventional structure.

以下、図面を参照して、本発明の実施の形態(以下、「本実施形態」と称する)につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。   Hereinafter, an embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described in detail with reference to the drawings. Each figure is only schematically shown so that the present invention can be fully understood. Therefore, the present invention is not limited to the illustrated example. Moreover, in each figure, the same code | symbol is attached | subjected about the common component and the same component, and those overlapping description is abbreviate | omitted.

(第1実施形態)
図1は、本発明の第1実施形態の窒化物半導体発光ダイオードの構成を示す断面図である。
図1において、窒化物半導体発光ダイオード10Aは、支持基板としてのSi基板,サファイア基板、又はSiC基板11(以下、「基板」と称する。)の表面にバッファ層12が積層され、バッファ層12の基板反対側表面には、n型クラッド層13が積層され、n型クラッド層13の基板反対側表面の一部領域には、発光層14が積層され、発光層14の基板反対側表面には、p型クラッド層15が積層され、p型クラッド層15の基板反対側表面にはMgNi膜、又はPd/MgNi膜16が積層され、MgNi膜16の基板反対側表面には透明導電材17が積層され、透明導電材17の基板反対側表面の端部には、p型電極20が積層されている。また、窒化物半導体発光ダイオード10Aは、n型クラッド層13の基板反対側表面の他の領域には、n型電極19が積層されている。
(First embodiment)
FIG. 1 is a cross-sectional view showing the configuration of the nitride semiconductor light emitting diode according to the first embodiment of the present invention.
In FIG. 1, a nitride semiconductor light emitting diode 10 </ b> A has a buffer layer 12 laminated on the surface of a Si substrate, sapphire substrate, or SiC substrate 11 (hereinafter referred to as “substrate”) as a support substrate. An n-type cladding layer 13 is laminated on the surface opposite to the substrate, a light emitting layer 14 is laminated on a partial region of the surface of the n-type cladding layer 13 opposite to the substrate, and a surface of the light emitting layer 14 opposite to the substrate is laminated. , p-type cladding layer 15 are stacked, Mg 2 Ni film on the substrate opposite to the surface of the p-type cladding layer 15, or Pd / Mg 2 Ni film 16 is laminated, on the substrate surface opposite Mg 2 Ni film 16 A transparent conductive material 17 is laminated, and a p-type electrode 20 is laminated on the end of the transparent conductive material 17 on the surface opposite to the substrate. In the nitride semiconductor light emitting diode 10 </ b> A, an n-type electrode 19 is laminated on another region of the n-type cladding layer 13 on the surface opposite to the substrate.

Si基板11は、例えば直径3インチ、厚さ600μmの単結晶シリコンからなり、主面の結晶方位が(111)であることが好ましい。格子定数(単位:10−10m)は、Si(111)基板が3.84であり、GaNが3.18であり、AlNが3.11である。Si(111)基板とAlNとのドメイン不整合は約1%と小さいので、良質なヘテロエピタキシャル成長が可能である。また、支持基板は、サファイア基板であるときには(0001)面サファイア基板が好ましく、SiC基板であるときは(0001)面SiC基板が好ましい。 The Si substrate 11 is preferably made of, for example, single crystal silicon having a diameter of 3 inches and a thickness of 600 μm, and the crystal orientation of the main surface is preferably (111). The lattice constant (unit: 10 −10 m) is 3.84 for Si (111) substrate, 3.18 for GaN, and 3.11 for AlN. Since the domain mismatch between the Si (111) substrate and AlN is as small as about 1%, high quality heteroepitaxial growth is possible. The support substrate is preferably a (0001) plane sapphire substrate when it is a sapphire substrate, and is preferably a (0001) plane SiC substrate when it is a SiC substrate.

バッファ層12は、例えば、AlGa1−xN(0≦x≦1)なる組成で基板に堆積され、Si基板11とn型クラッド層13との間の格子定数及び熱膨張係数の差分を緩和するために積層される多層膜であり、x=1であるAlNを含む。なお、室温での熱膨張係数(単位:10−6/K)は、シリコンが3.59であり、GaNが5.59であり、AlNが4.15である。室温での熱膨張係数は、GaN>AlNであるが、結晶成長温度(1400K)では、GaNが5.396であり、AlNが6.942であるので、GaN<AlNとなる。 The buffer layer 12 is deposited on the substrate with a composition of, for example, Al x Ga 1-x N (0 ≦ x ≦ 1), and the difference between the lattice constant and the thermal expansion coefficient between the Si substrate 11 and the n-type cladding layer 13 is. Is a multilayer film that is laminated in order to alleviate the above, and includes AlN where x = 1. The thermal expansion coefficient (unit: 10 −6 / K) at room temperature is 3.59 for silicon, 5.59 for GaN, and 4.15 for AlN. The thermal expansion coefficient at room temperature is GaN> AlN, but at the crystal growth temperature (1400 K), GaN is 5.396 and AlN is 6.942, so GaN <AlN.

n型クラッド層13は、SiドープしたGaN層であり、n−GaN層という。また、p型クラッド層15は、MgドープしたGaN層であり、p−GaN層という。GaNは、通常、ウルツ鉱型(Wurtzite)結晶構造をとり、六角柱の結晶格子で表現される。   The n-type cladding layer 13 is a Si-doped GaN layer and is referred to as an n-GaN layer. The p-type cladding layer 15 is a Mg-doped GaN layer and is referred to as a p-GaN layer. GaN usually has a wurtzite crystal structure and is represented by a hexagonal crystal lattice.

発光層14は、量子井戸層を複数持つ多重量子井戸構造の活性層であり、バルク型よりも明るく鮮やかな発光が可能である。発光層14は、通常は、InGaN井戸層と、GaN又はInGaN障壁層とした多重量子井戸(MQW: Multi Quantum Well)構造とする。なお、量子井戸構造においては、電子やホールが閉じ込められるバンドギャップの小さい材料の層を井戸層と呼び、電子やホールに対して壁の役割をするバンドギャップの大きい材料の層をバリア層と呼ぶ。   The light emitting layer 14 is an active layer having a multiple quantum well structure having a plurality of quantum well layers, and can emit brighter and brighter light than the bulk type. The light emitting layer 14 usually has a multi quantum well (MQW) structure including an InGaN well layer and a GaN or InGaN barrier layer. In a quantum well structure, a layer of a material having a small band gap in which electrons and holes are confined is called a well layer, and a layer of a material having a large band gap that acts as a wall for electrons and holes is called a barrier layer. .

n型電極19、及びp型電極20は、Ti/Alの積層電極が使われる。これらの金属電極19,20は、同一のTiやAlの材料が使われることにより、同一工程で堆積させ、リフトオフにより形成することができる。   The n-type electrode 19 and the p-type electrode 20 are Ti / Al laminated electrodes. The metal electrodes 19 and 20 can be deposited by the same process and formed by lift-off by using the same Ti or Al material.

図2は、pn接合とオーミック接合とを説明するためのバンド図である。
LEDは、pn接合で構成されているが、p型電極がφm1>χ+Eで接続され、n型電極がφm2<χで接続されることによって、p型電極、及びn型電極ともにオーミック接合される。
ここで、φm1は、p型電極材料の真空準位からフェルミ準位Eまでのエネルギーであり、φm2は、n型電極材料の真空準位からフェルミ準位Eまでのエネルギーであり、χは、真空準位から半導体の伝導帯Eまでのエネルギーであり、Eは、半導体の禁制帯のエネルギーである。
しかしながら、窒化物半導体発光ダイオードでは、p−GaNに接合させるには高い仕事関数φmを持ったp型電極材料が必要になる。この点、ニッケル(Ni)は、仕事関数がおよそ5.2eVと高いので、不安定なITO(4.1〜4.7eV)よりもp−GaNとの間のショットキ障壁のエネルギー差を低減させて、オーミック性を目指すことができる。
FIG. 2 is a band diagram for explaining a pn junction and an ohmic junction.
LED is configured at the pn junction, p-type electrode are connected by φ m1> χ + E G, ohmic by n-type electrode is connected by φ m2 <χ, p-type electrode, and the n-type electrode both Be joined.
Here, phi m1 is the energy of the vacuum level of the p-type electrode material to the Fermi level E F, phi m @ 2 is an energy from the vacuum level of the n-type electrode material to the Fermi level E F , chi is the energy from the vacuum level to the conduction band of the semiconductor E C, E G is the energy of the semiconductor forbidden band.
However, in a nitride semiconductor light emitting diode, a p-type electrode material having a high work function φm is required for bonding to p-GaN. In this respect, nickel (Ni) has a work function as high as about 5.2 eV, so that the Schottky barrier energy difference between p-GaN and the unstable ITO (4.1 to 4.7 eV) is reduced. And aim for ohmic nature.

ところで、p−GaNは、ドーパントとして一般的にMgが使用されており、通常は、800〜1000℃あたりの温度でアニールすることで、Mgと結合した水素を脱離させようとする。しかしながら、GaNの成長温度付近であるため、GaN中の窒素も脱離してしまい、表面が荒れたり、LEDとしての性能を劣化させたりしていた。しかも、このプロセスにおいてもMgドーパントの活性化率は1割と低く、ドープ量に見合ったキャリアを生むことができていなかった。   By the way, Mg is generally used as a dopant for p-GaN. Usually, annealing is performed at a temperature of about 800 to 1000 ° C. to desorb hydrogen bonded to Mg. However, since the temperature is near the growth temperature of GaN, nitrogen in GaN is also desorbed, and the surface is roughened or the performance as an LED is deteriorated. Moreover, even in this process, the activation rate of the Mg dopant was as low as 10%, and carriers corresponding to the doping amount could not be produced.

そこで、発明者は、水素吸蔵合金であり、水素の取込量が他の合金よりも多いMgNiに着目した。このMgNiは、一方の成分であるMgが既にp−GaNのドーパント材料として含まれており、他方の成分であるNiがp型電極としてよく使われる材料である点でも好ましいと考えられる。 Therefore, the inventors focused on Mg 2 Ni, which is a hydrogen storage alloy and has a larger amount of hydrogen uptake than other alloys. This Mg 2 Ni is considered preferable in that Mg, which is one component, is already included as a p-GaN dopant material, and Ni, which is the other component, is a material often used as a p-type electrode.

図3は、MgNi/ITO電極の光の透過率と波長との関係を示すグラフである。縦軸は光の透過率[%]を示し、横軸は光の波長[nm]を示している。このMgNi/ITO電極は、1nmの膜厚のMgNiと、300nmの膜厚のITOとをサファイア基板に積層しており、アニール温度は600℃である。その透過率は、可視光領域で80%以上あり、MgNiは、p−GaNの透明電極として適応しやすい。なお、第3実施形態では、PdとMgNiとの双方で1nmの膜厚としている。 FIG. 3 is a graph showing the relationship between the light transmittance and wavelength of the Mg 2 Ni / ITO electrode. The vertical axis represents the light transmittance [%], and the horizontal axis represents the light wavelength [nm]. This Mg 2 Ni / ITO electrode is formed by laminating Mg 2 Ni with a thickness of 1 nm and ITO with a thickness of 300 nm on a sapphire substrate, and the annealing temperature is 600 ° C. Its transmittance is 80% or more in the visible light region, and Mg 2 Ni is easily adapted as a transparent electrode of p-GaN. In the third embodiment, both Pd and Mg 2 Ni have a thickness of 1 nm.

図4は、第1の実施形態の製造工程を示すフローチャートである。
以下、図4のフローチャート、及び図5乃至図13を用いて、窒化物半導体発光ダイオード10Aの製造工程について説明する。
(S10)まず、図5に示すようなLED構造がMOCVDで作製される。作製されたLED構造基板は、支持基板としての(111)面のSi基板(、サファイア基板、又はSiC基板)11と、その表面に有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)により積層されたバッファ層12と、その表面にエピタキシャル成長されたn型クラッド層13と、その表面に積層された発光層14と、その表面に1次結晶成長されたp型クラッド層15とから構成されている。p型クラッド層15は、Mgドープされたp−GaN層である。なお、p型クラッド層15は、p−GaN層だけでなく、さらにAlGaN層が積層されることが多い。
FIG. 4 is a flowchart showing the manufacturing process of the first embodiment.
Hereinafter, the manufacturing process of the nitride semiconductor light emitting diode 10A will be described with reference to the flowchart of FIG. 4 and FIGS.
(S10) First, an LED structure as shown in FIG. 5 is fabricated by MOCVD. The produced LED structure substrate is a (111) -plane Si substrate (or sapphire substrate or SiC substrate) 11 as a support substrate, and metal organic chemical vapor deposition (MOCVD) on the surface thereof. It is composed of a laminated buffer layer 12, an n-type cladding layer 13 epitaxially grown on the surface, a light emitting layer 14 laminated on the surface, and a p-type cladding layer 15 grown on the surface with a primary crystal. ing. The p-type cladding layer 15 is a Mg-doped p-GaN layer. Note that the p-type cladding layer 15 is not only a p-GaN layer but also an AlGaN layer in many cases.

なお、n型クラッド層13は、Siドープされたn−GaN層であり、GaNが、例えば、トリメチルガリウム(TMG)、及びアンモニア(NH)を原料ガスとし、窒素(N)や水素(H)をキャリアガスとして、エピタキシャル成長される。 The n-type cladding layer 13 is a Si-doped n-GaN layer, and GaN uses, for example, trimethyl gallium (TMG) and ammonia (NH 3 ) as a source gas, and nitrogen (N 2 ) or hydrogen ( Epitaxial growth is performed using H 2 ) as a carrier gas.

(S12)次に、図6の素子断面図に示すように、S10で作製されたLED構造基板(積層基板)は、p型クラッド層15の基板反対側表面にMgNi膜16Aが形成され、急速アニール炉で活性化アニールが施される。ここで、MgNi膜16Aは、任意の厚さ、例えば、250nm〜350nm(好ましくは、300nm)に堆積される。MgNi膜16Aの300nmの堆積は、スパッタを用い、交流電力が150Wで、堆積時間8分1秒である。 (S12) Next, as shown in the element cross-sectional view of FIG. 6, the LED structure substrate (laminated substrate) fabricated in S10 has the Mg 2 Ni film 16A formed on the surface of the p-type cladding layer 15 opposite to the substrate. Then, activation annealing is performed in a rapid annealing furnace. Here, the Mg 2 Ni film 16A is deposited to an arbitrary thickness, for example, 250 nm to 350 nm (preferably 300 nm). The deposition of 300 nm of the Mg 2 Ni film 16A uses sputtering, the AC power is 150 W, and the deposition time is 8 minutes and 1 second.

また、活性化アニールの条件は、400〜760℃であり、窒素雰囲気中で3分である。活性化アニールとは、原料ガスのアンモニア(NH)に含まれる水素、又はキャリアガスの水素との結合により不活性化されたMgアクセプタを、窒素雰囲気中の熱処理により、水素原子を乖離させ、アクセプタを活性化させることである。ここで、MgNi膜16Aは、乖離された水素を吸蔵するので、効率よくキャリアの活性化が行われる。 The activation annealing conditions are 400 to 760 ° C. and 3 minutes in a nitrogen atmosphere. With activation annealing, hydrogen contained in the source gas ammonia (NH 3 ) or Mg acceptor deactivated by bonding with hydrogen of the carrier gas is separated from the hydrogen atoms by heat treatment in a nitrogen atmosphere, It is to activate the acceptor. Here, since the Mg 2 Ni film 16A occludes the separated hydrogen, the carriers are efficiently activated.

(S14)次に、図7の素子断面図に示すように、活性化アニールされた積層基板は、フッ化水素酸でMgNi膜16Aが除去される。
(S16)次に、図8の素子断面図に示すように、MgNi膜16Aが除去された積層基板は、新たなMgNi膜16、及び透明導電材17が堆積される。ここで、新たなMgNi膜16は、厚さが1nmに堆積され、透過率が高くなっている。
(S14) Next, as shown in the element cross-sectional view of FIG. 7, the Mg 2 Ni film 16A is removed with hydrofluoric acid from the activation-annealed laminated substrate.
(S16) Next, as shown in the element cross-sectional view of FIG. 8, a new Mg 2 Ni film 16 and a transparent conductive material 17 are deposited on the laminated substrate from which the Mg 2 Ni film 16A has been removed. Here, the new Mg 2 Ni film 16 is deposited to a thickness of 1 nm and has a high transmittance.

MgNi膜16の基板反対側表面に透明電極であるITO膜を堆積させる。透明導電材17(ITO)は、蒸着又はスパッタで300nmに堆積される。フリップチップ構造であれば、ITOの代わりに、不透明電極のNi、MgNi、Pd/MgNi膜を堆積させる。 An ITO film as a transparent electrode is deposited on the surface of the Mg 2 Ni film 16 opposite to the substrate. The transparent conductive material 17 (ITO) is deposited to 300 nm by vapor deposition or sputtering. In the case of the flip chip structure, Ni, Mg 2 Ni, and Pd / Mg 2 Ni films of opaque electrodes are deposited instead of ITO.

(S18)次に、透明導電材17が堆積された積層基板は、図9に示される第1のパターニング工程が実行される。この工程は、透明導電材17(ITO)を堆積した積層基板の表面を発光領域とn型電極領域とp型電極領域とに分割し、発光領域、及びp型電極領域にレジスト18を塗布する工程である。 (S18) Next, the first patterning step shown in FIG. 9 is performed on the laminated substrate on which the transparent conductive material 17 is deposited. In this step, the surface of the laminated substrate on which the transparent conductive material 17 (ITO) is deposited is divided into a light emitting region, an n-type electrode region, and a p-type electrode region, and a resist 18 is applied to the light emitting region and the p-type electrode region. It is a process.

(S20)次に、レジスト18が塗布された積層基板は、図10に示されるドライエッチング工程が実行される。
この工程は、レジスト18が塗布されていない領域(すなわち、n型電極領域)をn型クラッド層13の一部まで除去し、いわゆるMESA構造(Mesa Structure)を形成する工程である。ドライエッチングは、例えば、塩素(Cl)や三塩化ホウ素(BCl)のガスによる誘導結合型反応性イオンエッチング法がある。
(S20) Next, the dry etching process shown in FIG. 10 is performed on the laminated substrate coated with the resist 18.
This step is a step of removing a region where the resist 18 is not applied (that is, the n-type electrode region) up to a part of the n-type cladding layer 13 to form a so-called MESA structure. Dry etching includes, for example, an inductively coupled reactive ion etching method using chlorine (Cl 2 ) or boron trichloride (BCl 3 ) gas.

(S22)次に、ドライエッチングが行われた積層基板は、図11に示される第2のパターニング工程が実行される。この工程は、透明導電材17が積層された発光領域、及びn型電極領域の一部にフォトレジストを塗布する工程である。
(S24)次に、第2のパターニングが行われた積層基板は、図12に示されるp型電極堆積工程が実行される。この工程は、p型電極領域、及び塗布されたフォトレジストの表面にTi/Al積層膜を堆積する工程である。
(S22) Next, the second patterning process shown in FIG. 11 is performed on the laminated substrate subjected to the dry etching. This step is a step of applying a photoresist to the light emitting region where the transparent conductive material 17 is laminated and a part of the n-type electrode region.
(S24) Next, the p-type electrode deposition step shown in FIG. 12 is performed on the laminated substrate on which the second patterning has been performed. This step is a step of depositing a Ti / Al laminated film on the p-type electrode region and the surface of the applied photoresist.

(S26)次に、p型電極が堆積された積層基板は、図13に示されるリフトオフ工程が実行される。この工程は、フォトレジスト、及びフォトレジストに堆積されたTi/Alを剥がすことで、p型電極領域にp型電極20を形成し、n型電極領域の他の領域にn型電極19を形成する工程である。電極の堆積はスパッタ法や真空蒸着法を用いることができる。 (S26) Next, the lift-off process shown in FIG. 13 is performed on the laminated substrate on which the p-type electrode is deposited. In this step, the p-type electrode 20 is formed in the p-type electrode region and the n-type electrode 19 is formed in another region of the n-type electrode region by peeling off the photoresist and Ti / Al deposited on the photoresist. It is a process to do. The electrode can be deposited by sputtering or vacuum evaporation.

(S28)次に、リフトオフにより電極が形成された発光ダイオードは、RTA(Rapid Thermal Annealing:急速アニール装置)を用いて、450℃〜700℃のN雰囲気で3分間アニールが行われる。なお、このアニール温度は、450℃以上であればよいが、後記するように、MgNi膜が固相になる条件である760℃未満が好ましい。また、ITO成膜時に、例えば、250℃程度で成膜する場合は、アニールが必要ない場合もある。 (S28) Next, the light emitting diode on which the electrode is formed by lift-off is annealed for 3 minutes in an N 2 atmosphere at 450 ° C. to 700 ° C. using RTA (Rapid Thermal Annealing). The annealing temperature may be 450 ° C. or higher. However, as will be described later, it is preferably less than 760 ° C., which is a condition for the Mg 2 Ni film to become a solid phase. In addition, when forming the ITO film at, for example, about 250 ° C., annealing may not be necessary.

以上説明したように、本実施形態によれば、p型クラッド層(p−GaN層)15の基板反対側表面(発光層14と反対側の表面)に水素吸蔵材料であるMgNi膜16Aを堆積してから、Mg活性化アニールを行ったので(S12)、MgNi膜16Aが解離する水素を吸蔵し、効率よくMg活性化アニールが行われる。また、MgNi膜16Aを除去してから、新たなMgNi膜、及びITO膜を形成している。これにより、MgNi膜16Aが水素を吸着しつつ、ショットキ障壁が低下し、透過率が高くなる。 As described above, according to the present embodiment, the Mg 2 Ni film 16A, which is a hydrogen storage material, is formed on the surface of the p-type cladding layer (p-GaN layer) 15 opposite to the substrate (surface opposite to the light emitting layer 14). Since the Mg activation annealing was performed after depositing (S12), the Mg 2 Ni film 16A absorbs the dissociated hydrogen, and the Mg activation annealing is efficiently performed. Further, after removing the Mg 2 Ni film 16A, new Mg 2 Ni film and ITO film are formed. As a result, the Mg 2 Ni film 16A adsorbs hydrogen, while the Schottky barrier is lowered and the transmittance is increased.

図14は、Mg−Niの状態図である(the HANDBOOK of BINARY PHASE DIAGRAMS by W.G.Moffatt参照)。この図は、Niが33原子%未満、506℃未満ではMgとMgNiとの混合物質となり、Niが33原子%超、760℃未満では、MgNiとMgNiとの混合物質となり、これらの温度よりも高いと液相を含むことを示している。つまり、MgNiが合金(固相)として存在できる組成領域は、Niが33原子%近傍の一点であることは、本件で提案する材料の大きな特徴である。この条件以外では、割れが生じたり、組成が均一にならず、六方晶から外れて、水素を吸蔵しにくくなったりする。 FIG. 14 is a phase diagram of Mg—Ni (see the HANDBOOK of BINARY PHASE DIAGRAMS by WGMoffatt). This figure shows that when Ni is less than 33 atomic% and less than 506 ° C., it becomes a mixed substance of Mg and Mg 2 Ni, and when Ni is more than 33 atomic% and less than 760 ° C., it becomes a mixed substance of MgNi 2 and Mg 2 Ni. When the temperature is higher than these temperatures, the liquid phase is included. In other words, the composition region in which Mg 2 Ni can exist as an alloy (solid phase) is a major feature of the material proposed in this case that Ni is one point in the vicinity of 33 atomic%. Except for this condition, cracks occur, the composition is not uniform, and the hexagonal crystal is removed, making it difficult to occlude hydrogen.

この条件を言い換えれば、Niが33原子%超の近傍(例えば、33原子%超乃至40原子%好ましくは35原子%)ではMg活性化アニールの温度を760℃未満にする必要があり、Niが33原子%未満の近傍(例えば、33原子%未満乃至25原子%好ましくは30原子%)ではMg活性化アニールの温度を506℃未満にする必要がある。なお、Mg/Niの積層構造では、MgNiの合金化はできない。 In other words, in the vicinity of Ni exceeding 33 atomic% (for example, exceeding 33 atomic% to 40 atomic%, preferably 35 atomic%), the Mg activation annealing temperature needs to be less than 760 ° C. In the vicinity of less than 33 atomic percent (for example, less than 33 atomic percent to 25 atomic percent, preferably 30 atomic percent), the Mg activation annealing temperature needs to be less than 506 ° C. In the Mg / Ni laminated structure, Mg 2 Ni cannot be alloyed.

図15は、MgNi膜を積層せずに活性化アニールを行う際にドロップアウトが発生する様子を説明するための図である。仮に、活性化アニールが高温(900℃)で行われるとすると、この温度はp−GaN層(p型クラッド層15)の成長温度(1100℃)に近いので、GaNの分解により、Gaのドロップレットが現れ、表面が荒れ結晶性も劣化してしまう。これに対し、実施形態の構成では、Mg活性化アニールを760℃未満又は506℃未満の低温で行うため、Gaのドロップアウトが発生することがない。なお、図15に示す写真は、MgNi膜の表面をAFM(Atomic Force Microscope)で撮像した写真である。 FIG. 15 is a diagram for explaining how dropout occurs when activation annealing is performed without stacking Mg 2 Ni films. If the activation annealing is performed at a high temperature (900 ° C.), this temperature is close to the growth temperature (1100 ° C.) of the p-GaN layer (p-type cladding layer 15). A lett appears, the surface becomes rough and the crystallinity deteriorates. On the other hand, in the configuration of the embodiment, since the Mg activation annealing is performed at a low temperature of less than 760 ° C. or less than 506 ° C., no Ga dropout occurs. The photograph shown in FIG. 15 is a photograph of the surface of the Mg 2 Ni film taken with an AFM (Atomic Force Microscope).

(第2実施形態)
第1実施形態は、光が透明導電材(ITO)17を透過する構成したが、サファイア基板11側を透過させるフリップチップ構造にして、MgNi膜とp型クラッド層との間に任意の厚さ(例えば、250nm〜350nm、好ましくは300nm)のパラジウムPdを介挿し、Pd/MgNi膜をそのまま金属電極とすることもできる。
(Second Embodiment)
The first embodiment is configured such that light is transmitted through the transparent conductive material (ITO) 17, but has a flip chip structure that transmits the sapphire substrate 11 side, and an arbitrary gap between the Mg 2 Ni film and the p-type cladding layer. Pd / Mg 2 Ni film can be used as it is as a metal electrode by inserting palladium Pd having a thickness (for example, 250 nm to 350 nm, preferably 300 nm).

パラジウムPdは、非特許文献2に記載されているように、プロトン効果により水素が透過し易い材料である。このため、MgNi膜とp型クラッド層との間にパラジウムPdを介挿させても、MgNi膜がp型クラッド層から解離した水素原子を吸蔵することができる。また、パラジウムPdは、自身が持つ仕事関数が大きく、p−GaNのイオン化ポテンシャルとの差が小さくなり、他の電極材料よりもLEDへの電流供給を効率よく行うことができる。 As described in Non-Patent Document 2, palladium Pd is a material through which hydrogen easily permeates due to the proton effect. For this reason, even if palladium Pd is interposed between the Mg 2 Ni film and the p-type cladding layer, the hydrogen atoms dissociated from the p-type cladding layer can be occluded by the Mg 2 Ni film. In addition, palladium Pd has a large work function and has a small difference from the ionization potential of p-GaN, and can supply current to the LED more efficiently than other electrode materials.

以下、図16のフローチャート、及び図17乃至図21を用いて、窒化物半導体発光ダイオード10B(図21)の製造工程について説明する。
(S32)まず、図5と同様に、LED構造をMOCVDで形成する。そして、図17に示されるようにレジスト18が塗布され、パターニングが行われる。
Hereinafter, the manufacturing process of the nitride semiconductor light emitting diode 10B (FIG. 21) will be described with reference to the flowchart of FIG. 16 and FIGS. 17 to 21.
(S32) First, as in FIG. 5, the LED structure is formed by MOCVD. Then, as shown in FIG. 17, a resist 18 is applied and patterning is performed.

(S34)次に、図18に示すPd/MgNi膜堆積工程が実行される。
p型クラッド層15の基板反対側表面にMgNi、又はPd/MgNiが任意の厚さに堆積される。ここで、Pd/MgNiの場合は、パラジウムがp型クラッド層15の表面に堆積され、その表面にMgNiが堆積される。例えば、Pd:0.5nm〜1.5nm、好ましくは1nm、MgNi:250nm〜350nm、好ましくは300nmで堆積される。厚さ1nmのPdは、交流電力15Wで堆積時間24秒であり、厚さ300nmのMgNiは、交流電力150Wで堆積時間8分1秒である。
(S34) Next, the Pd / Mg 2 Ni film deposition step shown in FIG. 18 is performed.
Mg 2 Ni or Pd / Mg 2 Ni is deposited to an arbitrary thickness on the surface of the p-type cladding layer 15 opposite to the substrate. Here, in the case of Pd / Mg 2 Ni, palladium is deposited on the surface of the p-type cladding layer 15, and Mg 2 Ni is deposited on the surface. For example, Pd: 0.5 nm to 1.5 nm, preferably 1 nm, Mg 2 Ni: 250 nm to 350 nm, preferably 300 nm. Pd with a thickness of 1 nm has an AC power of 15 W and a deposition time of 24 seconds, and Mg 2 Ni with a thickness of 300 nm has an AC power of 150 W and a deposition time of 8 minutes and 1 second.

(S36)次に、図19に示されるパターニング工程が実行される。この工程は、透明導電材17(ITO)を堆積した積層基板の平面を発光領域とn型電極領域とp型電極領域とに分割し、発光領域、及びp型電極領域にレジスト18を塗布する工程である。 (S36) Next, the patterning step shown in FIG. 19 is performed. In this step, the plane of the laminated substrate on which the transparent conductive material 17 (ITO) is deposited is divided into a light emitting region, an n-type electrode region, and a p-type electrode region, and a resist 18 is applied to the light emitting region and the p-type electrode region. It is a process.

(S38)次に、レジスト18を塗布された積層基板は、図20に示されるドライエッチング工程が実行される。この工程は、レジスト18が塗布されていない領域(すなわち、n型電極領域)をn型クラッド層13の一部まで除去し、いわゆるMESA構造(Mesa Structure)を形成する工程である。ドライエッチングは、例えば、塩素(Cl)や三塩化ホウ素(BCl)のガスによる誘導結合型反応性イオンエッチング法がある。 (S38) Next, the dry etching process shown in FIG. 20 is performed on the laminated substrate coated with the resist 18. This step is a step of removing a region where the resist 18 is not applied (that is, the n-type electrode region) up to a part of the n-type cladding layer 13 to form a so-called MESA structure. Dry etching includes, for example, an inductively coupled reactive ion etching method using chlorine (Cl 2 ) or boron trichloride (BCl 3 ) gas.

(S40)次に、ドライエッチングが行われた積層基板は、図21に示されるp型電極堆積工程が実行される。この工程は、p型電極領域、及び塗布されたフォトレジストの表面にTi/Al積層膜を堆積する。 (S40) Next, the p-type electrode deposition step shown in FIG. 21 is performed on the laminated substrate subjected to the dry etching. In this step, a Ti / Al laminated film is deposited on the p-type electrode region and the surface of the applied photoresist.

(第3実施形態)
前記第1実施形態は、厚さ1nmのMgNi膜、及びITO膜を堆積させて透光性を高め、前記第2実施形態では、厚さ1nmのPdを介挿させて、厚さ300nmのMgNi膜を非透光性の電極として用いたが、Pdの厚さを0.5nmにして、MgNi膜の厚さを1nmにして、さらにITO膜を300nm堆積させて、透光性電極とすることもできる。
(Third embodiment)
In the first embodiment, a Mg 2 Ni film having a thickness of 1 nm and an ITO film are deposited to improve translucency, and in the second embodiment, Pd having a thickness of 1 nm is interposed to form a thickness of 300 nm. The Mg 2 Ni film was used as a non-translucent electrode. However, the thickness of Pd was 0.5 nm, the thickness of the Mg 2 Ni film was 1 nm, and an ITO film was further deposited by 300 nm. It can also be a photoelectrode.

以下、図22のフローチャート、及び図22乃至図26を用いて、窒化物半導体発光ダイオードの製造工程について説明する。
(S42)まず、図5と同様に、LED構造をMOCVDで形成する。そして、図17に示されるようにレジスト18が塗布され、パターニングが行われる。
(S44)次に、図23の素子断面図に示すように、LED構造の積層基板は、p型クラッド層15の表面にレジスト18でパターニングが行われる。
Hereinafter, the manufacturing process of the nitride semiconductor light emitting diode will be described with reference to the flowchart of FIG. 22 and FIGS. 22 to 26.
(S42) First, as in FIG. 5, the LED structure is formed by MOCVD. Then, as shown in FIG. 17, a resist 18 is applied and patterning is performed.
(S44) Next, as shown in the element cross-sectional view of FIG. 23, the laminated substrate having the LED structure is patterned with a resist 18 on the surface of the p-type cladding layer 15.

(S46)次に、パターニングが行われた積層基板は、図24に示されるように、まずPd/MgNi膜16Bが堆積される。
つまり、積層基板は、p型クラッド層15の基板反対側表面に厚さ0.5nmのパラジウムが堆積され、該パラジウムの基板反対側表面に厚さ1nmのMgNi膜が堆積される。このとき、Pdは交流電力15W、堆積時間12秒で堆積され、MgNiは交流電力15W、堆積時間24秒で堆積される。
(S46) Next, as shown in FIG. 24, a Pd / Mg 2 Ni film 16B is first deposited on the patterned laminated substrate.
That is, in the laminated substrate, palladium having a thickness of 0.5 nm is deposited on the surface of the p-type cladding layer 15 opposite to the substrate, and a Mg 2 Ni film having a thickness of 1 nm is deposited on the surface of the palladium opposite to the substrate. At this time, Pd is deposited with an AC power of 15 W and a deposition time of 12 seconds, and Mg 2 Ni is deposited with an AC power of 15 W and a deposition time of 24 seconds.

(S48)MgNi膜16が堆積された積層基板は、図24に示されるように、さらに透明導電材17が堆積される。つまり、積層基板は、MgNi膜の基板反対側表面に厚さ300nmの透明導電材17が堆積される。このとき、透明導電材17としてのITOは交流電力150W、堆積時間15分58秒で堆積される。 (S48) The transparent conductive material 17 is further deposited on the laminated substrate on which the Mg 2 Ni film 16 is deposited, as shown in FIG. That is, in the laminated substrate, the transparent conductive material 17 having a thickness of 300 nm is deposited on the surface of the Mg 2 Ni film opposite to the substrate. At this time, ITO as the transparent conductive material 17 is deposited with an AC power of 150 W and a deposition time of 15 minutes and 58 seconds.

(S50)透明導電材17が堆積された積層基板は、レジスト18が塗布され、パターニングが行われる。
(S52)パターニングが行われた積層基板は、図26に示すように、n−GaN層(n型クラッド層13)までドライエッチングが行われる。そして、図11に示すように、フォトレジストでパターニングが行われ、図12に示すように、Ti/Alが透明導電材17の表面に堆積され、図13に示すように、リフトオフにより、n型電極19,p型電極20が形成され(S54)、RTA(急速アニール装置)を用いて450〜760℃のN雰囲気で3分アニールされる。
(S50) The laminated substrate on which the transparent conductive material 17 is deposited is coated with a resist 18 and patterned.
(S52) The patterned laminated substrate is dry etched up to the n-GaN layer (n-type cladding layer 13) as shown in FIG. Then, as shown in FIG. 11, patterning is performed with a photoresist, Ti / Al is deposited on the surface of the transparent conductive material 17 as shown in FIG. 12, and n-type is formed by lift-off as shown in FIG. The electrode 19 and the p-type electrode 20 are formed (S54), and annealed for 3 minutes in an N 2 atmosphere at 450 to 760 ° C. using an RTA (rapid annealing apparatus).

なお、第2実施形態や第3実施形態のような工程であれば、第1実施形態のようにアニールを2回する必要も無いので、工程短縮にも繋がる。   In addition, if it is a process like 2nd Embodiment or 3rd Embodiment, since it is not necessary to anneal twice like 1st Embodiment, it will also lead to process shortening.

(第4実施形態)
前記第1実施形態は、MgNi膜16Aを形成し、活性化アニールを行った後(S12)、フッ化水素酸でMgNi膜16Aを除去し(S14)、新たなMgNi膜16を形成したが(S16)、フッ化水素酸でMgNi膜16Aを除去した状態でもLEDとして機能する。
(Fourth embodiment)
In the first embodiment, after the Mg 2 Ni film 16A is formed and activation annealing is performed (S12), the Mg 2 Ni film 16A is removed with hydrofluoric acid (S14), and a new Mg 2 Ni film is formed. 16 is formed (S16), but the LED functions even when the Mg 2 Ni film 16A is removed with hydrofluoric acid.

この窒化物半導体発光ダイオードの製造工程について、図27を用いて説明する。
第4実施形態は、第1実施形態と同様に、LED構造をMOCVDで形成し(S60)、MgNi膜を形成し、活性化アニールを行い(S62)、フッ化水素酸でMgNi膜を除去する(S64)。次に、MgNi膜が除去された積層素子は、パターニング(S66)、ドライエッチング(S68)、パターニング(S70)、p型電極堆積(S72)、リフトオフ(S74)、アニールが行われ(S76)、窒化物半導体発光ダイオード(図28参照)が作製される。なお、従来の窒化物半導体発光ダイオード10Cとは、構造上類似しているが、p型クラッド層15のMg活性化が効率よく行われている点で異なっている。
A manufacturing process of the nitride semiconductor light emitting diode will be described with reference to FIG.
In the fourth embodiment, as in the first embodiment, the LED structure is formed by MOCVD (S60), an Mg 2 Ni film is formed, activation annealing is performed (S62), and Mg 2 Ni is used with hydrofluoric acid. The film is removed (S64). Next, the stacked element from which the Mg 2 Ni film has been removed is subjected to patterning (S66), dry etching (S68), patterning (S70), p-type electrode deposition (S72), lift-off (S74), and annealing (S76). ), A nitride semiconductor light emitting diode (see FIG. 28) is fabricated. The conventional nitride semiconductor light emitting diode 10C is similar in structure, but differs in that the Mg activation of the p-type cladding layer 15 is performed efficiently.

(変形例)
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
(1)前記実施形態は、透明導電材17として、ITO膜を用いたが、ITO膜の代わりに、ZnO、AZO(アルミニウムドープ酸化亜鉛)、GZO(ガリウムドープ酸化亜鉛)、IZO(登録商標)(インジウムドープ酸化亜鉛)、TiO(二酸化チタン)などであっても、同様の効果が得られる。また、前記実施形態は、LEDの主原料として、GaNを用いたが、GaNの代わりに、GaAs、InPなどを使用することができる。
(2)前記実施形態は、発光ダイオード単体について説明したが、Si基板11に複数の窒化物半導体発光ダイオード10A,10Bを二次元配列して、表示装置とすることができる。
(Modification)
The present invention is not limited to the embodiments described above, and various modifications such as the following are possible.
(1) In the above embodiment, an ITO film is used as the transparent conductive material 17, but instead of the ITO film, ZnO, AZO (aluminum doped zinc oxide), GZO (gallium doped zinc oxide), IZO (registered trademark). Similar effects can be obtained with (indium-doped zinc oxide), TiO 2 (titanium dioxide), or the like. In the above embodiment, GaN is used as the main raw material of the LED, but GaAs, InP, or the like can be used instead of GaN.
(2) In the above embodiment, a single light emitting diode has been described, but a plurality of nitride semiconductor light emitting diodes 10A and 10B can be two-dimensionally arranged on the Si substrate 11 to form a display device.

10A,10B,10C 窒化物半導体発光ダイオード
11 Si基板、サファイア基板、又はSiC基板
12 バッファ層
13 n型クラッド層
14 発光層
15 p型クラッド層(p−GaN層)
16,16A MgNi膜
16B Pd/MgNi膜
17 透明導電材
18 レジスト
19 n型電極
20 p型電極
10A, 10B, 10C Nitride semiconductor light emitting diode 11 Si substrate, sapphire substrate, or SiC substrate 12 Buffer layer 13 n-type cladding layer 14 light-emitting layer 15 p-type cladding layer (p-GaN layer)
16, 16A Mg 2 Ni film 16B Pd / Mg 2 Ni film 17 Transparent conductive material 18 Resist 19 N-type electrode 20 P-type electrode

Claims (9)

発光層と該発光層の表面に積層されたp−GaN層とを備えた窒化物半導体発光ダイオードであって、
前記p−GaN層の発光層反対側表面に積層されたMgNi層を備えた
ことを特徴とする窒化物半導体発光ダイオード。
A nitride semiconductor light emitting diode comprising a light emitting layer and a p-GaN layer stacked on the surface of the light emitting layer,
A nitride semiconductor light emitting diode comprising an Mg 2 Ni layer laminated on the surface of the p-GaN layer opposite to the light emitting layer.
請求項1に記載の窒化物半導体発光ダイオードにおいて、
前記MgNi層と前記p−GaN層との間にパラジウム層を介挿したことを特徴とする窒化物半導体発光ダイオード。
The nitride semiconductor light-emitting diode according to claim 1,
A nitride semiconductor light-emitting diode, wherein a palladium layer is interposed between the Mg 2 Ni layer and the p-GaN layer.
請求項1又は請求項2に記載の窒化物半導体発光ダイオードにおいて、
前記MgNi層は、Niの比率を33原子%超乃至40原子%とし、
前記p−GaN層は、760℃未満でMg活性化アニールが行われたものであることを特徴とする窒化物半導体発光ダイオード。
The nitride semiconductor light-emitting diode according to claim 1 or 2,
The Mg 2 Ni layer has a Ni ratio exceeding 33 atomic% to 40 atomic%,
The nitride semiconductor light emitting diode according to claim 1, wherein the p-GaN layer is subjected to Mg activation annealing at less than 760 ° C.
請求項1乃至請求項3の何れか一項に記載の窒化物半導体発光ダイオードにおいて、
前記MgNi層の発光層反対側表面に透明導電膜を積層したことを特徴とする窒化物半導体発光ダイオード。
The nitride semiconductor light-emitting diode according to any one of claims 1 to 3,
A nitride semiconductor light-emitting diode, wherein a transparent conductive film is laminated on a surface of the Mg 2 Ni layer opposite to the light-emitting layer.
請求項4に記載の窒化物半導体発光ダイオードにおいて、
前記MgNi層は、厚さが0.5nm〜2nmであることを特徴とする窒化物半導体発光ダイオード。
The nitride semiconductor light-emitting diode according to claim 4,
The nitride semiconductor light-emitting diode, wherein the Mg 2 Ni layer has a thickness of 0.5 nm to 2 nm.
請求項2に記載の窒化物半導体発光ダイオードにおいて、
前記MgNi層は、厚さが0.5nm〜1.5nmであり、
前記パラジウム層は、厚さが250nm乃至350nmであり、
前記発光層からの光は、前記発光層が積層される基板から出射される
ことを特徴とする窒化物半導体発光ダイオード。
The nitride semiconductor light-emitting diode according to claim 2,
The Mg 2 Ni layer has a thickness of 0.5 nm to 1.5 nm,
The palladium layer has a thickness of 250 nm to 350 nm,
The light emitted from the light emitting layer is emitted from a substrate on which the light emitting layer is laminated.
発光層と該発光層の表面に積層されたp−GaN層とを備えた窒化物半導体発光ダイオードの製造方法であって、
MgNi層が、前記p−GaN層の発光層反対側表面に積層されるステップと、
前記p−GaN層が、Mg活性化アニールされるステップと
を備えたことを特徴とする窒化物半導体発光ダイオードの製造方法。
A method for manufacturing a nitride semiconductor light emitting diode comprising a light emitting layer and a p-GaN layer laminated on the surface of the light emitting layer,
A step of laminating a Mg 2 Ni layer on the surface of the p-GaN layer opposite to the light emitting layer;
The method of manufacturing a nitride semiconductor light-emitting diode, comprising: a step of annealing the p-GaN layer for Mg activation.
請求項7に記載の窒化物半導体発光ダイオードの製造方法であって、
前記p−GaN層がMg活性化アニールされた後に、前記MgNi層が除去されるステップを備えたことを特徴とする窒化物半導体発光ダイオードの製造方法。
A method for producing a nitride semiconductor light emitting diode according to claim 7,
A method of manufacturing a nitride semiconductor light emitting diode, comprising: removing the Mg 2 Ni layer after the p-GaN layer is annealed for Mg activation.
請求項8に記載の窒化物半導体発光ダイオードの製造方法であって、
新たなMgNi層が、前記p−GaN層の発光層反対側表面に積層されるステップを備えたことを特徴とする窒化物半導体発光ダイオードの製造方法。
A method for manufacturing a nitride semiconductor light-emitting diode according to claim 8,
A method for manufacturing a nitride semiconductor light emitting diode, comprising a step of laminating a new Mg 2 Ni layer on the surface of the p-GaN layer opposite to the light emitting layer.
JP2013191708A 2013-09-17 2013-09-17 Nitride semiconductor light emitting diode and manufacturing method thereof Expired - Fee Related JP6260159B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013191708A JP6260159B2 (en) 2013-09-17 2013-09-17 Nitride semiconductor light emitting diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013191708A JP6260159B2 (en) 2013-09-17 2013-09-17 Nitride semiconductor light emitting diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015060854A true JP2015060854A (en) 2015-03-30
JP6260159B2 JP6260159B2 (en) 2018-01-17

Family

ID=52818178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013191708A Expired - Fee Related JP6260159B2 (en) 2013-09-17 2013-09-17 Nitride semiconductor light emitting diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6260159B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488531A (en) * 2021-07-14 2021-10-08 南方科技大学 P-type gallium nitride-based device, ohmic contact system thereof and electrode preparation method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145518A (en) * 1997-11-13 1999-05-28 Toyoda Gosei Co Ltd Manufacture of gallium nitride compound semiconductor
JP2000277802A (en) * 1999-03-24 2000-10-06 Matsushita Electronics Industry Corp Manufacture of semiconductor device
JP2001035796A (en) * 1999-07-22 2001-02-09 Hitachi Cable Ltd MANUFACTURE OF p-TYPE GALLIUM NITRIDE COMPOUND SEMICONDUCTOR
JP2003046127A (en) * 2001-05-23 2003-02-14 Sanyo Electric Co Ltd Nitride semiconductor light-emitting element
JP2004047930A (en) * 2002-07-08 2004-02-12 Arima Optoelectronics Corp Light emitting diode and its manufacturing method
JP2004336021A (en) * 2003-05-07 2004-11-25 Samsung Electronics Co Ltd Thin-film electrode and method of manufacturing the same
JP2005116997A (en) * 2003-10-10 2005-04-28 Samsung Electro Mech Co Ltd GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND ITS MANUFACTURING METHOD

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145518A (en) * 1997-11-13 1999-05-28 Toyoda Gosei Co Ltd Manufacture of gallium nitride compound semiconductor
JP2000277802A (en) * 1999-03-24 2000-10-06 Matsushita Electronics Industry Corp Manufacture of semiconductor device
JP2001035796A (en) * 1999-07-22 2001-02-09 Hitachi Cable Ltd MANUFACTURE OF p-TYPE GALLIUM NITRIDE COMPOUND SEMICONDUCTOR
JP2003046127A (en) * 2001-05-23 2003-02-14 Sanyo Electric Co Ltd Nitride semiconductor light-emitting element
JP2004047930A (en) * 2002-07-08 2004-02-12 Arima Optoelectronics Corp Light emitting diode and its manufacturing method
JP2004336021A (en) * 2003-05-07 2004-11-25 Samsung Electronics Co Ltd Thin-film electrode and method of manufacturing the same
JP2005116997A (en) * 2003-10-10 2005-04-28 Samsung Electro Mech Co Ltd GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND ITS MANUFACTURING METHOD

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488531A (en) * 2021-07-14 2021-10-08 南方科技大学 P-type gallium nitride-based device, ohmic contact system thereof and electrode preparation method thereof

Also Published As

Publication number Publication date
JP6260159B2 (en) 2018-01-17

Similar Documents

Publication Publication Date Title
TWI359506B (en) Light-emitting device and manufacturing method the
US9136433B2 (en) Light emitting diode
TWI711186B (en) Method for manufacturing deep ultraviolet light emitting element
JP2008244307A (en) Semiconductor light-emitting element and nitride semiconductor light-emitting element
JP2009514197A (en) Semiconductor light emitting device with electrode for N-polar InGaAlN surface
US11575068B2 (en) Method of manufacturing semiconductor light emitting element
TW201006010A (en) Semiconductor light emitting element and method for manufacturing the same
TW201421733A (en) Nitride semiconductor structure and semiconductor light-emitting element
TWM274645U (en) III-nitride based semiconductor device with low-resistance ohmic contacts
JP2018125428A (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
KR20130078345A (en) Nitride based light emitting device with excellent light efficiency using strain buffer layer
JP2018121028A (en) Semiconductor light-emitting device and method for manufacturing the same
JP2015079844A (en) Nitride semiconductor laminate and light emitting element using the same
JP2016513879A (en) Semiconductor light-emitting structure having an active region containing InGaN and method of manufacturing the same
JP2018125430A (en) Semiconductor light-emitting element and method for manufacturing the same
US8362458B2 (en) Nitirde semiconductor light emitting diode
JP6654596B2 (en) Semiconductor light emitting device and method of manufacturing semiconductor light emitting device
JP2020074464A (en) Semiconductor light-emitting element and manufacturing method of the same
JP6260159B2 (en) Nitride semiconductor light emitting diode and manufacturing method thereof
JP5380516B2 (en) Nitride semiconductor light emitting device
JP2014183108A (en) Method of manufacturing semiconductor light-emitting element and semiconductor light-emitting element
TWI736707B (en) Manufacturing method of semiconductor light emitting element
JP6383826B1 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2014183090A (en) Transparent electrode structure, nitride semiconductor light-emitting diode, and transparent electrode film formation method
JP2005251922A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6260159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees