JP6260159B2 - Nitride semiconductor light emitting diode, and a manufacturing method thereof - Google Patents

Nitride semiconductor light emitting diode, and a manufacturing method thereof Download PDF

Info

Publication number
JP6260159B2
JP6260159B2 JP2013191708A JP2013191708A JP6260159B2 JP 6260159 B2 JP6260159 B2 JP 6260159B2 JP 2013191708 A JP2013191708 A JP 2013191708A JP 2013191708 A JP2013191708 A JP 2013191708A JP 6260159 B2 JP6260159 B2 JP 6260159B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
light emitting
layer
emitting diode
mg
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013191708A
Other languages
Japanese (ja)
Other versions
JP2015060854A (en )
Inventor
功 玉井
功 玉井
Original Assignee
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、窒化物半導体発光ダイオード、及びその製造方法に関し、特に、p−GaN層の活性化促進による性能向上に効果のある窒化物半導体発光ダイオード、及びその製造方法に関する。 The present invention is a nitride semiconductor light emitting diode, and to a method of manufacturing the same, in particular, the nitride semiconductor light emitting diode which is effective for improving the performance by the activation accelerating the p-GaN layer, and a method of manufacturing the same.

近年、発光ダイオード(LED:Light Emitting Diode)は、輝度や、光量の増大が求められており、接触抵抗の低減等を行って発光効率を向上させることが問題となっている。 Recently, light emitting diodes (LED: Light Emitting Diode) are luminance and an increase in light amount has been demanded, to improve luminous efficiency by performing the reduction of the contact resistance is a problem. まず、従来の発光ダイオードの構成、特に、非発光部(電極)の構成について説明する。 First, configuration of a conventional light emitting diode, in particular, the configuration of the non-light emitting portion (electrode).
図28は、特許文献1に記載されているような、従来の窒化物半導体発光ダイオードの断面図であり、主要部を説明するための概略図でもある。 Figure 28 is as described in Patent Document 1, a cross-sectional view of a conventional nitride semiconductor light emitting diode, is also a schematic view for explaining a main portion. 窒化物半導体発光ダイオード10Cは、支持基板としてのSi基板11の表面に、バッファ層12、n型クラッド層13、発光層14、及びp型クラッド層15が順次、積層されて構成されている。 The nitride semiconductor light emitting diode 10C is on the surface of the Si substrate 11 as a support substrate, a buffer layer 12, n-type cladding layer 13, the light emitting layer 14 and the p-type cladding layer 15, is constructed by sequentially stacking. 以下、発光ダイオードをLED素子と称することもある。 Hereinafter sometimes referred to as a light emitting diode and LED elements.

特許文献2は、発光面積を縮小させない構造として、従来のLED構造をフリップチップ化し、基板の裏面から光を取り出す方法が記載されている。 Patent Document 2, a structure that does not reduce the light emission area, the conventional LED structure with a flip chip, a method of extracting light from the rear surface of the substrate is described. しかしながら、この方法は、支持基板には炭化珪素(SiC)やサファイアなどの透明な基板が必要になるが、SiCや、サファイアは、Siに比べると高価であるという欠点がある。 However, this method, the supporting substrate is required a transparent substrate such as silicon carbide (SiC), sapphire, or SiC, sapphire has the disadvantage that it is expensive compared to Si.

ところで、LEDは、消費電力低減や発熱低減のために、p−GaNの低抵抗化が求められている。 Meanwhile, LED, in order to reduce power consumption and heat generation reduced, the resistance of the p-GaN is demanded. このため、窒化物系発光ダイオードやレーザダイオード(LD)を有機金属気相成長法(MOCVD)で形成する場合、特許文献3,4のようにp型層の低抵抗化のためにキャリア活性化プロセスが必要になる。 Therefore, when forming the nitride-based light-emitting diode or laser diode (LD) in the organic metal vapor deposition (MOCVD), the carrier activation in order to reduce the resistance of the p-type layer as in Patent Documents 3 and 4 process is required. このキャリア活性化プロセスは、例えば、活性化アニールとして800〜1000℃あたりで行われている。 The carrier activation process, for example, have been made at 800 to 1000 per ℃ as activation annealing.

また、非特許文献1には、Mg Niは、他の合金よりも水素を貯蔵しやすい材料であることが記載されている。 Further, Non-Patent Document 1, Mg 2 Ni is described to be a material susceptible to stored hydrogen than other alloys. また、非特許文献2には、パラジウムPdは、プロトン効果で、水素を透過し易い材料であることが記載されている。 Further, Non-Patent Document 2, palladium Pd is the proton effect, it is described that a material easily permeable to hydrogen.

特開2010−232649号公報 JP 2010-232649 JP 特開2009−049342 Patent 2009-049342 特許2540791号公報 Patent 2540791 No. 特開平2−257679号公報 JP-2-257679 discloses

LEDは、透明電極、例えば、ITO(酸化インジウム錫)やZnO(酸化亜鉛)などを用いることにより、表面から光を取り出すことが可能になる。 LED, a transparent electrode, for example, by using a like ITO (indium tin oxide) or ZnO (zinc oxide), it is possible to extract light from the surface. しかしながら、窒化物半導体発光ダイオードを構成するp−GaN層は、真空準位からフェルミ準位までのエネルギーが、約7eVと非常に大きく、ITO(Indium Tin Oxide)は、真空準位からの仕事関数が、およそ4.1〜4.7eVと組成や形成条件で変化する不安定な材料である。 However, p-GaN layer constituting the nitride semiconductor light emitting diode, the energy from the vacuum level to the Fermi level, very large and about 7eV, ITO (Indium Tin Oxide) is a work function from the vacuum level but is an unstable material that varies approximately 4.1~4.7eV a composition and formation conditions. このため、p−GaN層とITO電極との接合は、ショットキ接合となり、発光層に効率の良い電力供給を行うことができない。 Therefore, the junction between the p-GaN layer and the ITO electrode becomes a Schottky junction can not perform efficient power supplied to the light emitting layer.
また、図28に記載のp型電極20は、オーミック性を高めるためにNi/Au電極を用いているが、光透過性を欠き、発光素子には向かない。 Further, p-type electrode 20 according to FIG. 28, but with a Ni / Au electrode in order to improve the ohmic resistance, lack optical transparency, not suitable for the light emitting element. なお、Niの仕事関数は5.2eVであり、Auの仕事関数は5.1eVであり、双方共に高い値を有している。 Incidentally, the work function of the Ni is 5.2 eV, the work function of Au is 5.1 eV, and has both high in both values.
そこで、p−GaN層との間のショットキ障壁のエネルギー差を低減し、オーミック性を目指すことが求められる。 Therefore, reducing the energy difference of the Schottky barrier between the p-GaN layer, it is required to aim the ohmic resistance. この点、ITO膜(透明導電膜)とp−GaN層との間に、仕事関数がITOよりも高いNiの合金を介挿することが考えられる。 In this respect, between the ITO film (transparent conductive film) and p-GaN layer, the work function can be considered interposing the high Ni alloys than ITO.

ところで、活性化アニールを行っても、活性化されるキャリアはp型窒化ガリウム(p−GaN)中にドープされる濃度に対して、1割程度で十分なキャリアを得ることができない。 Incidentally, even if the activation annealing, the carrier to be activated against concentration to be doped into the p-type gallium nitride (p-GaN), it is impossible to obtain a sufficient carrier about 10%. また、低抵抗化のためには、Mgのドープ量を増やすことも考えられるが、ドープ量増加に従いGaNの結晶性が悪化するため、低抵抗化が制限されてしまう。 Also, because of low resistance is also conceivable to increase the doping amount of Mg, the crystallinity of GaN is deteriorated with increasing doping amount, it would be low resistance is limited.

そこで、本発明は、GaN層との間のショットキ障壁のエネルギー差を低減することができ、且つ、p−GaN中のキャリアを効率よく活性化させることができる窒化物半導体発光ダイオード、及び透明電極成膜方法を提供することを目的とする。 Accordingly, the present invention can reduce the energy difference of the Schottky barrier between the GaN layer and the nitride semiconductor light emitting diode can be efficiently activates carriers in p-GaN, and the transparent electrode an object of the present invention is to provide a film forming method.

前記目的を達成するため、本発明の一の手段は、発光層と該発光層の表面に積層されたp−GaN層とを備えた窒化物半導体発光ダイオードであって、前記p−GaN層の発光層反対側表面に積層されたMg Ni 層を備え、前記Mg Ni層と前記p−GaN層との間にパラジウム層を介挿したことを特徴とする。 To achieve the above object, one aspect of the present invention is the nitride semiconductor light emitting diode and a p-GaN layer laminated on the surface of the light-emitting layer and the light emitting layer, the p-GaN layer comprising a Mg 2 Ni layer stacked on the light-emitting layer opposite surface, characterized in that interposed palladium layer between the Mg 2 Ni layer and the p-GaN layer. ここで、発光層反対側表面とは、発光層に対して反対側の表面を意味し、p−GaN層の発光層反対側表面とは、発光層とp−GaN層とが接合していない面をいう。 Here, the light-emitting layer opposite the surface, and means a surface opposite to the light-emitting layer, the light-emitting layer opposite the surface of the p-GaN layer, a light emitting layer and a p-GaN layer is not bonded It refers to the surface. また、本発明の他の手段は、発光層と該発光層の表面に積層されたp−GaN層とを備えた窒化物半導体発光ダイオードの製造方法であって、Mg Ni層が、前記p−GaN層の発光層反対側表面に積層されるステップと、前記p−GaN層が、Mg活性化アニールされるステップと、前記p−GaN層がMg活性化アニールされた後に、前記Mg Ni層が除去されるステップとを備えたことを特徴とする。 Another aspect of the present invention is a manufacturing method of the nitride semiconductor light emitting diode and a p-GaN layer laminated on the surface of the light-emitting layer and the light emitting layer, Mg 2 Ni layer, the p a step which is laminated to the light-emitting layer opposite the surface of the -GaN layer, the p-GaN layer, and the steps to be Mg activation annealing, after the p-GaN layer is Mg activation annealing, the Mg 2 Ni characterized by comprising the steps of layer is removed.

素吸蔵材料の1つであるマグネシウムニッケル(Mg Ni)や、プロトン効果により水素透過が行える材料の一つであるパラジウム(Pd)を用いて、ショットキ障壁を小さくして、p−GaNの低抵抗化を実現する。 One magnesium and nickel (Mg 2 Ni) is a hydrogen storage material, using a palladium (Pd), which is one of materials capable of performing hydrogen permeation by proton effect, to reduce the Schottky barrier of the p-GaN to achieve low resistance. また、効率よくp−GaN中のキャリアを活性化させる。 Further, to activate the carriers in efficient p-GaN. また、プロセス負荷を小さくできるため、従来プロセスよりもGaNの結晶性を保つことができるので、LEDの劣化を防ぐこともできる。 Further, since it reduces the process load, it is possible than the conventional processes keeping the crystallinity of GaN, can be prevented LED degradation. なお、Mg Niや、Pdは、そのまま、p−GaNの電極として使用することができる。 Incidentally, and Mg 2 Ni, Pd is directly, can be used as a p-GaN electrode.

また、Mg Ni/Pd/GaNの構造とすれば、Pdの持つ高い仕事関数(p−GaN:約7eV、ITO:約4.2eV、Pd:約5.2eV)により、ショットキ障壁の高さが小さくなり、良好なコンタクト性を実現する。 Furthermore, if Mg 2 Ni / Pd / GaN structure, high work function with a Pd (p-GaN: about 7 eV, ITO: about 4.2 eV, Pd: about 5.2 eV), the height of the Schottky barrier It is reduced, to achieve good contact properties. また、ITOを直接p−GaN層に接触させないのでITOの酸素がp−GaN層を酸化させ素子の劣化を起こすことも防ぐことができる。 Further, ITO directly because it is brought into contact with the p-GaN layer oxygen ITO can be prevented to cause deterioration of the device to oxidize the p-GaN layer.

本発明によれば、GaN層との間のショットキ障壁のエネルギー差を低減することができ、且つ、効率よくp−GaN層中のキャリアを活性化させることができる。 According to the present invention, it is possible to reduce the energy difference of the Schottky barrier between the GaN layer and the carrier efficiently p-GaN layer can be activated.

本発明の第1実施形態である窒化物半導体発光ダイオードの構成を示す断面図である。 It is a sectional view showing a configuration of a is a nitride semiconductor light emitting diode to the first embodiment of the present invention. pn接合とオーミック接合とを説明するためのバンド図である。 It is a band diagram for explaining a pn junction and an ohmic junction. Mg Ni/ITO膜の光の透過率と波長との関係を示すグラフである。 It is a graph illustrating the relationship between the transmittance and the wavelength of the light Mg 2 Ni / ITO film. 第1の実施形態の製造工程を示すフローチャートである。 Is a flowchart showing manufacturing steps of the first embodiment. MOCVDで形成したLED構造を示す断面図である。 Is a sectional view showing an LED structure formed by MOCVD. Mg Ni膜を形成し、活性化アニールした状態の素子断面図である。 Mg 2 Ni film is formed, it is an element cross-sectional view of the activation annealing state. フッ化水素酸でMg Ni膜を除去した状態の素子断面図である。 Is an element cross-sectional view of a state in which the removal of the Mg 2 Ni film with hydrofluoric acid. Mg Ni膜・ITO膜を堆積した状態の素子断面図である。 It is an element cross-sectional view of a state in which deposited mg 2 Ni film · ITO film. 第1のパターニング工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a first patterning step. ドライエッチング工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a dry etching process. 第2のパターニング工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a second patterning step. p型電極を堆積する工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a step of depositing a p-type electrode. リフトオフ工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a lift-off process. Mg Niの状態図である。 It is a state diagram of mg 2 Ni. ドロップレット発生の原理図、及び表面写真である。 Principle diagram of the droplet generator, and a surface photograph. 第2の実施形態の製造工程を示すフローチャートである。 Is a flowchart showing manufacturing steps of the second embodiment. 第2の実施形態における第1のパターニング工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a first patterning step in the second embodiment. Pd/Mg Ni膜を堆積した状態の素子構造図である。 Pd / Mg 2 Ni film is a device structure diagram of the deposited state. 第2のパターニング工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a second patterning step. 第2実施形態におけるドライエッチング工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a dry etching process in the second embodiment. p型電極が形成された状態の素子断面図である。 It is an element cross-sectional view of a state where the p-type electrode is formed. 第3の実施形態の製造工程を示すフローチャートである。 Is a flowchart showing manufacturing steps of the third embodiment. 第3の実施形態における第1のパターニング工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a first patterning step in the third embodiment. Mg Ni膜・透明導電材(ITO膜)を堆積した状態の素子断面図である。 Mg 2 Ni film, a transparent conductive material (ITO film) is an element cross-sectional view of the deposited state. 第3実施形態における第2のパターニング工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a second patterning step in the third embodiment. 第3実施形態におけるドライエッチング工程を説明するための素子断面図である。 It is an element cross-sectional view for explaining a dry etching process in the third embodiment. Mg Ni膜を形成しない窒化物半導体発光ダイオードの製造工程を示すフローチャートである。 It is a flowchart showing a manufacturing process of the nitride semiconductor light emitting diode that does not form a mg 2 Ni film. 従来構造の窒化物発光ダイオードの断面図である。 It is a cross-sectional view of a nitride light emitting diode of the conventional structure.

以下、図面を参照して、本発明の実施の形態(以下、「本実施形態」と称する)につき詳細に説明する。 Hereinafter, with reference to the drawings, embodiments of the present invention (hereinafter, referred to as "embodiment") will be described in detail per. なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。 Each drawing is enough to fully understand the present invention, only schematically shown. よって、本発明は、図示例のみに限定されるものではない。 Accordingly, the present invention is not limited to the illustrated example. また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。 Moreover, in each figure, components or like components common are denoted by the same reference numerals, and description thereof is omitted their overlapping.

(第1実施形態) (First Embodiment)
図1は、本発明の第1実施形態の窒化物半導体発光ダイオードの構成を示す断面図である。 Figure 1 is a sectional view showing a structure of a nitride semiconductor light emitting diode of the first embodiment of the present invention.
図1において、窒化物半導体発光ダイオード10Aは、支持基板としてのSi基板,サファイア基板、又はSiC基板11(以下、「基板」と称する。)の表面にバッファ層12が積層され、バッファ層12の基板反対側表面には、n型クラッド層13が積層され、n型クラッド層13の基板反対側表面の一部領域には、発光層14が積層され、発光層14の基板反対側表面には、p型クラッド層15が積層され、p型クラッド層15の基板反対側表面にはMg Ni膜、又はPd/Mg Ni膜16が積層され、Mg Ni膜16の基板反対側表面には透明導電材17が積層され、透明導電材17の基板反対側表面の端部には、p型電極20が積層されている。 In Figure 1, the nitride semiconductor light emitting diode 10A is, Si substrate as the supporting substrate, a sapphire substrate, or a SiC substrate 11 (hereinafter, referred to as "substrate".) Buffer layer 12 on the surface of the laminated buffer layer 12 the substrate surface opposite, n-type cladding layer 13 is laminated, some regions of the substrate opposite the surface of the n-type cladding layer 13, the light emitting layer 14 is laminated on the substrate surface opposite the light-emitting layer 14 , p-type cladding layer 15 are stacked, Mg 2 Ni film on the substrate opposite to the surface of the p-type cladding layer 15, or Pd / Mg 2 Ni film 16 is laminated, on the substrate surface opposite Mg 2 Ni film 16 the transparent conductive material 17 is laminated on the end portion of the substrate opposite the surface of the transparent conductive material 17, p-type electrode 20 are stacked. また、窒化物半導体発光ダイオード10Aは、n型クラッド層13の基板反対側表面の他の領域には、n型電極19が積層されている。 Further, the nitride semiconductor light emitting diode 10A is in the other regions of the substrate opposite the surface of the n-type cladding layer 13, n-type electrode 19 are stacked.

Si基板11は、例えば直径3インチ、厚さ600μmの単結晶シリコンからなり、主面の結晶方位が(111)であることが好ましい。 Si substrate 11, for example 3 inches in diameter, made of single-crystal silicon having a thickness of 600 .mu.m, preferably a crystal orientation of the main (111). 格子定数(単位:10 −10 m)は、Si(111)基板が3.84であり、GaNが3.18であり、AlNが3.11である。 Lattice constant (unit: 10 -10 m) is, Si (111) substrate is 3.84, GaN is 3.18, AlN is 3.11. Si(111)基板とAlNとのドメイン不整合は約1%と小さいので、良質なヘテロエピタキシャル成長が可能である。 Since Si (111) domain mismatch between the substrate and the AlN is about 1% and less, it is possible to good heteroepitaxial growth. また、支持基板は、サファイア基板であるときには(0001)面サファイア基板が好ましく、SiC基板であるときは(0001)面SiC基板が好ましい。 The support substrate is preferably the (0001) plane sapphire substrate when a sapphire substrate, when a SiC substrate (0001) plane SiC substrates are preferred.

バッファ層12は、例えば、Al Ga 1−x N(0≦x≦1)なる組成で基板に堆積され、Si基板11とn型クラッド層13との間の格子定数及び熱膨張係数の差分を緩和するために積層される多層膜であり、x=1であるAlNを含む。 Buffer layer 12 is, for example, is deposited on the substrate by Al x Ga 1-x N ( 0 ≦ x ≦ 1) having a composition, the difference in lattice constant and thermal expansion coefficient between the Si substrate 11 and the n-type cladding layer 13 a multilayer film laminated to mitigate, including AlN is x = 1. なお、室温での熱膨張係数(単位:10 −6 /K)は、シリコンが3.59であり、GaNが5.59であり、AlNが4.15である。 The thermal expansion coefficient at room temperature (unit: 10 -6 / K), the silicon is 3.59, GaN is 5.59, AlN is 4.15. 室温での熱膨張係数は、GaN>AlNであるが、結晶成長温度(1400K)では、GaNが5.396であり、AlNが6.942であるので、GaN<AlNとなる。 Thermal expansion coefficient at room temperature is a GaN> AlN, the crystal growth temperature (1400 K), a GaN is 5.396, since AlN is a 6.942, a GaN <AlN.

n型クラッド層13は、SiドープしたGaN層であり、n−GaN層という。 n-type cladding layer 13 is a GaN layer doped with Si as n-GaN layer. また、p型クラッド層15は、MgドープしたGaN層であり、p−GaN層という。 Further, p-type cladding layer 15 is a GaN layer Mg doped, that p-GaN layer. GaNは、通常、ウルツ鉱型(Wurtzite)結晶構造をとり、六角柱の結晶格子で表現される。 GaN is, usually, take the wurtzite (Wurtzite) crystal structure, is expressed in the crystal lattice of the hexagonal column.

発光層14は、量子井戸層を複数持つ多重量子井戸構造の活性層であり、バルク型よりも明るく鮮やかな発光が可能である。 Emitting layer 14 is an active layer of multiple quantum well structure having a plurality of quantum well layers, it is possible to bright, vivid light emission than the bulk type. 発光層14は、通常は、InGaN井戸層と、GaN又はInGaN障壁層とした多重量子井戸(MQW: Multi Quantum Well)構造とする。 Emitting layer 14 typically includes a InGaN well layer, a multiple quantum well that the GaN or InGaN barrier layer: and (MQW Multi Quantum Well) structure. なお、量子井戸構造においては、電子やホールが閉じ込められるバンドギャップの小さい材料の層を井戸層と呼び、電子やホールに対して壁の役割をするバンドギャップの大きい材料の層をバリア層と呼ぶ。 In the quantum well structure, called a layer of material having a small band gap is electrons and holes are confined the well layer, called a layer of material having a large band gap that acts as a wall against electrons and holes and the barrier layer .

n型電極19、及びp型電極20は、Ti/Alの積層電極が使われる。 n-type electrode 19, and the p-type electrode 20 is laminated electrode of Ti / Al is used. これらの金属電極19,20は、同一のTiやAlの材料が使われることにより、同一工程で堆積させ、リフトオフにより形成することができる。 These metal electrodes 19 and 20, by the material of the same Ti and Al are used, deposited by the same process can be formed by lift-off.

図2は、pn接合とオーミック接合とを説明するためのバンド図である。 Figure 2 is a band diagram for explaining a pn junction and an ohmic junction.
LEDは、pn接合で構成されているが、p型電極がφ m1 >χ+E で接続され、n型電極がφ m2 <χで接続されることによって、p型電極、及びn型電極ともにオーミック接合される。 LED is configured at the pn junction, p-type electrode are connected by φ m1> χ + E G, ohmic by n-type electrode is connected by φ m2 <χ, p-type electrode, and the n-type electrode both They are joined.
ここで、φ m1は、p型電極材料の真空準位からフェルミ準位E までのエネルギーであり、φ m2は、n型電極材料の真空準位からフェルミ準位E までのエネルギーであり、χは、真空準位から半導体の伝導帯E までのエネルギーであり、E は、半導体の禁制帯のエネルギーである。 Here, phi m1 is the energy of the vacuum level of the p-type electrode material to the Fermi level E F, phi m @ 2 is an energy from the vacuum level of the n-type electrode material to the Fermi level E F , chi is the energy from the vacuum level to the conduction band of the semiconductor E C, E G is the energy of the semiconductor forbidden band.
しかしながら、窒化物半導体発光ダイオードでは、p−GaNに接合させるには高い仕事関数φmを持ったp型電極材料が必要になる。 However, in the nitride semiconductor light emitting diode, it is necessary to p-type electrode material having a high work function φm to be bonded to the p-GaN. この点、ニッケル(Ni)は、仕事関数がおよそ5.2eVと高いので、不安定なITO(4.1〜4.7eV)よりもp−GaNとの間のショットキ障壁のエネルギー差を低減させて、オーミック性を目指すことができる。 In this respect, nickel (Ni), since approximately 5.2eV and high work function, reduces the energy difference between the Schottky barrier between the p-GaN than unstable ITO (4.1~4.7eV) Te, it is possible to aim the ohmic properties.

ところで、p−GaNは、ドーパントとして一般的にMgが使用されており、通常は、800〜1000℃あたりの温度でアニールすることで、Mgと結合した水素を脱離させようとする。 Incidentally, p-GaN is generally Mg are used as a dopant, typically, by annealing at a temperature per 800 to 1000 ° C., an attempt desorbed hydrogen bonded with Mg. しかしながら、GaNの成長温度付近であるため、GaN中の窒素も脱離してしまい、表面が荒れたり、LEDとしての性能を劣化させたりしていた。 However, because it is near the GaN growth temperature, nitrogen in GaN also it will desorbed, or rough surface, were or degrade the performance of the LED. しかも、このプロセスにおいてもMgドーパントの活性化率は1割と低く、ドープ量に見合ったキャリアを生むことができていなかった。 Moreover, activation rate of Mg dopant in this process is as low as 10%, was not able to produce carrier commensurate with the amount of doping.

そこで、発明者は、水素吸蔵合金であり、水素の取込量が他の合金よりも多いMg Niに着目した。 Accordingly, the inventors is hydrogen storage alloy, uptake of hydrogen has focused on high Mg 2 Ni than other alloys. このMg Niは、一方の成分であるMgが既にp−GaNのドーパント材料として含まれており、他方の成分であるNiがp型電極としてよく使われる材料である点でも好ましいと考えられる。 The Mg 2 Ni is included as a dopant material of Mg already p-GaN, which is one component, is also considered as preferable because a material Ni as the other component is often used as a p-type electrode.

図3は、Mg Ni/ITO電極の光の透過率と波長との関係を示すグラフである。 Figure 3 is a graph illustrating the relationship between the transmittance and the wavelength of the light Mg 2 Ni / ITO electrode. 縦軸は光の透過率[%]を示し、横軸は光の波長[nm]を示している。 The vertical axis represents the transmittance of light [%], and the horizontal axis represents the wavelength of light [nm]. このMg Ni/ITO電極は、1nmの膜厚のMg Niと、300nmの膜厚のITOとをサファイア基板に積層しており、アニール温度は600℃である。 The Mg 2 Ni / ITO electrode includes a Mg 2 Ni of 1nm thickness, and stacking the 300nm thickness of the ITO of the sapphire substrate, the annealing temperature is 600 ° C.. その透過率は、可視光領域で80%以上あり、Mg Niは、p−GaNの透明電極として適応しやすい。 Its transmittance, are over 80% in the visible light region, Mg 2 Ni is easily adapted as a transparent electrode of p-GaN. なお、第3実施形態では、PdとMg Niとの双方で1nmの膜厚としている。 In the third embodiment, and a thickness of 1nm in both the Pd and Mg 2 Ni.

図4は、第1の実施形態の製造工程を示すフローチャートである。 Figure 4 is a flowchart showing manufacturing steps of the first embodiment.
以下、図4のフローチャート、及び図5乃至図13を用いて、窒化物半導体発光ダイオード10Aの製造工程について説明する。 Hereinafter, the flowchart of FIG. 4, and 5 to with reference to FIG. 13, a description will be given of a manufacturing process of a nitride semiconductor light emitting diode 10A.
(S10)まず、図5に示すようなLED構造がMOCVDで作製される。 (S10) First, LED structure as shown in FIG. 5 is manufactured by MOCVD. 作製されたLED構造基板は、支持基板としての(111)面のSi基板(、サファイア基板、又はSiC基板)11と、その表面に有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)により積層されたバッファ層12と、その表面にエピタキシャル成長されたn型クラッド層13と、その表面に積層された発光層14と、その表面に1次結晶成長されたp型クラッド層15とから構成されている。 LED structure substrates produced is, Si substrate (111) plane as a supporting substrate (the sapphire substrate or SiC substrate) 11, a metal organic chemical vapor deposition method on the surface: the (MOCVD Metal Organic Chemical Vapor Deposition) a stacked buffer layer 12, an n-type cladding layer 13 is epitaxially grown on the surface, a light-emitting layer 14 laminated on the surface, is composed of a primary crystal grown p-type cladding layer 15. in the surface thereof ing. p型クラッド層15は、Mgドープされたp−GaN層である。 p-type cladding layer 15 is a p-GaN layer doped with Mg. なお、p型クラッド層15は、p−GaN層だけでなく、さらにAlGaN層が積層されることが多い。 Incidentally, p-type cladding layer 15, not only p-GaN layer, further AlGaN layer is often laminated.

なお、n型クラッド層13は、Siドープされたn−GaN層であり、GaNが、例えば、トリメチルガリウム(TMG)、及びアンモニア(NH )を原料ガスとし、窒素(N )や水素(H )をキャリアガスとして、エピタキシャル成長される。 Incidentally, n-type cladding layer 13 is an n-GaN layer doped with Si, GaN is, for example, trimethylgallium (TMG), and ammonia (NH 3) as a raw material gas, nitrogen (N 2) or hydrogen ( the H 2) as carrier gas, it is epitaxially grown.

(S12)次に、図6の素子断面図に示すように、S10で作製されたLED構造基板(積層基板)は、p型クラッド層15の基板反対側表面にMg Ni膜16Aが形成され、急速アニール炉で活性化アニールが施される。 (S12) Next, as shown in element cross-sectional view of FIG. 6, LED structure substrate manufactured by S10 (laminated substrates), Mg 2 Ni film 16A is formed on the substrate opposite to the surface of the p-type cladding layer 15 , activation annealing is performed by rapid thermal annealing furnace. ここで、Mg Ni膜16Aは、任意の厚さ、例えば、250nm〜350nm(好ましくは、300nm)に堆積される。 Here, Mg 2 Ni film 16A may be of any thickness, for example, 250 nm to 350 nm (preferably, 300 nm) is deposited. Mg Ni膜16Aの300nmの堆積は、スパッタを用い、交流電力が150Wで、堆積時間8分1秒である。 300nm of deposition mg 2 Ni film 16A uses a sputtering, AC power at 150 W, the deposition time of 8 minutes 1 second.

また、活性化アニールの条件は、400〜760℃であり、窒素雰囲気中で3分である。 The condition of activation anneal is four hundred to seven hundred sixty ° C., which is 3 minutes in a nitrogen atmosphere. 活性化アニールとは、原料ガスのアンモニア(NH )に含まれる水素、又はキャリアガスの水素との結合により不活性化されたMgアクセプタを、窒素雰囲気中の熱処理により、水素原子を乖離させ、アクセプタを活性化させることである。 The activation annealing, hydrogen contained in the raw material gas of ammonia (NH 3), or Mg acceptors inactivated by binding with the hydrogen carrier gas, by heat treatment in a nitrogen atmosphere, to deviate a hydrogen atom, it is to activate the acceptor. ここで、Mg Ni膜16Aは、乖離された水素を吸蔵するので、効率よくキャリアの活性化が行われる。 Here, Mg 2 Ni film 16A, so occluding the divergence hydrogen efficiently activation of carrier is performed.

(S14)次に、図7の素子断面図に示すように、活性化アニールされた積層基板は、フッ化水素酸でMg Ni膜16Aが除去される。 (S14) Next, as shown in element cross-sectional view of FIG. 7, a laminated substrate that is activated annealing, Mg 2 Ni film 16A with hydrofluoric acid is removed.
(S16)次に、図8の素子断面図に示すように、Mg Ni膜16Aが除去された積層基板は、新たなMg Ni膜16、及び透明導電材17が堆積される。 (S16) Next, as shown in element cross-sectional view of FIG. 8, the laminated substrate Mg 2 Ni film 16A is removed, a new Mg 2 Ni film 16, and a transparent conductive material 17 is deposited. ここで、新たなMg Ni膜16は、厚さが1nmに堆積され、透過率が高くなっている。 Here, the new Mg 2 Ni film 16 has a thickness is deposited on 1 nm, the transmittance is high.

Mg Ni膜16の基板反対側表面に透明電極であるITO膜を堆積させる。 Mg 2 An ITO film is deposited as a transparent electrode on the substrate opposite to the surface of the Ni film 16. 透明導電材17(ITO)は、蒸着又はスパッタで300nmに堆積される。 Transparent conductive material 17 (ITO) is deposited to 300nm in deposition or sputtering. フリップチップ構造であれば、ITOの代わりに、不透明電極のNi、Mg Ni、Pd/Mg Ni膜を堆積させる。 If flip-chip structure, instead of ITO, the transparent electrode Ni, Mg 2 Ni, depositing the Pd / Mg 2 Ni film.

(S18)次に、透明導電材17が堆積された積層基板は、図9に示される第1のパターニング工程が実行される。 (S18) Next, the laminated substrate on which the transparent conductive material 17 is deposited, the first patterning step as shown in FIG. 9 is executed. この工程は、透明導電材17(ITO)を堆積した積層基板の表面を発光領域とn型電極領域とp型電極領域とに分割し、発光領域、及びp型電極領域にレジスト18を塗布する工程である。 This process, the surface of the layered substrate by depositing a transparent conductive material 17 (ITO) is divided into a light-emitting region and the n-type electrode region and the p-type electrode region, the resist 18 is applied to the light emitting region, and a p-type electrode region it is a process.

(S20)次に、レジスト18が塗布された積層基板は、図10に示されるドライエッチング工程が実行される。 (S20) Next, the laminated substrate on which the resist 18 is applied, the dry etching process shown in FIG. 10 is executed.
この工程は、レジスト18が塗布されていない領域(すなわち、n型電極領域)をn型クラッド層13の一部まで除去し、いわゆるMESA構造(Mesa Structure)を形成する工程である。 This step is a region where the resist 18 is not applied (i.e., n-type electrode region) was removed until a portion of the n-type cladding layer 13, a step of forming a so-called MESA structure (Mesa Structure). ドライエッチングは、例えば、塩素(Cl )や三塩化ホウ素(BCl )のガスによる誘導結合型反応性イオンエッチング法がある。 Dry etching, for example, chlorine (Cl 2) or a three inductively coupled reactive ion etching using gas of boron trichloride (BCl 3).

(S22)次に、ドライエッチングが行われた積層基板は、図11に示される第2のパターニング工程が実行される。 (S22) Next, the laminated substrate dry etching is performed, a second patterning step shown in FIG. 11 is executed. この工程は、透明導電材17が積層された発光領域、及びn型電極領域の一部にフォトレジストを塗布する工程である。 This step is a step of coating a photoresist on the part of the transparent conductive material 17 is laminated the light-emitting region, and the n-type electrode region.
(S24)次に、第2のパターニングが行われた積層基板は、図12に示されるp型電極堆積工程が実行される。 (S24) Next, the laminated substrate in which the second patterning is performed, p-type electrode deposition step shown in FIG. 12 is executed. この工程は、p型電極領域、及び塗布されたフォトレジストの表面にTi/Al積層膜を堆積する工程である。 This process, p-type electrode regions, and the coated surface of the photoresist is a step of depositing the Ti / Al laminated film.

(S26)次に、p型電極が堆積された積層基板は、図13に示されるリフトオフ工程が実行される。 (S26) Next, the laminated substrate p-type electrode is deposited, lift-off process shown in FIG. 13 is executed. この工程は、フォトレジスト、及びフォトレジストに堆積されたTi/Alを剥がすことで、p型電極領域にp型電極20を形成し、n型電極領域の他の領域にn型電極19を形成する工程である。 This process, photoresist, and by peeling off the Ti / Al deposited on the photoresist, a p-type electrode 20 is formed on the p-type electrode region, forming an n-type electrode 19 in the other regions of the n-type electrode region it is a step for. 電極の堆積はスパッタ法や真空蒸着法を用いることができる。 Deposition of the electrode may be a sputtering method or a vacuum evaporation method.

(S28)次に、リフトオフにより電極が形成された発光ダイオードは、RTA(Rapid Thermal Annealing:急速アニール装置)を用いて、450℃〜700℃のN 雰囲気で3分間アニールが行われる。 (S28) Next, the light emitting diode on which electrodes are formed by lift-off, RTA: using (Rapid Thermal Annealing rapid annealing apparatus), is 3 minutes anneal in N 2 atmosphere at 450 ° C. to 700 ° C. is performed. なお、このアニール温度は、450℃以上であればよいが、後記するように、Mg Ni膜が固相になる条件である760℃未満が好ましい。 Incidentally, the annealing temperature may if 450 ° C. or higher, as described later, Mg 2 Ni film is less than 760 ° C. is preferably a condition that the solid phase. また、ITO成膜時に、例えば、250℃程度で成膜する場合は、アニールが必要ない場合もある。 Further, when the ITO film formation, for example, when a film is formed at about 250 ° C. may also is not required anneal.

以上説明したように、本実施形態によれば、p型クラッド層(p−GaN層)15の基板反対側表面(発光層14と反対側の表面)に水素吸蔵材料であるMg Ni膜16Aを堆積してから、Mg活性化アニールを行ったので(S12)、Mg Ni膜16Aが解離する水素を吸蔵し、効率よくMg活性化アニールが行われる。 As described above, according to this embodiment, p-type cladding layer (p-GaN layer) 15 Mg 2 Ni film 16A on the substrate opposite the surface (the surface of the light-emitting layer 14 opposite) a hydrogen storage material after depositing, has performed the Mg activation annealing (S12), it occludes hydrogen Mg 2 Ni film 16A is dissociated efficiently Mg activation annealing is performed. また、Mg Ni膜16Aを除去してから、新たなMg Ni膜、及びITO膜を形成している Further, after removing the Mg 2 Ni film 16A, to form a new Mg 2 Ni film, and an ITO film.

図14は、Mg−Niの状態図である(the HANDBOOK of BINARY PHASE DIAGRAMS by WGMoffatt参照)。 FIG. 14 is a state diagram of the Mg-Ni (see the HANDBOOK of BINARY PHASE DIAGRAMS by WGMoffatt). この図は、Niが33原子%未満、506℃未満ではMgとMg Niとの混合物質となり、Niが33原子%超、760℃未満では、MgNi とMg Niとの混合物質となり、これらの温度よりも高いと液相を含むことを示している。 This figure, Ni is less than 33 atomic%, it becomes mixed material of Mg and Mg 2 Ni is less than 506 ° C., Ni is 33 atomic percent, is less than 760 ° C., it is mixed substance of MgNi 2 and Mg 2 Ni, and it is shown to contain a high and liquid phase than these temperatures. つまり、Mg Niが合金(固相)として存在できる組成領域は、Niが33原子%近傍の一点であることは、本件で提案する材料の大きな特徴である。 In other words, the composition region Mg 2 Ni can be present as an alloy (solid phase), it Ni is a point of 33 atomic% near, a significant feature of the material proposed in this case. この条件以外では、割れが生じたり、組成が均一にならず、六方晶から外れて、水素を吸蔵しにくくなったりする。 In addition to this condition, or cracked, not uniform in composition, off the hexagonal, or less likely to occlude hydrogen.

この条件を言い換えれば、Niが33原子%超の近傍(例えば、33原子%超乃至40原子%好ましくは35原子%)ではMg活性化アニールの温度を760℃未満にする必要があり、Niが33原子%未満の近傍(例えば、33原子%未満乃至25原子%好ましくは30原子%)ではMg活性化アニールの温度を506℃未満にする必要がある。 In other words this condition, Ni is 33 atomic percent near (e.g., 33 atomic% Ultra to 40 atomic%, preferably 35 atomic%) must be less than the temperature of the Mg activation anneal 760 ° C., Ni is vicinity of less than 33 atomic% (e.g., less than 33 atomic% to 25 atomic%, preferably 30 atomic%) is necessary to the temperature of the Mg activation annealing below 506 ° C.. なお、Mg/Niの積層構造では、Mg Niの合金化はできない。 In the laminated structure of Mg / Ni, it can not be alloyed with Mg 2 Ni.

図15は、Mg Ni膜を積層せずに活性化アニールを行う際にドロップレットが発生する様子を説明するための図である。 Figure 15 is a diagram for explaining how the droplets generated when performing activation annealing without laminating Mg 2 Ni film. 仮に、活性化アニールが高温(900℃)で行われるとすると、この温度はp−GaN層(p型クラッド層15)の成長温度(1100℃)に近いので、GaNの分解により、Gaのドロップレットが現れ、表面が荒れ結晶性も劣化してしまう。 Assuming that the activation annealing is performed at a high temperature (900 ° C.), since the temperature is close to the p-GaN layer (p-type cladding layer 15) of the growth temperature (1100 ° C.), the decomposition of GaN, drop Ga Let appears, the surface is rough crystalline also deteriorated. これに対し、実施形態の構成では、Mg活性化アニールを760℃未満又は506℃未満の低温で行うため、Gaのドロップレットが発生することがない。 In contrast, in the configuration of embodiment, since the Mg activation annealing at a low temperature of lower than 760 ° C. or less than 506 ° C., droplets of Ga is not generated. なお、図15に示す写真は、Mg Ni膜の表面をAFM(Atomic Force Microscope)で撮像した写真である。 Incidentally, photographs shown in FIG. 15 is a photograph obtained by imaging the surface of the Mg 2 Ni film AFM (Atomic Force Microscope).

(第2実施形態) (Second Embodiment)
第1実施形態は、光が透明導電材(ITO)17を透過する構成したが、サファイア基板11側を透過させるフリップチップ構造にして、Mg Ni膜とp型クラッド層との間に任意の厚さ(例えば、250nm〜350nm、好ましくは300nm)のパラジウムPdを介挿し、Pd/Mg Ni膜をそのまま金属電極とすることもできる。 The first embodiment, the light is configured to transmit the transparent conductive material (ITO) 17, and the flip-chip structure that transmits the sapphire substrate 11 side, of any between the Mg 2 Ni film and the p-type cladding layer thickness (e.g., 250 nm to 350 nm, preferably 300 nm) interposed palladium Pd, and the Pd / Mg 2 Ni film may directly be a metal electrode.

パラジウムPdは、非特許文献2に記載されているように、プロトン効果により水素が透過し易い材料である。 Palladium Pd, as described in Non-Patent Document 2, hydrogen Proton effect is material easily transmitted. このため、Mg Ni膜とp型クラッド層との間にパラジウムPdを介挿させても、Mg Ni膜がp型クラッド層から解離した水素原子を吸蔵することができる。 Therefore, it is possible to absorb hydrogen atom also be inserted palladium Pd, the Mg 2 Ni film is dissociated from the p-type cladding layer between the Mg 2 Ni film and the p-type cladding layer. また、パラジウムPdは、自身が持つ仕事関数が大きく、p−GaNのイオン化ポテンシャルとの差が小さくなり、他の電極材料よりもLEDへの電流供給を効率よく行うことができる。 Further, palladium Pd has a large work function with itself, a difference between the ionization potential of the p-GaN is reduced, the current supply to the LED can be efficiently than other electrode materials.

以下、図16のフローチャート、及び図17乃至図21を用いて、窒化物半導体発光ダイオード10B(図21)の製造工程について説明する。 Hereinafter, the flowchart of FIG. 16, and with reference to FIGS. 17 to 21, a description will be given of a manufacturing process of a nitride semiconductor light emitting diode 10B (FIG. 21).
(S32)まず、図5と同様に、LED構造をMOCVDで形成する。 (S32) First, similarly to FIG. 5, to form an LED structure in MOCVD. そして、図17に示されるようにレジスト18が塗布され、パターニングが行われる。 Then, the resist 18 is applied as shown in FIG. 17, patterning is performed.

(S34)次に、図18に示すPd/Mg Ni膜堆積工程が実行される。 (S34) Next, Pd / Mg 2 Ni film deposition step shown in FIG. 18 is executed.
p型クラッド層15の基板反対側表面にMg Ni、又はPd/Mg Niが任意の厚さに堆積される。 p-type cladding layer 15 Mg 2 Ni on the substrate surface opposite, or Pd / Mg 2 Ni is deposited on any thickness. ここで、Pd/Mg Niの場合は、パラジウムがp型クラッド層15の表面に堆積され、その表面にMg Niが堆積される。 Here, in the case of Pd / Mg 2 Ni, palladium is deposited on the surface of the p-type cladding layer 15, Mg 2 Ni is deposited on the surface thereof. 例えば、Pd:0.5nm〜1.5nm、好ましくは1nm、Mg Ni:250nm〜350nm、好ましくは300nmで堆積される。 For example, Pd: 0.5 nm to 1.5 nm, preferably 1nm, Mg 2 Ni: 250nm~350nm, is preferably deposited at 300 nm. 厚さ1nmのPdは、交流電力15Wで堆積時間24秒であり、厚さ300nmのMg Niは、交流電力150Wで堆積時間8分1秒である。 Pd thickness 1nm is a deposition time 24 seconds AC power 15W, Mg 2 Ni thickness 300nm is deposited time 8 minutes 1 second AC power 150 W.

(S36)次に、図19に示されるパターニング工程が実行される。 (S36) Next, the patterning step shown in FIG. 19 is executed. この工程は、透明導電材17(ITO)を堆積した積層基板の平面を発光領域とn型電極領域とp型電極領域とに分割し、発光領域、及びp型電極領域にレジスト18を塗布する工程である。 This process, a transparent conductive material 17 planes of the layered substrate depositing a (ITO) is divided into a light-emitting region and the n-type electrode region and the p-type electrode region, the resist 18 is applied to the light emitting region, and a p-type electrode region it is a process.

(S38)次に、レジスト18を塗布された積層基板は、図20に示されるドライエッチング工程が実行される。 (S38) Next, the laminated substrate a resist 18 is coated, the dry etching process shown in FIG. 20 is executed. この工程は、レジスト18が塗布されていない領域(すなわち、n型電極領域)をn型クラッド層13の一部まで除去し、いわゆるMESA構造(Mesa Structure)を形成する工程である。 This step is a region where the resist 18 is not applied (i.e., n-type electrode region) was removed until a portion of the n-type cladding layer 13, a step of forming a so-called MESA structure (Mesa Structure). ドライエッチングは、例えば、塩素(Cl )や三塩化ホウ素(BCl )のガスによる誘導結合型反応性イオンエッチング法がある。 Dry etching, for example, chlorine (Cl 2) or a three inductively coupled reactive ion etching using gas of boron trichloride (BCl 3).

(S40)次に、ドライエッチングが行われた積層基板は、図21に示されるp型電極堆積工程が実行される。 (S40) Next, the laminated substrate dry etching was performed, p-type electrode deposition step shown in FIG. 21 is executed. この工程は、p型電極領域、及び塗布されたフォトレジストの表面にTi/Al積層膜を堆積する。 This process, p-type electrode regions, and the coated surface of the photoresist to deposit a Ti / Al laminated film.

(第3実施形態) (Third Embodiment)
前記第1実施形態は、厚さ1nmのMg Ni膜、及びITO膜を堆積させて透光性を高め、前記第2実施形態では、厚さ1nmのPdを介挿させて、厚さ300nmのMg Ni膜を非透光性の電極として用いたが、Pdの厚さを0.5nmにして、Mg Ni膜の厚さを1nmにして、さらにITO膜を300nm堆積させて、透光性電極とすることもできる。 The first embodiment, Mg 2 Ni film having a thickness of 1 nm, and the ITO film is deposited enhance light-transmitting and, in the second embodiment, by interposed a Pd thickness 1 nm, a thickness of 300nm While the Mg 2 Ni film was used as the non-light-transmitting electrode, and the thickness of Pd to 0.5 nm, and the thickness of the Mg 2 Ni film 1 nm, by further 300nm deposited an ITO film, Toru It may be optical electrode.

以下、図22のフローチャート、及び図22乃至図26を用いて、窒化物半導体発光ダイオードの製造工程について説明する。 Hereinafter, the flowchart of FIG. 22, and with reference to FIGS. 22 to 26, a description will be given of a manufacturing process of a nitride semiconductor light emitting diode.
(S42)まず、図5と同様に、LED構造をMOCVDで形成する。 (S42) First, similarly to FIG. 5, to form an LED structure in MOCVD. そして、図17に示されるようにレジスト18が塗布され、パターニングが行われる。 Then, the resist 18 is applied as shown in FIG. 17, patterning is performed.
(S44)次に、図23の素子断面図に示すように、LED構造の積層基板は、p型クラッド層15の表面にレジスト18でパターニングが行われる。 (S44) Next, as shown in element cross-sectional view of FIG. 23, a laminated substrate of the LED structure, the patterning on the surface on the resist 18 of the p-type cladding layer 15 is performed.

(S46)次に、パターニングが行われた積層基板は、図24に示されるように、まずPd/Mg Ni膜16Bが堆積される。 (S46) Next, the laminated substrate patterning is performed, as shown in FIG. 24, Pd / Mg 2 Ni film 16B is deposited.
つまり、積層基板は、p型クラッド層15の基板反対側表面に厚さ0.5nmのパラジウムが堆積され、該パラジウムの基板反対側表面に厚さ1nmのMg Ni膜が堆積される。 That is, the laminated substrate is palladium having a thickness of 0.5nm on the substrate opposite to the surface of the p-type cladding layer 15 is deposited, Mg 2 Ni film with a thickness of 1nm to the substrate opposite the surface of the palladium is deposited. このとき、Pdは交流電力15W、堆積時間12秒で堆積され、Mg Niは交流電力15W、堆積時間24秒で堆積される。 At this time, Pd is deposited by an AC power 15W, deposition time 12 seconds, Mg 2 Ni is deposited at 24 seconds AC power 15W, deposition time.

(S48)Mg Ni膜16が堆積された積層基板は、図24に示されるように、さらに透明導電材17が堆積される。 (S48) laminated substrate Mg 2 Ni film 16 is deposited, as shown in FIG. 24, further a transparent conductive material 17 is deposited. つまり、積層基板は、Mg Ni膜の基板反対側表面に厚さ300nmの透明導電材17が堆積される。 That is, the laminated substrate, Mg 2 Ni film of transparent conductive material 17 having a thickness of 300nm on the substrate opposite to the surface is deposited. このとき、透明導電材17としてのITOは交流電力150W、堆積時間15分58秒で堆積される。 In this case, ITO as a transparent conductive material 17 is deposited at AC power 150 W, deposition time 15 minutes 58 seconds.

(S50)透明導電材17が堆積された積層基板は、レジスト18が塗布され、パターニングが行われる。 (S50) the transparent laminated substrate conductive material 17 is deposited, the resist 18 is coated, patterning is performed.
(S52)パターニングが行われた積層基板は、図26に示すように、n−GaN層(n型クラッド層13)までドライエッチングが行われる。 (S52) layered substrate patterning is performed, as shown in FIG. 26, dry etching is performed until the n-GaN layer (n-type cladding layer 13). そして、図11に示すように、フォトレジストでパターニングが行われ、図12に示すように、Ti/Alが透明導電材17の表面に堆積され、図13に示すように、リフトオフにより、n型電極19,p型電極20が形成され(S54)、RTA(急速アニール装置)を用いて450〜760℃のN 雰囲気で3分アニールされる。 Then, as shown in FIG. 11, patterned with photoresist is performed, as shown in FIG. 12, Ti / Al is deposited on the surface of the transparent conductive material 17, as shown in FIG. 13, by the lift-off, n-type electrode 19, p-type electrode 20 is formed (S54), is 3 minutes anneal in N 2 atmosphere at four hundred and fifty to seven hundred sixty ° C. using a RTA (rapid thermal annealing apparatus).

なお、第2実施形態や第3実施形態のような工程であれば、第1実施形態のようにアニールを2回する必要も無いので、工程短縮にも繋がる。 Incidentally, if the process as in the second embodiment and the third embodiment, since there is no need to twice annealing as in the first embodiment, also leading to shortening the process.

(第4実施形態) (Fourth Embodiment)
前記第1実施形態は、Mg Ni膜16Aを形成し、活性化アニールを行った後(S12)、フッ化水素酸でMg Ni膜16Aを除去し(S14)、新たなMg Ni膜16を形成したが(S16)、フッ化水素酸でMg Ni膜16Aを除去した状態でもLEDとして機能する。 The first embodiment forms a Mg 2 Ni film 16A, after the activation annealing (S12), to remove the Mg 2 Ni film 16A with hydrofluoric acid (S14), the new Mg 2 Ni film 16 was formed but (S16), functions as a LED even when the removal of Mg 2 Ni film 16A with hydrofluoric acid.

この窒化物半導体発光ダイオードの製造工程について、図27を用いて説明する。 Process for manufacturing the nitride semiconductor light emitting diode, will be described with reference to FIG. 27.
第4実施形態は、第1実施形態と同様に、LED構造をMOCVDで形成し(S60)、Mg Ni膜を形成し、活性化アニールを行い(S62)、フッ化水素酸でMg Ni膜を除去する(S64)。 The fourth embodiment, like the first embodiment, to form an LED structure in MOCVD (S60), forming a Mg 2 Ni film performs activation annealing (S62), hydrofluoric acid Mg 2 Ni film is removed (S64). 次に、Mg Ni膜が除去された積層素子は、パターニング(S66)、ドライエッチング(S68)、パターニング(S70)、p型電極堆積(S72)、リフトオフ(S74)、アニールが行われ(S76)、窒化物半導体発光ダイオード(図28参照)が作製される。 Next, the laminated element Mg 2 Ni film is removed, patterning (S66), dry etching (S68), the patterning (S70), p-type electrode deposition (S72), the lift-off (S74), the annealing is performed (S76 ), the nitride semiconductor light emitting diode (see FIG. 28) is produced. なお、従来の窒化物半導体発光ダイオード10Cとは、構造上類似しているが、p型クラッド層15のMg活性化が効率よく行われている点で異なっている。 Note that the conventional nitride semiconductor light emitting diode 10C, is similar structurally, Mg activation of p-type cladding layer 15 is different in that it efficiently performed.

(変形例) (Modification)
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。 The present invention is not limited to the embodiments described above, for example, it can be variously modified as follows.
(1)前記実施形態は、透明導電材17として、ITO膜を用いたが、ITO膜の代わりに、ZnO、AZO(アルミニウムドープ酸化亜鉛)、GZO(ガリウムドープ酸化亜鉛)、IZO(登録商標)(インジウムドープ酸化亜鉛)、TiO (二酸化チタン)などであっても、同様の効果が得られる。 (1) the embodiment, as the transparent conductive material 17, is used an ITO film, in place of the ITO film, ZnO, AZO (aluminum-doped zinc oxide), GZO (gallium-doped zinc oxide), IZO (registered trademark) (indium-doped zinc oxide), it is an TiO 2 (titanium dioxide), the same effect can be obtained. また、前記実施形態は、LEDの主原料として、GaNを用いたが、GaNの代わりに、GaAs、InPなどを使用することができる。 Further, the embodiment, as the main raw material for LED, was used GaN, it may be used instead of GaN, GaAs, InP and the like.
(2)前記実施形態は、発光ダイオード単体について説明したが、Si基板11に複数の窒化物半導体発光ダイオード10A,10Bを二次元配列して、表示装置とすることができる。 (2) In the aforementioned exemplary embodiment, the light emitting diode is itself been described, Si substrate 11 into a plurality of nitride semiconductor light emitting diode 10A, 10B are arranged two-dimensionally, it can be a display device.

10A,10B,10C 窒化物半導体発光ダイオード 11 Si基板、サファイア基板、又はSiC基板 12 バッファ層 13 n型クラッド層 14 発光層 15 p型クラッド層(p−GaN層) 10A, 10B, 10C nitride semiconductor light emitting diode 11 Si substrate, a sapphire substrate, or a SiC substrate 12 the buffer layer 13 n-type cladding layer 14 emitting layer 15 p-type cladding layer (p-GaN layer)
16,16A Mg Ni膜 16B Pd/Mg Ni膜 17 透明導電材 18 レジスト 19 n型電極 20 p型電極 16, 16A Mg 2 Ni film 16B Pd / Mg 2 Ni film 17 transparent conductive material 18 resist 19 n-type electrode 20 p-type electrode

Claims (5)

  1. 発光層と該発光層の表面に積層されたp−GaN層とを備えた窒化物半導体発光ダイオードであって、 A nitride semiconductor light emitting diode and a p-GaN layer laminated on the surface of the light-emitting layer and the light emitting layer,
    前記p−GaN層の発光層反対側表面に積層されたMg Ni層を備え、 Comprising a Mg 2 Ni layer stacked on the light-emitting layer opposite the surface of the p-GaN layer,
    前記Mg Ni層と前記p−GaN層との間にパラジウム層を介挿したことを特徴とする窒化物半導体発光ダイオード。 The Mg 2 Ni layer and the nitride semiconductor light emitting diode, characterized in that interposed palladium layer between the p-GaN layer.
  2. 求項に記載の窒化物半導体発光ダイオードにおいて、 In the nitride semiconductor light emitting diode according to Motomeko 1,
    前記Mg Ni層は、Niの比率が33原子%超乃至40原子%であることを特徴とする窒化物半導体発光ダイオード。 The Mg 2 Ni layer, a nitride semiconductor light emitting diode, wherein the proportion of Ni is 33 atomic% Ultra to 40 atomic%.
  3. 請求項に記載の窒化物半導体発光ダイオードにおいて、 In the nitride semiconductor light emitting diode according to claim 1,
    前記パラジウム層は、厚さが0.5nm〜1.5nmであり、 The palladium layer has a thickness of 0.5 nm to 1.5 nm,
    前記Mg Ni層は、厚さが250nm乃至350nmであり、 The Mg 2 Ni layer is 250nm to 350nm thick,
    前記発光層からの光は、前記発光層が積層される基板から出射されることを特徴とする窒化物半導体発光ダイオード。 The light from the light emitting layer, the nitride semiconductor light emitting diode, wherein the emitting layer is emitted from the substrate to be laminated.
  4. 発光層と該発光層の表面に積層されたp−GaN層とを備えた窒化物半導体発光ダイオードの製造方法であって、 A nitride semiconductor light emitting diode manufacturing method of and a p-GaN layer laminated on the surface of the light-emitting layer and the light emitting layer,
    Mg Ni層が、前記p−GaN層の発光層反対側表面に積層されるステップと、 And Step mg 2 Ni layer, laminated on the light-emitting layer opposite the surface of the p-GaN layer,
    前記p−GaN層が、Mg活性化アニールされるステップと、 A step wherein the p-GaN layer, which is Mg activation annealing,
    前記p−GaN層がMg活性化アニールされた後に、前記Mg Ni層が除去されるステップと を備えたことを特徴とする窒化物半導体発光ダイオードの製造方法。 Production method of the after p-GaN layer is Mg activation annealing, the nitride semiconductor light emitting diode comprising the steps of the Mg 2 Ni layer is removed.
  5. 求項に記載の窒化物半導体発光ダイオードの製造方法であって、 A method of manufacturing a nitride semiconductor light emitting diode according to Motomeko 4,
    前記Mg Ni層の除去後に、新たなMg Ni層が、前記p−GaN層の発光層反対側表面に積層されるステップを備えたことを特徴とする窒化物半導体発光ダイオードの製造方法。 Wherein after Mg of 2 Ni layer removal, new Mg 2 Ni layer, the manufacturing method of the p-GaN layer nitride semiconductor light emitting diode comprising the steps laminated on the light-emitting layer opposite the surface of the.
JP2013191708A 2013-09-17 2013-09-17 Nitride semiconductor light emitting diode, and a manufacturing method thereof Active JP6260159B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013191708A JP6260159B2 (en) 2013-09-17 2013-09-17 Nitride semiconductor light emitting diode, and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013191708A JP6260159B2 (en) 2013-09-17 2013-09-17 Nitride semiconductor light emitting diode, and a manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015060854A true JP2015060854A (en) 2015-03-30
JP6260159B2 true JP6260159B2 (en) 2018-01-17

Family

ID=52818178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013191708A Active JP6260159B2 (en) 2013-09-17 2013-09-17 Nitride semiconductor light emitting diode, and a manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6260159B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509514B2 (en) * 1997-11-13 2004-03-22 豊田合成株式会社 The method of manufacturing a gallium nitride-based compound semiconductor
JP4292619B2 (en) * 1999-03-24 2009-07-08 パナソニック株式会社 A method of manufacturing a semiconductor device
JP3555512B2 (en) * 1999-07-22 2004-08-18 日立電線株式会社 The method of manufacturing the p-type gallium nitride-based compound semiconductor
JP2003046127A (en) * 2001-05-23 2003-02-14 Sanyo Electric Co Ltd Nitride semiconductor light-emitting element
KR100612832B1 (en) * 2003-05-07 2006-08-18 광주과학기술원 Metal thin film and the produce method for development of ohmic contact using Ni-based solid solution for high-quality optical devices related to GaN
KR100506736B1 (en) * 2003-10-10 2005-08-08 삼성전기주식회사 Gallium nitride based semiconductor light emitting diode and method of producing the same

Also Published As

Publication number Publication date Type
JP2015060854A (en) 2015-03-30 application

Similar Documents

Publication Publication Date Title
JP2005277374A (en) Light emitting element of group iii nitride compound semiconductor and its manufacturing method
JP2008117922A (en) Semiconductor light-emitting element, and its manufacturing method
JP2008218746A (en) Group iii nitride-system semiconductor light-emitting device
JP2007150076A (en) Nitride semiconductor light-emitting element
JP2003110136A (en) Light emitting element
JP2010205988A (en) Nitride semiconductor element and method for manufacturing the same
US20080135829A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof
JP2008518436A (en) GaN-based compound semiconductor light emitting device and a manufacturing method thereof
US20030197169A1 (en) Gallium nitride-based semiconductor light emitting device
JP2011187591A (en) Nitride semiconductor ultraviolet light-emitting element
JP2007180495A (en) Group iii nitride compound semiconductor light emitting element
JP2006237281A (en) Method for manufacturing semiconductor device
Hsu et al. Fabrication of thin-GaN LED structures by Au–Si wafer bonding
JP2007335854A (en) Semiconductor optical element
JP2013041930A (en) Nitride semiconductor light-emitting element and method of manufacturing the same
WO2011102411A1 (en) Nitride semiconductor light-emitting element and method for producing same
CN101027791A (en) Nitride semiconductor light emitting device and fabrication method thereof
JP2008198876A (en) GaN-BASED LED ELEMENT AND LIGHT-EMITTING DEVICE
JP2007157765A (en) Gallium nitride semiconductor light emitting element
CN101262037A (en) Nitride semiconductor light emitting device
JP2009272606A (en) Nitride semiconductor light emitting device
JP2010010678A (en) Quantum dot device and method of manufacturing the same
JP2006245162A (en) Nitride semiconductor light-emitting element
JP2005217112A (en) Nitride semiconductor light emitting element
US20140264408A1 (en) Semiconductor structures having active regions comprising ingan, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6260159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150