JP2015060569A - 情報処理装置、およびプログラム - Google Patents
情報処理装置、およびプログラム Download PDFInfo
- Publication number
- JP2015060569A JP2015060569A JP2013196110A JP2013196110A JP2015060569A JP 2015060569 A JP2015060569 A JP 2015060569A JP 2013196110 A JP2013196110 A JP 2013196110A JP 2013196110 A JP2013196110 A JP 2013196110A JP 2015060569 A JP2015060569 A JP 2015060569A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- secure
- access
- data
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/007—Encryption, En-/decode, En-/decipher, En-/decypher, Scramble, (De-)compress
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Mathematical Physics (AREA)
Abstract
【解決手段】セキュアOS部は、処理判定部と、処理実行部と、セキュアデバイスアクセス部と、エントリ部とを備える。処理判定部は、アクセス種別とアクセス先の物理アドレス、アクセス種別がライトの場合には書き込み対象のデータを受け取ると共に、処理表管理部から処理の一覧を取得し、実行される処理を決定する。処理実行部は、処理の種別、アクセス種別、及びアクセス先の物理アドレス、アクセス種別がライトの場合には書き込み対象のデータを受け取り、リードの場合にはセキュアデバイスアクセス部からデータを取得して、データに対して処理を実行する。セキュアデバイスアクセス部は、アクセス種別とアクセス先の物理アドレス、アクセス種別がライトの場合にはライトするデータを受け取り、物理アドレスが示す周辺機器にアクセスする。
【選択図】図2
Description
以下、図面を参照しながら、情報処理装置1の一実施形態を説明する。図1は、第1の実施形態で説明する情報処理装置1のハードウェア構成を概略的に示している。この情報処理装置1は、CPU部200(プロセッサ部)、主記憶部300、ストレージ部100を備える。またCPU部200はメモリ保護部201、割り込み制御部202や非図示のレジスタ部、演算部などを備える。ストレージ部100にはモニタ部500、セキュアOS部700、ノンセキュアOS部600といったCPU部200で実行されるプログラムが格納されている。
第1の実施形態ではペリフェラルからの割り込みについては考慮しておらず、データのリードやライトを契機としてデータに対してフィルタを掛けることを前提とした構成となっていた。実際の計算機ではペリフェラルからのデータ入力通知などで割り込みを使うことも多いため、第2の実施形態では割り込みを契機としてフィルタを掛けることのできる構成について詳述する。
第1の実施形態においては、ペリフェラルアクセスに対して単純なフィルタをかけることを想定していた。ネットワーク通信に対するフィルタ処理の中でも特に自動的に通信をVPN(Virtual Private Network)を介した通信に変換(カプセル化)するような場合は、ペリフェラルに対するデータにフィルタをかけるセキュアOS部700c側の構成が複雑になる。例えばイーサネット(登録商標)によるネットワークを例として考えると、IPパケットをVPNによりUDPレイヤでカプセル化する場合には、ノンセキュアOS側で書き込んだパケットを解析し、MACヘッダ、IPヘッダ、UDPヘッダ、UDPボディに分割する。このとき本来の通信先ではなく、VPNサーバに対して通信を行う必要があるため、VPNサーバに対する通信のMACヘッダ、IPヘッダ、UDPヘッダを作成し、その後に元の、すなわち本来の通信先に対応するIPヘッダ、UDPヘッダ、UDPボディを暗号化したものを付加する必要がある。
第4の実施形態はストレージを暗号化するための構成である。図20は第4の実施形態における情報処理装置1の内部構成の一例である。以降では図20を用いて第4の実施形態の情報処理装置1について説明する。図20の構成は図3の構成と位置解析部712と暗号処理部711を設ける点、処理実行部705cが有する機能が異なる。
第4の実施形態までは単一のペリフェラルを用いて暗号化処理などのフィルタ処理を行うことを前提としていた。ペリフェラルアクセスを別種のペリフェラルアクセスに変換するような場面も考えられる。例えば、ローカルストレージアクセスをネットワーク上のサーバに対するアクセスに変換すれば、ノンセキュアOS部600はローカルのストレージにアクセスする通常のデバイスドライバだけを有すれば、ネットワーク上のサーバ上のストレージに対する透過的なアクセスが可能になる。第5の実施形態によれば、ノンセキュアOS部600に対してネットワーク上のサーバのストレージをローカルのストレージと見せかけることが可能となる。なお、本実施形態はストレージとネットワークアクセスを変換する例について述べているがこの限りではなく、変換元ペリフェラルへのアクセス要求を分析し、変換先のペリフェラルへのアクセス要求に変換する本構成と同等の構成を採ることによりペリフェラルアクセスを別種のペリフェラルアクセスに変換することが可能となる。
第1の実施形態ではノンセキュアOS部600のノンセキュアデバイスアクセス部601の実装形態であるデバイスドライバがフィルタ機構の存在を意識せずに実装できることを目的としていた。すなわち、モニタ部500やセキュアOS部700がない場合にはノンセキュアデバイスアクセス部601はそのままペリフェラル部400のデバイスドライバとして利用できる。これはノンセキュアOS部600のノンセキュアデバイスアクセス部601を透過的に実装することができるという利点がある一方で、モニタ部500やセキュアOS部700の機能が肥大化するという欠点がある。そこでノンセキュアデバイスアクセス部601がペリフェラルへのアクセス時にモニタ部500を明示的に呼び出すようにすると、ペリフェラルアクセスをトラップする必要がなくなるため、モニタ部500の機能を簡略化できる。第6の実施形態は、ノンセキュアデバイスアクセス部601がモニタ部500を明示的に呼び出し、フィルタを掛ける一構成例である。以降第56の実施形態における情報処理装置1の構成を示す図26を用いて説明する。
100 ストレージ部
200 CPU部
201 メモリ保護部
202 割込み制御部
300 主記憶部
301 コンテキスト待避部
400 ペリフェラル部
500 モニタ部
501 トラップ部
502 命令解析部
503 アドレス変換部
504 OS切換え部
505 コンテキスト保存復帰部
506 イベント検知部
507 処理設定部
600 ノンセキュアOS部
601 ノンセキュアデバイスアクセス部
602 ノンセキュア割込みハンドラ部
603 モニタ呼び出し部
700 セキュアOS部
701 エントリ部
702 処理判定部
703 処理表管理部
704 メモリ保護設定部
705 処理実行部
706 セキュアデバイスアクセス部
707 セキュア割込みハンドラ部
708 暗号処理部
709 カプセル処理部
710 プロトコル解析部
711 暗号処理部
712 位置解析部
713 位置解析部
714 パケット生成・解析部
Claims (7)
- セキュアモードとノンセキュアモードとに選択的に切り替えられ、主記憶部に対してモードごとに独立したアクセス権を設定可能であり、それぞれのモードで所定のデータ処理を行なうプロセッサ部と、
前記セキュアモードで動作するセキュアOS部と、
前記ノンセキュアモードで動作するノンセキュアOS部と、
前記セキュアOS部と、前記ノンセキュアOS部とを切り替えるモニタ部と、
を備え、
前記セキュアOS部は、
所定の処理ごとに、アクセス対象のデータの前記主記憶部における物理アドレスと、リード、及びライトのアクセス種別とを対応付けて記憶する処理表管理部と、
所定の処理ごとに、前記処理表管理部を参照して前記ノンセキュアOS部からのリード、及びライトのアクセスの少なくとも一方を禁止する前記主記憶部の保護アドレスを設定するメモリ保護設定部と、
前記アクセス種別と、アクセス先の物理アドレスと、前記アクセス種別がライトの場合には書き込み対象のデータと、を受け取るとともに、前記処理表管理部から処理の一覧を取得し、実行される処理の種別を決定する処理判定部と、
前記処理の種別と、前記アクセス種別と、アクセス先の物理アドレスと、前記アクセス種別がライトの場合には書き込み対象のデータと、を前記処理判定部から受け取り、前記アクセス種別がリードの場合にはセキュアデバイスアクセス部からデータを取得して、データに対して前記処理を実行する処理実行部と、
前記アクセス種別と、アクセス先の物理アドレスと、前記アクセス種別がライトの場合にはライトするデータと、を受け取り、前記物理アドレスが示す周辺機器にアクセスするセキュアデバイスアクセス部と、
前記モニタ部のOS切換え部から前記アクセス種別と、アクセス先の物理アドレスと、前記アクセス種別がライトの場合には書き込み対象のデータと、を受け取り、前記処理判定部を呼び出すとともに、前記アクセス種別がリードの場合には前記処理判定部から読み込んだデータと、を取得し、前記OS切替え部を呼び出すエントリ部と、
を備え、
前記モニタ部は、
前記セキュアOS部と、前記ノンセキュアOS部との間でOSの切り替え制御を行うOS切替え部と、
実行が拒否された命令の取得を行って、前記アクセス種別の判別を行うとともに、前記アクセス種別がリードの場合には読み込み先の仮想アドレスと、前記アクセス種別がライトの場合には書き込むデータと、を取得する命令解析部と、
前記ノンセキュアOS部のページテーブルを参照して仮想アドレスから物理アドレスに変換するアドレス変換部と、
を備えることを特徴とする情報処理装置。 - 前記処理表管理部が記憶する処理の設定を更新する処理設定部と、
所定のイベントを検知し、前記イベントを検知した場合に、前記処理設定部に前記処理の設定の変更を命令するイベント検知部と、
を備えることを特徴とする請求項1に記載の情報処理装置。 - 前記周辺機器に対する割込み要求があった際に、実行中の処理を中断する割り込み制御部と、
前記実行中の処理が中断された際に、前記割込み制御部よって呼び出され、中断した処理の実行状態を保存して、前記OS切替え部を呼び出すトラップ部と、
OSが切替される際に呼び出され、前記処理判定部を呼び出すとともに、前記割込み要求が完了したあとに、前記OS切替え部を呼び出すセキュア割り込みハンドラ部と、
を更に備え、
前記処理判定部は、前記割込み要求にて指定された処理と一致する処理を前記処理表管理部から取得して、前記処理実行部へと渡し、
前記処理実行部は、一致した処理を実行後、前記セキュア割込みハンドラ部を呼び出す
ことを特徴とする請求項1又は2に記載の情報処理装置。 - アクセス先の前記周辺機器の物理アドレスからパケット内の位置を算出するプロトコル解析部と、
前記プロトコル解析部から呼び出され、データのカプセル化、及びカプセル化除去を行うカプセル処理部と、
を更に備え、
前記処理実行部は、前記プロトコル解析部に対してアクセス先の物理アドレスと、前記アクセス種別と、前記アクセス種別がライトの場合にはライトを行うデータと、を渡して、パケット送受信を要求する
ことを特徴とする請求項1〜3のいずれか一項に記載の情報処理装置。 - ストレージに対する命令レジスタへのアクセス時にストレージアクセス命令を解析し、アクセス先のストレージ上での位置を得る位置解析部と、
前記位置解析部からストレージ上での位置と、データと、暗号化、又は復号化の種別と、を与えられて呼び出され、与えられたデータの暗号化、又は復号化する暗号化処理部と、
を更に備え、
前記処理実行部は前記ストレージに対する命令レジスタへのアクセス時に前記位置解析部に対して命令解析を要求する
ことを特徴とする請求項1〜4のいずれか一項に記載の情報処理装置。 - ストレージに対する命令レジスタへのアクセス時に前記処理実行部から呼び出され、ストレージアクセス命令を解析し、アクセス先のストレージ上での位置を得る位置解析部と、
前記処理実行部から呼び出される際に命令種別を受け取り、前記命令種別に応じたネットワークに送出するパケットの生成、及びネットワークから受信したパケットの解析を行うパケット生成・解析部と
を備えることを特徴とする請求項1〜4のいずれか一項に記載の情報処理装置。 - セキュアモードとノンセキュアモードとに選択的に切り替えられ、主記憶部に対してモードごとに独立したアクセス権を設定可能であり、それぞれのモードで所定のデータ処理を行なうプロセッサ部を備えるコンピュータを、
前記セキュアモードで動作するセキュアOS部と、
前記ノンセキュアモードで動作するノンセキュアOS部と、
前記セキュアOS部と、前記ノンセキュアOS部とを切り替えるモニタ部として機能させ、
前記セキュアOS部は、
所定の処理ごとに、アクセス対象のデータの前記主記憶部における物理アドレス、及びリード、及びライトのアクセス種別を対応付けて記憶する処理表管理部と、
所定の処理ごとに、前記処理表管理部を参照して前記ノンセキュアOS部からのリード、及びライトのアクセスの少なくとも一方を禁止する前記主記憶部の保護アドレスを設定するメモリ保護設定部と、
前記アクセス種別とアクセス先の物理アドレス、前記アクセス種別がライトの場合には書き込み対象のデータを受け取るとともに、前記処理表管理部から処理の一覧を取得し、実行される処理を決定する処理判定部と、
前記処理判定部から、前記処理の種別、前記アクセス種別、及びアクセス先の物理アドレス、前記アクセス種別がライトの場合には書き込み対象のデータを受け取り、リードの場合にはセキュアデバイスアクセス部からデータを取得して、データに対して前記処理を実行する処理実行部と、
前記アクセス種別とアクセス先の物理アドレス、前記アクセス種別がライトの場合にはライトするデータを受け取り、前記物理アドレスが示す周辺機器にアクセスするセキュアデバイスアクセス部と、
前記モニタ部のOS切換え部から前記アクセス種別と、アクセス先の物理アドレスと、前記アクセス種別がライトの場合にはライトデータと、を受け取り、前記処理判定部を呼び出すとともに、前記アクセス種別がリードの場合には前記処理判定部から読み込んだデータと、を取得し、前記OS切替え部を呼び出すエントリ部と、
を備え、
前記モニタ部は、
前記セキュアOS部と、前記ノンセキュアOS部との間でOSの切り替え制御を行うOS切替え部と、
命令の前記アクセス種別の判別、前記アクセス種別がリードの場合には読み込み先の物理アドレス、前記アクセス種別がライトの場合には書き込むデータを取得する命令解析部と、
前記ノンセキュアOS部のページテーブルを参照して仮想アドレスから物理アドレスに変換するアドレス変換部と、を備える、
プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013196110A JP6117068B2 (ja) | 2013-09-20 | 2013-09-20 | 情報処理装置、およびプログラム |
US14/482,297 US9552307B2 (en) | 2013-09-20 | 2014-09-10 | Information processing apparatus and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013196110A JP6117068B2 (ja) | 2013-09-20 | 2013-09-20 | 情報処理装置、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015060569A true JP2015060569A (ja) | 2015-03-30 |
JP6117068B2 JP6117068B2 (ja) | 2017-04-19 |
Family
ID=52692106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013196110A Active JP6117068B2 (ja) | 2013-09-20 | 2013-09-20 | 情報処理装置、およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9552307B2 (ja) |
JP (1) | JP6117068B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9524189B2 (en) | 2014-08-20 | 2016-12-20 | Kabushiki Kaisha Toshiba | Information processing device, information processing method, and computer program product |
JP2018106455A (ja) * | 2016-12-27 | 2018-07-05 | 株式会社ケイエスジェイ | 組み込み機器 |
JP2019101750A (ja) * | 2017-12-01 | 2019-06-24 | 株式会社東芝 | 情報処理装置、情報処理方法、およびプログラム |
US10474494B2 (en) | 2016-09-16 | 2019-11-12 | Kabushiki Kaisha Toshiba | Information processing apparatus, information processing method, and computer program product |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9578664B1 (en) | 2013-02-07 | 2017-02-21 | Sprint Communications Company L.P. | Trusted signaling in 3GPP interfaces in a network function virtualization wireless communication system |
US9565168B1 (en) * | 2015-05-05 | 2017-02-07 | Sprint Communications Company L.P. | System and method of a trusted computing operation mode |
GB2539199B (en) * | 2015-06-08 | 2018-05-23 | Arm Ip Ltd | Apparatus and methods for transitioning between a secure area and a less-secure area |
US9686240B1 (en) | 2015-07-07 | 2017-06-20 | Sprint Communications Company L.P. | IPv6 to IPv4 data packet migration in a trusted security zone |
KR102411608B1 (ko) | 2015-07-27 | 2022-06-21 | 삼성전자주식회사 | 보안 네트워크 시스템 및 그 데이터 처리 방법 |
US9749294B1 (en) | 2015-09-08 | 2017-08-29 | Sprint Communications Company L.P. | System and method of establishing trusted operability between networks in a network functions virtualization environment |
KR102489918B1 (ko) * | 2015-09-14 | 2023-01-20 | 삼성전자주식회사 | 전자 장치 및 이의 제어 방법 |
US10320786B2 (en) | 2015-09-14 | 2019-06-11 | Samsung Electronics Co., Ltd. | Electronic apparatus and method for controlling the same |
US10542115B1 (en) | 2015-10-01 | 2020-01-21 | Sprint Communications Company L.P. | Securing communications in a network function virtualization (NFV) core network |
US9811686B1 (en) | 2015-10-09 | 2017-11-07 | Sprint Communications Company L.P. | Support systems interactions with virtual network functions in a trusted security zone |
KR102429906B1 (ko) * | 2015-10-13 | 2022-08-05 | 삼성전자주식회사 | 스토리지 장치, 상기 스토리지 장치와 통신하는 호스트 및 상기 스토리지 장치를 포함하는 전자 장치 |
CN105279021B (zh) * | 2015-10-16 | 2019-05-07 | 华为技术有限公司 | 执行不可屏蔽中断的方法和装置 |
US9781016B1 (en) | 2015-11-02 | 2017-10-03 | Sprint Communications Company L.P. | Dynamic addition of network function services |
KR20170105353A (ko) * | 2016-03-09 | 2017-09-19 | 삼성전자주식회사 | 전자장치 및 그 제어방법 |
US9904485B2 (en) * | 2016-03-31 | 2018-02-27 | Intel Corporation | Secure memory controller |
US10250498B1 (en) | 2016-10-03 | 2019-04-02 | Sprint Communications Company L.P. | Session aggregator brokering of data stream communication |
KR102668431B1 (ko) | 2017-01-17 | 2024-05-24 | 삼성전자주식회사 | 전자장치 및 그 제어방법 |
US10348488B1 (en) | 2017-08-25 | 2019-07-09 | Sprint Communications Company L.P. | Tiered distributed ledger technology (DLT) in a network function virtualization (NFV) core network |
CN108614968B (zh) * | 2018-05-04 | 2020-11-24 | 飞天诚信科技股份有限公司 | 一种在通用平台下安全交互的方法及智能终端 |
CN112749397A (zh) | 2019-10-29 | 2021-05-04 | 阿里巴巴集团控股有限公司 | 一种系统和方法 |
US11847205B1 (en) | 2020-10-26 | 2023-12-19 | T-Mobile Innovations Llc | Trusted 5G network function virtualization of virtual network function elements embedded on a system-on-chip |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004288155A (ja) * | 2002-11-18 | 2004-10-14 | Arm Ltd | メモリへのアクセスを管理するための装置および方法 |
JP2006323675A (ja) * | 2005-05-19 | 2006-11-30 | Fujitsu Ltd | 情報処理装置、情報処理方法及びコンピュータプログラム |
US20080155273A1 (en) * | 2006-12-21 | 2008-06-26 | Texas Instruments, Inc. | Automatic Bus Encryption And Decryption |
JP2008250393A (ja) * | 2007-03-29 | 2008-10-16 | Hitachi Ltd | 暗号化機能を備えたストレージ仮想化装置 |
JP2010176212A (ja) * | 2009-01-27 | 2010-08-12 | Hitachi Ltd | ネットワーク機器、端末装置、アクセス制御方法およびデバイス共有システム |
JP2012053898A (ja) * | 2000-06-30 | 2012-03-15 | Intel Corp | 安全なメモリ区分を使用した安全な実行のための方法および装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1331539B1 (en) * | 2002-01-16 | 2016-09-28 | Texas Instruments France | Secure mode for processors supporting MMU and interrupts |
WO2004046924A1 (en) * | 2002-11-18 | 2004-06-03 | Arm Limited | Processor switching between secure and non-secure modes |
KR101015456B1 (ko) | 2002-11-18 | 2011-02-22 | 에이알엠 리미티드 | 디바이스에 의한 메모리로의 억세스 제어 |
US7322042B2 (en) * | 2003-02-07 | 2008-01-22 | Broadon Communications Corp. | Secure and backward-compatible processor and secure software execution thereon |
US7457960B2 (en) * | 2004-11-30 | 2008-11-25 | Analog Devices, Inc. | Programmable processor supporting secure mode |
FR2884628A1 (fr) * | 2005-04-18 | 2006-10-20 | St Microelectronics Sa | Procede de traitement d'interruptions non securisees par un processeur operant dans le mode securise, processeur associe. |
US20070180509A1 (en) * | 2005-12-07 | 2007-08-02 | Swartz Alon R | Practical platform for high risk applications |
WO2008054456A2 (en) * | 2006-02-22 | 2008-05-08 | Luna Innovations Inc. | Hardware-facilitated secure software execution environment |
JP4233585B2 (ja) | 2006-07-25 | 2009-03-04 | 株式会社エヌ・ティ・ティ・ドコモ | ペリフェラル切替装置及びペリフェラル切替制御装置 |
JP2008123482A (ja) * | 2006-10-18 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 記憶媒体制御方法 |
JP2008250387A (ja) * | 2007-03-29 | 2008-10-16 | Toshiba Corp | 情報処理装置 |
US20110044451A1 (en) * | 2007-07-25 | 2011-02-24 | Panasonic Corporation | Information processing apparatus and falsification verification method |
US8762687B2 (en) * | 2008-05-24 | 2014-06-24 | Via Technologies, Inc. | Microprocessor providing isolated timers and counters for execution of secure code |
US8051467B2 (en) * | 2008-08-26 | 2011-11-01 | Atmel Corporation | Secure information processing |
JP5377748B2 (ja) * | 2010-02-18 | 2013-12-25 | 株式会社東芝 | プログラム |
US8739177B2 (en) | 2010-06-21 | 2014-05-27 | Intel Corporation | Method for network interface sharing among multiple virtual machines |
JP5758914B2 (ja) * | 2010-12-21 | 2015-08-05 | パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカPanasonic Intellectual Property Corporation of America | 仮想計算機システム及び仮想計算機システム制御方法 |
JPWO2012102002A1 (ja) * | 2011-01-24 | 2014-06-30 | パナソニック株式会社 | 仮想計算機システム、仮想計算機制御方法、仮想計算機制御プログラム、記録媒体、及び集積回路 |
JP5911835B2 (ja) | 2013-09-17 | 2016-04-27 | 株式会社東芝 | 情報処理装置 |
JP6129702B2 (ja) | 2013-09-24 | 2017-05-17 | 株式会社東芝 | 情報処理装置、情報処理システム、プログラム |
-
2013
- 2013-09-20 JP JP2013196110A patent/JP6117068B2/ja active Active
-
2014
- 2014-09-10 US US14/482,297 patent/US9552307B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012053898A (ja) * | 2000-06-30 | 2012-03-15 | Intel Corp | 安全なメモリ区分を使用した安全な実行のための方法および装置 |
JP2004288155A (ja) * | 2002-11-18 | 2004-10-14 | Arm Ltd | メモリへのアクセスを管理するための装置および方法 |
JP2006323675A (ja) * | 2005-05-19 | 2006-11-30 | Fujitsu Ltd | 情報処理装置、情報処理方法及びコンピュータプログラム |
US20080155273A1 (en) * | 2006-12-21 | 2008-06-26 | Texas Instruments, Inc. | Automatic Bus Encryption And Decryption |
JP2008250393A (ja) * | 2007-03-29 | 2008-10-16 | Hitachi Ltd | 暗号化機能を備えたストレージ仮想化装置 |
JP2010176212A (ja) * | 2009-01-27 | 2010-08-12 | Hitachi Ltd | ネットワーク機器、端末装置、アクセス制御方法およびデバイス共有システム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9524189B2 (en) | 2014-08-20 | 2016-12-20 | Kabushiki Kaisha Toshiba | Information processing device, information processing method, and computer program product |
US10474494B2 (en) | 2016-09-16 | 2019-11-12 | Kabushiki Kaisha Toshiba | Information processing apparatus, information processing method, and computer program product |
JP2018106455A (ja) * | 2016-12-27 | 2018-07-05 | 株式会社ケイエスジェイ | 組み込み機器 |
JP2019101750A (ja) * | 2017-12-01 | 2019-06-24 | 株式会社東芝 | 情報処理装置、情報処理方法、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
US9552307B2 (en) | 2017-01-24 |
US20150089246A1 (en) | 2015-03-26 |
JP6117068B2 (ja) | 2017-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6117068B2 (ja) | 情報処理装置、およびプログラム | |
Priebe et al. | SGX-LKL: Securing the host OS interface for trusted execution | |
RU2738021C2 (ru) | Система и способы для дешифрования сетевого трафика в виртуализированной среде | |
JP6347831B2 (ja) | ハイパーバイザに制御されるシステムにおいてゲスト・イベントを処理するための方法、データ処理プログラム、コンピュータ・プログラム製品、およびデータ処理システム | |
CN107977573B (zh) | 用于安全的盘访问控制的方法和系统 | |
JP6188832B2 (ja) | データベース・クライアント要求を処理するための方法、コンピュータ・プログラム製品、データ処理システム、およびデータベース・システム | |
JP4607529B2 (ja) | 高信頼実行環境を備えるシステムへの安全な入力の提供 | |
US11061710B2 (en) | Virtual machine exit support by a virtual machine function | |
US10810138B2 (en) | Enhanced storage encryption with total memory encryption (TME) and multi-key total memory encryption (MKTME) | |
JP5572834B2 (ja) | 仮想化を用いた動画コンテンツの保護 | |
US11755753B2 (en) | Mechanism to enable secure memory sharing between enclaves and I/O adapters | |
EP3680798B1 (en) | Method and device for monitoring process | |
WO2016106566A1 (zh) | 虚拟化系统中加解密的方法、装置和系统 | |
JP6955619B2 (ja) | セキュリティ・モジュールを備えた、コンピュータ・システム・ソフトウェア/ファームウェアおよび処理装置 | |
JP2009521154A (ja) | セキュア・システム・オン・チップ | |
US9405708B1 (en) | Preventing attacks that rely on same-page merging by virtualization environment guests | |
CA2841606A1 (en) | File encryption method and device, file decryption method and device | |
KR102365263B1 (ko) | 하드웨어 기반의 gpu 메모리 보호를 위한 효율적인 암호화 방법 및 장치 | |
JP6319369B2 (ja) | 処理制御装置、処理制御方法、及び、処理制御プログラム | |
JP2020528608A5 (ja) | ||
US11005890B2 (en) | Secure software defined storage | |
CN108229190B (zh) | 透明加解密的控制方法、装置、程序、存储介质和电子设备 | |
JP2021530009A (ja) | 暗号化されたデータに対するセキュアな動作 | |
KR102584506B1 (ko) | 가상 기계들을 위한 상태 정보 보호 | |
JP2013156798A (ja) | 記憶装置、アクセスパターンの秘匿方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170322 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6117068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |