JP2015058111A - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP2015058111A JP2015058111A JP2013192990A JP2013192990A JP2015058111A JP 2015058111 A JP2015058111 A JP 2015058111A JP 2013192990 A JP2013192990 A JP 2013192990A JP 2013192990 A JP2013192990 A JP 2013192990A JP 2015058111 A JP2015058111 A JP 2015058111A
- Authority
- JP
- Japan
- Prior art keywords
- main control
- circuit
- control
- game
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 99
- 230000008569 process Effects 0.000 claims description 95
- 238000011084 recovery Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 abstract description 51
- 230000004044 response Effects 0.000 abstract description 19
- 230000004913 activation Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 91
- 239000004973 liquid crystal related substance Substances 0.000 description 51
- 238000004891 communication Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000001514 detection method Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 14
- 230000005856 abnormality Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- 238000005034 decoration Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000004397 blinking Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 101100205847 Mus musculus Srst gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000011120 plywood Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Abstract
Description
本発明はパチンコ遊技機、スロット遊技機などの遊技機に係り、特には主制御手段のＣＰＵを強制リセットさせるためのウォッチドッグタイマを備えた遊技機における制御処理に関する。 The present invention relates to a gaming machine such as a pachinko gaming machine or a slot gaming machine, and more particularly to a control process in a gaming machine equipped with a watchdog timer for forcibly resetting a CPU of a main control means.
パチンコ遊技機、スロット遊技機等には、遊技動作を統括的に制御すると共に遊技動作に関連する制御コマンドを出力する主制御手段のＣＰＵ（Central Processing Unit）を強制リセットさせるためのウォッチドッグタイマを備えたものがある（例えば上記特許文献１を参照）。
ウォッチドッグタイマは、クリア制御が行われないまま所定時間を計数した際にＣＰＵにタイムアウト信号を出力する。このタイムアウト信号に応じてＣＰＵが強制リセットされる。
For pachinko machines, slot machines, etc., there is a watchdog timer for forcibly resetting the CPU (Central Processing Unit) of the main control means that controls the game operation as a whole and outputs control commands related to the game operation. Some are provided (see, for example,
The watchdog timer outputs a time-out signal to the CPU when a predetermined time is counted without performing clear control. The CPU is forcibly reset in response to this timeout signal.
ここで、遊技機に備えられたウォッチドッグタイマは、現状では一度起動させるとシステムリセットで初期化されるまで動作を継続するように構成されている。すなわち、タイムアウト信号に応じてＣＰＵが強制リセットされた場合であってもウォッチドッグタイマは動作を継続している。
このため、現状では、タイムアウト信号に応じた強制リセットの後に実行される処理の過程において、ウォッチドッグタイマを逐次クリア制御するようにされている。
Here, at present, the watch dog timer provided in the gaming machine is configured to continue the operation until it is initialized by a system reset when it is activated once. That is, the watchdog timer continues to operate even when the CPU is forcibly reset in response to the timeout signal.
Therefore, at present, the watchdog timer is sequentially controlled to be cleared in the course of the process executed after the forced reset according to the timeout signal.
しかしながら、クリア制御を何度も実行することは制御負荷の軽減を図る上で望ましくない。 However, it is not desirable to execute the clear control many times in order to reduce the control load.
そこで、本発明では上記した問題的を克服し、制御負担を軽減しつつ安定した制御動作の実現を図ることを目的とする。 Accordingly, an object of the present invention is to overcome the above-mentioned problems and to realize a stable control operation while reducing the control burden.
第１に、本発明に係る遊技機は、遊技動作を統括的に制御すると共に、遊技動作に関連する制御コマンドを出力する主制御手段と、前記主制御手段から出力される制御コマンドに基づいて制御動作を行うサブ制御手段と、起動により計数を開始し、クリア制御が行われないまま所定時間を計数した際にタイムアウト信号を出力するとともに、動作を停止するウォッチドッグタイマと、を備える。
そして、前記主制御手段のＣＰＵは、前記タイムアウト信号に応じた強制リセットを行った後、前記主制御手段の内部レジスタの値を初期設定する初期設定処理と、バックアップデータに基づいた復帰制御を行うバックアップ復帰処理と、タイマ割込処理を実行する期間を除いて所定の処理を繰り返し実行する無限ループ処理を順に行うと共に、前記バックアップ復帰処理の後に前記ウォッチドッグタイマを起動させるものである。
First, the gaming machine according to the present invention controls the game operation in an integrated manner, outputs a control command related to the game operation, and a control command output from the main control unit. Sub-control means for performing a control operation, and a watchdog timer that starts counting upon activation and outputs a time-out signal when counting a predetermined time without performing clear control, and stops the operation.
Then, the CPU of the main control means performs a forcible reset according to the timeout signal, and then performs an initial setting process for initializing the value of the internal register of the main control means and a return control based on the backup data A backup recovery process and an infinite loop process that repeatedly executes a predetermined process except for a period for executing the timer interrupt process are sequentially performed, and the watchdog timer is started after the backup recovery process.
これにより、ウォッチドッグタイマは、タイムアウト信号に応じて動作を停止した後、バックアップ復帰処理が完了するまでは起動されない。 As a result, the watchdog timer is not started until the backup recovery processing is completed after stopping the operation in response to the timeout signal.
本発明によれば、制御負担を軽減しつつ安定した制御動作の実現を図ることができる。 According to the present invention, it is possible to realize a stable control operation while reducing a control burden.
以下、本発明に係る遊技機の実施の形態としてパチンコ遊技機を例に挙げ、次の順序で説明する。
＜１．パチンコ遊技機の構造＞
＜２．パチンコ遊技機の制御構成＞
＜３．主制御部の構成＞
＜４．ウォッチドッグタイマ回路の構成＞
＜５．実施の形態の制御処理＞
［５−１：メイン処理］
［５−２：タイマ割込処理］
＜６．まとめ及び変形例＞
Hereinafter, a pachinko gaming machine will be exemplified as an embodiment of a gaming machine according to the present invention, and will be described in the following order.
<1. Pachinko machine structure>
<2. Control configuration of pachinko machine>
<3. Configuration of main control unit>
<4. Configuration of watchdog timer circuit>
<5. Control processing of embodiment>
[5-1: Main processing]
[5-2: Timer interrupt processing]
<6. Summary and Modification>
＜１．パチンコ遊技機の構造＞
まず図１、図２を参照して、本発明の実施の形態としてのパチンコ遊技機１の構成を概略的に説明する。
図１は実施の形態のパチンコ遊技機１の外観を示す正面側の斜視図であり、図２は遊技盤の正面図である。
図１，図２に示すパチンコ遊技機１は、主に「枠部」と「遊技盤部」から成る。
「枠部」は以下説明する前枠２，外枠２、ガラス扉５、操作パネル７を有して構成される。「遊技盤部」は図２の遊技盤３から成る。以下の説明上で、「枠部」「枠側」とは前枠２，外枠２、ガラス扉５、操作パネル７の総称とする。また「盤部」「盤側」とは遊技盤３を示す。
<1. Pachinko machine structure>
First, with reference to FIG. 1 and FIG. 2, the structure of the
FIG. 1 is a front perspective view showing the appearance of a
The
The “frame portion” includes a
図１に示すようにパチンコ遊技機１は、木製の外枠４の前面に額縁状の前枠２が開閉可能に取り付けられている。図示していないが、この前枠２の裏面には遊技盤収納フレームが形成されており、その遊技盤収納フレーム内に図２に示す遊技盤３が装着される。これにより遊技盤３の表面に形成した遊技領域３ａが前枠２の開口部２ａから図１のパチンコ遊技機１前面側に臨む状態となる。
なお遊技領域３ａの前側には、透明ガラスを支持したガラス扉５が設けられており、遊技領域３ａは透明ガラスを介して前面の遊技者側に表出される。
As shown in FIG. 1, the
A
ガラス扉５は軸支機構６により前枠２に対して開閉可能に取り付けられている。そしてガラス扉５の所定位置に設けられた図示しない扉ロック解除用キーシリンダを操作することで、前枠２に対するガラス扉５のロック状態を解除し、ガラス扉５を前側に開放できる構造とされている。また扉ロック解除用キーシリンダの操作によっては、外枠４に対する前枠２のロック状態も解除可能な構成とされている。
またガラス扉５の前面側には、枠側の発光手段として装飾ランプ２０ｗが各所に設けられている。装飾ランプ２０ｗは、例えばＬＥＤによる発光動作として、演出用の発光動作、エラー告知用の発光動作、動作状態に応じた発光動作などを行う。
The
On the front side of the
ガラス扉５の下側には操作パネル７が設けられている。この操作パネル７も、図示しない軸支機構により、前枠２に対して開閉可能とされている。
操作パネル７には、上受け皿ユニット８、下受け皿ユニット９、発射操作ハンドル１０が設けられている。
An operation panel 7 is provided below the
The operation panel 7 is provided with an
上受け皿ユニット８には、弾球に供される遊技球を貯留する上受け皿８ａが形成されている。下受け皿ユニット９には、上受け皿８ａに貯留しきれない遊技球を貯留する下受け皿９ａが形成されている。
また上受け皿ユニット８には、上受け皿８ａに貯留された遊技球を下受け皿９ａ側に抜くための球抜きボタン１６が設けられている。下受け皿ユニット９には、下受け皿９ａに貯留された遊技球をパチンコ遊技機１下方に抜くための球抜きレバー１７が設けられている。
また上受け皿ユニット８には、図示しない遊技球貸出装置に対して遊技球の払い出しを要求するための球貸しボタン１４と、遊技球貸出装置に挿入した有価価値媒体の返却を要求するためのカード返却ボタン１５とが設けられている。
さらに上受け皿ユニット８には、パトライトスイッチ１１、演出ボタン１２、十字キー１３が設けられている。パトライトスイッチ１１や演出ボタン１２は、所定の入力受付期間中に内蔵ランプが点灯されて操作可能となり、その内蔵ランプ点灯時に押下することにより演出に変化をもたらすことができる押しボタンとされる。また十字キー１３は遊技者が演出状況に応じた操作や演出設定等のための操作を行う操作子である。
The
The
Further, the
Further, the
発射操作ハンドル１０は操作パネル７の右端部側に設けられ、遊技者が弾球のために図３に示す発射装置３２を作動させる操作子である。
また前枠２の上部の両側と、発射操作ハンドル１０の近傍には、演出音を音響出力するスピーカ２５が設けられている。
The firing operation handle 10 is provided on the right end side of the operation panel 7 and is an operator for operating the
In addition,
次に図２を参照して、遊技盤３の構成について説明する。遊技盤３は、略正方形状の木製合板または樹脂板を主体として構成されている。この遊技盤３には、発射された遊技球を案内する球誘導レール３１が盤面区画部材として環状に装着されており、この球誘導レール３１に取り囲まれた略円形状の領域が遊技領域３ａとなっている。
Next, the configuration of the
この遊技領域３ａの略中央部には、主液晶表示装置３２Ｍ（ＬＣＤ：Liquid Crystal Display）が設けられ、また主液晶表示装置３２Ｍの右側には副液晶表示装置３２Ｓが設けられている。
主液晶表示装置３２Ｍでは、後述する演出制御部５１の制御の下、背景画像上で、例えば左、中、右の３つの装飾図柄の変動表示が行われる。また通常演出、リーチ演出、スーパーリーチ演出などの各種の演出画像の表示も行われる。副液晶表示装置３２Ｓも、同様に各種演出に応じた表示が行われる。
A main liquid
In the main liquid
また遊技領域３ａ内には、主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓの表示面の周囲を囲むように、センター飾り３５Ｃが設けられている。
センター飾り３５Ｃは、そのデザインにより装飾効果を発揮するだけでなく、周囲の遊技球から主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓの表示面を保護する作用を持つ。さらにセンター飾り３５Ｃは、遊技球の打ち出しの強さまたはストローク長による遊技球の流路の左右打ち分けを可能とする部材としても機能する。すなわち球誘導レール３１を介して遊技領域３ａ上部に打ち出された遊技球の流下経路は、センター飾り３５Ｃによって分割された左遊技領域３ｂと右遊技領域３ｃのいずれかを流下することとなる。いわゆる左打ちの場合、遊技球は左遊技領域３ｂを流下していき、右打ちの場合、遊技球は右遊技領域３ｃを流下していく。
A
The
また左遊技領域３ｂの下方には、左下飾り３５Ｌが設けられ、装飾効果を発揮するとともに左遊技領域３ｂとしての範囲を規定する。
同様に右遊技領域３ｃの下方には右下飾り３５Ｒが設けられ、装飾効果を発揮するとともに左遊技領域３ｂとしての範囲を規定する。
なお、遊技領域３ａ（左遊技領域３ｂ及び右遊技領域３ｃ）内には、所要各所に釘４９や風車４７が設けられて遊技球の多様な流下経路を形成する。
また主液晶表示装置３２Ｍの下方にはセンターステージ３５Ｓが設けられており、装飾効果を発揮するとともに、遊技球の遊動領域として機能する。
なお図示していないが、センター飾り３５Ｃには、適所に視覚的演出効果を奏する可動体役物が設けられている。
In addition, a lower
Similarly, a lower
In the
Further, a
Although not shown in the drawing, the
遊技領域３ａの右上縁付近には、複数個のＬＥＤを配置して形成されたドット表示器による図柄表示部３３が設けられている。
この図柄表示部３３では、所定のドット領域により、第１特別図柄表示部、第２特別図柄表示部、及び普通図柄表示部が形成され、第１特別図柄、第２特別図柄、及び普通図柄のそれぞれの変動表示動作（変動開始および変動停止を一セットする変動表示動作）が行われる。
なお、上述した主液晶表示装置３２Ｍは、図柄表示部３３による第１、第２特別図柄の変動表示と時間的に同調して、画像による装飾図柄を変動表示する。
In the vicinity of the upper right edge of the
In the symbol display unit 33, a first special symbol display unit, a second special symbol display unit, and a normal symbol display unit are formed by a predetermined dot area, and the first special symbol, the second special symbol, and the normal symbol are displayed. Each variation display operation (variation display operation for setting variation start and variation stop as one set) is performed.
The main liquid
センター飾り３５Ｃの下方には、上始動口４１（第１の特別図柄始動口）を有する入賞装置が設けられ、さらにその下方には下始動口４２ａ（第２の特別図柄始動口）を備える普通変動入賞装置４２が設けられている。
上始動口４１及び下始動口４２ａの内部には、遊技球の通過を検出する検出センサ（図３に示す上始動口センサ７１，下始動口センサ７２）が形成されている。
A winning device having an upper start port 41 (first special symbol start port) is provided below the
Inside the upper start opening 41 and the lower start opening 42a, detection sensors (upper
上始動口４１は、図柄表示部３３における第１特別図柄の変動表示動作の始動条件に係る入賞口で、始動口開閉手段（始動口を開放または拡大可能にする手段）を有しない入賞率固定型の入賞装置となっている。
The
下始動口４２ａを有する普通変動入賞装置４２は、始動口開閉手段により始動口の遊技球の入賞率を変動可能な入賞率変動型の入賞装置として構成されている。すなわち下始動口４２ａを開放または拡大可能にする左右一対の可動翼片（可動部材）４２ｂを備えた、いわゆる電動チューリップ型の入賞装置である。
この普通変動入賞装置４２の下始動口４２ａは、図柄表示部３３における第２特別図柄の変動表示動作の始動条件に係る入賞口である。そして、この下始動口４２ａの入賞率は可動翼片４２ｂの作動状態に応じて変動する。すなわち可動翼片４２ｂが開いた状態では、入賞が容易となり、可動翼片４２ｂが閉じた状態では、入賞が困難又は不可能となるように構成されている。
The normal
The lower start opening 42 a of the normal
また普通変動入賞装置４２の左右には、一般入賞口４３が複数個設けられている。各一般入賞口４２の内部には、遊技球の通過を検出する検出センサ（図３に示す一般入賞口センサ７４）が形成されている。
また右遊技領域３ｃの下部側には、遊技球が通過可能なゲート（特定通過領域）からなる普通図柄始動口４４が設けられている。この普通図柄始動口４４は、図柄表示部３３における普通図柄の変動表示動作に係る入賞口であり、その内部には、通過する遊技球を検出するセンサ（図３に示すゲートセンサ７３）が形成されている。
In addition, a plurality of general winning
In addition, a normal
右遊技領域３ｃ内の普通図柄始動口４４から普通変動入賞装置４２へかけての流下経路途中には第１特別変動入賞装置４５（特別電動役物）が設けられている。
第１特別変動入賞装置４５は、突没式の開放扉４５ｂにより第１大入賞口４５ａを閉鎖／開放する構造とされている。また、その内部には第１大入賞口４５ａへの遊技球の通過を検出するセンサ（図３の第１大入賞口センサ７５）が形成されている。
第１大入賞口４５ａの周囲は、右下飾り３５Ｒが遊技盤３の表面から膨出した状態となっており、その膨出部分の上辺及び開放扉４５ｂの上面が右流下経路３ｃの下流案内部を形成している。従って、開放扉４５ｂが盤内部側に引き込まれることで、下流案内部に達した遊技球は容易に第１大入賞口４５に入る状態となる。
A first special variable winning device 45 (special electric accessory) is provided along the flow path from the normal
The first special variable winning
The lower
また普通変動入賞装置４２の下方には、第２特別変動入賞装置４６（特別電動役物）が設けられている。第２特別変動入賞装置４６は、下部が軸支されて開閉可能な開放扉４６ｂにより、その内側の第２大入賞口４６ａを閉鎖／開放する構造とされている。また、その内部には第２大入賞口４６ａへの遊技球の通過を検出するセンサ（図３の第２大入賞口センサ７６）が形成されている。
開放扉４６ｂが開かれることで第２大入賞口４６ａが開放される。この状態では、左遊技領域３ｂ或いは右遊技領域３ｃを流下してきた遊技球は、高い確率で第２大入賞口５０に入ることとなる。
A second special variable winning device 46 (special electric accessory) is provided below the normal
The second
以上のように盤面の遊技領域には、入賞口として上始動口４１、下始動口４２ａ、普通図柄始動口４４、第１大入賞口４５ａ、第２大入賞口４６ａ、一般入賞口４３が形成されている。
本実施の形態のパチンコ遊技機１においては、これら入賞口のうち、普通図柄始動口４４以外の入賞口への入賞があった場合には、各入賞口別に設定された入賞球１個当りの賞球数が遊技球払出装置５５（図３参照）から払い出される。
例えば、上始動口４１および下始動口４２ａは３個、第１大入賞口４５ａ、第２大入賞口４６ａは１３個、一般入賞口４３は１０個などと賞球数が設定されている。
なお、これらの各入賞口に入賞しなかった遊技球は、アウト口４８を介して遊技領域３ａから排出される。
ここで「入賞」とは、入賞口がその内部に遊技球を取り込んだり、ゲートを遊技球が通過したりすることをいう。実際には入賞口ごとに形成されたセンサ（各入賞検出スイッチ）により遊技球が検出された場合、その入賞口に「入賞」が発生したものとして扱われる。この入賞に係る遊技球を「入賞球」とも称する。
As described above, the
In the
For example, the upper start opening 41 and the lower start opening 42a are set to three, the first big winning
Note that the game balls that have not won the prize holes are discharged from the
Here, “winning” means that the winning opening takes the game ball inside, or the game ball passes through the gate. Actually, when a game ball is detected by a sensor (each winning detection switch) formed for each winning opening, it is treated that a “winning” has occurred in that winning opening. The game ball related to the winning is also referred to as “winning ball”.
以上のような盤面において、センター飾り３５Ｃ、左下飾り３５Ｌ、右下飾り３５Ｒ、センターステージ３５Ｓ、第１特別変動入賞装置４５、第２特別変動入賞装置４６、さらには図示していない可動体役物には、詳細には図示していないが各所に、盤側の発光手段として装飾ランプ２０ｂが設けられている。
装飾ランプ２０ｂは、例えばＬＥＤによる発光動作として、演出用の発光動作、エラー告知用の発光動作、動作状態に応じた発光動作などを行う。
On the board as described above, the
The
＜２．パチンコ遊技機の制御構成＞
次に本実施の形態のパチンコ遊技機１の制御系の構成について説明する。図３はパチンコ遊技機１の内部構成の概略的なブロック図である。
本実施の形態のパチンコ遊技機１は、その制御構成を形成する基板として主に、主制御基板５０、演出制御基板５１、液晶制御基板５２、払出制御基板５３、発射制御基板５４、電源基板５８が設けられている。
<2. Control configuration of pachinko machine>
Next, the configuration of the control system of the
The
主制御基板５０は、マイクロコンピュータ等が搭載され、パチンコ遊技機１の遊技動作全般に係る統括的な制御を行う。なお以下では、主制御基板５０に搭載されたマイクロコンピュータ等を含めて主制御基板５０の構成体を「主制御部５０」と表記する。
演出制御基板５１は、マイクロコンピュータ等が搭載され、主制御部５０から演出制御コマンドを受けて、画像表示、発光、音響出力を用いた各種の演出動作を実行させるための制御を行う。なお以下では、演出制御基板５１に搭載されたマイクロコンピュータ等を含めて演出制御基板５１の構成体を「演出制御部５１」と表記する。
The
The
液晶制御基板５２はマイクロコンピュータやビデオプロセッサ等が搭載され、演出制御部５１からの表示制御コマンドを受けて、主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓによる表示動作の制御を行う。
なお主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓによる表示動作の制御を行う液晶制御基板として、主液晶制御基板、副液晶制御基板を独立して設けてもよい。
払出制御基板５３は、パチンコ遊技機１に接続された遊技球払出装置５５による賞球の払い出し制御を行う。
発射制御基板５４は、遊技者のパチンコ遊技機１に設けられている発射装置５６による遊技球の発射動作の制御を行う。
電源基板５８は、外部電源（例えばＡＣ２４Ｖ）からＡＣ／ＤＣ変換、さらにはＤＣ／ＤＣ変換を行い、各部に動作電源電圧Ｖｃｃを供給する。なお電源経路の図示は省略している。
The liquid
The main liquid crystal control substrate and the sub liquid crystal control substrate may be provided independently as the liquid crystal control substrate for controlling the display operation by the main liquid
The
The
The
まず主制御部５０及びその周辺回路について述べる。
主制御部５０は、ＣＰＵ１００（以下「主制御ＣＰＵ１００」と表記）を内蔵したマイクロプロセッサ、ＲＯＭ１０１（以下「主制御ＲＯＭ１０１」と表記）、ＲＡＭ１０２（以下「主制御ＲＡＭ１０２」と表記）を搭載し、マイクロコンピュータを構成している。
主制御ＣＰＵ１００は制御プログラムに基づいて、遊技の進行に応じた各種演算及び制御処理を実行する。
主制御ＲＯＭ１０１は、主制御ＣＰＵ１００による遊技動作の制御プログラムや、遊技動作制御に必要な種々のデータを記憶する。
主制御ＲＡＭ１０２は、主制御ＣＰＵ１００が各種演算処理に使用するワークエリアや、各種入出力データや処理データのバッファ領域として用いられる。
なお後述もするが、主制御部５０は、各部とのインターフェース回路（外部バスＩ／Ｆ１０９等）、乱数を生成する乱数回路（１０４）、各種の時間計数のためのＣＴＣ（Counter Timer Circuit：タイマ回路１０６）、主制御ＣＰＵ１００に割込み信号を与える割込コントローラ（１０５）なども備えている。
また、主制御ＲＡＭ１０２は、主制御部５０に形成された不図示のバックアップ用電源端子に別途電源が供給されていることで、主制御部５０の電源切断後もデータを保持するようにされている。
First, the
The
The
The
The
As will be described later, the
Further, the
主制御部５０は、上述のように盤面の遊技領域の各入賞手段（上始動口４１、下始動口４２ａ、普通図柄始動口４４、第１大入賞口４５ａ、第２大入賞口４６ａ、一般入賞口４３）に設けられるセンサの検出信号を受信する構成となっている。
すなわち、上始動口センサ７１、下始動口センサ７２、ゲートセンサ７３、一般入賞口センサ７４、第１大入賞口センサ７５、第２大入賞口センサ７６のそれぞれの検出信号が主制御部５０に供給される。
なお、これらのセンサ（７１〜７６）は、入球した遊技球を検出する検出スイッチにより構成されるが、具体的にはフォトスイッチや近接スイッチなどの無接点スイッチや、マイクロスイッチなどの有接点スイッチで構成することができる。
As described above, the
That is, the detection signals of the upper
These sensors (71 to 76) are configured by detection switches that detect a game ball that has entered, but specifically, contactless switches such as photoswitches and proximity switches, and contact points such as microswitches. It can consist of switches.
主制御部５０は、上始動口センサ７１、下始動口センサ７２、ゲートセンサ７３、一般入賞口センサ７４、第１大入賞口センサ７５、第２大入賞口センサ７６のそれぞれの検出信号の受信に応じて、処理を行う。例えば抽選処理、図柄変動制御、賞球払出制御、演出制御コマンド送信制御、外部データ送信処理などを行う。
The
また主制御部５０には、下始動口４２の可動翼片４２ｂを開閉駆動する普通電動役物ソレノイド７７が接続され、主制御部５０は遊技進行状況に応じて制御信号を送信して普通電動役物ソレノイド７７の駆動動作を実行させ、可動翼片４２ｂの開閉動作を実行させる。
さらに、主制御部５０には、第１大入賞口４５の開放扉４５ｂを開閉駆動する第１大入賞口ソレノイド７８と、第２大入賞口４６の開放扉４６ｂを開閉駆動する第２大入賞口ソレノイド７９が接続されている。主制御部５０は、いわゆる大当たり状況に応じて、第１大入賞口ソレノイド７８又は第２大入賞口ソレノイド７９を駆動制御して、第１大入賞口４５又は第２大入賞口４６の開放動作を実行させる。
The
Further, the
また主制御部５０には、図柄表示部３３が接続されており、図柄表示部３３に制御信号を送信して、各種図柄表示（ＬＥＤの消灯／点灯／点滅）を実行させる。これにより図柄表示部３３における第１特別図柄表示部８０、第２特別図柄表示部８１、普通図柄表示部８２での表示動作が実行される。
In addition, a symbol display unit 33 is connected to the
また主制御部５０には、枠用外部端子基板５７が接続される。主制御部５０は、遊技進行に関する情報を、枠用外部端子基板５７を介して図示しないホールコンピュータに送信可能となっている。遊技進行に関する情報とは、例えば大当り当選情報、賞球数情報、図柄変動表示実行回数情報などの情報である。ホールコンピュータとは、パチンコホールのパチンコ遊技機１を統括的に管理する管理コンピュータであり、パチンコ遊技機１外部に設置されている。
The
また主制御部５０には、払出制御基板５３が接続されている。払出制御基板５３には、発射装置５６を制御する発射制御基板５４と、遊技球の払い出しを行う遊技球払出装置５５が接続されている。
主制御部５０は、払出制御基板５３に対し、払い出しに関する制御コマンド（賞球数を指定する払出制御コマンド）を送信する。払出制御基板５３は当該制御コマンドに応じて遊技球払出装置５５を制御し、遊技球の払い出しを実行させる。
また払出制御基板５３は、主制御部５０に対して、払い出し動作状態に関する情報（払出状態信号）を送信可能となっている。主制御部５０側では、この払出状態信号によって、遊技球払出装置５５が正常に機能しているか否かを監視する。具体的には、賞球の払い出し動作の際に、玉詰まりや賞球の払い出し不足といった不具合が発生したか否かを監視している。
In addition, a
The
The
また主制御部５０は、特別図柄変動表示に関する情報を含む演出制御コマンドを、演出制御部５１に送信する。なお、主制御部５０から演出制御部５１への演出制御コマンドの送信は一方向通信により実行されるようにしている。これは、外部からの不正行為による不正な信号が演出制御部５１を介して主制御部５０に入力されることを防止するためである。
The
続いて演出制御部５１及びその周辺回路について説明する。
演出制御部５１は、ＣＰＵ２００（以下「演出制御ＣＰＵ２００」と表記）を内蔵したマイクロプロセッサ、ＲＯＭ２０１（以下「演出制御ＲＯＭ２０１」と表記）、ＲＡＭ２０２（以下「演出制御ＲＡＭ２０２」と表記）を搭載し、マイクロコンピュータを構成している。
演出制御ＣＰＵ２００は演出制御プログラム及び主制御部５０から受信した演出制御コマンドに基づいて、各種演出動作のための演算処理や各演出手段の制御を行う。演出手段とは、本実施の形態のパチンコ遊技機１の場合、主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓ、装飾ランプ２０ｗ、２０ｂ、スピーカ５９及び図示を省略した可動体役物となる。
演出制御ＲＯＭ２０１は、演出制御ＣＰＵ２００による演出動作の制御プログラムや、演出動作制御に必要な種々のデータを記憶する。
演出制御ＲＡＭ２０２は、演出制御ＣＰＵ２００が各種演算処理に使用するワークエリアや、テーブルデータ領域、各種入出力データや処理データのバッファ領域などとして用いられる。
なお図示は省略したが、演出制御部５１は、各部とのインターフェース回路、演出のための抽選用乱数を生成する乱数生成回路、各種の時間計数のためのＣＴＣ、演出制御ＣＰＵ２００に割込み信号を与える割込コントローラ回路なども備えている。
この演出制御部５１の主な役割は、主制御部５０からの演出制御コマンドの受信、演出制御コマンドに基づく演出の選択決定、主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓ側への演出制御コマンドの送信、スピーカ２５による出力音制御、装飾ランプ２０ｗ，２０ｂ（ＬＥＤ）の発光制御、可動体役物の動作制御などとなる。
Next, the
The
The
The
The
Although illustration is omitted, the
The main roles of the
演出制御部５１は、主液晶表示装置３２Ｍ、副液晶表示装置３２Ｓ側への演出制御コマンドの送信を行うが、その演出制御コマンドは、液晶インターフェース基板６６を介して液晶制御基板５２に送られる。
The
液晶制御基板５２は、主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓの表示制御を行う。図示していないが、液晶制御基板５２には、ＶＤＰ（Video Display Processor）、画像ＲＯＭ、ＶＲＡＭ（Video RAM）、液晶制御ＣＰＵ、液晶制御ＲＯＭ、液晶制御ＲＡＭを備えている。
ＶＤＰは、画像展開処理や画像の描画などの映像出力処理全般の制御を行う。
画像ＲＯＭには、ＶＤＰが画像展開処理を行う画像データ（演出画像データ）が格納されている。
ＶＲＡＭは、ＶＤＰが展開した画像データを一時的に記憶する画像メモリ領域とされる。
液晶制御ＣＰＵは、ＶＤＰが表示制御を行うために必要な制御データを出力する。
液晶制御ＲＯＭには、液晶制御ＣＰＵの表示制御動作手順を記述したプログラムやその表示制御に必要な種々のデータが格納される。
液晶制御ＲＡＭは、ワークエリアやバッファメモリとして機能する。
The liquid
The VDP performs overall control of video output processing such as image development processing and image drawing.
The image ROM stores image data (effect image data) on which the VDP performs image expansion processing.
The VRAM is an image memory area that temporarily stores image data developed by the VDP.
The liquid crystal control CPU outputs control data necessary for the VDP to perform display control.
The liquid crystal control ROM stores a program describing the display control operation procedure of the liquid crystal control CPU and various data necessary for the display control.
The liquid crystal control RAM functions as a work area and a buffer memory.
液晶制御基板５２は、これらの構成により、演出制御基板５１からの演出制御コマンドに基づいて各種の画像データを生成し、主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓに出力する。これによって主液晶表示装置３２Ｍ及び副液晶表示装置３２Ｓにおいて各種の演出画像が表示される。
With these configurations, the liquid
また演出制御部５１は、光演出や音演出の制御を行う。このため演出制御部５１には枠ドライバ部６１、盤ドライバ部６２及び音源ＩＣ（Integrated Circuit）５９が接続されている。
枠ドライバ部６１は、枠側の装飾ランプ部６３のＬＥＤについて発光駆動を行う。なお、装飾ランプ部６３とは、図１に示したように枠側に設けられている装飾ランプ２０ｗを総括的に示したものである。
盤ドライバ部６２は、盤側の装飾ランプ部６４のＬＥＤについて発光駆動を行う。なお、装飾ランプ部６４とは、図２に示したように盤側に設けられている装飾ランプ２０ｂを総括的に示したものである。
また盤ドライバ部６２は、可動体役物モータ部６５のモータの駆動も行う。可動体役物モータ６５は、盤側に形成されている１又は複数の可動体役物を駆動する１又は複数の各モータを総括的に示している。可動体役物モータ部６５のモータには例えばステッピングモータが用いられる。
The
The
The
The
なおこの例では盤ドライバ部６２は、盤側に形成されている可動体役物を駆動する可動体役物モータ部６５のモータの駆動も行うものとしているが、装飾ランプ部６４の各ＬＥＤを発光駆動するドライバ部と、可動体役物モータ部６５のモータを駆動するドライバ部が別体として設けられても良い。
In this example, the
可動体役物モータ部６５としては、例えば複数の役物に対応して複数のモータ（例えばステッピングモータ）が設けられる。
各モータには原点位置が規定されている。原点位置は、例えば役物が図２の盤面に通常は表出しない位置などとされる。
モータが原点位置にあるか否かを演出制御基板５１側で確認できるようにするため、各モータには原点スイッチ６８が設けられている。例えばフォトインターラプタが用いられる。この原点スイッチ６８の情報が演出制御ＣＰＵ２００によって検知される構成とされている。
As the movable body
Each motor has a specified origin position. The origin position is, for example, a position where an accessory does not normally appear on the board surface of FIG.
Each motor is provided with an
また演出制御部５１は、スピーカ２５により所望の音を出力させるべく、音源ＩＣ５９に対する制御を行う。音源ＩＣ５９には音データＲＯＭ６９が接続されており、音源ＩＣ５９は音データＲＯＭ６９から必要な音データ（再生するフレーズの音データ）を取得して音声信号出力を行う。
音源ＩＣ５９は、複数チャネル（後述する音チャネルａＣＨ）のフレーズをミキシングして所定本数（チャネル数）の音声信号を得る。図１に示したように、本例の場合、スピーカ２５は複数設けられるため、音源ＩＣ５９の出力チャネル数は例えばＬｃｈ，Ｒｃｈの２チャネルなど（ステレオ出力）が可能となる。上記のミキシングにより、演出制御部５１より再生指示された複数チャネルのフレーズを同時再生可能とされる。
また音源ＩＣ５９は、演出制御部５１からの指示に従い、制御対象として指示されたフレーズについての音コントロールを行う。具体的に、演出制御部５１は、ボリュームの変化指示やフェードイン再生／フェードアウト再生等の音響効果の付与指示に係る情報を音源ＩＣ５９に対して与え、音源ＩＣ５９はそれらの情報に従って制御対象として指定されたフレーズの再生制御を行う。
Further, the
The
The
音源ＩＣ５９による出力音声信号はアンプ部６７で増幅された後、スピーカ２５に対して与えられる。
なお、図３では図示の都合上、音源ＩＣ５９の出力チャネル数を１つとしているが、実際にはアンプ部６７及びスピーカ２５は例えばＬｃｈ、Ｒｃｈに対応した出力チャネルがそれぞれ設けられ、ステレオによる音再生が可能とされる。
The output audio signal from the
In FIG. 3, for convenience of illustration, the number of output channels of the
なお、上記では音源ＩＣ５９を演出制御基板５１とは別体に設けるものとしたが、音源ＩＣ５９は演出制御基板５１と同一基板上に一体的に設けることもできる。
In the above description, the
また演出制御部５１には、遊技者が操作可能な操作部６０が接続され、操作部６０からの操作検出信号を受信可能となっている。この操作部６０は、図１で説明したパトライトスイッチ１１、演出ボタン１２、十字キー１３と、それらの操作検出機構のことである。
演出制御部５１は、操作部６０からの操作検出信号に応じて、各種演出制御を行うことができる。
The
The
演出制御部５１は、主制御部５０から送られてくる演出制御コマンドに基づき、あらかじめ用意された複数種類の演出パターンの中から抽選によりあるいは一意に演出パターンを決定し、必要なタイミングで各種演出手段を制御する。これにより、演出パターンに対応する主・副液晶表示装置３２Ｍ、３２Ｓによる演出画像の表示、スピーカ２５からの音再生、装飾ランプ部６３、６４（装飾ランプ２０ｗ、２０ｂ）におけるＬＥＤの点灯点滅駆動、可動体役物モータ部６５のモータによる可動体役物の動作が実現され、時系列的に種々の演出パターンが展開されていく。これにより「演出シナリオ」が実現される。
The
なお演出制御コマンドは、１バイト長のモード（ＭＯＤＥ）と、同じく１バイト長のイベント（ＥＶＥＮＴ）からなる２バイト構成により機能を定義する。
ＭＯＤＥとＥＶＥＮＴの区別を行うために、ＭＯＤＥのＢｉｔ７はＯＮ、ＥＶＥＮＴのＢｉｔ７をＯＦＦとしている。
これらの情報を有効なものとして送信する場合、モード（ＭＯＤＥ）およびイベント（ＥＶＥＮＴ）各々に対応してストローブ信号が出力される。すなわち、主制御ＣＰＵ１００は、送信すべきコマンドがある場合、演出制御部５１にコマンドを送信するためのモード（ＭＯＤＥ）情報の設定および出力を行い、この設定から所定時間経過後に１回目のストローブ信号の送信を行う。さらに、このストローブ信号の送信から所定時間経過後にイベント（ＥＶＥＮＴ）情報の設定および出力を行い、この設定から所定時間経過後に２回目のストローブ信号の送信を行う。
ストローブ信号は主制御ＣＰＵ１００により、演出制御ＣＰＵ２００が確実にコマンドを受信することが可能な所定期間アクティブ状態に制御される。
また演出制御部５１（演出制御ＣＰＵ２００）は、ストローブ信号の入力に基づいて割込を発生させてコマンド受信割込処理用の制御プログラムを実行し、この割込処理において演出制御コマンドが取得される。
The effect control command defines a function by a 2-byte structure consisting of a 1-byte length mode (MODE) and a 1-byte length event (EVENT).
In order to distinguish between MODE and EVENT, MODE Bit 7 is ON, and EVENT Bit 7 is OFF.
When these pieces of information are transmitted as valid, a strobe signal is output corresponding to each of the mode (MODE) and the event (EVENT). That is, when there is a command to be transmitted, the
The strobe signal is controlled by the
The effect control unit 51 (effect control CPU 200) generates an interrupt based on the input of the strobe signal and executes a control program for command reception interrupt processing, and the effect control command is acquired in this interrupt processing. .
＜３．主制御部の構成＞
図４は、主制御部５０の内部構成を示したブロック図である。
主制御部５０は、前述した主制御ＣＰＵ１００、主制御ＲＯＭ１０１及び主制御ＲＡＭ１０２が接続された内部バス１０３と、内部バス１０３に対して接続された乱数回路１０４、割込コントローラ１０５、タイマ回路１０６、カウンタ回路１０７、リセットコントローラ１０８、外部バスＩ／Ｆ（インターフェース）１０９、クロック回路１１０、パラレル入力回路１１１、シリアル通信回路１１２、アドレスデコード回路１１３及び演算回路１１４の各部を備えている。
本例の場合、これら主制御部５０を構成する各部は同一基板上に実装されている。すなわち、主制御部５０としてのマイクロコンピュータは所謂ワンチップマイコンとされている。
<3. Configuration of main control unit>
FIG. 4 is a block diagram showing an internal configuration of the
The
In the case of this example, each part which comprises these
乱数回路１０４は、所定の規則に従って乱数値を発生させる回路である。本例の場合、乱数回路１０４は１６ビット疑似乱数を２系統（２チャンネル）生成可能とされている。乱数回路１０４には、乱数値のスタート値や更新方法を選択的に設定可能とされている。
本例の場合、乱数回路１０４の乱数（ハードウェア乱数）は、大当り／小当り／はずれの判定に用いられる。なお、後述する特別図柄用乱数や普通図柄用乱数などの他の乱数は、プログラムにより更新されるソフトウェア乱数とされる。
The
In the case of this example, the random number (hardware random number) of the
割込コントローラ１０５は、パラレル入力回路１１１の所定の信号入力端子ＤＴｉを介して行われる外部からの割込要求や、主制御部５０内の回路、特にシリアル通信回路１１２、乱数回路１０４、タイマ回路１０６からの割込要求を制御する回路である。
割込コントローラ１０５は、ノンマスカブル割込とマスカブル割込の２種の割込みについて制御を行うことが可能とされている。ノンマスカブル割込は、主制御ＣＰＵ１００の割込み禁止状態でも無条件に受け付けられるべき割込みであり、パラレル入力回路１１１の信号入力端子ＤＴｉのうちの所定の信号入力端子ＤＴｉに所定の信号が入力されることで発生する。
マスカブル割込は、主制御ＣＰＵ１００の設定命令により割込みの要求の受付を許可／禁止できる割込みである。マスカブル割込は、その種類ごとに予め優先順位を設定しておくことが可能とされ、優先度の低い割込みをマスクすることが可能とされている。
マスカブル割込には大別して外部マスカブル割込と内部マスカブル割込の２種がある。外部マスカブル割込は、パラレル入力回路１１１の信号入力端子ＤＴｉのうちの所定の信号入力端子ＤＴｉに所定の信号が入力されることで発生する割込みである。
内部マスカブル割込は、次に示す割込発生要因に起因して発生する割込みである。すなわち、タイマ回路１０６のタイムアウト、シリアル通信回路１１２のデータ受信、シリアル通信回路１１２のデータ送信、及び乱数回路１０４の乱数取り込みである。
The interrupt
The interrupt
The maskable interrupt is an interrupt that can permit / prohibit acceptance of an interrupt request by a setting instruction of the
There are two types of maskable interrupts: external maskable interrupts and internal maskable interrupts. The external maskable interrupt is an interrupt generated when a predetermined signal is input to a predetermined signal input terminal DTi among the signal input terminals DTi of the
An internal maskable interrupt is an interrupt generated due to the following interrupt generation factors. That is, timeout of the
タイマ回路１０６は、プログラマブルタイマとされ、ユーザプログラムの設定によりリアルタイム割込要求や時間計測が可能とされている。本例の場合、タイマ回路１０６は８ビットのタイマを３チャンネル有している。
The
カウンタ回路１０７は、プログラマブルカウンタとされ、ユーザプログラムの設定により時間計測等が可能とされている。本例の場合、カウンタ回路１０７は８ビットのカウンタを４チャンネル有している。
The
リセットコントローラ１０８は、各種リセットと内部リセットを制御する回路である。
ここで、パチンコ遊技機１のリセットにはシステムリセットとユーザリセットの２種が存在する。システムリセットは、主制御ＣＰＵ１００を含む主制御部５０の内部回路全てが初期化されるリセットであり、リセット端子ＴＲＳにシステムリセット信号ＳＲＳＴが入力されたことに応じて実行される。
ここで、システムリセットについては、初期化が実行された後、セキュリティモードに移行するかＰＲＯＭモードに移行するかを選択可能とされている。セキュリティモードは、初期化が実行された後にセキュリティチェックを行い、その結果がＯＫであればユーザモード（ユーザプログラムをリセットアドレスから実行するモード）に移行し、ＮＧであれば主制御ＣＰＵ１００を停止させる動作モードである。ＰＲＯＭモードは、主制御ＲＯＭ１０１の読み書きを行うための動作モードである。初期化後にセキュリティモード／ＰＲＯＭモードの何れに移行するかは、設定端子ＴＰＲに入力するプログラム信号ＰＲＧのレベル（例えばＬＯＷレベル／Ｈｉｇｈレベル）に応じて選択可能とされている。
ユーザリセットは、主制御部５０内の所定の回路のみが選択的に初期化され、初期化後に上記のユーザモードに移行するリセットである。ユーザリセットにより初期化される回路は、例えば主制御ＣＰＵ１００、割込コントローラ１０５、タイマ回路１０６、カウンタ回路１０７、パラレル入力回路１１１、シリアル通信回路１１２及び演算回路１１４である。ユーザリセットは、リセットコントローラ１０８に備えられたＷＤＴ（ウォッチドッグタイマ）回路１２０による後述するタイムアウト信号Ｓｔｏに応じて発生する。
なお、ＷＤＴ回路１２０については後に改めて説明する。
The
Here, there are two types of resetting of the pachinko gaming machine 1: system reset and user reset. The system reset is a reset in which all the internal circuits of the
Here, with regard to the system reset, it is possible to select whether to shift to the security mode or the PROM mode after the initialization is executed. In the security mode, a security check is performed after the initialization is executed, and if the result is OK, the mode is shifted to the user mode (mode in which the user program is executed from the reset address), and if the result is NG, the
The user reset is a reset in which only a predetermined circuit in the
The
外部バスＩ／Ｆ１０９は、アドレスバス、データバス、及び各制御信号の方向制御や、駆動能力を強化するバスインターフェースである。図１に示した演出制御部５１、液晶Ｉ／Ｆ基板６６、音源ＩＣ５９などの所定の外部デバイスとのデータ通信は外部バスＩ／Ｆ１０９を介して行われる。
外部バスＩ／Ｆ１０９は、データ入出力用端子ＤＴを介して複数ビット（本例では８ビット）のデータを送受信可能とされていると共に、アドレスデータ出力端子を介して複数ビット（本例では１６ビット）のアドレスデータを出力可能とされている。また外部バスＩ／Ｆ１０９は、各種のリクエスト信号やサイクルを示す信号などデータのやりとりに付随する信号を複数の信号出力端子ＳＴｏを介して出力可能とされている。
The external bus I / F 109 is a bus interface that reinforces the address bus, the data bus, the direction control of each control signal, and the driving capability. Data communication with predetermined external devices such as the
The external bus I / F 109 can transmit / receive a plurality of bits (8 bits in this example) via the data input / output terminal DT and a plurality of bits (16 bits in this example) via the address data output terminal. Bit address data can be output. Further, the external bus I / F 109 can output signals accompanying data exchange such as various request signals and signals indicating cycles via a plurality of signal output terminals STo.
クロック回路１１０は、外部より第１の外部クロックと第２の外部クロックが入力され、第１の外部クロックに基づき主制御ＣＰＵ１００を始めとした主制御部５０の内部回路に対してシステムクロックを供給する共に、第２の外部クロックを乱数回路１０４に対して供給する。またクロック回路１１０は、システムクロックを不図示のクロック端子を介して外部デバイスに供給可能とされている。
なお、本例の場合、クロック回路１１０は外部から入力されたクロックを２分周してシステムクロックを生成する。
The
In the case of this example, the
パラレル入力回路１１１は、入力専用のパラレル入力ポートであり、複数の信号入力端子ＤＴｉを介して外部デバイスより複数系統の信号をパラレル入力可能とされている。パラレル入力回路１１１は、パラレル入力された信号を内部バス１０３に送出可能とされている。またパラレル入力回路１１１は、信号入力端子ＤＴｉのうち所定の信号入力端子ＤＴｉに入力された信号を乱数回路１０４に供給可能とされている。
パラレル入力回路１１１は、信号入力端子ＤＴｉのうちの所定の信号入力端子ＤＴｉに所定の信号が入力されたことに応じて、前述したノンマスカブル割込又は外部マスカブル割込についての割込要求信号を割込コントローラ１０５に出力する。
The
The
シリアル通信回路１１２は、外部デバイスとの間でシリアルデータ通信によるデータの送受信を行う。本例の場合、主制御ＣＰＵ１００と払出制御基板５３との間のデータ送受信は当該シリアル通信回路１１２を介して行われる。
シリアル通信回路１１２は、送信データをデータ送信端子ＴＸを介して外部デバイスに送信する。一方、データの受信については、パラレル入力回路１１１の信号入力端子ＤＴｉのうち所定の一つの信号入力端子ＤＴｉを用いて行うことが可能とされている。
また、シリアル通信回路１１２は、データ送信に応じた割込要求信号を割込コントローラ１０５に出力する。
なお、ここではシリアル通信回路１１２のデータ送信端子ＴＸが１つのみとされた場合すなわち送信系統が１系統のみとされた場合を例示したが、シリアル通信回路１１２による送信系統は２系統以上とすることもできる。
また、シリアル通信回路１１２がパラレル入力回路１１１の所定の信号入力端子ＤＴｉを共用してデータ受信を行う例を挙げたが、シリアル通信回路１１２がデータ受信を行うための端子を別途に設けることもできる。
The
The
Further, the
Here, the case where only one data transmission terminal TX of the
In addition, an example has been given in which the
アドレスデコード回路１１３は、ユーザプログラムの外部デバイス用のアドレスデコード回路である。本例のアドレスデコード回路１１３はメモリマップドＩ／Ｏ方式及びＩ／ＯマップドＩ／Ｏ方式の双方に対応しており、主制御ＲＡＭ１０２へのリード／ライト命令に含まれるアドレスデータをデコードして外部デバイスのチップセレクト信号ＣＳを生成し、外部デバイスに出力することが可能とされている。なお、生成したチップセレクト信号ＣＳは、図示を省略したチップセレクト信号出力端子を介して外部デバイスに送出可能とされている。本例の場合、チップセレクト信号ＣＳは設定によりシリアル通信回路１１２のデータ通信端子ＴＸを介して出力することも可能とされている。
なお、本例のパチンコ遊技機１においては、設定によりチップセレクト信号ＣＳを使用しない選択を行うことも可能とされている。
The
In the
演算回路１１４は、乗算回路と除算回路を備え、乗算及び除算を行うことが可能とされている。本例の場合、乗算回路は８ビット×８ビットの乗算回路とされ、除算回路は１６ビット÷１６ビットの除算回路とされている。
The
＜４．ウォッチドッグタイマ回路の構成＞
図５は、ＷＤＴ回路１２０の内部構成を示したブロック図である。
ＷＤＴ回路１２０は、タイマ制御部２０１、クロック選択部２０２、カウンタ２０３、出力回路２０４、クリアレジスタ２０５、機能設定レジスタ２０６及び停止制御部２０７を備えている。
<4. Configuration of watchdog timer circuit>
FIG. 5 is a block diagram showing the internal configuration of the
The
機能設定レジスタ２０６は、ＷＤＴとしてのカウンタ２０３の動作の許可／禁止や動作を許可する場合におけるタイムアウト時間の指示値をセットするためのレジスタとされる。
クリアレジスタ２０５は、カウンタ２０３のカウントクリア及びカウントリスタートを指示する値をセットするためのレジスタとされる。
これら機能設定レジスタ２０６及びクリアレジスタ２０５には、内部バス１０３を介して値がセットされる。
The
The
Values are set in the
クロック選択部２０２には、クロック回路１１０からのシステムクロックがそれぞれ２2分周、２3分周、２4分周、２5分周，…，２8分周されて得られた複数のクロックが入力される。クロック選択部２０２は、タイマ制御部２０１からの指示に基づきこれら複数のクロックのうちの１つを選択してカウンタ２０３に出力する。
The
カウンタ２０３は、クロック選択部２０２より出力されるクロックをカウントクロックとして入力し、当該カウントクロックに従ってカウント動作（計数動作）を行う。
カウンタ２０３は、タイマ制御部２０１からの指示に基づき起動され、またカウント動作を停止／開始する。またカウンタ２０３は、タイマ制御部２０１からの指示に基づきカウント値のリセット及びカウントのリスタートを行う。
カウンタ２０３には、タイマ制御部２０１よりタイムアウト時間を表すカウント上限値が指示される。カウンタ２０３は、カウント値がタイマ制御部２０１より指示されたカウント上限値に達したことに応じて、その旨を表す信号を通知信号として出力回路２０４に出力する。
The
The
The
出力回路２０４は、タイマ制御部２０１からの通知信号に基づき、タイムアウト信号Ｓｔｏを出力する。
タイムアウト信号Ｓｔｏは、ユーザリセットによる初期化が必要とされる回路（本例では前述した主制御ＣＰＵ１００、割込コントローラ１０５、タイマ回路１０６、カウンタ回路１０７、パラレル入力回路１１１、シリアル通信回路１１２及び演算回路１１４）に対して出力される。
The
The timeout signal Sto is a circuit that needs to be initialized by a user reset (in this example, the
また、本例の場合、タイムアウト信号Ｓｔｏは停止回路２０７にも出力される。
停止回路２０７は、タイムアウト信号Ｓｔｏが入力されたことに応じて、その旨を表す信号をタイマ制御部２０１に出力する。
In the case of this example, the timeout signal Sto is also output to the
In response to the input of the timeout signal Sto, the
タイマ制御部２０１は、機能設定レジスタ２０６、クリアレジスタ２０５にセットされた値に基づきクロック選択部２０２、カウンタ２０３の動作を制御する。
具体的に、タイマ制御部２０１は、機能設定レジスタ２０６にセットされた値がカウンタ２０３の動作禁止を指示するものである場合は、カウンタ２０３の動作を停止させる。また、機能設定レジスタ２０６にセットされた値がカウンタ２０３の動作許可を表すものでタイムアウト時間を指示するものである場合には、指示されたタイムアウト時間の値に基づきクロック選択部２０２に対して選択すべきクロックを指示すると共に、カウンタ２０３に前述したカウント上限値を指示してカウント動作を開始させる。
また、タイマ制御部２０１は、クリアレジスタ２０５にカウンタ２０３のクリアを指示する所定の値がセットされたことに応じて、カウンタ２０３にカウント値のリセット及びカウントのリスタートを指示する。
The
Specifically, the
In addition, the
また、本例の場合、タイマ制御部２０１は、停止回路２０７よりタイムアウト信号Ｓｔｏが入力された旨の信号が入力されたことに応じて、カウンタ２０３の動作を停止させる。
これにより、本例においては、タイムアウト信号Ｓｔｏに応じたユーザリセットの発生時にＷＤＴの動作は継続されずに停止される。
In the case of this example, the
Thereby, in this example, the operation of the WDT is stopped without being continued when a user reset is generated in response to the timeout signal Sto.
なお、システムリセット時には、従来と同様にリセットに伴いＷＤＴ回路１２０の動作が停止される。
When the system is reset, the operation of the
＜５．実施の形態の制御処理＞
［５−１：メイン処理］
以下、本実施の形態の制御処理について説明する。
図６は、主制御部５０のメイン処理を示すフローチャートである。
メイン処理が開始されるのは、システムリセットが発生した場合及びユーザリセットが発生した場合である。前述のようにシステムリセットはリセット端子ＴＲＳにシステムリセット信号ＳＲＳＴが供給されたことに応じて発生し、ユーザリセットはタイムアウト信号Ｓｔｏに応じて発生するものである。
<5. Control processing of embodiment>
[5-1: Main processing]
Hereinafter, the control process of this Embodiment is demonstrated.
FIG. 6 is a flowchart showing main processing of the
The main process is started when a system reset occurs and when a user reset occurs. As described above, the system reset is generated in response to the supply of the system reset signal SRST to the reset terminal TRS, and the user reset is generated in response to the timeout signal Sto.
図６に示す主制御側メイン処理において、主制御ＣＰＵ１００は、先ずはステップＳ１１で、自らを割込み禁止状態に設定（割込みモード２）する。そして、続くステップＳ１２で、主制御部５０内の各部を含めて内部レジスタの値を初期設定する（各種初期設定）。
In the main control side main process shown in FIG. 6, the
次いで主制御ＣＰＵ１００は、ステップＳ１３でハード乱数回路を起動させる。すなわち、乱数回路１０４を起動させる。
Next, the
そして、主制御ＣＰＵ１００は、ステップＳ１４でＲＡＭクリア信号を読み込む。ＲＡＭクリア信号は、不図示の入力ポートを介して入力されるＲＡＭクリアスイッチの出力信号を意味する。
Then, the
さらに、主制御ＣＰＵ１００は、ステップＳ１５で周辺基板の起動待ち処理を行う。ここで言う周辺基板とは、主制御部５０に対して通信可能に接続された基板（例えば演出制御基板５１、液晶制御基板５２など）を意味する。
なお、起動待ちのための待機時間は、周辺基板のプログラム構成や回路構成に基づいて適宜に決定されるが、本例では、例えば２ｓ（second）〜３ｓ程度の時間に設定されている。
Further, the
Note that the standby time for waiting for activation is appropriately determined based on the program configuration and circuit configuration of the peripheral board. In this example, the standby time is set to, for example, about 2 s (second) to 3 s.
主制御ＣＰＵ１００は、ステップＳ１５の起動待ち処理を行った後、ステップＳ１６で電源異常信号がＯＦＦ状態となるまで待機する。電源異常信号は、電源基板５８より不図示の入力ポートを介して入力される信号であり、「１」がＯＮ状態（つまり異常状態）を表し「０」がＯＦＦ状態（つまり正常状態）を表す。
なお、先のステップＳ１５の待機処理において十分な待ち時間が確保されているため、実際にはステップＳ１６での待機が生じることは無い。
The
Since a sufficient waiting time is ensured in the waiting process of the previous step S15, the waiting in step S16 does not actually occur.
電源異常信号がＯＦＦ状態であることが確認されたら、主制御ＣＰＵ１００はステップＳ１７で待機画面表示コマンドを周辺基板に送信する。
If it is confirmed that the power supply abnormality signal is in the OFF state, the
次いで主制御ＣＰＵ１００は、ステップＳ１８で電源投入信号がＯＮ状態となるまで待機する。電源投入信号は、払出制御基板５３から入力され、「１」がＯＮ状態（つまり電源投入状態）を表し「０」がＯＦＦ状態（つまり電源非投入状態）を表す。
Next, the
電源投入信号がＯＮ状態であることが確認されたことに応じ、主制御ＣＰＵ１００はステップＳ１９で、ＲＡＭクリア信号の状態（ＯＮ／ＯＦＦ）を判定する。ＲＡＭクリア信号とは、主制御ＲＡＭ１０２の全領域を初期化（ゼロクリア）するか否かを決定する信号である。ＲＡＭクリア信号としては通常、ＲＡＭクリアスイッチ（パチンコ店の店員が操作する）のＯＮ／ＯＦＦ状態に対応した値を有している。停電状態からの復旧時には、ＲＡＭクリアスイッチはＯＦＦ状態であるため、ＲＡＭクリア信号はＯＦＦ状態である。ＲＡＭクリアスイッチがＯＮ状態であればＲＡＭクリア信号もＯＮ状態である。
In response to confirming that the power-on signal is in the ON state, the
ＲＡＭクリア信号がＯＮ状態であった場合、主制御ＣＰＵ１００は処理をステップＳ１９からＳ２２に進め、主制御ＲＡＭ１０２の全領域のゼロクリアを行う（ＲＡＭ初期化）。なお、ＲＡＭ初期化は、主制御ＲＡＭ１０２における所定の使用領域のみをゼロクリアするようにしてもよい。
続いてステップＳ２３で主制御ＣＰＵ１００は、主制御ＲＡＭ１０２がゼロクリアされたことを報知するための「ＲＡＭクリア表示コマンド」を初期化コマンドとして周辺基板に送信する。そしてステップＳ２４で、ＲＡＭクリア報知タイマに、ＲＡＭクリアされた旨を報知するための時間として、例えば、３０ｓを格納する（ＲＡＭクリア情報設定処理）。
上記のステップＳ２２〜Ｓ２４の処理により、パチンコ遊技機１の動作状態が初期状態に戻される。
主制御ＣＰＵ１００は、ステップＳ２４の処理を実行したことに応じて、処理をステップＳ２５に進める。
When the RAM clear signal is in the ON state, the
Subsequently, in step S23, the
The operation state of the
The
また、主制御ＣＰＵ１００は、ステップＳ１９でＲＡＭクリア信号がＯＮ状態でなかったと判定された場合は、ステップＳ２０で主制御ＲＡＭ１０２内のバックアップデータが有効であるか否かを判定する。バックアップデータが有効か否かの判定は、所謂バックアップフラグやチェックサム値に基づき行う。なお、バックアップデータは、後述する図７の電源異常チェック処理（Ｓ５１）において実行されるバックアップ処理によって主制御ＲＡＭ１０２に格納される。
ステップＳ２０において、バックアップデータが有効でないとの判定結果が得られた場合は、主制御ＣＰＵ１００は上述したステップＳ２２に処理を進めてＲＡＭ初期化処理を行った後、ＲＡＭクリア表示のコマンド送信処理（Ｓ２３）及びＲＡＭクリア情報設定処理（Ｓ２４）を実行して、パチンコ遊技機１の動作状態を初期状態に戻す。
If it is determined in step S19 that the RAM clear signal is not in the ON state, the
If it is determined in step S20 that the backup data is not valid, the
一方、主制御ＣＰＵ１００は、ステップＳ２０でバックアップデータが有効であるとの判定結果が得られた場合は、ステップＳ２１で周辺基板に停電復帰を行うためのコマンド送信を行う。
主制御ＣＰＵ１００は、ステップＳ２１のコマンド送信処理を行ったことに応じてステップＳ２５に処理を進める。
On the other hand, when the determination result that the backup data is valid is obtained in step S20, the
The
ここで、ステップＳ２１の処理は、バックアップデータに基づいた復帰制御を行うバックアップ復帰処理に相当する。 Here, the process of step S21 corresponds to a backup recovery process for performing a recovery control based on the backup data.
ステップＳ２５では、主制御ＣＰＵ１００はタイマ割込み動作を起動するためにＣＴＣ（タイマ回路１０６）を初期設定して、主制御ＣＰＵ１００を割込み許可状態に設定する。
In step S25, the
次いで、主制御ＣＰＵ１００はステップＳ２６で、ＷＤＴ回路１２０を起動させる処理を行う。すなわち、機能設定レジスタ２０６にＷＤＴの動作許可及びタイムアウト時間を指示するための値をセットして、ＷＤＴ回路１２０を起動させる。これにより、クロック選択部２０２においてタイムアウト時間に応じたクロックの選択が行われると共に、カウンタ２０３のカウント動作が開始される。
なお本例の場合、タイムアウト時間としては例えば４ｍｓを設定している。
Next, the
In this example, 4 ms is set as the timeout time, for example.
主制御ＣＰＵ１００は、ステップＳ２６でＷＤＴ回路１２０を起動させた後は、ステップＳ２７、Ｓ２８、Ｓ２９の処理として、割込みが発生するまで割込禁止状態と割込許可状態とを繰り返すとともに、その間に、各種乱数更新処理を実行する。
具体的に、ステップＳ２８の各種乱数更新処理では、特別図柄変動表示や普通図柄変動表示に使用される各種乱数の初期値（スタート値）変更のために使用する乱数と、変動パターンの選択に利用される変動パターン用乱数を更新する。すなわち、特別図柄用乱数の初期値を変更するための特別図柄用初期値乱数、普通図柄用乱数の初期値を変更するための普通図柄用初期値乱数、変動パターン用乱数１、及び変動パターン用乱数２である。
ここで、特別図柄用乱数は、確変／非確変の判定に用いられる乱数であり、普通図柄用乱数は普通電動役物（いわゆる電チュー）を開放するか否かの判定に用いられる乱数である。特別図柄用乱数、特別図柄用初期値乱数、普通図柄用乱数、普通図柄用初期値乱数、及び変動パターン用乱数１、変動パターン用乱数２は、プログラムによりカウントされるソフトウェア乱数とされている。
After starting the
Specifically, in the various random number update processing in step S28, the random number used for changing the initial value (start value) of various random numbers used for the special symbol variation display and the normal symbol variation display, and the variation pattern are used. The random number for the variation pattern to be updated is updated. That is, a special symbol initial value random number for changing an initial value of a special symbol random number, a normal symbol initial value random number for changing an initial value of a normal symbol random number, a variation pattern
Here, the special symbol random number is a random number used for the determination of probability variation / non-probability variation, and the normal symbol random number is a random number used for determination of whether or not to release the ordinary electric accessory (so-called electric Chu). . The special symbol random number, the special symbol initial value random number, the ordinary symbol random number, the ordinary symbol initial value random number, the variation pattern
主制御ＲＡＭ１０２にはこれらのソフトウェア乱数のカウント値を格納するための記憶領域がそれぞれ定められている。これらの記憶領域は、それぞれ対応する乱数をソフトウェア的に生成するためのカウンタと換言できる。
ステップＳ２８の各種乱数更新処理では、上述の特別図柄用初期値乱数、普通図柄用初期値乱数、及び変動パターン用乱数１、変動パターン用乱数２を生成するカウンタを更新する処理を行う。例えば、変動パターン用乱数１のカウンタとして取り得る数値範囲が０〜２３８とすると、主制御ＲＡＭ１０２の変動パターン用乱数１の値を生成するための記憶領域から値を取得し、取得した値に１を加算してから元の記憶領域に格納する。このとき、取得した値に１を加算した結果が２３９であれば０を元の記憶領域に格納する。他の変動パターン用乱数２、特別図柄用初期値乱数及び普通図柄用初期値乱数についても同様に更新処理を行う。
主制御ＣＰＵ１００は、間欠的に実行されるタイマ割込処理を行っている間を除いて、ステップＳ２７〜Ｓ２９のループ処理によって上記の各種乱数更新処理を繰り返し実行するようになっている。
ステップＳ２７〜Ｓ２９のループ処理は、タイマ割込処理を実行する期間を除いて所定の処理を繰り返し実行する無限ループ処理である。
The
In the various random number update processing in step S28, the counter for generating the above-described special symbol initial value random number, normal symbol initial value random number, variation pattern
The
The loop process of steps S27 to S29 is an infinite loop process in which a predetermined process is repeatedly executed except for a period for executing the timer interrupt process.
［５−２：タイマ割込処理］
次に、図７を参照して主制御ＣＰＵ１００のタイマ割込処理（以下「主制御タイマ割込処理」と表記）について説明する。主制御タイマ割込処理は、ＣＴＣからの一定時間（４ｍｓ程度）ごとの割込みで起動され、上述したメイン処理実行中に割り込んで実行される。具体的に、主制御タイマ割込処理は、ステップＳ２９で割込許可状態とされた後に実行されるものである。
[5-2: Timer interrupt processing]
Next, the timer interrupt process (hereinafter referred to as “main control timer interrupt process”) of the
タイマ割込みが生じると、主制御ＣＰＵ１００はレジスタの内容をスタック領域に退避させた後、まず図７のステップＳ５１として電源基板５８からの電源の供給状態を監視する電源異常チェック処理を行う。この電源異常チェック処理では、主に、電源基板５８からの電源異常信号を監視する。ここでは、例えば、電断が生じるなどの異常が発生した場合、電源復帰時に支障なく遊技を復帰できるように、電断時における所定の遊技情報を主制御ＲＡＭ１０２に格納するバックアップ処理などが行われる。
When a timer interrupt occurs, the
次にステップＳ５２で、主制御ＣＰＵ１００は遊技動作制御に用いられるタイマを管理するタイマ管理処理を行う。パチンコ遊技機１の遊技動作制御に用いる各種タイマ（例えば特別図柄役物動作タイマなど）のタイマ値は、この処理で管理（更新）される。
In step S52, the
ステップＳ５３では、主制御ＣＰＵ１００は入力管理処理を行う。この入力管理処理では、パチンコ遊技機１に設けられた各種センサによる検出情報を入賞カウンタに格納する。ここでの各種センサによる検出情報とは、例えば、上始動口センサ７１、下始動口センサ７２、ゲートセンサ（普通図柄始動口センサ）７３、第１大入賞口センサ７５、第２第入賞口センサ７６、一般入賞口センサ７４などの入賞検出スイッチから出力されるスイッチ信号のＯＮ／ＯＦＦ情報（入賞検出情報）である。
このステップＳ５３の処理により、各入賞口において入賞を検出（入賞が発生）したか否かが割込みごとに監視される。また上記「入賞カウンタ」とは、各々の入賞口ごとに対応して設けられ、入賞した遊技球数（入賞球数）を計数するカウンタである。本実施の形態では、主制御ＲＡＭ１０２の所定領域に、上始動口４１用の上始動口入賞カウンタ、下始動口４２ａ用の下始動口入賞カウンタ、ゲート４４用の普通図柄始動口入賞カウンタ、第１大入賞口４５ａ用の第１大入賞口入賞カウンタ、第２大入賞口４６ａ用の第２大入賞口入賞カウンタ、一般入賞口４３用の一般入賞口用の入賞カウンタなどが設けられている。
またこの入力管理処理では、入賞検出スイッチからの検出情報が入賞を許容すべき期間中に入賞したか否かに基づいて、不正入賞があったか否かも監視される。例えば大当り遊技中でないにもかかわらず第１、第２大入賞口センサ７５，７６が遊技球を検出したような場合は、これを不正入賞とみなして入賞検出情報を無効化し、その無効化した旨を外部に報知するべく後述のステップＳ５５のエラー管理処理において所定のエラー処理が行われるようになっている。
In step S53, the
Through the processing in step S53, it is monitored for each interrupt whether or not a winning is detected (winning has occurred) at each winning opening. The “winning counter” is a counter provided corresponding to each winning opening and counting the number of game balls (winning balls) won. In the present embodiment, in a predetermined area of the
Further, in this input management process, it is also monitored whether or not there is an illegal prize based on whether or not the detection information from the prize detection switch has won a prize during a period in which the prize should be allowed. For example, if the first and second big
ステップＳ５４では、主制御ＣＰＵ１００はソフトウェア乱数を定期的に更新するタイマ割込内乱数管理処理を行う。この定期乱数更新処理では、変動パターン用乱数１、変動パターン用乱数２についての更新は実行せず、特別図柄用乱数、特別図柄用初期値乱数、普通図柄用乱数、普通図柄用初期値乱数の更新を実行する。
ここで、特別図柄用乱数、普通図柄用乱数についての更新処理としては、割込み毎に主制御ＲＡＭ１０２の対応するカウンタの値を＋１する処理と、カウント値がそのカウンタの取り得る数値の上限値に達するごと（つまりカウンタが１周するごと）にカウンタのスタート値（初期値）を変更する処理を行う。例えば、特別図柄用乱数のカウンタの値を所定範囲で更新（＋１加算）し、特別図柄用乱数のカウンタが１周するごとに、特別図柄用初期値乱数のカウンタの値を読み出してその値を特別図柄用乱数カウンタに格納する。普通図柄用乱数についても、普通図柄用初期値乱数を用いて同様に処理する。
これにより、特別図柄用乱数及び普通図柄用乱数のカウント値は、更新周期は一定でありながらもランダムになる。
In step S54, the
Here, the update process for the special symbol random number and the normal symbol random number includes a process of incrementing the corresponding counter value of the
As a result, the count values of the special symbol random numbers and the normal symbol random numbers become random while the update cycle is constant.
ステップＳ５５では、主制御ＣＰＵ１００は、遊技動作状態の異常の有無を監視するエラー管理処理を行う。このエラー管理処理では、遊技動作状態の異常として、例えば、基板間に断線が生じたか否かの監視や、不正入賞があったか否かの監視などをして、これらの動作異常（エラー）が発生した場合には、そのエラーに対応した所定のエラー処理を行う。
エラー処理としては、例えば、所定の遊技動作（例えば、遊技球の払い出し動作や遊技球の発射動作など）の進行を停止させたり、エラー報知用コマンドを演出制御部５１に送信して、演出手段によりエラーが発生した旨を報知させたりする。
In step S55, the
As the error processing, for example, the progress of a predetermined game operation (for example, a game ball payout operation or a game ball launch operation) is stopped, or an error notification command is transmitted to the
ステップＳ５６では、主制御ＣＰＵ１００は賞球管理処理を行う。この賞球管理処理では、ステップＳ５３の入力管理処理で格納したデータを把握して、上述の入賞カウンタの確認を行い、入賞があった場合は、賞球数を指定する払出制御コマンドを払出制御基板５３に送信する。
この払出制御コマンドを受信した払出制御基板５３は、遊技球払出装置５５を制御し、指定された賞球数の払い出し動作を行わせる。これにより、それぞれの入賞口に対応した賞球数が払い出されるようになっている。入賞口に対応した賞球数とは、入賞口別に設定された入賞球１個当りの所定の賞球数×入賞カウンタの値分の賞球数である。
In step S56, the
Upon receiving this payout control command, the
ステップＳ５７では主制御ＣＰＵ１００は、普通図柄管理処理を行う。この普通図柄管理処理では、普通図柄変動表示における補助当り抽選を行い、その抽選結果に基づいて、普通図柄の変動パターンや普通図柄の停止表示態様を決定したり、所定時間毎に点滅を繰り返す普通図柄のデータ（普通図柄変動中のＬＥＤ点滅表示用データ）を作成したり、普通図柄が変動中でなければ、停止表示用のデータ（普通図柄停止表示中のＬＥＤ点滅表示用データ）を作成したりする。
In step S57, the
ステップＳ５８では、主制御ＣＰＵ１００は、普通電動役物管理処理を行う。この普通電動役物管理処理では、ステップＳ５７の普通図柄管理処理の補助当り抽選の抽選結果に基づき、普通電動役物ソレノイド７７に対するソレノイド制御用の励磁信号の生成およびそのデータ（ソレノイド制御データ）の設定を行う。ここで設定されたデータに基づき、後述のステップＳ６４のソレノイド管理処理にて、励磁信号が普通電動役物ソレノイド７７に対して出力され、これにより可動翼片４２ｂの動作が制御される。
In step S <b> 58, the
ステップＳ５９では、主制御ＣＰＵ１００は、特別図柄管理処理を行う。この特別図柄管理処理では、主に、特別図柄変動表示における大当り抽選を行い、その抽選結果に基づいて、特別図柄の変動パターン（先読み変動パターン、変動開始時の変動パターン）や特別停止図柄などを決定する。
ステップＳ６０では、主制御ＣＰＵ１００は特別電動役物管理処理を行う。この特別電動役物管理処理では、主に、大当り抽選結果が「大当り」または「小当り」であった場合、その当りに対応した当り遊技を実行制御するために必要な設定処理を行う。
In step S59, the
In step S60, the
ステップＳ６１では、主制御ＣＰＵ１００は右打ち報知情報管理処理を行う。この右打ち報知情報管理処理では、例えば第１、第２第入賞口４５ａ，４６ａが開放される機会や可動翼片４２ｂが駆動される電サポ状態など、右打ちが有利な状況において右打ち指示報知を行う「発射位置誘導演出（右打ち報知演出）」を現出させるための処理を行う。右打ち指示とは、具体的には、右遊技領域３ｃを狙う旨を有技者に指示する演出動作であり、例えば主液晶表示装置３２Ｍに「右打ち」を遊技者に促す画像を表示させたり、スピーカ２５から右打ちメッセージ音声を発生させる。
右打ち報知演出が行われる場合、この右打ち報知情報管理処理において、演出制御コマンドとして、右打ち報知演出の実行指示する「右打ち指示コマンド」が演出制御部５１に送信され、このコマンドを受けて、演出制御部５１が、画像や音声による右打ち報知の実行制御を行う。
In step S61, the
When a right-handed notification effect is performed, in this right-handed notification information management process, a “right-handed instruction command” instructing execution of a right-handed notification effect is transmitted to the
ステップＳ６２では、主制御ＣＰＵ１００は、ＬＥＤ管理処理を行う。このＬＥＤ管理処理は、図柄表示部３３に対して普通図柄表示や第１，第２特別図柄表示のための表示データを出力する処理である。この処理により、普通図柄や特別図柄の変動表示および停止表示が行われる。なお、ステップＳ５７の普通図柄管理処理で作成された普通図柄の表示データや、ステップＳ５９の特別図柄管理処理中の特別図柄表示データ更新処理で作成される特別図柄の表示データは、このＬＥＤ管理処理で出力される。
In step S62, the
ステップＳ６３では、主制御ＣＰＵ１００は、外部端子管理処理を行う。この外部端子管理処理では、枠用外部端子基板５７を通して、パチンコ遊技機１の動作状態情報をホールコンピュータや島ランプなどの外部装置に対して出力する。動作状態情報としては、大当り遊技が発生した旨（条件装置が作動した旨）、小当り遊技が発生した旨、図柄変動表示が実行された旨（特別図柄変動表示ゲームの開始または終了した旨）、入賞情報（始動口や大入賞口に入賞した旨や賞球数情報）などの情報が含まれる。
In step S63, the
ステップＳ６４では、主制御ＣＰＵ１００は、ソレノイド管理処理を行う。このソレノイド管理処理では、ステップＳ５８の普通電動役物管理処理で作成されたソレノイド制御データに基づく普通電動役物ソレノイド７７に対する励磁信号の出力処理や、ステップＳ６０の特別電動役物管理処理で作成されたソレノイド制御データに基づく第１，第２大入賞口ソレノイド７８，７９に対する励磁信号の出力処理を行う。これにより、可動翼片４２ｂや開放扉４５ｂ、４６ｂが所定のパターンで動作し、下始動口４２ａや大入賞口４５ａ、４６ｂが開閉される。
In step S64, the
主制御ＣＰＵ１００は、以上のステップＳ５１〜ステップＳ６４の処理を終えた後、退避していたレジスタの内容を復帰させて、ステップＳ６５で割込み許可状態に設定する。これにより、タイマ割込処理を終了して、割込み前の図６の主制御側メイン処理に戻り、次のタイマ割込みが発生するまでステップＳ２７〜Ｓ２９のループ処理を行う。
After completing the above steps S51 to S64, the
＜６．まとめ及び変形例＞
以上で説明したように本実施の形態のパチンコ遊技機１は、遊技動作を統括的に制御すると共に、遊技動作に関連する制御コマンドを出力する主制御部５０と、主制御部５０から出力される制御コマンドに基づいて制御動作を行うサブ制御手段（例えば演出制御基板５１、液晶制御基板５２、払出制御基板５３、音源ＩＣ５９、枠ドライバ部６１、盤ドライバ部６２など）を備えている。そして、起動により計数を開始し、クリア制御が行われないまま所定時間を計数した際にタイムアウト信号Ｓｔｏを出力するとともに、計数を停止するＷＤＴ回路１２０を備えている。
その上で、主制御部５０の主制御ＣＰＵ１００は、タイムアウト信号Ｓｔｏに応じた強制リセット（ユーザリセット）を行った後、主制御部５０の内部レジスタの値を初期設定する初期設定処理（ステップＳ１２）と、バックアップデータに基づいた復帰制御を行うバックアップ復帰処理（ステップＳ２１）と、タイマ割込処理を実行する期間を除いて所定の処理を繰り返し実行する無限ループ処理（ステップＳ２７〜Ｓ２９）を順に行うと共に、バックアップ復帰処理の後にＷＤＴ回路１２０を起動させている。
<6. Summary and Modification>
As described above, the
After that, the
ここで、従来は、タイムアウト信号Ｓｔｏに応じたユーザリセット時にはＷＤＴの動作が継続されていたため、図６に示したメイン処理におけるステップＳ１５の周辺基板起動待ち処理、及びステップＳ１８の電源投入信号のＯＮ状態を待機する処理の際に、主制御ＣＰＵ１００がＷＤＴのクリア制御を実行する必要があった（なお、前述のようにステップＳ１６では実際には待機が生じることは無い）。
上記本実施の形態のパチンコ遊技機１によれば、ＷＤＴ回路１２０は、タイムアウト信号Ｓｔｏに応じて動作を停止した後、バックアップ復帰処理が完了するまでは起動されない。すなわち、タイムアウト信号Ｓｔｏに応じた強制リセット後、初期設定処理が完了しさらにバックアップ復帰処理が完了するまでは起動されない。
このため、ステップＳ１５やステップＳ１８の待機処理の際にＷＤＴ回路１２０のクリア制御を実行する必要性がなくなり、強制リセット後に実行される処理の過程において、ＷＤＴ回路１２０のクリア制御の回数の削減を図ることができる。
従って、本実施の形態のパチンコ遊技機１によれば、主制御ＣＰＵ１００の制御負担を軽減しつつ安定した制御動作の実現を図ることができる。
Here, conventionally, since the WDT operation was continued at the time of user reset in response to the timeout signal Sto, the peripheral substrate activation waiting process in step S15 and the power-on signal in step S18 in the main process shown in FIG. 6 are turned on. In the process of waiting for the state, the
According to the
For this reason, there is no need to execute the clear control of the
Therefore, according to the
なお、本発明は実施の形態で挙げた例に限らず多様な変形例や適用例が考えられる。
例えば、上記による説明では、ＷＤＴ回路１２０の動作をタイムアウト信号Ｓｔｏに応じて停止させるにあたり、停止制御部２０７がタイマ制御部２０１に直接的に制御信号を入力するようにしたが、これに代えて、停止制御部２０７がタイムアウト信号Ｓｔｏに応じて機能設定レジスタ２０６にＷＤＴの動作を禁止する旨の値をセットすることで、タイムアウト信号Ｓｔｏに応じてＷＤＴ回路１２０の動作が停止されるようにすることもできる。
Note that the present invention is not limited to the examples given in the embodiment, and various modifications and application examples are conceivable.
For example, in the above description, when stopping the operation of the
また、上記では、ＷＤＴ回路１２０が主制御部５０に内蔵される場合を例示したが、ＷＤＴ回路１２０は主制御部５０の外付け回路として設けられてもよい。
ここで、主制御ＣＰＵ１００が暴走するような異常時には、ワンチップマイコンとしての主制御部５０の内蔵回路にも何らかの異常が発生している可能性を否定できない。ＷＤＴ回路１２０を外付け回路とした場合には、このような異常時に対して万全の安全対策を採ることができる。
In the above description, the case where the
Here, at the time of an abnormality in which the
また、上記では、本発明がパチンコ遊技機１のような弾球遊技機に適用される例を示したが、本発明は回胴式遊技機（いわゆるスロット機）にも好適に適用できるものである。
Moreover, in the above, the example in which the present invention is applied to a ball game machine such as the
１ パチンコ遊技機
２ 前枠
３ 遊技盤
５０ 主制御基板（主制御部）
５１ 演出制御基板（演出制御部）
５２ 液晶制御基板
５３ 払出制御基板
５４ 発射制御基板
５８ 電源基板
１００ ＣＰＵ（主制御ＣＰＵ）
１２０ ＷＤＴ回路
1
51 Production control board (production control unit)
52 Liquid
120 WDT circuit
Claims (1)
前記主制御手段から出力される制御コマンドに基づいて制御動作を行うサブ制御手段と、
起動により計数を開始し、クリア制御が行われないまま所定時間を計数した際にタイムアウト信号を出力するとともに、動作を停止するウォッチドッグタイマと、
を備え、
前記主制御手段のＣＰＵは、前記タイムアウト信号に応じた強制リセットを行った後、前記主制御手段の内部レジスタの値を初期設定する初期設定処理と、バックアップデータに基づいた復帰制御を行うバックアップ復帰処理と、タイマ割込処理を実行する期間を除いて所定の処理を繰り返し実行する無限ループ処理を順に行うと共に、前記バックアップ復帰処理の後に前記ウォッチドッグタイマを起動させる
遊技機。 Main control means for overall control of game operations and outputting control commands related to game operations;
Sub-control means for performing a control operation based on a control command output from the main control means;
The watchdog timer that starts counting, outputs a time-out signal when counting a predetermined time without performing clear control, and stops operation,
With
The CPU of the main control means performs a forcible reset according to the timeout signal, and then performs an initial setting process for initializing the value of the internal register of the main control means, and a backup return for performing return control based on backup data A game machine that sequentially performs an infinite loop process that repeatedly executes a predetermined process except for a period during which a timer interrupt process is executed, and starts the watchdog timer after the backup recovery process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013192990A JP6265667B2 (en) | 2013-09-18 | 2013-09-18 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013192990A JP6265667B2 (en) | 2013-09-18 | 2013-09-18 | Game machine |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015058111A true JP2015058111A (en) | 2015-03-30 |
| JP2015058111A5 JP2015058111A5 (en) | 2016-08-04 |
| JP6265667B2 JP6265667B2 (en) | 2018-01-24 |
Family
ID=52816135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013192990A Active JP6265667B2 (en) | 2013-09-18 | 2013-09-18 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6265667B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017056780A (en) * | 2015-09-15 | 2017-03-23 | 日野自動車株式会社 | Lane change steering control system |
| JP2018126418A (en) * | 2017-02-10 | 2018-08-16 | 株式会社大一商会 | Game machine |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011253339A (en) * | 2010-06-02 | 2011-12-15 | Fujitsu Ltd | Information processing device and method for controlling driver execution |
| JP2013027693A (en) * | 2012-06-13 | 2013-02-07 | Daito Giken:Kk | Game machine |
| JP2013158582A (en) * | 2012-02-08 | 2013-08-19 | Sophia Co Ltd | Game machine |
| JP2013180074A (en) * | 2012-03-02 | 2013-09-12 | Daito Giken:Kk | Game machine |
-
2013
- 2013-09-18 JP JP2013192990A patent/JP6265667B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011253339A (en) * | 2010-06-02 | 2011-12-15 | Fujitsu Ltd | Information processing device and method for controlling driver execution |
| JP2013158582A (en) * | 2012-02-08 | 2013-08-19 | Sophia Co Ltd | Game machine |
| JP2013180074A (en) * | 2012-03-02 | 2013-09-12 | Daito Giken:Kk | Game machine |
| JP2013027693A (en) * | 2012-06-13 | 2013-02-07 | Daito Giken:Kk | Game machine |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017056780A (en) * | 2015-09-15 | 2017-03-23 | 日野自動車株式会社 | Lane change steering control system |
| JP2018126418A (en) * | 2017-02-10 | 2018-08-16 | 株式会社大一商会 | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6265667B2 (en) | 2018-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6392712B2 (en) | Game machine | |
| JP7264423B2 (en) | game machine | |
| JP5253527B2 (en) | Game machine | |
| JP6717605B2 (en) | Amusement machine | |
| JP6250001B2 (en) | Slot machine | |
| JP2005288030A (en) | Game machine | |
| JP2015066268A (en) | Game machine | |
| JP6265667B2 (en) | Game machine | |
| JP2019024795A (en) | Game machine | |
| JP2019208882A (en) | Game machine | |
| JP5785596B2 (en) | Game machine | |
| JP2016073425A (en) | Game machine | |
| JP2011177562A (en) | Game machine | |
| JP2015104451A (en) | Game machine | |
| JP5668747B2 (en) | Game machine | |
| JP7264422B2 (en) | game machine | |
| JP7144044B2 (en) | game machine | |
| JP7212354B2 (en) | game machine | |
| JP7121990B2 (en) | game machine | |
| JP7121992B2 (en) | game machine | |
| JP6968421B2 (en) | Pachinko machine | |
| JP4763082B2 (en) | Game machine | |
| JP2018068524A (en) | Pachinko game machine | |
| JP7121991B2 (en) | game machine | |
| JP2008000337A (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160615 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6265667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |