JP2015041636A - Organic semiconductor element and method of manufacturing the same - Google Patents

Organic semiconductor element and method of manufacturing the same Download PDF

Info

Publication number
JP2015041636A
JP2015041636A JP2013170503A JP2013170503A JP2015041636A JP 2015041636 A JP2015041636 A JP 2015041636A JP 2013170503 A JP2013170503 A JP 2013170503A JP 2013170503 A JP2013170503 A JP 2013170503A JP 2015041636 A JP2015041636 A JP 2015041636A
Authority
JP
Japan
Prior art keywords
organic semiconductor
semiconductor layer
drain electrode
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013170503A
Other languages
Japanese (ja)
Other versions
JP6160361B2 (en
Inventor
充孝 永江
Mitsutaka Nagae
充孝 永江
慎也 藤本
Shinya Fujimoto
慎也 藤本
徹 三好
Toru Miyoshi
徹 三好
健 冨野
Takeshi Tomino
健 冨野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013170503A priority Critical patent/JP6160361B2/en
Publication of JP2015041636A publication Critical patent/JP2015041636A/en
Application granted granted Critical
Publication of JP6160361B2 publication Critical patent/JP6160361B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an organic semiconductor element capable of suppressing oxidation of a source electrode, a drain electrode, and data wiring at etching of an organic semiconductor layer by using vacuum ultraviolet light and that has a high electrical reliability, and to provide a method of manufacturing the same.SOLUTION: An organic semiconductor element comprises: a base material; a source electrode, a drain electrode, and data wiring formed on the base material and containing a metal material; an organic semiconductor layer formed so as to cover the source electrode, the drain electrode, and the data wiring; and a contact hole penetrating through the organic semiconductor layer, and formed so as to reach the drain electrode. A thickness of the drain electrode in a contact hole region where the contact hole is formed, and a thickness of the drain electrode in an organic semiconductor layer coating region covered with the organic semiconductor layer, are equal to each other.

Description

本発明は、真空紫外光を用いて有機半導体層をパターニングする有機半導体素子の製造方法およびその製造方法により得られる有機半導体素子に関するものである。   The present invention relates to a method for manufacturing an organic semiconductor element in which an organic semiconductor layer is patterned using vacuum ultraviolet light, and an organic semiconductor element obtained by the manufacturing method.

TFTに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。   In recent years, semiconductor transistors typified by TFTs tend to expand their applications with the development of display devices. A semiconductor transistor functions as a switching element when electrodes are connected via a semiconductor material.

従来、半導体トランジスタに用いられる半導体材料としては、シリコン、ガリウム砒素、インジウムガリウム砒素等の無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示素子のディスプレイ用TFTアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。   Conventionally, inorganic semiconductor materials such as silicon, gallium arsenide, and indium gallium arsenide have been used as semiconductor materials for semiconductor transistors. In recent years, a semiconductor transistor using such an inorganic semiconductor material is also used for a TFT array substrate for a display of a liquid crystal display element that has been widely spread.

一方、半導体材料としては、有機半導体材料も知られている。有機半導体材料は、無機半導体材料に比べて安価に大面積化が可能であること、フレキシブルなプラスチック基板上に形成できること、さらに機械的衝撃に対して安定であることという利点を有している。したがって、有機半導体材料を対象として、電子ペーパーに代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用等を想定した研究が活発に行われている。   On the other hand, organic semiconductor materials are also known as semiconductor materials. Organic semiconductor materials have the advantages of being able to increase the area at a lower cost than inorganic semiconductor materials, being able to be formed on a flexible plastic substrate, and being stable against mechanical impacts. Therefore, research is being actively conducted on organic semiconductor materials, assuming application to next-generation display devices such as flexible displays typified by electronic paper.

有機半導体材料が用いられた有機半導体トランジスタを作製する際には、通常、有機半導体層をパターン状に形成することが必要とされる。従来、パターン状に有機半導体層を形成する方法としては、例えば特許文献1に記載されるようにフォトレジスト法が主に用いられてきた。しかしながら、フォトレジスト法は、有機半導体層を精度良くパターニングできる点においては優れているが、工程が煩雑であるため生産性に乏しいという問題点があった。   When manufacturing an organic semiconductor transistor using an organic semiconductor material, it is usually necessary to form an organic semiconductor layer in a pattern. Conventionally, as a method for forming an organic semiconductor layer in a pattern, a photoresist method has been mainly used as described in Patent Document 1, for example. However, the photoresist method is excellent in that the organic semiconductor layer can be patterned with high accuracy, but has a problem that the productivity is poor because the process is complicated.

このような問題点に対し、特許文献2にはインクジェット法を用いて有機半導体層を形成する方法が提案されている。インクジェット法はインクジェットヘッドを用いて微量のインクを所定の位置に吐出する方法であり、微細なパターン状の有機半導体層を高生産性で形成することができる点において優れた方法である。   In order to solve such a problem, Patent Document 2 proposes a method of forming an organic semiconductor layer using an inkjet method. The inkjet method is a method in which a small amount of ink is ejected to a predetermined position using an inkjet head, and is excellent in that a fine patterned organic semiconductor layer can be formed with high productivity.

さらに、特許文献3には真空紫外光を用いて有機半導体層をエッチングする方法が開示されている。この方法は、より高精細な有機半導体層を高生産性で形成することができる点で優れた方法である。なお、真空紫外光は、Vacuum Ultra VioletやVUVとも称される。   Further, Patent Document 3 discloses a method of etching an organic semiconductor layer using vacuum ultraviolet light. This method is an excellent method in that a higher-definition organic semiconductor layer can be formed with high productivity. The vacuum ultraviolet light is also referred to as vacuum ultra violet or VUV.

ところで、有機半導体トランジスタにおいては、有機半導体層を介してソース電極およびドレイン電極が接続されることから、ソース電極およびドレイン電極に用いられる電極材料としては、有機半導体層との電気的接続性が高いことが好ましい。この電極材料としては、金属材料が好適に用いられることが知られている。   By the way, in an organic semiconductor transistor, since a source electrode and a drain electrode are connected through an organic semiconductor layer, the electrode material used for the source electrode and the drain electrode has high electrical connectivity with the organic semiconductor layer. It is preferable. It is known that a metal material is suitably used as this electrode material.

上述の真空紫外光を用いた有機半導体層のエッチングを行う場合、一般的にはソース電極およびドレイン電極の間のチャネル領域に有機半導体層が形成されるように、有機半導体層をエッチングする。そのため、ボトムコンタクト型の有機半導体トランジスタにおいて、ソース電極およびドレイン電極が金属材料からなる場合には、有機半導体層のエッチング時に真空紫外光の影響によってソース電極およびドレイン電極が酸化され、電極性能が低下したり断線したりするという問題がある。なお、真空紫外光の影響による酸化は、ソース電極およびドレイン電極だけでなく、データ配線等にも生じる現象である。   When etching the organic semiconductor layer using the vacuum ultraviolet light described above, the organic semiconductor layer is generally etched so that the organic semiconductor layer is formed in a channel region between the source electrode and the drain electrode. Therefore, in the bottom contact type organic semiconductor transistor, when the source electrode and the drain electrode are made of a metal material, the source electrode and the drain electrode are oxidized by the influence of the vacuum ultraviolet light when the organic semiconductor layer is etched, and the electrode performance is deteriorated. There is a problem of disconnection or disconnection. The oxidation due to the influence of vacuum ultraviolet light is a phenomenon that occurs not only in the source electrode and the drain electrode but also in the data wiring and the like.

そこで、特許文献4には、有機半導体層をエッチングする際に照射される真空紫外光によってソース電極およびドレイン電極が酸化されて劣化するのを防止するために、ソース電極およびドレイン電極上に酸素に対する遮蔽性を有する電極保護層を形成することが提案されている。   Therefore, in Patent Document 4, in order to prevent the source electrode and the drain electrode from being oxidized and deteriorated by the vacuum ultraviolet light irradiated when the organic semiconductor layer is etched, oxygen source is not formed on the source electrode and the drain electrode. It has been proposed to form an electrode protection layer having a shielding property.

また、特許文献5には、真空紫外光を用いて有機半導体層をエッチングする方法に関する技術ではないが、レーザーアブレーション法による有機半導体層のパターニング工程時に既に形成された電極配線を保護することを目的として、ソース電極、ドレイン電極および配線を完全に覆うように有機半導体層を形成することが提案されている。   Patent Document 5 is not related to a method for etching an organic semiconductor layer using vacuum ultraviolet light, but it is intended to protect an electrode wiring already formed at the time of patterning the organic semiconductor layer by a laser ablation method. It has been proposed that the organic semiconductor layer be formed so as to completely cover the source electrode, the drain electrode, and the wiring.

特開2006−58497号公報JP 2006-58497 A 特開2003−347552号公報JP 2003-347552 A 特開2008−244262号公報JP 2008-244262 A 特開2012−216564号公報JP 2012-216564 A 特許第4742021号公報Japanese Patent No. 4742021 特表2008−524839号公報Special table 2008-524839 gazette

しかしながら、特許文献4では、ソース電極およびドレイン電極上に電極保護層を形成する必要があり、工程数が増えてしまう。
また、レーザーアブレーション法においては、特許文献5にも記載されているように有機半導体層の下部に位置する電極も損傷されるので、レーザー照射領域では有機半導体層だけでなくソース電極、ドレイン電極および配線も除去されてしまう。そのため、レーザーアブレーション法を用いる場合、ボトムコンタクト型の有機半導体トランジスタにおいて、ソース電極およびドレイン電極の間のチャネル領域に有機半導体層を形成するのは困難である。この点に関しては、例えば特許文献6にも記載されている。したがって、レーザーアブレーション法では、そもそも有機半導体層のパターニング時にソース電極およびドレイン電極が酸化されてしまうという問題が生じない。
However, in patent document 4, it is necessary to form an electrode protective layer on a source electrode and a drain electrode, and the number of processes will increase.
Further, in the laser ablation method, as described in Patent Document 5, the electrode located under the organic semiconductor layer is also damaged, so that not only the organic semiconductor layer but also the source electrode, the drain electrode, and the Wiring is also removed. Therefore, when the laser ablation method is used, it is difficult to form the organic semiconductor layer in the channel region between the source electrode and the drain electrode in the bottom contact type organic semiconductor transistor. This point is also described in Patent Document 6, for example. Therefore, the laser ablation method does not cause a problem that the source electrode and the drain electrode are oxidized at the time of patterning the organic semiconductor layer.

また、有機半導体トランジスタにおいては、例えば、有機半導体層、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁層および配線の上に層間絶縁層が形成され、層間絶縁層上に画素電極が形成され、コンタクトホールを通じて画素電極およびドレイン電極が電気的に接続される。コンタクトホールの形成方法として、例えば特許文献5にはレーザーエッチング法が開示されている。しかしながら、レーザーエッチング法では、ドレイン電極を除去せずに有機半導体層や層間絶縁層等のみを除去することは技術的に困難である。そのため、ドレイン電極上にコンタクトホールを形成する場合、レーザーエッチング法では、上記のレーザーアブレーションと同様にドレイン電極が損傷を受けるので、コンタクトホール部分ではドレイン電極の厚みが薄くなってしまう。その結果、画素電極およびドレイン電極の接触不良が生じ、電気的信頼性が低下するという問題がある。   In an organic semiconductor transistor, for example, an interlayer insulating layer is formed on an organic semiconductor layer, a source electrode, a drain electrode, a gate electrode, a gate insulating layer, and a wiring, a pixel electrode is formed on the interlayer insulating layer, and a contact The pixel electrode and the drain electrode are electrically connected through the hole. As a method for forming a contact hole, for example, Patent Document 5 discloses a laser etching method. However, in the laser etching method, it is technically difficult to remove only the organic semiconductor layer and the interlayer insulating layer without removing the drain electrode. Therefore, when a contact hole is formed on the drain electrode, the laser etching method damages the drain electrode in the same manner as the laser ablation described above, so that the thickness of the drain electrode is reduced at the contact hole portion. As a result, there is a problem that poor contact between the pixel electrode and the drain electrode occurs, resulting in a decrease in electrical reliability.

なお、特許文献5には、コンタクトホールの形成方法としてフォトリソグラフィ法も開示されている。しかしながら、通常、フォトリソグラフィ法により平坦化絶縁膜をパターニングした際に同時に有機半導体層がパターニングされることはない。すなわち、フォトリソグラフィ法により平坦化絶縁膜をパターニングする際に、コンタクトホール部分の有機半導体層も同時にパターニングすることは不可能である。その場合、コンタクトホール部分に有機半導体層が残った状態で画素電極およびドレイン電極が接続されることになるため接触不良が発生する。また、フォトリソグラフィ法により平坦化絶縁膜をパターニングする場合、コンタクトホール部分の有機半導体層を有機溶剤等で洗浄することはできると考えられるが、有機半導体層の面内方向への有機溶剤の染み込み等が生じ、有機溶剤がチャネル領域まで浸入し、信頼性に欠けるため現実的ではない。   In Patent Document 5, a photolithography method is also disclosed as a method for forming a contact hole. However, usually, when the planarization insulating film is patterned by photolithography, the organic semiconductor layer is not patterned at the same time. That is, when patterning the planarization insulating film by photolithography, it is impossible to simultaneously pattern the organic semiconductor layer in the contact hole portion. In that case, since the pixel electrode and the drain electrode are connected in a state where the organic semiconductor layer remains in the contact hole portion, a contact failure occurs. In addition, when patterning a planarization insulating film by photolithography, it is thought that the organic semiconductor layer in the contact hole portion can be washed with an organic solvent or the like, but the organic solvent soaks into the in-plane direction of the organic semiconductor layer. This is not realistic because the organic solvent penetrates to the channel region and lacks reliability.

本発明は、上記実情に鑑みてなされたものであり、真空紫外光を用いた有機半導体層のエッチング時にソース電極、ドレイン電極およびデータ配線の酸化を抑制することが可能であり、電気的信頼性の高い有機半導体素子およびその製造方法を提供することを主目的とするものである。   The present invention has been made in view of the above circumstances, and can suppress oxidation of a source electrode, a drain electrode, and a data wiring during etching of an organic semiconductor layer using vacuum ultraviolet light, and has an electrical reliability. The main object of the present invention is to provide an organic semiconductor element having a high thickness and a method for producing the same.

上記課題を解決するために、本発明は、基材と、上記基材上に形成され、金属材料を含むソース電極、ドレイン電極およびデータ配線と、上記ソース電極、上記ドレイン電極および上記データ配線を覆うように形成された有機半導体層と、上記有機半導体層を貫通し、上記ドレイン電極に達するように形成されたコンタクトホールとを有し、上記コンタクトホールが形成されているコンタクトホール領域の上記ドレイン電極の厚みと、上記有機半導体層で覆われている有機半導体層被覆領域の上記ドレイン電極の厚みとが等しいことを特徴とする有機半導体素子を提供する。   In order to solve the above problems, the present invention includes a base material, a source electrode, a drain electrode and a data wiring formed on the base material and including a metal material, and the source electrode, the drain electrode and the data wiring. The drain of the contact hole region having the organic semiconductor layer formed to cover and the contact hole formed so as to penetrate the organic semiconductor layer and reach the drain electrode. Provided is an organic semiconductor element characterized in that the thickness of the electrode is equal to the thickness of the drain electrode in the organic semiconductor layer covering region covered with the organic semiconductor layer.

本発明によれば、金属材料を含むソース電極、ドレイン電極およびデータ配線上に有機半導体層が形成されていることから、真空紫外光を用いて有機半導体層をエッチングする場合にソース電極、ドレイン電極およびデータ配線が酸化されるのを抑制することが可能である。したがって、電極性能の低下や断線を抑えるとともに、ソース電極およびドレイン電極と有機半導体層との電気的接続性を向上させることができる。また本発明によれば、コンタクトホール領域と有機半導体層被覆領域とでドレイン電極の厚みが等しいことから、コンタクトホールを通じてドレイン電極に画素電極等の外部入出力電極を接続させた場合には、ドレイン電極と外部入出力電極との接触不良を抑制することができる。よって、電気的信頼性の高い有機半導体素子とすることができる。   According to the present invention, since the organic semiconductor layer is formed on the source electrode, the drain electrode and the data wiring including the metal material, the source electrode and the drain electrode are used when the organic semiconductor layer is etched using vacuum ultraviolet light. Further, it is possible to suppress oxidation of the data wiring. Therefore, it is possible to suppress a decrease in electrode performance and disconnection, and to improve electrical connectivity between the source and drain electrodes and the organic semiconductor layer. According to the present invention, since the drain electrode has the same thickness in the contact hole region and the organic semiconductor layer covering region, when an external input / output electrode such as a pixel electrode is connected to the drain electrode through the contact hole, Contact failure between the electrode and the external input / output electrode can be suppressed. Therefore, an organic semiconductor element with high electrical reliability can be obtained.

上記発明においては、上記有機半導体層が、外部接続端子および検査用端子の一部を覆うように形成されていることが好ましい。有機半導体層によって外部接続端子および検査用端子の一部と有機半導体層上に形成される層間絶縁層やゲート絶縁層との密着性を高めることができる。また、真空紫外光を用いて有機半導体層をエッチングする場合には、レーザーアブレーション法とは異なり、有機半導体層の下に位置する外部接続端子および検査用端子を除去することなく、有機半導体層のみを除去することができる。そのため、外部接続端子および検査用端子の一部を覆うように有機半導体層を形成することが可能である。   In the said invention, it is preferable that the said organic-semiconductor layer is formed so that a part of external connection terminal and an inspection terminal may be covered. The organic semiconductor layer can enhance adhesion between a part of the external connection terminal and the inspection terminal and an interlayer insulating layer or a gate insulating layer formed on the organic semiconductor layer. Also, when etching an organic semiconductor layer using vacuum ultraviolet light, unlike the laser ablation method, only the organic semiconductor layer is removed without removing the external connection terminals and inspection terminals located under the organic semiconductor layer. Can be removed. Therefore, the organic semiconductor layer can be formed so as to cover a part of the external connection terminal and the inspection terminal.

また本発明は、金属材料を含むソース電極、ドレイン電極およびデータ配線が形成された基材上に、有機半導体層を形成する有機半導体層形成工程と、上記ドレイン電極に達するコンタクトホールが形成されるコンタクトホール領域以外の上記ソース電極、上記ドレイン電極および上記データ配線が形成されている電極領域、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域の上記有機半導体層上にレジスト層を形成し、上記レジスト層および上記有機半導体層に真空紫外光を照射することにより、上記レジスト層が形成されていない部位の上記有機半導体層をエッチングし、上記レジスト層を除去する有機半導体層パターニング工程とを有することを特徴とする有機半導体素子の製造方法を提供する。   According to the present invention, an organic semiconductor layer forming step for forming an organic semiconductor layer and a contact hole reaching the drain electrode are formed on a base material on which a source electrode, a drain electrode and a data wiring containing a metal material are formed. A resist layer is formed on the organic semiconductor layer in the channel region between the source electrode, the drain electrode, and the data wiring other than the contact hole region, and the channel region between the source electrode and the drain electrode. An organic semiconductor layer patterning step of etching the organic semiconductor layer in a portion where the resist layer is not formed by irradiating the resist layer and the organic semiconductor layer with vacuum ultraviolet light, and removing the resist layer; An organic semiconductor device manufacturing method is provided.

本発明によれば、金属材料を含むソース電極、ドレイン電極およびデータ配線上に有機半導体層が残るように有機半導体層をパターニングすることから、有機半導体層パターニング工程において真空紫外光を用いて有機半導体層をエッチングする際に、真空紫外光によってソース電極、ドレイン電極およびデータ配線が酸化されるのを抑制することが可能である。したがって、電極性能の低下や断線を抑えるとともに、ソース電極およびドレイン電極と有機半導体層との電気的接続性を向上させることができる。また本発明によれば、真空紫外光を用いて有機半導体層をエッチングすることによりコンタクトホールを形成することから、コンタクトホール領域のドレイン電極の厚みが薄くなるのを抑制することができ、コンタクトホールを通じてドレイン電極に画素電極等の外部入出力電極を接続させた場合には、ドレイン電極と外部入出力電極との接触不良を抑えることができる。よって、電気的信頼性の高い有機半導体素子を得ることができる。   According to the present invention, since the organic semiconductor layer is patterned so that the organic semiconductor layer remains on the source electrode, the drain electrode, and the data wiring including the metal material, the organic semiconductor is used using vacuum ultraviolet light in the organic semiconductor layer patterning step. When the layer is etched, the source electrode, the drain electrode, and the data wiring can be prevented from being oxidized by the vacuum ultraviolet light. Therefore, it is possible to suppress a decrease in electrode performance and disconnection, and to improve electrical connectivity between the source and drain electrodes and the organic semiconductor layer. According to the present invention, since the contact hole is formed by etching the organic semiconductor layer using vacuum ultraviolet light, the thickness of the drain electrode in the contact hole region can be suppressed from being reduced. In the case where an external input / output electrode such as a pixel electrode is connected to the drain electrode through, contact failure between the drain electrode and the external input / output electrode can be suppressed. Therefore, an organic semiconductor element with high electrical reliability can be obtained.

本発明によれば、金属材料を含むソース電極、ドレイン電極およびデータ配線上に有機半導体層が形成されていることから、真空紫外光を用いて有機半導体層をエッチングした場合もソース電極、ドレイン電極およびデータ配線の酸化を抑制することができる。また、コンタクトホール領域と有機半導体層被覆領域とでドレイン電極の厚みが等しいことから、ドレイン電極と外部入出力電極との接触不良を抑えることができる。したがって、有機半導体素子の電気的信頼性を高めることができるという効果を奏する。   According to the present invention, since the organic semiconductor layer is formed on the source electrode, the drain electrode, and the data wiring containing the metal material, the source electrode and the drain electrode can be used even when the organic semiconductor layer is etched using vacuum ultraviolet light. In addition, oxidation of the data wiring can be suppressed. Further, since the thickness of the drain electrode is the same in the contact hole region and the organic semiconductor layer coating region, it is possible to suppress contact failure between the drain electrode and the external input / output electrode. Therefore, the electrical reliability of the organic semiconductor element can be improved.

本発明の有機半導体素子の一例を示す概略断面図である。It is a schematic sectional drawing which shows an example of the organic-semiconductor element of this invention. 本発明の有機半導体素子の他の例を示す概略断面図である。It is a schematic sectional drawing which shows the other example of the organic-semiconductor element of this invention. 本発明の有機半導体素子の他の例を示す概略平面図である。It is a schematic plan view which shows the other example of the organic-semiconductor element of this invention. 本発明の有機半導体素子の製造方法の一例を示す工程図である。It is process drawing which shows an example of the manufacturing method of the organic-semiconductor element of this invention. 本発明の有機半導体素子の製造方法の一例を示す工程図である。It is process drawing which shows an example of the manufacturing method of the organic-semiconductor element of this invention. 本発明の有機半導体素子の他の例を示す概略平面図である。It is a schematic plan view which shows the other example of the organic-semiconductor element of this invention. 本発明の有機半導体素子における配線、端子および有機半導体層の一例を示す概略平面図および断面図である。It is the schematic plan view and sectional drawing which show an example of the wiring in the organic-semiconductor element of this invention, a terminal, and an organic-semiconductor layer. 本発明の有機半導体素子の他の例を示す概略断面図である。It is a schematic sectional drawing which shows the other example of the organic-semiconductor element of this invention. 本発明の有機半導体素子の他の例を示す概略断面図である。It is a schematic sectional drawing which shows the other example of the organic-semiconductor element of this invention.

以下、本発明の有機半導体素子およびその製造方法について詳細に説明する。   Hereinafter, the organic semiconductor device and the manufacturing method thereof of the present invention will be described in detail.

A.有機半導体素子
本発明の有機半導体素子は、基材と、上記基材上に形成され、金属材料を含むソース電極、ドレイン電極およびデータ配線と、上記ソース電極、上記ドレイン電極および上記データ配線を覆うように形成された有機半導体層と、上記有機半導体層を貫通し、上記ドレイン電極に達するように形成されたコンタクトホールとを有し、上記コンタクトホールが形成されているコンタクトホール領域の上記ドレイン電極の厚みと、上記有機半導体層で覆われている有機半導体層被覆領域の上記ドレイン電極の厚みとが等しいことを特徴とするものである。
A. Organic Semiconductor Element The organic semiconductor element of the present invention covers a base material, a source electrode, a drain electrode, and a data wiring that are formed on the base material and include a metal material, and covers the source electrode, the drain electrode, and the data wiring. The drain electrode in the contact hole region in which the contact hole is formed, and the contact hole formed so as to penetrate the organic semiconductor layer and reach the drain electrode And the thickness of the drain electrode in the organic semiconductor layer covering region covered with the organic semiconductor layer are equal to each other.

なお、以下の説明において、「有機半導体トランジスタ」とは、ゲート電極、ソース電極、ドレイン電極および有機半導体層を有するものを指す。また、本発明においてはソース電極およびドレイン電極上に有機半導体層が形成されていることから、本発明の有機半導体素子はボトムゲートボトムコンタクト型またはトップゲートボトムコンタクト型の有機半導体トランジスタを有するものである。   In the following description, “organic semiconductor transistor” refers to a transistor having a gate electrode, a source electrode, a drain electrode, and an organic semiconductor layer. In the present invention, since the organic semiconductor layer is formed on the source electrode and the drain electrode, the organic semiconductor element of the present invention has a bottom gate bottom contact type or top gate bottom contact type organic semiconductor transistor. is there.

本発明の有機半導体素子について図を用いて説明する。
図1は、本発明の有機半導体素子の一例を示す概略断面図である。図1に示すように、有機半導体素子1は、基材2と、基材2上に形成され、金属材料を含むソース電極3およびドレイン電極4aと、ソース電極3およびドレイン電極4aを覆うように形成された有機半導体層6と、有機半導体層6上に形成されたゲート絶縁層7と、ゲート絶縁層7上に形成されたゲート電極8と、ゲート絶縁層7および有機半導体層6を貫通し、ドレイン電極4aに達するように形成されたコンタクトホール12と、ゲート絶縁層7上に形成され、コンタクトホール12を通じてドレイン電極4aに接続された中間電極4bとを有している。有機半導体層6は、ソース電極3およびドレイン電極4a間のチャネル領域21と、コンタクトホール12が形成されているコンタクトホール領域23以外のソース電極3およびドレイン電極4aが形成されている電極領域22とに配置されている。また、コンタクトホール領域23のドレイン電極4aの厚みと、有機半導体層6で覆われている有機半導体層被覆領域24のドレイン電極4aの厚みとが等しくなっている。この有機半導体素子1は、トップゲートボトムコンタクト型の有機半導体トランジスタを有している。
The organic semiconductor element of this invention is demonstrated using figures.
FIG. 1 is a schematic cross-sectional view showing an example of the organic semiconductor element of the present invention. As shown in FIG. 1, an organic semiconductor element 1 is formed on a base material 2, a source electrode 3 and a drain electrode 4a that are formed on the base material 2 and contain a metal material, and covers the source electrode 3 and the drain electrode 4a. The organic semiconductor layer 6 formed, the gate insulating layer 7 formed on the organic semiconductor layer 6, the gate electrode 8 formed on the gate insulating layer 7, the gate insulating layer 7 and the organic semiconductor layer 6 are penetrated. The contact hole 12 is formed to reach the drain electrode 4a, and the intermediate electrode 4b is formed on the gate insulating layer 7 and connected to the drain electrode 4a through the contact hole 12. The organic semiconductor layer 6 includes a channel region 21 between the source electrode 3 and the drain electrode 4a, and an electrode region 22 in which the source electrode 3 and the drain electrode 4a are formed other than the contact hole region 23 in which the contact hole 12 is formed. Is arranged. Further, the thickness of the drain electrode 4 a in the contact hole region 23 is equal to the thickness of the drain electrode 4 a in the organic semiconductor layer covering region 24 covered with the organic semiconductor layer 6. This organic semiconductor element 1 has a top gate bottom contact type organic semiconductor transistor.

図2は、本発明の有機半導体素子の他の例を示す概略断面図である。図2に示すように、有機半導体素子1は、基材2と、基材2上に形成されたゲート電極8と、ゲート電極8を覆うように形成されたゲート絶縁層7と、ゲート絶縁層7上に形成され、金属材料を含むソース電極3およびドレイン電極4と、ソース電極3およびドレイン電極4を覆うように形成された有機半導体層6と、有機半導体層6を貫通し、ドレイン電極4に達するように形成されたコンタクトホール12とを有している。有機半導体層6は、ソース電極3およびドレイン電極4間のチャネル領域21と、コンタクトホール12が形成されているコンタクトホール領域23以外のソース電極3およびドレイン電極4が形成されている電極領域22とに配置されている。また、コンタクトホール領域23のドレイン電極4の厚みと、有機半導体層6で覆われている有機半導体層被覆領域24のドレイン電極4の厚みとが等しくなっている。この有機半導体素子1は、ボトムゲートボトムコンタクト型の有機半導体トランジスタを有している。   FIG. 2 is a schematic cross-sectional view showing another example of the organic semiconductor element of the present invention. As shown in FIG. 2, the organic semiconductor element 1 includes a base material 2, a gate electrode 8 formed on the base material 2, a gate insulating layer 7 formed so as to cover the gate electrode 8, and a gate insulating layer. 7, the source electrode 3 and the drain electrode 4 containing a metal material, the organic semiconductor layer 6 formed so as to cover the source electrode 3 and the drain electrode 4, the organic semiconductor layer 6, and the drain electrode 4 And a contact hole 12 formed so as to reach the above. The organic semiconductor layer 6 includes a channel region 21 between the source electrode 3 and the drain electrode 4, and an electrode region 22 in which the source electrode 3 and the drain electrode 4 are formed other than the contact hole region 23 in which the contact hole 12 is formed. Is arranged. The thickness of the drain electrode 4 in the contact hole region 23 is equal to the thickness of the drain electrode 4 in the organic semiconductor layer covering region 24 covered with the organic semiconductor layer 6. This organic semiconductor element 1 has a bottom gate bottom contact type organic semiconductor transistor.

図3(a)、(b)は、本発明の有機半導体素子の他の例を示す概略平面図である。図3(a)において、基材、ソース電極、ドレイン電極およびデータ配線以外の構成は省略されている。図3(b)において、基材および有機半導体層以外の構成は省略されている。また、図3(a)、(b)において、コンタクトホールを通じてドレイン電極に接続される画素電極等の外部入出力電極11が形成される領域を一点鎖線で示している。図3(a)、(b)に示すように、有機半導体素子においては、基材2上に、金属材料を含むソース電極3、ドレイン電極4およびデータ配線5が形成され、ソース電極3、ドレイン電極4およびデータ配線5を覆うように有機半導体層6が形成されている。有機半導体層6は、ソース電極3およびドレイン電極4間のチャネル領域と、図示しないがコンタクトホールが形成されているコンタクトホール領域以外のソース電極3、ドレイン電極4およびデータ配線5が形成されている電極領域22とに配置されている。また、図示しないがコンタクトホール領域のドレイン電極4の厚みと、有機半導体層6で覆われている有機半導体層被覆領域のドレイン電極4の厚みとが等しくなっている。   FIGS. 3A and 3B are schematic plan views showing other examples of the organic semiconductor element of the present invention. In FIG. 3A, configurations other than the base material, the source electrode, the drain electrode, and the data wiring are omitted. In FIG.3 (b), structures other than a base material and an organic-semiconductor layer are abbreviate | omitted. 3A and 3B, a region where the external input / output electrode 11 such as a pixel electrode connected to the drain electrode through the contact hole is formed is indicated by a one-dot chain line. As shown in FIGS. 3A and 3B, in the organic semiconductor element, a source electrode 3, a drain electrode 4, and a data wiring 5 containing a metal material are formed on a base material 2. An organic semiconductor layer 6 is formed so as to cover the electrode 4 and the data wiring 5. The organic semiconductor layer 6 includes a channel region between the source electrode 3 and the drain electrode 4 and a source electrode 3, a drain electrode 4, and a data wiring 5 other than a contact hole region (not shown) where contact holes are formed. The electrode region 22 is arranged. Although not shown, the thickness of the drain electrode 4 in the contact hole region is equal to the thickness of the drain electrode 4 in the organic semiconductor layer coating region covered with the organic semiconductor layer 6.

本発明によれば、金属材料を含むソース電極、ドレイン電極およびデータ配線上に有機半導体層が形成されていることから、真空紫外光を用いて有機半導体層をエッチングする場合にソース電極、ドレイン電極およびデータ配線が酸化されるのを抑制することが可能である。   According to the present invention, since the organic semiconductor layer is formed on the source electrode, the drain electrode and the data wiring including the metal material, the source electrode and the drain electrode are used when the organic semiconductor layer is etched using vacuum ultraviolet light. Further, it is possible to suppress oxidation of the data wiring.

ここで、本発明における有機半導体層のパターニング方法について説明する。図4(a)〜(g)および図5(a)〜(d)は本発明の有機半導体素子の製造方法の一例を示す工程図である。なお、本発明の有機半導体素子の製造方法について詳しくは、「B.有機半導体素子の製造方法」の項で説明する。
有機半導体層をパターニングするに際しては、まず、図4(b)に示すように、ソース電極3およびドレイン電極4aが形成された基材2の全面に有機半導体層6を形成する。次いで、図4(c)に示すように有機半導体層6上にレジスト層31をパターン状に形成する。続いて、図4(d)〜(e)に示すように、レジスト層31および有機半導体層6に真空紫外光Lを照射して、レジスト層31が形成されていない部位の有機半導体層6をエッチングする。その後、図4(f)に示すようにレジスト層31を除去する。これにより、ソース電極3およびドレイン電極4aの間のチャネル領域21と、コンタクトホール12aが形成されるコンタクトホール領域23以外のソース電極3およびドレイン電極4aが形成されている電極領域22とに有機半導体層6が形成される。
Here, the patterning method of the organic semiconductor layer in the present invention will be described. 4 (a) to 4 (g) and FIGS. 5 (a) to 5 (d) are process diagrams showing an example of the method for producing an organic semiconductor element of the present invention. The method for producing the organic semiconductor element of the present invention will be described in detail in the section “B. Method for producing organic semiconductor element”.
When patterning the organic semiconductor layer, first, as shown in FIG. 4B, the organic semiconductor layer 6 is formed on the entire surface of the substrate 2 on which the source electrode 3 and the drain electrode 4a are formed. Next, as shown in FIG. 4C, a resist layer 31 is formed in a pattern on the organic semiconductor layer 6. Subsequently, as shown in FIGS. 4D to 4E, the resist layer 31 and the organic semiconductor layer 6 are irradiated with vacuum ultraviolet light L, so that the organic semiconductor layer 6 in a portion where the resist layer 31 is not formed is exposed. Etch. Thereafter, the resist layer 31 is removed as shown in FIG. Thereby, the organic semiconductor is formed in the channel region 21 between the source electrode 3 and the drain electrode 4a and the electrode region 22 in which the source electrode 3 and the drain electrode 4a other than the contact hole region 23 in which the contact hole 12a is formed. Layer 6 is formed.

本発明においてはソース電極、ドレイン電極およびデータ配線を覆うように有機半導体層が形成されていることから、図4(d)〜(e)に示すように真空紫外光Lを用いて有機半導体層6をエッチングする際、コンタクトホール領域23を除いてソース電極3およびドレイン電極4aは有機半導体層6およびレジスト層31で覆われている。そのため、ソース電極3およびドレイン電極4aが酸素と接触するのを防ぐことができる。さらに、ソース電極3およびドレイン電極4aに、高エネルギー光である紫外領域の光、とりわけ高エネルギーである真空紫外光Lが照射されるのを防ぐことができる。なお、図4(a)〜(g)および図5(a)〜(d)にはデータ配線が図示されていないが、データ配線についてもソース電極およびドレイン電極と同様に酸素との接触および真空紫外光の照射を防ぐことができる。
したがって本発明においては、真空紫外光を用いて有機半導体層をエッチングする場合にソース電極、ドレイン電極および配線が酸化されるのを抑制することでき、電極性能の低下や断線を抑えることが可能である。さらに、ソース電極およびドレイン電極と有機半導体層との電気的接続性を向上させることができる。
In the present invention, since the organic semiconductor layer is formed so as to cover the source electrode, the drain electrode, and the data wiring, the organic semiconductor layer is formed using vacuum ultraviolet light L as shown in FIGS. When etching 6, the source electrode 3 and the drain electrode 4 a are covered with the organic semiconductor layer 6 and the resist layer 31 except for the contact hole region 23. Therefore, the source electrode 3 and the drain electrode 4a can be prevented from coming into contact with oxygen. Furthermore, it is possible to prevent the source electrode 3 and the drain electrode 4a from being irradiated with high-energy light in the ultraviolet region, particularly high-energy vacuum ultraviolet light L. Although data wiring is not shown in FIGS. 4A to 4G and FIGS. 5A to 5D, oxygen contact and vacuum are also applied to the data wiring as in the case of the source electrode and the drain electrode. Irradiation with ultraviolet light can be prevented.
Therefore, in the present invention, when the organic semiconductor layer is etched using vacuum ultraviolet light, the source electrode, the drain electrode, and the wiring can be suppressed from being oxidized, and the electrode performance can be prevented from being lowered or disconnected. is there. Furthermore, the electrical connectivity between the source and drain electrodes and the organic semiconductor layer can be improved.

なお、真空紫外光を用いて有機半導体層をエッチングする場合、コンタクトホール領域ではドレイン電極の一部が酸素と接触したり真空紫外光が照射されたりするため、ドレイン電極の一部の酸化が懸念される。
ここで、有機半導体層のエッチングに用いる程度の真空紫外光の強度では、仮に電極および配線が暴露されたとしても、電極および配線の酸化の進行は緩やかである。ただし、真空紫外光の照射ムラや電極および配線の厚みムラ等の影響で電極および配線の酸化を完全にゼロにすることはできない。そのため、線幅の細い電極および配線では酸化が問題となる。これに対し、コンタクトホール領域の幅はソース電極やデータ配線の線幅に比較して広いため、コンタクトホール領域の全域が酸化される可能性は非常に低い。また、データ配線が酸化した場合はライン欠陥となり、表示品質に多大な影響を与えるが、コンタクトホール領域におけるドレイン電極の一部が酸化した場合は点欠陥が発生するのみであり、表示品質に与える影響は少ない。したがって、コンタクトホール領域におけるドレイン電極の一部が酸化してしまったとしても特に問題にはならないと考える。
Note that when the organic semiconductor layer is etched using vacuum ultraviolet light, a part of the drain electrode may come into contact with oxygen or be irradiated with vacuum ultraviolet light in the contact hole region. Is done.
Here, with the intensity of the vacuum ultraviolet light used for etching the organic semiconductor layer, even if the electrode and the wiring are exposed, the progress of oxidation of the electrode and the wiring is slow. However, the oxidation of the electrode and the wiring cannot be made completely zero due to the influence of the uneven irradiation of the vacuum ultraviolet light and the thickness unevenness of the electrode and the wiring. For this reason, oxidation is a problem for electrodes and wirings having a narrow line width. On the other hand, since the width of the contact hole region is wider than the line width of the source electrode and the data wiring, the possibility that the entire contact hole region is oxidized is very low. In addition, when the data wiring is oxidized, it causes a line defect, which has a great influence on the display quality. However, if a part of the drain electrode in the contact hole region is oxidized, only a point defect is generated, which affects the display quality. The impact is small. Therefore, even if a part of the drain electrode in the contact hole region is oxidized, it is not considered a problem.

また本発明によれば、コンタクトホール領域と有機半導体層被覆領域とでドレイン電極の厚みが等しいことから、コンタクトホールを通じてドレイン電極に画素電極等の外部入出力電極が接続された場合には、ドレイン電極と外部入出力電極との接触不良を抑制することができる。
ここで、従来のように各層を積層した後にレーザーエッチング法によりコンタクトホールを形成する場合には、レーザー照射部分のドレイン電極が損傷を受けることから、コンタクトホール領域とコンタクトホール領域以外の領域とでドレイン電極の厚みを均一にすることは困難である。
一方、真空紫外光を用いて有機半導体層をエッチングすることによりコンタクトホールを形成する場合、真空紫外光はレーザーに比べてエネルギーが低いため、真空紫外光照射部分のドレイン電極までエッチングされるのを防ぐことができ、コンタクトホール領域とコンタクトホール領域以外の領域とで厚みの均一なドレイン電極を得ることが可能である。
According to the present invention, since the drain electrode has the same thickness in the contact hole region and the organic semiconductor layer covering region, when an external input / output electrode such as a pixel electrode is connected to the drain electrode through the contact hole, Contact failure between the electrode and the external input / output electrode can be suppressed.
Here, when the contact hole is formed by laser etching after laminating each layer as in the prior art, the drain electrode of the laser irradiated portion is damaged, so that the contact hole region and the region other than the contact hole region are damaged. It is difficult to make the thickness of the drain electrode uniform.
On the other hand, when forming a contact hole by etching an organic semiconductor layer using vacuum ultraviolet light, the energy of vacuum ultraviolet light is lower than that of a laser, so that the drain electrode of the vacuum ultraviolet light irradiated part is etched. Therefore, it is possible to obtain a drain electrode having a uniform thickness in the contact hole region and a region other than the contact hole region.

以下、本発明の有機半導体素子の各構成について説明する。   Hereinafter, each structure of the organic-semiconductor element of this invention is demonstrated.

1.有機半導体層
本発明における有機半導体層は、ソース電極、ドレイン電極およびデータ配線を覆うように形成されるものであり、有機半導体トランジスタに半導体特性を付与するものである。
1. Organic Semiconductor Layer The organic semiconductor layer in the present invention is formed so as to cover the source electrode, the drain electrode, and the data wiring, and imparts semiconductor characteristics to the organic semiconductor transistor.

有機半導体層に用いられる有機半導体材料としては、所望の半導体特性を備える有機半導体層を得ることができれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)等のポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)等のポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。
有機半導体材料は1種類のみであってもよく、2種類以上であってもよい。
The organic semiconductor material used for the organic semiconductor layer is not particularly limited as long as an organic semiconductor layer having desired semiconductor characteristics can be obtained, and organic semiconductor materials generally used for organic semiconductor transistors are used. it can. Examples of such organic semiconductor materials include π-electron conjugated aromatic compounds, chain compounds, organic pigments, and organosilicon compounds. More specifically, low molecular organic semiconductor materials such as pentacene, and polypyrroles such as polypyrrole, poly (N-substituted pyrrole), poly (3-substituted pyrrole), and poly (3,4-disubstituted pyrrole). , Polythiophene, poly (3-substituted thiophene), poly (3,4-disubstituted thiophene), polythiophenes such as polybenzothiophene, polyisothianaphthenes such as polyisothianaphthene, and polychess such as polychenylene vinylene Nylene vinylenes, poly (p-phenylene vinylenes) such as poly (p-phenylene vinylene), polyanilines such as polyaniline and poly (N-substituted aniline), polyacetylenes such as polyacetylene, polyazulenes such as polydiacetylene and polyazulene High molecular organic semiconductor materials such as
There may be only one type of organic semiconductor material, or two or more types.

有機半導体層はソース電極、ドレイン電極およびデータ配線を覆うように形成される。この場合、ソース電極、ドレイン電極およびデータ配線の上面を覆い、ソース電極、ドレイン電極およびデータ配線の側面が露出するように有機半導体層が形成されていてもよく、ソース電極、ドレイン電極およびデータ配線の上面および側面を覆うように有機半導体層が形成されていてもよい。中でも、ソース電極、ドレイン電極およびデータ配線の上面および側面を覆うように有機半導体層が形成されていることが好ましい。ソース電極、ドレイン電極およびデータ配線の酸化を効果的に抑制することができるからである。   The organic semiconductor layer is formed so as to cover the source electrode, the drain electrode, and the data wiring. In this case, the organic semiconductor layer may be formed so as to cover the upper surfaces of the source electrode, the drain electrode, and the data wiring, and to expose the side surfaces of the source electrode, the drain electrode, and the data wiring. An organic semiconductor layer may be formed so as to cover the upper surface and the side surface. In particular, the organic semiconductor layer is preferably formed so as to cover the upper and side surfaces of the source electrode, the drain electrode, and the data wiring. This is because the oxidation of the source electrode, the drain electrode and the data wiring can be effectively suppressed.

有機半導体層の形成位置としては、有機半導体層がソース電極およびドレイン電極の間のチャネル領域に形成され、かつコンタクトホールが形成されているコンタクトホール領域以外のソース電極、ドレイン電極およびデータ配線が形成されている電極領域に形成されていれば特に限定されない。
ここで、「コンタクトホールが形成されているコンタクトホール領域」とは、ドレイン電極に通じるコンタクトホールが形成されているコンタクトホール領域をいう。例えば図5(d)に示すようにコンタクトホールとしてコンタクトホール12aおよび第2コンタクトホール12bが形成されている場合には、ドレイン電極4aに通じるコンタクトホール12aが形成されているコンタクトホール領域23を指す。
As the formation position of the organic semiconductor layer, the source electrode, the drain electrode and the data wiring other than the contact hole region where the organic semiconductor layer is formed in the channel region between the source electrode and the drain electrode and the contact hole is formed are formed. There is no particular limitation as long as it is formed in the electrode region.
Here, the “contact hole region where a contact hole is formed” refers to a contact hole region where a contact hole leading to the drain electrode is formed. For example, as shown in FIG. 5D, when the contact hole 12a and the second contact hole 12b are formed as contact holes, the contact hole region 23 in which the contact hole 12a leading to the drain electrode 4a is formed. .

また、図6に例示するように、有機半導体素子1において、基材2上に表示部51の周囲にFPC接続部等の外部接続端子52や検査用端子53等の端子が形成されている場合には、図示しないが端子の一部を覆うように有機半導体層が形成されていてもよい。具体的には図7(a)、(b)に示すように、基材2上に端子55および配線56が形成されている場合、有機半導体層6が配線56を覆うように形成されているとともに、端子55の一部を覆うように形成されていてもよい。なお、図7(b)は図7(a)のA−A線断面図である。この場合、有機半導体層によって端子の一部と有機半導体層上に形成される層間絶縁層やゲート絶縁層との密着性を高めることができる。また、真空紫外光を用いて有機半導体層をエッチングする場合には、従来のレーザーアブレーション法とは異なり、有機半導体層の下に位置する端子を除去することなく、有機半導体層のみを除去することができる。そのため、端子の一部を覆うように有機半導体層を形成することができる。この場合、中でも、外部接続端子および検査用端子の一部を覆うように形成されていることが好ましい。   Further, as illustrated in FIG. 6, in the organic semiconductor element 1, when a terminal such as an external connection terminal 52 such as an FPC connection part or an inspection terminal 53 is formed around the display part 51 on the base material 2. Although not shown, an organic semiconductor layer may be formed so as to cover a part of the terminal. Specifically, as shown in FIGS. 7A and 7B, when the terminal 55 and the wiring 56 are formed on the substrate 2, the organic semiconductor layer 6 is formed so as to cover the wiring 56. At the same time, it may be formed so as to cover a part of the terminal 55. FIG. 7B is a cross-sectional view taken along line AA in FIG. In this case, the adhesion between the part of the terminal and the interlayer insulating layer or the gate insulating layer formed on the organic semiconductor layer can be improved by the organic semiconductor layer. Also, when etching an organic semiconductor layer using vacuum ultraviolet light, unlike the conventional laser ablation method, only the organic semiconductor layer is removed without removing the terminal located under the organic semiconductor layer. Can do. Therefore, the organic semiconductor layer can be formed so as to cover a part of the terminal. In this case, it is preferable that the external connection terminal and the inspection terminal are partly covered.

端子の一部を覆うように有機半導体層が形成されている場合、有機半導体層の形成位置としては、有機半導体層が端子の一部が露出するように形成されていればよいが、中でも、図7(a)、(b)に例示するように、有機半導体層6が端子55の四方の端部を覆うように形成されていることが好ましい。層間絶縁層やゲート絶縁層との密着性を確保することができるからである。また、検査用端子等の端子と配線との境界では線幅が細くなるため酸化防止が重要であり、この部分に有機半導体層が形成されていることが好ましいのである。   When the organic semiconductor layer is formed so as to cover a part of the terminal, as the formation position of the organic semiconductor layer, the organic semiconductor layer may be formed so that a part of the terminal is exposed, As illustrated in FIGS. 7A and 7B, the organic semiconductor layer 6 is preferably formed so as to cover the four ends of the terminal 55. This is because adhesion to the interlayer insulating layer and the gate insulating layer can be ensured. Further, since the line width becomes narrow at the boundary between the terminal such as the inspection terminal and the wiring, it is important to prevent oxidation. It is preferable that an organic semiconductor layer is formed in this portion.

また、基材上にはデータ配線の他にもFPC接続部等の外部接続端子に接続された配線が形成されている場合があり、それらの配線を覆うように有機半導体層が形成されていることが好ましい。
さらに、有機半導体層は、ソース電極およびドレイン電極間のチャネル領域、ソース電極、ドレイン電極、データ配線の他にも、スキャン配線や、上記の端子および配線の境界等のように線幅が細く酸化されやすい部分に形成されていることが好ましい。特に、線幅が20μm以下である電極や配線上、およびそれらの電極や配線に接続された端子との境界に有機半導体層が形成されていることが好ましい。
In addition to data wiring, wiring connected to external connection terminals such as an FPC connection portion may be formed on the base material, and an organic semiconductor layer is formed so as to cover those wirings. It is preferable.
In addition to the channel region between the source electrode and the drain electrode, the source electrode, the drain electrode, and the data wiring, the organic semiconductor layer has a narrow line width such as a scan wiring and the above-described terminal and wiring boundary. It is preferable that it is formed in a portion that is easily processed. In particular, it is preferable that an organic semiconductor layer is formed on an electrode or wiring having a line width of 20 μm or less and at a boundary with a terminal connected to the electrode or wiring.

また、有機半導体層は、基材の全面に形成されていないことが好ましい。基材の全面に有機半導体層が形成されていると、有機半導体層によってリーク電流が発生したりコンタクトホール領域等にて電極間で絶縁されてしまったりするからである。   Moreover, it is preferable that the organic-semiconductor layer is not formed in the whole surface of a base material. This is because when the organic semiconductor layer is formed on the entire surface of the base material, a leakage current is generated by the organic semiconductor layer or the electrodes are insulated between the electrodes in the contact hole region or the like.

有機半導体層の厚みは、所望の半導体特性が得られる程度であればよく、上記有機半導体材料の種類等に応じて適宜選択される。具体的に、有機半導体層の厚みは、1nm〜1000nmの範囲内であることが好ましく、特に5nm〜300nmの範囲内、さらに20nm〜100nmの範囲内であることが好ましい。有機半導体層の厚みが厚すぎると、本発明の有機半導体素子において、電流オフ時においても回り込み電流によってドレイン電流が生じ、これに起因してオフ電流が大きくなる場合があるからである。一方、有機半導体層の厚みが薄すぎると、有機半導体材料の種類によっては有機半導体層の半導体特性が不足する可能性があるからである。   The thickness of the organic semiconductor layer only needs to be such that desired semiconductor characteristics can be obtained, and is appropriately selected according to the type of the organic semiconductor material. Specifically, the thickness of the organic semiconductor layer is preferably in the range of 1 nm to 1000 nm, particularly preferably in the range of 5 nm to 300 nm, and more preferably in the range of 20 nm to 100 nm. This is because if the organic semiconductor layer is too thick, a drain current is generated by a sneak current even when the current is turned off in the organic semiconductor element of the present invention, which may result in an increase in the off current. On the other hand, if the thickness of the organic semiconductor layer is too thin, the semiconductor characteristics of the organic semiconductor layer may be insufficient depending on the type of organic semiconductor material.

有機半導体層の形成方法としては、ソース電極、ドレイン電極およびデータ配線が形成された基材の全面に有機半導体層を形成した後、有機半導体層を真空紫外光を用いてエッチングする方法が好ましい。なお、有機半導体層の形成方法については、後述の「B.有機半導体素子の製造方法」に詳しく記載するので、ここでの説明は省略する。   As a method for forming the organic semiconductor layer, a method in which the organic semiconductor layer is formed on the entire surface of the base material on which the source electrode, the drain electrode, and the data wiring are formed, and then the organic semiconductor layer is etched using vacuum ultraviolet light is preferable. In addition, since the formation method of an organic-semiconductor layer is described in detail in "B. Manufacturing method of an organic-semiconductor element" mentioned later, description here is abbreviate | omitted.

2.ソース電極およびドレイン電極
本発明におけるソース電極およびドレイン電極は、ソース電極およびドレイン電極間に所望のチャネル領域を有するように基材上に形成されるものであり、金属材料を含むものである。
2. Source electrode and drain electrode The source electrode and the drain electrode in the present invention are formed on a substrate so as to have a desired channel region between the source electrode and the drain electrode, and include a metal material.

ソース電極およびドレイン電極に用いられる金属材料としては、所望の導電性を有するものであれば特に限定されるものではなく、例えば、Ag、Au、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Mo−Ta合金等を挙げることができる。中でも、金属材料は酸化されやすいものであることが好ましい。本発明においてはソース電極およびドレイン電極の酸化を抑制することができるため、ソース電極およびドレイン電極が酸化されやすい金属材料を含む場合に特に有用である。このような金属材料としては、例えば、Ag、Cu、Al、およびそれらの合金等が挙げられる。合金としては、具体的に、APCと称されるAg、Pd、Cu合金等を挙げることができる。   The metal material used for the source electrode and the drain electrode is not particularly limited as long as it has desired conductivity. For example, Ag, Au, Ta, Ti, Al, Zr, Cr, Nb, Hf , Mo, Mo-Ta alloy and the like. Among these, it is preferable that the metal material is easily oxidized. In the present invention, since the oxidation of the source electrode and the drain electrode can be suppressed, it is particularly useful when the source electrode and the drain electrode contain a metal material that is easily oxidized. Examples of such a metal material include Ag, Cu, Al, and alloys thereof. Specific examples of the alloy include Ag, Pd, and Cu alloy called APC.

コンタクトホールが形成されているコンタクトホール領域のドレイン電極の厚みと有機半導体層で覆われている有機半導体層被覆領域のドレイン電極の厚みとは等しくなっている。
ここで、「コンタクトホールが形成されているコンタクトホール領域のドレイン電極の厚み」とは、ドレイン電極に通じるコンタクトホールが形成されているコンタクトホール領域のドレイン電極の厚みをいう。例えば図5(d)に示すようにコンタクトホール12aおよび第2コンタクトホール12bが形成されている場合には、ドレイン電極4aに通じるコンタクトホール12aが形成されているコンタクトホール領域23のドレイン電極4aの厚みを指す。
また、「コンタクトホールが形成されているコンタクトホール領域のドレイン電極の厚みと有機半導体層で覆われている有機半導体層被覆領域のドレイン電極の厚みとが等しい」とは、同一素子内のコンタクトホール領域のドレイン電極の厚みの平均値および有機半導体層被覆領域のドレイン電極の厚みの平均値に関して、有機半導体層被覆領域のドレイン電極の厚みの平均値を100%としたとき、有機半導体層被覆領域のドレイン電極の厚みの平均値とコンタクトホール領域のドレイン電極の厚みの平均値との差が±30%以内であることをいう。好ましくは±20%以内、さらに好ましくは±10%以内である。なお、ドレイン電極の厚みは、例えばTEMやSEM等により測定することができる。
The thickness of the drain electrode in the contact hole region where the contact hole is formed is equal to the thickness of the drain electrode in the organic semiconductor layer coating region covered with the organic semiconductor layer.
Here, “the thickness of the drain electrode in the contact hole region where the contact hole is formed” means the thickness of the drain electrode in the contact hole region where the contact hole leading to the drain electrode is formed. For example, when the contact hole 12a and the second contact hole 12b are formed as shown in FIG. 5D, the drain electrode 4a in the contact hole region 23 in which the contact hole 12a leading to the drain electrode 4a is formed. Refers to thickness.
Further, “the thickness of the drain electrode in the contact hole region where the contact hole is formed and the thickness of the drain electrode in the organic semiconductor layer covering region covered with the organic semiconductor layer” means that the contact hole in the same element Regarding the average value of the drain electrode in the region and the average value of the drain electrode in the organic semiconductor layer coating region, when the average value of the drain electrode in the organic semiconductor layer coating region is 100%, the organic semiconductor layer coating region The difference between the average value of the drain electrode thickness and the average thickness of the drain electrode in the contact hole region is within ± 30%. Preferably it is within ± 20%, more preferably within ± 10%. Note that the thickness of the drain electrode can be measured by, for example, TEM or SEM.

ソース電極およびドレイン電極の厚みとしては、電極として機能する程度の厚みであれば特に限定されないが、具体的には0.01μm〜1μmの範囲内であることが好ましく、特に0.03μm〜0.5μmの範囲内であることが好ましい。また、ソース電極の厚みおよびドレイン電極の厚みは同一であってもよく異なっていてもよい。   The thickness of the source electrode and the drain electrode is not particularly limited as long as it is a thickness that can function as an electrode. Specifically, the thickness is preferably within a range of 0.01 μm to 1 μm, and particularly 0.03 μm to 0.03 μm. It is preferable to be in the range of 5 μm. Further, the thickness of the source electrode and the thickness of the drain electrode may be the same or different.

ソース電極およびドレイン電極間のチャネル領域の大きさは、本発明の有機半導体素子の用途等に応じて適宜選択されるものであり、特に限定されるものではない。チャネル領域の幅としては、チャネル領域内に有機半導体層を形成可能な程度であれば特に限定されないが、1μm〜100μmの範囲内であることが好ましく、特に3μm〜50μmの範囲内、さらに5μm〜10μmの範囲内であることが好ましい。   The size of the channel region between the source electrode and the drain electrode is appropriately selected according to the use of the organic semiconductor element of the present invention and is not particularly limited. The width of the channel region is not particularly limited as long as an organic semiconductor layer can be formed in the channel region, but is preferably in the range of 1 μm to 100 μm, particularly in the range of 3 μm to 50 μm, and more preferably in the range of 5 μm to It is preferable to be within the range of 10 μm.

ソース電極およびドレイン電極の形成方法としては、例えば、蒸着法等を用いて基材全面に上記金属材料を含む金属層を形成した後、エッチングする方法や、金属マスクを用いて上記金属材料をパターン状に蒸着する方法、印刷法等を挙げることができる。また、リフトオフ法を用いることもできる。金属層の形成方法としては、一般的な電極の形成方法と同様とすることができ、具体的には、スパッタリング法、真空蒸着法、イオンプレーティング法等を挙げることができる。   As a method for forming the source electrode and the drain electrode, for example, a metal layer containing the above metal material is formed on the entire surface of the base material by using an evaporation method or the like, and then the above metal material is patterned using a metal mask. The method of vapor-depositing in a shape, the printing method, etc. can be mentioned. A lift-off method can also be used. The method for forming the metal layer can be the same as the general electrode forming method, and specific examples include a sputtering method, a vacuum deposition method, and an ion plating method.

3.データ配線
本発明におけるデータ配線は、基材上に形成され、上記ソース電極に接続されるものであり、金属材料を含むものである。
3. Data Wiring The data wiring in the present invention is formed on a base material, connected to the source electrode, and contains a metal material.

なお、金属材料については、上記ソース電極およびドレイン電極に用いられる金属材料と同様であるので、ここでの説明は省略する。
データ配線に含まれる金属材料は、ソース電極およびドレイン電極に含まれる金属材料と同じであってもよく異なっていてもよいが、通常はソース電極、ドレイン電極およびデータ配線は同時に形成されることから、データ配線、ソース電極およびドレイン電極に含まれる金属材料は同一である。
Note that the metal material is the same as the metal material used for the source electrode and the drain electrode, and a description thereof is omitted here.
The metal material included in the data wiring may be the same as or different from the metal material included in the source electrode and the drain electrode, but usually the source electrode, the drain electrode and the data wiring are formed at the same time. The metal materials included in the data wiring, the source electrode, and the drain electrode are the same.

データ配線の厚みおよび形成方法は、ソース電極およびドレイン電極の厚みならびに形成方法と同様とすることができる。中でも、同一の金属材料を用いてソース電極、ドレイン電極およびデータ配線を同時に形成することが好ましい。   The thickness and formation method of the data wiring can be the same as the thickness and formation method of the source electrode and the drain electrode. In particular, it is preferable to simultaneously form the source electrode, the drain electrode, and the data wiring using the same metal material.

4.ゲート電極
本発明の有機半導体素子はゲート電極を有する。
ゲート電極の形成位置は、上述の図1および図2に例示するように有機半導体トラジスタの構造に応じて異なる。
4). Gate Electrode The organic semiconductor element of the present invention has a gate electrode.
The formation position of the gate electrode varies depending on the structure of the organic semiconductor transistor as illustrated in FIGS. 1 and 2 described above.

ゲート電極に用いられる導電性材料としては、例えば、Ag、Au、Ta、Ti、Al、Zr、Cr、Nb、Hf、Mo、Mo−Ta合金等の金属材料、ITO、IZO等の金属酸化物材料、PEDOT/PSS等の導電性高分子材料を挙げることができる。   Examples of the conductive material used for the gate electrode include metal materials such as Ag, Au, Ta, Ti, Al, Zr, Cr, Nb, Hf, Mo, and Mo—Ta alloy, and metal oxides such as ITO and IZO. Examples thereof include conductive materials such as materials and PEDOT / PSS.

また、トップゲートボトムコンタクト型の有機半導体トラジスタを有する有機半導体素子においては、図1に例示するようにドレイン電極4aに接続された中間電極4bが形成される場合がある。この場合、中間電極に用いられる導電性材料としては、ゲート電極に用いられる導電性材料と同様とすることができる。   In an organic semiconductor element having a top gate bottom contact type organic semiconductor transistor, an intermediate electrode 4b connected to the drain electrode 4a may be formed as illustrated in FIG. In this case, the conductive material used for the intermediate electrode can be the same as the conductive material used for the gate electrode.

ゲート電極の形成方法としては、例えば、真空蒸着法や金属ナノ粒子を塗布および焼結する方法等によって基材全面に導電層を形成した後、パターニングする方法や、基材上に直接パターン状のゲート電極を形成する方法を挙げることができる。導電層のパターニング方法としては、通常、リソグラフィ法が用いられ、中でもフォトリソグラフィ法が好適に用いられる。一方、パターン状のゲート電極を直接形成する方法としては、スクリーン印刷法、インクジェット法等の印刷法や、マスク蒸着法等が好適に用いられる。
また、中間電極が形成されている場合、通常、ゲート電極および中間電極は一括形成される。
As a method for forming the gate electrode, for example, after forming a conductive layer on the entire surface of the substrate by a vacuum deposition method or a method of applying and sintering metal nanoparticles, a patterning method or a pattern-like pattern directly on the substrate is used. A method for forming a gate electrode can be given. As a patterning method for the conductive layer, a lithography method is usually used, and among them, a photolithography method is preferably used. On the other hand, as a method for directly forming a patterned gate electrode, a printing method such as a screen printing method or an ink jet method, a mask vapor deposition method, or the like is preferably used.
In addition, when the intermediate electrode is formed, the gate electrode and the intermediate electrode are usually formed collectively.

5.ゲート絶縁層
本発明の有機半導体素子はゲート絶縁層を有する。ゲート絶縁層は、ソース電極およびドレイン電極とゲート電極とを絶縁する機能を有するものである。
ゲート絶縁層の形成位置は、上述の図1および図2に例示するように有機半導体トラジスタの構造に応じて異なる。
5. Gate Insulating Layer The organic semiconductor element of the present invention has a gate insulating layer. The gate insulating layer has a function of insulating the source and drain electrodes from the gate electrode.
The formation position of the gate insulating layer varies depending on the structure of the organic semiconductor transistor as illustrated in FIGS. 1 and 2 described above.

ゲート絶縁層を構成する材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではなく、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の有機材料や、SiO、SiN、Al等の無機材料を挙げることができる。絶縁性材料は1種類であってもよく、2種類以上であってもよい。 The material constituting the gate insulating layer is not particularly limited as long as it is an insulating material having a desired insulating property. For example, acrylic resin, phenol resin, fluorine resin, epoxy resin, cardo type Examples thereof include organic materials such as resins, vinyl resins, imide resins, and novolac resins, and inorganic materials such as SiO 2 , SiN x , and Al 2 O 3 . One type of insulating material may be used, or two or more types may be used.

ゲート絶縁層の形成方法としては、例えば、絶縁性材料として有機材料を用いる場合には、有機材料を溶媒に溶解させたゲート絶縁層形成用塗工液を調製し、これをゲート電極を覆うように塗布する方法を挙げることができる。また、絶縁性材料として無機材料を用いる場合は、例えば、CVD法等を挙げることができる。
また、コンタクトホールを有するゲート絶縁層を形成する場合には、例えばフォトリソグラフィ法、印刷法等を挙げることができる。
As a method for forming the gate insulating layer, for example, when an organic material is used as the insulating material, a coating liquid for forming a gate insulating layer in which the organic material is dissolved in a solvent is prepared, and this is covered with the gate electrode. The method of apply | coating to can be mentioned. Moreover, when using an inorganic material as an insulating material, CVD method etc. can be mentioned, for example.
In the case of forming a gate insulating layer having a contact hole, for example, a photolithography method, a printing method, or the like can be given.

6.外部接続端子および検査用端子
本発明においては、例えば図6に示すように基材2上に表示部6の周囲にFPC接続部等の外部接続端子52や検査用端子53が形成されていてもよい。
本発明においては、上述のように外部接続端子や検査用端子の一部を覆うように有機半導体層を形成することができる。
外部接続端子や検査用端子に用いられる材料としては、所望の導電性が得られれば特に限定されるものではなく、例えば、アルミニウム、銀、銅またはそれらの合金等を用いることができる。
外部接続端子や検査用端子の形状、間隔、数等は一般的な有機半導体素子と同様とすることができ、適宜設定される。
6). External Connection Terminal and Inspection Terminal In the present invention, for example, as shown in FIG. 6, even if an external connection terminal 52 such as an FPC connection portion or an inspection terminal 53 is formed around the display portion 6 on the substrate 2. Good.
In the present invention, the organic semiconductor layer can be formed so as to cover a part of the external connection terminal and the inspection terminal as described above.
The material used for the external connection terminal and the inspection terminal is not particularly limited as long as desired conductivity is obtained. For example, aluminum, silver, copper, or an alloy thereof can be used.
The shape, interval, number, and the like of the external connection terminals and inspection terminals can be the same as those of a general organic semiconductor element, and are set as appropriate.

7.層間絶縁層
本発明においては、図8および図9に例示するように、ソース電極3、ドレイン電極4、4a、有機半導体層6、ゲート電極8およびゲート絶縁層7の上に層間絶縁層10が形成されていてもよい。層間絶縁層は、後述する外部入出力電極とソース電極およびドレイン電極またはゲート電極とを絶縁するために設けられるものである。また、層間絶縁層には、外部入出力電極およびドレイン電極を接続するために、ドレイン電極上の一部にコンタクトホールが形成されている。
層間絶縁層の材料や厚みは、一般的な有機半導体素子に用いられるものと同様とすることができる。
層間絶縁層の形成方法としては、コンタクトホールを有する層間絶縁層を形成することができる方法であれば特に限定されるものではなく、例えばフォトリソグラフィ法、印刷法等が挙げられる。
7). Interlayer Insulating Layer In the present invention, as illustrated in FIGS. 8 and 9, an interlayer insulating layer 10 is formed on the source electrode 3, the drain electrodes 4, 4 a, the organic semiconductor layer 6, the gate electrode 8, and the gate insulating layer 7. It may be formed. The interlayer insulating layer is provided to insulate an external input / output electrode, which will be described later, and a source electrode, a drain electrode, or a gate electrode. In the interlayer insulating layer, a contact hole is formed in a part on the drain electrode in order to connect the external input / output electrode and the drain electrode.
The material and thickness of the interlayer insulating layer can be the same as those used for general organic semiconductor elements.
The method for forming the interlayer insulating layer is not particularly limited as long as it can form an interlayer insulating layer having a contact hole, and examples thereof include a photolithography method and a printing method.

8.コンタクトホール
本発明におけるコンタクトホールは、有機半導体層を貫通し、ドレイン電極に達するように形成されるものである。
8). Contact hole The contact hole in the present invention is formed so as to penetrate the organic semiconductor layer and reach the drain electrode.

コンタクトホールの態様は、有機半導体トラジスタの構造に応じて異なる。
トップゲートボトムコンタクト型の有機半導体トラジスタを有する有機半導体素子においては、図8に例示するようにゲート絶縁層7および有機半導体層6を貫通するコンタクトホール12aと層間絶縁層10を貫通する第2コンタクトホール12bとが形成される場合がある。この場合、コンタクトホール12aおよび第2コンタクトホール12bを合わせたコンタクトホールが、層間絶縁層10および有機半導体層6を貫通して形成されていればよい。
一方、ボトムゲートボトムコンタクト型の有機半導体トラジスタを有する有機半導体素子においては、図9に例示するように層間絶縁層10および有機半導体層6を貫通するコンタクトホール12が形成される。
The form of the contact hole differs depending on the structure of the organic semiconductor transistor.
In an organic semiconductor element having a top gate bottom contact type organic semiconductor transistor, a contact hole 12a that penetrates the gate insulating layer 7 and the organic semiconductor layer 6 and a second contact that penetrates the interlayer insulating layer 10 as illustrated in FIG. A hole 12b may be formed. In this case, the contact hole including the contact hole 12 a and the second contact hole 12 b may be formed so as to penetrate the interlayer insulating layer 10 and the organic semiconductor layer 6.
On the other hand, in an organic semiconductor element having a bottom gate bottom contact type organic semiconductor transistor, a contact hole 12 penetrating the interlayer insulating layer 10 and the organic semiconductor layer 6 is formed as illustrated in FIG.

また、コンタクトホールにおいて、有機半導体層の開口部の大きさと層間絶縁層やゲート絶縁層の開口部の大きさとは同じであってもよく異なっていてもよい。例えば図1に示すように有機半導体層6の開口部がゲート絶縁層7の開口部よりも大きくてもよく、図2に示すように有機半導体層6の開口部が層間絶縁層10の開口部よりも大きくてもよく、図8に示すように有機半導体層6の開口部がゲート絶縁層7の開口部よりも小さくてもよく、図9に示すように有機半導体層6の開口部が層間絶縁層10の開口部よりも小さくてもよい。   In the contact hole, the size of the opening of the organic semiconductor layer may be the same as or different from the size of the opening of the interlayer insulating layer or the gate insulating layer. For example, the opening of the organic semiconductor layer 6 may be larger than the opening of the gate insulating layer 7 as shown in FIG. 1, and the opening of the organic semiconductor layer 6 may be an opening of the interlayer insulating layer 10 as shown in FIG. The opening of the organic semiconductor layer 6 may be smaller than the opening of the gate insulating layer 7 as shown in FIG. 8, and the opening of the organic semiconductor layer 6 is an interlayer as shown in FIG. It may be smaller than the opening of the insulating layer 10.

有機半導体層にコンタクトホールを形成する方法としては、ソース電極、ドレイン電極およびデータ配線が形成された基材の全面に有機半導体層を形成した後、有機半導体層を真空紫外光を用いてエッチングする方法が好ましい。なお、有機半導体層にコンタクトホールを形成する方法については、後述の「B.有機半導体素子の製造方法」に詳しく記載するので、ここでの説明は省略する。
また、層間絶縁層やゲート絶縁層等にコンタクトホールを形成する方法としては、例えば各層を形成する際に同時にコンタクトホールを形成する方法を挙げることができる。具体的には、フォトリソグラフィ法、印刷法等が挙げられる。
As a method of forming a contact hole in the organic semiconductor layer, an organic semiconductor layer is formed on the entire surface of the base material on which the source electrode, the drain electrode, and the data wiring are formed, and then the organic semiconductor layer is etched using vacuum ultraviolet light. The method is preferred. The method for forming the contact hole in the organic semiconductor layer will be described in detail in “B. Manufacturing method of organic semiconductor element” described later, and thus the description thereof is omitted here.
As a method for forming contact holes in an interlayer insulating layer, a gate insulating layer, or the like, for example, a method of forming contact holes at the same time when forming each layer can be cited. Specific examples include a photolithography method and a printing method.

9.外部入出力電極
本発明においては、図8および図9に例示するように、層間絶縁層10上に、コンタクトホール12または第2コンタクトホール12bを通じてドレイン電極4、4aに接続された外部入出力電極11が形成されていてもよい。
9. External Input / Output Electrodes In the present invention, as illustrated in FIGS. 8 and 9, external input / output electrodes connected to the drain electrodes 4 and 4a through the contact hole 12 or the second contact hole 12b on the interlayer insulating layer 10 11 may be formed.

外部入出力電極およびドレイン電極の接続の態様は、有機半導体トラジスタの構造に応じて異なる。
トップゲートボトムコンタクト型の有機半導体トラジスタを有する有機半導体素子においては、図8に例示するように、ドレイン電極4aに接続された中間電極4bが形成され、ゲート絶縁層7および有機半導体層6を貫通するコンタクトホール12aと層間絶縁層10を貫通する第2コンタクトホール12bとが形成される場合がある。この場合、コンタクトホール12aを通じてドレイン電極4aおよび中間電極4bが接続され、第2コンタクトホール12bを通じて中間電極4bおよび外部入出力電極11が接続されていればよい。
一方、ボトムゲートボトムコンタクト型の有機半導体トラジスタを有する有機半導体素子においては、図9に例示するようにコンタクトホール12を通じてドレイン電極4および外部入出力電極11が接続される。
The connection mode of the external input / output electrode and the drain electrode differs depending on the structure of the organic semiconductor transistor.
In an organic semiconductor element having a top gate bottom contact type organic semiconductor transistor, an intermediate electrode 4b connected to the drain electrode 4a is formed and penetrates through the gate insulating layer 7 and the organic semiconductor layer 6 as illustrated in FIG. In some cases, a contact hole 12a to be formed and a second contact hole 12b penetrating the interlayer insulating layer 10 are formed. In this case, the drain electrode 4a and the intermediate electrode 4b may be connected through the contact hole 12a, and the intermediate electrode 4b and the external input / output electrode 11 may be connected through the second contact hole 12b.
On the other hand, in an organic semiconductor element having a bottom gate bottom contact type organic semiconductor transistor, the drain electrode 4 and the external input / output electrode 11 are connected through the contact hole 12 as illustrated in FIG.

外部入出力電極としては、一般的な有機半導体素子に用いられるものと同様とすることができる。例えば、本発明の有機半導体素子を表示装置の駆動に用いる場合は、画素電極を挙げることができる。また、本発明の有機半導体素子を圧力センサーや温度センサーに用いる場合は、入力電極を挙げることができる。
外部入出力電極に用いられる導電性材料としては、Al、Ti、Cr、Cu等の金属材料、ITO、IZO等の金属酸化物材料、カーボンペーストや銀ペースト等の導電性ペースト材料、PEDOT/PSS等の導電性高分子材料が挙げられる。
また、外部入出力電極の形成方法としては、一般的な電極の形成方法と同様とすることができる。
The external input / output electrodes can be the same as those used for general organic semiconductor elements. For example, when the organic semiconductor element of the present invention is used for driving a display device, a pixel electrode can be used. Moreover, when using the organic-semiconductor element of this invention for a pressure sensor or a temperature sensor, an input electrode can be mentioned.
Conductive materials used for external input / output electrodes include metal materials such as Al, Ti, Cr, and Cu, metal oxide materials such as ITO and IZO, conductive paste materials such as carbon paste and silver paste, and PEDOT / PSS. Examples thereof include conductive polymer materials such as
The external input / output electrode can be formed in the same manner as a general electrode formation method.

10.基材
本発明における基材は、上述した各層を支持するものである。
基材としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本発明の有機半導体素子の用途等に応じて任意の機能を有する基材を用いることができる。基材としては、ガラス基材等の可撓性を有さないリジット基材、および、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基材を挙げることができる。プラスチック樹脂としては、例えば、PET、PEN、PES、PI、PEEK、PC、PPSおよびPEI等を挙げることができる。
10. Base material The base material in this invention supports each layer mentioned above.
The substrate is not particularly limited as long as it has a predetermined self-supporting property, and a substrate having an arbitrary function can be used according to the use of the organic semiconductor element of the present invention. Examples of the base material include a rigid base material such as a glass base material and a flexible base material such as a film made of a plastic resin. Examples of the plastic resin include PET, PEN, PES, PI, PEEK, PC, PPS, and PEI.

また、基材は単一層からなるものであってもよく、または、複数の層が積層された構成を有するものであってもよい。複数の層が積層された構成を有する基材としては、上記プラスチック樹脂からなる基材上に、金属材料からなるバリア層が積層された構成を有するものを例示することができる。プラスチック樹脂からなる基材は、本発明の有機半導体素子を可撓性を有するフレキシブルなものにできるという利点を有する反面、表面に損傷を受けやすいという欠点を有することが指摘されている。しかしながら、バリア層が積層された基材を用いることにより、プラスチック樹脂からなる基材を用いる場合であっても、上記のような欠点を解消することができるという利点がある。   Further, the substrate may be composed of a single layer, or may have a configuration in which a plurality of layers are laminated. Examples of the substrate having a configuration in which a plurality of layers are laminated include those having a configuration in which a barrier layer made of a metal material is laminated on a substrate made of the plastic resin. It has been pointed out that a base material made of a plastic resin has an advantage that the organic semiconductor element of the present invention can be made flexible, but has a drawback that the surface is easily damaged. However, by using a base material on which a barrier layer is laminated, there is an advantage that the above-described drawbacks can be eliminated even when a base material made of a plastic resin is used.

基材の厚みは、通常、1mm以下であることが好ましく、中でも50μm〜700μmの範囲内であることが好ましい。なお、基材が複数の層が積層された構成を有するものである場合、上記厚みは各層の厚みの総和を意味する。   In general, the thickness of the substrate is preferably 1 mm or less, and more preferably in the range of 50 μm to 700 μm. In addition, when a base material has the structure by which the several layer was laminated | stacked, the said thickness means the sum total of the thickness of each layer.

11.その他の構成
本発明の有機半導体素子は、上述した各構成を有するものであれば特に限定されるものではなく、他にも必要な構成を適宜追加することが可能である。
11. Other Configurations The organic semiconductor element of the present invention is not particularly limited as long as it has the above-described configurations, and other necessary configurations can be added as appropriate.

(1)遮光層
本発明においては、有機半導体層上に遮光層が形成されていてもよい。遮光層は、有機半導体層への光照射を防ぐために設けられるものである。遮光層が形成されていることにより、オフ電流の増加や有機半導体層の経時的劣化を抑制することができる。
(1) Light Shielding Layer In the present invention, a light shielding layer may be formed on the organic semiconductor layer. The light shielding layer is provided to prevent light irradiation to the organic semiconductor layer. By forming the light shielding layer, an increase in off current and deterioration of the organic semiconductor layer over time can be suppressed.

遮光層に用いられる遮光性材料としては、有機半導体層が吸収する波長であって、オフ電流の増加や有機半導体層の劣化の原因となる波長の光を遮蔽することができるものであれば特に限定されるものではない。このような遮光性材料としては、例えば光を吸収する材料を挙げることができ、具体的には有機半導体層が吸収する波長にもよるが、カーボンブラック、チタンブラック、黒色酸化鉄等の金属酸化物、硫化ビスマス等の金属硫化物、フタロシアニンブラック、ニグロシン、アニリンブラック、ペリレンブラック等の黒色有機顔料、赤、緑、青等の有彩色有機顔料の混合物等を挙げることができる。また、光を散乱する材料を用いることもでき、具体的には酸化珪素、酸化アルミニウム、硫酸バリウム、酸化チタン、チタン酸バリウム等の無機物の微粒子、アクリル系樹脂、ジビニルベンゼン系樹脂、ベンゾグアナミン系樹脂、スチレン系樹脂、メラミン系樹脂、アクリル−スチレン系樹脂、ポリカーボネート系樹脂、ポリエチレン系樹脂、ポリ塩化ビニル系樹脂等の有機物の微粒子、あるいは、これらの2種以上の混合系の微粒子を挙げることができる。   The light-shielding material used for the light-shielding layer is a wavelength that can be absorbed by the organic semiconductor layer and can shield light having a wavelength that causes an increase in off-current or deterioration of the organic semiconductor layer. It is not limited. Examples of such a light-shielding material include a material that absorbs light. Specifically, although depending on the wavelength absorbed by the organic semiconductor layer, metal oxide such as carbon black, titanium black, and black iron oxide is used. And metal sulfides such as bismuth sulfide, black organic pigments such as phthalocyanine black, nigrosine, aniline black and perylene black, and mixtures of chromatic organic pigments such as red, green and blue. In addition, materials that scatter light can also be used. Specifically, inorganic fine particles such as silicon oxide, aluminum oxide, barium sulfate, titanium oxide, and barium titanate, acrylic resins, divinylbenzene resins, and benzoguanamine resins. And styrene resin, melamine resin, acrylic-styrene resin, polycarbonate resin, polyethylene resin, polyvinyl chloride resin and other organic fine particles, or a mixture of two or more of these fine particles. it can.

遮光層では、通常、上記の遮光性材料がバインダー樹脂に分散されている。バインダー樹脂としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の樹脂材料を挙げることができる。   In the light shielding layer, the above light shielding material is usually dispersed in a binder resin. Examples of the binder resin include resin materials such as acrylic resin, phenol resin, fluorine resin, epoxy resin, cardo resin, vinyl resin, imide resin, and novolac resin.

遮光層の形成位置としては、有機半導体層上に遮光層が形成されていればよく、例えば図8および図9に示すようにソース電極、ドレイン電極、有機半導体層、ゲート電極およびゲート絶縁層の上に遮光層を形成することができる。   The light shielding layer may be formed as long as the light shielding layer is formed on the organic semiconductor layer. For example, as shown in FIGS. 8 and 9, the source electrode, the drain electrode, the organic semiconductor layer, the gate electrode, and the gate insulating layer are formed. A light shielding layer can be formed thereon.

遮光層の形成方法としては、例えば、上記の遮光性材料およびバインダー樹脂を溶媒に溶解もしくは分散させた遮光層形成用塗工液を調製し、これを塗布する方法を挙げることができる。また、コンタクトホールを有する遮光層を形成する場合には、例えばフォトリソグラフィ法、印刷法等を挙げることができる。   Examples of the method for forming the light shielding layer include a method of preparing a light shielding layer forming coating solution prepared by dissolving or dispersing the light shielding material and the binder resin in a solvent, and applying the solution. Moreover, when forming the light shielding layer which has a contact hole, the photolithographic method, the printing method, etc. can be mentioned, for example.

(2)パッシベーション層
本発明においては、外部入出力電極を覆うようにパッシベーション層が形成されていてもよい。パッシベーション層は、空気中に存在する水分や酸素の作用により有機半導体層が劣化するのを防止するために設けられるものである。パッシベーション層が形成されていることにより、有機半導体層の劣化を防止することが可能になることから、経時的な劣化の少ない高性能な有機半導体素子とすることができる。
(2) Passivation layer In the present invention, a passivation layer may be formed so as to cover the external input / output electrodes. The passivation layer is provided to prevent the organic semiconductor layer from deteriorating due to the action of moisture and oxygen present in the air. Since the passivation layer is formed, it is possible to prevent the organic semiconductor layer from being deteriorated, so that a high-performance organic semiconductor element with little deterioration with time can be obtained.

パッシベーション層を構成する材料としては、空気中の水分や酸素を透過しにくく、有機半導体層の劣化を所望の程度に防止できるものであれば特に限定されるものではなく、例えば、アクリル樹脂やフッ素系樹脂等を挙げることができる。   The material constituting the passivation layer is not particularly limited as long as it does not easily transmit moisture and oxygen in the air and can prevent deterioration of the organic semiconductor layer to a desired degree. For example, acrylic resin or fluorine Based resins and the like.

パッシベーション層の厚みは、パッシベーション層を構成する材料等に応じて適宜調整されるものであるが、例えば0.1μm〜100μmの範囲内であることが好ましく、中でも1μm〜10μmの範囲内であることが好ましい。   The thickness of the passivation layer is appropriately adjusted according to the material constituting the passivation layer, but is preferably in the range of, for example, 0.1 μm to 100 μm, and more preferably in the range of 1 μm to 10 μm. Is preferred.

パッシベーション層の形成方法としては、所望の有機半導体層の劣化防止機能を有するパッシベーション層を形成することが可能な方法であれば特に限定されず、一般的な有機半導体素子のパッシベーション層を形成する際に用いられる方法と同様とすることができる。   A method for forming a passivation layer is not particularly limited as long as it can form a passivation layer having a function of preventing deterioration of a desired organic semiconductor layer. When forming a passivation layer for a general organic semiconductor element It can be the same as the method used for.

12.用途
本発明の有機半導体素子の用途としては、例えば、TFT方式を用いる表示装置のTFTアレイ基板として用いることができる。このような表示装置としては例えば、液晶表示装置、電気泳動表示装置、有機EL表示装置等を挙げることができる。また、有機半導体素子は、温度センサーや圧力センサー等に用いることもできる。
12 Application As an application of the organic semiconductor element of the present invention, for example, it can be used as a TFT array substrate of a display device using a TFT method. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and an organic EL display device. The organic semiconductor element can also be used for a temperature sensor, a pressure sensor, or the like.

13.有機半導体素子の製造方法
本発明の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B.有機半導体素子の製造方法」の項において説明する方法を用いることができる。
13. Manufacturing method of organic semiconductor element The manufacturing method of the organic semiconductor element of the present invention is not particularly limited as long as it is a method capable of manufacturing the organic semiconductor element having the above-described configuration. As such a method, for example, the method described in the section of “B. Manufacturing method of organic semiconductor element” described later can be used.

B.有機半導体素子の製造方法
本発明の有機半導体素子の製造方法は、金属材料を含むソース電極、ドレイン電極およびデータ配線が形成された基材上に、有機半導体層を形成する有機半導体層形成工程と、上記ドレイン電極に達するコンタクトホールが形成されるコンタクトホール領域以外の上記ソース電極、上記ドレイン電極および上記データ配線が形成されている電極領域、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域の上記有機半導体層上にレジスト層を形成し、上記レジスト層および上記有機半導体層に真空紫外光を照射することにより、上記レジスト層が形成されていない部位の上記有機半導体層をエッチングし、上記レジスト層を除去する有機半導体層パターニング工程とを有することを特徴とする。
B. Manufacturing method of organic semiconductor element An organic semiconductor element manufacturing method of the present invention includes an organic semiconductor layer forming step of forming an organic semiconductor layer on a substrate on which a source electrode, a drain electrode, and a data wiring including a metal material are formed. The source electrode other than the contact hole region where the contact hole reaching the drain electrode is formed, the electrode region where the drain electrode and the data wiring are formed, and the channel region between the source electrode and the drain electrode A resist layer is formed on the organic semiconductor layer, and the resist layer and the organic semiconductor layer are irradiated with vacuum ultraviolet light to etch the organic semiconductor layer in a portion where the resist layer is not formed, and the resist And an organic semiconductor layer patterning step for removing the layer.

本発明の有機半導体素子の製造方法について図を用いて説明する。
図4(a)〜(g)および図5(a)〜(d)は本発明の有機半導体素子の製造方法の一例を示す工程図である。
まず、図4(a)に示すように、ソース電極3およびドレイン電極4aが形成された基材2を準備する。次に、図4(b)に示すように、基材2の全面に有機半導体層6を形成する有機半導体層形成工程を行う。
次に、図4(c)に示すように、ソース電極3およびドレイン電極4aの間のチャネル領域21ならびにコンタクトホールが形成されるコンタクトホール領域23以外のソース電極3およびドレイン電極4aが形成されている電極領域22の有機半導体層6上にレジスト層31を形成する。次いで、図4(d)〜(e)に示すように、レジスト層31および有機半導体層6に真空紫外光Lを照射することにより、レジスト層31が形成されていない部位の有機半導体層6をエッチングする。その後、図4(f)に示すように、レジスト層31を除去する。これにより、ソース電極3およびドレイン電極4aを覆うように、コンタクトホール12aを有する有機半導体層6が形成される。このようにして有機半導体層パターニング工程を行う。
次に、図4(g)に示すように、コンタクトホール12aが形成されるコンタクトホール領域23以外に有機半導体層6を覆うようにゲート絶縁層7を形成する。次いで、図5(a)に示すようにゲート絶縁層7上にゲート電極8を形成する。また、図5(a)に示すようにゲート絶縁層7上にコンタクトホール12aを通じてドレイン電極4aに接続された中間電極4bを形成する。
次に、図5(b)に示すように第2コンタクトホール12bが形成される第2コンタクトホール領域以外に、ゲート電極8および中間電極4bを覆うように遮光層9を形成する。次いで、図5(c)に示すように遮光層9上に、第2コンタクトホール12bが形成される第2コンタクトホール領域以外に層間絶縁層10を形成する層間絶縁層形成工程を行う。続いて、図5(d)に示すように層間絶縁層10上に、第2コンタクトホール12bを通じて中間電極4bに接続された外部入出力電極11を形成する外部入出力電極形成工程を行う。
The manufacturing method of the organic semiconductor element of this invention is demonstrated using figures.
4 (a) to 4 (g) and FIGS. 5 (a) to 5 (d) are process diagrams showing an example of the method for producing an organic semiconductor element of the present invention.
First, as shown in FIG. 4A, a base material 2 on which a source electrode 3 and a drain electrode 4a are formed is prepared. Next, as shown in FIG. 4B, an organic semiconductor layer forming step for forming the organic semiconductor layer 6 on the entire surface of the substrate 2 is performed.
Next, as shown in FIG. 4C, the source electrode 3 and the drain electrode 4a other than the channel region 21 between the source electrode 3 and the drain electrode 4a and the contact hole region 23 in which the contact hole is formed are formed. A resist layer 31 is formed on the organic semiconductor layer 6 in the electrode region 22. Next, as shown in FIGS. 4D to 4E, the resist layer 31 and the organic semiconductor layer 6 are irradiated with vacuum ultraviolet light L, so that the organic semiconductor layer 6 in a region where the resist layer 31 is not formed is applied. Etch. Thereafter, as shown in FIG. 4F, the resist layer 31 is removed. Thereby, the organic semiconductor layer 6 having the contact hole 12a is formed so as to cover the source electrode 3 and the drain electrode 4a. In this way, the organic semiconductor layer patterning step is performed.
Next, as shown in FIG. 4G, the gate insulating layer 7 is formed so as to cover the organic semiconductor layer 6 in addition to the contact hole region 23 where the contact hole 12a is formed. Next, a gate electrode 8 is formed on the gate insulating layer 7 as shown in FIG. Further, as shown in FIG. 5A, an intermediate electrode 4b connected to the drain electrode 4a through the contact hole 12a is formed on the gate insulating layer 7.
Next, as shown in FIG. 5B, the light shielding layer 9 is formed so as to cover the gate electrode 8 and the intermediate electrode 4b in addition to the second contact hole region where the second contact hole 12b is formed. Next, as shown in FIG. 5C, an interlayer insulating layer forming step is performed on the light shielding layer 9 to form an interlayer insulating layer 10 in a region other than the second contact hole region where the second contact hole 12b is formed. Subsequently, as shown in FIG. 5D, an external input / output electrode forming step for forming the external input / output electrode 11 connected to the intermediate electrode 4b through the second contact hole 12b on the interlayer insulating layer 10 is performed.

本発明においては、チャネル領域およびコンタクトホール領域以外の電極領域の有機半導体層上にレジスト層を形成することから、図4(d)〜(e)に示すように真空紫外光Lを照射して有機半導体層6をエッチングする際、コンタクトホール領域23を除いてソース電極3およびドレイン電極4aは有機半導体層6およびレジスト層31で覆われている。そのため、ソース電極3およびドレイン電極4aが酸素と接触するのを防ぐことができる。さらに、ソース電極3およびドレイン電極4aに、高エネルギー光である紫外領域の光、とりわけ高エネルギーである真空紫外光Lが照射されるのを防ぐことができる。なお、図4(a)〜(g)および図5(a)〜(d)にはデータ配線が図示されていないが、データ配線についてもソース電極およびドレイン電極と同様に酸素との接触および真空紫外光の照射を防ぐことができる。
したがって本発明においては、有機半導体層パターニング工程にて真空紫外光を用いて有機半導体層をエッチングする際に、ソース電極、ドレイン電極およびデータ配線が酸化されるのを抑制することが可能であり、電極性能の低下や断線を抑えることができるとともに、ソース電極およびドレイン電極と有機半導体層との電気的接続性を向上させることができる。
In the present invention, a resist layer is formed on the organic semiconductor layer in the electrode region other than the channel region and the contact hole region, so that the vacuum ultraviolet light L is irradiated as shown in FIGS. When etching the organic semiconductor layer 6, the source electrode 3 and the drain electrode 4 a are covered with the organic semiconductor layer 6 and the resist layer 31 except for the contact hole region 23. Therefore, the source electrode 3 and the drain electrode 4a can be prevented from coming into contact with oxygen. Furthermore, it is possible to prevent the source electrode 3 and the drain electrode 4a from being irradiated with high-energy light in the ultraviolet region, particularly high-energy vacuum ultraviolet light L. Although data wiring is not shown in FIGS. 4A to 4G and FIGS. 5A to 5D, oxygen contact and vacuum are also applied to the data wiring as in the case of the source electrode and the drain electrode. Irradiation with ultraviolet light can be prevented.
Therefore, in the present invention, when the organic semiconductor layer is etched using vacuum ultraviolet light in the organic semiconductor layer patterning step, it is possible to suppress the source electrode, the drain electrode and the data wiring from being oxidized, It is possible to suppress a decrease in electrode performance and disconnection, and to improve electrical connectivity between the source and drain electrodes and the organic semiconductor layer.

また本発明によれば、コンタクトホール領域の有機半導体層上にはレジスト層を形成せず、真空紫外光を用いて有機半導体層をエッチングすることで有機半導体層にコンタクトホールを形成することから、コンタクトホール領域のドレイン電極の厚みが薄くなるのを抑制することができる。したがって、ドレイン電極と外部入出力電極との接触不良を抑えることができ、電気的信頼性の高い有機半導体素子を得ることができる。
ここで、従来のように各層を積層した後にレーザーエッチング法によりコンタクトホールを形成する場合には、レーザー照射部分のドレイン電極が損傷を受けることから、コンタクトホール領域とコンタクトホール領域以外の領域とでドレイン電極の厚みを均一にすることは困難である。
これに対し本発明においては、真空紫外光を用いて有機半導体層をエッチングすることによりコンタクトホールを形成しており、真空紫外光はレーザーに比べてエネルギーが低いため、真空紫外光照射部分のドレイン電極までエッチングされるのを防ぐことができ、コンタクトホール領域とコンタクトホール領域以外の領域とで厚みの均一なドレイン電極を得ることが可能である。
According to the present invention, a resist layer is not formed on the organic semiconductor layer in the contact hole region, and the contact hole is formed in the organic semiconductor layer by etching the organic semiconductor layer using vacuum ultraviolet light. It can be suppressed that the drain electrode in the contact hole region is thin. Therefore, contact failure between the drain electrode and the external input / output electrode can be suppressed, and an organic semiconductor element with high electrical reliability can be obtained.
Here, when the contact hole is formed by laser etching after laminating each layer as in the prior art, the drain electrode of the laser irradiated portion is damaged, so that the contact hole region and the region other than the contact hole region are damaged. It is difficult to make the thickness of the drain electrode uniform.
On the other hand, in the present invention, contact holes are formed by etching the organic semiconductor layer using vacuum ultraviolet light. Since vacuum ultraviolet light has lower energy than laser, the drain of the vacuum ultraviolet light irradiated portion Etching to the electrode can be prevented, and a drain electrode having a uniform thickness can be obtained in the contact hole region and a region other than the contact hole region.

以下、本発明の有機半導体素子の製造方法における各工程について説明する。   Hereinafter, each process in the manufacturing method of the organic-semiconductor element of this invention is demonstrated.

1.有機半導体層形成工程
本発明における有機半導体層形成工程は、金属材料を含むソース電極、ドレイン電極およびデータ配線が形成された基材上に、有機半導体層を形成する工程である。
1. Organic Semiconductor Layer Forming Step The organic semiconductor layer forming step in the present invention is a step of forming an organic semiconductor layer on a base material on which a source electrode, a drain electrode, and a data wiring containing a metal material are formed.

なお、有機半導体層に用いられる有機半導体材料等については、上述した「A.有機半導体素子」の項で記載したので、ここでの説明は省略する。   Since the organic semiconductor material used for the organic semiconductor layer is described in the above-mentioned section “A. Organic semiconductor element”, description thereof is omitted here.

有機半導体層の形成方法としては、例えば、有機半導体材料が溶媒に可溶である場合は、有機半導体材料を溶媒に溶解して有機半導体層形成用塗工液を調製した後、これを基材上の塗布する方法が挙げられる。塗布方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等を挙げることができる。一方、有機半導体材料が溶媒に不溶である場合は、例えば、真空蒸着法等のドライプロセスが挙げられる。   As a method for forming the organic semiconductor layer, for example, when the organic semiconductor material is soluble in a solvent, the organic semiconductor material is dissolved in the solvent to prepare a coating solution for forming an organic semiconductor layer, which is then used as a base material. The method of apply | coating above is mentioned. Examples of the coating method include spin coating, die coating, roll coating, bar coating, LB, dip coating, spray coating, blade coating, and casting. On the other hand, when the organic semiconductor material is insoluble in a solvent, for example, a dry process such as a vacuum deposition method can be used.

また、有機半導体層が形成される基材上には、ソース電極、ドレイン電極およびデータ配線の他に、外部接続端子や検査用端子等の端子が形成されていてもよい。
なお、基材、ソース電極、ドレイン電極、データ配線および端子等については、上述の「A.有機半導体素子」の項に記載したので、ここでの説明は省略する。
In addition to the source electrode, the drain electrode, and the data wiring, terminals such as an external connection terminal and an inspection terminal may be formed on the base material on which the organic semiconductor layer is formed.
The base material, the source electrode, the drain electrode, the data wiring, the terminal, and the like are described in the above-mentioned section “A. Organic semiconductor element”, and thus the description thereof is omitted here.

2.有機半導体層パターニング工程
本発明における有機半導体層パターニング工程は、上記ドレイン電極に達するコンタクトホールが形成されるコンタクトホール領域以外の上記ソース電極、上記ドレイン電極および上記データ配線が形成されている電極領域、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域の上記有機半導体層上にレジスト層を形成し、上記レジスト層および上記有機半導体層に真空紫外光を照射することにより、上記レジスト層が形成されていない部位の上記有機半導体層をエッチングし、上記レジスト層を除去する工程である。
2. Organic semiconductor layer patterning step The organic semiconductor layer patterning step in the present invention comprises the source region other than the contact hole region where the contact hole reaching the drain electrode is formed, the electrode region where the drain electrode and the data wiring are formed, And a resist layer is formed on the organic semiconductor layer in the channel region between the source electrode and the drain electrode, and the resist layer is formed by irradiating the resist layer and the organic semiconductor layer with vacuum ultraviolet light. This is a step of etching the organic semiconductor layer at a portion not exposed to remove the resist layer.

レジスト層は、真空紫外光を用いた有機半導体層のエッチング時に真空紫外光を遮蔽するものである。レジスト層の真空紫外光の遮蔽性としては、照射される真空紫外光の波長に応じて適宜決定すればよい。具体的には、レジスト層の真空紫外光の透過率が10%以下であることが好ましく、特に3%以下、さらには1%以下であることが好ましい。   The resist layer shields vacuum ultraviolet light when the organic semiconductor layer is etched using vacuum ultraviolet light. What is necessary is just to determine suitably as the shielding property of the vacuum ultraviolet light of a resist layer according to the wavelength of the irradiated vacuum ultraviolet light. Specifically, the vacuum ultraviolet light transmittance of the resist layer is preferably 10% or less, particularly preferably 3% or less, and more preferably 1% or less.

また、レジスト層は、真空紫外光を用いた有機半導体層のエッチング時に酸素を遮蔽するものであることが好ましい。これにより、ソース電極、ドレイン電極およびデータ配線の酸化をさらに抑制することができる。レジスト層の酸素の遮蔽性としては、具体的には、レジスト層の酸素透過率が、温度23℃、湿度90%の条件下において1cc/m/day/atm以下であることが好ましい。ここで、酸素透過率は、モダンコントロール(株)製の酸素ガス透過率測定装置OX−TRAN 2/20を用いて測定した値である。 The resist layer is preferably one that shields oxygen during etching of the organic semiconductor layer using vacuum ultraviolet light. Thereby, the oxidation of the source electrode, the drain electrode and the data wiring can be further suppressed. As for the oxygen shielding property of the resist layer, specifically, the oxygen permeability of the resist layer is preferably 1 cc / m 2 / day / atm or less under conditions of a temperature of 23 ° C. and a humidity of 90%. Here, the oxygen permeability is a value measured using an oxygen gas permeability measuring device OX-TRAN 2/20 manufactured by Modern Control Co., Ltd.

レジスト層に用いられる材料としては、照射される真空紫外光に対して所定の遮蔽性を有するレジスト層が得られるものであれば特に限定されるものではない。このような材料としては、例えば、PVP、PVA、PMMA、PS、ポリエチレンオキサイド、水系エポキシ樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド、カルド系樹脂等を挙げることができる。これらの材料は1種類のみ用いてもよく2種類以上を混合して用いてもよい。   The material used for the resist layer is not particularly limited as long as a resist layer having a predetermined shielding property against the irradiated vacuum ultraviolet light can be obtained. Examples of such materials include PVP, PVA, PMMA, PS, polyethylene oxide, water-based epoxy resin, epoxy resin, acrylic resin, polyimide, cardo resin, and the like. These materials may be used alone or in combination of two or more.

レジスト層は、ソース電極およびドレイン電極の間のチャネル領域、ならびに、コンタクトホールが形成されるコンタクトホール領域以外のソース電極、ドレイン電極およびデータ配線が形成されている電極領域の有機半導体層上に形成される。レジスト層は、真空紫外光を用いて有機半導体層をエッチングする際に、真空紫外光に対するマスクとして用いられる。そのため、レジスト層のパターン形状は、エッチング後の有機半導体層のパターン形状と同一になる。なお、エッチング後の有機半導体層の形成位置については、上記「A,有機半導体素子」の項に記載したので、ここでの説明は省略する。   The resist layer is formed on the organic semiconductor layer in the channel region between the source electrode and the drain electrode and the electrode region in which the source electrode, the drain electrode, and the data wiring other than the contact hole region where the contact hole is formed are formed. Is done. The resist layer is used as a mask for vacuum ultraviolet light when the organic semiconductor layer is etched using vacuum ultraviolet light. Therefore, the pattern shape of the resist layer is the same as the pattern shape of the organic semiconductor layer after etching. The formation position of the organic semiconductor layer after the etching is described in the above section “A, organic semiconductor element”, and thus the description thereof is omitted here.

レジスト層の厚みとしては、真空紫外光に対して所定の遮蔽性が得られる程度であれば特に限定されるものではないが、100μm以下であることが好ましく、特に0.1μm〜10μmの範囲内、さらには0.3μm〜1μmの範囲内であることが好ましい。   The thickness of the resist layer is not particularly limited as long as a predetermined shielding property against vacuum ultraviolet light can be obtained, but is preferably 100 μm or less, and particularly within a range of 0.1 μm to 10 μm. Furthermore, it is preferable to be within the range of 0.3 μm to 1 μm.

レジスト層の形成方法としては、所定の領域の有機半導体層上にレジスト層を形成することが可能であれば特に限定されるものではなく、例えば、フォトリソグラフィ法や、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、グラビアオフセット印刷法等の印刷法を挙げることができる。   The method for forming the resist layer is not particularly limited as long as the resist layer can be formed on the organic semiconductor layer in a predetermined region. For example, a photolithography method, an inkjet method, a screen printing method, Examples of the printing method include pad printing, flexographic printing, microcontact printing, gravure printing, offset printing, and gravure offset printing.

有機半導体層をパターニングするに際しては、真空紫外光をレジスト層および有機半導体層に照射することによって、レジスト層が形成されていない部位の有機半導体層を除去する。
ここで、「真空紫外光」とは、波長が10nm〜200nmの範囲内である紫外線をいう。本発明に用いられる真空紫外光としては、有機半導体層を所望の時間内に除去できる波長を有していれば特に限定されるものではなく、有機半導体層を構成する有機半導体材料の種類に応じて適切な波長の真空紫外光を用いればよい。中でも、真空紫外光の波長は126nm〜193nmの範囲内、さらに172nmであることが好ましい。このような波長範囲の真空紫外光を用いることにより、有機半導体層を構成する有機半導体材料の種類に関わらず、有機半導体層を短時間でパターニングすることが可能になるからである。
When patterning the organic semiconductor layer, the portion of the organic semiconductor layer where the resist layer is not formed is removed by irradiating the resist layer and the organic semiconductor layer with vacuum ultraviolet light.
Here, “vacuum ultraviolet light” refers to ultraviolet light having a wavelength in the range of 10 nm to 200 nm. The vacuum ultraviolet light used in the present invention is not particularly limited as long as it has a wavelength capable of removing the organic semiconductor layer within a desired time, and depends on the type of organic semiconductor material constituting the organic semiconductor layer. Thus, vacuum ultraviolet light having an appropriate wavelength may be used. Among these, the wavelength of vacuum ultraviolet light is preferably in the range of 126 nm to 193 nm, and more preferably 172 nm. This is because by using vacuum ultraviolet light in such a wavelength range, the organic semiconductor layer can be patterned in a short time regardless of the type of organic semiconductor material constituting the organic semiconductor layer.

真空紫外光の照射に用いられる光源としては、例えば、エキシマランプ、低圧水銀ランプ、その他種々の光源を挙げることができる。
また、真空紫外光の照射量としては、有機半導体層をエッチングできる範囲内であれば特に限定されるものではなく、有機半導体層を構成する有機半導体材料の種類や、真空紫外光の波長等によって適宜調整すればよい。
Examples of the light source used for irradiation with vacuum ultraviolet light include an excimer lamp, a low-pressure mercury lamp, and various other light sources.
Further, the amount of irradiation with vacuum ultraviolet light is not particularly limited as long as the organic semiconductor layer can be etched. Depending on the type of organic semiconductor material constituting the organic semiconductor layer, the wavelength of vacuum ultraviolet light, and the like. What is necessary is just to adjust suitably.

真空紫外光の照射方法としては、レジスト層および有機半導体層に均一な照射量で真空紫外光を照射できる方法であれば特に限定されない。このような照射方法としては、例えば、レジスト層および有機半導体層の全面を同時に照射する方法、および、光源またはレジスト層および有機半導体層が形成された基材の少なくとも一方を移動させながら、レジスト層および有機半導体層の全面を順次に照射する方法を挙げることができる。
中でも、後者の方法を用いることが好ましい。その理由は次の通りである。すなわち、真空紫外光は指向性のない分散光であるため、レジスト層および有機半導体層の全面を同時に照射する方法では、例えば、大面積のレジスト層および有機半導体層に真空紫外光を照射する場合に、中央部と端部とで真空紫外光の照射量に差が生じてしまう可能性がある。しかしながら、レジスト層および有機半導体層の全面を順次に照射する方法によれば、たとえ大面積のレジスト層および有機半導体層に真空紫外光を照射する場合であっても、全面に対して均一に真空紫外光を照射することが容易になるからである。
The irradiation method of vacuum ultraviolet light is not particularly limited as long as it is a method capable of irradiating the resist layer and the organic semiconductor layer with vacuum ultraviolet light with a uniform irradiation amount. Examples of such an irradiation method include a method of simultaneously irradiating the entire surface of the resist layer and the organic semiconductor layer, and a resist layer while moving at least one of the light source or the substrate on which the resist layer and the organic semiconductor layer are formed. And a method of sequentially irradiating the entire surface of the organic semiconductor layer.
Of these, the latter method is preferably used. The reason is as follows. That is, since vacuum ultraviolet light is non-directional dispersed light, the method of simultaneously irradiating the entire surface of the resist layer and the organic semiconductor layer, for example, when irradiating vacuum ultraviolet light to a large-area resist layer and organic semiconductor layer In addition, there is a possibility that a difference occurs in the irradiation amount of the vacuum ultraviolet light between the central portion and the end portion. However, according to the method of sequentially irradiating the entire surface of the resist layer and the organic semiconductor layer, the vacuum is uniformly applied to the entire surface even when the resist layer and the organic semiconductor layer having a large area are irradiated with vacuum ultraviolet light. This is because it becomes easy to irradiate ultraviolet light.

また、上記の順次に照射する方法の中でも、レジスト層および有機半導体層が形成された基材を固定し、光源を移動させながら照射する方法を用いることが好ましい。このような方法によれば、大面積のレジスト層および有機半導体層に均一に真空紫外光を照射することが容易になるからである。   Further, among the above-described sequential irradiation methods, it is preferable to use a method in which the substrate on which the resist layer and the organic semiconductor layer are formed is fixed and the light source is moved. This is because according to such a method, it becomes easy to uniformly irradiate vacuum ultraviolet light to a large-area resist layer and organic semiconductor layer.

真空紫外光の光源は、1つであってもよく、複数を用いてもよい。また、複数個の光源を用いる場合において、真空紫外光の照射方法として光源を移動させながら照射する方法を用いる場合は、複数個の光源を同時に移動させてもよく、個別に移動させてもよい。   There may be one vacuum ultraviolet light source or a plurality of light sources. In addition, when using a plurality of light sources, when using a method of irradiating while moving the light source as a method of irradiating the vacuum ultraviolet light, the plurality of light sources may be moved simultaneously or individually. .

レジスト層の除去方法としては、一般的なレジスト層の除去方法を用いることができ、ウェットプロセスおよびドライプロセスのいずれも適用することができる。   As a method for removing the resist layer, a general method for removing a resist layer can be used, and both a wet process and a dry process can be applied.

3.ゲート電極形成工程
本発明においては、ゲート電極を形成するゲート電極形成工程が行われる。
ゲート電極形成工程の順序は、有機半導体トラジスタの構造に応じて適宜選択される。
なお、ゲート電極の材料および形成方法等については、上述した「A.有機半導体素子」の項に記載したので、ここでの説明は省略する。
3. Gate electrode formation process In this invention, the gate electrode formation process which forms a gate electrode is performed.
The order of the gate electrode forming step is appropriately selected according to the structure of the organic semiconductor transistor.
In addition, since it described in the above-mentioned item of "A. organic-semiconductor element" about the material of a gate electrode, a formation method, etc., description here is abbreviate | omitted.

4.ゲート絶縁層形成工程
本発明においては、ゲート絶縁層を形成するゲート絶縁層形成工程が行われる。
ゲート絶縁層形成工程の順序は、有機半導体トラジスタの構造に応じて適宜選択される。
なお、ゲート絶縁層の材料および形成方法等については、上述した「A.有機半導体素子」の項に記載したので、ここでの説明は省略する。
4). Gate Insulating Layer Forming Step In the present invention, a gate insulating layer forming step for forming a gate insulating layer is performed.
The order of the gate insulating layer forming step is appropriately selected according to the structure of the organic semiconductor transistor.
In addition, since it described in the above-mentioned item of "A. Organic-semiconductor element" about the material of a gate insulating layer, a formation method, etc., description here is abbreviate | omitted.

5.層間絶縁層形成工程
本発明においては、上記ソース電極、ドレイン電極、有機半導体層、ゲート電極およびゲート絶縁層の上に、コンタクトホールを有する層間絶縁層を形成する層間絶縁層形成工程を行ってもよい。
なお、層間絶縁層の材料および形成方法等については、上述した「A.有機半導体素子」の項に記載したので、ここでの説明は省略する。
5. Interlayer insulating layer forming step In the present invention, an interlayer insulating layer forming step of forming an interlayer insulating layer having a contact hole on the source electrode, drain electrode, organic semiconductor layer, gate electrode and gate insulating layer may be performed. Good.
In addition, since it described in the above-mentioned "A. organic-semiconductor element" about the material, formation method, etc. of an interlayer insulation layer, description here is abbreviate | omitted.

6.外部入出力電極形成工程
本発明においては、上記層間絶縁層上に、上記コンタクトホールを通じて上記ドレイン電極に接続された外部入出力電極を形成する外部入出力電極形成工程を行ってもよい。
なお、外部入出力電極の材料および形成方法等については、上述した「A.有機半導体素子」の項に記載したので、ここでの説明は省略する。
6). External Input / Output Electrode Formation Step In the present invention, an external input / output electrode formation step of forming an external input / output electrode connected to the drain electrode through the contact hole may be performed on the interlayer insulating layer.
Note that the materials and forming methods of the external input / output electrodes are described in the above-mentioned section “A. Organic semiconductor element”, and thus the description thereof is omitted here.

7.その他の工程
本発明の有機半導体素子の製造方法は、上述した各工程を有する製造方法であれば特に限定されず、必要な工程を適宜選択して追加することができる。
7). Other Steps The method for producing the organic semiconductor element of the present invention is not particularly limited as long as it is a production method having the above-described steps, and necessary steps can be appropriately selected and added.

(1)遮光層形成工程
本発明においては、有機半導体層上に遮光層を形成する遮光層形成工程を行ってもよい。
なお、遮光層の材料および形成方法等については、上述した「A.有機半導体素子」の項に記載したので、ここでの説明は省略する。
(1) Light shielding layer formation process In this invention, you may perform the light shielding layer formation process which forms a light shielding layer on an organic-semiconductor layer.
In addition, since it described in the item of the above-mentioned "A. organic-semiconductor element" about the material, formation method, etc. of a light shielding layer, description here is abbreviate | omitted.

(2)パッシベーション層形成工程
本発明においては、有機半導体素子の各層を覆うようにパッシベーション層を形成するパッシベーション層形成工程を行ってもよい。
なお、パッシベーション層の材料および形成方法等については、上述した「A.有機半導体素子」の項に記載したので、ここでの説明は省略する。
(2) Passivation layer formation process In this invention, you may perform the passivation layer formation process which forms a passivation layer so that each layer of an organic-semiconductor element may be covered.
In addition, since it described in the above-mentioned "A. organic-semiconductor element" about the material, formation method, etc. of a passivation layer, description here is abbreviate | omitted.

8.有機半導体素子
本発明の有機半導体素子の製造方法により製造される有機半導体素子は、ボトムゲートボトムコンタクト型またはトップゲートボトムコンタクト型の有機トランジスタを有するものである。なお、有機半導体素子については、「A.有機半導体素子」の項に記載したので、ここでの説明は省略する。
8). Organic Semiconductor Device An organic semiconductor device manufactured by the method for manufacturing an organic semiconductor device of the present invention has a bottom gate bottom contact type or top gate bottom contact type organic transistor. In addition, since it described in the term of "A. organic semiconductor element" about the organic semiconductor element, description here is abbreviate | omitted.

本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

以下に実施例および比較例を示し、本発明をさらに詳細に説明する。   Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples.

[実施例1]
ガラス基材上の全面に銀を厚み40nmでスパッタ蒸着した。次に、銀スパッタ膜上にポジ型フォトレジストをスピンコートにて塗布してレジスト層を形成し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。次いで、エッチング処理を施して、レジスト層が形成されていない部位の銀スパッタ膜をエッチングした後、レジスト層を除去した。これにより、ソース電極、ドレイン電極およびデータ配線を形成した。
[Example 1]
Silver was sputter-deposited with a thickness of 40 nm on the entire surface of the glass substrate. Next, a positive photoresist was applied onto the sputtered silver film by spin coating to form a resist layer, and the resist layer was patterned through an exposure and development process using a photomask. Next, an etching process was performed to etch the silver sputtered film at a portion where the resist layer was not formed, and then the resist layer was removed. Thereby, a source electrode, a drain electrode and a data wiring were formed.

次に、チオフェン系ポリマーをキシレンに固形分濃度1wt%にて溶解させた有機半導体のキシレン溶液を準備し、ソース電極、ドレイン電極およびデータ配線を形成した基材表面にスピンコートにて塗布し、膜厚50nmの有機半導体層を基材全面に形成した。次いで、ポジ型レジストを有機半導体層上にスピンコートしてレジスト層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、レジスト層をパターニングし、チャネル領域ならびにソース電極、ドレイン電極およびデータ配線を覆うようにレジスト層を形成した。この際、コンタクトホールが形成されるコンタクトホール領域にはレジスト層が形成されないようにした。
次に、大気下で、波長172nm、照度3mW/cmの真空紫外線を60秒間照射し、レジスト層で覆われている部位以外の有機半導体層をエッチング除去し、有機半導体層のパターニングを行った。その後、レジスト層を除去した。
Next, a xylene solution of an organic semiconductor in which a thiophene polymer is dissolved in xylene at a solid content concentration of 1 wt% is prepared, and applied to the surface of the substrate on which the source electrode, the drain electrode, and the data wiring are formed by spin coating, An organic semiconductor layer having a thickness of 50 nm was formed on the entire surface of the substrate. Next, a positive resist is spin-coated on the organic semiconductor layer to form a resist layer, exposure through a photomask and an alkali development process are performed, the resist layer is patterned, a channel region, a source electrode, a drain electrode, and data A resist layer was formed so as to cover the wiring. At this time, the resist layer is not formed in the contact hole region where the contact hole is formed.
Next, in the atmosphere, vacuum ultraviolet rays having a wavelength of 172 nm and an illuminance of 3 mW / cm 2 were irradiated for 60 seconds, the organic semiconductor layer other than the portion covered with the resist layer was removed by etching, and the organic semiconductor layer was patterned. . Thereafter, the resist layer was removed.

次に、有機半導体層まで形成された基材上に、紫外線感光性アクリル系樹脂をスピンコートしてゲート絶縁層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、ゲート絶縁層のパターニングを行った。この際、ゲート絶縁層にコンタクトホールが形成されるようにパターニングした。次いで、150℃のオーブンにて加熱硬化させ、膜厚1μmのゲート絶縁層を形成した。   Next, a gate insulating layer is formed by spin-coating an ultraviolet-sensitive acrylic resin on the base material formed up to the organic semiconductor layer, performing an exposure through a photomask and an alkali developing process, Patterning was performed. At this time, patterning was performed so that a contact hole was formed in the gate insulating layer. Subsequently, it was heat-cured in an oven at 150 ° C. to form a gate insulating layer having a thickness of 1 μm.

次に、ゲート絶縁層まで形成された基材上に、Alを厚み200nmでスパッタ蒸着した。続いて、Alスパッタ膜上にポジ型フォトレジストをスピンコートにて塗布してレジスト層を形成し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。エッチング処理を施して、レジスト層が形成されていない部位のAlスパッタ膜をエッチングした後、レジスト層を除去した。これにより、ゲート電極および中間電極を形成した。   Next, Al was sputter-deposited with a thickness of 200 nm on the base material formed up to the gate insulating layer. Subsequently, a positive photoresist was applied onto the Al sputtered film by spin coating to form a resist layer, and the resist layer was patterned through an exposure and development process using a photomask. Etching was performed to etch the Al sputtered film at the portion where the resist layer was not formed, and then the resist layer was removed. Thereby, a gate electrode and an intermediate electrode were formed.

次に、ゲート電極および中間電極まで形成された基材上に、紫外線感光性樹脂をスピンコートして遮光層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、遮光層のパターニングを行った。この際、遮光層にコンタクトホールが形成されるようにパターニングした。次いで、150℃のオーブンにて加熱硬化させ、膜厚2μmの遮光層を形成した。
次に、遮光層上に紫外線感光性アクリル系樹脂をスピンコートして層間絶縁層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、層間絶縁層のパターニングを行った。この際、層間絶縁層にコンタクトホールが形成されるようにパターニングした。次いで、150℃のオーブンにて加熱硬化させ、膜厚4μmの層間絶縁層を形成した。
Next, on the substrate formed up to the gate electrode and the intermediate electrode, an ultraviolet photosensitive resin is spin-coated to form a light shielding layer, and exposure through a photomask and an alkali development process are performed to pattern the light shielding layer. went. At this time, patterning was performed so that a contact hole was formed in the light shielding layer. Subsequently, it was heat-cured in an oven at 150 ° C. to form a light-shielding layer having a thickness of 2 μm.
Next, an ultraviolet-sensitive acrylic resin was spin-coated on the light shielding layer to form an interlayer insulating layer, exposure through a photomask and an alkali development process were performed, and the interlayer insulating layer was patterned. At this time, patterning was performed so that contact holes were formed in the interlayer insulating layer. Subsequently, it was heat-cured in an oven at 150 ° C. to form an interlayer insulating layer having a thickness of 4 μm.

次に、層間絶縁層上にカーボンペーストをスクリーン印刷にてパターン印刷し、120℃のオーブンにて焼成を行い、膜厚5μmの外部入出力電極を形成した。この工程にて、外部入出力電極と有機半導体トランジスタのドレイン電極とを導通させた。   Next, a carbon paste was pattern-printed on the interlayer insulating layer by screen printing and baked in an oven at 120 ° C. to form external input / output electrodes having a film thickness of 5 μm. In this step, the external input / output electrode and the drain electrode of the organic semiconductor transistor were made conductive.

[比較例1]
有機半導体層をチャネル領域のみに形成したこと以外は、実施例1と同様に作製した。
[Comparative Example 1]
It was produced in the same manner as in Example 1 except that the organic semiconductor layer was formed only in the channel region.

[評価]
実施例1および比較例1の有機半導体トランジスタの電気特性を比較したところ、On電流およびOff電流ともに同じ値を示しており、データ配線上に有機半導体層を形成したことによる特性への悪影響は無かった。
また、比較例1ではデータ配線が酸化したことによる断線が確認されたが、実施例1では酸化による断線は確認されなかった。
また、実施例1の有機半導体トランジスタを収束イオンビーム(FIB)で切削加工し、断面を透過型電子顕微鏡(TEM)で観察することで、コンタクトホール領域のドレイン電極の厚みおよび有機半導体層被覆領域のドレイン電極の厚みを測定した。結果、アレイの任意の5個の素子において、同一素子内の有機半導体層被覆領域のドレイン電極の厚みの平均値とコンタクトホール領域のドレイン電極の厚みの平均値との差は、有機半導体層被覆領域のドレイン電極の厚みの平均値を100%としたとき、±10%以内であり、両者の厚みが等しいことを確認した。
[Evaluation]
When the electrical characteristics of the organic semiconductor transistors of Example 1 and Comparative Example 1 were compared, both the On current and the Off current showed the same value, and there was no adverse effect on the characteristics due to the formation of the organic semiconductor layer on the data wiring. It was.
In Comparative Example 1, disconnection due to oxidation of the data wiring was confirmed, but in Example 1, disconnection due to oxidation was not confirmed.
Further, the organic semiconductor transistor of Example 1 was cut with a focused ion beam (FIB), and the cross section was observed with a transmission electron microscope (TEM), so that the thickness of the drain electrode in the contact hole region and the organic semiconductor layer coating region The thickness of the drain electrode was measured. As a result, in any five elements of the array, the difference between the average value of the drain electrode thickness of the organic semiconductor layer covering region and the average value of the drain electrode thickness of the contact hole region in the same element is When the average value of the thickness of the drain electrode in the region was 100%, it was within ± 10%, and it was confirmed that the thicknesses of both were equal.

1 … 有機半導体素子
2 … 基材
3 … ソース電極
4、4a … ドレイン電極
4b … 中間電極
5 … データ配線
6 … 有機半導体層
7 … ゲート絶縁層
8 … ゲート電極
9 … 遮光層
10 … 層間絶縁層
11 … 外部入出力電極
12、12a … コンタクトホール
12b … 第2コンタクトホール
21 … チャネル領域
22 … 電極領域
23 … コンタクトホール領域
24 … 有機半導体層被覆領域
L … 真空紫外光
DESCRIPTION OF SYMBOLS 1 ... Organic-semiconductor element 2 ... Base material 3 ... Source electrode 4, 4a ... Drain electrode 4b ... Intermediate electrode 5 ... Data wiring 6 ... Organic-semiconductor layer 7 ... Gate insulating layer 8 ... Gate electrode 9 ... Light-shielding layer 10 ... Interlayer insulating layer DESCRIPTION OF SYMBOLS 11 ... External input / output electrode 12, 12a ... Contact hole 12b ... Second contact hole 21 ... Channel region 22 ... Electrode region 23 ... Contact hole region 24 ... Organic-semiconductor layer coating region L ... Vacuum ultraviolet light

Claims (3)

基材と、
前記基材上に形成され、金属材料を含むソース電極、ドレイン電極およびデータ配線と、
前記ソース電極、前記ドレイン電極および前記データ配線を覆うように形成された有機半導体層と、
前記有機半導体層を貫通し、前記ドレイン電極に達するように形成されたコンタクトホールと
を有し、前記コンタクトホールが形成されているコンタクトホール領域の前記ドレイン電極の厚みと、前記有機半導体層で覆われている有機半導体層被覆領域の前記ドレイン電極の厚みとが等しいことを特徴とする有機半導体素子。
A substrate;
A source electrode, a drain electrode and a data wiring formed on the base material and including a metal material;
An organic semiconductor layer formed to cover the source electrode, the drain electrode, and the data wiring;
A contact hole formed so as to penetrate the organic semiconductor layer and reach the drain electrode, and the thickness of the drain electrode in the contact hole region where the contact hole is formed, and the organic semiconductor layer An organic semiconductor element characterized in that the thickness of the drain electrode in the covered organic semiconductor layer region is equal.
前記有機半導体層が、外部接続端子および検査用端子の一部を覆うように形成されていることを特徴とする請求項1に記載の有機半導体素子。   The organic semiconductor element according to claim 1, wherein the organic semiconductor layer is formed so as to cover a part of the external connection terminal and the inspection terminal. 金属材料を含むソース電極、ドレイン電極およびデータ配線が形成された基材上に、有機半導体層を形成する有機半導体層形成工程と、
前記ドレイン電極に達するコンタクトホールが形成されるコンタクトホール領域以外の前記ソース電極、前記ドレイン電極および前記データ配線が形成されている電極領域、ならびに前記ソース電極および前記ドレイン電極の間のチャネル領域の前記有機半導体層上にレジスト層を形成し、前記レジスト層および前記有機半導体層に真空紫外光を照射することにより、前記レジスト層が形成されていない部位の前記有機半導体層をエッチングし、前記レジスト層を除去する有機半導体層パターニング工程と
を有することを特徴とする有機半導体素子の製造方法。
An organic semiconductor layer forming step of forming an organic semiconductor layer on a base material on which a source electrode, a drain electrode and a data wiring including a metal material are formed;
The source electrode other than the contact hole region where the contact hole reaching the drain electrode is formed, the electrode region where the drain electrode and the data wiring are formed, and the channel region between the source electrode and the drain electrode A resist layer is formed on the organic semiconductor layer, and the resist layer and the organic semiconductor layer are irradiated with vacuum ultraviolet light to etch the organic semiconductor layer in a portion where the resist layer is not formed, and the resist layer An organic semiconductor layer patterning step for removing the organic semiconductor element.
JP2013170503A 2013-08-20 2013-08-20 Organic semiconductor device and manufacturing method thereof Expired - Fee Related JP6160361B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013170503A JP6160361B2 (en) 2013-08-20 2013-08-20 Organic semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013170503A JP6160361B2 (en) 2013-08-20 2013-08-20 Organic semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015041636A true JP2015041636A (en) 2015-03-02
JP6160361B2 JP6160361B2 (en) 2017-07-12

Family

ID=52695652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013170503A Expired - Fee Related JP6160361B2 (en) 2013-08-20 2013-08-20 Organic semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6160361B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133308A (en) * 2017-06-05 2018-12-14 삼성디스플레이 주식회사 Pattern structure for display device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150240A (en) * 2005-11-29 2007-06-14 Lg Philips Lcd Co Ltd Thin film transistor and its manufacturing method, and array substrate having the transistor and its manufacturing method
JP2007184574A (en) * 2006-01-02 2007-07-19 Samsung Sdi Co Ltd Organic thin-film transistor and organic light-emitting display device
JP2008084940A (en) * 2006-09-26 2008-04-10 Dainippon Printing Co Ltd Manufacturing method of organic semiconductor element
JP2008084941A (en) * 2006-09-26 2008-04-10 Dainippon Printing Co Ltd Manufacturing method of organic semiconductor element
JP2010212326A (en) * 2009-03-09 2010-09-24 Seiko Epson Corp Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150240A (en) * 2005-11-29 2007-06-14 Lg Philips Lcd Co Ltd Thin film transistor and its manufacturing method, and array substrate having the transistor and its manufacturing method
JP2007184574A (en) * 2006-01-02 2007-07-19 Samsung Sdi Co Ltd Organic thin-film transistor and organic light-emitting display device
JP2008084940A (en) * 2006-09-26 2008-04-10 Dainippon Printing Co Ltd Manufacturing method of organic semiconductor element
JP2008084941A (en) * 2006-09-26 2008-04-10 Dainippon Printing Co Ltd Manufacturing method of organic semiconductor element
JP2010212326A (en) * 2009-03-09 2010-09-24 Seiko Epson Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133308A (en) * 2017-06-05 2018-12-14 삼성디스플레이 주식회사 Pattern structure for display device and manufacturing method thereof
KR102548296B1 (en) 2017-06-05 2023-06-28 삼성디스플레이 주식회사 Pattern structure for display device and manufacturing method thereof

Also Published As

Publication number Publication date
JP6160361B2 (en) 2017-07-12

Similar Documents

Publication Publication Date Title
US8445901B2 (en) Manufacturing method of semiconductor device
JP4550030B2 (en) Organic thin film transistor and flat panel display device including the same
KR101282534B1 (en) Laminate structure, electronic device, and display device
JP5256676B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
US20100244015A1 (en) Organic semiconductor device, manufacturing method of same, organic transistor array, and display
US8173485B2 (en) Method of manufacturing organic light emitting device
JP5741832B2 (en) Active matrix substrate, method for manufacturing active matrix substrate, and liquid crystal display device
JP2008243582A (en) Organic thin-film transistor substrate, its manufacturing method, image display panel, and its manufacturing method
JP2009224542A (en) Semiconductor device and display unit
JP2009244338A (en) Organic semiconductor element, method of manufacturing organic semiconductor element and display device
JP6031650B2 (en) Display device, manufacturing method thereof, and electronic device
JP2009087996A (en) Organic semiconductor element and its manufacturing method, organic transistor array, and display
JP5332145B2 (en) Multilayer structure, electronic device, electronic device array, and display device
US20140291687A1 (en) Display unit, manufacturing method thereof, and electronic apparatus
JP2015233044A (en) Organic semiconductor element manufacturing method and organic semiconductor element
JP6160361B2 (en) Organic semiconductor device and manufacturing method thereof
JP5870502B2 (en) Organic semiconductor device and manufacturing method thereof
JP6277625B2 (en) Organic semiconductor device and manufacturing method thereof
JP2009004537A (en) Organic device and its manufacturing method
JP2016001689A (en) Organic semiconductor element
JP6435651B2 (en) Organic semiconductor device
JP5181586B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
JP5685932B2 (en) Thin film transistor
JP5205894B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
JP2008109116A (en) Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6160361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees